JP3420103B2 - Silicon shallow trench etching method for element isolation - Google Patents
Silicon shallow trench etching method for element isolationInfo
- Publication number
- JP3420103B2 JP3420103B2 JP10478699A JP10478699A JP3420103B2 JP 3420103 B2 JP3420103 B2 JP 3420103B2 JP 10478699 A JP10478699 A JP 10478699A JP 10478699 A JP10478699 A JP 10478699A JP 3420103 B2 JP3420103 B2 JP 3420103B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- silicon
- trench etching
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 53
- 229910052710 silicon Inorganic materials 0.000 title claims description 53
- 239000010703 silicon Substances 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 46
- 238000002955 isolation Methods 0.000 title claims description 22
- 239000007789 gas Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 38
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241000238558 Eucarida Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の絶縁
分離に用いられるトレンチの形成方法に関する。特に、
角がなく丸みを帯びた形状のＳｉトレンチ開口部の形成
と、側面酸化温度の低温化が可能な素子分離用Ｓｉシャ
ロートレンチエッチング方法に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a trench used for insulation isolation of a semiconductor device. In particular,
The present invention belongs to a Si shallow trench etching method for element isolation capable of forming a rounded Si trench opening without corners and lowering the side surface oxidation temperature.
【０００２】[0002]
【従来の技術】従来、半導体製造におけるＳｉトレンチ
エッチング方法の工程では、単結晶シリコン基板に酸化
膜、チッカ膜を成長させ、レジストパターンでマスキン
グして選択的にエッチングし、次いで、パターン化され
た開口部から基板を覆う酸化膜を貫通する溝をエッチン
グし、さらに基板をエッチングしてトレンチを形成して
いる。2. Description of the Related Art Conventionally, in the process of a Si trench etching method in semiconductor manufacturing, an oxide film and a ticker film are grown on a single crystal silicon substrate, masked with a resist pattern and selectively etched, and then patterned. A trench penetrating the oxide film covering the substrate from the opening is etched, and the substrate is further etched to form a trench.
【０００３】図３に、従来のＳｉトレンチエッチング方
法の一例を説明する基板の断面図を示す。図３（ａ）Ｓ
ｉ単結晶のシリコン基板１０に形成したシリコンチッカ
膜１２と酸化膜１１をフォトレジストパターン１３でマ
スクしてエッチングし、さらに基板をエッチングしてＳ
ｉトレンチ１６を形成する。図３（ｃ）に示すＳｉトレ
ンチエッチング後のＳｉトレンチ１６は、開口部、底部
とも同じテーパー角の形状であるが、Ｓｉトレンチの形
状が平滑でなく、底部や開口部等に角部を有すると、角
部で電界集中が生じ、Ｓｉトレンチ分離トランジスタの
接合リーク特性等の電気特性が劣化する。トレンチの側
面を連続的に平滑にすること、特にトレンチ底部の角に
丸みを持たせ、トレンチ底部を平坦にすることと、エッ
チング時間を短縮することが重要とされる。FIG. 3 is a sectional view of a substrate for explaining an example of a conventional Si trench etching method. FIG. 3 (a) S
The silicon ticker film 12 and the oxide film 11 formed on the i single crystal silicon substrate 10 are masked with a photoresist pattern 13 for etching, and the substrate is further etched for S
The i-trench 16 is formed. The Si trench 16 after the Si trench etching shown in FIG. 3C has the same taper angle in both the opening and the bottom, but the shape of the Si trench is not smooth, and the bottom and the opening have corners. Then, electric field concentration occurs at the corners, and electrical characteristics such as junction leak characteristics of the Si trench isolation transistor deteriorate. It is important to continuously smooth the side surfaces of the trench, particularly to make the corners of the bottom of the trench round so that the bottom of the trench is flat and to shorten the etching time.
【０００４】特開平７−２６３６９２号公報の半導体の
製造方法には、トレンチを形成した後、１０００℃以上
の酸素雰囲気で熱酸化を行って酸化膜を形成する工程
と、形成した酸化膜を除去する工程とを１、２度繰り返
すことにより、半導体層の欠陥を取り除き、トレンチの
開口部及び底部の角を丸くする方法が開示されている。In the method of manufacturing a semiconductor disclosed in Japanese Patent Laid-Open No. 7-263692, after forming a trench, thermal oxidation is performed in an oxygen atmosphere at 1000 ° C. or higher to form an oxide film, and the formed oxide film is removed. It is disclosed that a step of removing the defects of the semiconductor layer and rounding the corners of the opening and the bottom of the trench is repeated by repeating the above-mentioned step once or twice.
【０００５】特開平１０−９２７９８号公報の単結晶シ
リコンのエッチング方法には、同一チャンバー内で、Ｈ
Ｂｒ／Ｃｌ２／Ｈｅ／Ｏ２を主とする塩素含有化合物、
フッ素含有化合物、臭素含有化合物と酸素を含む処理ガ
スを用いて、処理ガス流量や処理時間、圧力、高周波電
力等を制御することにより、均一な深さと断面角、また
深さに依存しない断面角、主にトレンチ底部の角が丸
く、滑らかな側壁を有するトレンチを形成する方法が開
示されている。According to the method for etching single crystal silicon disclosed in Japanese Unexamined Patent Publication No. 10-92798, H
A chlorine-containing compound mainly containing Br / Cl 2 / He / O 2 ,
By using a processing gas containing a fluorine-containing compound, bromine-containing compound and oxygen to control the processing gas flow rate, processing time, pressure, high frequency power, etc., a uniform depth and cross-sectional angle, and a cross-sectional angle independent of depth A method of forming a trench having rounded corners at the bottom of the trench and smooth sidewalls is disclosed.
【０００６】このように、主としてトレンチエッチング
に用いるガスの組成やエッチング条件を制御してトレン
チ底部の角が丸いトレンチを形成し、レジストおよび側
壁デポジション膜を剥離して９００℃−１１００℃の熱
処理による側面酸化を行いトレンチ開口部の角を丸く
し、Ｓｉトレンチ開口部、底部とも丸みを帯びた滑らか
で連続的な形状を得ている。As described above, the composition of the gas mainly used for the trench etching and the etching conditions are controlled to form a trench with rounded corners at the bottom of the trench, the resist and the sidewall deposition film are peeled off, and the heat treatment is performed at 900 ° C. to 1100 ° C. Then, the side surface of the Si trench is rounded to form a smooth and continuous shape with rounded corners.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
Ｓｉトレンチ形成方法には、以下に掲げる問題点があっ
た。Ｓｉトレンチ底部は、トレンチエッチングに用いる
ガスの組成やエッチング条件により、角のない滑らかで
丸みを有する形状となるが、Ｓｉトレンチ開口部は、側
面酸化により角のない形状を得ている。However, the conventional Si trench forming method has the following problems. The bottom of the Si trench has a smooth and rounded shape without corners depending on the composition of the gas used for trench etching and etching conditions, but the Si trench opening has a shape without corners due to side oxidation.
【０００８】一方、ウェハが大口径化しているため、高
温熱処理により、基板に転移等のダメージを生じやすく
なっている。しかし、側面酸化により、Ｓｉトレンチ開
口部、底部共、丸みを帯びた連続的に滑らかな形状を得
るには、１０００℃前後の高温が必要とされる。側面酸
化の熱処理を低温化すると、角部が残り、電界集中によ
る電気特性劣化等の欠陥が生じる。On the other hand, since the diameter of the wafer is large, the high temperature heat treatment easily causes damage such as transfer to the substrate. However, a high temperature of about 1000 ° C. is required to obtain a continuously rounded and smooth shape in both the Si trench opening and the bottom by the side surface oxidation. When the temperature of the heat treatment for side surface oxidation is lowered, the corners remain, and defects such as deterioration of electrical characteristics due to electric field concentration occur.
【０００９】このように、角がなく連続的に滑らかな形
状のトレンチを形成すること、熱処理温度を低温化する
ことが重要となっている。As described above, it is important to form a trench having a smooth shape without corners and to lower the heat treatment temperature.
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、特に角がなく丸み
を帯びた形状のＳｉトレンチ開口部を形成可能で、側面
酸化温度の低温化が可能なＳｉトレンチエッチング方法
を提供する点にある。The present invention has been made in view of the above problems, and an object of the present invention is to form a Si trench opening having a round shape with no corners and a low side oxidation temperature. The point is to provide a Si trench etching method that can be realized.
【００１１】[0011]
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１に記載の素
子分離用シリコンシャロートレンチエッチング方法は、
シリコン基板上に形成した絶縁膜をレジストパターンで
マスクして開口し、シリコントレンチを形成する素子分
離用シリコンシャロートレンチエッチング方法であっ
て、ＣＦ4ガスを含むガスを用いる絶縁膜の開口エッチ
ング工程と、絶縁膜がシリコン基板に対して高い選択比
となるガス状物質を用いる絶縁膜のオーバーエッチング
工程と、ＨＢｒと酸素の混合ガスを含むガスを用いるト
レンチエッチング工程と、トレンチエッチング工程後
に、ＳＦ 6 と酸素の混合ガスを含むガスを用いたラウン
ドエッチング工程とを備えることを特徴とする。また、
トレンチエッチング工程又はラウンドエッチング工程後
に、９００℃以下の温度で側面酸化する工程を備えるよ
うにすることができる。また、開口エッチングでは、絶
縁膜として形成された酸化膜とチッカ膜とを、同一条件
でエッチングするようにすることができる。また、オー
バーエッチング工程は、ＮＨ3の混合比が１：１以上の
ＮＦ3 とＮＨ3の混合ガスを用いるようにすることができ
る。また、開口エッチング工程と、オーバーエッチング
工程と、トレンチエッチング工程と、ラウンドエッチン
グ工程とを、一エッチングチャンバー内で連続的に行う
ようにすることができる。請求項６の半導体の製造方法
は、請求項１乃至５のいずれかに記載の素子分離用シリ
コンシャロートレンチエッチング方法を用いる半導体の
製造方法に存する。The present invention has the following constitution in order to solve the above problems. The element according to claim 1.
Silicon shallow trench etching method for child separation ,
For the element that forms a silicon trench by masking the insulating film formed on the silicon substrate with a resist pattern and opening
A separation silicon shallow trench etching method, which comprises: an insulating film opening etching process using a gas containing CF 4 gas; and a high selection ratio of the insulating film to a silicon substrate.
After the etching step of the insulating film using a gaseous substance to be used, the trench etching step using a gas containing a mixed gas of HBr and oxygen, and the trench etching step
A round using a gas containing a mixed gas of SF 6 and oxygen
And a dry etching step . Also,
After the trench etching process or the round etching process, a side oxidation process at a temperature of 900 ° C. or less should be provided .
You can In the opening etching, the oxide film formed as the insulating film and the ticker film can be etched under the same conditions . Further, in the over-etching process, a mixed gas of NF 3 and NH 3 having a NH 3 mixture ratio of 1: 1 or more can be used.
It Further, the opening etching step, the over etching step, the trench etching step, and the round etching step are continuously performed in one etching chamber.
You can Semiconductor manufacturing method according to claim 6, Siri for isolation according to any one of claims 1 to 5
It exists in a method of manufacturing a semiconductor using a conscious trench etching method.
【００１２】[0012]
【発明の実施の形態】本発明の素子分離用Ｓｉシャロー
トレンチエッチング方法の実施の形態は、以下の工程に
より行う。基板上に酸化膜、チッカ膜を成長させる。
次にトレンチ形成予定領域の絶縁膜をレジストパターン
でマスキングして除去するが、まずＣＦ４ガスを用いて
絶縁膜の主要部をエッチングし、ＮＦ４＋ＮＨ３の混合
ガスを用いてオーバーエッチングする。シリコントレン
チのエッチングは、ＨＢｒ＋酸素の混合ガスを使用す
る。レジストを剥離した後、９００℃以下の温度にて側
面酸化する。第一実施形態の工程に加えて、シリコ
ンエッチング後にＳＦ６＋酸素の混合ガスでエッチング
してトレンチ底部角をさらに丸くする。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the method for etching Si shallow trench for element isolation of the present invention is performed by the following steps. An oxide film and a ticker film are grown on the substrate.
Next, the insulating film in the region where the trench is to be formed is masked and removed with a resist pattern. First, the main part of the insulating film is etched using CF 4 gas and overetched using a mixed gas of NF 4 + NH 3 . The etching of the silicon trench uses a mixed gas of HBr + oxygen. After removing the resist, side oxidation is performed at a temperature of 900 ° C. or lower. In addition to the steps of the first embodiment, the bottom corners of the trench are further rounded by etching with a mixed gas of SF 6 + oxygen after silicon etching.
【００１３】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１４】（第一実施形態）図１は、本発明の素子分
離用Ｓｉシャロートレンチエッチング方法の一実施形態
を工程順に説明する基板の断面図である。(First Embodiment) FIG. 1 is a sectional view of a substrate for explaining an embodiment of the Si shallow trench etching method for element isolation of the present invention in the order of steps.
【００１５】まず、図１（ａ）に示すように、単結晶Ｓ
ｉのシリコン基板１上に酸化膜２を２０ｎｍ程度、シリ
コンチッカ膜３を２００ｎｍ程度順次形成し、フォトリ
ソグラフィ工程によりフォトレジストパターン４を形成
する。その後、シリコンチッカ膜３、酸化膜２、シリコ
ン基板１を同一エッチングチャンバー内において連続的
にエッチングし、図１（ｂ）のようにＳｉ基板表出部６
を形成し、さらに図１（ｃ）のようにＳｉトレンチを形
成する。このとき、シリコンチッカ膜３、酸化膜２は同
一エッチング条件にて開口エッチングとオーバーエッチ
ングを行う。オーバーエッチング時には、対シリコンと
高選択比となるエッチング条件にて処理を行う。First, as shown in FIG. 1A, a single crystal S
An oxide film 2 of about 20 nm and a silicon ticker film 3 of about 200 nm are sequentially formed on a silicon substrate 1 of i, and a photoresist pattern 4 is formed by a photolithography process. Thereafter, the silicon ticker film 3, the oxide film 2, and the silicon substrate 1 are continuously etched in the same etching chamber, and the Si substrate exposed portion 6 is formed as shown in FIG.
And then a Si trench is formed as shown in FIG. At this time, the silicon ticker film 3 and the oxide film 2 are subjected to opening etching and over-etching under the same etching conditions. At the time of over-etching, the processing is performed under the etching condition that provides a high selection ratio with respect to silicon.
【００１６】図１（ｂ）に示すようにオーバーエッチン
グ後のシリコンチッカ膜、酸化膜エッチング形状は、逆
テーパー形状またはノッチ形状５となる。その後シリコ
ン基板をテーパー形状となるエッチング条件にてエッチ
ングを行い、図１（ｃ）に示すようにＳｉトレンチ８上
部を丸みを帯びたラウンド形状７とする。As shown in FIG. 1B, the etching shape of the silicon ticker film and the oxide film after over-etching is an inverse taper shape or a notch shape 5. After that, the silicon substrate is etched under the etching conditions that form a taper shape, so that the upper portion of the Si trench 8 has a rounded round shape 7 as shown in FIG.
【００１７】次にレジストおよび側壁デポジション膜を
剥離し、側面酸化を行う。図２は本発明の素子分離用Ｓ
ｉシャロートレンチエッチング方法の一実施形態で形成
されるＳｉトレンチの形状を説明する基板の断面図であ
る。側面酸化は温度９００℃以下の熱処理により行う
と、図２に示すように側面酸化後の形状はＳｉトレンチ
８上部および底部で丸みを帯びたラウンド形状９を得
る。Next, the resist and the sidewall deposition film are peeled off, and side surface oxidation is performed. FIG. 2 shows S for element isolation of the present invention.
FIG. 3 is a cross-sectional view of a substrate illustrating the shape of a Si trench formed by an embodiment of an i shallow trench etching method. When the side surface oxidation is performed by heat treatment at a temperature of 900 ° C. or less, the shape after the side surface oxidation has a rounded shape 9 rounded at the top and bottom of the Si trench 8.
【００１８】エッチング装置としては、例えば低圧高密
度プラズマを生成する誘導結合型プラズマエッチング装
置を使用するとよいが、使用できる装置は誘導結合型プ
ラズマエッチング装置には限らない。シリコンチッカ
膜、酸化膜のメインエッチング時のガスとしては例えば
ＣＦ４ガスを使用する。またシリコンチッカ膜、酸化膜
にオーバーエッチングを行う時のエッチングガスとして
は対シリコン高選択性を実現するガスを使用すればよ
く、例えばＮＦ３にＮＨ３を混合したガスを使用し、ガ
ス混合比は、ＮＨ３混合比を１：１以上を一例として挙
げることができる。Ｓｉトレンチエッチング時のガスと
しては、例えばＨＢｒと酸素の混合ガスを使用する。使
用するガスはこれらに限るものではなく、使用するエッ
チング装置、被エッチング材、被エッチング材膜厚、そ
の他エッチング条件等を考慮して適当なものを用いれば
よい。As the etching apparatus, for example, an inductively coupled plasma etching apparatus for generating low pressure and high density plasma may be used, but the apparatus that can be used is not limited to the inductively coupled plasma etching apparatus. CF 4 gas, for example, is used as the gas during the main etching of the silicon ticker film and the oxide film. A gas that achieves high selectivity with respect to silicon may be used as an etching gas when overetching the silicon ticker film and the oxide film. For example, a gas in which NH 3 is mixed with NF 3 is used, and a gas mixture ratio is used. For example, the NH 3 mixing ratio can be 1: 1 or more. As a gas at the time of Si trench etching, for example, a mixed gas of HBr and oxygen is used. The gas to be used is not limited to these, and an appropriate gas may be used in consideration of the etching apparatus to be used, the material to be etched, the film thickness of the material to be etched, other etching conditions and the like.
【００１９】図３（ｃ）の従来のＳｉトレンチエッチン
グ方法の一例を説明する基板の断面図を参照し、本実施
の形態との比較する。シリコンチッカ膜１２と酸化膜１
１をオーバーエッチングした後に、逆テーパー形状また
はノッチ形状とならない場合、その後、Ｓｉトレンチエ
ッチングを行うと、開口部、底部とも同じテーパー角の
形状のＳｉトレンチ１６となる。図３のようなＳｉトレ
ンチ形状の開口部と底部の角を丸めるには９００−１１
００℃の側面酸化処理が必要である。高温の熱処理はウ
ェハが大口径化した際には基板に転移等のダメージが生
じるが、このダメージは側面酸化等の熱処理を低温化
し、９００℃以下とすることで抑制される。A comparison with the present embodiment will be made with reference to a sectional view of a substrate for explaining an example of a conventional Si trench etching method of FIG. Silicon ticker film 12 and oxide film 1
If the reverse taper shape or the notch shape is not obtained after overetching No. 1, Si trench etching is performed thereafter to form the Si trench 16 having the same taper angle in the opening and the bottom. To round the corners of the Si trench-shaped opening and bottom as shown in FIG. 3, 900-11
Side oxidation treatment at 00 ° C is required. The high-temperature heat treatment causes damage such as transfer to the substrate when the wafer has a large diameter, but this damage is suppressed by lowering the heat treatment such as side surface oxidation to 900 ° C. or lower.
【００２０】（第二実施形態）図４は、本発明の素子分
離用Ｓｉシャロートレンチエッチング方法の他の一実施
形態を工程順に説明する基板の断面図である。図４
（ａ）のように、第１実施形態と同じく、単結晶Ｓｉの
シリコン基板１７上に酸化膜１８を２０ｎｍ程度、シリ
コンチッカ膜１９を２００ｎｍ程度順次形成し、フォト
リソグラフィ工程によりフォトレジストパターン２０を
形成する。その後シリコンチッカ膜１９、酸化膜１８、
シリコン基板１７を同一エッチングチャンバー内におい
て連続的にエッチングし、Ｓｉトレンチを形成する。こ
のときにシリコンチッカ膜、酸化膜は同一エッチング条
件にてエッチングを行い、そのオーバーエッチング時に
対シリコンと高選択比となるエッチング条件にて処理を
行う。(Second Embodiment) FIG. 4 is a sectional view of a substrate for explaining another embodiment of the Si shallow trench etching method for element isolation of the present invention in the order of steps. Figure 4
As in (a), as in the first embodiment, an oxide film 18 of about 20 nm and a silicon ticker film 19 of about 200 nm are sequentially formed on a silicon substrate 17 of single crystal Si, and a photoresist pattern 20 is formed by a photolithography process. Form. After that, the silicon ticker film 19, the oxide film 18,
The silicon substrate 17 is continuously etched in the same etching chamber to form a Si trench. At this time, the silicon ticker film and the oxide film are etched under the same etching conditions, and at the time of over-etching, the etching is carried out under the etching conditions having a high selection ratio to silicon.
【００２１】図４（ｂ）に示すようにオーバーエッチ後
のシリコンチッカ膜、酸化膜エッチング形状を逆テーパ
ー形状またはノッチ形状２１となるようにする。その
後、シリコン基板をテーパー形状となるエッチング条件
にてエッチングを行い、図４（ｂ）に示すようにＳｉト
レンチ上部をラウンド形状２３とする。さらにその後、
Ｓｉトレンチ底部のラウンドエッチングを行い、図４
（ｃ）に示すＳｉトレンチ底部にラウンド形状２６を得
る。Ｓｉトレンチ底部のラウンドエッチング形状は例え
ばＳＦ６と酸素の混合ガスを使用することができる。As shown in FIG. 4B, the etching shape of the silicon ticker film and the oxide film after the over-etching is made to be a reverse taper shape or a notch shape 21. After that, the silicon substrate is etched under the etching conditions that form a taper shape, and the upper portion of the Si trench is formed into a round shape 23 as shown in FIG. 4B. After that,
Round etching of the bottom of the Si trench was performed, and as shown in FIG.
A round shape 26 is obtained at the bottom of the Si trench shown in (c). For the round etching shape of the bottom of the Si trench, for example, a mixed gas of SF 6 and oxygen can be used.
【００２２】実施の形態に係る本発明の素子分離用Ｓｉ
シャロートレンチエッチング方法は上記の如く構成され
ているので、以下に掲げる効果を奏する。Si for element isolation of the present invention according to the embodiment
Since the shallow trench etching method is configured as described above, it has the following effects.
【００２３】第一の効果：第一実施形態によればシリコ
ンチッカ膜、酸化膜のオーバーエッチング時に対シリコ
ンと高選択比となるエッチング条件にて処理を行うこと
によりシリコンチッカ膜、酸化膜エッチング形状を逆テ
ーパー形状またはノッチ形状とし、Ｓｉトレンチエッチ
ング後の上部の形状をラウンド形状とすることにより、
側面酸化の温度の低温化が可能となる。またシリコンチ
ッカ膜、酸化膜、シリコン基板の一連のエッチングは同
一エッチングチャンバー内において連続的にエッチング
を行うことができる。シリコンチッカ膜、酸化膜は同一
エッチング条件にてエッチングを行うことができる。First effect: According to the first embodiment, when the silicon ticker film and the oxide film are over-etched, the silicon ticker film and the oxide film are etched under the etching conditions that provide a high selection ratio with respect to silicon. Is a reverse taper shape or notch shape, and the upper shape after Si trench etching is rounded,
It is possible to lower the temperature of side surface oxidation. Further, a series of etchings of the silicon ticker film, the oxide film, and the silicon substrate can be continuously performed in the same etching chamber. The silicon ticker film and the oxide film can be etched under the same etching conditions.
【００２４】第二の効果：第二実施形態によれば、第一
実施形態の工程にＳｉトレンチ底部のラウンドエッチン
グステップを追加することで側面酸化温度のさらなる低
温化、または側面酸化工程の削除が可能となる。Second effect: According to the second embodiment, by adding a round etching step of the bottom of the Si trench to the process of the first embodiment, the side oxidation temperature can be further lowered or the side oxidation process can be eliminated. It will be possible.
【００２５】なお、本実施の形態においては、単結晶Ｓ
ｉ基板に酸化膜、チッカ膜を形成したＳｉトレンチエッ
チングの工程を示したが、本発明はそれに限定されず、
本発明を適用する上で好適なトレンチエッチング、半導
体の製造方法に適用することができる。In the present embodiment, the single crystal S
Although the steps of Si trench etching in which an oxide film and a ticker film are formed on the i-substrate are shown, the present invention is not limited thereto.
The present invention can be applied to trench etching and a semiconductor manufacturing method suitable for applying the present invention.
【００２６】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。Ｓｉ基板に
形成される膜の種類や膜厚、使用するガスの組成や種類
は、上記実施の形態に限定されない。Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to those in the above-mentioned embodiment, and the number, position, shape, etc. suitable for carrying out the present invention can be adopted. The type and thickness of the film formed on the Si substrate and the composition and type of the gas used are not limited to those in the above embodiment.
【００２７】なお、各図において、同一構成要素には同
一符号を付している。In each figure, the same components are designated by the same reference numerals.
【００２８】[0028]
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。本発明の素子分離用シ
リコンシャロートレンチエッチング方法は、シリコン基
板上に形成した絶縁膜をレジストパターンでマスクし
て、ＣＦ4ガスを含むガスを用いる絶縁膜の開口エッチ
ング工程と、絶縁膜がシリコン基板に対して高い選択比
となるガス状物質を用いる絶縁膜のオーバーエッチング
工程と、ＨＢｒと酸素の混合ガスを含むガスを用いるト
レンチエッチング工程と、トレンチエッチング工程後
に、ＳＦ 6 と酸素の混合ガスを含むガスを用いたラウン
ドエッチング工程とを備える。そのため、角がなく丸み
を帯びた形状のＳｉトレンチ開口部が形成され、側面酸
化温度の低温化が可能となる。Since the present invention is configured as described above, it has the following effects. Shi element isolation of the present invention
The reconcile trench etching method is performed by masking an insulating film formed on a silicon substrate with a resist pattern to perform an opening etching process of the insulating film using a gas containing CF 4 gas and an insulating film formed on a silicon substrate. High selection ratio
After the etching step of the insulating film using a gaseous substance to be used, the trench etching step using a gas containing a mixed gas of HBr and oxygen, and the trench etching step
A round using a gas containing a mixed gas of SF 6 and oxygen
A dry etching step . Therefore, a rounded Si trench opening having no corner is formed, and the side surface oxidation temperature can be lowered.
【図１】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の一実施形態を工程順に説明する基板の断面
図である。FIG. 1 is a cross-sectional view of a substrate for explaining an embodiment of an Si isolation trench etching method for element isolation of the present invention in process order.
【図２】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の一実施形態で形成されるＳｉトレンチの形
状を説明する基板の断面図である。FIG. 2 is a cross-sectional view of a substrate for explaining the shape of a Si trench formed by an embodiment of a method for etching a Si shallow trench for element isolation of the present invention.
【図３】従来のＳｉトレンチエッチング方法の一例を説
明する基板の断面図である。FIG. 3 is a cross-sectional view of a substrate illustrating an example of a conventional Si trench etching method.
【図４】本発明の素子分離用Ｓｉシャロートレンチエッ
チング方法の他の一実施形態を工程順に説明する基板の
断面図である。FIG. 4 is a cross-sectional view of a substrate for explaining another embodiment of the Si shallow trench etching method for element isolation of the present invention in the order of steps.
１ シリコン基板 ２ 酸化膜 ３ シリコンチッカ膜 ４ フォトレジストパターン ５ 逆テーパーまたはノッチ形状 ６ Ｓｉ基板表出部 ７ Ｓｉトレンチ上部ラウンド形状 ８ Ｓｉトレンチ ９ Ｓｉトレンチ底部ラウンド形状 １０ シリコン基板 １１ 酸化膜 １２ シリコンチッカ膜 １３ フォトレジストパターン １６ Ｓｉトレンチ １７ シリコン基板 １８ 酸化膜 １９ シリコンチッカ膜 ２０ フォトレジストパターン ２１ 逆テーパーまたはノッチ形状 ２２ Ｓｉ基板表出部 ２３ ラウンド形状 ２４ Ｓｉトレンチ ２５ Ｓｉトレンチ ２６ Ｓｉトレンチ底部ラウンド形状 1 Silicon substrate 2 oxide film 3 Silicon ticker film 4 Photoresist pattern 5 Reverse taper or notch shape 6 Si substrate exposed part 7 Si trench upper round shape 8 Si trench 9 Si trench bottom round shape 10 Silicon substrate 11 Oxide film 12 Silicon ticker film 13 Photoresist pattern 16 Si trench 17 Silicon substrate 18 Oxide film 19 Silicon ticker film 20 photoresist pattern 21 Reverse taper or notch shape 22 Si substrate exposed part 23 round shape 24 Si trench 25 Si trench 26 Si trench bottom round shape
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (6)
ストパターンでマスクして開口し、シリコントレンチを
形成する素子分離用シリコンシャロートレンチエッチン
グ方法であって、 ＣＦ4ガスを含むガスを用いる前記絶縁膜の開口エッチ
ング工程と、前記絶縁膜がシリコン基板に対して高い選択比となる ガ
ス状物質を用いる前記絶縁膜のオーバーエッチング工程
と、 ＨＢｒと酸素の混合ガスを含むガスを用いるトレンチエ
ッチング工程と、 前記トレンチエッチング工程後に、ＳＦ 6 と酸素の混合
ガスを含むガスを用いたラウンドエッチング工程 とを備
えることを特徴とする素子分離用シリコンシャロートレ
ンチエッチング方法。1. A silicon shallow trench etching method for device isolation, wherein an insulating film formed on a silicon substrate is masked with a resist pattern and opened to form a silicon trench, wherein the insulating method uses a gas containing CF 4 gas. an opening step of etching film, said the over-etch process of the insulating film having an insulating film used gas <br/> scan matter comprising a high selectivity to the silicon substrate, a gas containing a mixed gas of HBr and oxygen The trench etching step to be used , and the mixture of SF 6 and oxygen after the trench etching step.
Isolation silicon shallow trench etching process, characterized in that it comprises a round etching process using a gas containing gas.
ウンドエッチング工程後に、９００℃以下の温度で側面
酸化する工程を備えることを特徴とする請求項１記載の
素子分離用シリコンシャロートレンチエッチング方法。2. The silicon shallow trench etching method for element isolation according to claim 1, further comprising a step of performing side surface oxidation at a temperature of 900 ° C. or lower after the trench etching step or the round etching step. .
して形成された酸化膜とチッカ膜とを、同一条件でエッ
チングすることを特徴とする請求項１または２に記載の
素子分離用シリコンシャロートレンチエッチング方法。3. The element isolation device according to claim 1 , wherein in the opening etching, the oxide film and the ticker film formed as the insulating film are etched under the same conditions. Silicon shallow trench etching method.
の混合比が１：１以上のＮＦ3 とＮＨ3の混合ガスを用い
ることを特徴とする請求項１乃至３のいずれかに記載の
素子分離用シリコンシャロートレンチエッチング方法。4. The NH 3 is used in the overetching process.
Mixing ratio of 1: 1 or more NF 3 and isolation silicon shallow trench etching process according to any one of claims 1 to 3, characterized in that a mixed gas of NH 3.
ーエッチング工程と、前記トレンチエッチング工程と、
前記ラウンドエッチング工程とを、一エッチングチャン
バー内で連続的に行うことを特徴とする請求項１乃至４
のいずれかに記載の素子分離用シリコンシャロートレン
チエッチング方法。5. The opening etching step, the over-etching step, the trench etching step,
Claims 1 to 4 and the round etching step, characterized by continuously be carried out in the first etch chamber
The silicon shallow trench etching method for element isolation according to any one of 1.
分離用シリコンシャロートレンチエッチング方法を用い
る半導体の製造方法。6. A method of manufacturing a semiconductor using the silicon shallow trench etching method for element isolation according to claim 1 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478699A JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10478699A JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299374A JP2000299374A (en) | 2000-10-24 |
| JP3420103B2 true JP3420103B2 (en) | 2003-06-23 |
Family
ID=14390161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10478699A Expired - Fee Related JP3420103B2 (en) | 1999-04-13 | 1999-04-13 | Silicon shallow trench etching method for element isolation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3420103B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745303B2 (en) | 2005-07-26 | 2010-06-29 | Elpida Memory Inc. | Method of manufacturing a semiconductor device and the semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100860A (en) | 2001-09-27 | 2003-04-04 | Toshiba Corp | Semiconductor device |
| JP7767155B2 (en) * | 2022-01-06 | 2025-11-11 | 株式会社Magnolia White | display device |
| JP7760390B2 (en) * | 2022-01-25 | 2025-10-27 | 株式会社Magnolia White | Display device manufacturing method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200829A (en) | 1998-12-29 | 2000-07-18 | Seiko Epson Corp | Method for manufacturing semiconductor device having trench element isolation region |
-
1999
- 1999-04-13 JP JP10478699A patent/JP3420103B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200829A (en) | 1998-12-29 | 2000-07-18 | Seiko Epson Corp | Method for manufacturing semiconductor device having trench element isolation region |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745303B2 (en) | 2005-07-26 | 2010-06-29 | Elpida Memory Inc. | Method of manufacturing a semiconductor device and the semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299374A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655336B2 (en) | Method for selectively etching polysilicon | |
| US5880035A (en) | Dry etching method | |
| JPS6365625A (en) | Etching | |
| JP2903884B2 (en) | Semiconductor device manufacturing method | |
| US20050127459A1 (en) | Novel gate structure and method of forming the gate dielectric with mini-spacer | |
| US6194284B1 (en) | Method for forming residue free etched silicon layer | |
| KR100311487B1 (en) | Method for etching of oxidation film | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| US20030211697A1 (en) | Multiple etch method for fabricating spacer layers | |
| JP3420103B2 (en) | Silicon shallow trench etching method for element isolation | |
| JPH0545057B2 (en) | ||
| US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
| US5989979A (en) | Method for controlling the silicon nitride profile during patterning using a novel plasma etch process | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| JP2906997B2 (en) | Method for manufacturing semiconductor device | |
| JP3097338B2 (en) | Method of forming contact hole | |
| JP2907314B2 (en) | Method for manufacturing semiconductor device | |
| JPH11330045A (en) | Etching method for laminated film of oxide film and silicon layer | |
| KR900006020B1 (en) | Dry etching method of silicon nitride film | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| JPH09270407A (en) | Method for manufacturing semiconductor device | |
| JP2000058827A (en) | Manufacture of semiconductor device | |
| KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
| JPH02276244A (en) | Formation of gate electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |