Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3424344B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP3424344B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3424344B2
JP3424344B2 JP23241494A JP23241494A JP3424344B2 JP 3424344 B2 JP3424344 B2 JP 3424344B2 JP 23241494 A JP23241494 A JP 23241494A JP 23241494 A JP23241494 A JP 23241494A JP 3424344 B2 JP3424344 B2 JP 3424344B2
Authority
JP
Japan
Prior art keywords
resin layer
sealing resin
board
side sealing
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23241494A
Other languages
English (en)
Other versions
JPH0878565A (ja
Inventor
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP23241494A priority Critical patent/JP3424344B2/ja
Priority to US08/522,550 priority patent/US5596227A/en
Priority to KR1019950028620A priority patent/KR0185607B1/ko
Publication of JPH0878565A publication Critical patent/JPH0878565A/ja
Application granted granted Critical
Publication of JP3424344B2 publication Critical patent/JP3424344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、内部配線を有するボ
ード上にＬＳＩチップを搭載して樹脂封止して構成され
る半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩパッケージの一つに、多ピン化に
好適なチップキャリアパッケージがある。例えば、内部
配線が形成され、裏面に半田ボールが形成されたボード
を用いて、これにＬＳＩチップを搭載して樹脂封止する
ようにしたものが、ＢＧＡ（Ball Glid Array）パッケ
ージとして提案されている（米国特許第５，２４１，１
３３号参照）。
【０００３】
【発明が解決しようとする課題】従来提案されているＢ
ＧＡパッケージには次のような問題があった。第１に、
封止樹脂の成形圧縮によってボードに反りが生じるた
め、ボードがある大きさ以上になると多数の半田ボール
相互の平坦度が悪くなり、実装不良が発生し易い。第２
に、ボード（特にプラスチックボード）のＬＳＩチップ
搭載部の下部周辺のボード自体やボードに設けられたス
ルーホール部から水分が侵入し、耐湿性不良が発生しや
すい。第３に、上述した水分の侵入があると、実装時に
高温でのパッケージの乾燥処理等が必要になるが、この
高温処理を行うとボードと封止樹脂層間の剥離が生じ易
い。
【０００４】この発明は、上記の点に鑑みなされたもの
で、信頼性向上を図った樹脂封止構造の半導体装置を提
供することを目的としている。
【０００５】
【課題を解決するための手段】この発明に係る半導体装
置は、第１に、内部配線を有し、裏面に半田ボールが形
成されたボードと、このボード上に搭載されたＬＳＩチ
ップと、このＬＳＩチップ搭載部を封止する表面側封止
樹脂層と、前記ボードの前記ＬＳＩチップ搭載部と対向
する裏面部を封止する前記表面側封止樹脂層と同等の大
きさと厚みを有する裏面側封止樹脂層とを有することを
特徴としている。この発明において好ましくは、前記ボ
ードの前記ＬＳＩチップ搭載部周囲に貫通孔が設けら
れ、この貫通孔を介して表面側封止樹脂層と前記裏面側
封止樹脂層とを連通させる。
【０００６】この発明に係る半導体装置は、第２に、内
部配線を有し且つチップ格納用孔が開けられたボード
と、このボートの裏面に前記チップ格納用孔を塞ぐよう
に添設された放熱板と、前記ボードのチップ格納用孔を
介して前記放熱板上に搭載されたＬＳＩチップと、この
ＬＳＩチップ搭載部を封止する表面側封止樹脂層と、前
記ボード裏面の前記放熱板が添設された部分を封止する
裏面側封止樹脂層とを有することを特徴としている。こ
の発明において好ましくは、前記放熱板の前記ＬＳＩチ
ップ搭載部周囲に貫通孔が設けられ、この貫通孔を介し
て前記表面側封止樹脂層と前記裏面側封止樹脂層とを連
通させる。
【０００７】
【作用】この発明によると、ＬＳＩチップを搭載するボ
ードの表裏に同じように封止樹脂層が設けられるため、
樹脂の圧縮等によるボードの反りが発生しにくい。ま
た、ＬＳＩチップ搭載部を表裏から樹脂層で保護してい
るため、水分の侵入に対しても強い。従って実装時の乾
燥処理も短縮、場合によって省略でき、ボードと封止樹
脂層間の剥離が防止できる。更にこの発明によると、Ｌ
ＳＩチップ搭載部の裏面に封止樹脂層が設けられるか
ら、パッケージを平置きしたときにも、半田ボールが浮
いた状態が得られる。従って、半田ボール下部の傷や汚
れ、静電破壊等の心配が少なくなり、積み重ね置きやラ
フな取扱いも可能になる。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の実施例による半導体装置
の断面図であり、図２はＬＳＩチップ搭載前の斜視図で
ある。マザーボード１には予め、表面に内部配線１１が
プリントされ、裏面には半田ボール１４が形成されてい
る。マザーボード１にはまた、ＬＳＩチップ搭載部１２
の周囲を取り囲むように、スリット状の貫通孔１３ａ〜
１３ｄが形成されている。
【０００９】このマザーボード１にＬＳＩチップ２が搭
載され、例えばボンディングワイヤ３によりＬＳＩチッ
プ２上の端子とマザーボード１上の配線１１の端子との
間が接続される。搭載されたＬＳＩチップ２は、表面側
封止樹脂層４により封止される。この表面封止樹脂層４
に対向して、マザーボード１の裏面にも、裏面封止樹脂
層５が設けられる。表面側封止樹脂層４と裏面側封止樹
脂層５とは、その大きさ及び厚みがほぼ同等になるよう
にする。表面側封止樹脂層４と裏面側封止樹脂層５と
は、マザーボード１に開けられた貫通孔１３ａ〜１３ｄ
を介して一体的に成形されて連通する。
【００１０】この様に、ＬＳＩチップ搭載部に表面側樹
脂層４と裏面側封止樹脂層５を設けることによって、マ
ザーボード１の反りが確実に防止される。またＬＳＩチ
ップ搭載部への水分の侵入も防止される。この水分侵入
抑制の効果と、表面側樹脂層４と裏面側封止樹脂層５と
が貫通孔１３ａ〜１３ｄを介して強固に一体化される効
果とが相まって、樹脂の剥離等も確実に防止される。
【００１１】図３は、この発明の別の実施例である。先
の実施例と対応する部分には先の実施例と同一符号を付
して詳細な説明は省く。この実施例では、マザーボード
１とは別に放熱板５が用いられる。放熱板５は例えば、
熱伝導率の高いセラミックや金属とする。マザーボード
１にはまた、予めＬＳＩチップ格納用孔１５が開けられ
ている。放熱板６は、マザーボード１の裏面にＬＳＩチ
ップ格納用孔１５を塞ぐように添設される。そしてこの
放熱板６の表面にＬＳＩチップ２が搭載される。
【００１２】放熱板６には、予めそのＬＳＩチップ搭載
部の周囲に貫通孔６１ａ〜６１ｄ（６１ｃ，６１ｄは図
面の垂直方向に設けられて、図３では見えない）が設け
られている。そして先の実施例と同様に、搭載されたＬ
ＳＩチップ２を封止する表面側封止樹脂層４とこれに対
向する裏面側封止樹脂層５とが設けられて、これらは貫
通孔６１ａ〜６１ｄを介して互いに連通する。表面側封
止樹脂層４と裏面側封止樹脂層５とはほぼ同じ大きさと
厚みをもって形成することが好ましい。
【００１３】この実施例によっても先の実施例と同様の
効果が得られる。またこの実施例によると、搭載される
ＬＳＩチップ２がマザーボード１上に突出することがな
くなる。従って、表面側封止樹脂層４を先の実施例に比
べて薄くすることができ、これに応じて裏面封止樹脂層
５も薄くすることができる。以上により、全体が薄型化
できる。
【００１４】図４は、この発明の更に別の実施例であ
る。この実施例では、マザーボード１を両面プリント基
板として、その表面にＬＳＩチップ２を搭載すると共
に、これに対向する裏面にもＬＳＩチップ７を搭載して
いる。これらＬＳＩチップ２，７を封止するように、表
面側封止樹脂層４と裏面側封止樹脂層５とが設けられ
る。この実施例によると、表裏の対称性がより向上する
ため、一層高い信頼性が期待できる。
【００１５】図５は、この発明の更に別の実施例であ
る。この実施例は、マザーボード１に、先の実施例で示
した貫通孔を設けていない他、図１の実施例と同様であ
る。表面側封止樹脂層４と裏面側封止樹脂層５とが直接
接しないため、ここまでの実施例に比べて若干強度的に
弱いが、ボードの反り防止や水分侵入防止の効果は充分
得られる。
【００１６】次にこの発明の実施例による半導体装置の
半田実装の応用例を、図６〜図８に示す。図６は、実装
ボード８に予め孔９を開けておき、裏面側封止樹脂層５
が実装の妨げにならないようにして実装した例である。
図７は、実装ボード８に孔を設けることなく、代わりに
中間ボード１０を用いて、 これを介して実装した例で
ある。図８は、実装ボード８に孔を開けることなく、ま
た図７のような中間ボードも用いることなく実装した例
である。裏面封止樹脂層５が半田ボール１４より薄い場
合、例えば先の図５の実施例により裏面封止樹脂層５を
充分薄く形成した場合には、この様な実装が可能にな
る。
【００１７】
【発明の効果】以上述べたようにこの発明によれば、内
部配線を有するボードにＬＳＩチップを搭載して、その
ＬＳＩチップ搭載部を樹脂封止すると共に、その表面側
封止樹脂層に対向して裏面部を封止する裏面側封止樹脂
層を設けることにより、ボードの反りや水分侵入等を防
止して信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施例による半導体装置の断面図
である。
【図２】 同実施例のチップ搭載構造を示す分解斜視図
である。
【図３】 この発明の別の実施例の半導体装置の断面図
である。
【図４】 この発明の更に別の実施例の半導体装置の断
面図である。
【図５】 この発明の更に別の実施例の半導体装置の断
面図である。
【図６】 この発明の実施例による半導体装置の実装例
である。
【図７】 この発明の実施例による半導体装置の他の実
装例である。
【図８】 この発明の実施例による半導体装置の他の実
装例である。
【符号の説明】
１…マザーボード、１１…内部配線、１２…ＬＳＩチッ
プ搭載部、１３ａ〜１３ｄ…貫通孔、１４…半田ボー
ル、１５…チップ格納用孔、２…ＬＳＩチップ、３…ボ
ンディングワイヤ、４…表面側封止樹脂層、５…裏面側
封止樹脂層、６…放熱板、６１ａ，６１ｂ…貫通孔。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/00 - 23/10 H01L 21/56 H01L 23/28 - 23/30

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 内部配線を有し、裏面に半田ボールが形
    成されたボードと、 このボード上に搭載されたＬＳＩチップと、 このＬＳＩチップ搭載部を封止する表面側封止樹脂層
    と、 前記ボードの前記ＬＳＩチップ搭載部と対向する裏面部
    を封止する前記表面側封止樹脂層と同等の大きさと厚み
    を有する裏面側封止樹脂層とを有することを特徴とする
    半導体装置。
  2. 【請求項２】 前記ボードの前記ＬＳＩチップ搭載部周
    囲に貫通孔が設けられ、この貫通孔を介して表面側封止
    樹脂層と前記裏面側封止樹脂層とが連通することを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記ボードの前記ＬＳＩチップ搭載部の
    裏面に別のＬＳＩチップが搭載されて、前記裏面側封止
    樹脂層で封止されていることを特徴とする請求項１又は
    ２に記載の半導体装置。
  4. 【請求項４】 内部配線を有し且つチップ格納用孔が開
    けられたボードと、 このボートの裏面に前記チップ格納用孔を塞ぐように添
    設された放熱板と、 前記ボードのチップ格納用孔を介して前記放熱板上に搭
    載されたＬＳＩチップと、 このＬＳＩチップ搭載部を封止する表面側封止樹脂層
    と、 前記ボード裏面の前記放熱板が添設された部分を封止す
    る裏面側封止樹脂層とを有することを特徴とする半導体
    装置。
  5. 【請求項５】 前記放熱板の前記ＬＳＩチップ搭載部周
    囲に貫通孔が設けられ、この貫通孔を介して前記表面側
    封止樹脂層と前記裏面側封止樹脂層とが連通することを
    特徴とする請求項４に記載の半導体装置。
JP23241494A 1994-09-01 1994-09-01 半導体装置 Expired - Fee Related JP3424344B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23241494A JP3424344B2 (ja) 1994-09-01 1994-09-01 半導体装置
US08/522,550 US5596227A (en) 1994-09-01 1995-09-01 Ball grid array type semiconductor device
KR1019950028620A KR0185607B1 (ko) 1994-09-01 1995-09-01 볼 그리드 어레이 타입의 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23241494A JP3424344B2 (ja) 1994-09-01 1994-09-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH0878565A JPH0878565A (ja) 1996-03-22
JP3424344B2 true JP3424344B2 (ja) 2003-07-07

Family

ID=16938885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23241494A Expired - Fee Related JP3424344B2 (ja) 1994-09-01 1994-09-01 半導体装置

Country Status (3)

Country Link
US (1) US5596227A (ja)
JP (1) JP3424344B2 (ja)
KR (1) KR0185607B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US6472252B2 (en) * 1997-07-23 2002-10-29 Micron Technology, Inc. Methods for ball grid array (BGA) encapsulation mold
US5923959A (en) 1997-07-23 1999-07-13 Micron Technology, Inc. Ball grid array (BGA) encapsulation mold
US6297078B1 (en) 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
WO2002027786A1 (en) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US6613606B1 (en) * 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
JP2003229443A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 半導体装置およびその製造方法
US6734039B2 (en) 2002-09-06 2004-05-11 Advanpack Solutions Pte Ltd. Semiconductor chip grid array package design and method of manufacture
JP4031748B2 (ja) * 2003-10-06 2008-01-09 ローム株式会社 半導体レーザ
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
DE102008011187A1 (de) * 2007-04-18 2008-10-30 Korea Advanced Institute Of Science & Technology Textile Halbleiter-Baugruppe und Verfahren zur Montage und zur Fertigung der Baugruppe
JP6610460B2 (ja) * 2016-07-26 2019-11-27 株式会社デンソー 電子装置、及び、電子装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476945A (ja) * 1990-07-19 1992-03-11 Ibiden Co Ltd 電子部品搭載用基板
JP2723195B2 (ja) * 1990-12-14 1998-03-09 松下電工株式会社 半導体パッケージ
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JPH06283650A (ja) * 1993-03-26 1994-10-07 Ibiden Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR960012441A (ko) 1996-04-20
US5596227A (en) 1997-01-21
JPH0878565A (ja) 1996-03-22
KR0185607B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
JP3424344B2 (ja) 半導体装置
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
US6236568B1 (en) Heat-dissipating structure for integrated circuit package
TW415056B (en) Multi-chip packaging structure
US20090212412A1 (en) Semiconductor package accomplishing fan-out structure through wire bonding
US6703713B1 (en) Window-type multi-chip semiconductor package
JPH07254668A (ja) 高熱放出用の半導体パッケージ
JPH0613502A (ja) 半導体集積回路チップ
JP2006509371A (ja) 露出された集積回路装置を有するパッケージ
US20080088002A1 (en) Chip package structure
US20070035008A1 (en) Thin IC package for improving heat dissipation from chip backside
US5349233A (en) Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame
JPS6042620B2 (ja) 半導体装置の封止体
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
US20050139994A1 (en) Semiconductor package
JP2771104B2 (ja) 半導体装置用リードフレーム
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP4677152B2 (ja) 半導体装置
JP2765606B2 (ja) 半導体パッケージ構造
JPH0870087A (ja) リードフレーム
JPS5839037A (ja) チツプキヤリア
JP2814006B2 (ja) 電子部品搭載用基板
JPH06291217A (ja) 熱放散型リードフレーム
KR940006578B1 (ko) 반도체 패케이지 및 그 제조방법
JP3018225B2 (ja) 半導体装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees