JP3425209B2 - Field emission type cold cathode array - Google Patents
Field emission type cold cathode arrayInfo
- Publication number
- JP3425209B2 JP3425209B2 JP4348494A JP4348494A JP3425209B2 JP 3425209 B2 JP3425209 B2 JP 3425209B2 JP 4348494 A JP4348494 A JP 4348494A JP 4348494 A JP4348494 A JP 4348494A JP 3425209 B2 JP3425209 B2 JP 3425209B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cold cathode
- emitter
- layer
- emitter material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/863—Spacing members characterised by the form or structure
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大面積にわたって電界
放出型冷陰極をアレイ状に形成した電界放出型冷陰極ア
レイに関する。
【0002】
【従来の技術】電界放出型冷陰極は、超高速マイクロ波
デバイス、パワーデバイス、その他電子デバイス等への
応用が近年進められている。特に、電界放出型冷陰極の
画像表示装置への応用が近年注目され、それを実現する
ための研究・開発が進められている。電界放出型冷陰極
を用いることによって自己発光型の平板な画像表示装置
の実現が可能となる。また従来の液晶表示装置のような
視野角に依存したコントラスト特性が異なるといった視
野角特性の問題が生じることもないというメリットもあ
る。またバックライトあるいは反射鏡が不用で、構造の
簡易化および消費電力の低減が可能といったメリットも
ある。このような意味で、電界放出型冷陰極の画像表示
装置への応用は極めて広がりが大きくかつメリットの大
きなものであるため、この分野は電界放出型冷陰極の応
用が特に期待される分野である。
【0003】そのような電界放出型冷陰極を用いた画像
表示装置は、表示装置の画質、信頼性の点から、冷陰極
のtip先端を一様な寸法および形状に形成することが
望ましい。また画像表示としての応用の展開を考える場
合、小型の表示画面はもとより、大型の表示画面を実現
することも重要である。
【0004】特に近年、民生用のテレビ等のディスプレ
イ用途をはじめとして、産業用としても例えば情報処理
装置の表示端末装置に画像表示装置が用いられる場合な
どにも、大型の画面で画像を表示することが要求されて
いる。そこで、そのような表示画面の大型化を電界放出
型冷陰極を用いた表示装置で実現する技術が種々検討さ
れているが、特にそのような大型画面の表示装置の実現
には次に述べるような課題があった。
【0005】冷陰極を形成する方法としては従来、回転
蒸着を用いる方法や結晶の異方性エッチングを用いる方
法等が提案されていた。
【0006】従来の回転蒸着法では、一つ一つの冷陰極
ごとにそれを中心として基板を回転させながら形成して
いかねばならないため、極めて多数個の冷陰極をアレイ
状に形成する必要のある画像表示装置用の場合には、そ
の製造工程に長時間を要するという問題があった。しか
もそれによって形成される冷陰極アレイは、その一つ一
つが大面積で均一とはならず、ばらつきが大きくなると
いう問題があった。
【0007】一方、例えば単結晶シリコン等の結晶を異
方性エッチングで加工して冷陰極アレイを形成するとい
う異方性エッチング法では、大面積の結晶基板が必要と
なり、例えばA4判サイズの画像表示装置を実現するに
はA4判サイズの単結晶シリコンウェハが必要であるこ
とになるが、そのような大型の単結晶基板の作製は実際
上困難であり、現実的でないという問題がある。
【0008】均一な冷陰極をアレイ状に形成するための
方法として、本出願人は特願平4-186753に開示した転写
法による製造方法を開発した。その技術の要点を簡潔に
述べると、単結晶基板に凹部を形成し、その凹部に冷陰
極材料を堆積させて冷陰極を形成するという技術であ
る。この製造方法によれば、簡易に均一な形状および寸
法の冷陰極を形成することができ、基板内に均一な冷陰
極をアレイ状に形成することが可能となる。
【0009】しかしながら、このような方法においても
最初に用いる凹部を設けた基板を大面積に形成すること
は、前述の結晶大型基板を用意することが困難であるの
と同様に極めて困難で、この基板の面積は高々従来から
用いられているシリコンウエハーの直径 5乃至 6インチ
程度が限度であり、最高でも 8インチ以下のシリコンウ
ェハーにアレイの外形寸法が限定される。
【0010】従って、前述のような均一な冷陰極を得る
転写法を用いても、表示装置として必要と考えられる例
えば10インチ以上の大面積対応の電界放出型冷陰極アレ
イの実現は困難であった。
【0011】
【発明が解決しようとする課題】上述のように、従来の
技術では、電界放出型冷陰極を特にアレイ状に均一に大
面積にわたって形成することは困難であった。従って特
に電界放出型冷陰極アレイを用いて大型画面の画像表示
装置を形成することは実質上不可能であった。
【0012】本発明は、このような問題を解決するため
に成されたもので、その目的は、簡易かつ短いスループ
ットで形成することが可能な、大面積にわたって均一な
寸法および形状の電界放出型冷陰極アレイを実現するこ
とにある。
【0013】そしてそのような大面積の電界放出型冷陰
極アレイを実現可能とすることによって、例えば大型画
面の画像表示装置や、大面積に電界放出型冷陰極アレイ
を集積化してなる大規模集積回路を形成することを可能
とすることを、さらにその用途上の目的としている。
【0014】
【課題を解決するための手段】上記課題を解決するため
に、本発明の電界効果型冷陰極アレイは、先端が尖った
形状の複数のエミッタが主面上にアレイ状に突設された
エミッタ材料層と、前記エミッタの先端部を露出させつ
つ前記エミッタ材料層上を被覆するように形成された絶
縁層と、前記絶縁層上を被覆するとともに前記エミッタ
の先端部を露出させて該先端部の周囲を非接触に囲むよ
うに開口が形成されたゲート電極層と、前記複数のエミ
ッタどうしの間隙部分の前記エミッタ材料層の主面上で
かつ前記エミッタ材料層と同じ形成材料から形成されて
おり前記エミッタ材料層の主面から前記エミッタの先端
までの高さよりも前記エミッタ材料層の主面上からの頂
面の高さが高く形成された基板間隙保持部材とを備えた
冷陰極アレイ基板と、支持基板上にアノード電極が形成
されており、前記基板間隙保持部材の高さ方向頂面で前
記冷陰極アレイ基板に接合されて前記基板間隙保持部材
によって間隙を保持されつつ前記冷陰極アレイ基板と対
向配置されたアノード基板とを具備することを特徴とし
ている。
【0015】なお、前記のアノード基板上に形成される
アノード電極の上を覆うように蛍光体層を形成すれば、
エミッタから放出されてアノード電極へと飛来して来る
電子が蛍光体層に衝突してその部分で光が発生する。こ
の現象を利用して、前記の蛍光体層を用いることによっ
て本発明に係る電界効果型冷陰極アレイを自発光方式の
画像表示装置として応用することも可能である。
【0016】また、前記の複数の各エミッタを、例えば
一つ一つを素子分離して電気的に個別に制御可能にし
て、各エミッタを一つ一つ個別の回路素子として集積回
路化することも可能である。
【0017】また、上記構造中に前記のエミッタ材料層
を支持する基板をさらに付加して、エミッタ材料層の機
械的な強度(つまり大面積にわたっての応力に対しての
耐久性や平面性など)を補強してもよい。
【0018】
【作用】本発明は、上述の一つ一つの冷陰極について見
ると、その冷陰極の製造方法としては本出願人が特願平
4-186753に開示したいわゆる転写法を用いて製造される
ものである。そしてこの転写法によって各基板上に形成
された冷陰極アレイは、言うまでもなく基板の面積分し
か形成されていないので、そのように各基板ごとに形成
された冷陰極を、基板を複数枚平面的に並列して並べる
ことによってさらに大画面化を図っているが、このと
き、隣り合う基板どうしのスペース(間隙)に、アノー
ド電極とエミッタ先端部との間隙距離を保持するための
基板間隙保持部材を堆積形成させる。この基板間隙保持
部材を堆積することによって簡易に大面積化を図るとと
もに、アノード電極との間隔を大面積にわたって均一に
保持することを簡易な方法で実現化することができる。
【0019】すなわち、第1の基板に底部を尖らせた凹
部を設け、この凹部を設けた第1の基板の表面に絶縁層
を形成する。次に第1の基板を間隙を有して隣り合うよ
うに複数枚並べる。このように配置された第1の基板ど
うしの間の間隙部分を埋めつつ第1の基板の絶縁層上の
凹部を埋めるようにエミッタ材料を堆積する。エミッタ
材料は、並べられた第1の基板の絶縁層上の凹部に堆積
されるとともに、隣り合う基板どうしの間隔にも堆積さ
れるので、この堆積されたエミッタ材料によって、並置
された第1の基板どうしの間のをエミッタ材料層も一体
化され、かつ冷陰極アレイ基板とアノード電極との間の
間隙を保持するための基板間隙保持部材も形成されるの
である。しかもこのような基板間隙保持部材の堆積はエ
ミッタ材料層の堆積と同時に一つの工程で兼ねて行なわ
れる。
【0020】つまり、本発明に係る電界放出型冷陰極ア
レイの構造を作製するにあたっては、エミッタ材料を堆
積してエミッタ自体を形成する工程においてエミッタの
形成材料を基板どうしの間隙にも堆積することができる
ので、基板間隙保持部材を別に形成する工程は省略する
ことができ、製造工程の簡易化を図ることができる。し
かも、この基板間隙保持部材の平面的なパターン幅は、
平面的に並列に並べる基板どうしを並べる際にその間隙
を調節することによって極めて簡易に制御することが可
能である。つまり基板一つ一つを並置する際の位置合わ
せを行なえばよい。またその基板間隙保持部材の高さ
(厚さ)は、言うまでもなく前記の第1の基板の厚さに
よって規定されるので、第1の基板の厚さを調節するこ
とにより極めて簡易かつ正確にその高さ(厚さ)を制御
することが可能である。あるいは、その基板間隙保持部
材の高さを第1の基板の厚さよりも小さく形成したい場
合には、第1の基板どうしの間隙に対して嵌脱可能な凸
部であってその凸部の高さの分だけ基板間隙保持部材の
高さが小さくなるような凸部を備えた製造治具などを用
いて、基板間隙保持部材の堆積する高さを制御すればよ
い。
【0021】本発明は、本出願人による特願平4-186753
に開示した技術をさらに進めて、簡易な製造方法での形
成が可能な、大面積にわたって均一な形状でアノード電
極との間隙も均一な冷陰極アレイの実現を可能とした発
明と言うことができる。
【0022】
【実施例】以下、本発明に係る電界放出型冷陰極アレイ
の実施例を、図面に基づいて詳細に説明する。
【0023】(実施例1)図1は、本発明に係る電界放
出型冷陰極アレイの構造の概要を示す断面図である。図
2は本発明に係る電界放出型冷陰極アレイの平面的構造
の概要を示す図である。なお、この第1の実施例におい
ては、本発明に係る電界放出型冷陰極アレイを画像表示
装置に応用した場合についての具体的一例を示す。
【0024】この第1の実施例の電界放出型冷陰極アレ
イを用いた画像表示装置は、図1に示すように、図中下
から順に、エミッタ材料層1と、その上面にエミッタ材
料を突設してなる四角錐状のエミッタ2、そのエミッタ
2の先端部分を除いてエミッタ2およびエミッタ材料層
1の主面ほぼ全面を覆うように形成された絶縁層3、さ
らにその絶縁層3の上ほぼ全面を覆うとともに絶縁層3
から露出したエミッタ2の周囲をほぼ絶縁層3の厚さ分
の間隔をおいて非接触に囲むように開口部が設けられゲ
ート(あるいはカソード)として機能するゲート電極層
4と、この冷陰極アレイ基板に対向配置されるアノード
電極が形成されたアノード基板との間隙を保持するため
にエミッタ材料層1と同じ材料から形成された基板間隙
保持部材5とが設けられた冷陰極アレイ基板6と、この
冷陰極アレイ基板6に間隙を有してほぼ平行に対向配置
されるガラス基板7上にアノード電極層8と蛍光体層9
とがこの順で形成されたアノード基板10とからその主
要部が形成されている。
【0025】これを平面的に見ると、図2に示すよう
に、基板間隙保持部材5の格子によって仕切られた格子
内にエミッタ2がマトリックス状に配列されており、さ
らにそのマトリックスは前記の各格子ごとに形成されて
全体として大面積にわたって配列されている。その格子
にそれぞれ囲まれた領域が、後述する製造プロセスで用
いる単結晶シリコン基板一枚一枚の寸法にほぼ相当して
いる。
【0026】上記のような構造にその主要部が形成され
た本発明に係る電界放出型冷陰極アレイは、例えば図3
(a)〜(h)に模式的に示したような工程を経て製造
される。以下にその製造方法の一例を、図3に基づいて
詳述する。
【0027】先ず、第1の基板11としてSi単結晶基
板を用意する。そして図3(a)に示す如く、この第1
の基板11を一方の平面(これを第1主面と呼ぶ)11
aから異方性エッチングによりエッチングを施して、所
定のピッチで底部に向かって尖鋭に尖った形状の(図中
で逆ピラミット型に見える)凹部12を刻設する。
【0028】これは、例えばp型で (1,0,0)結晶面方位
の第1の基板11の第1主面側11aからドライ酸化法
などによる熱酸化処理を施して、厚さ 0.1μm程度の薄
い熱酸化膜(SiO2 )膜13を形成し、この熱酸化膜
13面上にフォトレジスト14をスピンコート法等によ
り塗布する。そして例えばステッパーを用いて 0.8μm
の矩形の開口部が得られるように露光・現像処理等を施
してフォトレジスト14のパターニングを行なった後、
例えばNH4 F・HF混合溶液をエッチャントとして用
いて前記熱酸化膜(SiO2 )13の露出領域の選択エ
ッチングを行なう。そしてフォトレジスト14を除去し
た後、さらに30%のKOH水溶液で異方性エッチング処
理を行なうことにより、前記の図3(a)に示すような
逆ピラミッド状で深さ0.56μmの凹部12を第1の基板
11の第1主面11a側に形成する。
【0029】次いで、図3(b)に示すように、第1の
基板11に熱酸化処理を施して厚さ0.2μmの絶縁層3
を形成する。そして絶縁層3の上に、例えばW、Mo、
Taのような金属材料をスパッタリングして前記のピラ
ミッド型凹部12を埋めながら厚さ 0.8μm程度のエミ
ッタ材料層1を形成する。このエミッタ材料層1のうち
ピラミッド型凹部12の部分を埋めるように堆積された
凸状の部分が、図1等に示したエミッタ材料からなるエ
ミッタ2となる。一方それと同時に、複数配列された隣
り合う第1の基板11どうしの間隙部分にもエミッタ材
料層1(の形成材料)が堆積されるので、この部分に例
えば図4に示したように基板間隙保持部材5が形成され
る。本実施例においては、この基板間隙保持部材5の堆
積形成をより確実なものとするとともに後工程で不要に
なる第1の基板11のエッチング除去をより確実なもの
とするために、隣り合う第1の基板11どうしの間隙部
分の断面形状が順テーパとなるように、例えば図4等に
示すように第1の基板11の端面をそれぞれ斜めに順テ
ーパ状に加工した。ここで、エミッタ材料層1を堆積さ
せる際に、第1の基板11の端面が垂直であってもその
垂直壁面と堆積したエミッタ材料との間にボイド等の欠
陥が発生することが無ければ、この第1の基板11の端
面は図5に示すように第1の基板11の端面を垂直に切
り立った形状にしても良いことは言うまでもない。ある
いは、このように垂直に基板間隙保持部材5を堆積させ
る場合には、図6に示したように垂直に凸状に桁が形成
された治具を各第1の基板11の支持基板として用いて
もよい。このとき、治具601の各桁602の高さh
は、その桁の頂面から上に堆積されるエミッタ材料の高
さすなわち基板間隙保持部材の高さHを調節するための
高さに設定すればよい。このような治具601を用いて
基板間隙保持部材5を形成する場合の一例を前記の図5
に示した。
【0030】このように、図3(b)のエミッタ材料層
1を堆積させる工程で、エミッタ材料を凹部12に堆積
させてエミッタ2を形成することに並行して図4に示す
ように第1の基板11の隣り合う基板どうしの間隙にエ
ミッタ材料を堆積させて基板間隙保持部材5を形成する
ことができる。ここで、基板間隙保持部材5を堆積させ
る際に、エミッタ材料に対してその界面で一体化されな
いような材料を支持基板21に用いるなどしてその底部
を塞いでおくことは言うまでもない。
【0031】なお、第1の基板11に対するエッチング
は、各第1の基板11ごとに個別に行なってもよく、あ
るいは複数の第1の基板11を支持基板21上に配置し
ておき、一括してそれらの上に図3に示すような製造プ
ロセスを用いてエミッタ材料層1、エミッタ2、絶縁層
3、ゲート電極層4を形成してもよい。すなわち、図3
(a)に示す工程までは個別の第1の基板11ごとに行
なってもよく、あるいはまず第1の基板11を支持基板
21上に載置し固定しておいて、その上にエミッタ材料
層1を堆積するようにしてもよい。特に、製造プロセス
で用いる成膜装置などの製造装置のサイズが十分に大き
い場合には、一括して大面積アレイ全部を同時に形成す
ることによりスループットの短縮化を図ることができる
ので、一括して形成することが好ましい。一方、大面積
にわたって完全に無欠陥に凹部12を形成することは、
量産製造ラインにおいては例えば塵埃の混入といった外
乱的要因で不可避的に数%程度の確率で欠陥が発生する
ことから、実際上不可能であるとも考えられる。その場
合には、複数の第1の基板11をそれぞれ個別に図3
(a)までの工程に通し、そのなかで凹部12が無欠陥
に形成されたものだけを選択して、それらの良品の第1
の基板11だけを支持基板21上に載置して固定させて
図3(b)以降の製造プロセスに進む、といった方法を
採るようにしてもよい。
【0032】ここで、第1の基板11を支持基板21な
どの上に複数枚並べる際に、その隣り合う第1の基板1
1どうしの間の間隔距離をlgap とすると、このlgap
= 0であることが冷陰極アレイとしては究極的には望ま
しいが、基板間隙保持部材5を形成するスペースが必要
であることから、基板間隙保持部材5のパターン幅が得
られる程度の幅にlgap を設定すればよい。
【0033】例えば本実施例のような画像表示装置に本
発明に係る電界放出型冷陰極アレイを用いる場合には、
lgap の値は、20〜50μm程度のパターン幅に形成する
ことが望ましい。この程度の幅であれば、表示装置とし
て画面を形成した際に画面中にほとんど目立つことがな
いからである。
【0034】あるいは、この基板間隙保持部材5の寸法
は、本発明に係る冷陰極アレイが用いられる画像表示装
置の画面全体のサイズや画素サイズ等との兼ね合いから
適宜に目立たないようなサイズでかつ間隙保持機能を十
分に果たすことができるサイズおよびパターンに形成す
ればよい。
【0035】続いて、前記のエミッタ材料層1の上にス
パッタリング法などにより例えば厚さ 1μm程度のIT
O(インジウム−錫系酸化物)を堆積して導電層15を
形成し、図3(b)に示したような積層体を得る。
【0036】ここで、上記のITOなどからなる導電層
15は、エミッタ材料層1の材質によっては省略しても
よい。ただしその場合にはエミッタ材料層1の表面に導
電層15としての機能を兼用させることが望ましい。
【0037】一方、第2の支持基板として、裏面(背
面)に厚さ 0.4μm程度の静電接合電極用のAl層16
をコーティングした厚さ 1mm程度のパイレックスガラ
ス板17を用意し、図3(c)に示すごとく導電層15
の表面にパイレックスガラス板17を貼り合わせるよう
に配置して、導電層15とAl層16との間に数百V程
度の電圧を印加し、いわゆる静電接着法によってこれら
の界面を貼り合わせる。この接合は接着剤で行なっても
よいが、確実かつ簡易な接続法という観点から上記のよ
うな静電接着法が好ましい。こうしてパイレックスガラ
ス板17を貼り合わせた後、パイレックスガラス板17
の裏面にコーティングされたAl層16を、例えばHN
O3 ・CH3 COOH・HF混酸溶液でエッチング除去
する。
【0038】その後、基板全体を今までとは反対に裏返
しにして、エチレンジアミン・ピロカテコール・ピラジ
ンから成る水溶液(混合比は75cc:12g: 3mg:10
cc)をエッチャントとして用いて支持基板としての第
1の基板11をその第2主面11b側からエッチング除
去して、図3(d)に示すように絶縁層3と被覆された
エミッタ材料製の凸部18すなわち後にエミッタ2とな
る部分が形成された積層体を得る。このエッチング工程
においては、絶縁層3は第1の基板11のエッチング停
止層として機能するとともに先端が尖ったピラミッド型
のエミッタ材料からなるエミッタ2の先端を前記エッチ
ング液による侵食から保護する役割を果たす。
【0039】次に、図3(e)に示すように、前記の第
1の基板11をエッチング除去して露出した絶縁層3上
に、例えばスパッタリング法によりW(タングステン)
層19を厚さ 0.5μm程度に成膜する。そしてこのW層
19の上を覆うように、例えばスピンコート法により、
ピラミッド型のエミッタ材料製凸部18の先端部が隠れ
る程度の厚さ、例えば厚さ 0.9μm程度の厚さに、フォ
トレジスト20を塗布する。
【0040】その後、酸素プラズマによるドライエッチ
ング処理を施して、図3(f)に示す如く、エミッタ材
料製凸部18の先端部を覆うW層19の先端部19aが
露出するようにフォトレジスト20の一部をエッチング
除去する。
【0041】そして反応性イオンエッチング処理を施し
て、フォトレジスト20のエッチング除去で露出したW
層19の先端部19aを選択的に除去する。こうしてエ
ミッタ材料製の凸部18の先端部18aを露出させると
ともにその他の部分を覆うようにW層19を加工して、
図2(g)に示したようなゲート電極層4を得る。
【0042】次いで、フォトレジスト20の残余分、つ
まりW層19の先端部19aの選択的エッチングの際に
マスクとして機能した後にもまだW層19の主平面上に
残されているフォトレジスト20を除去する。そしてさ
らにNH4 F・HF混合溶液を用いて前記エミッタ材料
製の凸部18の先端部18aに対応する領域に残ってい
る絶縁層3を選択的にエッチング除去して、エミッタ材
料製凸部18の先端部18aを露出させる。
【0043】こうして、図2(h)に示すごとく、ゲー
ト電極層4の開口部19bからピラミッド型のエミッタ
材料製凸部18の先端部18aつまりエミッタ2の先端
部が露出した構造の本発明に係る電界放出型冷陰極が大
面積にわたってアレイ状に形成され、かつ格子状に基板
間隙保持部材5が形成された冷陰極アレイ基板6が得ら
れる。
【0044】そして、前記の図1に示す如く、アノード
電極層8および蛍光体層9がガラス基板7上に形成され
たアノード基板10を、エミッタ2の先端部に対向する
ように冷陰極アレイ基板6と対向配置して、本発明に係
る電界放出型冷陰極を用いた素子の主要部が形成され
る。このとき、図1にも明らかなように、冷陰極アレイ
基板6とアノード基板10との間隙は、基板間隙保持部
材5の高さHに支持されてその間隔距離を両基板全面に
わたって均一に保持される。
【0045】このように主要部が形成された本発明に係
る電界放出型冷陰極アレイは、異方性エッチングなどの
フォトリソグラフィ工程で形成した凹部12の正確な形
状に沿って形成された絶縁層3をピラミッド状のエミッ
タ2の原形として用いてこれにエミッタ材料層1の形成
材料を堆積するとともに、複数配列された第1の基板1
1どうしの隣り合う間隙部分にもエミッタ材料層1の形
成材料を堆積する。これにより、エミッタ2および基板
間隙保持部材5を一つのエミッタ材料を堆積する一度の
プロセスで形成することができるので、従来の回転堆積
法によるエミッタとは異なり、大面積にわたって効率的
に正確な形状および寸法の冷陰極アレイ基板6を極めて
短かいスループットで形成することができる。
【0046】また前記のエミッタ2とゲート電極層4と
の間の距離(エミッタ−ゲート間隔)も、前記熱酸化法
によって精度よく制御された厚さで絶縁層3の形成が可
能であることにより、それぞれの電界放出型冷陰極は低
電圧駆動で電子の放射効率が高いものとすることができ
る。
【0047】また、絶縁層3を熱酸化法で形成すること
により図2(a)〜(b)に示した工程でエミッタ2の
先端部を覆う絶縁層3の錐状部分の先端が極めて尖鋭な
形状になるので、それに沿って形成される各冷陰極ごと
のエミッタ2の先端部も極めて好適に尖鋭な形状となり
電界集中効果を飛躍的に高くすることができる。また熱
酸化法は一般的な半導体製造工程等とのプロセス整合性
が良く工程の簡易化を図ることもできる。
【0048】なお、基板間隙保持部材5は、アノード基
板10のアノート電極層8が形成されていない部分(エ
ッチング等に除去された格子パターンの部分すなわちア
ノート電極層8および蛍光体層9がエッチング除去され
てガラス基板7の表面が露出している部分)に当接し
て、この部分で接合されるようにすればよい。この基板
間隙保持部材5は導電性の良好なエミッタ材料から形成
されているので、基板間隙保持部材5がアノート電極層
8等に接触すると、この基板間隙保持部材5を介してエ
ミッタ材料層1とアノート電極層8との間で短絡不良等
を引き起こしてしまう恐れがあるため、前述のごとく基
板間隙保持部材5はアノード電極層8を避けてアノード
基板10のガラス基板7に当接するように、かつエミッ
タ2を避けて非接触の位置に形成されているのである。
あるいは、この基板間隙保持部材5を形成した後そのガ
ラス基板7と当接する頭面およびその近傍の側面を部分
的に覆う、あるいは基板間隙保持部材5ほぼ全面を覆う
ように、絶縁材料等を被着させてもよい。このように上
部を絶縁膜で覆うことによって前述のエミッタ材料層1
とアノート電極層8との短絡をさらに確実に防ぐように
してもよい。
【0049】また、エミッタ材料としては、例えばWや
Mo、Pa、あるいはこれらの合金などを材料として用
いることができる。このような材料の中から所望の冷陰
極アレイとして最も好適であると考えられる材料を適宜
に用いればよい。
【0050】以上のように、本発明によれば、図4に示
すように第1の基板11はその端面をテーパー状に形成
されて隣り合う端面同士が基板間隙保持部材5の幅の分
だけ間隙を有してアレイ状に多面取り的に並べられてい
るが、その間隙を含むほぼ全面を覆うようにエミッタ材
料を堆積させることによって、それら複数の第1の基板
11すべてを覆いかつそれら同士の間隙を埋めるように
エミッタ材料が堆積されるので、そのエミッタ材料で形
成されたエミッタ材料層1およびエミッタ2はほぼ全面
にわたって一繋がりに一体形成された大面積の電極アレ
イ基板6となる。そして最終的には第1の基板11は前
述のように選択的にエッチング除去されるので第1の基
板11に対応する各基板間隙保持部材5の格子内のアレ
イはほぼ全面にわたって一体にアレイ状に形成されたこ
とになる。つまり、このようにエミッタ材料を堆積して
エミッタ材料層1、エミッタ2、基板間隙保持部材5を
同時に一体形成することができるので極めて簡易に大面
積な冷陰極アレイ基板を短いスループットで効率よく形
成することができる。また、支持基板21上に第1の基
板11をそれぞれの第1の基板11どうしが前述の20〜
50μm程度の間隙を有して並べて載置することは機械精
度上十分に可能である。即ちそのようなアライメント精
度を実現することは十分に可能である。あるいは前述の
図6に示したようなアライメント用の治具を用いてもよ
い。
【0051】また、アノード基板10と冷陰極アレイ基
板6とのアライメント精度は、基板間隙保持部材5を隔
てて隣り合うエミッタ2どうしの水平間隔をl2 、その
一方のエミッタ2とアノート電極層8の端部の位置との
距離をl1 とすると、l1 <l2 /2 の条件が満たされ
ていればよい。この条件よりもずれが大きくなるとアノ
ード基板10とガラス基板7との基板間隙保持部材5を
介しての接着不良が発生したり、あるいは冷陰極アレイ
基板6の基板間隙保持部材5とアノード基板10のアノ
ート電極層8との短絡不良等が発生する。具体的には、
本実施例に示した一例においては、現状の画像表示装置
ではl2 は20μm程度であるので位置合わせの(アライ
メト)のずれの許容値l1 は10μm程度までであるとい
うことになる。
【0052】また、上記実施例においてはエミッタ材料
層1がカソード電極およびその配線をも兼ねる構造とし
ているが、エミッタ材料層1に用いる材料などとの兼ね
合いから、場合によってはさらにエミッタ材料層1とは
別に配線層等を形成してもよい。
【0053】また、Si単結晶板の代りにGaAs基板
などを第1の基板11として用いる、あるいはエミッタ
材料層1の形成材料も、上記実施例で用いたWの代り
に、Mo、Ta、Si等の仕事関数が低くエミッタとし
て使用可能な材料を用いることもできる。
【0054】さらには、上記のパイレックスガラス板1
7の代りに例えばソーダガラス板を用いた場合にも、上
記実施例とほぼ同様の効果を得ることができる。
【0055】その他、本発明の要旨を逸脱しない範囲
で、本発明の電界放出型冷陰極アレイの各部位の形成材
料やその製造方法などの変更が種々可能であることは言
うまでもない。
【0056】(実施例2)上記の第1の実施例の電界効
果型冷陰極アレイにおいて隣り合う第1の基板11どう
しの間隙lgap を制御する方法として、図7に示すよう
に、各第1の基板11の平面的なパターンを、その平行
に向かい合う端辺のうち一辺には凸状のパターン701
を設け、他方の辺には凹状のパターン702を設けて、
隣り合う第1の基板11どうしの間隙を縮めていったと
きに、その隣り合う基板の一端辺の凸状のパターン70
1と他端辺の凹状のパターン702とがそれぞれ嵌合し
合って、所望の間隔lgap ずつが形成できるようにして
もよい。即ち、この凸状のパターン701の張り出し部
分dの長さをlgap に等しく形成し、かつその凸状のパ
ターン701の先端部を凹状のパターン702に丁度嵌
合するような形に形成すれば、所定のlgap を簡易かつ
正確に設けることが可能となる。しかもこのようなパタ
ーンに形成された第1の基板11は最終的には除去され
るので、この凹/凸パターン701、702の部分はい
ずれも除去されて、この部分で隣り合う格子どうしが吹
き抜けとなってその各格子に囲まれた領域どうしは一繋
がりになるので、両基板で囲まれて形成される冷陰極ア
レイのセル内部の真空引きを行なう際などに、その各格
子ごとの真空状態の均一化を効果的にかつ簡易に実現で
きるというメリットもある。
【0057】
【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、電界放出効率が高くかつその特性が大面
積にわたってばらつきの極めて少ない均一な特性であ
り、しかも高歩留まり・短スループットで製作すること
が可能な生産性に富んだ大面積の電界放出型冷陰極アレ
イを実現することができる。そしてその結果、本発明に
係る電界放出型冷陰極アレイを用いて、例えば自発光型
で大面積にわたって均一な視角依存性のない均一で良好
な表示が可能な画像表示装置や高速動作可能な大規模集
積回路等を実現することができる。DETAILED DESCRIPTION OF THE INVENTION
[0001]
BACKGROUND OF THE INVENTION The present invention relates to an electric field over a large area.
Field emission type cold cathode electrodes with emission type cold cathodes formed in an array.
About Ray.
[0002]
2. Description of the Related Art A field emission cold cathode is an ultrafast microwave.
Devices, power devices, and other electronic devices
Applications have been advanced in recent years. In particular, field emission cold cathodes
Application to image display devices attracts attention in recent years, and it is realized
Research and development is underway. Field emission cold cathode
Self-luminous flat image display device by using
Can be realized. Also, like the conventional liquid crystal display device
View that the contrast characteristics differ depending on the viewing angle
There is also an advantage that the problem of the field angle characteristics does not occur
You. In addition, there is no need for a backlight or reflector,
There are also advantages such as simplification and reduction of power consumption
is there. In this sense, field emission cold cathode image display
Application to equipment is extremely widespread and has great advantages
This field is not suitable for field emission cold cathodes.
It is a field that is particularly expected to be used.
An image using such a field emission type cold cathode
The display device is a cold cathode, in view of the image quality and reliability of the display device.
Can be formed to a uniform size and shape.
desirable. A place to consider developing applications for image display
Large display screen as well as small display screen
It is also important to do.
In recent years, in recent years, displays such as televisions for consumer use have been developed.
For example, for information processing,
When an image display device is used for the display terminal device of the device,
Are required to display images on large screens.
I have. Therefore, such a large display screen has been field emission.
Various technologies to be realized by display devices using a cold cathode are studied
But especially for such large screen display devices
Had the following problems.
[0005] Conventionally, as a method of forming a cold cathode, a rotating cathode has been used.
Method using vapor deposition or crystal anisotropic etching
A law was proposed.
[0006] In the conventional rotary evaporation method, each cold cathode
While rotating the substrate around it every time
Array of extremely large numbers of cold cathodes
For image display devices that need to be formed in a shape,
There is a problem that it takes a long time in the manufacturing process. Only
The cold cathode arrays formed by them also
One is not uniform in a large area, and when the variation is large
There was a problem.
On the other hand, for example, a single crystal silicon
Forming cold cathode arrays by processing with anisotropic etching
The anisotropic etching method requires a large area crystal substrate.
For example, to realize an image display device of A4 size
Requires an A4 size single crystal silicon wafer
However, production of such a large single crystal substrate is actually
It is difficult and impractical.
For forming uniform cold cathodes in an array,
As a method, the applicant of the present invention disclosed in Japanese Patent Application No.
The manufacturing method by the method was developed. Briefly outline the technology
In other words, a recess is formed in a single crystal substrate, and the shade is formed in the recess.
The technology is to form a cold cathode by depositing polar materials.
You. According to this manufacturing method, the uniform shape and size can be easily obtained.
Cold cathode can be formed, uniform cold
The poles can be formed in an array.
However, even in such a method,
Forming a large-area substrate with a concave portion to be used first
It is difficult to prepare the large crystal substrate described above.
It is extremely difficult as well as
5-6 inch diameter of the silicon wafer used
Up to 8 inches or less
The outer dimensions of the array are limited to the wafer.
Therefore, a uniform cold cathode as described above is obtained.
Example that is necessary as a display device even when using the transfer method
For example, a field emission type cold cathode array
It was difficult to realize b.
[0011]
As described above, as described above, the conventional
In the technology, field emission cold cathodes are particularly large in an array.
It was difficult to form over the area. Therefore,
Image display on a large screen using a field emission cold cathode array
Forming the device was virtually impossible.
The present invention has been made to solve such a problem.
The purpose is simple and short sloop
Uniform over a large area that can be formed with
To realize a field emission type cold cathode array of size and shape
And there.
And such a large-area field emission type cold shade
By making pole arrays feasible, for example,
Surface image display device and large area field emission cold cathode array
To form large-scale integrated circuits by integrating
Is a further object of the application.
[0014]
[MEANS FOR SOLVING THE PROBLEMS]
In addition, the field-effect cold-cathode array of the present invention has a sharp tip.
Multiple emitters of different shapes project from the main surface in an array
Exposing the emitter material layer and the tip of the emitter;
An insulator formed to cover the emitter material layer
An edge layer; and
To expose the tip and surround the tip without contact.
A gate electrode layer having an opening formed therein, and the plurality of emitters.
On the main surface of the emitter material layer in the gap between the
And formed from the same forming material as the emitter material layer
From the main surface of the emitter material layer to the tip of the emitter
From the top of the main surface of the emitter material layer
And a substrate gap holding member having a high surface height.
Cold cathode array substrate and anode electrode on support substrate
And at the top in the height direction of the substrate gap holding member,
The substrate gap holding member joined to the cold cathode array substrate
The cold cathode array substrate is paired with the
And an anode substrate arranged in
ing.
[0015] It is formed on the above-mentioned anode substrate.
If a phosphor layer is formed so as to cover the anode electrode,
Emitted from the emitter and fly to the anode electrode
Electrons collide with the phosphor layer, and light is generated at that portion. This
Utilizing the above-mentioned phosphor layer by utilizing the phenomenon of
Field-effect cold cathode array according to the present invention
It can also be applied as an image display device.
Further, each of the plurality of emitters may be, for example,
Separate each element to make it electrically controllable individually
Each emitter as an individual circuit element
It is also possible to route.
In the above structure, the emitter material layer
The substrate for supporting the emitter material is further added to
Mechanical strength (that is,
(Durability, flatness, etc.).
[0018]
The present invention looks at each of the above-mentioned cold cathodes.
As a method of manufacturing the cold cathode, the present applicant
Manufactured using the so-called transfer method disclosed in 4-186753
Things. And formed on each substrate by this transfer method
Needless to say, the cold cathode array
Is not formed, so it is formed for each substrate like that
The cold cathodes arranged in a plane on multiple substrates
The screen has been made larger by doing this.
In the space (gap) between adjacent substrates,
To maintain the gap distance between the gate electrode and the tip of the emitter.
A substrate gap holding member is deposited and formed. This substrate gap maintenance
To easily increase the area by depositing members
The distance between the anode and the anode is uniform over a large area
Holding can be realized by a simple method.
That is, the first substrate has a concave portion with a sharp bottom.
An insulating layer on the surface of the first substrate provided with the concave portion.
To form Next, the first substrates are adjacent to each other with a gap
Arrange multiple pieces. The first substrate arranged in this way
On the insulating layer of the first substrate while filling the gap between the cows
An emitter material is deposited to fill the recess. Emitter
The material is deposited in the recesses on the insulating layer of the aligned first substrate
As well as deposits between adjacent substrates.
So juxtaposed by this deposited emitter material
The emitter material layer is also integrated between the first substrates
Between the cold cathode array substrate and the anode electrode
A substrate gap holding member for holding the gap is also formed.
It is. Moreover, such deposition of the substrate gap holding member is not effective.
Simultaneous and simultaneous with the deposition of the mitter material layer
It is.
That is, the field emission type cold cathode electrode according to the present invention is used.
When fabricating the ray structure, the emitter material must be deposited
Stacking to form the emitter itself
Forming material can be deposited in gaps between substrates
Therefore, the step of separately forming the substrate gap holding member is omitted.
And the manufacturing process can be simplified. I
Or, the planar pattern width of this substrate gap holding member is
The gap between substrates that are arranged in parallel in a plane
Can be controlled very easily by adjusting
Noh. In other words, alignment when arranging substrates one by one
You just need to do it. Also the height of the board gap holding member
(Thickness) is, of course, the thickness of the first substrate.
Therefore, it is necessary to adjust the thickness of the first substrate.
And its height (thickness) is controlled very easily and accurately
It is possible to Alternatively, the substrate gap holding unit
If you want to make the height of the material smaller than the thickness of the first substrate
In this case, a convex that can be inserted into and removed from the gap between the first substrates
Part of the substrate gap holding member by the height of the convex part.
Use a manufacturing jig with a convex part that reduces the height
Therefore, the height at which the substrate gap holding member is deposited can be controlled.
No.
The present invention is based on Japanese Patent Application No. 4-186753 filed by the present applicant.
Further advance the technology disclosed in
Anode electrode in a uniform shape over a large area
A source that enables the realization of a cold cathode array with a uniform gap between the poles
You can say Ming.
[0022]
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a field emission type cold cathode array according to the present invention will be described.
Will be described in detail with reference to the drawings.
(Embodiment 1) FIG. 1 shows an electric field emission device according to the present invention.
It is sectional drawing which shows the outline | summary of the structure of a projection type cold cathode array. Figure
2 is a planar structure of the field emission cold cathode array according to the present invention.
FIG. Incidentally, in the first embodiment,
Image display of the field emission cold cathode array according to the present invention.
A specific example when applied to an apparatus will be described.
The field emission type cold cathode array of the first embodiment
As shown in FIG. 1, the image display device using
From the emitter material layer 1 and the emitter material layer
Pyramid-shaped emitter 2 protruding from the source, its emitter
2 and the emitter material layer except for the tip portion 2
An insulating layer 3 formed so as to cover almost the entire main surface of
In addition, the insulating layer 3 covers almost the entire surface and the insulating layer 3
The area around the emitter 2 exposed from the surface is almost equivalent to the thickness of the insulating layer 3.
An opening is provided to surround the
Gate electrode layer that functions as gate (or cathode)
4 and an anode arranged opposite to the cold cathode array substrate
To maintain the gap between the anode substrate where the electrodes are formed
Substrate gap formed from the same material as emitter material layer 1
A cold cathode array substrate 6 provided with a holding member 5;
Almost parallel and opposed to the cold cathode array substrate 6 with a gap
Anode layer 8 and phosphor layer 9 on glass substrate 7 to be
From the anode substrate 10 formed in this order.
The main part is formed.
When this is viewed in a plan view, as shown in FIG.
A grid partitioned by the grid of the substrate gap holding member 5
The emitters 2 are arranged in a matrix in the
In addition, the matrix is formed for each of the aforementioned lattices
It is arranged over a large area as a whole. That lattice
The areas enclosed by
Almost corresponds to the dimensions of each single-crystal silicon substrate
I have.
The main part is formed in the above structure.
The field emission type cold cathode array according to the present invention is, for example, shown in FIG.
Manufactured through the steps schematically shown in (a) to (h)
Is done. An example of the manufacturing method will be described below with reference to FIG.
It will be described in detail.
First, as the first substrate 11, a Si single crystal base
Prepare a board. Then, as shown in FIG.
Substrate 11 on one plane (this is called a first main surface) 11
a. Etching by anisotropic etching from a
The shape is sharply pointed toward the bottom at a constant pitch (in the figure
(It looks like an inverted pyramid type).
This is, for example, a p-type (1,0,0) crystal plane orientation.
Dry oxidation method from the first main surface side 11a of the first substrate 11
Thermal oxidation treatment, etc. to a thickness of about 0.1 μm
Thermal oxide film (SiOTwo) A film 13 is formed and this thermal oxide film
Photoresist 14 is applied on 13 surfaces by spin coating or the like.
And apply. And 0.8 μm using a stepper, for example.
Exposure and development processing etc. are performed so that a rectangular opening of
To pattern the photoresist 14
For example, NHFourUse F / HF mixed solution as etchant
And the thermal oxide film (SiOTwo) Selection of 13 exposure areas
Perform the switching. And remove the photoresist 14
After that, anisotropic etching treatment is further performed with a 30% KOH aqueous solution.
As shown in FIG. 3A,
An inverted pyramid-shaped recess 12 having a depth of 0.56 μm is formed on the first substrate.
11 is formed on the first main surface 11a side.
Next, as shown in FIG.
A thermal oxidation treatment is applied to the substrate 11 to form an insulating layer 3 having a thickness of 0.2 μm.
To form Then, on the insulating layer 3, for example, W, Mo,
Sputtering a metal material such as Ta
Emi with a thickness of about 0.8 μm while filling the mid-shaped recess 12
A cutter material layer 1 is formed. Of this emitter material layer 1
Deposited to fill the pyramid-shaped recess 12
The protruding portion is formed of the emitter material shown in FIG.
It becomes the Mitter 2. On the other hand, at the same time,
Emitter material is also used in the gap between the first substrates 11
The material layer 1 (forming material) is deposited.
For example, as shown in FIG.
You. In this embodiment, the stack of the substrate gap holding member 5 is
Makes product formation more reliable and eliminates the need for subsequent processes
That ensures more reliable removal of the first substrate 11 by etching
In order to make the gap between the adjacent first substrates 11
For example, as shown in FIG.
As shown in FIG.
It was processed into a paper shape. Here, the emitter material layer 1 is deposited.
When making the first substrate 11, even if the end face of the first substrate 11 is vertical,
No voids between vertical wall and deposited emitter material
If no fall occurs, the edge of the first substrate 11
As shown in FIG. 5, the end face of the first substrate 11 is cut vertically.
Needless to say, the shape may be raised. is there
Alternatively, the substrate gap holding member 5 is deposited vertically as described above.
In this case, a girder is formed in a vertically convex shape as shown in FIG.
Using the jigs as support substrates for each first substrate 11
Is also good. At this time, the height h of each girder 602 of the jig 601
Is the height of the emitter material deposited from the top of the girder.
That is, for adjusting the height H of the substrate gap holding member.
You can set it to height. Using such a jig 601
FIG. 5 shows an example in which the substrate gap holding member 5 is formed.
It was shown to.
As described above, the emitter material layer shown in FIG.
Depositing the emitter material in the recesses 12 in the step of depositing
4 in parallel with the formation of the emitter 2
As described above, the gap between the adjacent substrates of the first substrate 11 is
A substrate gap holding member 5 is formed by depositing a mitter material.
be able to. Here, the substrate gap holding member 5 is deposited.
Not be integrated at the interface with the emitter material
Using a suitable material for the support substrate 21
Needless to say, to block the.
Note that the first substrate 11 is etched.
May be performed individually for each first substrate 11.
Alternatively, a plurality of first substrates 11 are arranged on a support substrate 21.
And collectively put them on top of them as shown in Fig. 3.
Emitter material layer 1, emitter 2, insulating layer
3. The gate electrode layer 4 may be formed. That is, FIG.
Until the process shown in FIG.
Alternatively, first, the first substrate 11 may be used as a supporting substrate.
21 is mounted on and fixed, and the emitter material is placed thereon.
Layer 1 may be deposited. In particular, the manufacturing process
The size of manufacturing equipment such as film forming equipment used in
If not, form all large-area arrays simultaneously.
Can reduce the throughput.
Therefore, it is preferable to form them collectively. On the other hand, large area
Forming the recess 12 completely defect-free over
In a mass production line, for example,
Defects inevitably occur in the order of several percent due to random factors
Therefore, it is considered impossible in practice. On the spot
In this case, the plurality of first substrates 11 are individually
Through the steps up to (a), the recess 12 has no defect in it.
Select only those formed in
Only the substrate 11 is placed on the support substrate 21 and fixed.
The method of proceeding to the manufacturing process shown in FIG.
You may take it.
Here, the first substrate 11 is used as the supporting substrate 21.
When arranging a plurality of first substrates, the first substrate 1 adjacent thereto
The distance between the two is lgapThen, this lgap
= 0 is ultimately desired for a cold cathode array.
However, a space for forming the substrate gap holding member 5 is required.
Therefore, the pattern width of the substrate gap holding member 5 can be obtained.
LgapShould be set.
For example, the present invention is applied to an image display device as in this embodiment.
When using the field emission cold cathode array according to the invention,
lgapIs formed in a pattern width of about 20 to 50 μm.
It is desirable. If it is this width, it will be a display device
When the screen is formed, it is hardly noticeable in the screen.
Because it is.
Alternatively, the dimensions of the substrate gap holding member 5
Is an image display device using the cold cathode array according to the present invention.
From the overall screen size and pixel size
The size should be inconspicuous and the gap maintaining function should be sufficient.
Size and pattern that can be
Just do it.
Subsequently, a switch is formed on the emitter material layer 1.
For example, an IT of about 1 μm
O (indium-tin oxide) is deposited to form a conductive layer 15.
Then, a laminate as shown in FIG. 3B is obtained.
Here, the conductive layer made of ITO or the like is used.
15 may be omitted depending on the material of the emitter material layer 1.
Good. However, in that case, the conductive material is
It is desirable that the function as the electric layer 15 is also used.
On the other hand, as the second support substrate,
Surface), an Al layer 16 for an electrostatic bonding electrode having a thickness of about 0.4 μm.
Pyrex Gala about 1mm thick coated with
A metal plate 17 is prepared, and as shown in FIG.
To attach Pyrex glass plate 17 to the surface of
And several hundred volts between the conductive layer 15 and the Al layer 16.
And apply a voltage of
Attach the interface. This bonding can be done with adhesive
Good, but from the point of view of reliable and simple connection method
Such an electrostatic bonding method is preferred. Thus Pyrex Gala
After bonding the glass plate 17, the Pyrex glass plate 17
An Al layer 16 coated on the back surface of
OThree・ CHThreeEtching removal with COOH / HF mixed acid solution
I do.
Thereafter, the entire substrate is turned upside down.
And ethylenediamine / pyrocatechol / pyrazine
Aqueous solution (mixing ratio is 75cc: 12g: 3mg: 10
cc) as an etchant
The first substrate 11 is etched away from the second main surface 11b side.
Then, as shown in FIG. 3 (d), the insulating layer 3 was covered.
The projection 18 made of the emitter material, that is,
To obtain a laminated body having a portion formed thereon. This etching process
, The insulating layer 3 stops etching of the first substrate 11.
Pyramid type with a sharp tip that functions as a stop layer
The tip of the emitter 2 made of the above-mentioned emitter material is
It serves to protect against erosion by the cleaning fluid.
Next, as shown in FIG.
On the insulating layer 3 exposed by removing the substrate 11 by etching
W (tungsten) by sputtering, for example
The layer 19 is formed to a thickness of about 0.5 μm. And this W layer
19, for example, by a spin coating method,
The tip of the pyramid-shaped emitter material projection 18 is hidden
To a thickness of about 0.9 μm, for example.
A photoresist 20 is applied.
Thereafter, dry etching by oxygen plasma
3F, the emitter material is processed as shown in FIG.
The tip 19a of the W layer 19 covering the tip of the material projection 18 is
Etch part of photoresist 20 to expose
Remove.
Then, a reactive ion etching process is performed.
The W exposed by the etching removal of the photoresist 20
The tip 19a of the layer 19 is selectively removed. Thus
When the tip 18a of the protrusion 18 made of the mitter material is exposed,
Process the W layer 19 so as to cover the other parts together,
A gate electrode layer 4 as shown in FIG.
Next, the remaining photoresist 20
At the time of selective etching of the tip 19a of the ball W layer 19,
Even after functioning as a mask, still on the main plane of W layer 19
The remaining photoresist 20 is removed. And
NHFourThe emitter material using a mixed solution of F and HF;
Remaining in the region corresponding to the tip 18a of the projection 18 made of
The insulating layer 3 is selectively removed by etching to remove the emitter material.
The tip 18a of the material projection 18 is exposed.
Thus, as shown in FIG.
Pyramid-shaped emitter through the opening 19b of the gate electrode layer 4.
The tip 18a of the material projection 18, ie, the tip of the emitter 2
The field emission type cold cathode according to the present invention having an exposed portion is large.
Formed in an array over the area and in a grid
The cold cathode array substrate 6 on which the gap holding member 5 is formed is obtained.
It is.
Then, as shown in FIG.
An electrode layer 8 and a phosphor layer 9 are formed on a glass substrate 7.
Anode substrate 10 facing the tip of emitter 2
In accordance with the present invention, as opposed to the cold cathode array substrate 6 as described above.
The main part of the device using the field emission type cold cathode
You. At this time, as is clear from FIG.
The gap between the substrate 6 and the anode substrate 10 is a substrate gap holding unit.
Is supported by the height H of the material 5 and the distance between them is set to the entire surface of both substrates.
Maintained evenly across.
According to the present invention in which the main part is formed as described above,
Field emission type cold cathode arrays
Accurate shape of recess 12 formed by photolithography process
The insulating layer 3 formed along the shape is formed into a pyramid-shaped emitter.
Forming the emitter material layer 1 on the substrate 2
A first substrate 1 on which a material is deposited and a plurality of first substrates 1 are arranged
The shape of the emitter material layer 1 is also formed in the gaps adjacent to each other.
The material is deposited. Thereby, the emitter 2 and the substrate
The gap holding member 5 is used to deposit one emitter material at a time.
Conventional spin deposition as it can be formed in the process
Efficient over a large area, unlike emitters by the method
The cold cathode array substrate 6 having the exact shape and dimensions
It can be formed with a short throughput.
The emitter 2 and the gate electrode layer 4
Distance (emitter-gate spacing) is also determined by the thermal oxidation method.
The insulating layer 3 can be formed with a thickness controlled precisely by
Capability, each field emission cold cathode is low
Emission efficiency of electrons can be increased by voltage driving.
You.
The insulating layer 3 is formed by a thermal oxidation method.
2 (a) and 2 (b).
The tip of the conical portion of the insulating layer 3 covering the tip is extremely sharp
Shape, so each cold cathode formed along it
The tip of the emitter 2 is also very suitably sharp.
The electric field concentration effect can be dramatically increased. Also heat
Oxidation process is compatible with general semiconductor manufacturing processes
And the process can be simplified.
The substrate gap holding member 5 is an anode-based
A portion of plate 10 where annot electrode layer 8 is not formed (d)
The portion of the grid pattern removed by
The note electrode layer 8 and the phosphor layer 9 are removed by etching.
(The part where the surface of the glass substrate 7 is exposed)
Then, it is sufficient to join them at this portion. This board
The gap holding member 5 is formed from an emitter material having good conductivity.
The substrate gap holding member 5 is
8 and the like, through this substrate gap holding member 5,
Short circuit failure between the emitter material layer 1 and the note electrode layer 8
As described above,
The plate gap holding member 5 avoids the anode electrode layer 8 and
The substrate 10 is brought into contact with the glass substrate 7 and
That is, it is formed in a non-contact position avoiding the data 2.
Alternatively, after this substrate gap holding member 5 is formed,
Part of the head surface in contact with the glass substrate 7 and the side surface near the head surface
Cover, or cover almost the entire surface of the substrate gap holding member 5
As described above, an insulating material or the like may be applied. Like this on
By covering the portion with an insulating film, the above-described emitter material layer 1 is formed.
To more reliably prevent short-circuit between
May be.
As the emitter material, for example, W or
Use Mo, Pa, or their alloys as materials
Can be. Desired cold shade from such materials
Select materials that are considered to be most suitable for the pole array
May be used.
As described above, according to the present invention, as shown in FIG.
As described above, the first substrate 11 has its end face formed into a tapered shape.
The adjacent end faces are equal in width to the width of the substrate gap holding member 5.
Are arranged in an array with only gaps
The emitter material so as to cover almost the entire surface including the gap.
Depositing a plurality of the first substrates
To cover all 11 and fill the gap between them
As the emitter material is deposited,
The formed emitter material layer 1 and emitter 2 are almost entirely
Large area electrode array
A substrate 6 is obtained. And finally, the first substrate 11 is
As described above, the first group is selectively etched away.
In the lattice of each substrate gap holding member 5 corresponding to the plate 11,
(A) has been formed in an array over almost the entire surface.
And In other words, depositing the emitter material like this
The emitter material layer 1, the emitter 2, and the substrate gap holding member 5
Large surface can be formed very easily because they can be formed simultaneously.
Efficient cold cathode array substrate with short throughput
Can be achieved. Also, the first substrate is provided on the support substrate 21.
The plate 11 is connected to each of the first substrates 11 by the aforementioned 20 to
Placing them side by side with a gap of about 50 μm is
It is possible enough. That is, such alignment precision
It is fully possible to achieve the degree. Or the aforementioned
An alignment jig as shown in FIG. 6 may be used.
No.
The anode substrate 10 and the cold cathode array base
The alignment accuracy with the plate 6 depends on the distance between the substrate gap holding members 5.
And the horizontal distance between adjacent emitters 2 is lTwo,That
The position of one of the emitters 2 and the end of the annot electrode layer 8 is
Distance l1Then, l1<LTwo/ 2 condition is satisfied
It should just be. If the deviation is larger than this condition,
The substrate gap holding member 5 between the substrate 10 and the glass substrate 7
Bonding failure or cold cathode array
The substrate gap holding member 5 of the substrate 6 and the anode substrate 10
Short-circuit failure with the gate electrode layer 8 occurs. In particular,
In the example shown in the present embodiment, the current image display device
Then lTwoIs about 20 μm, so
Tolerance of deviation of met)1Is said to be up to about 10μm
It will be.
In the above embodiment, the emitter material
Layer 1 has a structure which also serves as a cathode electrode and its wiring.
But also serves as the material used for the emitter material layer 1.
In some cases, the emitter material layer 1
Alternatively, a wiring layer or the like may be formed.
Further, a GaAs substrate is used instead of the Si single crystal plate.
Or the like as the first substrate 11 or an emitter
The material for forming the material layer 1 is also replaced with W used in the above embodiment.
In addition, the work function of Mo, Ta, Si, etc. is low
It is also possible to use materials that can be used.
Further, the above Pyrex glass plate 1
For example, when a soda glass plate is used instead of 7,
Almost the same effects as in the above embodiment can be obtained.
Other ranges that do not depart from the gist of the present invention
The material for forming each part of the field emission cold cathode array of the present invention
It can be said that various changes in materials and manufacturing methods are possible.
Needless to say.
(Embodiment 2) The electric field effect of the first embodiment described above
Of the first substrates 11 adjacent to each other in the fruit cold cathode array
Gap lgapAs shown in FIG.
Next, the planar pattern of each first substrate 11 is
A convex pattern 701 is formed on one of the end sides facing
Is provided, and a concave pattern 702 is provided on the other side,
When the gap between the adjacent first substrates 11 was reduced
At this time, the convex pattern 70 on one end of the adjacent substrate
1 and the concave pattern 702 on the other end are fitted with each other.
The desired spacing lgapSo that each can be formed
Is also good. That is, the projecting portion of the convex pattern 701
The length of the minute d is lgapAnd its convex shape
Just fit the tip of the turn 701 into the concave pattern 702
If it is formed in such a shape thatgapSimple and
It can be provided accurately. Moreover, such a pattern
The first substrate 11 formed in the pattern is finally removed.
Therefore, the portions of the concave / convex patterns 701 and 702 are
The gap is also removed, and adjacent grids blow at this point.
The area surrounded by each lattice becomes a void and connects
The cold cathode electrode formed between both substrates.
For example, when vacuuming the inside of a Ray cell
Effective and simple realization of a uniform vacuum state for each child
There is also an advantage that it can be cut.
[0057]
As described in the detailed description above,
According to the invention, the field emission efficiency is high and the characteristics are large.
Uniform characteristics with very little variation over the product
Production with high yield and short throughput
Field Emission Type Cold Cathode Array with High Productivity
Can be realized. As a result, the present invention
Using such a field emission type cold cathode array, for example, a self-luminous type
Uniform and good with no viewing angle dependence over a large area
Image display device capable of simple display and large-scale collection capable of high-speed operation
An integrated circuit or the like can be realized.
【図面の簡単な説明】
【図1】本発明に係る電界放出型冷陰極アレイの構造の
概要を示す図である。
【図2】本発明に係る電界放出型冷陰極アレイの平面的
構造の概要を示す図である。
【図3】本発明に係る電界放出型冷陰極アレイの好適な
製造方法の一例を示す図である。
【図4】本発明に係る電界放出型冷陰極アレイのエミッ
タ材料層の形成工程における冷陰極アレイ基板を示す図
である。
【図5】治具601を用いて本発明に係る基板間隙保持
部材5を形成する場合の一例を示す図である。
【図6】本発明に係る基板間隙保持部材5を形成する際
に用いることができる電界放出型冷陰極アレイの製造治
具の一例を示す図である。
【図7】本発明に係る第2の実施例の電界放出型冷陰極
アレイの製造の際に用いられる第1の基板11の平面的
パターンを示す図である。
【符号の説明】
1…エミッタ材料層
2…エミッタ
3…絶縁層
4…ゲート電極層
5…基板間隙保持部材
6…冷陰極アレイ基板
7…ガラス基板
8…アノード電極層
9…蛍光体層
10…アノード基板
11…第1の基板
12…凹部BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing an outline of the structure of a field emission cold cathode array according to the present invention. FIG. 2 is a diagram showing an outline of a planar structure of a field emission cold cathode array according to the present invention. FIG. 3 is a diagram showing an example of a preferred method for manufacturing a field emission cold cathode array according to the present invention. FIG. 4 is a view showing a cold cathode array substrate in a step of forming an emitter material layer of the field emission cold cathode array according to the present invention. FIG. 5 is a diagram showing an example of a case where a substrate gap holding member 5 according to the present invention is formed using a jig 601. FIG. 6 is a view showing an example of a jig for manufacturing a field emission type cold cathode array which can be used when forming the substrate gap holding member 5 according to the present invention. FIG. 7 is a diagram showing a planar pattern of a first substrate 11 used in manufacturing a field emission cold cathode array according to a second embodiment of the present invention. DESCRIPTION OF SYMBOLS 1 Emitter material layer 2 Emitter 3 Insulating layer 4 Gate electrode layer 5 Substrate gap holding member 6 Cold cathode array substrate 7 Glass substrate 8 Anode electrode layer 9 Phosphor layer 10 Anode substrate 11 first substrate 12 recess
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 富男 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 研究開発センター内 (72)発明者 樋口 敏春 神奈川県川崎市幸区堀川町72 株式会社 東芝 堀川町工場内 (56)参考文献 特開 平6−36682(JP,A) 特開 平6−201500(JP,A) 特表 平2−500065(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 29/87 H01J 1/304 H01J 5/03 H01J 31/12 H01J 9/02 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Tomio Ono 1 Kosuka Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Toshiba R & D Center Co., Ltd. (72) Inventor Toshiharu Higuchi 72, Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Company Toshiba Horikawacho factory (56) References JP-A-6-36682 (JP, A) JP-A-6-201500 (JP, A) Table 2 JP-A-500065 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01J 29/87 H01J 1/304 H01J 5/03 H01J 31/12 H01J 9/02
Claims (1)
面上にアレイ状に突設されたエミッタ材料層と、前記エ
ミッタの先端部を露出させつつ前記エミッタ材料層上を
被覆するように形成された絶縁層と、前記絶縁層上を被
覆するとともに前記エミッタの先端部を露出させて該先
端部の周囲を非接触に囲むように開口が形成されたゲー
ト電極層と、前記複数のエミッタどうしの間隙部分の前
記エミッタ材料層の主面上でかつ前記エミッタ材料層と
同じ形成材料から形成されており前記エミッタ材料層の
主面から前記エミッタの先端までの高さよりも前記エミ
ッタ材料層の主面上からの頂面の高さが高く形成された
基板間隙保持部材とを備えた冷陰極アレイ基板と、 支持基板上にアノード電極が形成されており、前記基板
間隙保持部材の高さ方向頂面で前記冷陰極アレイ基板に
接合されて前記基板間隙保持部材によって間隙を保持さ
れつつ前記冷陰極アレイ基板と対向配置されたアノード
基板とを具備することを特徴とする電界放出型冷陰極ア
レイ。(57) Claims 1. An emitter material layer in which a plurality of emitters each having a sharp tip are projected in an array form on a main surface, and the emitter material layer is exposed while exposing the tip of the emitter. An insulating layer formed so as to cover the emitter material layer, and an opening is formed so as to cover the insulating layer and expose the tip of the emitter to surround the tip in a non-contact manner. A gate electrode layer, formed on the main surface of the emitter material layer at the gap between the plurality of emitters and from the same material as the emitter material layer, from the main surface of the emitter material layer to the tip of the emitter; A cold cathode array substrate having a substrate gap holding member formed so that the height of the top surface from the main surface of the emitter material layer is higher than the height of the emitter material layer; and an anode electrode formed on the support substrate; The substrate An anode substrate which is joined to the cold cathode array substrate at the top surface in the height direction of the gap holding member and which is opposed to the cold cathode array substrate while holding a gap by the substrate gap holding member. Field emission cold cathode array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348494A JP3425209B2 (en) | 1994-03-15 | 1994-03-15 | Field emission type cold cathode array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4348494A JP3425209B2 (en) | 1994-03-15 | 1994-03-15 | Field emission type cold cathode array |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254355A JPH07254355A (en) | 1995-10-03 |
| JP3425209B2 true JP3425209B2 (en) | 2003-07-14 |
Family
ID=12665003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4348494A Expired - Fee Related JP3425209B2 (en) | 1994-03-15 | 1994-03-15 | Field emission type cold cathode array |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425209B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3079994B2 (en) * | 1996-03-27 | 2000-08-21 | 日本電気株式会社 | Vacuum micro device |
| EP1727183A1 (en) * | 2004-03-16 | 2006-11-29 | Kabushiki Kaisha Toshiba | Image display device |
| CN104882345A (en) | 2015-05-13 | 2015-09-02 | 京东方科技集团股份有限公司 | Array substrate and manufacturing method thereof, display panel and manufacturing method of display panel, and display device |
-
1994
- 1994-03-15 JP JP4348494A patent/JP3425209B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07254355A (en) | 1995-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652083A (en) | Methods for fabricating flat panel display systems and components | |
| US5243252A (en) | Electron field emission device | |
| US5556316A (en) | Clustered field emission microtips adjacent stripe conductors | |
| US5541466A (en) | Cluster arrangement of field emission microtips on ballast layer | |
| US5569975A (en) | Cluster arrangement of field emission microtips | |
| JP4001460B2 (en) | Large area FED apparatus and method | |
| US6116975A (en) | Field emission cathode manufacturing method | |
| US5589728A (en) | Field emission device with lattice vacancy post-supported gate | |
| US20020086244A1 (en) | Protective layer for corrosion prevention during lithography and etch | |
| JP3253683B2 (en) | Method of manufacturing field emission cold cathode plate | |
| JP2003173744A (en) | Field emission type electron source, method of manufacturing the same, and display device | |
| JP3425209B2 (en) | Field emission type cold cathode array | |
| JP3898243B2 (en) | Field effect electron emission microchip and method for manufacturing the same | |
| EP0841678B1 (en) | Vacuum-sealed field-emission electron source and method of manufacturing the same | |
| US20080012467A1 (en) | Method for Treating a Cathode Panel, Cold Cathode Field Emission Display Device, and Method for Producing the Same | |
| JP2969081B2 (en) | Electron emitting device having horizontal field effect and method of manufacturing the same | |
| JPH1167125A (en) | Display device | |
| US6008064A (en) | Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP) | |
| JPH0765697A (en) | Electron emission source, manufacturing method thereof, and display device | |
| JP2000067736A (en) | Electron emitting device, method of manufacturing the same, and display device using the same | |
| US6319082B1 (en) | Method of making an electron emission device by anode oxidation | |
| CN100517549C (en) | Production of field transmitting displaying device | |
| JPH03190034A (en) | Electron emitting element and its manufacture | |
| JP4192681B2 (en) | Display device and manufacturing method thereof | |
| KR940011723B1 (en) | Method of manufacturing fed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| LAPS | Cancellation because of no payment of annual fees |