JP3427482B2 - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JP3427482B2 JP3427482B2 JP10984294A JP10984294A JP3427482B2 JP 3427482 B2 JP3427482 B2 JP 3427482B2 JP 10984294 A JP10984294 A JP 10984294A JP 10984294 A JP10984294 A JP 10984294A JP 3427482 B2 JP3427482 B2 JP 3427482B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- operational amplifier
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主に携帯用通信機等に
用いられる演算増幅器に関するものである。
【０００２】
【従来の技術】従来の演算増幅器として、本出願人は、
低消費電流で波形の応答性が高い演算増幅器を特願平５
−１８４８２４号で提案した。すなわち、図７に示すよ
うに、差動増幅段１とカレントミラー段２とバッファ回
路３とを備え、差動増幅段１は、上下に対称配置された
第一、第二差動増幅回路１ａ，１ｂで、カレントミラー
段２は、上下に対称配置された第一、第二カレントミラ
ー回路２ａ，２ｂでそれぞれ構成されており、カレント
ミラー回路２ａ，２ｂの共通出力に、バッファ回路３が
接続され、演算増幅器１０が構成されている。
【０００３】このうち、第一差動増幅回路１ａは、一対
のＮＰＮ型のトランジスターＱ１，Ｑ２で、第二差動増
幅回路１ｂは、一対のＰＮＰ型のトランジスターＱ４，
Ｑ５でそれぞれ構成されている。
【０００４】また、第一カレントミラー回路２ａは、Ｐ
ＮＰ型の３つのトランジスタＱ７，Ｑ８，Ｑ９で構成さ
れ、第二カレントミラー回路２ｂは、ＮＰＮ型の３つの
トランジスタＱ１０，Ｑ１１，Ｑ１２で構成されてい
る。一方、バッファ回路３は、ＮＰＮ型の２つのトラン
ジスタＱ２１，Ｑ２５と、ＰＮＰ型の２つのトランジス
タＱ２２，Ｑ２６からなるダイヤモンド型で構成され、
トランジスタＱ２３，Ｑ２４からなる電流源を備えてい
る。
【０００５】そして、上記の第一、第二差動増幅回路１
ａ，２ａの一方のトランジスタＱ１，Ｑ４のベースは、
正相入力端子ＩＮ1 に、他方のトランジスタＱ２，Ｑ５
のベースは、逆相入力端子ＩＮ2 にそれぞれ共通に接続
されている。
【０００６】また、第一差動増幅回路１ａを構成するト
ランジスタＱ１のコレクタは、第一差動増幅回路１ａの
出力となり、第一カレントミラー回路２ａの入力部に接
続され、トランジスタＱ２のコレクタは正電源に接続さ
れ、トランジスタＱ１，Ｑ２のエミッタは第一定電流回
路４ａに共通して接続されている。また、第二差動増幅
回路１ｂを構成するトランジスタＱ４のコレクタは、第
二差動増幅回路１ｂの出力となり、第二カレントミラー
回路２ｂの入力部に接続され、トランジスタＱ５のコレ
クタは負電源に接続され、トランジスタＱ４，Ｑ５のエ
ミッタは第二定電流回路４ｂに共通して接続されてい
る。なお、第一、第二定電流回路４ａ，４ｂは、例えば
トランジスタ回路や接合型のＦＥＴ回路からなるもので
ある。
【０００７】そして、第一、第二カレントミラー回路２
ａ，２ｂの出力部となるトランジスタＱ９，Ｑ１２のコ
レクタは、バッファ回路３の入力部に共通に接続される
とともに、正負電源にかけて位相補償用のコンデンサＣ
１，Ｃ２が接続されている。
【０００８】バッファ回路３は、トランジスタＱ２１，
Ｑ２２の電流源に、トランジスタＱ２３，Ｑ２４を用
い、入力信号電圧に応じた電流が流れているカレントミ
ラー段２の動作電流で制御されている。すなわち、ＮＰ
Ｎ型トランジスタＱ２３は、そのコレクタが、バッファ
回路３のトランジスタＱ２１のエミッタとＱ２６のベー
スの接続点に接続され、エミッタが負電源に接続され、
さらに、ベースが第二カレントミラー回路２ｂのトラン
ジスタＱ１０とＱ１１の共通ベースに接続されている。
【０００９】また、ＰＮＰ型トランジスタＱ２４は、そ
のコレクタが、バッファ回路３のトランジスタＱ２２の
エミッタとＱ２５のベースの接続点に接続され、エミッ
タが正電源に接続され、さらに、ベースが第一カレント
ミラー回路２ａのトランジスタＱ７とＱ８の共通ベース
に接続されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の演算増幅器１０では、
・出力電圧の振幅が大きい場合、
・負荷抵抗の値が低い場合、
・最終段出力トランジスタＱ２５，２６のバラツキによ
り、ｈｆｅ（β）が著しく低い場合、等において、入力
波形に対する出力波形の応答性が悪化し、スルーレート
が低く、波形歪みが発生する。また、ローレベル又はハ
イレベル時にサグ(sag) が生じる等の問題が発生し、こ
れらの対策として演算増幅器の消費電流を大幅に増加し
なければならなかった。その結果、携帯用通信機等の低
消費電流化が達成できなかった。
【００１１】本発明は、このような問題を解消するため
になされたものであり、バッファ回路に２種類の電流源
を備え、低消費電流で波形の応答性が高く波形歪みが少
ない演算増幅器を提供することを目的とするものであ
る。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の演算増幅器においては、正負の入力端子
を有し一対の差動増幅回路で構成した差動増幅段と、該
差動増幅段の一対の出力にそれぞれ接続されるとともに
出力が共通化された一対のカレントミラー回路で構成し
たカレントミラー段と、該カレントミラー段の共通出力
に接続されるダイヤモンド型のバッファ回路とを備えた
演算増幅器において、前記ダイヤモンド型のバッファ回
路は、入力側の２つのトランジスタにそれぞれ動作電流
を供給するとともに出力側の２つのトランジスタにそれ
ぞれベース電流を供給するための２つの電流源を備え、
該２つの電流源はそれぞれ互いに並列に接続された第一
の電流源および第二の電流源からなり、前記第一の電流
源は、前記カレントミラー段のカレントミラー回路の動
作電流で、該動作電流が大きいほど大きな電流が流れる
ように制御されるものであり、前記第二の電流源は、バ
イアス回路と該バイアス回路によりバッファ回路の電流
を制御する回路であることを特徴とするものである。
【００１３】
【００１４】
【００１５】
【００１６】
【作用】上記の構成によれば、バッファ回路に２種類の
電流源を備えているため、所定の電流及び入力波形に対
応した電流が共にバッファ回路に流れ、入力波形に対す
る出力波形の応答性が向上する。
【００１７】
【実施例】以下、本発明による演算増幅器の実施例を図
面を用いて説明する。なお、従来例と同一もしくは相当
する部分には同一符号を付し、その説明を省略する。
【００１８】本発明は、バッファ回路に電流を供給する
電流源に、カレントミラー段の動作電流でバッファ回路
に流れる電流を制御する第一の電流源と、それとは別の
第二の電流源の２種類を用いたことを特徴とするもので
ある。すなわち、図１に示すように、バッファ回路３
の、第一の電流源をなすトランジスタＱ２３，Ｑ２４の
コレクタと正電源又は負電源との間に第二の電流源５
ａ，５ｂを接続して、演算増幅器２０を構成したもので
ある。
【００１９】このように構成した演算増幅器２０は、ト
ランジスタＱ２３，Ｑ２４及び電流源５ａ，５ｂが、バ
ッファ回路３の電流源となり、トランジスタＱ２３，Ｑ
２４は、カレントミラー回路２ａ、２ｂによりその動作
電流が制御され、入力信号の電圧変化に応じて、バッフ
ァ回路３のトランジスタＱ２１、Ｑ２２の動作電流及び
トランジスタＱ２５、Ｑ２６のベース電流を供給し、電
流源５ａ，５ｂは、トランジスタＱ２３，Ｑ２４とは別
に、バッファ回路３のトランジスタＱ２１、Ｑ２２の動
作電流及びトランジスタＱ２５、Ｑ２６のベース電流を
供給するものである。したがって、トランジスタＱ２
３，Ｑ２４のみを用いた従来の演算増幅器１０より、更
に入力波形に対する出力波形の応答性が向上する。
【００２０】ここで、電流源５ａ，５ｂにトランジスタ
を用いた場合の演算増幅器３０を図２に示す。図２にお
いて、電流源５ａとしては、トランジスタＱ２７のコレ
クタをトランジスタＱ２３のコレクタに接続し、トラン
ジスタＱ２７のエミッタを負電源に接続し、トランジス
タＱ２７のベースを正負電源間に接続したバイアス回路
の第一の出力部に接続して構成している。また、電流源
５ｂとしては、トランジスタＱ２８のコレクタをトラン
ジスタＱ２４のコレクタに接続し、トランジスタＱ２８
のエミッタを正電源に接続し、トランジスタＱ２８のベ
ースを正負電源間に接続したバイアス回路の第二の出力
部に接続して構成している。この電流源５ａ，５ｂは、
バイアス回路によりバッファ回路３に流れる電流を制御
するものである。なお、トランジスタＱ３，Ｑ４は、第
一，第二定電流回路４ａ，４ｂに相当するものである。
【００２１】このように構成した演算増幅器３０では、
バッファ回路３に流れる電流を、カレントミラー段２の
動作電流で制御する第一の電流源と、バイアス回路によ
り制御する第二の電流源とを備えるため、必要最小限の
消費電流で演算増幅器３０を動作させることができる。
また、電流源５ａ，５ｂとしては、トランジスタＱ２
７，Ｑ２８以外に、単に抵抗のみ、又は、図３に示すよ
うに、ゲートとソースを接続したＦＥＴＱ２９，Ｑ３０
で構成することも可能である。
【００２２】本発明の演算増幅器の効果を確認するた
め、図４に示す回路を用いて、従来の演算増幅器１０を
用いた場合と、本発明の演算増幅器３０を用いた場合の
波形の応答特性をシュミレーションした。その結果を図
５に示す。なお、図４の回路条件としては、演算増幅器
３０（１０）の出力に２ｋΩの抵抗Ｒ１と１０ｐＦのコ
ンデンサＣ３を並列に接続し、電源電圧Ｖｃｃを±２．
５ｖ、入力に１ＭＨｚで３Ｖｐｐの矩形波を加えたもの
である。
【００２３】図５において、実線は本発明の演算増幅器
３０を用いたもので、破線は従来の演算増幅器１０を用
いたものである。図５の特性から、立上がり部のスルー
レートは、従来の演算増幅器１０では２６Ｖ／μｓｅｃ
であるのに対し、本発明の演算増幅器３０では、７３Ｖ
／μｓｅｃと向上し、また、ローレベルでのサグが改善
され、波形の変形が少なく歪みが改善されていることが
判る。
【００２４】この場合の消費電流は、従来の演算増幅器
１０の５００μA に対して、本発明の演算増幅器３０で
は５４６μA となり１０％以下の増加で特性が改善され
る。なお、従来の演算増幅器１０で同じ程度まで特性を
改善するには、消費電流は６７０μA が必要となり、３
０％以上の増加となる。
【００２５】本発明による演算増幅器２０，３０のカレ
ントミラー回路は、図１のカレントミラー回路２ａ、２
ｂに限定されることはなく、カレントミラーの作用があ
れば他の回路を用いてもよい。例えば、図６に示すよう
に、ＮＰＮ型のトランジスタＱ３１のコレクタとベース
およびＮＰＮ型のトランジスタＱ３２のベースを共通に
接続するとともに、差動増幅回路１ｂのトランジスタＱ
４のコレクタと、バッファ回路３のトランジスタＱ２３
のベースに接続し、また、トランジスタＱ３１、Ｑ３２
のエミッタを負電源に接続し、さらに、トランジスタＱ
３２のコレクタを、バッファ回路３のトランジスタＱ２
１、２２の共通ベースに接続し構成したカレントミラー
回路２２ｂを用いてもよい。なお、図６では、カレント
ミラー回路２ｂに対応するものを図示したが、カレント
ミラー回路２ａに対応するものも同様に構成でき、この
場合、トランジスタＱ３１、Ｑ３２をＰＮＰ型に変更す
ればよい。
【００２６】なお、位相補償回路として、トランジスタ
Ｑ９、Ｑ１２のコレクタと正負電源間にコンデンサＣ
１，Ｃ２を接続したものを示したが、コンデンサと抵抗
の組み合わせによる回路を用いてもよく、その接続位置
もトランジスタＱ９、Ｑ１２のコレクタと正負電源間以
外に、位相補償に効果的な部分に接続することができ
る。また、図１の演算増幅器３０は、基本的な回路を示
したものであり、実際の使用に当たっては、各部に抵抗
を接続して構成する場合もある。
【００２７】
【発明の効果】以上説明したように、本発明にかかる演
算増幅器によれば、カレントミラー段の動作電流でバッ
ファ回路に流れる電流を制御する回路と、それとは別の
電流源の２種類の電流源で、バッファ回路に電流を供給
するため、低消費電流で動作し、出力波形の応答性が高
く、スルーレートが向上し、波形のサグが改善され、波
形歪みが少ない演算増幅器を得ることができ、携帯用通
信機等の低消費電流化に寄与することができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier mainly used for portable communication devices and the like. [0002] As a conventional operational amplifier, the present applicant has
An operational amplifier with low current consumption and high waveform response
No. 184824. That is, as shown in FIG. 7, a differential amplifier stage 1, a current mirror stage 2, and a buffer circuit 3 are provided, and the differential amplifier stage 1 is composed of first and second differential amplifier circuits 1a arranged vertically symmetrically. , 1b, the current mirror stage 2 is composed of first and second current mirror circuits 2a, 2b symmetrically arranged vertically, and a buffer circuit 3 is connected to a common output of the current mirror circuits 2a, 2b. Thus, the operational amplifier 10 is configured. The first differential amplifier circuit 1a includes a pair of NPN transistors Q1 and Q2, and the second differential amplifier circuit 1b includes a pair of PNP transistors Q4 and Q4.
Q5. Further, the first current mirror circuit 2a
The second current mirror circuit 2b includes three NP-type transistors Q7, Q8, and Q9, and the NPN-type three transistors Q10, Q11, and Q12. On the other hand, the buffer circuit 3 is configured of a diamond type including two NPN-type transistors Q21 and Q25 and two PNP-type transistors Q22 and Q26.
A current source including transistors Q23 and Q24 is provided. The first and second differential amplifier circuits 1
The bases of the transistors Q1 and Q4 of the transistors a and 2a are:
The positive phase input terminal IN 1, the other transistor Q2, Q5
The base is commonly connected to the negative-phase input terminal IN 2. The collector of the transistor Q1 constituting the first differential amplifier circuit 1a is the output of the first differential amplifier circuit 1a, is connected to the input of the first current mirror circuit 2a, and the collector of the transistor Q2 is Connected to a positive power supply, the emitters of the transistors Q1 and Q2 are commonly connected to the first constant current circuit 4a. The collector of the transistor Q4 constituting the second differential amplifier circuit 1b becomes the output of the second differential amplifier circuit 1b, is connected to the input of the second current mirror circuit 2b, and the collector of the transistor Q5 is connected to the negative power supply. The emitters of the transistors Q4 and Q5 are commonly connected to the second constant current circuit 4b. The first and second constant current circuits 4a and 4b are formed of, for example, a transistor circuit or a junction type FET circuit. The first and second current mirror circuits 2
The collectors of the transistors Q9 and Q12, which are the output sections of the transistors a and 2b, are commonly connected to the input section of the buffer circuit 3, and are connected to a positive / negative power supply for a phase compensation capacitor C.
1 and C2 are connected. The buffer circuit 3 includes transistors Q21,
The transistors Q23 and Q24 are used as the current source of Q22, and are controlled by the operating current of the current mirror stage 2 in which a current according to the input signal voltage flows. That is, NP
The N-type transistor Q23 has a collector connected to a connection point between the emitter of the transistor Q21 and the base of Q26 of the buffer circuit 3, an emitter connected to a negative power supply,
Further, the base is connected to a common base of the transistors Q10 and Q11 of the second current mirror circuit 2b. The PNP transistor Q24 has a collector connected to a connection point between the emitter of the transistor Q22 and the base of the transistor Q25 of the buffer circuit 3, an emitter connected to a positive power supply, and a base connected to the first current mirror. It is connected to the common base of transistors Q7 and Q8 of circuit 2a. [0010] However, in the above-mentioned conventional operational amplifier 10, when the amplitude of the output voltage is large, when the value of the load resistance is low, and when the output transistors Q25 and 26 of the final stage are varied. Accordingly, when hfe (β) is extremely low, for example, the response of the output waveform to the input waveform deteriorates, the slew rate decreases, and waveform distortion occurs. In addition, problems such as the occurrence of sag at the low level or the high level occur, and the current consumption of the operational amplifier must be greatly increased as a countermeasure against these problems. As a result, a reduction in current consumption of a portable communication device or the like cannot be achieved. SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. An operational amplifier having two kinds of current sources in a buffer circuit, low current consumption, high waveform responsiveness, and low waveform distortion is provided. It is intended to provide. In order to achieve the above object, an operational amplifier according to the present invention comprises a positive input terminal and a negative input terminal.
A differential amplification stage comprising a pair of differential amplification circuits,
Connected to a pair of outputs of the differential amplifier stage
It consists of a pair of current mirror circuits with common outputs.
Current mirror stage and the common output of the current mirror stage
And a diamond-type buffer circuit connected to the
In the operational amplifier, the diamond-type buffer circuit
The path is the operating current for each of the two transistors on the input side.
To the two transistors on the output side
Each having two current sources for supplying a base current,
The two current sources are connected in parallel to each other
A current source and a second current source, wherein the first current
The source is the operation of the current mirror circuit of the current mirror stage.
In the operating current, the larger the operating current is, the larger the current flows.
The second current source is controlled by a
Current of the buffer circuit by the bias circuit and the bias circuit.
Is a circuit that controls According to the above configuration, since the buffer circuit includes two types of current sources, both the predetermined current and the current corresponding to the input waveform are supplied to the buffer circuit. And the response of the output waveform to the input waveform is improved. An embodiment of an operational amplifier according to the present invention will be described below with reference to the drawings. The same or corresponding parts as in the conventional example are denoted by the same reference numerals, and description thereof will be omitted. According to the present invention, a current source for supplying a current to the buffer circuit includes a first current source for controlling a current flowing in the buffer circuit by an operation current of the current mirror stage, and a second current source different from the first current source. It is characterized by using two types. That is, as shown in FIG.
Between the collectors of the transistors Q23 and Q24 forming the first current source and the positive power supply or the negative power supply.
a and 5b are connected to form an operational amplifier 20. In the operational amplifier 20 thus configured, the transistors Q23 and Q24 and the current sources 5a and 5b serve as current sources for the buffer circuit 3, and the transistors Q23 and Q24
An operation current 24 supplies the operation current of the transistors Q21 and Q22 of the buffer circuit 3 and the base current of the transistors Q25 and Q26 according to the voltage change of the input signal. The sources 5a and 5b supply the operating currents of the transistors Q21 and Q22 of the buffer circuit 3 and the base currents of the transistors Q25 and Q26 separately from the transistors Q23 and Q24. Therefore, transistor Q2
3, the responsiveness of the output waveform to the input waveform is further improved as compared with the conventional operational amplifier 10 using only Q24. FIG. 2 shows an operational amplifier 30 in which transistors are used for the current sources 5a and 5b. In FIG. 2, as a current source 5a, the collector of a transistor Q27 is connected to the collector of a transistor Q23, the emitter of the transistor Q27 is connected to a negative power supply, and the base of the transistor Q27 is connected to the positive and negative power supplies. And is connected to the output unit of As the current source 5b, the collector of the transistor Q28 is connected to the collector of the transistor Q24.
Are connected to the positive power supply, and the base of the transistor Q28 is connected to the second output of the bias circuit connected between the positive and negative power supplies. These current sources 5a and 5b
The current flowing through the buffer circuit 3 is controlled by the bias circuit. The transistors Q3 and Q4 correspond to the first and second constant current circuits 4a and 4b. In the operational amplifier 30 configured as described above,
A first current source that controls the current flowing through the buffer circuit 3 by the operation current of the current mirror stage 2 and a second current source that is controlled by the bias circuit are provided. Can be operated.
The current sources 5a and 5b include the transistor Q2
7 and Q28, only resistors or FETs Q29 and Q30 having gate and source connected as shown in FIG.
It is also possible to configure with. In order to confirm the effect of the operational amplifier of the present invention, using the circuit shown in FIG. 4, the response characteristics of the waveforms when the conventional operational amplifier 10 is used and when the operational amplifier 30 according to the present invention is used. Was simulated. The result is shown in FIG. The circuit conditions in FIG. 4 are as follows. A resistor R1 of 2 kΩ and a capacitor C3 of 10 pF are connected in parallel to the output of the operational amplifier 30 (10), and the power supply voltage Vcc is ± 2.
This is a signal obtained by adding a 3 Vpp rectangular wave at 1 MHz to the input at 5 V. In FIG. 5, the solid line indicates the case where the operational amplifier 30 of the present invention is used, and the broken line indicates the case where the conventional operational amplifier 10 is used. From the characteristics of FIG. 5, the slew rate of the rising portion is 26 V / μsec in the conventional operational amplifier 10.
On the other hand, in the operational amplifier 30 of the present invention, 73 V
/ Μsec, the sag at the low level is improved, the waveform is less deformed, and the distortion is improved. The current consumption in this case is 546 μA in the operational amplifier 30 of the present invention, compared with 500 μA in the conventional operational amplifier 10, and the characteristics are improved by an increase of 10% or less. In order to improve the characteristics to the same extent with the conventional operational amplifier 10, the current consumption needs to be 670 μA,
The increase is 0% or more. The current mirror circuits of the operational amplifiers 20 and 30 according to the present invention correspond to the current mirror circuits 2a and 2a of FIG.
The circuit is not limited to b, and another circuit may be used as long as it has a function of a current mirror. For example, as shown in FIG. 6, the collector and base of the NPN transistor Q31 and the base of the NPN transistor Q32 are commonly connected, and the transistor Q31 of the differential amplifier circuit 1b is connected.
4 and the transistor Q23 of the buffer circuit 3.
And the transistors Q31, Q32
Is connected to a negative power supply, and the transistor Q
32 is connected to the transistor Q2 of the buffer circuit 3.
A current mirror circuit 22b connected to the common bases 1 and 22 may be used. Although FIG. 6 illustrates a circuit corresponding to the current mirror circuit 2b, a circuit corresponding to the current mirror circuit 2a can be similarly configured. In this case, the transistors Q31 and Q32 may be changed to PNP transistors. As a phase compensation circuit, a capacitor C is connected between the collectors of the transistors Q9 and Q12 and the positive and negative power supplies.
1 and C2 are shown, but a circuit composed of a combination of a capacitor and a resistor may be used. The connection position is not only between the collectors of the transistors Q9 and Q12 and the positive / negative power supply but also in a portion effective for phase compensation. Can be connected. The operational amplifier 30 in FIG. 1 shows a basic circuit, and may be configured by connecting a resistor to each part in actual use. As described above, according to the operational amplifier of the present invention, a circuit for controlling the current flowing through the buffer circuit with the operating current of the current mirror stage, and another current source other than the circuit. An operational amplifier that operates with low current consumption, provides high output waveform responsiveness, improves slew rate, improves waveform sag, and reduces waveform distortion. This can contribute to lower current consumption of portable communication devices and the like.
【図面の簡単な説明】
【図１】本発明の実施例による演算増幅器の回路図であ
る。
【図２】図１の第二の電流源にトランジスタを用いた場
合の演算増幅器の回路図である。
【図３】図１の第二の電流源にＦＥＴを用いた場合の、
（ａ）は負電源側、（ｂ）は正電源側を示す、第二の電
流源の回路図である。
【図４】波形の応答特性のシュミレーション回路図であ
る。
【図５】本発明の実施例による演算増幅器の波形の応答
特性図である。
【図６】第二の実施例によるカレントミラー回路図であ
る。
【図７】従来の演算増幅器の回路図である。
【符号の説明】
１ 差動増幅段
１ａ，１ｂ 第一、第二差動増幅回路
２ カレントミラー段
２ａ，２ｂ 第一、第二カレントミラー回路
３ バッファ回路
４ａ，４ｂ 定電流回路
Ｑ２３，Ｑ２４ 第一の電流源をなすトランジスタ
５ａ，５ｂ 第二の電流源
２０，３０ 演算増幅器BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of an operational amplifier according to an embodiment of the present invention. FIG. 2 is a circuit diagram of an operational amplifier when a transistor is used as a second current source in FIG. FIG. 3 shows a case where an FET is used as the second current source in FIG.
FIG. 3A is a circuit diagram of a second current source, showing a negative power supply side, and FIG. FIG. 4 is a simulation circuit diagram of a response characteristic of a waveform. FIG. 5 is a response characteristic diagram of a waveform of the operational amplifier according to the embodiment of the present invention. FIG. 6 is a current mirror circuit diagram according to a second embodiment. FIG. 7 is a circuit diagram of a conventional operational amplifier. [Description of Signs] 1 Differential amplification stages 1a, 1b First, second differential amplification circuit 2 Current mirror stages 2a, 2b First, second current mirror circuit 3 Buffer circuits 4a, 4b Constant current circuits Q23, Q24 Transistors 5a and 5b forming one current source Second current sources 20 and 30 Operational amplifier
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45 H03F 3/30 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H03F 3/45 H03F 3/30
Claims (1)
路で構成した差動増幅段と、該差動増幅段の一対の出力
にそれぞれ接続されるとともに出力が共通化された一対
のカレントミラー回路で構成したカレントミラー段と、
該カレントミラー段の共通出力に接続されるダイヤモン
ド型のバッファ回路とを備えた演算増幅器において、 前記ダイヤモンド型のバッファ回路は、入力側の２つの
トランジスタにそれぞれ動作電流を供給するとともに出
力側の２つのトランジスタにそれぞれベース電流を供給
するための２つの電流源を備え、該２つの電流源はそれ
ぞれ互いに並列に接続された第一の電流源および第二の
電流源からなり、 前記第一の電流源は、前記カレントミラー段のカレント
ミラー回路の動作電流で、該動作電流が大きいほど大き
な電流が流れるように制御されるものであり、 前記第二の電流源は、バイアス回路と該バイアス回路に
よりバッファ回路の電流を制御する回路である ことを特
徴とする演算増幅器。(57) Claims 1. A pair of differential amplifier circuits having positive and negative input terminals.
And a pair of outputs of the differential amplifier stage
Connected to each other and output is shared
A current mirror stage composed of a current mirror circuit of
Diamond connected to the common output of the current mirror stage
And a diamond-type buffer circuit , wherein the diamond-type buffer circuit comprises two input-side buffer circuits.
Supply and output operating current to each transistor
Supply base current to two transistors on the input side
And two current sources, the two current sources
A first current source and a second current source connected in parallel with each other.
A current source, wherein the first current source is a current source of the current mirror stage.
The operating current of the mirror circuit, the larger the operating current, the larger
And the second current source is connected to a bias circuit and the bias circuit.
An operational amplifier, which is a circuit for more controlling the current of a buffer circuit .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984294A JP3427482B2 (en) | 1994-05-24 | 1994-05-24 | Operational amplifier |
| US08/280,716 US5515005A (en) | 1993-07-27 | 1994-07-26 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10984294A JP3427482B2 (en) | 1994-05-24 | 1994-05-24 | Operational amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321570A JPH07321570A (en) | 1995-12-08 |
| JP3427482B2 true JP3427482B2 (en) | 2003-07-14 |
Family
ID=14520586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10984294A Expired - Fee Related JP3427482B2 (en) | 1993-07-27 | 1994-05-24 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427482B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338771B2 (en) * | 1997-09-04 | 2002-10-28 | 山形日本電気株式会社 | Operational amplifier |
| JP3847241B2 (en) | 2002-10-01 | 2006-11-22 | Ｎｅｃエレクトロニクス株式会社 | Operational amplifier |
| JP4549273B2 (en) * | 2005-10-11 | 2010-09-22 | 旭化成エレクトロニクス株式会社 | Operational amplifier |
-
1994
- 1994-05-24 JP JP10984294A patent/JP3427482B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07321570A (en) | 1995-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| US5515005A (en) | Operational amplifier | |
| US5475343A (en) | Class AB complementary output stage | |
| JP3088262B2 (en) | Low distortion differential amplifier circuit | |
| JP3340250B2 (en) | Buffer circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5162751A (en) | Amplifier arrangement | |
| JP3399329B2 (en) | Operational amplifier | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP3427482B2 (en) | Operational amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPH11205047A (en) | Transimpedance amplifier for optical receiver | |
| EP0156411B1 (en) | Darlington transistor arrangement | |
| JPH0454712A (en) | Reference voltage source circuit | |
| JP3214174B2 (en) | Operational amplifier | |
| JP3427429B2 (en) | Operational amplifier and active filter using the same | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| JP3024579B2 (en) | Operational amplifier circuit | |
| JPH08237050A (en) | Amplifier circuit | |
| JP3470835B2 (en) | Operational amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP3441356B2 (en) | Amplifier circuit | |
| JP3349334B2 (en) | Differential amplifier | |
| JP3283981B2 (en) | Differential amplifier | |
| JP3338334B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |