JP3432991B2 - Reflective liquid crystal display - Google Patents
Reflective liquid crystal displayInfo
- Publication number
- JP3432991B2 JP3432991B2 JP06095696A JP6095696A JP3432991B2 JP 3432991 B2 JP3432991 B2 JP 3432991B2 JP 06095696 A JP06095696 A JP 06095696A JP 6095696 A JP6095696 A JP 6095696A JP 3432991 B2 JP3432991 B2 JP 3432991B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- layer
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、反射型液晶表示素
子に関する。The present invention relates to a reflection type liquid crystal display device.
【0002】[0002]
【従来の技術】一般に、液晶表示素子は、一定距離をお
いて対向して配置された一対の基板と、それぞれの基板
の互いに対向する面に形成された電極と、電極上に形成
された配向膜と、一対の基板間に封入された液晶材料と
により主に構成されている。このような液晶表示素子で
は、画素部において基板上に透明または非透明である電
極が積層され、さらに電極上に配向膜が形成されてお
り、電極によって液晶駆動用の電圧印加がなされる。2. Description of the Related Art In general, a liquid crystal display element comprises a pair of substrates arranged opposite to each other at a fixed distance, electrodes formed on surfaces of the substrates facing each other, and an alignment formed on the electrodes. It is mainly composed of a film and a liquid crystal material sealed between a pair of substrates. In such a liquid crystal display element, a transparent or non-transparent electrode is laminated on a substrate in a pixel portion, and an alignment film is formed on the electrode. A voltage for driving liquid crystal is applied by the electrode.
【0003】近年、アクティブマトリクス型液晶表示素
子として、画素部の一方の基板上に薄膜トランジスタ
(TFT)等の駆動素子を実装してなる液晶表示素子が
開発され実用化されている。特に、基板の一方から入射
した光を他方で反射する反射型液晶表示素子は、電力消
費量の大きいバックライト部品が不要であるので、透過
型液晶表示素子に比べて低消費電力とすることができ、
携帯用表示素子への応用が期待されている。In recent years, as an active matrix type liquid crystal display element, a liquid crystal display element having a driving element such as a thin film transistor (TFT) mounted on one substrate of a pixel portion has been developed and put into practical use. In particular, a reflective liquid crystal display element that reflects light incident from one side of the substrate on the other side does not require a backlight component that consumes a large amount of power, and thus requires lower power consumption than a transmissive liquid crystal display element. Can,
Application to portable display elements is expected.
【0004】上記液晶表示素子の構成材料のうち、液晶
材料は外部より印加される電場/磁場等により、その配
向/配列状態が変化して、光学的な性質を変えることに
より光スイッチング素子として機能している。一般的に
は、偏光板により制御された光成分を液晶配列により制
御して明状態と暗状態を示す、ツイストネマチック液晶
表示素子(TN)、表面安定化強誘電性液晶表示素子
(SSFLC)、反強誘電性液晶表示素子(AFLC)
等が用いられている。しかしながら、これらの方式で
は、偏光板を用いるために、その光利用効率は最大50
%程度である。Among the constituent materials of the liquid crystal display element, the liquid crystal material functions as an optical switching element by changing its alignment / arrangement state by an externally applied electric field / magnetic field or the like and changing optical properties. are doing. Generally, a twisted nematic liquid crystal display (TN), a surface stabilized ferroelectric liquid crystal display (SSFLC), and a light component controlled by a polarizing plate are controlled by a liquid crystal arrangement to show a bright state and a dark state. Antiferroelectric liquid crystal display (AFLC)
Etc. are used. However, in these methods, the use efficiency of light is up to 50 due to the use of a polarizing plate.
%.
【0005】偏光板を必要としない液晶表示素子として
は、二色性色素を添加したネマチック液晶表示素子(G
HLC、G.H.Heilmeier and L.A.Zanoni:Appl.Phys.Let
t.Vol.13(1968)91参照)、二色性色素を添加したネマチ
ック−コレステリック相転移型液晶表示素子(PCG
H、D.L.White and G.N.Taylor:Appl.Phys.Lett.Vol.45
(1974)4718参照)、高分子材料中に分散された液晶材料
の散乱状態により光スイッチングを行う高分子分散型液
晶表示素子(PDLC、特開昭61−83519号公報
参照)等が提唱され実用化が目指されている。また、上
記液晶表示素子よりも光利用効率の優れた表示方式とし
て、コレステリック液晶材料中に高分子材料を少量分散
させた高分子安定型コレステリック液晶表示方式(PS
CT)が最近発表され(特表平6−507505号公
報)、注目を集めている。As a liquid crystal display element that does not require a polarizing plate, a nematic liquid crystal display element (G
HLC, GHHeilmeier and LAZanoni: Appl.Phys.Let
t.Vol.13 (1968) 91), nematic-cholesteric phase transition type liquid crystal display device added with dichroic dye (PCG
H, DLWhite and GNTaylor: Appl.Phys.Lett.Vol.45
(1974) 4718), and a polymer dispersed liquid crystal display element (PDLC, see JP-A-61-83519) that performs optical switching based on the scattering state of a liquid crystal material dispersed in a polymer material has been proposed and put into practical use. It is aimed at becoming. Further, as a display system having a higher light use efficiency than the above-mentioned liquid crystal display device, a polymer stable cholesteric liquid crystal display system (PS) in which a small amount of a polymer material is dispersed in a cholesteric liquid crystal material.
CT) has recently been announced (Japanese Unexamined Patent Publication No. 6-507505), and has attracted attention.
【0006】上記液晶表示素子のうち、GHLCおよび
PCGHは光の吸収(暗)/非吸収(明)による表示素
子であり、PDLCは光の散乱(明)/非散乱(暗)あ
るいは光の散乱(暗)/反射(明)による表示素子であ
り、PSCTは光の反射(明)/非反射(暗)あるいは
光の散乱(明)/非散乱(暗)による表示素子である。
これらの素子においては、単一の液晶層では吸収、散乱
あるいは反射されない光成分が存在することがあるた
め、この光を吸収、散乱あるいは反射するための別の液
晶層を設けた多層構造とすることにより光利用効率をさ
らに向上させることができる。Among the above liquid crystal display devices, GHLC and PCGH are display devices based on light absorption (dark) / non-absorption (bright), and PDLC is light scattering (bright) / non-scattering (dark) or light scattering. The display device is based on (dark) / reflection (bright), and the PSCT is a display device based on light reflection (bright) / non-reflection (dark) or light scattering (bright) / non-scattering (dark).
In these devices, a light component that is not absorbed, scattered or reflected may exist in a single liquid crystal layer, so that the device has a multilayer structure in which another liquid crystal layer for absorbing, scattering or reflecting this light is provided. As a result, the light use efficiency can be further improved.
【0007】光利用効率を向上させる方策として、素子
表示面における表示画素電極の占める割合(開口率)を
1に近付ける試みも成され得る。例えば、表示画素電極
とその駆動用TFTが基板面内に並置される通常構造に
対して、特開昭56−132387号公報あるいは特開
昭56−67884号公報中に開示されているように、
表示面素電極が絶緑層を介してその駆動用TFTの一部
または全部を被覆する構造とすることにより、個々の電
極を分離する領域以外の全ての素子面を表示に用いるこ
とができる。また、上記多層構造の液晶表示素子におい
ては、個々の層を隔てる分離膜上に電極を設ける場合が
あるが、この分離膜上の電極も駆動用TFTの一部また
は全部を被覆するように設置すれば同様の効果が期待で
きる。As a measure for improving the light use efficiency, an attempt can be made to make the ratio (aperture ratio) occupied by the display pixel electrodes on the element display surface close to 1. For example, with respect to a normal structure in which a display pixel electrode and a driving TFT thereof are juxtaposed in a substrate surface, as disclosed in JP-A-56-132387 or JP-A-56-67884,
With the structure in which the display surface element electrode covers a part or all of the driving TFT via the green layer, all the element surfaces other than the region separating the individual electrodes can be used for display. In the above-mentioned multi-layer liquid crystal display device, an electrode may be provided on the separation film separating the individual layers, and the electrode on the separation film is also provided so as to cover a part or the whole of the driving TFT. A similar effect can be expected.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、駆動用
TFTが通常実用化されている構造、すなわち制御用の
ゲート電極が半導体(チャネル)部分より下層に位置す
る構造の場合、その上面全部を表示用電極で被覆すると
誤動作の危険性がある。より具体的には、TFTのチャ
ネル部分がゲー卜電極および表示用電極に挟まれるた
め、たとえ画素電位を所定の値に保持するためにゲート
電極が低電位状態にあっても、前記ゲート電極と表示用
電極との電位差が大きい場合には、チャネル部分に電場
が疑似的に作用し、TFTが導通して面素電位が予期せ
ぬ値に変化する現象が起こる。However, in the case of a structure in which a driving TFT is usually put into practical use, that is, a structure in which a control gate electrode is located below a semiconductor (channel) portion, the entire upper surface thereof is used for display. If covered with electrodes, there is a risk of malfunction. More specifically, since the channel portion of the TFT is sandwiched between the gate electrode and the display electrode, even if the gate electrode is in a low-potential state in order to maintain a pixel potential at a predetermined value, the gate electrode and the display electrode are connected to each other. If the potential difference between the display electrode and the display electrode is large, an electric field acts on the channel portion in a simulated manner, causing the TFT to conduct, causing a phenomenon that the surface element potential changes to an unexpected value.
【0009】本発明はかかる点に鑑みてなされたもので
あり、光利用効率を極限まで高めながら同時に駆動用T
FTの誤動作が起こらないアクティブマトリクス駆動に
よる反射型液晶表示素子を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and simultaneously increases the driving efficiency while increasing the light use efficiency to the utmost.
It is an object of the present invention to provide a reflection type liquid crystal display element by active matrix driving in which an FT malfunction does not occur.
【0010】[0010]
【課題を解決するための手段】本発明の第1の発明は、
画素電極を有する第1の基板と、両面に相互に接続した
中間電極を有する中間分離層と、対向電極を有する第2
の基板と、前記第1の基板上に形成された薄膜トランジ
スタと、前記画素電極および中間電極の一方が対向する
ように配置した前記第1の基板および中間分離層間に挟
持された第1の液晶層と、前記中間電極の他方および対
向電極が対向するように配置した前記中間分離層および
第2の基板間に挟持された第2の液晶層とを具備し、前
記薄膜トランジスタは、前記第1の基板上に形成された
ゲート電極と、前記ゲート電極上にゲート絶縁膜を介し
て形成された半導体層と、前記半導体層の両側に設けら
れたソース電極およびドレイン電極とを含み、前記半導
体層は保護絶縁膜により被覆され、前記画素電極、中間
電極および対向電極の表面には配向膜が形成され、以下
の式1を満足することを特徴とする反射型液晶表示素子
を提供する。
{(Dg/εg)+(Dch/εch)}/
{(Dg/εg)+(Dch/εch)+(Dbg/εbg)
+(Dlc/εlc)+(Dal/εal)}
≦(Vth−Vg)/(Vbg−Vg)
・・・ 式1 (式中、Dgは半導体層とゲート電極との間の距離、εg
はゲート絶縁膜の材料の平均誘電率、Dchは半導体層の
厚さ、εchは半導体層の材料の誘電率、Dbgは半導体層
上に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の
材料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは
第1の液晶層の液晶材料の誘電率最小値、Dalは第1の
液晶層に接する配向膜の厚さ、εalは第1の液晶層に接
する配向膜の材料の平均誘電率、Vbgは中間電極が採り
得る最大電圧、Vthは薄膜トランジスタの閾値、Vgは
薄膜トランジスタが遮断状態であるときのゲート電極電
圧である。) Means for Solving the Problems A first invention of the present invention is:
First substrate with pixel electrodes and interconnected on both sides
An intermediate separation layer having an intermediate electrode, and a second separation layer having a counter electrode.
And a thin film transistor formed on the first substrate.
And one of the pixel electrode and the intermediate electrode faces
Between the first substrate and the intermediate separation layer
Held first liquid crystal layer, and the other and pair of the intermediate electrodes.
The intermediate separation layer disposed so that the facing electrodes face each other;
A second liquid crystal layer sandwiched between second substrates.
The thin film transistor is formed on the first substrate.
A gate electrode, and a gate insulating film interposed on the gate electrode;
And a semiconductor layer formed on both sides of the semiconductor layer.
A source electrode and a drain electrode,
The body layer is covered with a protective insulating film,
An alignment film is formed on the surface of the electrode and the counter electrode.
A reflective liquid crystal display device characterized by satisfying the following expression (1 ). {(Dg / εg) + (Dch / εch)} / {(Dg / εg) + (Dch / εch) + (Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} ≦ (Vth−Vg ) / (in Vbg-Vg) · · · formula 1 (wherein, Dg is the distance between the semiconductor layer and the gate electrode, Ipushirong
Is the average dielectric constant of the material of the gate insulating film, and Dch is the average dielectric constant of the semiconductor layer.
Thickness, εch is the dielectric constant of the material of the semiconductor layer, Dbg is the semiconductor layer
The thickness of the protective insulating film provided above, εbg is the thickness of the protective insulating film.
The average dielectric constant of the material, Dlc is the thickness of the first liquid crystal layer, and εlc is
The minimum value of the dielectric constant of the liquid crystal material of the first liquid crystal layer, Dal is the first dielectric constant.
The thickness of the alignment film in contact with the liquid crystal layer, εal, is in contact with the first liquid crystal layer.
The average dielectric constant, Vbg, of the material of the alignment film to be taken is taken by the intermediate electrode.
The maximum voltage to be obtained, Vth is the threshold value of the thin film transistor, and Vg is
Gate electrode voltage when the thin film transistor is turned off
Pressure. )
【0011】本発明の第2の発明は、画素電極を有する
第1の基板と、両面に相互に接続した中間電極を有する
中間分離層と、対向電極を有する第2の基板と、前記第
1の基板上に形成された薄膜トランジスタと、前記画素
電極および中間電極の一方が対向するように配置した前
記第1の基板および中間分離層間に挟持された第1の液
晶層と、前記中間電極の他方および対向電極が対向する
ように配置した前記中間分離層および第2の基板間に挟
持された第2の液晶層とを具備し、前記薄膜トランジス
タは、前記第1の基板上に形成されたゲート電極と、前
記ゲート電極上にゲート絶縁膜を介して形成された半導
体層と、前記半導体層の両側に設けられたソース電極お
よびドレイン電極とを含み、前記半導体層は保護絶縁膜
により被覆され、前記画素電極、中間電極および対向電
極の表面には配向膜が形成され、前記中間電極の一方の
前記薄膜トランジスタに対向する部分は除去されて、前
記中間分離層が第1の液晶層に接しており、以下の式1
を満足することを特徴とする反射型液晶表示素子を提供
する。A second aspect of the present invention has a pixel electrode.
Having a first substrate and interconnected intermediate electrodes on both sides
An intermediate separation layer, a second substrate having a counter electrode,
A thin film transistor formed on one substrate and the pixel
Before placing one of the electrodes and the intermediate electrode facing each other
A first liquid sandwiched between the first substrate and the intermediate separation layer;
Crystal layer, the other of the intermediate electrodes and the counter electrode face each other
Between the intermediate separation layer and the second substrate arranged as described above.
A second liquid crystal layer carried by the thin film transistor.
A gate electrode formed on the first substrate;
The semiconductor formed on the gate electrode via the gate insulating film
And a source electrode and a source electrode provided on both sides of the semiconductor layer.
And a drain electrode, wherein the semiconductor layer is a protective insulating film.
And the pixel electrode, the intermediate electrode and the counter electrode.
An alignment film is formed on the surface of the pole, and one of the intermediate electrodes
The portion facing the thin film transistor is removed and
The intermediate separation layer is in contact with the first liquid crystal layer, and the following formula 1
And a reflection type liquid crystal display element characterized by satisfying the following.
【0012】
{(Dg/εg)+(Dch/εch)}/
{(Dg/εg)+(Dch/εch)+(Dbg/εbg)
+(Dlc/εlc)+(Dal/εal)}
≦(Vth−Vg)/(Vbg−Vg)
・・・ 式1
(式中、Dgは半導体層とゲート電極との間の距離、εg
はゲート絶縁膜の材料の平均誘電率、Dchは半導体層の
厚さ、εchは半導体層の材料の誘電率、Dbgは半導体層
上に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の
材料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは
第1の液晶層の液晶材料の誘電率最小値、Dalは第1の
液晶層に接する配向膜および中間分離層の厚さ、εalは
第1の液晶層に接する配向膜および中間分離層の材料の
平均誘電率、Vbgは中間電極が採り得る最大電圧、Vth
は薄膜トランジスタの閾値、Vgは薄膜トランジスタが
遮断状態であるときのゲート電極電圧である。)ここ
で、平均誘電率とは、当該層が複数材料から構成される
場合には、当該層の厚さ/{構成材料の(単独厚さ/誘
電率)の和}のように定義されるものをいう。{(Dg / εg) + (Dch / εch)} / {(Dg / εg) + (Dch / εch) + (Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} ≦ ( Vth-Vg) / (Vbg- Vg) ··· formula 1 (wherein, Dg is the distance between the semiconductor layer and the gate electrode, Ipushirong
Is the average dielectric constant of the material of the gate insulating film, Dch is the thickness of the semiconductor layer, εch is the dielectric constant of the material of the semiconductor layer, Dbg is the thickness of the protective insulating film provided on the semiconductor layer, and εbg is the protective insulating film. Dlc is the thickness of the first liquid crystal layer, εlc is
The minimum value of the dielectric constant of the liquid crystal material of the first liquid crystal layer, Dal is the thickness of the alignment film and the intermediate separation layer in contact with the first liquid crystal layer, and εal is
The average dielectric constant of the material of the alignment film and the intermediate separation layer in contact with the first liquid crystal layer , Vbg is the maximum voltage that the intermediate electrode can take, Vth
Is a threshold value of the thin film transistor, and Vg is a gate electrode voltage when the thin film transistor is in a cutoff state. Here, the average dielectric constant is defined as the thickness of the layer / {the sum of (single thickness / dielectric constant) of the constituent material} when the layer is composed of a plurality of materials. A thing.
【0013】本発明の第3の発明は、画素電極を有する
第1の基板と、両面に相互に接続した中間電極を有する
中間分離層と、対向電極を有する第2の基板と、前記第
1の基板上に形成された薄膜トランジスタと、前記画素
電極および中間電極の一方が対向するように配置した前
記第1の基板および中間分離層間に挟持された第1の液
晶層と、前記中間電極の他方および対向電極が対向する
ように配置した前記中間分離層および第2の基板間に挟
持された第2の液晶層とを具備し、前記薄膜トランジス
タは、前記第1の基板上に形成されたゲート電極と、前
記ゲート電極上にゲート絶縁膜を介して形成された半導
体層と、前記半導体層の両側に設けられたソース電極お
よびドレイン電極とを含み、前記半導体層は保護絶縁膜
により被覆され、前記画素電極、中間電極および対向電
極の表面には配向膜が形成され、以下の式2ないし式4
を満足することを特徴とする反射型液晶表示素子を提供
する。
ΔV=Vbg−Vs−Vth ・・・ 式2
ΔV≧0 ・・・ 式3
W(ΔV) 2 ・Tf/
[L{Dbg/εbg)+(Dlc/εlc)+(Dal/εal)}・Ctotal]
≦0.1Vbg
・・・ 式4 (式中、Lは半導体層における導通時の電流方向の活性
化(チャネル)領域長さ、Wは前記電流方向と垂直な方
向の領域幅、Tfは画素の選択周期、Dbgは半導体層上
に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の材
料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは第
1の液晶層の液晶材料の誘電率最小値、Dalは第1の液
晶層に接する配向膜の厚さ、εalは第1の液晶層に接す
る配向膜の材料の平均誘電率、Vbgは中間電極が採り得
る最大電圧、Vsは薄膜トランジスタの駆動信号電極が
採り得る最小電圧、Vthは薄膜トランジスタの閾値、C
totalは薄膜トランジスタの画素電極側に接続された全
容量である。) 本発明の第4の発明は、画素電極を有す
る第1の基板と、両面に相互に接続した中間電極を有す
る中間分離層と、対向電極を有する第2の基板と、前記
第1の 基板上に形成された薄膜トランジスタと、前記画
素電極および中間電極の一方が対向するように配置した
前記第1の基板および中間分離層間に挟持された第1の
液晶層と、前記中間電極の他方および対向電極が対向す
るように配置した前記中間分離層および第2の基板間に
挟持された第2の液晶層とを具備し、前記薄膜トランジ
スタは、前記第1の基板上に形成されたゲート電極と、
前記ゲート電極上にゲート絶縁膜を介して形成された半
導体層と、前記半導体層の両側に設けられたソース電極
およびドレイン電極とを含み、前記半導体層は保護絶縁
膜により被覆され、前記画素電極、中間電極および対向
電極の表面には配向膜が形成され、前記中間電極の一方
の前記薄膜トランジスタに対向する部分は除去されて、
前記中間分離層が第1の液晶層に接しており、以下の式
ないししき4を満足することを特徴とする反射型液晶表
示素子を提供する。 A third aspect of the present invention has a pixel electrode.
Having a first substrate and interconnected intermediate electrodes on both sides
An intermediate separation layer, a second substrate having a counter electrode,
A thin film transistor formed on one substrate and the pixel
Before placing one of the electrodes and the intermediate electrode facing each other
A first liquid sandwiched between the first substrate and the intermediate separation layer;
Crystal layer, the other of the intermediate electrodes and the counter electrode face each other
Between the intermediate separation layer and the second substrate arranged as described above.
A second liquid crystal layer carried by the thin film transistor.
A gate electrode formed on the first substrate;
The semiconductor formed on the gate electrode via the gate insulating film
And a source electrode and a source electrode provided on both sides of the semiconductor layer.
And a drain electrode, wherein the semiconductor layer is a protective insulating film.
And the pixel electrode, the intermediate electrode and the counter electrode.
An alignment film is formed on the surface of the pole, and the following formulas 2 to 4 are used.
And a reflection type liquid crystal display element characterized by satisfying the following. ΔV = Vbg-Vs-Vth ··· formula 2 ΔV ≧ 0 ··· Equation 3 W (ΔV) 2 · Tf / [L {Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} · Ctotal ] ≦ 0.1Vbg ··· formula 4 (wherein, L is the current direction during conduction in the semiconductor layer activity
(Channel) region length, W is the direction perpendicular to the current direction
Direction width, Tf is the pixel selection period, and Dbg is on the semiconductor layer.
The thickness of the protective insulating film provided in bg is the material of the protective insulating film
Dlc is the thickness of the first liquid crystal layer, and εlc is the
The minimum value of the dielectric constant of the liquid crystal material of the first liquid crystal layer, Dal is the first liquid
The thickness of the alignment film in contact with the crystal layer, εal is in contact with the first liquid crystal layer.
The average dielectric constant and Vbg of the alignment film material can be taken by the intermediate electrode.
The maximum voltage Vs is the drive signal electrode of the thin film transistor.
The minimum voltage that can be taken, Vth is the threshold of the thin film transistor, C
total is the total connected to the pixel electrode side of the thin film transistor
Capacity. ) Fourth aspect of the present invention, having a pixel electrode
With a first substrate and interconnected intermediate electrodes on both sides
An intermediate separation layer, a second substrate having a counter electrode,
A thin film transistor formed on a first substrate;
It is arranged so that one of the elementary electrode and the intermediate electrode faces
A first substrate sandwiched between the first substrate and an intermediate separation layer;
The liquid crystal layer faces the other of the intermediate electrodes and the counter electrode.
Between the intermediate separation layer and the second substrate arranged in such a manner that
A second liquid crystal layer sandwiched between the thin film transistors.
A gate; a gate electrode formed on the first substrate;
A half formed on the gate electrode via a gate insulating film
A conductor layer and source electrodes provided on both sides of the semiconductor layer
And a drain electrode, wherein the semiconductor layer is a protective insulation
Covered with a film, the pixel electrode, the intermediate electrode and the facing
An alignment film is formed on the surface of the electrode, and one of the intermediate electrodes
The portion facing the thin film transistor is removed,
The intermediate separation layer is in contact with the first liquid crystal layer, and has the following formula:
A reflective liquid crystal display, characterized by satisfying the following criteria:
An indicator element is provided.
【0014】
ΔV=Vbg−Vs−Vth ・・・式2
ΔV≧0 ・・・式3
W(ΔV)2 ・Tf/
[L{Dbg/εbg)+(Dlc/εlc)+(Dal/εal)}・Ctotal]
≦0.1Vbg
・・・式4
(式中、Lは半導体層における導通時の電流方向の活性
化(チャネル)領域長さ、Wは前記電流方向と垂直な方
向の領域幅、Tfは画素の選択周期、Dbgは半導体層上
に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の材
料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは第
1の液晶層の液晶材料の誘電率最小値、Dalは第1の液
晶層に接する配向膜および中間分離層の厚さ、εalは第
1の液晶層に接する配向膜および中間分離層の材料の平
均誘電率、Vbgは中間電極が採り得る最大電圧、Vsは
薄膜トランジスタの駆動信号電極が採り得る最小電圧、
Vthは薄膜トランジスタの閾値、Ctotalは薄膜トラン
ジスタの画素電極側に接続された全容量である。)ΔV = Vbg−Vs−Vth Equation 2 ΔV ≧ 0 Equation 3 W (ΔV) 2 · Tf / [L {Dbg / εbg) + (Dlc / εlc) + (Dal / εal) } · C total] ≦ 0.1 Vbg Equation 4 (where L is the length of an activation (channel) region in the current direction in the semiconductor layer during conduction, W is the region width in the direction perpendicular to the current direction, Tf is the pixel selection period, Dbg is the thickness of the protective insulating film provided on the semiconductor layer, εbg is the average dielectric constant of the material of the protective insulating film, Dlc is the thickness of the first liquid crystal layer, and εlc is the thickness of the first liquid crystal layer .
1 is the minimum dielectric constant of the liquid crystal material of the liquid crystal layer, Dal is the thickness of the alignment film and the intermediate separation layer in contact with the first liquid crystal layer, and εal is the
1, the average dielectric constant of the material of the alignment film and the intermediate separation layer in contact with the liquid crystal layer , Vbg is the maximum voltage that the intermediate electrode can take, Vs is the minimum voltage that the drive signal electrode of the thin film transistor can take,
Vth is the threshold value of the thin film transistor, and Ctotal is the total capacitance connected to the pixel electrode side of the thin film transistor. )
【0015】[0015]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。本発明は、以下の知見に
基づいてなされたものである。すなわち、通常、TFT
の特性は、ゲート−ソース間電位(Vgs)に対するドレ
イン電流(Id )の依存性(Id −Vgs曲線)により評
価される。アクティブマトリクス型液晶表示素子におい
ては、ソース側に信号電極が位置し、ドレイン側に画素
電極および通常補助的に設けられる蓄積容量電極が位置
する。アクティブマトリクス型液晶表示素子における典
型的なId −Vgs曲線を図1に示す。Embodiments of the present invention will be specifically described below with reference to the drawings. The present invention has been made based on the following findings. That is, usually, TFT
Is evaluated by the dependence of the drain current (Id) on the gate-source potential (Vgs) (Id-Vgs curve). In an active matrix type liquid crystal display element, a signal electrode is located on a source side, and a pixel electrode and a storage capacitor electrode usually provided as an auxiliary are located on a drain side. FIG. 1 shows a typical Id-Vgs curve in an active matrix type liquid crystal display device.
【0016】この曲線により、TFTにおける絶縁状態
と導通状態とを隔てるVgsの閾値(閾電圧Vth)を定義
する。すなわち、閾値Vthは所定のId 基準値Idstdを
とるゲート−ソース間電位と定めることとする。Idstd
の具体値は、製造すべき液晶表示素子の構造寸法仕様お
よび駆動仕様に依存している。例えば、発明者らが見出
した知見によれば、表示方式として上記説明のPSCT
方式(液晶層厚は約1.5μmとする)を、画素構造寸
法として一辺約100μmで画素電極およびTFTを設
定し、並びに駆動電圧を約15Vとした液晶表示素子の
場合、Idstdが10pA程度以下であれば、実用上問題
のない表示動作が可能であった。This curve defines the threshold value (threshold voltage Vth) of Vgs that separates the insulated state and the conductive state in the TFT. That is, the threshold value Vth is defined as a gate-source potential having a predetermined Id reference value Idstd. Idstd
The specific value depends on the structural dimensions and driving specifications of the liquid crystal display element to be manufactured. For example, according to the findings found by the inventors, the display method described above is PSCT.
The method (the thickness of the liquid crystal layer is about 1.5 μm) is set as follows. In the case of a liquid crystal display element in which a pixel electrode and a TFT are set with a pixel structure dimension of about 100 μm on a side and a driving voltage is about 15 V, Idstd is about 10 pA or less. Then, a display operation without practical problems was possible.
【0017】ところが、光利用効率向上のため、画素構
造のみを変更し、TFT直上にも画素電極を拡張したと
ころ、液晶層がほとんど動作しなくなった。この原因を
特定するために、以下の実験を行った。すなわち、画素
電極とTFTとの接続を切り、外部から特定電圧を供給
するようにした状態で、TFTのId −Vgs曲線を測定
した(Vgsの変化範囲は−15V〜+25Vとした)。
その結果、得られたId 最小値の画素電位依存性を図2
に示す。However, in order to improve the light use efficiency, only the pixel structure was changed and the pixel electrode was extended just above the TFT, but the liquid crystal layer almost did not operate. The following experiment was performed to identify the cause. That is, the Id-Vgs curve of the TFT was measured in a state where the connection between the pixel electrode and the TFT was cut off and a specific voltage was supplied from the outside (the change range of Vgs was -15 V to +25 V).
As a result, the dependency of the obtained Id minimum value on the pixel potential is shown in FIG.
Shown in
【0018】これより、上記問題に対して以下の解釈が
可能となる。上記構造におけるTFTチャネルと、その
直上の画素電極との間には、TFTチャネル−ゲート電
極間絶縁膜と同等な素材のSi窒化物が用いられ、その
厚さもTFTチャネル−ゲート間絶縁膜とほぼ共通の4
00nmであった。また、非選択時の画素電極−ソース
間電位(最大で15V−(−15V)=30Vになり得
る)も、画素選択時のVgsと同等の値に達する。このと
き、TFTチャネル−画素電極間に、TFTチャネル−
ゲート電極間に匹敵する強電場が発生することにより、
画素電極が疑似的にゲート電極として作用する形でTF
Tチャネル領域の画素電極側の一部が導通状態となる状
況が発生し、これが図2のVgs負領域におけるId の顕
著な増大を招いた。Thus, the following interpretation of the above problem becomes possible. Between the TFT channel in the above structure and the pixel electrode immediately above it, Si nitride of the same material as the TFT channel-gate electrode insulating film is used, and its thickness is almost the same as that of the TFT channel-gate insulating film. Common 4
00 nm. Further, the potential between the pixel electrode and the source at the time of non-selection (which can be 15 V-(− 15 V) = 30 V at the maximum) reaches a value equivalent to Vgs at the time of pixel selection. At this time, between the TFT channel and the pixel electrode, the TFT channel
By generating a comparable strong electric field between the gate electrodes,
TF in a form where the pixel electrode acts as a pseudo gate electrode
A situation occurred in which a portion of the T-channel region on the pixel electrode side became conductive, which led to a remarkable increase in Id in the negative Vgs region of FIG.
【0019】すなわち、前記画素の非選択(すなわち電
荷保持)状態を、Vgsを通常仕様により定めたVth以下
に設定して絶縁状態を実現しようとしても、実際には想
定基準値の数千倍の電流が流れてしまい、このため画素
電極上の表示用電荷の保持が不可能になっていることが
強く示唆された。That is, even if the non-selection state (that is, the charge holding state) of the pixel is set to Vgs equal to or lower than Vth defined by the normal specification to realize the insulation state, in practice, it is several thousand times the assumed reference value. It was strongly suggested that a current flowed, which made it impossible to hold display charges on the pixel electrodes.
【0020】さらに、上記構造条件の素子においては、
この現象は、画素選択期間が終了してゲート電極が高電
位状態から低電位状態に切り替った瞬間に発生する画素
電位の瞬時低下の問題が従来より顕著になることも判明
した。この現象は表示用電極に接続するソース電極とゲ
ート電極との重なり面積、すなわちこれら電極間に存在
する容量が存在するために、ゲート電位切り替え時に表
示を担う電荷、すなわちそれまでの期間中に液晶層の容
量(および蓄積容量)に書き込まれた電荷の一部が、前
記容量成分へ配分される現象に由来することが知られて
いる。上記構造においては、前記容量成分が新たに出現
した表示用電極とゲート電極との重なりの分だけ増大し
たため、現象が顕著に現れたものと考えられる。Further, in the element having the above-mentioned structural conditions,
It has also been found that this phenomenon is more remarkable than in the past, in that the problem of the instantaneous drop in pixel potential that occurs at the moment when the gate electrode switches from the high potential state to the low potential state after the pixel selection period ends. This phenomenon is caused by the overlapping area between the source electrode and the gate electrode connected to the display electrode, that is, the presence of a capacitance between these electrodes. It is known that a part of the electric charge written in the capacitance (and the storage capacitance) of the layer is derived from a phenomenon that is distributed to the capacitance component. In the above-described structure, it is considered that the phenomenon was conspicuous because the capacitance component was increased by the overlap between the newly appearing display electrode and the gate electrode.
【0021】本発明の参考例に係る液晶表示素子では、
薄膜トランジスタ(TFT)は、一方の基板上に形成さ
れたソース電極およびドレイン電極と、ソース電極およ
びドレイン電極で形成されるチャネル領域の上方に配置
されたゲート電極とを含み(トップゲート構造)、チャ
ネル領域から前記ゲート電極の直上の電極層までの間隔
が2μm以下であり、かつ10V以上の駆動電圧により
駆動することを特徴とする。ここで、ゲート電極の直上
の電極層までの間隔が3μmを超えると、当該電極層が
TFT上の絶縁膜(および平坦化膜)直上(液晶層の
下)に設置された電極の場合には、TFTの半導体層
(チャネル)部分に隣接するソース電極と当該電極との
間の導通確保が困難になるために好ましくない。また、
当該電極が液晶層直上に設置された電極の場合には、液
晶層駆動電場が過度に低下するので好ましくない。ま
た、駆動電圧が10V未満であると、液晶駆動電場が過
度に低下するので好ましくない。In the liquid crystal display device according to the reference example of the present invention,
A thin film transistor (TFT) includes a source electrode and a drain electrode formed over one substrate, and a gate electrode arranged above a channel region formed by the source electrode and the drain electrode (top gate structure). The distance from the region to the electrode layer immediately above the gate electrode is 2 μm or less, and the device is driven by a driving voltage of 10 V or more. Here, if the distance to the electrode layer immediately above the gate electrode exceeds 3 μm, in the case where the electrode layer is an electrode placed directly above the insulating film (and the flattening film) on the TFT (below the liquid crystal layer), This is not preferable because it becomes difficult to ensure conduction between the source electrode adjacent to the semiconductor layer (channel) portion of the TFT and the electrode. Also,
It is not preferable that the electrode is provided directly above the liquid crystal layer because the electric field for driving the liquid crystal layer is excessively reduced. If the driving voltage is less than 10 V, the liquid crystal driving electric field is undesirably lowered.
【0022】本発明の参考例の構造によれば、TFTの
半導体(チャネル)部分を被覆する最も近接した導体は
ゲート電極である。この場合、静電遮閉効果により、チ
ャネル部分とゲート電極との間における電場分布はゲー
ト電極電位のみで規定され、それより外側の領域におけ
る電場分布(の変化)の影響を受けなくなる。これよ
り、仮に開口率向上のために表示電極群がTFT全体を
被覆するように設置されても前記TFTの誤動作は回避
される。なお、参考例の構造は、単層構造においても効
果を発揮するが、多層構造において特に顕著に効果を発
揮する。According to the structure of the reference example of the present invention, the closest conductor covering the semiconductor (channel) portion of the TFT is the gate electrode. In this case, due to the electrostatic shielding effect, the electric field distribution between the channel portion and the gate electrode is defined only by the gate electrode potential, and is not affected by (change in) the electric field distribution in a region outside the gate electrode potential. Thus, even if the display electrode group is provided so as to cover the entire TFT in order to improve the aperture ratio, malfunction of the TFT is avoided. The structure of the reference example exhibits an effect even in a single-layer structure, but exhibits a particularly remarkable effect in a multilayer structure.
【0023】図3は本発明の参考例にかかる二層構造の
液晶層を有する液晶表示素子を示す断面図である。図中
1は上側透明基板である。透明基板1上には、透明電極
(対向電極)2が形成されている。対向電極2が第1液
晶層5と接する表面には、通常さらに液晶分子吸着を安
定化するための液晶配向膜(図示せず)が設置される。
第1の液晶層5および第2の液晶層16は、スペーサ3
により一定の厚さを保持されている。スペーサ3の形成
方法としては、樹脂製の球体(スペーサボール)を散布
する方法(この場合、スペーサボール散布密度は1平方
mm当たり100個以下であることが好ましい)や、よ
り好ましくは印刷や感光性材料のフォトエッチングプロ
セスにより樹脂製の柱を形成する方法が用いられる(こ
の場合、柱の材料と前記液晶配向膜材料とが共通し、か
つ両者が一括して形成されることが望ましい)。FIG. 3 is a sectional view showing a liquid crystal display device having a two-layered liquid crystal layer according to a reference example of the present invention. In the figure, reference numeral 1 denotes an upper transparent substrate. On the transparent substrate 1, a transparent electrode (counter electrode) 2 is formed. On the surface of the counter electrode 2 in contact with the first liquid crystal layer 5, a liquid crystal alignment film (not shown) for further stabilizing the adsorption of liquid crystal molecules is usually provided.
The first liquid crystal layer 5 and the second liquid crystal layer 16 are
Has a constant thickness. As a method of forming the spacers 3, a method of spraying resin spheres (spacer balls) (in this case, the density of spacer balls is preferably 100 or less per 1 mm 2), or more preferably printing or photosensitivity In this case, a method of forming a resin column by a photo-etching process of a conductive material is used (in this case, it is desirable that the column material and the liquid crystal alignment film material are common and both are formed collectively).
【0024】第1の液晶層5と第2の液晶層16との間
には、中間分離層13が配置されている。中間分離層1
3の上下面に設置された2枚の透明電極はスルーホール
15を通して導通が保証されており、全体として一つの
中間電極14を構成する。中間電極14は電圧供給源か
らは絶縁された浮遊電極であり、液晶駆動時に発生する
中間分離層13における電圧降下量を最小限に抑える役
割を持つ。An intermediate separation layer 13 is provided between the first liquid crystal layer 5 and the second liquid crystal layer 16. Intermediate separation layer 1
The two transparent electrodes provided on the upper and lower surfaces of 3 are guaranteed to be conductive through the through holes 15, and constitute one intermediate electrode 14 as a whole. The intermediate electrode 14 is a floating electrode that is insulated from the voltage supply source, and has a role of minimizing the amount of voltage drop in the intermediate separation layer 13 that occurs when driving the liquid crystal.
【0025】一方、下側基板4上には、画素電極6、T
FT、および平坦化層7が形成されている。具体的に
は、下側基板4上に所定の間隔をおいてソース電極11
およびドレイン電極12が形成されており、両者の間に
半導体層(チャネル)9が形成されており、半導体層9
上に絶縁体層12を介してゲート電極8が形成されてい
る。さらに、このTFTを埋設するようにして平坦化層
7が設けられている。ゲート電極群は紙面貫通方向に線
状に設置され、信号電極群はこれと垂直な方向に線状に
設置されることにより、画素マトリクスを構成してい
る。下側基板4上には、通常画素電位の保持を助けるた
め補助容量電極(図示せず)も設置される。画素電極6
が第2の液晶層16と接する表面には、対向電極2と同
様に液晶配向膜が配置されている。On the other hand, on the lower substrate 4, the pixel electrodes 6, T
The FT and the flattening layer 7 are formed. Specifically, the source electrodes 11 are provided on the lower substrate 4 at predetermined intervals.
And a drain electrode 12, and a semiconductor layer (channel) 9 is formed between the two.
A gate electrode 8 is formed thereon with an insulator layer 12 interposed therebetween. Further, a flattening layer 7 is provided so as to bury the TFT. The gate electrode group is arranged linearly in the direction penetrating the plane of the paper, and the signal electrode group is arranged linearly in a direction perpendicular thereto, thereby forming a pixel matrix. On the lower substrate 4, an auxiliary capacitance electrode (not shown) is usually provided to help maintain the pixel potential. Pixel electrode 6
On the surface in contact with the second liquid crystal layer 16, a liquid crystal alignment film is arranged as in the case of the counter electrode 2.
【0026】このような構成を有する液晶表示素子にお
いては、第1および第2の液晶層5,16の透過率が高
い際に暗表示とする表示方式の場合は、画素電極6は透
明電極材料を用いて、平坦化層7は光吸収材料を用いて
形成される。第1および第2の液晶層5,16の透過率
が高い際に明表示とする表示方式の場合は、画素電極6
は光反射材料を用いて形成されるか、光反射材料層で被
覆される。画素電極6はTFT全体を被覆するように形
成されているため、スペーサ領域以外の全領域を表示に
使用することができる。同時に、TFTはその半導体層
9がゲート電極8により被覆されているため、上述の作
用によりその上部に存在する画素電極6の電位値の如何
に拘らず正常な動作が可能である。In the liquid crystal display device having such a configuration, in the case of a display system in which the first and second liquid crystal layers 5 and 16 are dark when the transmittance is high, the pixel electrode 6 is made of a transparent electrode material. The flattening layer 7 is formed using a light absorbing material. In the case of a display system in which bright display is performed when the transmittance of the first and second liquid crystal layers 5 and 16 is high, the pixel electrode 6
Is formed using a light reflecting material or is coated with a light reflecting material layer. Since the pixel electrode 6 is formed so as to cover the entire TFT, the entire area other than the spacer area can be used for display. At the same time, since the semiconductor layer 9 of the TFT is covered with the gate electrode 8, normal operation is possible irrespective of the potential value of the pixel electrode 6 located above the TFT by the above-described action.
【0027】本発明の実施形態に係る液晶表示素子は、
薄膜トランジスタが、前記一方の基板上に形成されたゲ
ート電極と、前記ゲート電極上にゲート絶縁膜を介して
形成された半導体層と、前記半導体層の両側に設けられ
たソース電極およびドレイン電極とを含み、以下の式2
〜式4を満足することを特徴とする。これらの関係式2
〜4は、薄膜トランジスタの半導体層における電流・電
圧特性を考察することにより得られたものである。The liquid crystal display device according to the embodiment of the present invention comprises:
A thin film transistor includes a gate electrode formed over the one substrate, a semiconductor layer formed over the gate electrode with a gate insulating film interposed therebetween, and a source electrode and a drain electrode provided on both sides of the semiconductor layer. Equation 2 below
~ Expression 4 is satisfied. These relations 2
Nos. To 4 were obtained by considering current / voltage characteristics in the semiconductor layer of the thin film transistor.
【0028】
△V=Vbg−Vs −Vth …式2
△V≧0 …式3
W(△V)2 ・Tf /
[L{(Dbg/εbg)+(Dlc/εlc)+(Dal/εal)}・Ctotal ]
≦0.1Vbg
…式4
(式中、Lは半導体層における導通時の電流方向の領域
長さ、Wは前記電流方向と垂直な方向の領域幅、Tf は
画素の選択周期、Dbgは半導体層上に設けられた絶縁膜
の厚さ、εbgは絶縁膜の材料の平均誘電率、Dlcは薄膜
トランジスタに隣接する液晶層の厚さ、εlcは前記液晶
層の液晶材料の誘電率最小値、Dalは前記液晶層に接す
る絶縁部材の厚さ、εalは絶縁部材の材料の平均誘電
率、Vbgは半導体層の直上に位置する最近接の画素電極
が採り得る最大電圧、Vs は薄膜トランジスタの駆動信
号電極が採り得る最小電圧、Vthは薄膜トランジスタの
閾値、Ctotal は薄膜トランジスタの画素電極側に接続
された全容量である)この条件は、本来絶縁状態にある
べきTFTが画素電極−ソース電極間電位差の存在によ
り一部導通状態となるために生じる保持期間(非選択期
間)を通じた画素電位の低下を実用上表示動作が行える
程度に限定するものである。ΔV = Vbg−Vs−Vth Equation 2 ΔV ≧ 0 Equation 3 W (ΔV) 2 · Tf / [L {(Dbg / εbg) + (Dlc / εlc) + (Dal / εal) } · C total] ≦ 0.1 Vbg Equation 4 (where L is the length of a region in the semiconductor layer in the current direction during conduction, W is the region width in the direction perpendicular to the current direction, Tf is the pixel selection period, Dbg is the thickness of the insulating film provided on the semiconductor layer, εbg is the average dielectric constant of the material of the insulating film, Dlc is the thickness of the liquid crystal layer adjacent to the thin film transistor, and εlc is the minimum dielectric constant of the liquid crystal material of the liquid crystal layer. Value, Dal is the thickness of the insulating member in contact with the liquid crystal layer, εal is the average dielectric constant of the material of the insulating member, Vbg is the maximum voltage that can be taken by the nearest pixel electrode located immediately above the semiconductor layer, and Vs is the thickness of the thin film transistor. The minimum voltage that the drive signal electrode can take, Vth is the threshold value of the thin film transistor, and Ctotal is the thin film transistor. This condition is a holding period (non-selection period) that occurs because a TFT that should be in an insulated state becomes partially conductive due to the potential difference between the pixel electrode and the source electrode. During this period, the reduction of the pixel potential is limited to such an extent that the display operation can be performed practically.
【0029】式4中、W(ΔV)2 ・Tf/[L{Db
g/εbg)+(Dlc/εlc)+(Dal/εal)}の部分
は、Id−Vgs曲線の正領域(Vgs≧Vthの領域)にお
ける近似式である。画素電極を擬似的なゲート電極とみ
なした場合に、この電極電位に応じて発生する電流リー
ク量の最大値を上述の部分で見積っている。このとき、
式4左辺は、保持期間中の電荷リーク現象に由来する画
素電極電位の変動量を表し、式4は全体として、前記変
動量が全体の1割までは許容されることを示す。上述し
た発明者らの検討例では、前記変動量1〜2V程度であ
れば、駆動電圧波形に同程度のオフセット値を設けるこ
とで表示動作が可能であることを見出している。In equation 4, W (ΔV) 2 · Tf / [L {Db
g / εbg) + (Dlc / εlc) + (Dal / εal)} is an approximate expression in the positive region (region of Vgs ≧ Vth) of the Id-Vgs curve. In the case where the pixel electrode is regarded as a pseudo gate electrode, the maximum value of the amount of current leak generated according to the electrode potential is estimated in the above-described portion. At this time,
The left side of Equation 4 represents a variation amount of the pixel electrode potential resulting from the charge leakage phenomenon during the holding period, and Equation 4 indicates that the variation amount is allowed to be up to 10% of the entirety. In the above-described study examples, the inventors have found that the display operation can be performed by providing the same offset value in the drive voltage waveform when the fluctuation amount is about 1 to 2 V.
【0030】また、本発明の実施形態に係る液晶表示素
子では、薄膜トランジスタは、前記一方の基板上に形成
されたゲート電極と、前記ゲート電極上にゲート絶縁膜
を介して形成された半導体層と、前記半導体層の両側に
設けられたソース電極およびドレイン電極とを含み、以
下の式1を満足することを特徴とする。なお、この関係
式1は、薄膜トランジスタの半導体層における電場分布
を考察することにより得られたものである。The liquid crystal display element according to the embodiment of the present invention
In the semiconductor device, the thin film transistor includes a gate electrode formed over the one substrate, a semiconductor layer formed over the gate electrode with a gate insulating film interposed therebetween, and a source electrode provided on both sides of the semiconductor layer. And a drain electrode, which satisfies the following expression (1). Note that this relational expression 1 is obtained by considering the electric field distribution in the semiconductor layer of the thin film transistor.
【0031】
{(Dg /εg )+(Dch/εch)}/
{(Dg /εg )+(Dch/εch)+(Dbg/εbg)
+(Dlc/εlc)+(Dal/εal)}
≦(Vth−Vg )/(Vbg−Vg )
…式1
(式中、Dg は半導体層とゲート電極との間の距離、ε
g はゲート絶縁膜の材料の平均誘電率、Dchは半導体層
の厚さ、εchは半導体層の材料の誘電率、Dbgは半導体
層上に設けられた絶縁膜の厚さ、εbgは絶縁膜の材料の
平均誘電率、Dlcは薄膜トランジスタに隣接する液晶層
の厚さ、εlcは前記液晶層の液晶材料の誘電率最小値、
Dalは前記液晶層に接する絶縁部材の厚さ、εalは絶縁
部材の材料の平均誘電率、Vbgは半導体層の直上に位置
する最近接の画素電極が採り得る最大電圧、Vthは薄膜
トランジスタの閾値、Vg は薄膜トランジスタが遮断状
態であるときのゲート電極電圧である)この条件は、上
記の条件よりもさらに確実に問題を回避することができ
るものである。すなわち、接続画素が非選択状態の時に
は、前記ゲート電極と前記表示用画素電極群との中間に
位置する誘電体として作用するTFTチャネル層に印加
される実効電圧が、上記定義した閾値Vthを超えないこ
とを規定するものである。従来の典型的なId −Vgs曲
線では、Vgs<Vthの領域でVgs低下に伴い、Id が微
増しているが、今回検討しているような表示用画素電極
が疑似的なゲート電極として作用している可能性のある
素子では、この曲線はVgsに関して全体的に左側へずれ
たような概形をとる場合が多く、その場合、前記電位差
領域におけるVgs低下によってId は単調に減少し、そ
の結果画素電極の電位保持特性は確実に向上する。これ
により、式1が満たされれば、仮にゲート電極が低電位
にありTFTが遮断状態となることを期待される期間
中、表示用画素電極群に高電圧が印加されても、当該T
FTの該動作を回避できる。{(Dg / εg) + (Dch / εch)} / {(Dg / εg) + (Dch / εch) + (Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} ≦ ( Vth−Vg) / (Vbg−Vg) Equation 1 (where Dg is the distance between the semiconductor layer and the gate electrode, ε
g is the average dielectric constant of the material of the gate insulating film, Dch is the thickness of the semiconductor layer, εch is the dielectric constant of the material of the semiconductor layer, Dbg is the thickness of the insulating film provided on the semiconductor layer, and εbg is the thickness of the insulating film. The average dielectric constant of the material, Dlc is the thickness of the liquid crystal layer adjacent to the thin film transistor, εlc is the minimum dielectric constant of the liquid crystal material of the liquid crystal layer,
Dal is the thickness of the insulating member in contact with the liquid crystal layer, εal is the average dielectric constant of the material of the insulating member, Vbg is the maximum voltage that the nearest pixel electrode located immediately above the semiconductor layer can take, Vth is the threshold of the thin film transistor, Vg is the gate electrode voltage when the thin film transistor is in the cut-off state.) This condition can avoid the problem more reliably than the above condition. That is, when the connected pixel is in the non-selected state, the effective voltage applied to the TFT channel layer acting as a dielectric located between the gate electrode and the display pixel electrode group exceeds the threshold value Vth defined above. Is not specified. In the conventional typical Id-Vgs curve, Id slightly increases with a decrease in Vgs in the region of Vgs <Vth. However, the display pixel electrode studied in this case acts as a pseudo gate electrode. In a potential device, this curve often has a general shape that is shifted to the left with respect to Vgs, in which case Id decreases monotonically due to the decrease in Vgs in the potential difference region. The potential holding characteristics of the pixel electrode are surely improved. As a result, if Expression 1 is satisfied, even if a high voltage is applied to the display pixel electrode group during a period in which the gate electrode is at a low potential and the TFT is expected to be in a cutoff state,
This operation of the FT can be avoided.
【0032】また、本発明の実施形態に係る液晶表示素
子は、多層構造の液晶層を有する場合において、中間電
極群の1画素に対応する電極面のうち、第1の液晶層に
接する電極面積をS1、同じく第2の液晶層に接する電
極面積をS2とし、前記第1の液晶層厚をd1、第2の
液晶層厚をd2とするとき、以下の式5を満たすように
することにより、より一層の表示品位向上が可能であ
る。式5は、第1の液晶層の実効容量と第2の液晶層の
実効容量とを概略一定に保つ条件を示すものである。こ
れにより、中間表示電極が上下面が独立したパターンに
形成されても、両液晶層に均等な電圧が印加され、常に
所望の表示品位が達成できる。Further, when the liquid crystal display element according to the embodiment of the present invention has a liquid crystal layer having a multilayer structure, the electrode area of the electrode surface corresponding to one pixel of the intermediate electrode group is in contact with the first liquid crystal layer. Where S1 is the area of the electrode in contact with the second liquid crystal layer, S1 is the thickness of the first liquid crystal layer, and d2 is the thickness of the second liquid crystal layer. The display quality can be further improved. Equation 5 shows a condition for keeping the effective capacitance of the first liquid crystal layer and the effective capacitance of the second liquid crystal layer approximately constant. Thereby, even if the intermediate display electrode is formed in an independent pattern on the upper and lower surfaces, a uniform voltage is applied to both liquid crystal layers, and a desired display quality can always be achieved.
【0033】
(S1/d1−S2/d2の絶対値)/(S1/d1)≦0.1
…式5
以上のように、駆動方法に合わせて適正化された構造の
液晶表示素子においては、上述したゲート電位切替え時
の画素電位の瞬時変動に関しても、結果的に信号線との
間の容量を低下させる方向に設計されることになるた
め、この現象に由来する画素変動量も制御することがで
きる。(Absolute value of S1 / d1−S2 / d2) / (S1 / d1) ≦ 0.1 Equation 5 As described above, in the liquid crystal display element having a structure optimized according to the driving method, Regarding the instantaneous variation of the pixel potential at the time of the gate potential switching described above, the design is also made in a direction to reduce the capacitance between the pixel line and the signal line. Can be.
【0034】図7は本発明の実施形態に係る二層構造の
液晶層を有する液晶表示素子を示す断面図である。図7
において図3と同じ部分については、図3と同じ参照符
号を付してその詳細な説明は省略する。FIG. 7 is a sectional view showing a liquid crystal display device having a liquid crystal layer having a two-layer structure according to an embodiment of the present invention. FIG.
3, the same reference numerals as in FIG. 3 denote the same parts as in FIG. 3, and a detailed description thereof will be omitted.
【0035】図7において、下側基板4には、画素電極
6、TFT、および平坦化層7が形成されている。具体
的には、下側基板4上にゲート電極8が形成されてお
り、ゲート電極8上に絶縁体層12を介して半導体層
(チャネル)9が形成されており、半導体層9の両側に
信号電極に接続するドレイン電極10および画素電極6
に接続するソース電極11が形成されている。さらに、
このTFTを埋設するようにして平坦化層7が設けられ
ている。TFT、特に半導体層(チャネル)9は誘電体
による絶縁膜(図示せず)に被覆されている。このチャ
ネルを被覆する誘電体としては、通常窒化珪素(SiN
x)が用いられるが、より誘電率の高い材料、例えばタ
ンタル酸化物(Ta2 O5 )やビスマス−ストロンチウ
ム−錫酸化物(Bi−Sr−Ti−O)等を用いれば、
チャネル直上の局所的な電場の軽減に効果的である。In FIG. 7, on the lower substrate 4, a pixel electrode 6, a TFT, and a flattening layer 7 are formed. Specifically, a gate electrode 8 is formed on the lower substrate 4, and a semiconductor layer (channel) 9 is formed on the gate electrode 8 via an insulator layer 12. Drain electrode 10 and pixel electrode 6 connected to signal electrode
Is formed. further,
A flattening layer 7 is provided so as to bury the TFT. The TFT, in particular, the semiconductor layer (channel) 9 is covered with an insulating film (not shown) made of a dielectric. As a dielectric covering this channel, silicon nitride (SiN
x) is used. If a material having a higher dielectric constant, for example, tantalum oxide (Ta 2 O 5 ) or bismuth-strontium-tin oxide (Bi-Sr-Ti-O) is used,
This is effective in reducing the local electric field immediately above the channel.
【0036】このような構成を有する液晶表示素子にお
いては、第1および第2の液晶層5,16の透過率が高
い際に暗表示とする表示方式の場合は、画素電極6は透
明電極材料を用い、平坦化層7に光吸収材料を用いる
か、裏面に黒色板を設置することが好ましい。第1およ
び第2の液晶層5,16の透過率が高い際に明表示とす
る表示方式の場合は、画素電極6は光反射材料を用いて
形成するか、光反射材料層で被覆することが好ましい。In the liquid crystal display device having such a configuration, in the case of a display system in which the first and second liquid crystal layers 5 and 16 perform dark display when the transmittance is high, the pixel electrode 6 is made of a transparent electrode material. It is preferable to use a light absorbing material for the flattening layer 7 or to provide a black plate on the back surface. In the case of a display system in which a bright display is performed when the transmittance of the first and second liquid crystal layers 5 and 16 is high, the pixel electrode 6 should be formed using a light reflecting material or covered with a light reflecting material layer. Is preferred.
【0037】画素電極6および中間電極14の下面は、
TFTの直上領域ではエッチングにより島状に抜かれて
いる。前記式5が満たされるように、前記第1の液晶層
に接する電極面積に対する前記第2の液晶層に接する電
極面積の比(S2/S1)と、前記第1の液晶層厚に対
する前記第1の液晶層厚の比(D2/D1)とは概略等
しく定められている。The lower surfaces of the pixel electrode 6 and the intermediate electrode 14
In the region directly above the TFT, it is removed in an island shape by etching. The ratio (S2 / S1) of the area of the electrode in contact with the second liquid crystal layer to the area of the electrode in contact with the first liquid crystal layer and the first liquid crystal layer with respect to the thickness of the first liquid crystal layer are set such that Equation 5 is satisfied. Of the liquid crystal layer (D2 / D1).
【0038】本発明の第2の発明の液晶表示素子に用い
られるTFT特性を調査した結果、前記閾電圧Vthの値
は約−5Vであった。また、前記液晶層厚D1が2μm
程度である液晶表示素子の場合、前記式1に現れる比:
(Vth−Vg )/(Vbg−Vg )の値(このとき、Vbg
は中間電極14に印加される電圧)が1/3程度になる
ような駆動方法を選ぶことにより、前記TFTチャネル
層の電位は誤動作を起こさない閾電圧以下に保たれる。As a result of examining the TFT characteristics used for the liquid crystal display device according to the second aspect of the present invention, the value of the threshold voltage Vth was about -5V. The liquid crystal layer thickness D1 is 2 μm.
In the case of a liquid crystal display device having a ratio of about:
The value of (Vth-Vg) / (Vbg-Vg) (in this case, Vbg
By selecting a driving method such that the voltage applied to the intermediate electrode 14 becomes about 1/3, the potential of the TFT channel layer is kept below a threshold voltage at which no malfunction occurs.
【0039】上記本発明の実施形態において、第1およ
び第2の液晶層5,16の構成には、現存する反射型表
示モードのいずれかを用いることができるが、特にPS
CTモードを利用することが好ましい。すなわち、液晶
材料として、コレステリック液晶とネマチック液晶の混
合物であるところのカイラルネマチック液晶を用い(液
晶分子配列の安定化をはかるため、さらにパーフルオロ
アルキル化合物系の材料を1%〜3%混合した複合液晶
材料を用いることも効果的である)、さらに第1の液晶
層5には液晶分子間の捻れ構造が右巻きの材料を用い、
また第2の液晶層16には左巻きの材料を用いる。この
構成によれば、種々の偏光成分を含む自然光が入射した
際に、第1の液晶層5において捻れ構造の周期から決ま
る所定の反射波長幅を持った右円偏光成分が反射散乱
し、さらにこの透過光中、第2の液晶層16において第
1の液晶層5と同様の機構で定まる所定の反射波長幅を
持った左円偏光成分が反射散乱することにより輝度の高
い明表示が電圧無印加時に得られる。また、10〜数十
Vの電圧を印加すると、両層の液晶分子は捻れ構造が溶
けて電場方向に並び、両層は透明状態となるので、平坦
化層7に光吸収材料を用いれば暗表示が得られる。In the above embodiment of the present invention , any of the existing reflective display modes can be used for the structure of the first and second liquid crystal layers 5 and 16.
It is preferable to use the CT mode. That is, a chiral nematic liquid crystal, which is a mixture of a cholesteric liquid crystal and a nematic liquid crystal, is used as a liquid crystal material (in order to stabilize the liquid crystal molecule alignment, a perfluoroalkyl compound-based material is further mixed at 1% to 3%. It is also effective to use a liquid crystal material). Further, for the first liquid crystal layer 5, a twisted structure between liquid crystal molecules is used in a right-handed material.
For the second liquid crystal layer 16, a left-handed material is used. According to this configuration, when natural light including various polarized light components is incident, the right circularly polarized light component having a predetermined reflection wavelength width determined by the period of the twisted structure is reflected and scattered in the first liquid crystal layer 5, and furthermore, In this transmitted light, a left circularly polarized light component having a predetermined reflection wavelength width determined by the same mechanism as that of the first liquid crystal layer 5 is reflected and scattered in the second liquid crystal layer 16, so that bright display with high luminance can be performed without a voltage mark. Obtained upon addition. When a voltage of 10 to several tens of volts is applied, the liquid crystal molecules of both layers dissolve the twisted structure and are arranged in the direction of the electric field, and both layers are in a transparent state. The display is obtained.
【0040】次に、本発明の効果を明確するために行っ
た実施例について説明する。なお、これらの実施例は、
本発明の理解を容易にする目的で記載されるものであ
り、本発明の要旨を変えない範囲で種々変更して用いる
ことができる。
(参考例1)
図3は、本発明の第1の参考例にかかる反射型液晶表示
素子を示す断面図である。この反射型液晶表示素子は、
以下のようにして作製する。Next, a description will be given of an embodiment performed to clarify the effects of the present invention. In addition, these examples are:
It is described for the purpose of facilitating the understanding of the present invention, and can be variously changed and used without changing the gist of the present invention. Reference Example 1 FIG. 3 is a sectional view showing a reflective liquid crystal display device according to a first reference example of the present invention. This reflective liquid crystal display element
It is produced as follows.
【0041】上側基板1としてのガラス基板上に、対向
電極2としてのITOを厚さ150nmで堆積した。中
間分離層13としてのガラス基板には、所定位置にエッ
チング処理によってスルーホール15を形成し、スルー
ホール15内にバンプ合金を溶融充填して表裏における
電気的な導通をとった後、両面にITOを厚さ150n
mで堆積し、これを島状にエッチングして各画素に対応
する中間電極14を形成した。On the glass substrate as the upper substrate 1, ITO as the counter electrode 2 was deposited to a thickness of 150 nm. A through hole 15 is formed in a predetermined position of the glass substrate as an intermediate separation layer 13 by etching, and a bump alloy is melt-filled in the through hole 15 to establish electrical continuity between the front and back surfaces. The thickness 150n
m, and this was etched in an island shape to form an intermediate electrode 14 corresponding to each pixel.
【0042】下側基板4としてのガラス基板上に、アン
ダーコート層としてのSiOxを厚さ500nmで堆積
した。さらにその上にMo−W合金を厚さ300nmで
堆積し、これをパターニングして信号電極と、それにつ
ながるドレイン電極10およびソース電極11を形成し
た。その上に活性層としてのa−Siを厚さ100nm
で堆積し、遮光層をマスクとして島状にパターニングし
て半導体層(チャネル)9を形成した。On a glass substrate as the lower substrate 4, SiOx as an undercoat layer was deposited to a thickness of 500 nm. Further, a Mo-W alloy was deposited thereon to a thickness of 300 nm, and this was patterned to form a signal electrode, and a drain electrode 10 and a source electrode 11 connected to the signal electrode. A-Si as an active layer is formed thereon to a thickness of 100 nm.
The semiconductor layer (channel) 9 was formed by patterning in an island shape using the light shielding layer as a mask.
【0043】次いで、この上にゲート絶縁膜12として
SiNxを厚さ350nmで堆積し、その上のチャネル
対応領域にゲート電極8としてAl、Moをそれぞれ厚
さ300nm、50nmで堆積し、これをパターニング
した。その後、イオンドーピング操作によりオーミック
コンタクト層としてのn+a−Siをゲート電極8の周
囲に形成した。さらに、この全面にSiNxを厚さ20
0nmで堆積し、マトリクス状電極群の端部パッド電極
上およびソース電極上のSiNxをエッチング除去し
た。Next, SiNx is deposited thereon as a gate insulating film 12 to a thickness of 350 nm, and Al and Mo are deposited as a gate electrode 8 in a thickness of 300 nm and 50 nm as a gate electrode 8 on the channel corresponding region, respectively. did. Thereafter, n + a-Si as an ohmic contact layer was formed around the gate electrode 8 by an ion doping operation. Further, SiNx having a thickness of 20
Deposition was performed at 0 nm, and SiNx on the end pad electrode and the source electrode of the matrix electrode group was removed by etching.
【0044】次いで、上記TFTを埋設するようにし
て、平坦化層7として黒色顔料を分散した感光性アクリ
ル樹脂CK−S201(富士ハントテクノロジー社製、
商品名)を厚さ1.8μm堆積し、これにパターニング
してコンタクトホールを形成し、コンタクトホール内に
バンプ合金を溶融充填した。その上に画素電極6として
のITOを厚さ100nmで堆積しパターニングした。Next, a photosensitive acrylic resin CK-S201 (Fuji Hunt Technology Co., Ltd.) in which a black pigment is dispersed as
(Trade name) was deposited to a thickness of 1.8 μm, and was patterned to form a contact hole, and the contact hole was melt-filled with a bump alloy. An ITO as the pixel electrode 6 was deposited thereon with a thickness of 100 nm and patterned.
【0045】次に、対向電極2、画素電極6の液晶材料
と接する面、および中間電極14の両面に配向膜として
ポリイミド オプトマーAL−3046(日本合成ゴム
社製、商品名)を厚さ70nmでスピンコートにより形
成した。また、上下基板面には、張り合わせのためのエ
ポキシ接着剤を所定の位置に常法により付与した。基板
面に直径2μmの樹脂製のスペーサボールを密度100
個/mm2 以下になるように散布し、画素電極が重なる
ようにして3つの基板を組み合わせた。Next, a polyimide optomer AL-3046 (trade name, manufactured by Nippon Synthetic Rubber Co., Ltd.) having a thickness of 70 nm was formed as an alignment film on the surface of the counter electrode 2, the pixel electrode 6 in contact with the liquid crystal material, and on both surfaces of the intermediate electrode 14. It was formed by spin coating. Further, an epoxy adhesive for bonding was applied to predetermined positions on the upper and lower substrate surfaces by a conventional method. A resin spacer ball having a diameter of 2 μm is placed on the substrate surface at a density of 100.
Pieces / mm 2 or less, and the three substrates were combined so that the pixel electrodes overlap.
【0046】最後に、ネマチック液晶材料E48(ME
RCK社製、商品名)59部、カイラル物質CB15
(MERCK社製、商品名)41部を混合した第1の液
晶材料を上部基板側の間隙に注入して第1の液晶層5を
形成した。次いで、ネマチック液晶E48 61部、カ
イラル物質C15 39部を混合した第2の液晶材料を
下部基板側の間隙に注入して第2の液晶層16を形成し
た。Finally, a nematic liquid crystal material E48 (ME
RCK, trade name) 59 parts, chiral substance CB15
A first liquid crystal material mixed with 41 parts (trade name, manufactured by MERCK) was injected into the gap on the upper substrate side to form a first liquid crystal layer 5. Next, a second liquid crystal material in which 61 parts of nematic liquid crystal E486 and 39 parts of chiral substance C15 were mixed was injected into the gap on the lower substrate side to form a second liquid crystal layer 16.
【0047】上記のようにして図3に示す反射型液晶表
示素子を作製した。この反射型液晶表示素子において、
チャネル領域とゲート電極の直上の電極層までの最大距
離は約1.7μmであった。この反射型液晶表示素子に
ついて開口率、反射率、コントラストを駆動電圧14V
で駆動して調べたところ、開口率は80%であり、反射
率は65%であり、コントラストは80であった。
(参考例2)
図4は本発明の第2の参考例にかかる反射型液晶表示素
子を示す断面図である。この構造においては、平坦化層
7に、中心部にソース電極11が露出した、いわゆるす
り鉢状のコンタクトホールを形成している。The reflection type liquid crystal display device shown in FIG. 3 was manufactured as described above. In this reflective liquid crystal display device,
The maximum distance between the channel region and the electrode layer immediately above the gate electrode was about 1.7 μm. The aperture ratio, the reflectance, and the contrast of this reflective liquid crystal display element were adjusted to a driving voltage of 14 V.
As a result, the aperture ratio was 80%, the reflectance was 65%, and the contrast was 80. Reference Example 2 FIG. 4 is a cross-sectional view showing a reflective liquid crystal display device according to a second reference example of the present invention. In this structure, a so-called mortar-shaped contact hole in which the source electrode 11 is exposed at the center is formed in the planarization layer 7.
【0048】中間分離層13としての樹脂基板として、
第2の液晶材料の選択反射波長域(570nmを中心と
する波長域)に属する光の常光成分と異常光成分の位相
をほぼ1/2波長分ずらすことのできる樹脂材料を用い
ること、平坦化層7にすり鉢状のコンタクトホールを形
成することを除いては参考例1と同様にして図4に示す
反射型液晶表示素子を作製した。As a resin substrate as the intermediate separation layer 13,
Using a resin material capable of shifting the phases of the ordinary light component and the extraordinary light component of the light belonging to the selective reflection wavelength range (wavelength centered at 570 nm) of the second liquid crystal material by approximately 1/2 wavelength; A reflective liquid crystal display device shown in FIG. 4 was produced in the same manner as in Reference Example 1 except that a mortar-shaped contact hole was formed in the layer 7.
【0049】この反射型液晶表示素子において、チャネ
ル領域とゲート電極の直上の電極層までの最大距離は約
1.7μmであった。この反射型液晶表示素子について
開口率、反射率、コントラストを駆動電圧14Vで駆動
して調べたところ、開口率は80%であり、反射率は6
5%であり、コントラストは75であった。
(参考例3)
図5は本発明の第3の参考例にかかる反射型液晶表示素
子を示す断面図である。この構造は、ソース電極11を
画素電極6で兼ねた構成であり、これにより平坦化層7
を省略したものである。In this reflection type liquid crystal display device, the maximum distance between the channel region and the electrode layer immediately above the gate electrode was about 1.7 μm. When the aperture ratio, the reflectance, and the contrast of this reflective liquid crystal display element were examined by driving at a driving voltage of 14 V, the aperture ratio was 80%, and the reflectance was 6%.
5% and the contrast was 75. Reference Example 3 FIG. 5 is a sectional view showing a reflective liquid crystal display device according to a third reference example of the present invention. In this structure, the source electrode 11 is also used as the pixel electrode 6, whereby the planarizing layer 7 is formed.
Is omitted.
【0050】この構造を有する反射型液晶表示素子は、
次のようにして作製した。まず、電極付き上側基板1お
よび中間分離層13を実施例1と同様に作製した。次
に、下側基板4としてのガラス基板上に、アンダーコー
ト層としてのSiOxを厚さ500nmで堆積した。そ
の上にMo−W合金を厚さ200nmで堆積し、これを
パタ−ニングして補助信号電極17を形成した後、その
上にITOを厚さ100nmで堆積し、これをパタ−ニ
ングして信号電極とそれにつながるドレイン電極10お
よびソース電極と一体化した画素電極6を形成した。次
いで、この上にオーミックコンタクト層としてのn+ a
−Siを厚さ50nm、活性層としてa−Siを厚さ3
0nmでそれぞれ堆積し、島状にパタ−ニングして半導
体層(チャネル)9を形成した。The reflection type liquid crystal display device having this structure is:
It was produced as follows. First, the upper substrate with electrode 1 and the intermediate separation layer 13 were produced in the same manner as in Example 1. Next, SiOx as an undercoat layer was deposited to a thickness of 500 nm on a glass substrate as the lower substrate 4. A Mo-W alloy is deposited thereon with a thickness of 200 nm, and is patterned to form an auxiliary signal electrode 17. After that, ITO is deposited thereon with a thickness of 100 nm, and this is patterned. The pixel electrode 6 integrated with the signal electrode and the drain electrode 10 and the source electrode connected to the signal electrode was formed. Next, n + a as an ohmic contact layer
-Si having a thickness of 50 nm and a-Si having a thickness of 3 as an active layer.
Semiconductor layers (channels) 9 were formed by depositing 0 nm each and patterning them in an island shape.
【0051】次いで、その上にゲート絶縁膜12として
SiNxを厚さ300nmで、ゲート電極8としてA
l、Moをそれぞれ厚さ300nm、50nmで堆積
し、これをパタ−ニングした。次いで、この全面にSi
Nxを厚さ200nmで堆積し、マトリクス状電極群の
端部パッド電極上をエッチング除去した。Then, a 300 nm-thick SiNx is formed thereon as the gate insulating film 12 and A is formed as the gate electrode 8.
1 and Mo were deposited to a thickness of 300 nm and 50 nm, respectively, and this was patterned. Next, Si
Nx was deposited to a thickness of 200 nm, and the end pad electrodes of the matrix electrode group were removed by etching.
【0052】最後に、3つの基板を組合せる際に、下側
基板4の外側に黒色板18を同時に貼り合わせること以
外は参考例1と同様にして第1および第2の液晶層の形
成を行った。Lastly, when combining the three substrates, the first and second liquid crystal layers are formed in the same manner as in Reference Example 1 except that the black plate 18 is simultaneously bonded to the outside of the lower substrate 4. went.
【0053】このようにして、図5に示す反射型液晶表
示素子を作製した。この反射型液晶表示素子において、
チャネル領域とゲート電極の直上の電極層までの最大距
離は約2μmであった。この反射型液晶表示素子につい
て開口率、反射率、コントラストを駆動電圧15Vで駆
動して調べたところ、開口率は60%であり、反射率は
55%であり、コントラストは60であった。
(比較例1)図6は、比較例1にかかる反射型液晶表示
素子を示す断面図である。この反射型液晶表示素子は、
以下のようにして作製する。Thus, the reflection type liquid crystal display device shown in FIG. 5 was manufactured. In this reflective liquid crystal display device,
The maximum distance between the channel region and the electrode layer immediately above the gate electrode was about 2 μm. When the aperture ratio, the reflectance, and the contrast of this reflective liquid crystal display element were examined by driving at a driving voltage of 15 V, the aperture ratio was 60%, the reflectance was 55%, and the contrast was 60. Comparative Example 1 FIG. 6 is a sectional view showing a reflective liquid crystal display device according to Comparative Example 1. This reflective liquid crystal display element
It is produced as follows.
【0054】まず、電極付き上側基板1および中間分離
層13を実施例1と同様に作製した。次に、下側基板4
としてのガラス基板上に、Mo−Ta合金を厚さ250
nmで堆積し、これをパタ−ニングしてゲート電極8を
形成した。この上にゲート絶縁膜12としてSiOxを
厚さ300nm、SiNxを厚さ50nmそれぞれ堆積
した後、連続して活性層としてa−Siを厚さ50n
m、チャネル保護膜としてSiNxを厚さ200nmで
それぞれ堆積した。チャネル保護膜を島状にエッチング
形成した後、オーミックコンタクト層としてn+ a−S
iを厚さ50nmで堆積し、a−Siおよびn+ a−S
iを島状にエッチングして半導体層(チャネル)9を形
成した。また、ゲート電極の取り出し部のゲート絶縁膜
を除去した。First, the upper substrate with electrode 1 and the intermediate separation layer 13 were produced in the same manner as in Example 1. Next, the lower substrate 4
A Mo-Ta alloy having a thickness of 250
The gate electrode 8 was formed by patterning. After depositing SiOx as a gate insulating film 12 thereon to a thickness of 300 nm and SiNx to a thickness of 50 nm, a-Si is continuously formed as an active layer to a thickness of 50 n.
m, SiNx was deposited to a thickness of 200 nm as a channel protective film. After the channel protective film is formed in an island shape by etching, n + a-S is formed as an ohmic contact layer.
i with a thickness of 50 nm, a-Si and n + a-S
The semiconductor layer (channel) 9 was formed by etching i in an island shape. Further, the gate insulating film at the portion where the gate electrode was taken out was removed.
【0055】次いで、この上にCr、Alをそれぞれ厚
さ50nm、300nmで堆積し、これをパタ−ニング
して信号電極とそれにつながるドレイン電極10および
ソース電極11を形成した。信号電極をマスクとしてソ
ース−ドレイン間のn+ a−Siをチャネル保護膜にと
共に選択的にエッチング除去した。この全面にSiNx
を厚さ200nmで堆積し、マトリクス状電極群の端部
パッド電極上およびソース電極上のSiNxをエッチン
グにより除去した。Next, Cr and Al were deposited thereon to a thickness of 50 nm and 300 nm, respectively, and were patterned to form a signal electrode and a drain electrode 10 and a source electrode 11 connected to the signal electrode. Using the signal electrode as a mask, n + a-Si between the source and the drain was selectively removed by etching together with the channel protective film. This whole surface is SiNx
Was deposited to a thickness of 200 nm, and SiNx on the end pad electrode and the source electrode of the matrix electrode group were removed by etching.
【0056】次いで、平坦化層7として黒色顔料を分散
した感光性アクリル樹脂CK−S201(富士ハントテ
クノロジー社製、商品名)を厚さ1.8μmで堆積し、
これをパタ−ニングしてソース電極を露出させた。この
上に画素電極6としてITOを厚さ100nmで堆積し
パターニングした。Next, a photosensitive acrylic resin CK-S201 (trade name, manufactured by Fuji Hunt Technology Co., Ltd.) in which a black pigment was dispersed was deposited to a thickness of 1.8 μm as a flattening layer 7.
This was patterned to expose the source electrode. ITO was deposited thereon as a pixel electrode 6 to a thickness of 100 nm and patterned.
【0057】最後に、参考例1と同様にして第1および
第2の液晶層を形成して図6に示す従来の反射型液晶表
示素子を作製した。この反射型液晶表示素子において、
チャネル領域とゲート電極の直上の電極層までの最大距
離は約1.2μmであった。この反射型液晶表示素子に
ついて開口率、反射率、コントラストを駆動電圧14V
で駆動して調べたところ、開口率は80%であったが、
ゲート電極の上方の電極の影響により、通常のアクティ
ブマトリクス駆動で安定した表示を行うことは不可能で
あった。
(実施例1)
図7は、本発明の第1の実施例にかかる反射型液晶表示
素子を示す断面図である。この反射型液晶表示素子は、
以下のようにして作製する。Finally, the first and second liquid crystal layers were formed in the same manner as in Reference Example 1 to produce the conventional reflection type liquid crystal display device shown in FIG. In this reflective liquid crystal display device,
The maximum distance between the channel region and the electrode layer immediately above the gate electrode was about 1.2 μm. The aperture ratio, the reflectance, and the contrast of this reflective liquid crystal display element were adjusted to a driving voltage of 14 V.
The aperture ratio was 80% when examined by driving with
Due to the influence of the electrode above the gate electrode, stable display cannot be performed by ordinary active matrix driving. Example 1 FIG. 7 is a cross-sectional view showing a reflective liquid crystal display device according to Example 1 of the present invention. This reflective liquid crystal display element
It is produced as follows.
【0058】上側電極1としてのガラス基板上に、対向
電極2としてのITOを厚さ150nmで堆積した。中
間分離層13としてのガラス基板には、所定位置にエッ
チング処理によってスルーホール15を形成し、スルー
ホール15内にバンプ合金を溶融充填して表裏における
電気的な導通をとった後、両面にITOを厚さ150n
mで堆積し、これを島状にエッチングして各画素に対応
する中間電極14を形成した。 On the glass substrate as the upper electrode 1, ITO as the counter electrode 2 was deposited to a thickness of 150 nm. A through hole 15 is formed in a predetermined position of the glass substrate as an intermediate separation layer 13 by etching, and a bump alloy is melt-filled in the through hole 15 to establish electrical continuity between the front and back surfaces. The thickness 150n
deposited by m, and forms the shape of the intermediate electrode 14 corresponding to each pixel by etching it into an island shape.
【0059】下側基板4としてのガラス基板上に、Mo
−Ta合金を厚さ250nmで堆積し、これをパタ−ニ
ングしてゲート電極8を形成した。この上にゲート絶縁
膜12としてSiOxを厚さ300nm、SiNxを厚
さ50nmでそれぞれ堆積した後、連続して活性層とし
てa−Siを厚さ50nm、チャネル保護膜としてSi
Nxを厚さ200nmでそれぞれ堆積した。チャネル保
護膜を島状にエッチング形成した後、オーミックコンタ
クト層としてのn+ a−Siを厚さ50nmで堆積し、
a−Siおよびn+ a−Siを島状にエッチングして半
導体層(チャネル)9を形成した。なお、ゲート電極の
取り出し部のゲート絶縁膜を除去した。On a glass substrate as the lower substrate 4, Mo
A -Ta alloy was deposited to a thickness of 250 nm, and this was patterned to form a gate electrode 8. After depositing SiOx to a thickness of 300 nm and SiNx to a thickness of 50 nm as a gate insulating film 12 thereon, a-Si is continuously formed as an active layer to a thickness of 50 nm and Si is used as a channel protection film.
Nx was deposited in a thickness of 200 nm each. After etching the channel protective film into an island shape, n + a-Si as an ohmic contact layer is deposited to a thickness of 50 nm,
The semiconductor layer (channel) 9 was formed by etching a-Si and n + a-Si into an island shape. Note that the gate insulating film at the gate electrode take-out portion was removed.
【0060】次いで、この上にCr、Alをそれぞれ厚
さ50nm、300nmで堆積し、これをパタ−ニング
して信号電極と、それにつながるドレイン電極10およ
びソース電極11を形成した。信号電極をマスクとして
ソース−ドレイン間のn+ a−Siをチャネル保護膜と
共に選択的にエッチングにより除去した。さらに、この
全面にSiNxを厚さ200nmで堆積し、マトリクス
状電極群の端部パッド電極上およびソース電極上のSi
Nxをエッチング除去した。Next, Cr and Al were deposited thereon with a thickness of 50 nm and 300 nm, respectively, and were patterned to form a signal electrode and a drain electrode 10 and a source electrode 11 connected to the signal electrode. Using the signal electrode as a mask, n + a-Si between the source and the drain was selectively removed by etching together with the channel protective film. Further, SiNx is deposited to a thickness of 200 nm on the entire surface, and SiNx is deposited on the end pad electrode and the source electrode of the matrix electrode group.
Nx was removed by etching.
【0061】次いで、この上に平坦化層7として、黒色
顔料を分散した感光性アクリル樹脂CK−S201(富
士ハントテクノロジー社製、商品名)を厚さ2.6μm
で堆積し、これをパタ−ニングして中心部にソース電極
11が露出したすり鉢状のコンタクトホールを形成し
た。この上に画素電極6としてITOを厚さ100nm
で堆積しパタ−ニングした。このとき、画素電極6はT
FTの下に位置するゲート電極8が形成される位置の直
上をエッチングにより除去することにより形成した。Next, a photosensitive acrylic resin CK-S201 (trade name, manufactured by Fuji Hunt Technology Co., Ltd.) in which a black pigment is dispersed is 2.6 μm thick as a flattening layer 7 thereon.
This was patterned, and this was patterned to form a mortar-shaped contact hole in which the source electrode 11 was exposed at the center. On top of this, ITO is formed as a pixel electrode 6 with a thickness of 100 nm.
And deposited. At this time, the pixel electrode 6
It was formed by removing the portion immediately above the position where the gate electrode 8 located below the FT was formed by etching.
【0062】次に、対向電極2、画素電極6の液晶材料
と接する面、および中間電極14の両面に配向膜として
ポリイミド オプトマーAL−3046(日本合成ゴム
社製、商品名)を厚さ70nmでスピンコートにより形
成した。また、上下基板面には、張り合わせのためのエ
ポキシ接着剤を所定の位置に常法により付与した。基板
面に直径2μmの樹脂製のスペーサボールを密度100
個/mm2 以下になるように散布し、画素電極が重なる
ようにして3つの基板を組み合わせた。Next, a polyimide optomer AL-3046 (trade name, manufactured by Nippon Synthetic Rubber Co., Ltd.) having a thickness of 70 nm was formed as an alignment film on the surface of the counter electrode 2, the pixel electrode 6 in contact with the liquid crystal material, and on both surfaces of the intermediate electrode 14. It was formed by spin coating. Further, an epoxy adhesive for bonding was applied to predetermined positions on the upper and lower substrate surfaces by a conventional method. A resin spacer ball having a diameter of 2 μm is placed on the substrate surface at a density of 100.
Pieces / mm 2 or less, and the three substrates were combined so that the pixel electrodes overlap.
【0063】最後に、ネマチック液晶材料E48 59
部、カイラル物質CB15 41部を混合した第1の液
晶材料を上部基板側の間隙に注入して第1の液晶層5を
形成した。次いで、ネマチック液晶E48 61部、カ
イラル物質C15 39部を混合した第2の液晶材料を
下部基板側の間隙に注入して第2の液晶層16を形成し
た。Finally, the nematic liquid crystal material E48 59
, A first liquid crystal material mixed with 41 parts of a chiral substance CB15 was injected into the gap on the upper substrate side to form a first liquid crystal layer 5. Next, a second liquid crystal material in which 61 parts of nematic liquid crystal E486 and 39 parts of chiral substance C15 were mixed was injected into the gap on the lower substrate side to form a second liquid crystal layer 16.
【0064】上記のようにして図7に示す反射型液晶表
示素子を作製した。この反射型液晶表示素子は、上記式
1〜式5を満足するものであった。この反射型液晶表示
素子について開口率、反射率、コントラストを駆動電圧
14Vで駆動して調べたところ、開口率は70%であ
り、反射率は65%であり、コントラストは75であっ
た。
(実施例2)
図8は本発明の第2の実施例にかかる反射型液晶表示素
子を示す断面図である。この構造は、ソース電極11に
画素電極6が同一平面内で接続された構成であり、これ
により平坦化層7を省略したものである。また、この構
造はTFT直上の中間電極14が除去されているもので
ある。As described above, the reflection type liquid crystal display device shown in FIG. 7 was manufactured. This reflection type liquid crystal display element satisfied the above-mentioned expressions 1 to 5. When the aperture ratio, the reflectance, and the contrast of this reflective liquid crystal display element were examined by driving at a driving voltage of 14 V, the aperture ratio was 70%, the reflectance was 65%, and the contrast was 75. Example 2 FIG. 8 is a sectional view showing a reflective liquid crystal display device according to Example 2 of the present invention. In this structure, the pixel electrode 6 is connected to the source electrode 11 in the same plane, and the flattening layer 7 is omitted. In this structure, the intermediate electrode 14 immediately above the TFT is removed.
【0065】中間分離層13としての樹脂基板として、
第2の液晶材料の選択反射波長域(570nmを中心と
する波長域)に属する光の常光成分と異常光成分の位相
をほぼ1/2波長分ずらすことのできる樹脂材料を用い
ること、TFT(ゲート電極)直上の中間分離層13の
下面の中間電極をエッチングにより除去すること、およ
び平坦化層7を設けないことを除いては実施例1と同様
にして、上部基板1、中間分離層13、および下側基板
4を作製した。As a resin substrate as the intermediate separation layer 13,
Using a resin material capable of shifting the phase of the ordinary light component and the extraordinary light component of the light belonging to the selective reflection wavelength range (wavelength centered at 570 nm) of the second liquid crystal material by approximately 波長 wavelength; The upper substrate 1 and the intermediate isolation layer 13 were formed in the same manner as in Example 1 except that the intermediate electrode on the lower surface of the intermediate isolation layer 13 immediately above the gate electrode was removed by etching and the flattening layer 7 was not provided. , And the lower substrate 4.
【0066】最後に、3つの基板を組合せる際に、下側
基板4の外側に黒色板18を同時に貼り合わせること以
外は実施例1と同様にして第1および第2の液晶層の形
成を行った。このようにして、図8に示す反射型液晶表
示素子を作製した。この反射型液晶表示素子は、上記式
1〜式5を満足するものであった。Finally, when combining the three substrates, the first and second liquid crystal layers are formed in the same manner as in Example 1 except that the black plate 18 is simultaneously bonded to the outside of the lower substrate 4. went. Thus, the reflective liquid crystal display device shown in FIG. 8 was manufactured. This reflection type liquid crystal display element satisfied the above-mentioned expressions 1 to 5.
【0067】この反射型液晶表示素子について開口率、
反射率、コントラストを駆動電圧14Vで駆動して調べ
たところ、開口率は70%であり、反射率は60%であ
り、コントラストは65であった。
(比較例2)図9は、比較例2にかかる反射型液晶表示
素子を示す断面図である。この反射型液晶表示素子は、
以下のようにして作製する。The reflection type liquid crystal display element has an aperture ratio,
When the reflectance and the contrast were examined by driving at a driving voltage of 14 V, the aperture ratio was 70%, the reflectance was 60%, and the contrast was 65. Comparative Example 2 FIG. 9 is a sectional view showing a reflective liquid crystal display device according to Comparative Example 2. This reflective liquid crystal display element
It is produced as follows.
【0068】画素電極6および中間電極14におけるT
FTおよびマトリクス状電極群の直上位置のエッチング
を行わないこと以外は実施例1と同様にして対向電極2
付き上側基板1、中間電極14付き中間分離層13、お
よびTFTおよび電極付き下側基板4を作製した。T at the pixel electrode 6 and the intermediate electrode 14
The same procedure as in Example 1 was carried out except that the FT and the position immediately above the matrix electrode group were not etched.
The upper substrate 1 with an electrode, the intermediate separation layer 13 with an intermediate electrode 14, and the lower substrate 4 with a TFT and an electrode were produced.
【0069】次いで、上下基板面に散布する樹脂製のス
ペーサボールの直径がいずれも2μmである点を除いて
実施例1と同様にして第1および第2の液晶層の形成を
行った。このようにして、図9に示す従来の反射型液晶
表示素子を作製した。この反射型液晶表示素子は、上記
式1および式4が成立しないものであった。Next, the first and second liquid crystal layers were formed in the same manner as in Example 1 , except that the diameter of each of the resin-made spacer balls sprayed on the upper and lower substrate surfaces was 2 μm. Thus, the conventional reflective liquid crystal display device shown in FIG. 9 was manufactured. In this reflection type liquid crystal display device, the above-mentioned formulas 1 and 4 were not satisfied.
【0070】この反射型液晶表示素子について開口率、
反射率、コントラストを駆動電圧14Vで駆動して調べ
たところ、開口率は80%であったが、ゲート電極の上
方の電極の影響により、通常のアクティブマトリクス駆
動で安定した表示を行うことは不可能であった。The reflection type liquid crystal display device has an aperture ratio,
When the reflectivity and contrast were examined by driving at a driving voltage of 14 V, the aperture ratio was 80%. However, due to the influence of the electrode above the gate electrode, stable display could not be performed by ordinary active matrix driving. It was possible.
【0071】[0071]
【0072】[0072]
【発明の効果】以上説明したように、本発明の反射型液
晶表示素子は、TFT絶縁状態におけるリーク電流量を
実用上問題ない程度に抑えるか、さらに厳密にはTFT
チャネル層に閾電圧を超える電位がかからないような構
成とすることで、TFTの誤動作、画素電位の瞬時変動
を抑制しながら、開口率および反射輝度が共に高いもの
である。さらに、表示電極面積と液晶層圧の間に一定の
関係を設けることにより、多層の液晶層各々に対して常
に適性な電圧配分が可能となる。As described above, according to the reflection type liquid crystal display device of the present invention, the amount of leakage current in the TFT insulating state is suppressed to a level that does not cause a practical problem, or more strictly, the TFT
By adopting a structure in which a potential exceeding the threshold voltage is not applied to the channel layer, both the aperture ratio and the reflection luminance are high while suppressing the malfunction of the TFT and the instantaneous fluctuation of the pixel potential. Further, by providing a constant relationship between the display electrode area and the liquid crystal layer pressure, an appropriate voltage distribution can be always applied to each of the multilayer liquid crystal layers.
【図1】アクティブマトリクス型液晶表示素子のId −
Vgs曲線。FIG. 1 shows an Id of an active matrix type liquid crystal display device.
Vgs curve.
【図2】アクティブマトリクス型液晶表示素子のId 最
小値の画素電位依存性を示す特性図。FIG. 2 is a characteristic diagram showing a pixel potential dependency of a minimum value of Id of an active matrix type liquid crystal display element.
【図3】本発明の第1の参考例にかかる反射型液晶表示
素子を示す断面図。FIG. 3 is a sectional view showing a reflective liquid crystal display device according to a first reference example of the present invention.
【図4】本発明の第2の参考例にかかる反射型液晶表示
素子を示す断面図。FIG. 4 is a sectional view showing a reflective liquid crystal display device according to a second reference example of the present invention.
【図5】本発明の第3の参考例にかかる反射型液晶表示
素子を示す断面図。FIG. 5 is a sectional view showing a reflective liquid crystal display device according to a third reference example of the present invention.
【図6】比較例1にかかる反射型液晶表示素子を示す断
面図。FIG. 6 is a sectional view showing a reflective liquid crystal display element according to Comparative Example 1.
【図7】本発明の第1の実施例にかかる反射型液晶表示
素子を示す断面図。FIG. 7 is a sectional view showing a reflective liquid crystal display device according to the first embodiment of the present invention.
【図8】本発明の第2の実施例にかかる反射型液晶表示
素子を示す断面図。Sectional view showing such a reflective liquid crystal display device in the second embodiment of the present invention; FIG.
【図9】比較例2にかかる反射型液晶表示素子を示す断
面図。FIG. 9 is a sectional view showing a reflective liquid crystal display element according to Comparative Example 2.
1…上側基板、2…対向電極、3…スペーサ、4…下側
基板、5…第1の液晶層、6…画素電極、7…平坦化
層、8…ゲート電極、9…半導体層、10…ドレイン電
極、11…ソース電極、12…ゲート絶縁層、13…中
間分離層、14…中間電極、15…スルーホール、16
…第2の液晶層、17…補助信号電極、18…黒色板。DESCRIPTION OF SYMBOLS 1 ... Upper substrate, 2 ... Counter electrode, 3 ... Spacer, 4 ... Lower substrate, 5 ... First liquid crystal layer, 6 ... Pixel electrode, 7 ... Flattening layer, 8 ... Gate electrode, 9 ... Semiconductor layer, 10 ... Drain electrode, 11 ... Source electrode, 12 ... Gate insulating layer, 13 ... Intermediate separation layer, 14 ... Intermediate electrode, 15 ... Through hole, 16
... second liquid crystal layer, 17 ... auxiliary signal electrode, 18 ... black plate.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−150532(JP,A) 特開 平7−302912(JP,A) 特開 平9−90424(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-150532 (JP, A) JP-A-7-302912 (JP, A) JP-A-9-90424 (JP, A) (58) Field (Int.Cl. 7 , DB name) G02F 1/1368
Claims (4)
相互に接続した中間電極を有する中間分離層と、対向電
極を有する第2の基板と、前記第1の基板上に形成され
た薄膜トランジスタと、前記画素電極および中間電極の
一方が対向するように配置した前記第1の基板および中
間分離層間に挟持された第1の液晶層と、前記中間電極
の他方および対向電極が対向するように配置した前記中
間分離層および第2の基板間に挟持された第2の液晶層
とを具備し、前記薄膜トランジスタは、前記第1の基板
上に形成されたゲート電極と、前記ゲート電極上にゲー
ト絶縁膜を介して形成された半導体層と、前記半導体層
の両側に設けられたソース電極およびドレイン電極とを
含み、前記半導体層は保護絶縁膜により被覆され、前記
画素電極、中間電極および対向電極の表面には配向膜が
形成され、以下の式1を満足することを特徴とする反射
型液晶表示素子。 {(Dg/εg)+(Dch/εch)}/ {(Dg/εg)+(Dch/εch)+(Dbg/εbg) +(Dlc/εlc)+(Dal/εal)} ≦(Vth−Vg)/(Vbg−Vg) ・・・式1 (式中、Dgは半導体層とゲート電極との間の距離、εg
はゲート絶縁膜の材料の平均誘電率、Dchは半導体層の
厚さ、εchは半導体層の材料の誘電率、Dbgは半導体層
上に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の
材料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは
第1の液晶層の液晶材料の誘電率最小値、Dalは第1の
液晶層に接する配向膜の厚さ、εalは第1の液晶層に接
する配向膜の材料の平均誘電率、Vbgは中間電極が採り
得る最大電圧、Vthは薄膜トランジスタの閾値、Vgは
薄膜トランジスタが遮断状態であるときのゲート電極電
圧である。)A first substrate having a pixel electrode; an intermediate separation layer having an intermediate electrode interconnected on both sides; a second substrate having a counter electrode; and a first substrate formed on the first substrate. A thin film transistor, a first liquid crystal layer sandwiched between the first substrate and an intermediate separation layer arranged so that one of the pixel electrode and the intermediate electrode faces each other, and the other of the intermediate electrodes and a counter electrode face each other. A second liquid crystal layer sandwiched between the intermediate separation layer and a second substrate, wherein the thin film transistor has a gate electrode formed on the first substrate, and a thin film transistor on the gate electrode. A semiconductor layer formed with a gate insulating film interposed therebetween, and a source electrode and a drain electrode provided on both sides of the semiconductor layer; the semiconductor layer is covered with a protective insulating film; An alignment film is formed on the surface of the counter electrode, and the following formula 1 is satisfied. {(Dg / εg) + (Dch / εch)} / {(Dg / εg) + (Dch / εch) + (Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} ≦ (Vth−Vg ) / (Vbg−Vg) Equation 1 (where Dg is the distance between the semiconductor layer and the gate electrode, εg
Is the average dielectric constant of the material of the gate insulating film, Dch is the thickness of the semiconductor layer, εch is the dielectric constant of the material of the semiconductor layer, Dbg is the thickness of the protective insulating film provided on the semiconductor layer, and εbg is the protective insulating film. Dlc is the thickness of the first liquid crystal layer , εlc is
The minimum value of the dielectric constant of the liquid crystal material of the first liquid crystal layer , Dal is the thickness of the alignment film in contact with the first liquid crystal layer, εal is the average dielectric constant of the material of the alignment film in contact with the first liquid crystal layer, and Vbg is the intermediate value. Vth is the threshold voltage of the thin film transistor, and Vg is the gate electrode voltage when the thin film transistor is in a cutoff state. )
相互に接続した中間電極を有する中間分離層と、対向電
極を有する第2の基板と、前記第1の基板上に形成され
た薄膜トランジスタと、前記画素電極および中間電極の
一方が対向するように配置した前記第1の基板および中
間分離層間に挟持された第1の液晶層と、前記中間電極
の他方および対向電極が対向するように配置した前記中
間分離層および第2の基板間に挟持された第2の液晶層
とを具備し、前記薄膜トランジスタは、前記第1の基板
上に形成されたゲート電極と、前記ゲート電極上にゲー
ト絶縁膜を介して形成された半導体層と、前記半導体層
の両側に設けられたソース電極およびドレイン電極とを
含み、前記半導体層は保護絶縁膜により被覆され、前記
画素電極、中間電極および対向電極の表面には配向膜が
形成され、前記中間電極の一方の前記薄膜トランジスタ
に対向する部分は除去されて、前記中間分離層が第1の
液晶層に接しており、以下の式1を満足することを特徴
とする反射型液晶表示素子。 {(Dg/εg)+(Dch/εch)}/ {(Dg/εg)+(Dch/εch)+(Dbg/εbg) +(Dlc/εlc)+(Dal/εal)} ≦(Vth−Vg)/(Vbg−Vg) ・・・式1 (式中、Dgは半導体層とゲート電極との間の距離、εg
はゲート絶縁膜の材料の平均誘電率、Dchは半導体層の
厚さ、εchは半導体層の材料の誘電率、Dbgは半導体層
上に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の
材料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは
第1の液晶層の液晶材料の誘電率最小値、Dalは第1の
液晶層に接する配向膜および中間分離層の厚さ、εalは
第1の液晶層に接する配向膜および中間分離層の材料の
平均誘電率、Vbgは中間電極が採り得る最大電圧、Vth
は薄膜トランジスタの閾値、Vgは薄膜トランジスタが
遮断状態であるときのゲート電極電圧である。)2. A first substrate having a pixel electrode, an intermediate separation layer having an intermediate electrode interconnected on both sides, a second substrate having a counter electrode, and a second substrate formed on the first substrate. A thin film transistor, a first liquid crystal layer sandwiched between the first substrate and an intermediate separation layer arranged so that one of the pixel electrode and the intermediate electrode faces each other, and the other of the intermediate electrodes and a counter electrode face each other. A second liquid crystal layer sandwiched between the intermediate separation layer and a second substrate, wherein the thin film transistor has a gate electrode formed on the first substrate, and a thin film transistor on the gate electrode. A semiconductor layer formed with a gate insulating film interposed therebetween, and a source electrode and a drain electrode provided on both sides of the semiconductor layer; the semiconductor layer is covered with a protective insulating film; And an alignment film is formed on the surface of the counter electrode, a portion of the intermediate electrode facing the thin film transistor is removed, and the intermediate separation layer is in contact with the first liquid crystal layer. A reflective liquid crystal display element characterized by satisfying. {(Dg / εg) + (Dch / εch)} / {(Dg / εg) + (Dch / εch) + (Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} ≦ (Vth−Vg ) / (Vbg−Vg) Equation 1 (where Dg is the distance between the semiconductor layer and the gate electrode, εg
Is the average dielectric constant of the material of the gate insulating film, Dch is the thickness of the semiconductor layer, εch is the dielectric constant of the material of the semiconductor layer, Dbg is the thickness of the protective insulating film provided on the semiconductor layer, and εbg is the protective insulating film. Dlc is the thickness of the first liquid crystal layer , εlc is
The minimum dielectric constant of the liquid crystal material of the first liquid crystal layer , Dal is the thickness of the alignment film and the intermediate separation layer in contact with the first liquid crystal layer, and εal is the material of the alignment film and the intermediate separation layer in contact with the first liquid crystal layer. Vbg is the maximum voltage that the intermediate electrode can take, Vth
Is a threshold value of the thin film transistor, and Vg is a gate electrode voltage when the thin film transistor is in a cutoff state. )
相互に接続した中間電極を有する中間分離層と、対向電
極を有する第2の基板と、前記第1の基板上に形成され
た薄膜トランジスタと、前記画素電極および中間電極の
一方が対向するように配置した前記第1の基板および中
間分離層間に挟持された第1の液晶層と、前記中間電極
の他方および対向電極が対向するように配置した前記中
間分離層および第2の基板間に挟持された第2の液晶層
とを具備し、前記薄膜トランジスタは、前記第1の基板
上に形成されたゲート電極と、前記ゲート電極上にゲー
ト絶縁膜を介して形成された半導体層と、前記半導体層
の両側に設けられたソース電極およびドレイン電極とを
含み、前記半導体層は保護絶縁膜により被覆され、前記
画素電極、中間電極および対向電極の表面には配向膜が
形成され、以下の式2ないし式4を満足することを特徴
とする反射型液晶表示素子。 ΔV=Vbg−Vs−Vth ・・・式2 ΔV≧0 ・・・式3 W(ΔV)2 ・Tf/ [L{Dbg/εbg)+(Dlc/εlc)+(Dal/εal)}・Ctotal] ≦0.1Vbg ・・・式4 (式中、Lは半導体層における導通時の電流方向の活性
化(チャネル)領域長さ、Wは前記電流方向と垂直な方
向の領域幅、Tfは画素の選択周期、Dbgは半導体層上
に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の材
料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは第
1の液晶層の液晶材料の誘電率最小値、Dalは第1の液
晶層に接する配向膜の厚さ、εalは第1の液晶層に接す
る配向膜の材料の平均誘電率、Vbgは中間電極が採り得
る最大電圧、Vsは薄膜トランジスタの駆動信号電極が
採り得る最小電圧、Vthは薄膜トランジスタの閾値、C
totalは薄膜トランジスタの画素電極側に接続された全
容量である。)3. A first substrate having a pixel electrode, an intermediate separation layer having an intermediate electrode interconnected on both surfaces, a second substrate having a counter electrode, and a first substrate formed on the first substrate. A thin film transistor, a first liquid crystal layer sandwiched between the first substrate and an intermediate separation layer arranged so that one of the pixel electrode and the intermediate electrode faces each other, and the other of the intermediate electrodes and a counter electrode face each other. A second liquid crystal layer sandwiched between the intermediate separation layer and a second substrate, wherein the thin film transistor has a gate electrode formed on the first substrate, and a thin film transistor on the gate electrode. A semiconductor layer formed with a gate insulating film interposed therebetween, and a source electrode and a drain electrode provided on both sides of the semiconductor layer; the semiconductor layer is covered with a protective insulating film; And a reflection type liquid crystal display device, wherein an alignment film is formed on the surface of the counter electrode, and the following Expressions 2 to 4 are satisfied. ΔV = Vbg−Vs−Vth Equation 2 ΔV ≧ 0 Equation 3 W (ΔV) 2 · Tf / [L {Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} · Ctotal ≦ 0.1 Vbg Equation 4 (where L is the length of an activation (channel) region in the semiconductor layer in the current direction during conduction, W is the region width in the direction perpendicular to the current direction, and Tf is the pixel. Where Dbg is the thickness of the protective insulating film provided on the semiconductor layer, εbg is the average dielectric constant of the material of the protective insulating film, Dlc is the thickness of the first liquid crystal layer, and εlc is the first liquid crystal layer. , Dal is the thickness of the alignment film in contact with the first liquid crystal layer, εal is the average dielectric constant of the material of the alignment film in contact with the first liquid crystal layer, and Vbg is the maximum possible value of the intermediate electrode. Voltage, Vs is the minimum voltage that the drive signal electrode of the thin film transistor can take, Vth is the threshold value of the thin film transistor, C
total is the total capacitance connected to the pixel electrode side of the thin film transistor. )
相互に接続した中間電極を有する中間分離層と、対向電
極を有する第2の基板と、前記第1の基板上に形成され
た薄膜トランジスタと、前記画素電極および中間電極の
一方が対向するように配置した前記第1の基板および中
間分離層間に挟持された第1の液晶層と、前記中間電極
の他方および対向電極が対向するように配置した前記中
間分離層および第2の基板間に挟持された第2の液晶層
とを具備し、前記薄膜トランジスタは、前記第1の基板
上に形成されたゲート電極と、前記ゲート電極上にゲー
ト絶縁膜を介して形成された半導体層と、前記半導体層
の両側に設けられたソース電極およびドレイン電極とを
含み、前記半導体層は保護絶縁膜により被覆され、前記
画素電極、中間電極および対向電極の表面には配向膜が
形成され、前記中間電極の一方の前記薄膜トランジスタ
に対向する部分は除去されて、前記中間分離層が第1の
液晶層に接しており、以下の式2ないし式4を満足する
ことを特徴とする反射型液晶表示素子。 ΔV=Vbg−Vs−Vth ・・・式2 ΔV≧0 ・・・式3 W(ΔV)2 ・Tf/ [L{Dbg/εbg)+(Dlc/εlc)+(Dal/εal)}・Ctotal] ≦0.1Vbg ・・・式4 (式中、Lは半導体層における導通時の電流方向の活性
化(チャネル)領域長さ、Wは前記電流方向と垂直な方
向の領域幅、Tfは画素の選択周期、Dbgは半導体層上
に設けられた保護絶縁膜の厚さ、εbgは保護絶縁膜の材
料の平均誘電率、Dlcは第1の液晶層の厚さ、εlcは第
1の液晶層の液晶材料の誘電率最小値、Dalは第1の液
晶層に接する配向膜および中間分離層の厚さ、εalは第
1の液晶層に接する配向膜および中間分離層の材料の平
均誘電率、Vbgは中間電極が採り得る最大電圧、Vsは
薄膜トランジスタの駆動信号電極が採り得る最小電圧、
Vthは薄膜トランジスタの閾値、Ctotalは薄膜トラン
ジスタの画素電極側に接続された全容量である。)4. A first substrate having a pixel electrode, an intermediate separation layer having an intermediate electrode interconnected on both surfaces, a second substrate having a counter electrode, and a first substrate formed on the first substrate. A thin film transistor, a first liquid crystal layer sandwiched between the first substrate and an intermediate separation layer arranged so that one of the pixel electrode and the intermediate electrode faces each other, and the other of the intermediate electrodes and a counter electrode face each other. A second liquid crystal layer sandwiched between the intermediate separation layer and a second substrate, wherein the thin film transistor has a gate electrode formed on the first substrate, and a thin film transistor on the gate electrode. A semiconductor layer formed with a gate insulating film interposed therebetween, and a source electrode and a drain electrode provided on both sides of the semiconductor layer; the semiconductor layer is covered with a protective insulating film; And the surface of the counter electrode alignment film is formed, said one opposed portions to said thin film transistor of the intermediate electrode is removed, the intermediate separation layer is in contact with the first liquid crystal layer, the formulas 2 to below A reflection-type liquid crystal display device, which satisfies Expression 4 . ΔV = Vbg−Vs−Vth Equation 2 ΔV ≧ 0 Equation 3 W (ΔV) 2 · Tf / [L {Dbg / εbg) + (Dlc / εlc) + (Dal / εal)} · Ctotal ≦ 0.1 Vbg Equation 4 (where L is the length of an activation (channel) region in the semiconductor layer in the current direction during conduction, W is the region width in the direction perpendicular to the current direction, and Tf is the pixel. Where Dbg is the thickness of the protective insulating film provided on the semiconductor layer, εbg is the average dielectric constant of the material of the protective insulating film, Dlc is the thickness of the first liquid crystal layer, and εlc is the first liquid crystal layer. dielectric constant minimum value of the liquid crystal material, Dal thickness of the alignment film and the intermediate separating layer in contact with the first liquid crystal layer, Ipushironal the average dielectric constant of the alignment layer and the intermediate separation layer material in contact with the first liquid crystal layer, Vbg is the maximum voltage that the intermediate electrode can take, Vs is the minimum voltage that the drive signal electrode of the thin film transistor can take,
Vth is the threshold value of the thin film transistor, and Ctotal is the total capacitance connected to the pixel electrode side of the thin film transistor. )
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06095696A JP3432991B2 (en) | 1996-03-18 | 1996-03-18 | Reflective liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06095696A JP3432991B2 (en) | 1996-03-18 | 1996-03-18 | Reflective liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09258264A JPH09258264A (en) | 1997-10-03 |
| JP3432991B2 true JP3432991B2 (en) | 2003-08-04 |
Family
ID=13157367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06095696A Expired - Fee Related JP3432991B2 (en) | 1996-03-18 | 1996-03-18 | Reflective liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3432991B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008545155A (en) * | 2005-06-30 | 2008-12-11 | ポリマー、ビジョン、リミテッド | Improvement of pixel performance by using electric field shield |
-
1996
- 1996-03-18 JP JP06095696A patent/JP3432991B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09258264A (en) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508471B2 (en) | Transflective liquid crystal display | |
| US6833899B2 (en) | Liquid crystal display | |
| US6831715B2 (en) | Semi-transmission type liquid crystal display which reflects incident light coming from outside to provide a display light source and transmits light from a light source at the back | |
| US6661492B2 (en) | In-plane switching LCD device | |
| US5965916A (en) | Thin-film transistor structure for liquid crystal display having black matrixes connected to a gate line | |
| KR100250093B1 (en) | Active Matrix Substrate and Manufacturing Method Thereof | |
| US20030137631A1 (en) | Liquid crystal display device | |
| US6697129B1 (en) | Guest-host mode liquid crystal display device of lateral electric field driving type | |
| JP2008197493A (en) | Liquid crystal display | |
| US6661485B2 (en) | Reflective liquid crystal display device using a cholesteric liquid crystal color filter | |
| KR20030082141A (en) | Patterned Spacer having a Liquid Crystal Display Device | |
| KR100283275B1 (en) | Liquid crystal display device | |
| KR20040060026A (en) | Patterned Spacer having a Liquid Crystal Display Device | |
| JPH06313899A (en) | Liquid crystal display | |
| JPH1091099A (en) | Liquid crystal display | |
| KR101100874B1 (en) | Thin film transistor array panel | |
| CN109427874B (en) | Display device and method of manufacturing the same | |
| JP3145931B2 (en) | Thin film transistor | |
| US20080218656A1 (en) | Liquid crystal display device | |
| US6172726B1 (en) | Reflection type liquid crystal display device in which pixel electrodes have surface irregularities due to disposal over switching elements | |
| JP3432991B2 (en) | Reflective liquid crystal display | |
| JPH06230414A (en) | Liquid crystal display element | |
| JP3092903B2 (en) | Display device | |
| Onokhov et al. | Reflective FLC optically addressed spatial light modulators with pixelated metal mirror and light-blocking layer | |
| KR20070092896A (en) | LCD display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |