JP3448495B2 - LCD drive integrated circuit - Google Patents
LCD drive integrated circuitInfo
- Publication number
- JP3448495B2 JP3448495B2 JP35644598A JP35644598A JP3448495B2 JP 3448495 B2 JP3448495 B2 JP 3448495B2 JP 35644598 A JP35644598 A JP 35644598A JP 35644598 A JP35644598 A JP 35644598A JP 3448495 B2 JP3448495 B2 JP 3448495B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- integrated circuit
- reference voltage
- series resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 63
- 230000005540 biological transmission Effects 0.000 description 13
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 10
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 101000894525 Homo sapiens Transforming growth factor-beta-induced protein ig-h3 Proteins 0.000 description 1
- 102100021398 Transforming growth factor-beta-induced protein ig-h3 Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000028485 lattice corneal dystrophy type I Diseases 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、表示コントラスト
の調整が可能な液晶駆動集積回路に関する。
【0002】
【従来の技術】図5は従来の液晶駆動集積回路を使用し
た表示コントラスト調整方法を示す回路ブロック図であ
る。
【0003】図5において、液晶パネル(101)は、
複数のセグメント電極及び複数のコモン電極をマトリク
ス配置して形成されるものである。液晶パネル(10
1)における複数のセグメント電極及び複数のコモン電
極は各々セグメント駆動信号及びコモン駆動信号が印加
され、セグメント駆動信号及びコモン駆動信号の電位差
が特定値以上となるマトリクス交点のみが点灯する。
【0004】液晶駆動集積回路(102)は、液晶パネ
ル(101)を表示駆動するものである。液晶駆動集積
回路(102)において、4本の直列抵抗R1の各接続
点は、端子(103)〜(107)と接続される。端子
(103)はセグメント駆動信号及びコモン駆動信号の
波高値を定める基準電圧VLCD0が印加される端子で
あり、端子(107)は液晶駆動集積回路(102)の
構成素子全部を共通接地する端子である。従って、基準
電圧VLCD0と接地電圧Vssとの間は4分割され、
端子(103)(104)(105)(106)(10
7)の電圧は各々VLCD0,VLCD1,VLCD
2,VLCD3,Vssとなる。コモン駆動回路(10
8)は電圧VLCD0,VLCD1,VLCD3,Vs
sが印加されてコモン駆動信号を発生するものである。
コモン駆動信号は、液晶パネル(101)の点灯を指示
する時は、基準電圧VLCD0と接地電圧Vssとの間
を変化し、液晶パネル(101)の消灯を指示する時
は、電圧VLCD1,VLCD3の間を変化する。即
ち、この場合、コモン駆動信号は1/4バイアス駆動波
形となる。一方、セグメント駆動回路(109)は電圧
VLCD0,VLCD2,Vssが印加されてセグメン
ト駆動信号を発生するものである。セグメント駆動信号
は、液晶パネル(101)の点灯を指示する時は、基準
電圧VLCD0と接地電圧Vssとの間を点灯指示用コ
モン駆動信号とは逆位相で変化し、液晶パネル(10
1)の消灯を指示する時は、電圧VLCD2の状態のま
ま変動しない。基準電圧VLCD0は液晶パネル(10
1)の表示コントラスト(点灯、消灯の表示差)を定め
るものである。即ち、基準電圧VLCD0を可変とし
て、コモン駆動信号及びセグメント駆動信号の振幅を変
化させることにより、液晶パネル(101)の表示コン
トラストの最適化を図ることができる。
【0005】基準電圧発生回路(110)は基準電圧V
LCD0を端子(103)に印加させるものである。基
準電圧発生回路(110)において、抵抗(111)及
び可変抵抗(112)は電源Vdd及び接地Vssの間
に直列接続される。演算増幅器(113)は抵抗(11
1)及び可変抵抗(112)の接続点電圧と等しい基準
電圧VLCD0を出力する。尚、4本の直列抵抗R1の
インピーダンスが液晶パネル(101)等の負荷インピ
ーダンスより大きい場合、電圧VLCD1,VLCD
2,VLCD3が確定しなくなる可能性が高い。それ
故、小なる出力インピーダンスを有する演算増幅器(1
13)を使用する。また、端子(103)〜(107)
の間に抵抗を外部接続して4本の直列抵抗R1との並列
抵抗体を形成し、直列抵抗R1側のインピーダンスを低
下させる方法も適用可能である。基準電圧発生回路(1
10)は外部コントローラから可変抵抗(112)の値
を変更する為の制御信号が供給される。従って、外部コ
ントローラの制御によって基準電圧VLCD0を変更
し、液晶パネル(101)の表示コントラストを調整し
ていた。
【0006】しかし、図5の場合、液晶駆動集積回路
(102)に基準電圧発生回路(110)を外部接続す
る必要がある。即ち、基準電圧発生回路(110)は素
子数が多い為、電子機器の低価格化の障害となる問題が
ある。更に、外部コントローラの特定ポートを制御信号
出力用に占有する為、電子機器の高機能化の障害となる
問題もある。
【0007】
【発明が解決しようとする課題】図6は従来の液晶駆動
集積回路を使用した表示コントラスト調整方法を示す他
の回路ブロック図であり、図5の問題を解消しようとす
るものである。尚、図5に示す液晶パネル(101)、
コモン駆動回路(108)、セグメント駆動回路(10
9)の記載は省略する。
【0008】液晶駆動集積回路(201)内部におい
て、4本の直列抵抗R1の各接続点は図5と同様の理由
で端子(202)〜(206)と接続される。尚、端子
(202)は電源Vddが印加される電源端子である。
レギュレータ(207)は電源Vddを基に定電圧VR
Fを出力する。演算増幅器(208)は+端子が定電圧
VRFと接続され、−端子が端子(209)と接続さ
れ、出力端子が端子(206)と接続される。演算増幅
器(208)の−端子を流れる電流IRの値は、内部コ
ントローラの制御により調整可能である。
【0009】3本の直列抵抗R2,R3,R4の両端は
端子(202)(206)と外部接続され、抵抗R3は
端子(209)と外部接続される。
【0010】電圧VLCD4は、((Ra+Rb)/R
a)VRF+IR・Rbで表される。従って、内部コン
トローラの制御によって電流IRを制御して電圧VLC
D4を変更し、液晶パネル(101)の表示コントラス
トを調整していた。
【0011】しかし、図5の場合、液晶駆動集積回路
(201)の外部素子は抵抗R2,R3,R4だけで済
むが、抵抗R2,R3,R4の抵抗値が個々にばらつく
点に起因して電圧Ra,Rbの比が期待値からずれてし
まい、適切な表示コントラストを実現できない問題があ
った。結局、外部コントローラの制御によって抵抗R
2,R3,R4の抵抗値のばらつきを補正せざるを得
ず、図5と同様の問題を生じていた。
【0012】そこで、本発明は、外部素子が不要な、且
つ、表示コントラストの調整が可能な液晶駆動集積回路
を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に創作されたものであり、複数の第1直列抵
抗の各接続点から液晶パネルを表示駆動する為の液晶駆
動電圧を発生させる集積回路であって、前記複数の第1
直列抵抗の一端に印加される基準電圧を可変して前記液
晶パネルの表示コントラストを調整する液晶駆動集積回
路において、電源と接続された複数の第2直列抵抗と、
前記複数の第2直列抵抗の各接続点電圧の何れか1つを
導出する選択回路を含み、前記選択回路の出力を基に前
記基準電圧を発生する基準電圧発生回路と、前記複数の
第1直列抵抗の一端を電源又は前記基準電圧発生回路と
選択的に接続させる第1スイッチ回路と、前記複数の第
2直列抵抗を電源と接続又は遮断させる第2スイッチ回
路と、前記基準電圧発生回路の動作を許可又は停止させ
る回路と、を備え、前記基準電圧発生回路を動作させる
時は、前記第1スイッチ回路をオフ且つ前記第2スイッ
チ回路をオンし、前記基準電圧発生回路をオフする時
は、前記第1スイッチ回路をオン且つ前記第2スイッチ
回路をオフすることを特徴とする。
【0014】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。
【0015】図1は本発明の液晶駆動集積回路を示す回
路図である。
【0016】図1において、破線に示す液晶駆動集積回
路(1)は、液晶駆動の為の電源電圧VLCDを印加す
る端子(2)、接地電圧Vssを印加する端子(3)、
4本の直列抵抗R1の各接続点電圧VLCD0,VLC
D1,VLCD2,VLCD3を出力する端子(4)
(5)(6)(7)を有する。尚、4本の直列抵抗の下
端は液晶駆動集積回路(1)の内部素子を共通接地する
為の端子(3)と接続される。
【0017】液晶駆動集積回路(1)内部において、1
2本の直列抵抗R5,R6,R7は電源端子(2)と接
地端子(3)との間に接続され、12本の直列抵抗R
5,R6,R7の各接続点には各抵抗値で分圧した11
個の電圧V0〜V10が発生する。12本の直列抵抗R
5,R6,R7は単一半導体基板上に集積化される為、
12個の抵抗値は同じ割合でばらつく。即ち、電圧V0
〜V10が変動せず、安定した基準電圧VLCD0を得
ることができる。11個のトランスミッションゲートT
G0〜TG10の一端は12本の直列抵抗R5,R6,
R7の各接続点と接続され、制御信号CA0〜CA10
に従って11個の電圧V0〜V10の中の何れか1個を
導出するものである。尚、制御信号CA0〜CA10は
ハイレベル(論理値「1」)又はローレベル(論理値
「0」)のバイナリ信号であり、何れか1個の制御信号
のみがハイレベルとなる。
【0018】演算増幅器(8)は、+(非反転入力)端
子がトランスミッションゲートTG0〜TG10の他端
と共通接続され、トランスミッションゲートTG0〜T
G10の何れか1個から導出された電圧を基に液晶表示
の為の基準電圧VLCD0を出力するものである。ここ
で、4本の直列抵抗R1のインピーダンスが後段の液晶
駆動回路、液晶パネル等の負荷インピーダンスより大き
い場合、直列抵抗R1を流れる電流の低下に伴い電圧V
LCD1,VLCD2,VLCD3が確定しなくなる可
能性が高い。それ故、負荷インピーダンスの大きさを考
慮し、出力インピーダンスの低い演算増幅器(8)を使
用する。更に、端子(3)(4)(5)(6)(7)の
何れかの組合せの間に外部抵抗を接続して4本の直列抵
抗R1と並列抵抗体を形成し、直列抵抗R1側の抵抗値
を低下させる手法を用いても良い。
【0019】4本の直列抵抗R1の各接続点に現れる5
個の電圧VLCD0,VLCD1,VLCD2,VLC
D3,Vssは、図5と同様に、コモン駆動回路及びセ
グメント駆動回路に印加される。液晶パネルはコモン駆
動信号及びセグメント駆動信号が供給され、キャラクタ
等の表示が行われる。尚、4本の直列抵抗R1の後段
は、図5と同様の為、図1における記載及びその説明は
省略する。
【0020】トランスミッションゲートTG11(請求
項1記載の第1スイッチ回路に相当する)は、電源端子
(2)と演算増幅器(8)の出力端子との間に接続さ
れ、4本の直列抵抗R1の一端に対し電源VLCD又は
基準電圧(V0〜V10)の何れかを印加させるもので
ある。トランスミッションゲートTG12(請求項1記
載の第2スイッチ回路に相当する)は、電源端子(2)
と抵抗R5の一端との間に接続され、12本の直列抵抗
R5,R6,R7に電源電圧VLCDを印加又は遮断さ
せるものである。トランスミッションゲートTG11,
TG12は後述する制御データD4に基づく信号L4で
相補的動作を行う。演算増幅器(8)は信号L4で動作
制御される。例えば、演算増幅器(8)を構成する電流
源用トランジスタの制御電極のレベルを信号L4で制御
すればよい。詳しくは、演算増幅器(8)は、信号L4
が一方の論理値の時は電流源用トランジスタがオンして
動作を行い、信号L4が他方の論理値の時は電流源用ト
ランジスタがオフして動作を停止する。尚、演算増幅器
(8)が動作している時、トランスミッションゲートT
G11,TG12は各々オフ、オンし、演算増幅器
(8)が動作を停止している時、トランスミッションゲ
ートTG11,TG12は各々オン、オフする。
【0021】図2は制御信号CA0〜CA10を発生す
る、液晶駆動集積回路の一部を示す回路ブロック図であ
る。尚、本発明の実施の形態では、液晶駆動集積回路
(1)は、特定の入力データのみを許可する集積回路間
のインターフェース機能を有している。
【0022】3端子(9)(10)(11)は制御信号
CA0〜CA10を確定させる為の外部入力端子であ
り、マイクロコンピュータ等の他の集積回路から動作許
可信号CE、クロック信号CL、シリアルデータDIが
供給される。詳しくは、シリアルデータDIは、液晶駆
動集積回路(1)を識別する為の固有のアドレスデー
タ、及び、制御信号CA0〜CA10を確定する為の制
御データをシリアル接続したものである。インターフェ
ース回路(12)は、動作許可信号CE、クロック信号
CL、シリアルデータDIの状態を検出し、制御データ
SDI及びクロック信号SCLを出力するものである。
詳しくは、インターフェース回路(12)は、動作許可
信号CEがローレベルの時にアドレスデータの一致検出
を行い、動作許可信号CEがハイレベルに変化した時に
制御データ出力を行う。
【0023】インターフェース回路(12)の動作を図
4のタイムチャートを基に説明する。先ず、動作許可信
号CEがローレベルの時、インターフェース回路(1
2)はクロック信号CLに同期して供給されて来るアド
レスデータB0〜B3,A0〜A3が液晶駆動集積回路
(1)に予め定められた固有値であるか否かを検出す
る。次に、前記アドレスデータB0〜B3,A0〜A3
が液晶駆動集積回路(1)の固有値と一致し、動作許可
信号CEがハイレベルに変化すると、インターフェース
回路(12)はクロック信号CL及び制御データD0〜
D7を各々クロック信号SCL及び制御データSDIと
して出力する。
【0024】シフトレジスタ(13)は8個のD型フリ
ップフロップをカスケード接続したものであり、8ビッ
トの制御データD0〜D7をクロック信号SCLに同期
して順次右側にシフトする。
【0025】インストラクションデコーダ(14)は、
命令コードに相当する制御データの3ビットD5〜D7
が液晶駆動集積回路(1)に予め定められた固有値であ
ることを検出した時、ラッチクロック信号LCKを出力
するものである。
【0026】ラッチ回路(15)(16)(17)(1
8)は、制御信号CA0〜CA10を確定させる制御デ
ータの他の4ビットD0〜D3をラッチクロック信号L
CKに同期してラッチするものである。同様に、ラッチ
回路(24)は、制御データの1ビットD4をラッチク
ロック信号LCKに同期してラッチするものである。ラ
ッチ回路(24)のQ端子からの出力信号L4は、トラ
ンスミッションゲートTG11,TG12及び演算増幅
器(8)に供給される。即ち、制御データD4が論理値
「0」の時、トランスミッションゲートTG11がオ
ン、トランスミッションゲートTG12がオフ、演算増
幅器(8)が動作停止する。これより、液晶駆動電圧V
LCD0〜VLCD3が電源電圧VLCDで固定され、
液晶パネルの表示コントラストが固定若しくは外部抵抗
で調整可能となる。一方、制御データD4が論理値
「1」の時、トランスミッションゲートTG11がオ
フ、トランスミッションゲートTG12がオン、演算増
幅器(8)が動作する。これより、液晶駆動電圧VLC
D0〜VLCD3が制御信号CA0〜CA10に応じて
電圧V0〜V10の範囲で可変され、液晶パネルの表示
コントラストが調整可能となる。
【0027】デコーダ(19)は、ラッチ回路(15)
(16)(17)(18)のQ端子からの出力信号及び
当該出力信号をインバータ(20)(21)(22)
(23)で反転した反転出力信号の合計8信号を基に、
何れか1個のみがハイレベルとなる制御信号CA0〜C
A10を出力するものである。詳しくは、デコーダ(1
9)は11個のANDゲートを有し、11個のANDゲ
ートが何れか1個のみがハイレベルとなる制御信号CA
0〜CA10を出力できる様に、前記8信号はデコーダ
(19)内部の11個のANDゲート入力とマトリクス
配線されている。尚、図3は、制御データD0〜D3、
制御信号CA0〜CA10、基準電圧VLCD0の関係
を表す図である。即ち、制御データD0〜D3が図3の
値の時、制御信号CA0〜CA10の何れか1個がハイ
レベルとなり、基準電圧VLCD0はV0〜V10の何
れか1個に設定される。
【0028】以上より、
制御データD0〜D3を使用者の指示する値に変更す
るだけで、液晶表示の為の基準電圧VLCD0の値を1
1段階(電圧V0〜V10)に設定できる。即ち、液晶
駆動集積回路(1)に外付部品を設けず、表示コントラ
ストを調整できる。従って、液晶駆動集積回路(1)を
使用する電子機器の低価格化が可能となる。
【0029】外部コントローラのシリアル出力ポート
を使用する為、特定ポートを占有しなくて済む。従っ
て、外部コントローラの特定ポートを他の用途に使用で
きることに伴い、液晶駆動集積回路(1)を使用する電
子機器の高機能化も可能となる。
【0030】使用者は、表示コントラスト調整用の基
準電圧V0〜V10の設定間隔を適切でないと判断した
場合に限り、外部抵抗で表示コントラストを調整でき、
使用者による表示コントラスト調整用の電圧選択幅が広
がる。
【0031】といった作用効果を奏する。
【0032】尚、本発明の実施の形態では、直列抵抗R
1を4分割、直列抵抗R5,R6,R7を11分割とし
て説明したが、これ以外の分割数を選択しても良い。
【0033】
【発明の効果】本発明によれば、制御データを使用者の
指示する値に変更するだけで、液晶表示の為の基準電圧
の値を複数段階に設定できる。即ち、液晶駆動集積回路
に外付部品を設けず、表示コントラストを調整できる。
従って、液晶駆動集積回路を使用する電子機器の低価格
化か可能となる。また、外部コントローラのシリアル出
力ポートを使用する為、特定ポートを占有しなくて済
む。従って、外部コントローラの特定ポートを他の用途
に使用できることに伴い、液晶駆動集積回路を使用する
電子機器の高機能化も可能となる。更に、使用者が複数
の第2直列抵抗から得られる表示コントラスト調整用の
基準電圧の設定間隔を不適切と判断した場合に限り、外
部抵抗で表示コントラストを調整でき、表示コントラス
ト調整用の基準電圧の選択幅が広がり汎用性が広がる等
の利点が得られる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal drive integrated circuit capable of adjusting display contrast. 2. Description of the Related Art FIG. 5 is a circuit block diagram showing a conventional display contrast adjusting method using a liquid crystal driving integrated circuit. In FIG. 5, a liquid crystal panel (101) has
It is formed by arranging a plurality of segment electrodes and a plurality of common electrodes in a matrix. LCD panel (10
The segment drive signal and the common drive signal are applied to the plurality of segment electrodes and the plurality of common electrodes in 1), respectively, and only the matrix intersection where the potential difference between the segment drive signal and the common drive signal is equal to or more than a specific value is lit. The liquid crystal driving integrated circuit (102) drives a liquid crystal panel (101) for display. In the liquid crystal drive integrated circuit (102), each connection point of the four series resistors R1 is connected to terminals (103) to (107). The terminal (103) is a terminal to which a reference voltage VLCD0 that determines the peak values of the segment drive signal and the common drive signal is applied, and the terminal (107) is a terminal for commonly grounding all the components of the liquid crystal drive integrated circuit (102). is there. Therefore, the space between the reference voltage VLCD0 and the ground voltage Vss is divided into four,
Terminals (103) (104) (105) (106) (10
The voltages of 7) are VLCD0, VLCD1, and VLCD, respectively.
2, VLCD3, and Vss. Common drive circuit (10
8) is the voltage VLCD0, VLCD1, VLCD3, Vs
s is applied to generate a common drive signal.
The common drive signal changes between the reference voltage VLCD0 and the ground voltage Vss when instructing to turn on the liquid crystal panel (101), and changes the voltages VLCD1 and VLCD3 when instructing to turn off the liquid crystal panel (101). Change between. That is, in this case, the common drive signal has a バ イ ア ス bias drive waveform. On the other hand, the segment drive circuit (109) generates a segment drive signal by applying the voltages VLCD0, VLCD2, and Vss. When instructing to turn on the liquid crystal panel (101), the segment drive signal changes between the reference voltage VLCD0 and the ground voltage Vss in a phase opposite to that of the lighting drive common drive signal, and the liquid crystal panel (10).
When the light-off instruction of 1) is instructed, the voltage VLCD2 remains unchanged. The reference voltage VLCD0 is applied to the liquid crystal panel (10
The display contrast (display difference between light-on and light-off) of 1) is determined. That is, the display contrast of the liquid crystal panel (101) can be optimized by varying the reference voltage VLCD0 and changing the amplitudes of the common drive signal and the segment drive signal. The reference voltage generation circuit (110) receives the reference voltage V
LCD0 is applied to the terminal (103). In the reference voltage generating circuit (110), the resistor (111) and the variable resistor (112) are connected in series between the power supply Vdd and the ground Vss. The operational amplifier (113) is connected to the resistor (11
1) and a reference voltage VLCD0 equal to the connection point voltage of the variable resistor (112) is output. If the impedance of the four series resistors R1 is larger than the load impedance of the liquid crystal panel (101), the voltages VLCD1, VLCD
2. There is a high possibility that the VLCD 3 will not be determined. Therefore, the operational amplifier (1) having a small output impedance
Use 13). Also, terminals (103) to (107)
A method of externally connecting a resistor between the resistors to form a parallel resistor with the four series resistors R1 to reduce the impedance on the series resistor R1 side is also applicable. Reference voltage generation circuit (1
In 10), a control signal for changing the value of the variable resistor (112) is supplied from an external controller. Therefore, the reference voltage VLCD0 is changed under the control of the external controller to adjust the display contrast of the liquid crystal panel (101). However, in the case of FIG. 5, it is necessary to externally connect the reference voltage generating circuit (110) to the liquid crystal driving integrated circuit (102). That is, since the reference voltage generating circuit (110) has a large number of elements, there is a problem that the cost of the electronic device is hindered. Furthermore, since a specific port of the external controller is occupied for outputting a control signal, there is a problem that the function of the electronic device is hindered. FIG. 6 is another circuit block diagram showing a display contrast adjusting method using a conventional liquid crystal driving integrated circuit, which is intended to solve the problem of FIG. . The liquid crystal panel (101) shown in FIG.
Common drive circuit (108), segment drive circuit (10
The description of 9) is omitted. In the liquid crystal driving integrated circuit (201), each connection point of the four series resistors R1 is connected to the terminals (202) to (206) for the same reason as in FIG. The terminal (202) is a power supply terminal to which the power supply Vdd is applied.
The regulator (207) is a constant voltage VR based on the power supply Vdd.
Output F. The operational amplifier (208) has a + terminal connected to the constant voltage VRF, a − terminal connected to the terminal (209), and an output terminal connected to the terminal (206). The value of the current IR flowing through the-terminal of the operational amplifier (208) can be adjusted under the control of the internal controller. Both ends of the three series resistors R2, R3 and R4 are externally connected to the terminals (202) and (206), and the resistor R3 is externally connected to the terminal (209). The voltage VLCD4 is expressed as ((Ra + Rb) / R
a) It is represented by VRF + IR · Rb. Therefore, the current IR is controlled by the control of the internal controller, and the voltage VLC
D4 was changed to adjust the display contrast of the liquid crystal panel (101). However, in the case of FIG. 5, the external elements of the liquid crystal driving integrated circuit (201) need only be the resistors R2, R3, and R4. However, due to the point that the resistance values of the resistors R2, R3, and R4 vary individually. There has been a problem that the ratio of the voltages Ra and Rb deviates from an expected value, so that an appropriate display contrast cannot be realized. Eventually, the resistance R is controlled by the external controller.
2, the variation of the resistance values of R3 and R4 must be corrected, and the same problem as that of FIG. SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal driving integrated circuit which does not require external elements and can adjust display contrast. SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and is intended to display and drive a liquid crystal panel from each connection point of a plurality of first series resistors. An integrated circuit for generating a liquid crystal drive voltage, wherein said plurality of first
In a liquid crystal drive integrated circuit for adjusting a display contrast of the liquid crystal panel by varying a reference voltage applied to one end of the series resistor, a plurality of second series resistors connected to a power supply;
A reference voltage generating circuit that includes a selection circuit that derives any one of the connection point voltages of the plurality of second series resistors, and that generates the reference voltage based on an output of the selection circuit; A first switch circuit for selectively connecting one end of the series resistor to a power supply or the reference voltage generation circuit, a second switch circuit for connecting or disconnecting the plurality of second series resistors to or from a power supply, A circuit for permitting or stopping the operation, wherein when the reference voltage generation circuit is operated, the first switch circuit is turned off and the second switch circuit is turned on, and when the reference voltage generation circuit is turned off, The first switch circuit is turned on and the second switch circuit is turned off. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be specifically described with reference to the drawings. FIG. 1 is a circuit diagram showing a liquid crystal driving integrated circuit according to the present invention. In FIG. 1, a liquid crystal driving integrated circuit (1) shown by a broken line has a terminal (2) for applying a power supply voltage VLCD for driving the liquid crystal, a terminal (3) for applying a ground voltage Vss,
Connection point voltages VLCD0, VLC of four series resistors R1
Terminal for outputting D1, VLCD2 and VLCD3 (4)
(5) There are (6) and (7). The lower ends of the four series resistors are connected to a terminal (3) for commonly grounding the internal elements of the liquid crystal drive integrated circuit (1). In the liquid crystal driving integrated circuit (1), 1
The two series resistors R5, R6 and R7 are connected between the power supply terminal (2) and the ground terminal (3), and the twelve series resistors R5
5, each of the connection points of R6 and R7 is divided by each resistance value.
The voltages V0 to V10 are generated. 12 series resistors R
5, R6, R7 are integrated on a single semiconductor substrate,
The twelve resistance values vary at the same rate. That is, the voltage V0
To V10 does not change, and a stable reference voltage VLCD0 can be obtained. 11 transmission gates T
One end of G0 to TG10 has 12 series resistors R5, R6,
R7 is connected to each connection point, and control signals CA0 to CA10
To derive any one of the eleven voltages V0 to V10. The control signals CA0 to CA10 are high-level (logical value "1") or low-level (logical value "0") binary signals, and only one of the control signals is at the high level. The operational amplifier (8) has a + (non-inverting input) terminal commonly connected to the other ends of the transmission gates TG0 to TG10.
A reference voltage VLCD0 for liquid crystal display is output based on a voltage derived from any one of G10. Here, when the impedance of the four series resistors R1 is larger than the load impedance of the liquid crystal driving circuit, the liquid crystal panel, or the like in the subsequent stage, the voltage V is decreased with the decrease in the current flowing through the series resistor R1.
There is a high possibility that LCD1, VLCD2, and VLCD3 will not be determined. Therefore, the operational amplifier (8) having a low output impedance is used in consideration of the load impedance. Further, an external resistor is connected between any combination of the terminals (3), (4), (5), (6), and (7) to form a parallel resistor with the four series resistors R1, and the series resistor R1 May be used. 5 appearing at each connection point of the four series resistors R1
Voltage VLCD0, VLCD1, VLCD2, VLC
D3 and Vss are applied to the common drive circuit and the segment drive circuit as in FIG. The liquid crystal panel is supplied with a common drive signal and a segment drive signal, and displays characters and the like. Note that the subsequent stage of the four series resistors R1 is the same as that of FIG. 5, and the description and description thereof in FIG. 1 are omitted. A transmission gate TG11 (corresponding to a first switch circuit according to claim 1) is connected between the power supply terminal (2) and the output terminal of the operational amplifier (8), and has four series resistors R1. One of the power supply VLCD and the reference voltage (V0 to V10) is applied to one end. The transmission gate TG12 (corresponding to a second switch circuit according to claim 1) is connected to a power supply terminal (2).
And one end of the resistor R5 to apply or cut off the power supply voltage VLCD to the 12 series resistors R5, R6, and R7. Transmission gate TG11,
The TG 12 performs a complementary operation with a signal L4 based on control data D4 described later. The operation of the operational amplifier (8) is controlled by the signal L4. For example, the level of the control electrode of the current source transistor constituting the operational amplifier (8) may be controlled by the signal L4. Specifically, the operational amplifier (8) outputs the signal L4
When the signal L4 has one logical value, the current source transistor is turned on to perform the operation, and when the signal L4 has the other logical value, the current source transistor is turned off and the operation is stopped. When the operational amplifier (8) is operating, the transmission gate T
G11 and TG12 turn off and on, respectively, and when the operational amplifier (8) stops operating, the transmission gates TG11 and TG12 turn on and off, respectively. FIG. 2 is a circuit block diagram showing a part of a liquid crystal driving integrated circuit for generating control signals CA0 to CA10. In the embodiment of the present invention, the liquid crystal driving integrated circuit (1) has an interface function between integrated circuits that permits only specific input data. The three terminals (9), (10), and (11) are external input terminals for determining the control signals CA0 to CA10. The operation enable signal CE, the clock signal CL, and the serial Data DI is supplied. More specifically, the serial data DI is a serial connection of unique address data for identifying the liquid crystal driving integrated circuit (1) and control data for determining the control signals CA0 to CA10. The interface circuit (12) detects the states of the operation permission signal CE, the clock signal CL, and the serial data DI, and outputs the control data SDI and the clock signal SCL.
More specifically, the interface circuit (12) detects address data coincidence when the operation permission signal CE is at a low level, and outputs control data when the operation permission signal CE changes to a high level. The operation of the interface circuit (12) will be described with reference to the time chart of FIG. First, when the operation permission signal CE is at a low level, the interface circuit (1
2) It is detected whether or not the address data B0 to B3 and A0 to A3 supplied in synchronization with the clock signal CL are unique values predetermined in the liquid crystal driving integrated circuit (1). Next, the address data B0 to B3, A0 to A3
Coincides with the eigenvalue of the liquid crystal driving integrated circuit (1), and when the operation permission signal CE changes to a high level, the interface circuit (12) outputs the clock signal CL and the control data D0 to D0.
D7 is output as a clock signal SCL and control data SDI, respectively. The shift register (13) is a cascade connection of eight D-type flip-flops, and shifts 8-bit control data D0 to D7 sequentially to the right in synchronization with the clock signal SCL. The instruction decoder (14)
3 bits D5 to D7 of control data corresponding to the instruction code
Outputs a latch clock signal LCK when it is detected that is a unique value predetermined in the liquid crystal driving integrated circuit (1). Latch circuits (15) (16) (17) (1
8) The other four bits D0 to D3 of the control data for defining the control signals CA0 to CA10 are latched by the latch clock signal L
It latches in synchronization with CK. Similarly, the latch circuit (24) latches one bit D4 of the control data in synchronization with the latch clock signal LCK. The output signal L4 from the Q terminal of the latch circuit (24) is supplied to the transmission gates TG11, TG12 and the operational amplifier (8). That is, when the control data D4 has the logical value "0", the transmission gate TG11 is turned on, the transmission gate TG12 is turned off, and the operational amplifier (8) stops operating. Thus, the liquid crystal driving voltage V
LCD0 to VLCD3 are fixed at the power supply voltage VLCD,
The display contrast of the liquid crystal panel can be fixed or adjusted by external resistance. On the other hand, when the control data D4 has the logical value "1", the transmission gate TG11 is turned off, the transmission gate TG12 is turned on, and the operational amplifier (8) operates. From this, the liquid crystal drive voltage VLC
D0 to VLCD3 are varied in the range of voltages V0 to V10 according to control signals CA0 to CA10, and the display contrast of the liquid crystal panel can be adjusted. The decoder (19) comprises a latch circuit (15)
(16) The output signal from the Q terminal of (17) and (18) and the output signal are converted into inverters (20), (21) and (22).
Based on a total of eight inverted output signals inverted in (23),
Control signals CA0-C in which only one of them becomes high level
A10 is output. Specifically, the decoder (1
9) has 11 AND gates, and the control signal CA in which only one of the 11 AND gates becomes high level
The eight signals are matrix-wired to eleven AND gate inputs inside the decoder (19) so that 0 to CA10 can be output. FIG. 3 shows control data D0 to D3,
FIG. 4 is a diagram illustrating a relationship between control signals CA0 to CA10 and a reference voltage VLCD0. That is, when the control data D0 to D3 have the values shown in FIG. 3, any one of the control signals CA0 to CA10 becomes high level, and the reference voltage VLCD0 is set to any one of V0 to V10. From the above, the value of the reference voltage VLCD0 for liquid crystal display can be changed to 1 by simply changing the control data D0 to D3 to the value specified by the user.
It can be set in one stage (voltages V0 to V10). That is, the display contrast can be adjusted without providing any external components in the liquid crystal drive integrated circuit (1). Therefore, it is possible to reduce the price of an electronic device using the liquid crystal driving integrated circuit (1). Since the serial output port of the external controller is used, it is not necessary to occupy a specific port. Therefore, as the specific port of the external controller can be used for other purposes, the electronic device using the liquid crystal driving integrated circuit (1) can be enhanced in function. The user can adjust the display contrast with an external resistor only when it is determined that the set intervals of the reference voltages V0 to V10 for adjusting the display contrast are not appropriate.
The range of voltage selection for adjusting the display contrast by the user is widened. The operation and effect described above are achieved. In the embodiment of the present invention, the series resistance R
Although 1 is divided into four and the series resistors R5, R6, and R7 are divided into 11, the number of divisions other than this may be selected. According to the present invention, the value of the reference voltage for the liquid crystal display can be set in a plurality of steps simply by changing the control data to the value specified by the user. That is, the display contrast can be adjusted without providing any external components in the liquid crystal drive integrated circuit.
Therefore, it is possible to reduce the price of an electronic device using the liquid crystal driving integrated circuit. Further, since the serial output port of the external controller is used, it is not necessary to occupy a specific port. Therefore, as the specific port of the external controller can be used for another purpose, the electronic device using the liquid crystal driving integrated circuit can be enhanced in function. Further, the display contrast can be adjusted by the external resistor only when the user determines that the setting interval of the reference voltage for adjusting the display contrast obtained from the plurality of second series resistors is inappropriate. There is an advantage that the range of choices is expanded and versatility is expanded.
【図面の簡単な説明】
【図1】本発明の液晶駆動集積回路を示す回路図であ
る。
【図2】制御信号を出力する、液晶駆動集積回路の一部
を示す回路図である。
【図3】制御データ、制御信号、基準電圧の関係を示す
関係図である。
【図4】外部入力信号のタイムチャートである。
【図5】従来の液晶駆動集積回路を示す回路ブロック図
である。
【図6】従来の液晶駆動集積回路を示す他の回路ブロッ
ク図である。
【符号の説明】
(1) 液晶駆動集積回路
(8) 演算増幅器
(24) ラッチ回路
R1 第1直列抵抗
R5,R6,R7 第2直列抵抗
TG11,TG12 トランスミッションゲートBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a liquid crystal driving integrated circuit of the present invention. FIG. 2 is a circuit diagram showing a part of a liquid crystal driving integrated circuit that outputs a control signal. FIG. 3 is a relationship diagram showing a relationship among control data, a control signal, and a reference voltage. FIG. 4 is a time chart of an external input signal. FIG. 5 is a circuit block diagram showing a conventional liquid crystal driving integrated circuit. FIG. 6 is another circuit block diagram showing a conventional liquid crystal driving integrated circuit. [Description of Signs] (1) Liquid crystal drive integrated circuit (8) Operational amplifier (24) Latch circuit R1 First series resistor R5, R6, R7 Second series resistor TG11, TG12 Transmission gate
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−127618(JP,A) 特開 平4−237091(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-127618 (JP, A) JP-A-4-237091 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G09G 3/00-3/38 G02F 1/133
Claims (1)
パネルを表示駆動する為の液晶駆動電圧を発生させる集
積回路であって、前記複数の第1直列抵抗の一端に印加
される基準電圧を可変して前記液晶パネルの表示コント
ラストを調整する液晶駆動集積回路において、 電源と接続された複数の第2直列抵抗と、 前記複数の第2直列抵抗の各接続点電圧の何れか1つを
導出する選択回路を含み、前記選択回路の出力を基に前
記基準電圧を発生する基準電圧発生回路と、前記複数の第1直列抵抗の一端を電源と接続又は遮断さ
せる第1スイッチ回路、 前記複数の第2直列抵抗を電源と接続又は遮断させる第
2スイッチ回路と、 前記基準電圧発生回路の動作を許可又は停止させる回路
と、を備え、 前記基準電圧発生回路を動作させる時は、前記第1スイ
ッチ回路をオフ且つ前記第2スイッチ回路をオンし、前
記基準電圧発生回路をオフする時は、前記第1スイッチ
回路をオン且つ前記第2スイッチ回路をオフすることを
特徴とする液晶駆動集積回路。(57) An integrated circuit for generating a liquid crystal driving voltage for driving a liquid crystal panel from each connection point of a plurality of first series resistors, wherein the plurality of first series resistors are connected to each other. In a liquid crystal driving integrated circuit for adjusting a display contrast of the liquid crystal panel by varying a reference voltage applied to one end of a series resistor, a plurality of second series resistors connected to a power supply; A reference voltage generation circuit for generating the reference voltage based on an output of the selection circuit, including a selection circuit for deriving any one of the connection point voltages, and one ends of the plurality of first series resistors connected to a power supply Or cut off
A first switch circuit, a second switch circuit for connecting or disconnecting the plurality of second series resistors to or from a power supply, and a circuit for permitting or stopping the operation of the reference voltage generation circuit. When operating, the first switch circuit is turned off and the second switch circuit is turned on, and when the reference voltage generation circuit is turned off, the first switch circuit is turned on and the second switch circuit is turned off. A liquid crystal driving integrated circuit characterized by the following.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35644598A JP3448495B2 (en) | 1998-12-15 | 1998-12-15 | LCD drive integrated circuit |
| TW088119996A TW521240B (en) | 1998-12-10 | 1999-11-17 | Liquid crystal driving integrated circuit |
| US09/455,856 US6633271B1 (en) | 1998-12-10 | 1999-12-07 | Integrated circuit for driving liquid crystal |
| KR10-1999-0056035A KR100430356B1 (en) | 1998-12-10 | 1999-12-09 | Liquid crystal driving integrated circuit |
| EP99309951A EP1008981B1 (en) | 1998-12-10 | 1999-12-10 | Integrated circuit for driving liquid crystal |
| EP07012266.8A EP1833043B1 (en) | 1998-12-10 | 1999-12-10 | Integrated circuit for driving liquid crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35644598A JP3448495B2 (en) | 1998-12-15 | 1998-12-15 | LCD drive integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181411A JP2000181411A (en) | 2000-06-30 |
| JP3448495B2 true JP3448495B2 (en) | 2003-09-22 |
Family
ID=18449050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35644598A Expired - Lifetime JP3448495B2 (en) | 1998-12-10 | 1998-12-15 | LCD drive integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448495B2 (en) |
-
1998
- 1998-12-15 JP JP35644598A patent/JP3448495B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000181411A (en) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6172661B1 (en) | Low power driving method for reducing non-display area of TFT-LCD | |
| JP3576382B2 (en) | Interface circuit and liquid crystal drive circuit | |
| JP2000181412A (en) | Integrated circuit for driving liquid crystal | |
| US20030043129A1 (en) | Semiconductor device capable of internally generating bias changing signal | |
| KR100209643B1 (en) | LCD display driving circuit | |
| JP3554135B2 (en) | LCD driver | |
| KR100430356B1 (en) | Liquid crystal driving integrated circuit | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| JP3448495B2 (en) | LCD drive integrated circuit | |
| JP3448493B2 (en) | LCD drive integrated circuit | |
| JP2849010B2 (en) | Display device drive circuit | |
| JP3108293B2 (en) | LCD drive circuit | |
| KR100502795B1 (en) | Liquid Crystal Display Module with Pulse-Width Control of Gate-On Enable Signal | |
| JP2849034B2 (en) | Display drive | |
| KR20000003152A (en) | Tft(thin film transistor) lcd(liquid crystal display) capable of controlling a gate on voltage waveform | |
| JP3482646B2 (en) | Liquid crystal element driving method, liquid crystal element driving circuit, and display device | |
| JP3160047B2 (en) | Semiconductor device | |
| JPH0943566A (en) | Driving circuit for liquid crystal display | |
| JP2965822B2 (en) | Power circuit | |
| JP2960192B2 (en) | Liquid crystal display | |
| KR100346389B1 (en) | Circuit for driving liquid-crystal cell in liquid crystal display panel of active matrix type | |
| JP3237231B2 (en) | LCD drive circuit | |
| JPH085985A (en) | Liquid crystal drive | |
| JP2911485B2 (en) | Liquid crystal drive | |
| JP2002055642A (en) | Drive circuit for liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |