JP3451038B2 - Dielectric circuit board and millimeter-wave semiconductor device including the same - Google Patents
Dielectric circuit board and millimeter-wave semiconductor device including the sameInfo
- Publication number
- JP3451038B2 JP3451038B2 JP24083499A JP24083499A JP3451038B2 JP 3451038 B2 JP3451038 B2 JP 3451038B2 JP 24083499 A JP24083499 A JP 24083499A JP 24083499 A JP24083499 A JP 24083499A JP 3451038 B2 JP3451038 B2 JP 3451038B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- via hole
- via holes
- wave semiconductor
- millimeter wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ミリ波半導体素子
をフェースダウンの形態で実装するための誘電体回路基
板、および、これにミリ波半導体素子を実装して形成さ
れるミリ波半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric circuit board for mounting a millimeter wave semiconductor element in a face-down form, and a millimeter wave semiconductor device formed by mounting the millimeter wave semiconductor element on the dielectric circuit board. It is a thing.
【0002】[0002]
【従来の技術】(背景)近年、情報処理装置の処理速度
の向上や、画像処理装置の高解像度化などに伴い、30
〜300GHzのミリ波帯での大容量超高速無線通信が
注目されている。ミリ波帯用無線通信機器を構成するた
めには、高性能なミリ波半導体装置が不可欠であるが、
ミリ波半導体装置は、表面に回路パターンを形成した誘
電体回路基板にミリ波半導体素子を搭載することにより
得られる。(Background) In recent years, as the processing speed of information processing devices has increased and the resolution of image processing devices has increased,
Large-capacity ultra-high-speed wireless communication in the millimeter wave band of up to 300 GHz is drawing attention. A high-performance millimeter-wave semiconductor device is indispensable to construct a millimeter-wave band wireless communication device.
A millimeter wave semiconductor device is obtained by mounting a millimeter wave semiconductor element on a dielectric circuit board having a circuit pattern formed on the surface thereof.
【0003】しかし、ミリ波半導体素子を、誘電体回路
基板に対して電気的に接続する際に、従来から半導体装
置の実装で広く用いられているワイヤボンド法によった
場合、信号端子と回路基板端子とを結ぶ金属ワイヤのイ
ンダクタンスなどの影響で信号の減衰が大きくなり、所
望の特性が得られないという問題がある。そこで、ミリ
波半導体素子の実装方法としては、突起電極を用いたフ
リップチップボンディング方法などのように、素子面を
誘電体回路基板側に向ける形態、いわゆるフェースダウ
ンにしてインダクタンスの低減を図る方法が用いられる
ことが多い。However, when the millimeter wave semiconductor element is electrically connected to the dielectric circuit board by the wire bond method which has been widely used for mounting semiconductor devices, signal terminals and circuits are used. There is a problem that signal attenuation is increased due to the influence of the inductance of the metal wire connecting to the board terminal, and desired characteristics cannot be obtained. Therefore, as a mounting method of a millimeter wave semiconductor element, there is a method of facing the element surface toward the dielectric circuit board side, such as a flip-chip bonding method using a protruding electrode, a method of reducing inductance by so-called face down. Often used.
【0004】ところが、こうしたフェースダウンの実装
方法では、ミリ波半導体素子に対向する誘電体回路基板
の表面を基本的に導電体とした場合、その距離は一般に
数μmから数十μmであり、インピーダンスの低減のた
めには、この実装の際の距離制御が高精度で要求され、
困難なものとなる。However, in such a face-down mounting method, when the surface of the dielectric circuit substrate facing the millimeter wave semiconductor element is basically made of a conductor, the distance is generally several μm to several tens μm, and the impedance In order to reduce the
It will be difficult.
【0005】このため、ミリ波半導体素子に対向する誘
電体回路基板の表面に設ける導電体は、必要最小限の導
電体のみとし、所定厚さの誘電体層を隔てて接地導電体
を置くことにより、インピーダンスのずれに対して実装
マージンを大きくとることができる。なお、この接地導
電体は、誘電体基板が両面板ならば裏面、誘電体基板が
多層基板ならば内層または裏面に置かれることになる。
この接地導電体を以下、「裏面接地導電体」という。For this reason, the conductor provided on the surface of the dielectric circuit board facing the millimeter wave semiconductor element is limited to the minimum necessary conductor, and the ground conductor is placed with a dielectric layer of a predetermined thickness separated. As a result, a large mounting margin can be secured for the impedance shift. The ground conductor is placed on the back surface if the dielectric substrate is a double-sided board, and on the inner layer or the back surface if the dielectric substrate is a multilayer board.
Hereinafter, this ground conductor will be referred to as a "back surface ground conductor".
【0006】また、この場合、ミリ波半導体素子に設け
られた接地導電体は、例えば突起電極を経て誘電体基板
の表面に設けられた接地導電体に電気的に接続され、こ
の表面の接地導電体は、導電体を内部に充填したビアホ
ールを経て裏面接地導電体に接続される。ミリ波半導体
素子からの経路長さがある程度以上長くなると、裏面接
地導電体は、高周波におけるミリ波半導体素子の接地導
電体としての機能が低下することになる。そこでこの機
能低下を避けるために、ビアホールは、ミリ波半導体素
子搭載部に配置される。特に、経路長さ低減のため、突
起電極の直下に置かれることが多い。このため、一般的
に、ビアホールの配置は、ミリ波半導体素子の周辺部に
配置される突起電極の配置に倣うこととなり、ミリ波半
導体素子の形状にほぼ沿った矩形状となっている。Further, in this case, the grounding conductor provided on the millimeter wave semiconductor element is electrically connected to the grounding conductor provided on the surface of the dielectric substrate through, for example, the protruding electrode, and the grounding conductor on the surface is grounded. The body is connected to the backside ground conductor through a via hole having the conductor filled therein. If the path length from the millimeter-wave semiconductor element becomes longer than a certain length, the function of the back-side grounded conductor as the grounded conductor of the millimeter-wave semiconductor element at high frequencies will deteriorate. Therefore, in order to avoid this functional deterioration, the via hole is arranged in the millimeter wave semiconductor element mounting portion. In particular, in order to reduce the path length, it is often placed directly below the bump electrode. Therefore, generally, the arrangement of the via holes follows the arrangement of the protruding electrodes arranged in the peripheral portion of the millimeter wave semiconductor element, and has a rectangular shape that is substantially along the shape of the millimeter wave semiconductor element.
【0007】(従来のミリ波半導体装置の一例)図12
〜14を参照して、フリップチップボンディング方法を
用いた従来のミリ波半導体装置の一例について説明す
る。(Example of Conventional Millimeter Wave Semiconductor Device) FIG.
14 to 14, an example of a conventional millimeter wave semiconductor device using the flip chip bonding method will be described.
【0008】図12は、ミリ波半導体素子3をフリップ
チップボンディング方法により搭載するための回路パタ
ーン4が形成された誘電体回路基板2を示す平面図であ
る。ただし、図12では誘電体回路基板2のうち誘電体
部分20(図14参照)を省略している。セラミックな
どの誘電体材料からなる誘電体回路基板2の主面、すな
わち、ミリ波半導体素子搭載面には、導電性材料からな
る回路パターン4が形成され、その表面には高周波信号
伝送特性の向上を目的として、金メッキなどが施されて
いる。図12に示す例では、回路パターン4としては、
信号入出力用端子4aと接地電位パターン4bが形成さ
れている。ミリ波半導体素子搭載部7は、ミリ波半導体
素子3が搭載される領域である。ビアホール6は、その
配置は搭載されるミリ波半導体素子3の形状に倣って矩
形状であり、通常、等間隔で一定線上に整然と配置され
ている。FIG. 12 is a plan view showing a dielectric circuit board 2 on which a circuit pattern 4 for mounting the millimeter wave semiconductor element 3 by a flip chip bonding method is formed. However, in FIG. 12, the dielectric portion 20 (see FIG. 14) of the dielectric circuit board 2 is omitted. A circuit pattern 4 made of a conductive material is formed on the main surface of the dielectric circuit board 2 made of a dielectric material such as ceramic, that is, a surface on which the millimeter wave semiconductor element is mounted, and a high frequency signal transmission characteristic is improved on the surface. For the purpose, it is plated with gold. In the example shown in FIG. 12, as the circuit pattern 4,
A signal input / output terminal 4a and a ground potential pattern 4b are formed. The millimeter wave semiconductor element mounting portion 7 is an area where the millimeter wave semiconductor element 3 is mounted. The via holes 6 are arranged in a rectangular shape following the shape of the mounted millimeter-wave semiconductor element 3, and are normally arranged at regular intervals on a fixed line.
【0009】図13は、突起電極10が形成されたミリ
波半導体素子3を示す平面図である。ただし、下面を下
方からではなく上方から透視して見た平面図である。G
aAsなどの材料からなるミリ波半導体素子3はウエハ
プロセス技術によって回路形成面にミリ波デバイスの回
路(図示省略)が形成されており、さらに信号入出力端
子12として、ボンディングパッド9が設けられ、さら
にボンディングパッド9には、金などからなる突起電極
10が形成されている。FIG. 13 is a plan view showing the millimeter wave semiconductor device 3 having the protruding electrodes 10 formed thereon. However, it is a plan view of the lower surface seen through from above rather than from below. G
The millimeter-wave semiconductor element 3 made of a material such as aAs has a circuit (not shown) of a millimeter-wave device formed on the circuit formation surface by a wafer process technique, and a bonding pad 9 is provided as a signal input / output terminal 12. Further, on the bonding pad 9, a protruding electrode 10 made of gold or the like is formed.
【0010】図14は、図12の誘電体回路基板2に図
13のミリ波半導体素子3をフリップチップボンディン
グ方法により搭載した状態のミリ波半導体装置1を示す
II−II線における矢視断面図である。誘電体回路基
板2の裏面には、基本的に全面に接地用の電位パターン
(以下、「裏面接地電位パターン」という。)5が形成
されている。表面の接地電位パターン4bと裏面接地電
位パターン5とは、導電体が内部に充填されたビアホー
ル6によって接続されている。FIG. 14 is a sectional view taken along line II-II showing the millimeter wave semiconductor device 1 in which the millimeter wave semiconductor element 3 of FIG. 13 is mounted on the dielectric circuit board 2 of FIG. 12 by the flip chip bonding method. Is. A potential pattern 5 for grounding (hereinafter, referred to as "rear surface ground potential pattern") 5 is basically formed on the entire back surface of the dielectric circuit board 2. The ground potential pattern 4b on the front surface and the ground potential pattern 5 on the back surface are connected by a via hole 6 in which a conductor is filled.
【0011】ミリ波半導体装置1の組立ての際には、ミ
リ波半導体素子の回路形成面と、誘電体回路基板の回路
パターン4とが対向するようにして、熱圧着により突起
電極10は、回路パターン4の表面のミリ波半導体素子
搭載部7に接合される。この後、外部環境保護のために
ミリ波半導体装置1は気密封止され、さらに必要に応じ
てミリ波信号送受信用アンテナが形成される。When the millimeter wave semiconductor device 1 is assembled, the projecting electrodes 10 are connected to the circuit by thermocompression bonding so that the circuit forming surface of the millimeter wave semiconductor element and the circuit pattern 4 of the dielectric circuit board face each other. It is bonded to the millimeter wave semiconductor element mounting portion 7 on the surface of the pattern 4. After that, the millimeter-wave semiconductor device 1 is hermetically sealed to protect the external environment, and a millimeter-wave signal transmitting / receiving antenna is further formed as necessary.
【0012】[0012]
【発明が解決しようとする課題】従来の構造のフェース
ダウンでミリ波半導体素子3を誘電体回路基板2に実装
したミリ波半導体装置1においては、上述のように、ビ
アホール6の配列はミリ波半導体素子3の外形に倣って
矩形状であり、その位置関係については、通常、等間隔
で一定線上に整然と配置されているため、ビアホール6
の配列の各部分におけるビアホール同士の距離、方向な
どの位置関係が同じとなる。その結果、各部分の共振周
波数はほぼ同一となる。したがって、その位置関係に依
存する共振が起こると、同様の位置関係の繰返しがこの
共振を、より大きく増幅させ、より遠くへ伝播させてい
た。その結果、使用周波数や回路パターンの設計によっ
ては、共振により使用周波数帯域に著しいレベル変動の
分布が発生し、ミリ波半導体装置1の特性に悪影響を与
えることがあった。In the millimeter wave semiconductor device 1 in which the millimeter wave semiconductor element 3 is mounted on the dielectric circuit board 2 by face down of the conventional structure, as described above, the via holes 6 are arranged in the millimeter wave. The via hole 6 has a rectangular shape following the outer shape of the semiconductor element 3 and is normally arranged on a fixed line at regular intervals.
The positional relationship such as the distance and direction between the via holes in each part of the arrangement is the same. As a result, the resonance frequencies of the respective parts are almost the same. Therefore, when a resonance depending on the positional relationship occurs, repetition of the similar positional relationship amplifies the resonance to a greater extent and propagates it further. As a result, depending on the design of the used frequency and the circuit pattern, a significant level variation distribution may occur in the used frequency band due to resonance, which may adversely affect the characteristics of the millimeter wave semiconductor device 1.
【0013】図15は、図12〜14に示したミリ波半
導体装置1の高周波特性の一例を示す概略図である。構
軸に周波数、縦軸に高周波特性を取っており、斜線で示
したF1からF2までが使用周波数帯であり、使用可能
な高周波特性の最低レベル(以下、「使用可能最低レベ
ル」という。)T1が設定されている。使用周波数帯域
でこの使用可能最低レベルT1より高周波特性が良けれ
ば問題がない。FIG. 15 is a schematic diagram showing an example of high frequency characteristics of the millimeter wave semiconductor device 1 shown in FIGS. The vertical axis represents frequency and the vertical axis represents high-frequency characteristics. The shaded areas F1 to F2 are frequency bands used, and the lowest level of high-frequency characteristics that can be used (hereinafter referred to as "usable minimum level"). T1 is set. There is no problem if the high frequency characteristics are better than the lowest usable level T1 in the used frequency band.
【0014】従来のこのミリ波半導体装置1の高周波特
性には、周波数が高くなるにつれ徐々に劣化する傾向が
見られる。また、周波数F3、F4、F5で局所的に鋭
いピークを持つ劣化が見られる。これらF3、F4、F
5などのように局所的に高周波特性が劣化する周波数
を、以下、「局所劣化周波数」という。局所劣化周波数
のうち、F4は使用周波数帯内にあり、使用可能最低レ
ベルT1を下回るため、ミリ波半導体装置1の使用に悪
影響を与える。The high frequency characteristics of the conventional millimeter wave semiconductor device 1 tend to gradually deteriorate as the frequency increases. Further, deterioration having a locally sharp peak is seen at frequencies F3, F4, and F5. These F3, F4, F
The frequency at which the high frequency characteristic locally deteriorates, such as 5, is hereinafter referred to as "local deterioration frequency". Of the locally deteriorated frequencies, F4 is within the usable frequency band and is below the lowest usable level T1, and therefore adversely affects the use of the millimeter wave semiconductor device 1.
【0015】この発明は、上述のような問題点を解決す
るためになされたもので、ミリ波半導体装置を構成した
ときに共振の増幅、伝播によって高周波特性が悪影響を
受けない誘電体回路基板、およびこれを用いたミリ波半
導体装置を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems, and when a millimeter-wave semiconductor device is constructed, a dielectric circuit substrate in which high frequency characteristics are not adversely affected by amplification and propagation of resonance, Another object of the present invention is to provide a millimeter wave semiconductor device using the same.
【0016】[0016]
【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく誘電体回路基板の1つの局面におい
ては、ミリ波半導体素子を実装することによってミリ波
半導体装置を形成可能な誘電体回路基板であって、ミリ
波半導体素子の実装領域の各辺に対応して配列されたビ
アホール列を有し、上記ビアホール列は、接地された導
電体を内部に含むビアホールが、一直線上に載らないよ
うに配列されたものである。あるいは他の局面において
は、ミリ波半導体素子を実装することによってミリ波半
導体装置を形成可能な誘電体回路基板であって、ミリ波
半導体素子の実装領域の各辺に対応して配列されたビア
ホール列を有し、上記ビアホール列は、接地された導電
体を内部に含むビアホールが、互いに隣接するビアホー
ル間の距離が一定とならないように配列されたものであ
る。In order to achieve the above object, in one aspect of a dielectric circuit board according to the present invention, a dielectric capable of forming a millimeter wave semiconductor device by mounting a millimeter wave semiconductor element. a circuit board having a via hole rows arranged in correspondence with the respective sides of the mounting region of the millimeter wave semiconductor devices, the via hole column, a via hole containing therein a grounded conductor is in alignment They are arranged so that they will not be listed. Or In another aspect, a formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter wave semiconductor devices, are arranged to correspond to the respective sides of the mounting region of the millimeter wave semiconductor devices There is a via hole array, and the via hole array is such that via holes including a grounded conductor inside are arranged such that the distance between adjacent via holes is not constant.
【0017】上記構成を採用することにより、ビアホー
ル6同士の位置関係には乱雑さが加わり、多様化し、各
部分ごとに共振周波数が異なることとなる。その結果、
ある周波数の共振に呼応して他の多くの箇所が共振し、
増幅され伝播するといった現象は起こりにくくなる。By adopting the above-mentioned structure, the positional relationship between the via holes 6 is messed up and diversified, and the resonance frequency is different for each part. as a result,
Many other parts resonate in response to resonance at a certain frequency,
The phenomenon of amplification and propagation is less likely to occur.
【0018】また、上記発明において好ましくは、互い
に隣接して配列された任意の2つの上記ビアホール同士
の間隔が基板表面における実効波長の1/2未満であ
る。In the above invention, preferably, the distance between any two of the via holes arranged adjacent to each other is less than 1/2 of the effective wavelength on the substrate surface.
【0019】上記構成を採用することにより、互いに隣
接して配列されたビアホール同士の距離が、実効波長の
1/2未満の距離であるため、ビアホールで囲まれた部
分とその外側との電磁的な遮断が有効に行われる。By adopting the above configuration, the distance between the via holes arranged adjacent to each other is less than 1/2 of the effective wavelength, and therefore, the electromagnetic wave between the portion surrounded by the via holes and the outside thereof. Effective shutoff.
【0020】さらに、上記発明において好ましくは、任
意の1つの上記ビアホールから、その両隣に隣接する2
つの上記ビアホールのうちの一方までの距離と他方まで
の距離とが互いに異なるように配列されている。この構
成により、共振周波数が異なる確率が高くなり、そのた
め、増幅や伝播が抑えられやすくなる。Further, in the above invention, preferably, from any one of the above-mentioned via holes, two adjacent vias are provided on both sides of the via hole.
The via holes are arranged such that the distance to one of the via holes and the distance to the other are different from each other. With this configuration, the probability that the resonance frequencies are different is increased, so that amplification and propagation are easily suppressed.
【0021】さらに、上記発明において好ましくは、上
記ビアホールのうちから任意に選ばれた1つのビアホー
ルである中心ビアホールから基板表面における実効波長
の1/2以下の距離の範囲内において、上記中心ビアホ
ールからの距離が互いにほぼ等しい他の上記ビアホール
の数が3以下である。この構成により、その距離に起因
する共振の増幅および伝播は抑えられる。Further, in the above invention, preferably, from the central via hole within a distance of 1/2 or less of the effective wavelength on the substrate surface from the central via hole which is one via hole arbitrarily selected from the above via holes. The number of other via holes whose distances are substantially equal to each other is 3 or less. With this configuration, amplification and propagation of resonance due to the distance are suppressed.
【0022】さらに、上記発明において好ましくは、上
記ビアホールのうちから任意に選ばれた互いに隣接する
2つの上記ビアホールの中心同士を結んでできる線分の
中点から、基板表面における実効波長の1/2以下の距
離の範囲内において、上記線分を延長してできる直線に
交わる、他の上記ビアホールの数が2以下である。Further, in the above invention, preferably, from the midpoint of a line segment formed by connecting the centers of two via holes adjacent to each other arbitrarily selected from the via holes, from the midpoint of the effective wavelength on the substrate surface, Within the range of the distance of 2 or less, the number of other via holes that intersect the straight line formed by extending the line segment is 2 or less.
【0023】上記構成を採用することにより、直進する
傾向のある共振の伝播に対して、直進する方向へのビア
ホールの配置が少なくなっているため、伝播を抑えるこ
とができる。By adopting the above-mentioned structure, the propagation of resonance, which tends to travel straight, can be suppressed because the number of via holes arranged in the direction of straight travel is reduced.
【0024】本発明に基づく誘電体回路基板の他の局面
においては、ミリ波半導体素子を実装することによって
ミリ波半導体装置を形成可能な誘電体回路基板であっ
て、配列されたビアホール列を有し、上記ビアホール列
は、接地された導電体を内部に含むビアホールが配列さ
れたものであり、上記ビアホール列が、略弧状に並ぶ4
以上の上記ビアホールからなる略弧状部分を含み、各上
記略弧状部分の弧の長径が基板表面における実効波長の
1/2未満である。[0024] In the dielectric circuit other aspects of the substrate according to the present invention, there is provided a formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter-wave semiconductor device, a via hole rows that are sequence The via hole array is an array of via holes including a grounded conductor therein, and the via hole array is arranged in a substantially arc shape.
The major axis of the arc of each of the above-mentioned substantially arc-shaped portions is less than 1/2 of the effective wavelength on the surface of the substrate.
【0025】上記構成を採用することにより、各略弧状
部分に発生する共振の周波数を相対的に高くすることが
できる。その結果、高周波特性が使用周波数帯において
使用可能レベルを下回ることは回避できる。By adopting the above structure, the frequency of resonance generated in each substantially arcuate portion can be made relatively high. As a result, it is possible to prevent the high frequency characteristic from falling below the usable level in the used frequency band.
【0026】本発明に基づく誘電体回路基板のさらに他
の局面においては、ミリ波半導体素子を実装することに
よってミリ波半導体装置を形成可能な誘電体回路基板で
あって、配列されたビアホール列を有し、上記ビアホー
ル列は、接地された導電体を内部に含むビアホールが配
列されたものであり、上記ビアホール列が、略矩形状に
並ぶ4以上の上記ビアホールからなる略矩形状部分を含
み、各上記矩形状部分の矩形長辺の長さが基板表面にお
ける実効波長の1/2未満である。[0026] In yet another aspect of the dielectric circuit board according to the present invention, there is provided a formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter wave semiconductor devices, arrays and via holes column And the via hole array is an array of via holes including a grounded conductor therein, and the via hole array includes a substantially rectangular portion composed of four or more via holes arranged in a substantially rectangular shape. The length of the rectangular long side of each of the rectangular portions is less than 1/2 of the effective wavelength on the substrate surface.
【0027】上記構成を採用することにより、各略矩形
状部分に発生する共振の周波数を相対的に高くすること
ができる。その結果、高周波特性が使用周波数帯におい
て使用可能レベルを下回ることは回避できる。By adopting the above structure, the frequency of resonance generated in each substantially rectangular portion can be made relatively high. As a result, it is possible to prevent the high frequency characteristic from falling below the usable level in the used frequency band.
【0028】本発明に基づく誘電体回路基板のさらに他
の局面においては、上記ビアホール列が、複数本の互い
に略平行な直線に沿う並列ビアホール配列を含み、この
並列ビアホール配列の各上記直線に沿って並ぶ上記ビア
ホールが不等間隔で配列されている。[0028] In still another aspect of the dielectric circuit board according to the present invention, the via hole array includes a parallel via hole array along a plurality of substantially parallel straight lines, and each of the parallel via hole arrays extends along each straight line. The via holes arranged in parallel are arranged at unequal intervals.
【0029】上記構成を採用することにより、共振する
周波数を、相対的に高くすることができる。その結果、
高周波特性が使用周波数帯において使用可能レベルを下
回ることは回避できる。By adopting the above structure, the resonance frequency can be made relatively high. as a result,
It is possible to prevent the high frequency characteristic from falling below the usable level in the used frequency band.
【0030】本発明に基づくミリ波半導体装置の1つの
局面においては、ミリ波半導体素子を実装した、上記誘
電体回路基板を含む。この構成により、高周波特性が使
用周波数帯で使用可能最低レベルを下回らないミリ波半
導体装置を提供することができる。One aspect of the millimeter wave semiconductor device according to the present invention includes the above-mentioned dielectric circuit board on which a millimeter wave semiconductor element is mounted. With this configuration, it is possible to provide a millimeter-wave semiconductor device whose high-frequency characteristics are not lower than the lowest usable level in the frequency band used.
【0031】本発明に基づくミリ波半導体装置の他の局
面においては、直線状に配列された複数の突起電極列に
より外縁部を取り囲まれたミリ波半導体素子を誘電体回
路基板上に実装したミリ波半導体装置であって、前記誘
電体回路基板は、各前記突起電極列の近傍に、ビアホー
ル列を有し、前記ビアホール列は、接地された導電体を
内部に含むビアホールが、対応する前記突起電極列に平
行な直線上に載らないように配列されている。In another aspect of the millimeter wave semiconductor device according to the present invention, a millimeter wave semiconductor element whose outer edge portion is surrounded by a plurality of linearly arranged protruding electrode rows is mounted on a dielectric circuit board. a wave semiconductor device, a via hole of the dielectric circuit board, in the vicinity of each of the protruding electrode array has a bi Aho <br/> Le columns, the via hole column containing therein a grounded conductor Are arranged so as not to be placed on a straight line parallel to the corresponding protruding electrode row.
【0032】上記構成により、高周波特性が使用周波数
帯で使用可能最低レベルを下回らないミリ波半導体装置
を提供することができる。With the above structure, it is possible to provide a millimeter-wave semiconductor device in which the high-frequency characteristics do not fall below the lowest usable level in the operating frequency band.
【0033】[0033]
【発明の実施の形態】(実施の形態1)
(構造)図1〜図3を参照して、本実施の形態における
誘電体回路基板2を実装したミリ波半導体装置1の構造
を説明する。本実施の形態における誘電体回路基板2の
誘電体部分20としては、材質はセラミックス、板厚が
150μmであり、比誘電率は約9のものを用いた。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) (Structure) With reference to FIGS. 1 to 3, the structure of a millimeter wave semiconductor device 1 on which a dielectric circuit board 2 according to the present embodiment is mounted will be described. As the dielectric portion 20 of the dielectric circuit board 2 in the present embodiment, the material is ceramics, the plate thickness is 150 μm, and the relative dielectric constant is about 9.
【0034】図1に、誘電体回路基板2の平面図を示
す。ただし、図1では誘電体回路基板2のうち誘電体部
分20を省略している。誘電体回路基板2の主面である
一方の面には、ミリ波半導体素子搭載用の回路パターン
4が形成されている。この回路パターン4は、信号入出
力パターン4aと接地電位パターン4bとからなる。回
路パターン4は、電磁波を遮蔽するためのビアホール6
の配列であるビアホール列60がミリ波半導体素子の実
装領域としてのミリ波半導体素子搭載部7をおおよそ取
囲むように各辺に対応して配置されている。ビアホール
列60において互いに隣接して配列されたビアホール6
同士の距離L1が、実効波長の1/2未満である。ここ
で、「実効波長」というのは、誘電体基板表面における
実効波長を意味し、実効波長は、誘電体基板やこれに接
する空気や樹脂などといった物質の誘電率、回路パター
ンの形状や材質などから定まる値である。以下の記載に
おいても「実効波長」といった場合には同様である。FIG. 1 shows a plan view of the dielectric circuit board 2. However, in FIG. 1, the dielectric portion 20 of the dielectric circuit board 2 is omitted. A circuit pattern 4 for mounting a millimeter wave semiconductor element is formed on one surface, which is the main surface of the dielectric circuit board 2. The circuit pattern 4 includes a signal input / output pattern 4a and a ground potential pattern 4b. The circuit pattern 4 is a via hole 6 for shielding electromagnetic waves.
The via hole array 60 having the arrangement of is arranged corresponding to each side so as to substantially surround the millimeter wave semiconductor element mounting portion 7 as the mounting area of the millimeter wave semiconductor element. Via holes 6 arranged adjacent to each other in the via hole row 60
The distance L1 between them is less than 1/2 of the effective wavelength. Here, the "effective wavelength" means the effective wavelength on the surface of the dielectric substrate, and the effective wavelength is the dielectric constant of the substance such as air or resin in contact with the dielectric substrate, the shape or material of the circuit pattern, etc. It is a value determined from. The same applies to the description below in the case of "effective wavelength".
【0035】さらに、ビアホール列60におけるビアホ
ール6の配列は、上面から見たときに各辺において一直
線上に載らない形状(非直線凹凸状)に配列されてい
る。Further, the via holes 6 in the via hole array 60 are arranged in a shape (non-linear unevenness) that does not fit on a straight line on each side when viewed from the top surface.
【0036】なお、図1に示すように信号入出力パター
ン4aを挟むビアホール6同士の距離は他の箇所に比べ
て長くなっており、実効波長の1/2以下とは限らない
が、この箇所では、ビアホール列60が途切れているた
め、これらのビアホール6は、「ビアホール列60にお
いて互いに隣接して配列されたビアホール6」には該当
しないものとする。As shown in FIG. 1, the distance between the via holes 6 sandwiching the signal input / output pattern 4a is longer than the other places, and it is not limited to 1/2 or less of the effective wavelength, but this place is not limited. Then, since the via hole row 60 is interrupted, it is assumed that these via holes 6 do not correspond to “the via holes 6 arranged adjacent to each other in the via hole row 60”.
【0037】図2に、ミリ波半導体素子3の構造の平面
図を示す。ただし、下面を下方からではなく上方から透
視して見た平面図である。回路形成面のボンディングパ
ッド9上に、金からなる突起電極10が形成されてい
る。なお、図2に示す例では、ミリ波半導体素子3の回
路として、いわゆるスルーの伝送線路11と入出力端子
12の組合せとなっているが、フィルタ、放射素子や各
種のゲインを持つ素子や、その複合回路であってもよ
い。FIG. 2 shows a plan view of the structure of the millimeter wave semiconductor device 3. However, it is a plan view of the lower surface seen through from above rather than from below. The bump electrode 10 made of gold is formed on the bonding pad 9 on the circuit formation surface. In the example shown in FIG. 2, the circuit of the millimeter-wave semiconductor element 3 is a combination of a so-called through transmission line 11 and an input / output terminal 12, but a filter, a radiating element, an element having various gains, It may be a composite circuit thereof.
【0038】図3に、誘電体回路基板2(図1参照)に
ミリ波半導体素子3(図2参照)をフリップチップボン
ディング方法により熱圧着した状態の、I−I線におけ
る矢視断面図を示す。誘電体回路基板2の主面と反対側
の面には、全面に渡って裏面接地電位パターン5が形成
されている。接地電位パターン4bと裏面接地電位パタ
ーン5とは、導電体としてタングステンペーストが充填
されたビアホール6によって、電気的に接続されてい
る。ビアホール6の配列は、上述のように一直線上に載
らない配列であるため、図3においては、ビアホール6
の断面形状は、それぞれ異なったものとなっている。FIG. 3 is a cross-sectional view taken along the line I--I of the dielectric circuit board 2 (see FIG. 1) in which the millimeter wave semiconductor element 3 (see FIG. 2) is thermocompression bonded by the flip chip bonding method. Show. A back surface ground potential pattern 5 is formed on the entire surface of the dielectric circuit board 2 opposite to the main surface. The ground potential pattern 4b and the back surface ground potential pattern 5 are electrically connected by a via hole 6 filled with a tungsten paste as a conductor. Since the via holes 6 are arranged not on a straight line as described above, in FIG.
The cross-sectional shape of each is different.
【0039】(高周波特性)図4は、本実施の形態にお
けるミリ波半導体装置1の高周波特性を示した概略図で
ある。本実施の形態におけるミリ波半導体装置1におい
ても、従来のミリ波半導体装置1と同様、周波数が高く
なるにつれて徐々に劣化する傾向が見られる。しかし、
局所劣化周波数の現われ方については、従来と大きく異
なる。すなわち、局所劣化周波数の数は図4に示すよう
にF6からF13までの8つに増えているが、各々の劣
化の程度はいずれも小さくなっている。その結果、使用
周波数帯域において使用可能最低レベルT1を下回る局
所劣化周波数は、従来では、図15に示すように1つで
あったのに対し、本実施の形態では、図4に示すように
存在しない。(High Frequency Characteristics) FIG. 4 is a schematic diagram showing the high frequency characteristics of the millimeter wave semiconductor device 1 according to the present embodiment. In the millimeter wave semiconductor device 1 according to the present embodiment, as with the conventional millimeter wave semiconductor device 1, there is a tendency that the frequency wave gradually deteriorates as the frequency increases. But,
The appearance of the local deterioration frequency is significantly different from the conventional one. That is, the number of local deterioration frequencies is increased to eight from F6 to F13 as shown in FIG. 4, but the degree of deterioration of each is small. As a result, the number of local deterioration frequencies below the lowest usable level T1 in the used frequency band is one as shown in FIG. 15 in the past, but in the present embodiment, there is one as shown in FIG. do not do.
【0040】(作用・効果)本実施の形態におけるミリ
波半導体装置1においては、ビアホール列60において
互いに隣接して配列されたビアホール6同士の距離L1
が、実効波長の1/2未満の距離であるため、ビアホー
ル6で囲まれた部分とその外側との電磁的な遮断が有効
に行われる。(Operation / Effect) In the millimeter wave semiconductor device 1 according to the present embodiment, the distance L1 between the via holes 6 arranged adjacent to each other in the via hole array 60.
However, since the distance is less than ½ of the effective wavelength, electromagnetic isolation between the portion surrounded by the via hole 6 and the outside thereof is effectively performed.
【0041】本実施の形態におけるミリ波半導体装置1
においては、ビアホール6の配列が、上述のように各辺
において一直線上に載らないものであるため、ビアホー
ル6同士の位置関係には乱雑さが加わり、多様化してい
る。したがって、各部分ごとに共振周波数が異なること
となる。各部分ごとに異なる共振周波数を有することに
よって、共振の起こる確率は増し、局所劣化周波数の数
は増える傾向にあるが、従来のビアホール6が等間隔で
整然と配列されたミリ波半導体装置1のように、ある周
波数の共振に呼応して他の多くの箇所が共振し、増幅さ
れ伝播するといった現象は起こりにくくなる。その結
果、それぞれの局所劣化周波数における劣化の程度は小
さくなり、使用周波数帯内で使用可能最低レベルT1を
下回ることはなくなる。Millimeter-wave semiconductor device 1 according to the present embodiment
In the above, since the arrangement of the via holes 6 is not on a straight line on each side as described above, the positional relationship between the via holes 6 is confused and diversified. Therefore, the resonance frequency is different for each part. Although the probability of resonance increases and the number of local deterioration frequencies tends to increase by having different resonance frequencies for each part, it is unlikely that the conventional via holes 6 are arranged at regular intervals in the millimeter wave semiconductor device 1. In addition, the phenomenon that many other parts resonate in response to the resonance of a certain frequency, and are amplified and propagated is unlikely to occur. As a result, the degree of deterioration at each local deterioration frequency becomes small, and it does not fall below the lowest usable level T1 within the used frequency band.
【0042】本実施の形態では、ビアホール6の配列を
各辺において一直線上に載らないものとしたが、各辺ご
とに直線状である場合であっても、不等間隔の配置とす
ることで、同様の効果が得られる。In the present embodiment, the via holes 6 are not arranged in a straight line on each side. However, even if the via holes 6 are linear on each side, they are arranged at unequal intervals. , The same effect can be obtained.
【0043】なお、ビアホール列60は、電磁的遮断の
ための他の手段と組合せて使用することによって電磁的
遮断を実現することも一応可能であるが、ビアホール列
60を、実質的に閉じられた領域を構成するように配置
することとすれば、ビアホール列60自体によって、上
記領域の内部と外部との間の電磁的遮断をほぼ完全なも
のとすることができる。It should be noted that the via hole train 60 may be used in combination with other means for electromagnetically shielding to realize electromagnetic shielding, but the via hole train 60 is substantially closed. By arranging so as to form a region, the via hole row 60 itself can almost completely electromagnetically shield the inside and the outside of the region.
【0044】(実施の形態2)
(構造)図5に、誘電体回路基板2の平面図を示す。ビ
アホール列60において互いに隣接して配列されたビア
ホール6同士の距離L2は、実効波長の3/8以下とな
っている。誘電体回路基板2およびミリ波半導体装置1
としての他の部分の構成は実施の形態1におけるものと
同じである。(Embodiment 2) (Structure) FIG. 5 is a plan view of the dielectric circuit board 2. The distance L2 between the via holes 6 arranged adjacent to each other in the via hole array 60 is 3/8 or less of the effective wavelength. Dielectric circuit board 2 and millimeter wave semiconductor device 1
The other parts of the configuration are the same as those in the first embodiment.
【0045】(作用・効果)ビアホール列60において
互いに隣接して配列されたビアホール6同士の距離L2
が、実効波長の3/8以下の距離であるため、ビアホー
ル6で囲まれた部分とその外側との電磁的な遮断がさら
に強化され有効に行われる。(Operation / Effect) The distance L2 between the via holes 6 arranged adjacent to each other in the via hole array 60.
However, since the distance is equal to or shorter than 3/8 of the effective wavelength, electromagnetic isolation between the portion surrounded by the via hole 6 and the outside thereof is further strengthened and effectively performed.
【0046】なお、距離L2は、他の値についても検討
したが、3/8以下のときに特に有効な効果が得られる
ことがわかった。Although the distance L2 was examined for other values, it was found that a particularly effective effect was obtained when the distance L2 was 3/8 or less.
【0047】本実施の形態によれば、強い電磁界が発生
するミリ波半導体素子3を用いる必要がある場合にも、
電磁的な遮断を十分に行なえる。According to the present embodiment, even when it is necessary to use the millimeter wave semiconductor element 3 which generates a strong electromagnetic field,
Sufficiently electromagnetically shielded.
【0048】(実施の形態3)さらに、本発明における
一連の検討結果から、ビアホール6同士の位置関係に乱
雑さを加えるための配列は、実施の形態1および2の例
に限られず、幾何学的要因がいくつか存在することが明
らかになった。すなわち、比較的近い距離にあるビアホ
ールについて、また、いくつかのビアホールで形成され
る形状について、有効な構造が明らかになった。(Third Embodiment) Furthermore, from the result of a series of examinations in the present invention, the arrangement for adding randomness to the positional relationship between the via holes 6 is not limited to the examples of the first and second embodiments, and geometrical It became clear that there are several factors. That is, an effective structure has been clarified for via holes which are relatively close to each other and for shapes formed by some via holes.
【0049】(構造)図6に、本実施の形態における誘
電体回路基板2のビアホール列60の一部分の概略を示
す。ビアホール6(6a〜6e)が、一直線上に載らな
いように配列されているが、任意の1つのビアホール6
から、その両隣に隣接する2つのビアホール6のうちの
一方までの距離と他方までの距離が異なるように配列さ
れている。(Structure) FIG. 6 schematically shows a part of the via hole array 60 of the dielectric circuit board 2 in the present embodiment. The via holes 6 (6a to 6e) are arranged so as not to be aligned, but one arbitrary via hole 6
From the two via holes 6 adjacent to each other, the distance to one of the two via holes 6 is different from the distance to the other.
【0050】たとえば、ビアホール6cに注目すると、
ビアホール6bまでの距離はL3であり、ビアホール6
dまでの距離はL4であって、L3とL4はいずれも実
効波長の1/2未満であって、L3とL4は異なる距離
となっている。For example, focusing on the via hole 6c,
The distance to the via hole 6b is L3.
The distance to d is L4, both L3 and L4 are less than 1/2 of the effective wavelength, and L3 and L4 are different distances.
【0051】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0052】(作用・効果)ビアホール6b,6c間と
ビアホール6c,6d間とで距離が異なっているため、
ビアホール6b,6c間における共振周波数とビアホー
ル6c,6d間における共振周波数とは異なる確率が高
くなり、そのため、増幅や伝播が抑えられやすくなる。
これは隣接する2つのビアホール6の間に限ったことで
はなく、1つ、2つまたはそれ以上のビアホール6を介
在して隔てた2つのビアホール6についても同様であ
る。しかし、実用的には、あるビアホール6から、その
両隣に隣接する2つのビアホール6のうちの一方までの
距離と他方までの距離が異なる配列となる条件が任意の
ビアホール6に成り立つようにすれば、共振の発生の程
度は十分に小さく抑えることができる。(Operation / Effect) Since the distance between the via holes 6b and 6c is different from that between the via holes 6c and 6d,
There is a high probability that the resonance frequency between the via holes 6b and 6c and the resonance frequency between the via holes 6c and 6d are different, so that amplification and propagation are easily suppressed.
This is not limited to between two adjacent via holes 6, and the same applies to two via holes 6 separated by one, two or more via holes 6. However, practically, if the condition that the distance from one via hole 6 to one of the two via holes 6 adjacent to both sides of the via hole 6 and the distance to the other is different is arranged to be an arbitrary via hole 6, The degree of occurrence of resonance can be suppressed sufficiently small.
【0053】(実施の形態4)
(構造)図7に、本実施の形態における誘電体回路基板
2のビアホール列60の一部分の概略を示す。ビアホー
ル6(6f〜6s)が、一直線上に載らないように配列
されている。これらのビアホール6のうちから任意に選
ばれた1つのビアホール6を、説明の便宜上、「中心ビ
アホール」とすると、中心ビアホールから実効波長の1
/2以下の距離の範囲内において、中心ビアホールから
の距離が互いにほぼ等しい他のビアホール6の数が3以
下となるように配列されている。(Fourth Embodiment) (Structure) FIG. 7 schematically shows a part of the via hole array 60 of the dielectric circuit board 2 in the present embodiment. The via holes 6 (6f to 6s) are arranged so as not to be aligned. For convenience of description, one via hole 6 arbitrarily selected from these via holes 6 is referred to as a “central via hole”, and an effective wavelength of 1 from the central via hole.
Within the range of the distance of / 2 or less, the number of other via holes 6 which are substantially equal to each other from the central via hole is arranged to be 3 or less.
【0054】たとえば、ビアホール6lに注目し、これ
を中心ビアホールと考えると、ビアホール6lの中心を
中心として実効波長の1/2に当たるR1を半径とする
円の内部に存在するビアホール6g〜6s(6lを除
く。)が問題となる。それぞれのビアホール6g〜6s
(6lを除く。)からビアホール6lまでの各距離を考
えると、互いにほぼ等しい距離となる組み合わせとして
は、たとえば、ビアホール6s,6rがいずれも距離が
R1で等しく、ビアホール6i,6o,6pがいずれも
距離がR2で等しい。他に同じ距離で4個以上のビアホ
ール6が配列されている例は見当たらない。したがっ
て、中心ビアホールであるビアホール6lから実効波長
の1/2以下の距離の範囲内において、中心ビアホール
からの距離が互いにほぼ等しい他のビアホール6の数の
最大値は、距離R2におけるビアホール6i,6o,6
pの個数、すなわち3である。For example, paying attention to the via hole 6l, and considering it as the central via hole, the via holes 6g to 6s (6l) existing inside the circle having the radius R1 corresponding to 1/2 of the effective wavelength as the center with the center of the via hole 6l as the center. , Except that) becomes a problem. Each via hole 6g-6s
Considering each distance from (excluding 6l) to the via hole 6l, as a combination in which the distances are substantially equal to each other, for example, the via holes 6s and 6r have the same distance R1 and the via holes 6i, 6o and 6p are the same. Are equal in distance R2. There is no other example in which four or more via holes 6 are arranged at the same distance. Therefore, within the range of the distance from the via hole 6l, which is the central via hole, to 1/2 or less of the effective wavelength, the maximum value of the number of other via holes 6 that are substantially equal to each other from the central via hole is the via holes 6i, 6o at the distance R2. , 6
It is the number of p, that is, 3.
【0055】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0056】(作用・効果)ある中心ビアホールから、
ほぼ等距離の他のビアホール6の数が3以下であるとい
う条件が、いずれのビアホール6を中心ビアホールとし
たときにも成立することとなり、その距離に起因する共
振の増幅および伝播は抑えられる。(Function / Effect) From a certain central via hole,
The condition that the number of other via holes 6 at substantially equal distances is 3 or less is established regardless of which via hole 6 is the central via hole, and amplification and propagation of resonance due to the distance can be suppressed.
【0057】なお、本発明の条件において「3以下」と
する代りに「2以下」、「1以下」などのように最大値
をより小さくした方が共振の発生を低減できる。しか
し、実用的には、3以下とすれば、共振の発生の程度は
十分に小さく抑えることができる。It should be noted that the occurrence of resonance can be reduced by reducing the maximum value such as "2 or less" or "1 or less" instead of "3 or less" under the conditions of the present invention. However, practically, if it is 3 or less, the degree of occurrence of resonance can be suppressed sufficiently small.
【0058】また、中心ビアホールからほぼ等距離の他
のビアホールの数を少なくすることによる、共振の発生
程度の抑制への影響は、中心ビアホールの距離があまり
に長くなると、低下する。したがって、実用的には、中
心ビアホールから概ね半径が実効波長の1/2以下の範
囲内について考えれば十分である。Also, the effect of suppressing the occurrence of resonance by reducing the number of other via holes that are substantially equidistant from the central via hole is reduced when the distance of the central via hole is too long. Therefore, practically, it is sufficient to consider the radius from the central via hole to be within a range of 1/2 or less of the effective wavelength.
【0059】(実施の形態5)
(構造)図8に、本実施の形態における誘電体回路基板
2のビアホール列60の一部分の概略を示す。ビアホー
ル6(6t〜6z)が、一直線上に載らないように配列
されているが、任意に選ばれた互いに隣接する2つのビ
アホール6の中心同士を結んでできる線分の中点から、
実効波長の1/2以下の距離の範囲内において、この線
分を延長してできる直線に交わる、他のビアホール6の
数が2以下となるように配列されている。(Fifth Embodiment) (Structure) FIG. 8 schematically shows a part of a via hole array 60 of a dielectric circuit board 2 according to the present embodiment. The via holes 6 (6t to 6z) are arranged so as not to be on a straight line, but from the midpoint of a line segment formed by connecting the centers of two arbitrarily selected via holes 6 adjacent to each other,
Within the range of a distance of 1/2 or less of the effective wavelength, the number of other via holes 6 intersecting a straight line formed by extending this line segment is 2 or less.
【0060】たとえば、任意に選ばれた互いに隣接する
2つのビアホール6として、ビアホール6v,6wに注
目すると、ビアホール6v,6wの中心同士を結んでで
きる線分の中点を中心として実効波長の1/2に当たる
R3を半径とする円の内部に存在するビアホール6t〜
6y(6v,6wを除く。)が問題となる。このうち、
ビアホール6v,6wの中心同士を結んでできる線分を
延長してできる直線III−IIIに交わる他のビアホ
ール6としては、ビアホール6t,6yの2個が存在す
る。For example, paying attention to the via holes 6v and 6w as two arbitrarily selected adjacent via holes 6, the effective wavelength is 1 with the midpoint of the line segment connecting the centers of the via holes 6v and 6w as the center. Via holes 6t existing inside a circle having a radius R3 corresponding to 1/2
6y (excluding 6v and 6w) becomes a problem. this house,
There are two via holes 6t and 6y as other via holes 6 that intersect a straight line III-III formed by extending a line segment that connects the centers of the via holes 6v and 6w.
【0061】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0062】(作用・効果)ミリ波帯の周波数では、共
振の伝播は直進する傾向がある。したがって、ビアホー
ル6v,6wが関係する共振は、ビアホール6v,6w
の中心同士を通る直線III−III上への他のビアホ
ール6の配置を少なくすることで、伝播を抑えることが
できる。(Operation / Effect) At frequencies in the millimeter wave band, the propagation of resonance tends to proceed straight. Therefore, the resonance related to the via holes 6v and 6w is the via holes 6v and 6w.
Propagation can be suppressed by reducing the arrangement of the other via holes 6 on the straight line III-III passing through the centers of.
【0063】なお、直線III−III上への他のビア
ホール6の配置の数は少なくするほど、また、広い範囲
についてこの条件を遵守するほど、伝播の抑制には効果
的である。しかし、実用的には、任意に選ばれた互いに
隣接する2つのビアホール6については、これらの中心
同士を結んでできる線分の中点から、実効波長の1/2
以下の距離の範囲内において、この線分を延長してでき
る直線に交わる、他のビアホール6の数が2以下となる
ように配列すれば、共振の発生の程度は十分抑制するこ
とができる。The smaller the number of other via holes 6 arranged on the straight line III-III, and the more the compliance with this condition over a wide range, the more effective the propagation is suppressed. However, practically, for two arbitrarily selected via holes 6 adjacent to each other, from the midpoint of the line segment connecting the centers of these via holes 6 to 1/2 of the effective wavelength.
If the number of other via holes 6 intersecting with a straight line formed by extending this line segment is set to 2 or less within the following distance range, the degree of resonance can be sufficiently suppressed.
【0064】(実施の形態6)
(構造)図9は、本実施の形態における誘電体回路基板
2を示す平面図である。ただし、図9では誘電体回路基
板2のうち誘電体部分20を省略している。ビアホール
列60を構成するビアホール6は、各辺において一直線
上に載らないように配列されており、ビアホール列60
は、略弧状に並ぶ4以上のビアホール6からなる略弧状
部分13を含んでいる。さらに、各略弧状部分13の弧
の長径が実効波長の1/2未満となっている。たとえ
ば、図9において長径R4は、実効波長の1/2未満と
なっている。(Sixth Embodiment) (Structure) FIG. 9 is a plan view showing a dielectric circuit board 2 in the present embodiment. However, in FIG. 9, the dielectric portion 20 of the dielectric circuit board 2 is omitted. The via holes 6 forming the via hole row 60 are arranged so as not to be aligned on each side.
Includes a substantially arc-shaped portion 13 composed of four or more via holes 6 arranged in a substantially arc shape. Furthermore, the major axis of the arc of each substantially arc-shaped portion 13 is less than 1/2 of the effective wavelength. For example, in FIG. 9, the major axis R4 is less than 1/2 of the effective wavelength.
【0065】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0066】(作用・効果)各略弧状部分13の弧の長
径が実効波長の1/2未満となっているため、各略弧状
部分13に発生する共振の周波数を相対的に高くするこ
とができる。したがって、仮に共振によって高周波特性
が劣化したとしても、その共振周波数は、図4に示すF
2よりも高い周波数とすることができ、使用周波数帯に
おいて使用可能レベルを下回ることは回避できる。(Operation / Effect) Since the major axis of the arc of each substantially arc-shaped portion 13 is less than 1/2 of the effective wavelength, the frequency of resonance generated in each substantially arc-shaped portion 13 can be made relatively high. it can. Therefore, even if the high frequency characteristic is deteriorated by resonance, the resonance frequency is F shown in FIG.
The frequency may be higher than 2, and it is possible to avoid falling below the usable level in the used frequency band.
【0067】(実施の形態7)
(構造)図10は、本実施の形態における誘電体回路基
板2を示す平面図である。ただし、図10では誘電体回
路基板2のうち誘電体部分20を省略している。ビアホ
ール列60を構成するビアホール6は、各辺において一
直線上に載らないように配列されており、ビアホール列
60は、略矩形状に並ぶ4以上のビアホール6からなる
略矩形状部分14を含んでいる。さらに、各略矩形状部
分14の矩形長辺の長さが実効波長の1/2未満となっ
ている。たとえば、図10において長径R5は、実効波
長の1/2未満となっている。(Embodiment 7) (Structure) FIG. 10 is a plan view showing a dielectric circuit board 2 in the present embodiment. However, in FIG. 10, the dielectric portion 20 of the dielectric circuit board 2 is omitted. The via holes 6 forming the via hole row 60 are arranged so as not to be aligned on each side, and the via hole row 60 includes a substantially rectangular portion 14 composed of four or more via holes 6 arranged in a substantially rectangular shape. There is. Furthermore, the length of the rectangular long side of each substantially rectangular portion 14 is less than 1/2 of the effective wavelength. For example, in FIG. 10, the major axis R5 is less than 1/2 of the effective wavelength.
【0068】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0069】(作用・効果)各略矩形状部分14の矩形
長辺の長さが実効波長の1/2未満となっているため、
各略矩形状部分14に発生する共振の周波数を相対的に
高くすることができる。したがって、仮に共振によって
高周波特性が劣化したとしても、その共振周波数は、図
4に示すF2よりも高い周波数とすることができ、使用
周波数帯において使用可能レベルを下回ることは回避で
きる。(Operation / Effect) Since the length of the rectangular long side of each substantially rectangular portion 14 is less than 1/2 of the effective wavelength,
The frequency of resonance generated in each substantially rectangular portion 14 can be relatively increased. Therefore, even if the high-frequency characteristics deteriorate due to resonance, the resonance frequency can be set to a frequency higher than F2 shown in FIG. 4, and it can be avoided that the resonance frequency falls below the usable level in the use frequency band.
【0070】(実施の形態8)
(構造)図11に、本実施の形態における誘電体回路基
板2に含まれる並列ビアホール配列62の一部分の概略
を示す。「並列ビアホール配列62」とは、ビアホール
列60が複数本の互いに略平行な直線に沿ったものであ
る。本実施の形態における並列ビアホール配列62にお
いては、ビアホール6は、それぞれ直線に沿って不等間
隔で配列されている。(Embodiment 8) (Structure) FIG. 11 schematically shows a part of the parallel via hole array 62 included in the dielectric circuit board 2 according to the present embodiment. The “parallel via hole array 62” is an array of via holes 60 arranged along a plurality of substantially parallel straight lines. In the parallel via hole array 62 according to the present embodiment, the via holes 6 are arrayed along the straight line at unequal intervals.
【0071】なお、誘電体回路基板2およびミリ波半導
体装置1としての他の部分の構成は実施の形態1におけ
るものと同じである。The structures of the other parts of the dielectric circuit board 2 and the millimeter wave semiconductor device 1 are the same as those in the first embodiment.
【0072】(作用・効果)このような配列とすること
により、共振する周波数を、相対的に高くすることがで
きる。したがって、仮に共振によって高周波特性が劣化
したとしても、その共振周波数は、図4に示すF2より
も高い周波数とすることができ、使用周波数帯において
使用可能レベルを下回ることは回避できる。(Operation / Effect) With this arrangement, the resonance frequency can be made relatively high. Therefore, even if the high-frequency characteristics deteriorate due to resonance, the resonance frequency can be set to a frequency higher than F2 shown in FIG. 4, and it can be avoided that the resonance frequency falls below the usable level in the use frequency band.
【0073】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。It should be noted that the above-described embodiment disclosed this time is illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description but by the scope of the claims, and includes meaning equivalent to the scope of the claims and all modifications within the scope.
【0074】[0074]
【発明の効果】本発明に係る誘電体回路基板によれば、
電磁波を遮蔽するために配列されたビアホールが、各辺
において直線上に載らないようにまたは不等間隔に配列
されたものであるから、ビアホール同士の位置関係には
乱雑さが加わり、多様化し、各部分ごとに共振周波数が
異なることとなる。その結果、ある周波数の共振に呼応
して他の多くの箇所が共振し、増幅され伝播するといっ
た現象は起こりにくくなる。また、互いに隣接して配列
されたビアホール同士の距離を、実効波長の1/2未満
の距離、好ましくは3/8以下の距離とすることで、ビ
アホールで囲まれた部分とその外側との電磁的な遮断が
さらに強化され有効に行われる。According to the dielectric circuit board of the present invention,
Since the via holes arranged to shield electromagnetic waves are arranged so that they do not lie on a straight line on each side or are arranged at unequal intervals, randomness is added to the positional relationship between the via holes and diversified, The resonance frequency is different for each part. As a result, the phenomenon that many other parts resonate in response to the resonance of a certain frequency, and are amplified and propagated is unlikely to occur. Further, by setting the distance between the via holes arranged adjacent to each other to be less than 1/2 of the effective wavelength, preferably 3/8 or less, the electromagnetic wave between the portion surrounded by the via holes and the outside thereof is reduced. Blocking is further strengthened and effectively performed.
【0075】さらに、ビアホール列が略弧状部分や略矩
形状部分を含むことによって、共振の周波数を相対的に
高くすることができ、その結果、高周波特性が使用周波
数帯において使用可能レベルを下回ることを回避でき
る。Further, since the via hole array includes the substantially arcuate portion and the substantially rectangular portion, the resonance frequency can be relatively increased, and as a result, the high frequency characteristic is lower than the usable level in the usable frequency band. Can be avoided.
【図1】 本発明に基づく実施の形態1における誘電体
回路基板の平面図である。FIG. 1 is a plan view of a dielectric circuit board according to a first embodiment of the present invention.
【図2】 本発明に基づく実施の形態1におけるミリ波
半導体素子の構造を上方から透視して見た平面図であ
る。FIG. 2 is a plan view of the structure of the millimeter-wave semiconductor device according to the first embodiment of the present invention seen through from above.
【図3】 本発明に基づく実施の形態1におけるミリ波
半導体装置の、図1および図2のI−I線における矢視
断面図である。FIG. 3 is a cross-sectional view of the millimeter wave semiconductor device according to the first embodiment of the present invention taken along the line I-I of FIGS. 1 and 2.
【図4】 本発明に基づく実施の形態1におけるミリ波
半導体装置の高周波特性を示した概略図である。FIG. 4 is a schematic diagram showing a high frequency characteristic of the millimeter wave semiconductor device according to the first embodiment of the present invention.
【図5】 本発明に基づく実施の形態2における誘電体
回路基板の平面図である。FIG. 5 is a plan view of a dielectric circuit board according to a second embodiment of the present invention.
【図6】 本発明に基づく実施の形態3における誘電体
回路基板のビアホール列の一部分の概略図である。FIG. 6 is a schematic view of a part of a via hole row of a dielectric circuit board according to a third embodiment of the present invention.
【図7】 本発明に基づく実施の形態4における誘電体
回路基板のビアホール列の一部分の概略図である。FIG. 7 is a schematic view of a part of a via hole row of a dielectric circuit board according to a fourth embodiment of the present invention.
【図8】 本発明に基づく実施の形態5における誘電体
回路基板のビアホール列の一部分の概略図である。FIG. 8 is a schematic view of a part of a via hole row of a dielectric circuit board according to a fifth embodiment of the present invention.
【図9】 本発明に基づく実施の形態6における誘電体
回路基板の平面図である。FIG. 9 is a plan view of a dielectric circuit board according to a sixth embodiment of the present invention.
【図10】 本発明に基づく実施の形態7における誘電
体回路基板の平面図である。FIG. 10 is a plan view of a dielectric circuit board according to a seventh embodiment of the present invention.
【図11】 本発明に基づく実施の形態8における誘電
体回路基板の並列ビアホール配列の一部分の概略図であ
る。FIG. 11 is a schematic diagram of a part of a parallel via hole array of a dielectric circuit board according to an eighth embodiment of the present invention.
【図12】 従来技術に基づく誘電体回路基板の平面図
である。FIG. 12 is a plan view of a dielectric circuit board based on a conventional technique.
【図13】 従来技術に基づくミリ波半導体素子を示す
平面図である。FIG. 13 is a plan view showing a millimeter wave semiconductor device according to a conventional technique.
【図14】 従来技術に基づくミリ波半導体装置を示
す、図12および図13のII−II線における矢視断
面図である。FIG. 14 is a cross-sectional view taken along the line II-II of FIGS. 12 and 13 showing a millimeter wave semiconductor device based on a conventional technique.
【図15】 従来技術に基づくミリ波半導体装置の高周
波特性の一例を示す概略図である。FIG. 15 is a schematic diagram showing an example of high-frequency characteristics of a millimeter-wave semiconductor device based on a conventional technique.
1 ミリ波半導体装置、2 誘電体回路基板、3 ミリ
波半導体素子、4 ミリ波半導体素子搭載用回路パター
ン、4a 信号入出力パターン、4b 接地電位パター
ン、5 裏面接地電位パターン、6,6a,6b,6
c,6d,6e,6f,6g,6h,6i,6j,6
k,6l,6m,6n,6o,6p,6q,6r,6
s,6t,6u,6v,6w,6x,6y,6z ビア
ホール、7 ミリ波半導体素子搭載部、9 ボンディン
グパッド、10 突起電極、11 伝送線路、12 入
出力端子、13 略弧状部分、14 略矩形状部分、2
0 誘電体部分、60 ビアホール列、62 並列ビア
ホール配列。DESCRIPTION OF SYMBOLS 1 millimeter wave semiconductor device, 2 dielectric circuit board, 3 millimeter wave semiconductor element, 4 millimeter wave semiconductor element mounting circuit pattern, 4a signal input / output pattern, 4b ground potential pattern, 5 back surface ground potential pattern, 6, 6a, 6b , 6
c, 6d, 6e, 6f, 6g, 6h, 6i, 6j, 6
k, 6l, 6m, 6n, 6o, 6p, 6q, 6r, 6
s, 6t, 6u, 6v, 6w, 6x, 6y, 6z via hole, 7 millimeter wave semiconductor element mounting part, 9 bonding pad, 10 bump electrode, 11 transmission line, 12 input / output terminal, 13 approximately arc-shaped part, 14 approximately quadrangle Shape part, 2
0 dielectric part, 60 via hole row, 62 parallel via hole array.
Claims (11)
てミリ波半導体装置を形成可能な誘電体回路基板であっ
て、 ミ リ波半導体素子の実装領域の各辺に対応して配列され
たビアホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
アホールが、一直線上に載らないように配列されたもの
である、誘電体回路基板。1. A formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter-wave semiconductor device, a via hole rows arranged in correspondence with the respective sides of the mounting region of the millimeter wave semiconductor devices The dielectric circuit board, wherein the via hole array is such that via holes including a grounded conductor therein are arranged so as not to be aligned.
てミリ波半導体装置を形成可能な誘電体回路基板であっ
て、 ミ リ波半導体素子の実装領域の各辺に対応して配列され
たビアホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
アホールが、互いに隣接するビアホール間の距離が一定
とならないように配列されたものである、誘電体回路基
板。2. A formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter-wave semiconductor device, a via hole rows arranged in correspondence with the respective sides of the mounting region of the millimeter wave semiconductor devices The dielectric circuit board is characterized in that the via hole array is such that via holes including a grounded conductor therein are arranged such that a distance between adjacent via holes is not constant.
前記ビアホール同士の間隔が基板表面における実効波長
の1/2未満である、請求項1または2に記載の誘電体
回路基板。3. The dielectric circuit board according to claim 1, wherein the distance between any two via holes arranged adjacent to each other is less than 1/2 of the effective wavelength on the substrate surface.
両隣に隣接する2つの前記ビアホールのうちの一方まで
の距離と他方までの距離とが互いに異なるように配列さ
れた、請求項1から3のいずれかに記載の誘電体回路基
板。4. The arrangement according to claim 1, wherein the distance from any one of the via holes to one of the two adjacent via holes on both sides of the via hole is different from the distance to the other. The dielectric circuit board according to any one of the claims.
た1つのビアホールである中心ビアホールから基板表面
における実効波長の1/2以下の距離の範囲内におい
て、前記中心ビアホールからの距離が互いにほぼ等しい
他の前記ビアホールの数が3以下である、請求項1から
4のいずれかに記載の誘電体回路基板。5. The distance from the central via hole is substantially equal to each other within a distance of 1/2 or less of an effective wavelength on the substrate surface from a central via hole which is one via hole arbitrarily selected from the via holes. The dielectric circuit board according to claim 1, wherein the number of other via holes is 3 or less.
た互いに隣接する2つの前記ビアホールの中心同士を結
んでできる線分の中点から、基板表面における実効波長
の1/2以下の距離の範囲内において、前記線分を延長
してできる直線に交わる、他の前記ビアホールの数が2
以下である、請求項1から5のいずれかに記載の誘電体
回路基板。6. A range of a distance of 1/2 or less of an effective wavelength on a substrate surface from a midpoint of a line segment formed by connecting centers of two adjacent via holes arbitrarily selected from the via holes. The number of other via holes that intersect the straight line formed by extending the line segment is 2
The dielectric circuit board according to any one of claims 1 to 5, which is as follows.
てミリ波半導体装置を形成可能な誘電体回路基板であっ
て、 配 列されたビアホール列を有し、前記ビアホール列は、
接地された導電体を内部に含むビアホールが配列された
ものであり、前記ビアホール列が、略弧状に並ぶ4以上
の前記ビアホールからなる略弧状部分を含み、各前記略
弧状部分の弧の長径が基板表面における実効波長の1/
2未満である、誘電体回路基板。7. A formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter wave semiconductor devices, has a via hole column that is sequence, the via hole row,
Via holes including a grounded conductor inside are arranged, the via hole row includes a substantially arc-shaped portion composed of four or more via holes arranged in a substantially arc shape, and a major axis of an arc of each of the substantially arc-shaped portions is 1 / effective wavelength on the substrate surface
A dielectric circuit board that is less than 2.
てミリ波半導体装置を形成可能な誘電体回路基板であっ
て、 配 列されたビアホール列を有し、前記ビアホール列は、
接地された導電体を内部に含むビアホールが配列された
ものであり、前記ビアホール列が、略矩形状に並ぶ4以
上の前記ビアホールからなる略矩形状部分を含み、各前
記矩形状部分の矩形長辺の長さが基板表面における実効
波長の1/2未満である、誘電体回路基板。8. A formable dielectric circuit board millimeter wave semiconductor device by implementing a millimeter wave semiconductor devices, has a via hole column that is sequence, the via hole row,
Via holes including a grounded conductor inside are arranged, and the via hole row includes a substantially rectangular portion composed of four or more via holes arranged in a substantially rectangular shape, and a rectangular length of each rectangular portion. A dielectric circuit board having a side length of less than half the effective wavelength on the surface of the board.
平行な直線に沿う並列ビアホール配列を含み、この並列
ビアホール配列の各前記直線に沿って並ぶ前記ビアホー
ルが不等間隔で配列されている、請求項1または2に記
載の誘電体回路基板。9. The via hole row includes a parallel via hole array along a plurality of substantially parallel straight lines, and the via holes arranged along each straight line of the parallel via hole array are arranged at unequal intervals. The dielectric circuit board according to claim 1.
1から10のいずれかに記載の誘電体回路基板を含むミ
リ波半導体装置。10. A millimeter wave semiconductor device including the dielectric circuit board according to claim 1, which is mounted with a millimeter wave semiconductor element.
含む突起電極列により外縁部を取り囲まれたミリ波半導
体素子を誘電体回路基板上に実装したミリ波半導体装置
であって、 前記誘電体回路基板は、各前記突起電極列の近傍に、ビ
アホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
アホールが、対応する前記突起電極列に平行な直線上に
載らないように配列されている、ミリ波半導体装置。11. A millimeter wave semiconductor device in which a millimeter wave semiconductor element whose outer edge portion is surrounded by a row of projecting electrodes including a plurality of projecting electrodes arranged in a straight line is mounted on a dielectric circuit board. The body circuit board has a row of via holes in the vicinity of each of the protruding electrode rows, and the via hole row includes a via hole containing a grounded conductor inside thereof in parallel with the corresponding protruding electrode row. Millimeter-wave semiconductor devices are arranged so that they do not lie on a straight line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24083499A JP3451038B2 (en) | 1999-08-27 | 1999-08-27 | Dielectric circuit board and millimeter-wave semiconductor device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24083499A JP3451038B2 (en) | 1999-08-27 | 1999-08-27 | Dielectric circuit board and millimeter-wave semiconductor device including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068596A JP2001068596A (en) | 2001-03-16 |
| JP3451038B2 true JP3451038B2 (en) | 2003-09-29 |
Family
ID=17065400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24083499A Expired - Fee Related JP3451038B2 (en) | 1999-08-27 | 1999-08-27 | Dielectric circuit board and millimeter-wave semiconductor device including the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451038B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3664443B2 (en) | 2002-12-05 | 2005-06-29 | 松下電器産業株式会社 | High frequency circuit and high frequency package |
| JP4237517B2 (en) * | 2003-03-05 | 2009-03-11 | シャープ株式会社 | High frequency semiconductor device mounting structure, high frequency transmitter and high frequency receiver using the same |
| US9054096B2 (en) * | 2012-09-25 | 2015-06-09 | Xilinx, Inc. | Noise attenuation wall |
| CN104378912A (en) * | 2014-12-05 | 2015-02-25 | 浪潮集团有限公司 | Design method of PCB (printed circuit board) controllable impedance through holes |
| JP6934909B2 (en) * | 2019-05-22 | 2021-09-15 | アンリツ株式会社 | Transmission line circuit and wireless measuring device |
| CN117374039A (en) * | 2021-03-26 | 2024-01-09 | 华为技术有限公司 | A packaging substrate, semiconductor device and electronic equipment |
-
1999
- 1999-08-27 JP JP24083499A patent/JP3451038B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068596A (en) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2895005B2 (en) | Doppler radar module | |
| US7649499B2 (en) | High-frequency module | |
| JP3973402B2 (en) | High frequency circuit module | |
| US11393796B2 (en) | Radio-frequency module and communication apparatus | |
| JP5784265B2 (en) | Improved flip-chip MMC board performance using a periodic electromagnetic bandgap structure | |
| US11917750B2 (en) | Shielding structure for system-in-package and electronic device | |
| US6617686B2 (en) | Semiconductor device and method of isolating circuit regions | |
| WO2011021328A1 (en) | Semiconductor device having shield layer and element-side power supply terminal capacitively coupled therein | |
| US6489679B2 (en) | High-frequency package | |
| CN113192935A (en) | Semiconductor packaging structure and semiconductor packaging method | |
| JP3451038B2 (en) | Dielectric circuit board and millimeter-wave semiconductor device including the same | |
| JP2002043807A (en) | Waveguide type dielectric filter | |
| JP2571029B2 (en) | Microwave integrated circuit | |
| US20040113844A1 (en) | Radiofrequency unit | |
| JP5086065B2 (en) | Hybrid device and manufacturing method thereof | |
| JP3569481B2 (en) | Millimeter-wave semiconductor device | |
| JP7711114B2 (en) | Package and transmission line connection structure | |
| US20230378103A1 (en) | Multi chip front end module with shielding vias | |
| JP4464104B2 (en) | Microwave integrated circuit | |
| JP4467115B2 (en) | Connection structure for high frequency components | |
| JPH02291140A (en) | Ultrahigh-frequency band mounting structure | |
| JP4162819B2 (en) | High frequency circuit equipment | |
| CN108269791B (en) | hybrid printed circuit board | |
| JP3494550B2 (en) | Semiconductor device | |
| JP5070740B2 (en) | Microwave monolithic semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |