JP3453141B2 - 異なる階調を表示する方法及び同方法を実施する装置 - Google Patents

Description

【発明の詳細な説明】 技術の分野 本発明は、異なる階調を表示する方法及びこの方法を
実施する装置に関する。

本発明による表示装置は、特にマイクロチップ・スク
リーンに適用できるものである。

本願明細書において、「階調」なる用語は、色調を含
む。

先行技術 表示分野において、標準的なアドレス指定の方法は、
Ｔ・ルルー（T.Leloux）、Ａ・ジー（A.Ghis）、Ｒ・メ
イエ（R.Meyer）及びＤ・サラザン（D.Sarrasin）によ
る「マイクロチップ表示アドレス指定」と題する論文
（SIDダイジェスト91、437〜439ページ）に記載されて
いる。この論文は、２つのアドレス指定の形式、すなわ
ち、 アナログ源信号（例えば、ビデオ型式のもの）をサン
プリングするアナログ・アドレス指定と、 列電圧の時分割スイッチングに基づくパルス幅変調
（PWM）アドレス指定と、を区別している。

アナログ的解決は、テレビジョンへの応用に対しては
満足できるものである。しかしながら、マトリックス・
スクリーン制御回路に対する現在の技術は、約5MHzのサ
ンプリング・レベルを可能にするだけであり、データ処
理への適用には不十分である。例えば、VGAスクリーン
（標準サイズの現在のスクリーン）の「データ」クロッ
クは、約25MHzである。さらに、データ処理には、デジ
タル・データ源が存する。したがって、アナログ制御モ
ードは、デジタル／アナログ変換器によって信号源信号
を変換する補充段階を必要とする。

デジタル的解決は、いくつかの既知の方法から得られ
る。

パルス幅変調（PWM）形式の時変調は、出力において
２つの電圧レベルをスイッチすることのできる（オンお
よびオフ状態の選択を可能とする）回路を有し、列の選
択時に問題の行のオン状態期間を変調する。この形式の
アドレス指定は、少数、例えば、16階調の表示に対して
は十分に機能する。しかしながら、階調を正しく伝送す
るには、選択時間は、信号の立上がり時間に比較して長
くしなければならない。しかしながら、70Hzのフィール
ド又はフレーム周波数で走査されるVGAスクリーン（640
行、480列）では、列選択時間は、最大で1/（70×48
0）、すなわち、約30μｓに等しい。16階調では、最少
選択時間は、したがって、30μs/16、すなわち、約２μ
ｓであり、256階調では、30μs/256、すなわち、約120n
sである。行回路の出力インピーダンスおよびスクリー
ンの行容量とリンクした立上がり時間のオーダは、100
から数100ナノ秒である。このように、この方法は、16
階調では満足できるが、256階調では確実に満足できる
ものではない。

フレーム速度制御（FRC）形式の時変調は、同一画素
にオン又はオフ状態を連続的に割り当てることによって
画像の走査を実行し、眼は積分器として働く。この変調
も、階調数に制限される。この理由は、一方で同一画素
のマルチ・アドレス指定が回路に入るデータ流のレベル
において高い回数になり、他方で出力において極めて短
い選択期間となるからである。実際に、この方法で32階
調を表示するスクリーンがある。しかしながら、これら
は、STN（超ねじれネマチック又はマルチプレックスLCD
形式）の液晶スクリーンであり、その約200から300msの
応答時間は、残像時間を超える時間で画素の情報を完全
に更新することを可能にする。このような方法は、ヨー
ロッパ特許出願第384 403−A2（SEIKO）および第364
307−A2（COMPAQ）に開示されている。

マルチレベル回路を使用する方法は、Ｎ個の異なる電
圧レベル（実際にはＮ＝８又はＮ＝16）をスイッチでき
る回路を使用する。比較的高い電圧のスイッチングを保
証するアナログ出力マルチプレクサは、したがって、比
較的大きな「シリコン」寸法を有する。更に、各出力毎
にマルチプレクサを有する。したがって、16以上のスイ
ッチ可能チャンネルを得ることは、ぼとんど不可能であ
る。

このようなマルチレベル回路は、Ｈ・マノ（H.Man
o）、Ｔ・フルカシ（T.Furukashi）およびＴ・タナカ
（T.Tanaka）による［TFT−LCDのマルチカラー表示制御
方法と題する論文（SID91ダイジェスト、547−550ペー
ジ）に記載されているように、FRC方法と関連してい
る。FRC方法は、問題は、マルチレベル回路（アナログ
・マルチプレクサ）、例えば、このような回路を８つ使
用すること及びスクリーンの２つの走査（フレーム１及
びフレーム２）を実行することである。フレーム１は、
低位を示し、マルチプレクサに印加される第１の組の８
つの電圧を使用して得られのに対して、フレーム２は、
高位を示し、第１電圧と異なる第２の組の８つの電圧に
よって得られる。

第１図は、８つの異なる電圧レベルの２つの組を有す
る64階調の模擬線図により、この方法を図示する。

第１図において、表示されるべきデータ源10は、２つ
の入力および１つの出力を有する３つの論理マルチプレ
クサ11にデジタル・データを供給し、順序ビット1,2,4
は、マルチプレクサ11の第１入力にそれぞれ接続される
のに対して、位ビット8,16,32は、マルチプレクサ11の
第２入力にそれぞれ接続されている。

３つのマルチプレクサの３つの出力は、それぞれ記憶
レジスタ又はラッチに関連したシフト・レジスタを含む
３つのデータ記憶回路12に接続されている。

発生器15は、第１の組の８つの電圧V_0aからV_7aおよび
の第２の組の８つの電圧V_0bからV_7bを供給し、これら
は、２つの入力および１つの出力を有する７つの「高」
電圧マルチプレクサ14の入力に対になって接続されてい
る。

データ源10に接続されたコントローラ16は、制御信号
STを供給し、この信号は、論理マルチプレクサ11および
「高」電圧マルチプレクサ14にそれぞれ供給されてい
る。

スクリーン17の行制御回路13は、一方で回路12の出力
を、他方で「高」電圧マルチプレクサ14の出力を受け
る。この制御回路13は、８つの入力および１つの出力を
有する８つのアナログ・マルチプレクサから形成されて
いる。

第１図は、列制御回路を示していないが、これは、例
えば、スクリーの列を１つずつ連続的に選択することを
可能にするシフト・レジスタを使用する従来のものであ
る。

データ源は、スクリーン・ページに対応するデータを
記憶するメモリを含む。２つの入力および１つの出力を
有するマルチプレクサ11および14の全てに接続された信
号STは、フレーム・パリティ・マルチプレクサ選択信号
である。

このような方法は、比較的高い精度レベルで64階調に
対して16電圧値（およびこの方法を３フレームの256階
調に適用したいならば24電圧値）を必要とする。

例えば、（６ビットのデータを有する）64階調に対し
ては、位 2⁰＝１ 2¹＝２ 2²＝４ 2³＝８ 2⁴＝16 2⁵＝32 を有し、第１のフレームは、データの位１、２、４およ
び第２のフレームは、位８、16、32を表現しなけらばな
らず、スクリーン17は、以下の輝度または明度レベルを
有する。

Ｌ（V_0a）＝０ Ｌ（V_0b）＝０ Ｌ（V_1a）＝1xL（V_1a） Ｌ（V_1b）＝8xL（V_1a） Ｌ（V_2a）＝2xL（V_1a） Ｌ（V_1b）＝16xL（V_1a） Ｌ（V_3a）＝3xL（V_1a） Ｌ（V_1b）＝24xL（V_1a） Ｌ（V_4a）＝4xL（V_1a） Ｌ（V_1b）＝32xL（V_1a） Ｌ（V_5a）＝5xL（V_1a） Ｌ（V_1b）＝40xL（V_1a） Ｌ（V_6a）＝6xL（V_1a） Ｌ（V_1b）＝48xL（V_1a） Ｌ（V_7a）＝7xL（V_1a） Ｌ（V_1b）＝56xL（V_1a） このような方法は、スクリーンのコントラストの低下
になる。この理由は、有効なアドレス指定の時間の半分
が低位レベルの表示に費やされるからである。例えば、
64階調に対して２フレームで白を表示するためには、以
下の関係、 フレーム１に対して、Ｌ（V_a）＝７×Ｌ（V₁） フレーム２に対して、Ｌ（V_b）＝56×Ｌ（V₁） が得られる。

したがって、全体効率は、わずか9/16であり、２つの
サブ・フレームで約40％の白の輝度損失を生ずる。

本発明の要約 本発明は、離散数Q_s階調を有する画像のＲ列およびＭ
行に従って配置された画素によって構成されたマトリッ
クス・スクリーンを表示する方法に関し、この画像は、
画像データ書込み過程で列ごとにＮ個（Ｎ≧４）（０≦
ｉ≦Ｎ−１）の中から選択された一連の離散輝度Ｌ（V
i）を同一時間であるＳ個のサブ時間（行又は列、Ｓ≧
２）において各画素に付加することによって得られ、各
輝度Ｌ（Vi）は、対応する行に印加された電圧Viに関連
し、この輝度は、０とQ_s−１の間のいずれの階調値もＳ
個の輝度を付加することによって画定することができる
ようにされ、特に、アドレス指摘の位相、すなわち、サ
ブ時間がどのように発生しようともＮ個の可能なものか
らいずれの輝度も選択可能であるようにされ、 この輝度は、２つの極端輝度、すなわち、最小輝度に
対応する輝度Ｌ（Vo）および最大輝度に対応する輝度Ｌ
（V_N-1）を以下の式で定義する。

Ｌ（Vo）＝αε、および Ｌ（V_N-1）＝αK_a＋Ｌ（Vo） εは低値、αは（Ｌ（V_N-1）−Ｌ（Vo））/K_aに等しい
比例係数、K_aはａ＝（N/4）−１によって表現される係
数であり、Ｎ−２個の他の輝度は、次の関係によって表
現される。

Ｌ（V_N-2）＝α（K_a−１）＋Ｌ（V₀） Ｌ（V_N-3）＝α（K_a−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-4）＝α（K_a−2S）＋Ｌ（V₀） Ｌ（V_N-5）＝αK_a-1＋Ｌ（V₀） Ｌ（V_N-6）＝α（K_a-1 ^-1）＋Ｌ（V₀） Ｌ（V_N-7）＝α（K_a-1−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-8）＝α（K_a-1−2S）＋Ｌ（V₀） Ｌ（V_N-9）＝α（K_a-2）＋Ｌ（V₀）又はＬ（V₁₁）＝αK₂＋Ｌ（V₀） Ｌ（V_N-10）＝α（K_a-2 ^-1）＋Ｌ（V₀）又はＬ（V₁₀）＝α（K₂ ^-1）＋Ｌ（V₀） Ｌ（V_N-11）＝α（K_a−（Ｓ＋１））＋Ｌ（V₀）又は Ｌ（V₉）＝α（K₂−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-12）＝α（K_a-2−2S）＋Ｌ（V₀）又は Ｌ（V₈）＝α（K₂−2S）＋Ｌ（V₀） Ｌ（V₇）＝αK₁＋Ｌ（V₀） Ｌ（V₆）＝α（K₁−１）＋Ｌ（V₀） Ｌ（V₅）＝α（K₁−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V₄）＝α（K₁−2S）＋Ｌ（V₀） Ｌ（V₃）＝α・2S＋Ｌ（V₀） Ｌ（V₂）＝α（Ｓ＋１）＋Ｌ（V₀） Ｌ（V₁）＝α＋Ｌ（V₀） K_x（ｘはａと１の間の範囲にある）は、４つの輝度のグ
ループにそれぞれ割り当てられた係数（N/4）−１であ
り、K_xは、 ｘ＝１に対して、 Ｓが非偶数ならば、K₁≦S²＋4S Ｓが偶数ならば、K₁≦S²＋5S−１ １＜ｘ＜ａ（ｘ＞１でｘ＞２でない）のとき、 Ｓが非偶数ならば、K_z≦K_X-1＋S²＋2S Ｓが偶数ならばK_X≦K_X-1＋S²＋3S−１ ｘ＝ａに対して、Ｓがなんであろうと、 （Ｑ−１）/S≧Ka≧（Qs−１）/S となる。

これらＮ個の選択可能な輝度は、Ｎ個の電圧V₀、…
…、V_N-1の調整によって得られ、選択可能な階調数Ｑ
（Ｑ≧Q_s）は、以下のようにすることができる。

Ｓが非偶数ならば、Ｑ＝Ｓ（aS²＋（2a＋２）・Ｓ）
＋１ Ｓが偶数ならば、Ｑ＝Ｓ（aS²＋（3a＋２）・（Ｓ−
ａ））＋１ Ｎ＝４に対して、Ｑ＝（Ｓ＋１）^２ ただし、Ｌ（V₀）＝αε、Ｌ（V₁）＝α＋Ｌ（V₀）、Ｌ
（V₂）＝α（Ｓ＋１）＋Ｌ（V₀）、Ｌ（V₃）＝α（Ｓ＋
２）＋Ｌ（V₀）） 有利的には、本発明による装置を実施する方法は、 表示されるべき画像源からコード変換マトリックスで
表示されるべき階調のコードに対応する二進アドレスの
形式でデータを供給する段階と、 同時にスクリーン・コントローラに同期信号を供給す
る段階であって、このコントローラがコード変換マトリ
ックス又はスクリーンを制御するアナログ・マルチプレ
クサの上流に位置決めされた論理マルチプレクサのいず
れかにＳ個のサブ時間のアドレスを連続的に供給し、前
記アナログ・マルチプレクサは、少なくともＮ個の電圧
の発生器に接続されている段階と、 任意のサブ時間にコード変換過程から記憶レジスタ又
はラッチに関連したシフト・レジスタのアレイにスイッ
チされるべき電圧のアドレスを供給する段階と、 直接又は論理レジスタを経てスクリーン・アナログ制
御マルチプレクサに関連するレジスタの内容を転送する
段階と、 スクリーンの行の選択電圧をスイッチする段階と、 を含む。

有利的には、電圧値の組合せは、昇順又は降順の配置
に従って生ずる。列サブ時間の場合は、１つの列パリテ
ィに対する昇順および他の列パリティに対する降順に追
従することも可能である。

本発明は、また、デジタル方法によってマトリックス
・スクリーンに前記階調表示方法の実施を可能にする装
置に関する。特に、この装置は、表示されるべきデータ
源と、データ源から同期信号を受信し、変換コード回路
にＳ個のサブ時間を表示するアドレスを連続的に供給す
るスクリーン・コントローラと、データ記憶装置と、ス
クリーン行制御回路と、少なくともＮ個の離散電圧の発
生器とを含み、さらに、変換コード回路は、データ源に
接続され、このデータ源から表示されるべき階調レベル
のコードに対応する二進アドレスを受信し、特に、Ｎ個
の離散アナログ電圧の中から１つを有効にすることを可
能にする制御回路に対してスイッチされるべき電圧のア
ドレスを供給する。

第１の実施例においては、スクリーン・コントローラ
は、データ記憶装置に接続されている。データ記憶装置
は、ラッチに関連したシフト・レジスタを含む。スクリ
ーン行制御回路は、幾つかのの離散電圧の中から１つを
選択することを可能にする幾つかの回路を有し、この電
圧は、スクリーンの検討すべき行を制御する。

第２の実施例においては、スクリーン・コントローラ
は、スクリーン制御手段に直接に接続されている。変換
コード回路は、変換コード・サブ・マトリックスを含
み、それぞれがサブ時間に対応する。データ記憶装置
は、並列にシフト・レジスタを有し、それぞれがレジス
タに関連し、それぞれが変換コード・サブ・マトリック
スに接続されている。スクリーン行制御回路は、幾つか
の離散電圧の中から１つを選択することを可能にする幾
つかの回路を有し、この電圧は、スクリーンの検討すべ
き行およびコントローラに接続され、関連するレジスタ
と前記回路の間に位置決めされたデジタル・マルチプレ
クサを制御する。

有利的には、本発明による装置は、単なる時間モード
（PWM方法：列時間をＳ個の列サブ時間にサブ分割す
る）と単なる電圧モード（行回路に対するｎ個の出力電
圧の選択）を混合することを可能にし、分配格子を有す
る混合された時間／電圧モードを与え、この分配格子
は、コードの「ホール」および輝度の損失の両方を回避
するとともに、最小の電圧および時間入力を有する多数
の階調レベルを達成することを可能にする。

本装置は、幾つかの基準、すなわち、 チャンネル数に関して制限された電圧マルチプレク
サ、 （一層複雑なスクリーンへのアクセスをするために）
必要な列サブ時間の最小化、および 全ての電圧がどのような無作為のサブ時間にも適用で
きるように黒および白のみのアドレス指定の電圧に近接
して使用れさる電圧の最大数、 を満足できる。

図面の簡単な説明 第１図は、先に記載された先行技術装置を示す。

第２図は、本発明に係る装置の第１の実施例を示す。

第３図は、本発明に係る装置の第２の実施例を示す。

第４図および第５図は、本発明に係る装置の動作を説明
する２つの曲線を示す。

第６図および第７図は、本発明に係る方法の段階を示
す。

実施例の詳細な説明 既知の態様では、Ｒ列およびＭ行マトリックス・スク
リーンのアドレス指定は、Ｌ・T_Rに等しいか大きい時間
T_tのフレームにおいて列ごとに（列時間＝T_R）生ずる。
各列のアドレス指定時に列のＭ個の画素（画像要素）に
表示されるべきデータは、Ｍ個のスクリーン行に同時に
印加される。

以下、列サブ時間が参照される。同一列の選択時に、
行に（すなわち、同一画素に）T_R/Sに等しいＳ個の列サ
ブ時間にＳ個の連続情報を印加できると考えられる。し
かしながら、列サブ時間の使用がマイクロチップ・スク
リーンの場合に好適であるならば、本発明に係る方法
は、サブ・フレームを使用するとき（TFT−LCDスクリー
ン又は薄膜トランジスタ型液晶表示の場合）と同様に適
用可能である。

本発明に係る装置において、使用される電圧の数は、
アナログ出力マルチプレクサによりスイッチ可能なレベ
ル数に等しい。その手順は、第１図に示された先行技術
装置のように、データを低位／高位ビットに分けること
を含まないが、代わりに完全なワードがコード変換マト
リッスに通過し、これは、例えば、PROM（プログラマブ
ル読取り専用メモリ）であり、問題の出力のアナログ・
マルチプレクサで有効にされるべき電圧のアドレスを直
接供給する。Ｎ個の電圧が使用され、これらはQs個の所
望の階調を記述できるように調整される。２つの実施例
が考えられる。

本発明に係る第２図に示された装置の第１の実施例
は、 メモリ19に接続され表示されるべきデジタル・データ
のデータ源20と、 階調アドレス指定位相に対応するサブ時間を表示する
Ｓ個のアドレスを供給するスクリーン・コントローラ21
であって、データ源20から同期信号SSを受信する前記コ
ントローラと、 データ源20に接続され、このデータ源から表示される
べき階調レベル・コードに対応する二進アドレスおよび
発生するサブ時間のアドレスを受信し、スイッチされる
電圧のアドレスを各サブ時間に供給する変換コードマト
リックス回路22と、 記憶レジスタ又はラッチ29に関連したシフト・レジス
タ28と、 変換コードマトリックス回路22及びスクリーン・コン
トローラ21に接続されたデータ記憶装置23と、 スクリーンの行を制御する回路24と、 Ｎ個の離散電圧、この場合は８つの電圧の発生器25
と、 を含む。

コントローラ21によって決定された各サブ時間におい
て、各関連レジスタ29の出力における３ビットの組合せ
は、電圧V₀からV₇のアドレスに対応する。選択電圧は、
したがって、スクリーン行制御回路24に直接、切換えら
れる。この回路24は、ここでは８つの入力および１つの
出力を有する幾つかのアナログ・マルチプレクサ26によ
って実現される。

第１図に示された先行技術装置では、既知の列制御回
路は示されていない。

第２図は、Q_s＝64階調、Ｎ＝８およびＳ＝３サブ時間
の模擬線図である。

画像情報は、データ源20によってｄビットのワード形
式（64階調Q_s＝64＝2^d＝2⁶）で供給される。同期信号SS
に基づいて、コントローラ21は、データ・クロックCK、
列シーケンス信号の終端LE、列同期クロックHLおよび発
生するサブ時間数を与える計数信号SC（シーケンス・カ
ウンタ）を供給する。

フレーム・サブ時間を使用する場合、ページ・メモリ
19を使用することが必要である。ページ・メモリのＳ回
の読出しが実行され、シーケンス・カウンタが画像の形
成に必要なＳ個のサブ・フレームを連続的に復号する。
ｄビットでコード化され、データ源20によって供給され
た画素、すなわち、ピクセルの輝度または明るさは、ペ
ージ・メモリ19に記憶される。ページ・メモリは、ｄビ
ット・ワードを変換コードマトリックス回路22に供給
し、これはｐビット（アナログ・マルチプレクサによっ
て選択可能な2^p＝Ｎ個の電圧となるｐ）のシーケンス・
カウンタの機能ワードを生成する。

ｐ個の入力を有するシフト・レジスタは、ｐビット・
ワードを受ける。クロック・ストロークCKは、それを第
１のレジスタ28に通し、各クロック・ストロークCKは、
それをレジスタ28で１クロックだけ前進させる。このよ
うにして表示列に対応する全てのワード（スクリーンの
行当たりの１ワード）がレジスタ28に置かれたとき、信
号LEが有効にされ、先行するワードが関連するレジスタ
29を通る。このとき、クロックHLを作用させ、次の列の
処理を開始することが可能になるとともに、関連するレ
ジスタ29は、アナログ出力マルチプレクサ26に対してス
イッチされる電圧のアドレス（Rq、この場合はHL＝LE）
に対応するｐビット・ワードを供給する。

スクリーン27の列が全てこのようにして記述されたと
き、シーケンス・カウンタが増分され、前のサイクルが
再開される。画像は、Ｓ個のサブ・フレームによって形
成される。

列サブ時間の場合、列メモリ19を有することが必要で
ある。列のデータが列メモリ19に入れられ、次いでＳ個
の列サブ時間にＳ回再読出しされる。この場合、シーケ
ンス・カウンタは、各サブ列毎に、すなわち、信号LEの
有効性の割合で増分されるのに対して、クロックHLは、
Ｓ個のサブ列毎に１回のみ作動する。データは、変換コ
ードマトリックス回路22によって処理され、次いで、シ
フト・レジスタ28、関連レジスタ29および出力アナログ
・マルチプレクサ26で構成されるアレイによって処理さ
れる。

第３図に示される第２の実施例において、第２図に示
された装置に幾つかの修正がなされ、 スクリーン・コントローラ21は、スクリーン27の制御
回路24に直接接続され、 変換コードマトリックス回路22は、Ｓ個の変換コード
・サブ・マトリックス30を有し、それぞれがサブ時間に
対応し、 データ記憶装置は、並列にＳ個のシフト・レジスタ31
を有し、それぞれがレジスタ33に関連し、それぞれが変
換コード・マトリックス回路30に接続され、 スクリーン制御回路24は、スクリーンを制御するアナ
ログ・マルチプレクサ26およびコントローラ21に接続さ
れ、Ｓ個のシフト・レジスタ31に関連したフリップ・フ
ロップとアナログ・マルチプレクサ26との間に位置決め
されたデジタル・マルチプレクサ32を有する。

列サブ時間の場合、第２図に示された先の装置に対す
る制限は、同一データの連続する再読出しであり、これ
がメモリの存在、特に「データ」情報の再循環を必要と
し、このことがコード変換マトリッスにおいて及びスク
リーン駆動回路23、24のシフト・レジスタのクロックCK
において共に周波数の増大となる。

加えて、第２の実施例においては、変換コードマトリ
ックス回路22は、Ｓ個のマトリックス30を並列配置する
ことによって構成され、これがＳ個の列サブ時間に対応
するデータを並列処理することを可能にする。スクリー
ン駆動アレイ23、24は、シフト・レジスタ31およびｐビ
ットの関連レジスタ33のＳ個のサブ・アレイによって構
成されている。このように、Ｓ個の列サブ時間に対応す
るデータは、関連レジスタ33に記憶され、Ｓ個の論理マ
ルチプレクサ32のうちのｐ個の入力に供給される。この
場合は、HL信号（列同期クロック）とLE信号（列シーケ
ンス端）が同一である。論理マルチプレクサ32は、列サ
ブ時間カウンタによって制御され、問題のサブ時間のワ
ードを出力アナログ・マルチプレクサ26に切換えること
を可能とし、予め選択された電圧を有効にする。

本発明に係る装置が任意の設定に対してスクリーンの
輝度または明るさの測定を必要とするので、有利的に
は、スクリーンの残りに対して同様にアドレス指定さ
れ、ホト・ダイオーに接続された瞳孔外領域を保持する
ことが可能である。コントローラに接続されたこのデバ
イスは、回路の異なる出力電圧を自動的に再調整するこ
とを可能にする。

第４図および第５図は、行出力で得られ、列サブ時間
を使用する時間関数として振幅信号を示す。

第４図においては、Ｎ＝８、Q_s＝64、Ｓ＝３、Ｋ＝21
である。

第５図においては、Ｎ＝８、Q_s＝256、Ｓ＝６、Ｋ＝4
3である。

これら２つの図面は、行時間の期間T_Rおよび異なる階
調色Ｇに対して白Ｂに対応する範囲、白Ｎに対応する範
囲を示し、第１の曲線に対して３列サブ時間および第２
の曲線に対して６列サブ時間を有する。

上記の２つの実施例を実施するにあたって、本発明に
よる階調表示方法は、 画像源20から変換コード・マトリックス回路22に表示
されるべき階調のコードに対応する二進アドレスの形式
でデータを供給する段階と、 同時に同期信号をスクリーン・コントローラ21に供給
する段階であって、このスクリーン・コントローラは、
変換コード・マトリックス回路又はスクリーンを制御す
るアナログ・マルチプレクサ26の上流に位置決めされた
論理マルチプレクサ31のいずれかにＳ個のサブ時間を表
示するアドレスを連続的に供給し、前記アナログマ・ル
チプレクサは、少なくともＮ個の離散電圧の発生器に接
続されている段階と、 任意のサブ時間に変換コード段階から記憶レジスタ33
と関連したシフト・レジスタ31のアレイに切替わるべき
電圧のアドレスを供給する段階と、 スクリーンの行を直接又は論理マルチプレクサ32を経
て制御し、アナログ・マルチプレクサ26に関連シフト・
レジスタ33の内容を転送する段階と、 スクリーン27の行に選択電圧を切替える段階と、 を含む。

Ｎ＝2^p個の離散電圧を発生する段階を検討する。Ｓ
は、使用される列サブ時間の数、Ｑは、階調の数および
Ｎは、使用される回路の出力マルチプレクサで利用され
る電圧の数である。

輝度レベルＬ（V_i）（又は受動スクリーンに対する透
過率）は、各電圧レベルV_iに関連する。Ｓ個の輝度レベ
ルの時間合計、したがって多数の階調を達成するには、
これらＮ個の輝度レベルに係数を割り当てるする必要が
ある。

スクリーンのコントラストは、最大／最小輝度の比と
して画定されるので、階調０の係数として値０を割当て
ることにより無限大コントラストを仮定することができ
る。実際には、εで表される残留輝度が常に存在するの
で、Ｌ（V₀）＝αεが輝度を表す。

本発明によれば、可能な階調数は、使用可能な（回路
上で利用可能な）電圧の数およびサブ時間の数に依存す
る。

Ｓが非偶数ならば、Ｑ＝Ｓ（aS²＋2S（ａ＋１））＋
１ Ｓが偶数ならば、Ｑ＝Ｓ（aS²＋Ｓ（3a＋２）−ａ）
＋１ ただし、ａ＝（N/4）−１である。

Ｎ＝４は、Ｎ＝８の二次的場合に対応する特別の場合
である。Ｎ＝４に対して、ａ＝１が初期値として採用さ
れ、輝度は、以下のようになる。

Ｌ（V₀）＝αε Ｌ（V₁）＝α＋Ｌ（V₀） Ｌ（V_N−２）＝α（K_a−１）＋Ｌ（V₀） Ｌ（V_N-1）＝αK_a＋Ｌ（V₀） ただし、K_a−１＝Ｓ＋１、すなわち、K_a＝Ｓ＋２であ
る。

可能な階調数Ｑ_{（Ｎ＝４）}は、 Ｑ_{（Ｎ＝４）}＝SK_a＋１＝Ｓ（Ｓ＋２）＋１＝（Ｓ＋
１）^２ である。

次の表は、Ｎ及びＳの関数としての選択可能数Ｑを与
える。

所望の階調数に従う最大輝度レベルＬ（V_N-1）の適応
性は、以下の通りである。

Q_sは、表示したい階調数であり、必ずしも可能な階調
数Ｑではないので、K_aの値をQ_sに適応させることが必要
である。すなわち、 K_a＞（Q_s−１）/S 最適は、この基準に対応する最小可能整数である。例え
ば、Ｎ＝８の場合、すなわち、ａ＝１、Q_s＝256の場
合、Ｓ＝６及びＱ＝391を、 K_a≧（256−１）/6＝42.5 でとる必要であり、したがって、 K₁≧43 となる。

K_aが（Ｑ−１）/S以下でなければならないので、K
_aは、65以下でなければならない。

このように、K_aに対して43と65の間のどのような無作
為値も、有利的には、43を選択することが可能である。

係数K_xの決定は、以下のとおりである。

K_x（ただし、ｘは１とａとの間にある）は、４つの輝
度のグループに割り当てされる。

第１のグループ（Ｎ＝４を除く）は、なお、４つの係
数０、１、Ｓ＋１、2Sを有し、次の輝度値を有する。

Ｌ（V₀）＝αε Ｌ（V₁）＝α＋Ｌ（V₀） Ｌ（V₂）＝α（Ｓ＋１）＋Ｌ（V₀） Ｌ（V₃）＝α・2S＋Ｌ（V₀） 次の４つの輝度グループは、 Ｌ（V₄）＝α（K₁−2S） Ｌ（V₅）＝α（K₁−（Ｓ＋１）） Ｌ（V₆）＝α（K₁−１） Ｌ（V₇）＝αK₁ であり、ＳとK₁の関係は、 Ｓが非偶数の場合、K₁≦S²＋4S Ｓが偶数の場合、K₁≦S²＋5S−１ である。

Ｎ＝８、Q_s＝256、Ｓ＝６である先の例では、次の関
係、 K₁≦S²＋5S−１＝65 を得る。ここでは、K₁＝K_aであるから、 K_a≦Ｑ−1/S＝65 したがって、K_a＝K₁について、次の２つの不等式、 K_a≧43 K_a≦65 を得る。

係数間の変動を最小にするには、最適は、K_a＝43を取
ることであり、この例では、以下のようになる。

Ｌ（V₀）＝０＝０ Ｌ（V₁）＝α＝α Ｌ（V₂）＝（Ｓ＋１）α＝７α Ｌ（V₃）＝2Sα＝12α Ｌ（V₄）＝（K₁−2S）α＝31α Ｌ（V₅）＝（K₁−（Ｓ＋１））α＝36α Ｌ（V₆）＝（K₁−１）α＝ ＝42α Ｌ（V₇）＝K₁α＝ ＝43α 同様に、Q_s＝64、Ｎ＝８の場合は、Ｑ＝64、Ｓ＝３と
なり、 K₁≦S²＋45＝９＋12＝21 となる。

したがって、K₁＝21となり、８つの輝度設定は、以下
のようになる。

Ｌ（V₀）＝αεを符号化すると０ Ｌ（V₁）＝α＋Ｌ（V₀）を符号化すると１ Ｌ（V₂）＝４α＋Ｌ（V₀）を符号化すると４ Ｌ（V₃）＝６α＋Ｌ（V₀）を符号化すると６ Ｌ（V₄）＝15α＋Ｌ（V₀）を符号化すると15 Ｌ（V₅）＝17α＋Ｌ（V₀）を符号化すると17 Ｌ（V₆）＝20α＋Ｌ（V₀）を符号化すると20 Ｌ（V₇）＝21α＋Ｌ（V₀）を符号化すると21 これらの信号をそれぞれ（各サブ時間T₀、T₁、T₂毎に
１つずつ）３つの輝度に関連させることによって、次の
表に与えられたQ_s個の階調を得ることが可能である。

一般項における４つの係数のグループは、モデルK_x2
S、K_x−（Ｓ＋１）、K_x−１、K_x、（ｘは１とａの間に
ある）を基づいて組み立てられる。これらの（N/4）−
１個の係数K_xは、４つの輝度のグループにそれぞれ割り
当てられ、K_xは、以下のようになる。

Ｓが非偶数ならば、K_x≦K_x-1＋S²＋2S Ｓが偶数ならば、K_x≦K_x-1＋S²＋3S−１ ここで、Q_s＝256、Ｎ＝16の新しい場合を考える。可
能な階調数の表は、Ｓ＝４に対してＱ＝357を与える。

したがって、ａ＝（N/4）−１＝３、K_aK₃≧Q_s-1/S＝2
55/4となり、K₃≧64となる。

例えば、K₃＝64を取ると、以下のようになる。

Ｌ（V₀）＝αε Ｌ（V₁）＝α＋Ｌ（V₀） Ｌ（V₂）＝α（Ｓ＋１）＋Ｌ（V₀）＝５α＋Ｌ（V₀） Ｌ（V₃）＝α・2S＋Ｌ（V₀）＝８α＋Ｌ（V₀） Ｌ（V₄）＝α（K₁−2S）＋Ｌ（V₀）＝（K₁−８）・α＋Ｌ（V₀） Ｌ（V₅）＝α（K₁−（Ｓ＋１））＋Ｌ（V₀）＝（K₁−５）・α＋Ｌ（V₀） Ｌ（V₆）＝α（Ｋ−１）＋Ｌ（V₀） Ｌ（V₇）＝αK₁＋Ｌ（V₀） Ｌ（V₈）＝α（K₂−８）＋Ｌ（V₀） Ｌ（V₉）＝α（K₂−５）＋Ｌ（V₀） Ｌ（V₁₀）＝α（K₂−１）＋Ｌ（V₀） Ｌ（V₁₁）＝α・K₂＋Ｌ（V₀） Ｌ（V₁₂）＝α（K₃−８）＋Ｌ（V₀） Ｌ（V₁₃）＝α（K₃−５）＋Ｌ（V₀） Ｌ（V₁₄）＝α（K₃−１）＋Ｌ（V₀） Ｌ（V₁₅）＝α・K₃＋Ｌ（V₀） K₃は64に等しいから、少なくとも４つの輝度を有する。

Ｌ（V₁₅）＝64α＋Ｌ（V₀） Ｌ（V₁₄）＝63α＋Ｌ（V₀） Ｌ（V₁₃）＝59α＋Ｌ（V₀） Ｌ（V₁₂）＝56α＋Ｌ（V₀） K₁及びK₂は、K₃基づき決定されるので、K₁及びK₂に対
して多数の選択、 K₁≦S²＋5S−１、すなわち、K₁≦35の場合、 K₂≦K₁＋S²＋3S−１、すなわち、K₂≦K₁＋27の場合、 K₃≦K₂＋S²＋3S−１、すなわち、64≦K₂＋27の場合、す
なわち、K₂≧37 を有する。これから次の２つの不等式が与えられる。

K₁≦35 K₁＋27≧K₂≧37 K₁は、最大において35、K₂は62に等しくなければならな
い。

例えば、K₁＝24、K₂＝46を取ることが可能であり、こ
のことから次の２つの中間輝度グループの値が与えられ
る。

Ｌ（V₄）＝15α＋Ｌ（V₀） Ｌ（V₅）＝19α＋Ｌ（V₀） Ｌ（V₆）＝23α＋Ｌ（V₀） Ｌ（V₇）＝24α＋Ｌ（V₀） Ｌ（V₈）＝38α＋Ｌ（V₀） Ｌ（V₉）＝41α＋Ｌ（V₀） Ｌ（V₁₀）＝45α＋Ｌ（V₀） Ｌ（V₁₁）＝46α＋Ｌ（V₀） これらの異なる位相によって、Ｑ＞Q_sのとき中間レベ
ルのK_xの値および同一階調レベルに対する可能な輝度の
組合わせの双方に対して、多数の実際的解決の選択があ
ることは、明らかである。残された消費の問題、コード
反転、結合等を最少化するために、この冗長性を利用す
ることができる。

変化を最少にするために、Ｓ個の値の組合わせは、昇
順又は降順の配置に従って生ずる。列サブ時間の場合
は、１つの列パリティに対して昇順に従い、他のそれに
対して降順に従い、均一な階調範囲および階調レベルの
無作為シーケンスの双方に対して電圧変化を最少にする
ことが可能である。

このように、第６図は、連続する列、R_j、R_(j+1)、R
_(j+2)、R_(j+3)（ｊは行の添字である）対する昇順配置
を使用する行信号を示し、第７図は、昇順配置および降
順配置を使用する行信号を示す。

任意の階調レベルに対して、いくつかの係数の選択が
可能であるとき、電圧（又は係数）変化を最少にする組
合わせが好適とされる。例えば、Ｎ＝８、Ｓ＝３、Q_s＝
64の場合、レベルＧ＝41が、０、20、21でなく６、15、
20によって得られることになる。

冗長性は、同一階調について幾つかの組合わせを生成
することにより及び個々の行出力でこれらの異なる組合
わせを反転させることによって（コードの反転にリンク
された光学効果の場合）も使用される。

256以上の階調レベルを記述することを可能にする制
御モードは、実画像に近い応答（γ補正）を有する階調
範囲を有する画像を得るために有効であることが指摘さ
れている。

カラー・スクリーンに本発明による方法が適用されて
も、上述の説明は、決して修正されることはない。用語
「階調」は、ここでは「色調」を包含する。基本的な相
違は、そのデータ源が赤、緑および青の３色に関連する
情報を並列に供給することである。専門家には既知であ
るように、カラーに変更することは、２つの次の段階の
１つにより得られる。

その第１は、行電極を剥離し、そに行の前面にフィル
タ又はスクリーンの型式で着色された蛍光体を配置する
ことであり、この場合、アドレス指定は、三色について
並列に生じ、アドレス指定装置を三重にすることが必要
である。

その第２は、赤、緑および青の蛍光体（EFM:スイッチ
される陽極）を連続的に有効にすることであり、 この場合、白黒スクリーンに対するのと同じ駆動機構
が保有されるが、データ源の直後に各色に対するメモリ
・プレーン（列又はフレームにおける色の有効化による
列メモリ及びフレーム）を付加し、マルチプレクサは、
処理されるべき色のデータを有効にすることができる。
このモードの欠点は、クロック速度が３倍になることで
あり、その理由は、約20msの視覚の残像時間以下の時間
で３色を直列に処理することが必要であるからである。

本発明は、限定的かつ好適な態様においてのみ記載さ
れており、構成要素は、本発明の範囲を超えることなく
同等の構成要素と置換され得る。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−264963（ＪＰ，Ａ) 特開 平２−285391（ＪＰ，Ａ) 特開 平５−46125（ＪＰ，Ａ) 特開 平４−125588（ＪＰ，Ａ) 特開 平２−176718（ＪＰ，Ａ) 特開 平２−196292（ＪＰ，Ａ) 特開 平５−210356（ＪＰ，Ａ) 特開 平２−220128（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】Q_s個の階調レベルを有しＲ列とＭ行で配列
   された画像の画素から形成されるマトリックス・スクリ
   ーンに異なる画素の階調レベルを表示する方法であっ
   て、列ごとに画像データを書き込む段階においてＮ個
   （Ｎは４以上の整数で４の倍数）から選択された連続す
   る離散輝度Ｌ（V_i）（ｉは整数で０≦ｉ≦Ｎ−１）を同
   一時間のＳ個（Ｓは２以上の整数）の列又はフレームの
   サブ時間で各画素に加算することによって各画像が得ら
   れ、各輝度Ｌ（V_i）は、対応する行に印加される電圧V_i
   に関連し、前記輝度は、０と（Q_s−１）の間のどのよう
   な階調値もＳ個の前記輝度の加算によって画定され、Ｎ
   個の可能な輝度からいずれの輝度もいずれのサブ時間で
   選択することができ、前記輝度は、最小輝度Ｌ（V₀）お
   よび最大輝度Ｌ（V_N-1）に対応する２つの極端な輝度が
   次の式によって画定され、 Ｌ（V₀）＝αεおよびＬ（V_N-1）＝αK_a＋Ｌ（V₀） εは、低値であり、αは、（Ｌ（V_N-1）−Ｌ（V₀））/K
   _aに等しい比例係数であり、K_aは、係数であり、ａは、
   整数で、（N/4）−１であり、（Ｎ−２）個の他の輝度
   は、Ｎが４の場合を除いて、次の式で表され、 Ｌ（V_N-2）＝α（K_a−１）＋Ｌ（V₀） Ｌ（V_N-3）＝α（K_a−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-4）＝α（K_a−2S）＋Ｌ（V₀） Ｌ（V_N-5）＝αK_a-1＋Ｌ（V₀） Ｌ（V_N-6）＝α（K_a-1 ^-1）＋Ｌ（V₀） Ｌ（V_N-7）＝α（K_a-1−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-8）＝α（K_a-1−2S）＋Ｌ（V₀） Ｌ（V_N-9）＝α（K_a-2）＋Ｌ（V₀）又はＬ（V₁₁）＝αK₂＋Ｌ（V₀） Ｌ（V_N-10）＝α（K_a-2 ^-1）＋Ｌ（V₀）又はＬ（V₁₀）＝α（K₂ ^-1）＋Ｌ（V₀） Ｌ（V_N-11）＝α（K_a−（Ｓ＋１））＋Ｌ（V₀）又は Ｌ（V₉）＝α（K₂−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V_N-12）＝α（K_a-2−2S）＋Ｌ（V₀）又は Ｌ（V₈）＝α（K₂−2S）＋Ｌ（V₀） Ｌ（V₇）＝αK₁＋Ｌ（V₀） Ｌ（V₆）＝α（K₁−１）＋Ｌ（V₀） Ｌ（V₅）＝α（K₁−（Ｓ＋１））＋Ｌ（V₀） Ｌ（V₄）＝α（K₁−2S）＋Ｌ（V₀） Ｌ（V₃）＝α・2S＋Ｌ（V₀） Ｌ（V₂）＝α（Ｓ＋１）＋Ｌ（V₀） Ｌ（V₁）＝α＋Ｌ（V₀） K_x（Ｋおよびｘは整数であり、ｘはａと１の範囲にあ
   り、ａ＝（N/4）−１））は、４つの輝度グループ（Ｌ
   （V₇）、Ｌ（V₆）、Ｌ（V₅）、Ｌ（V₄））にそれぞれ割
   り当てられた係数であり、 ｘ＝１のとき、 Ｓが非偶数なら、K₁≦S²＋4S Ｓが偶数なら、K₁≦S²＋5S−１ １＜ｘ＜ａ（ｘ＞１でｘ＞２でない）のとき、 Ｓが非偶数ならば、K_x≦K_x-1＋S²＋2S Ｓが偶数ならば、K_x≦K_x-1＋S²＋3S−１ ｘ＝ａのとき、Ｓがなんであろうと、 （Ｑ−１）/S≧K_a≧（Q_s−１）/S であり、 これらのＮ個の選択可能な輝度は、Ｎ個の電圧V₀、…
   …、V_N-1を調整することによって得られ、 Ｓが非偶数ならば、Ｑ＝Ｓ（aS²＋（2a＋２）・Ｓ）＋
   １ Ｓが偶数ならば、Ｑ＝Ｓ（aS²＋（3a＋２）・Ｓ−
   ａ））＋１ であり、 Ｎ＝４の特別の場合は、 Ｑ＝（Ｓ＋１）^２ Ｌ（V₀）＝αε、 Ｌ（V₁）＝α＋Ｌ（V₀）、 Ｌ（V₂）＝α（Ｓ＋１）＋Ｌ（V₀）及び Ｌ（V₃）＝α（Ｓ＋２）＋Ｌ（V₀） に等しい選択可能な階調数Ｑ（Ｑ≧Q_s）を得ることを可
   能にすることを特徴とする前記表示方法。
2. 【請求項２】請求項１記載の方法であって、 表示されるべき画像の画像源（20）から表示されるべき
   階調レベルのコードに対応する二進アドレスの形式のデ
   ータを変換コード回路（22）に供給する段階と、 前記データを供給する段階と同時にスクリーン・コント
   ローラ（21）に同期信号を供給する段階であって、前記
   スクリーン・コントローラが前記変換コード回路（22）
   又はスクリーン（27）を制御するアナログ・マルチプレ
   クサ（26）の上流に配置された論理マルチプレクサ（3
   2）のいずれかにＳ個のサブ時間を表示するアドレスを
   連続的に供給し、前記アナログ・マルチプレクサは、少
   なくともＮ個の電圧を発生する電圧発生器（25）に接続
   されている前記同期信号を供給する段階と、 任意のサブ時間において前記変換コード回路から記憶レ
   ジスタ（29、33）と動作上関連するシフト・レジスタ
   （28、31）のアレイに切換える電圧を表示するアドレス
   を供給する段階と、 直接に又前記論理マルチプレクサ（32）を経て前記スク
   リーンの制御のために前記アナログ・マルチプレクサ
   （26）と動作上関連する前記記憶レジスタ（29、33）の
   内容を転送する段階と、 供給された前記電圧を前記スクリーン（27）の行に印加
   する段階と、 を含むことを特徴とする方法。
3. 【請求項３】請求項２記載の方法であって、Ｓ個のサブ
   時間における輝度の追加は、電圧値の組合せをその昇順
   又は降順に従って使用することにより行われることを特
   徴とする方法。
4. 【請求項４】請求項３記載の方法であって、列のサブ時
   間の場合は、偶数（又は奇数）番号のラインの昇順が奇
   数（又は偶数）番号のラインの降順に続くことを特徴と
   する方法。
5. 【請求項５】請求項１から４のいずれかに記載の方法を
   実施する装置であって、 表示されるべきデジタル・データのデータ源（20）と、 前記データ源から同期信号（SS）を受信し、Ｓ個のサブ
   時間を表示するアドレスをＮ個の電圧を発生する電圧発
   生器（25）に供給するスクリーン・コントローラ（21）
   と、 データ記憶装置（23）と、 スクリーン行制御回路（24）と、 前記電圧発生器（25）と、 前記データ記憶装置と前記電圧発生器は、前記スクリー
   ン行制御回路に接続され、 前記データ源（20）に接続され、該データ源から表示さ
   れるべき階調レベルのコードに対応する二進アドレスを
   受け、Ｎ個の離散アナログ電圧から１つを有効にする前
   記スクリーン行制御回路（24）に対して切換える電圧を
   表示するアドレスを供給する変換コード回路（22）と、 を含む前記装置。
6. 【請求項６】請求項５記載の装置であって、前記スクリ
   ーン・コントローラ（21）は、前記データ記憶装置（2
   3）および前記変換コード回路（22）に接続され、前記
   データ記憶装置は、記憶レジスタ（29）と動作上関連す
   るシフト・レジスタ（28）を含み、前記スクリーン行制
   御回路（24）は、前記電圧発生器（25）に接続され、ス
   クリーン（27）の各行を制御する複数の離散電圧から１
   つを選択し前記記憶レジスタに接続されたアナログ・マ
   ルチプレクサ（26）を有する前記装置。
7. 【請求項７】請求項５記載の装置であって、前記スクリ
   ーン・コントローラ（21）は、前記スクリーン行の制御
   回路（24）に直接接続され、前記変換コード回路（22）
   は、変換コード・サブ・マトリックスを有し、各サブ・
   マトリックスは、サブ時間に対応し、前記データ記憶装
   置（23）は、並列のシフト・レジスタ（31）を有し、各
   シフト・レジスタ（31）は、記憶レジスタ（33）と動作
   上関連し、各シフト・レジスタ（31）は、変換コード・
   サブ・マトリックスに接続され、前記スクリーン行制御
   回路は、前記電圧発生器（25）に接続され、スクリーン
   の各行を制御する複数の離散電圧から１つを選択するア
   ナログ・マルチプレクサ（26）を有し、デジタル・マル
   チプレクサ（32）は、前記スクリーン・コントローラ
   （21）に接続され、動作上関連する前記記憶レジスタ
   （33）と前記アナログ・マルチプレクサ（26）との間に
   位置決めされている前記装置。