Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3457877B2 - Current input circuit - Google Patents
[go: Go Back, main page]

JP3457877B2 - Current input circuit - Google Patents

Current input circuit

Info

Publication number
JP3457877B2
JP3457877B2 JP03715198A JP3715198A JP3457877B2 JP 3457877 B2 JP3457877 B2 JP 3457877B2 JP 03715198 A JP03715198 A JP 03715198A JP 3715198 A JP3715198 A JP 3715198A JP 3457877 B2 JP3457877 B2 JP 3457877B2
Authority
JP
Japan
Prior art keywords
transistor
current
collector
input circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03715198A
Other languages
Japanese (ja)
Other versions
JPH11234054A (en
Inventor
利也 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP03715198A priority Critical patent/JP3457877B2/en
Publication of JPH11234054A publication Critical patent/JPH11234054A/en
Application granted granted Critical
Publication of JP3457877B2 publication Critical patent/JP3457877B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Optical Communication System (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電流入力回路に関
し、特に、低消費電力で、入力ダイナミックレンジが大
きく、且つ高速な、光通信に用いて好適な光電流入力回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current input circuit, and more particularly to a photocurrent input circuit which has low power consumption, a large input dynamic range, and high speed and is suitable for use in optical communication.

【0002】[0002]

【従来の技術】光電流入力回路においては、従来より図
2のような回路が使用されている。この回路は特開平1
−18304号公報(発明の名称:「前置増幅器」)に
示されるものである。
2. Description of the Related Art Conventionally, a circuit as shown in FIG. 2 has been used in a photocurrent input circuit. This circuit is disclosed in JP-A-1
No. 18304 (title of the invention: "preamplifier").

【0003】図2において、トランジスタQ21のベー
ス(2−24)電圧がトランジスタのベース・エミッタ
間順方向降下電圧すなわちVbeになるように帰還がか
かっており、フォトダイオードP21から出力される光
電流の入力がないときは、帰還抵抗R22の両端には電
位差がなく、出力端子電圧VoとトランジスタQ21の
ベース(2−24)電圧は同電位となる。
In FIG. 2, feedback is applied so that the base (2-24) voltage of the transistor Q21 becomes a forward drop voltage between the base and emitter of the transistor, that is, Vbe, and the photocurrent output from the photodiode P21 is When there is no input, there is no potential difference across the feedback resistor R22, and the output terminal voltage Vo and the base (2-24) voltage of the transistor Q21 have the same potential.

【0004】フォトダイオードP21から出力される光
電流がトランジスタQ21のベース(2−24)に流れ
ると、その電流量の電流増幅率倍すなわちhfe倍され
た電流がトランジスタQ21のコレクタ(2−25)に
流れる。このコレクタ(2−25)に流れるコレクタ電
流Ic21と抵抗R21により電圧降下が生じて、トラ
ンジスタQ22のベース(2−25)の電位は下がる。
これにより、トランジスタQ22のエミッタ(2−2
3)に流れるエミッタ電流Ie22は減少し、出力電圧
Voの電位は下がる。トランジスタQ21のベース(2
−24)の電位はVbeになるように帰還がかかってい
るわけであるから、帰還抵抗R22の両端には電位差が
生じ電流Irが流れ、結局、抵抗R23には、トランジ
スタQ22からのエミッタ電流Ie22と、帰還抵抗R
22を通して流れるIrが流れ込む。これらの電流と抵
抗R23により出力電圧Voは決定する。
When the photocurrent output from the photodiode P21 flows into the base (2-24) of the transistor Q21, the current multiplied by the current amplification factor, that is, hfe, is the collector (2-25) of the transistor Q21. Flow to. A voltage drop occurs due to the collector current Ic21 flowing through the collector (2-25) and the resistor R21, and the potential of the base (2-25) of the transistor Q22 decreases.
As a result, the emitter (2-2
The emitter current Ie22 flowing in 3) decreases, and the potential of the output voltage Vo decreases. Base of transistor Q21 (2
Since feedback is applied so that the potential of −24) becomes Vbe, a potential difference is generated across the feedback resistor R22, and a current Ir flows. Eventually, the resistor R23 has an emitter current Ie22 from the transistor Q22. And the feedback resistor R
Ir flowing through 22 flows in. The output voltage Vo is determined by these currents and the resistor R23.

【0005】また、フォトダイオードP21から出力さ
れる光電流が大きくなり、帰還抵抗R22の両端の電圧
降下が大きくなると、帰還抵抗R22と並列に接続され
ているダイオードD21が導通して電流がダイオードD
21に分流し、この状態は帰還量を増加されたのと同一
効果を持つと共に電流−電圧変換利得が減少し、光電流
が大きい時でもトランジスタを飽和させずに増幅動作を
安定させる。
When the photocurrent output from the photodiode P21 increases and the voltage drop across the feedback resistor R22 increases, the diode D21 connected in parallel with the feedback resistor R22 becomes conductive and the current flows to the diode D.
This state has the same effect as the amount of feedback is increased, and the current-voltage conversion gain is reduced, and the amplification operation is stabilized without saturating the transistor even when the photocurrent is large.

【0006】なお、図2に於いて、(2−20)は電源
端子、(2−21)は接地(GND)端子ある。
In FIG. 2, (2-20) is a power supply terminal and (2-21) is a ground (GND) terminal.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、前記従
来の回路には以下のような問題点があった。
However, the above conventional circuit has the following problems.

【0008】まず、フォトダイオードP21から出力さ
れる光電流の入力が無いときは、抵抗R23の両端がV
beになるように電源端子(2−20)からトランジス
タQ22のコレクタ(2−22)、エミッタ(2−2
3)を介して定常電流Ie22が流れ続ける。このIe
22の電流量は、この回路のトランジスタが飽和せず動
作しうる光電流Imaxに比例する。Imaxは次の式
で表わされる。
First, when there is no input of the photocurrent output from the photodiode P21, both ends of the resistor R23 are V
from the power supply terminal (2-20) to the collector (2-22) and the emitter (2-2) of the transistor Q22.
The steady current Ie22 continues to flow through 3). This Ie
The current amount of 22 is proportional to the photocurrent Imax at which the transistor of this circuit can operate without being saturated. Imax is expressed by the following equation.

【0009】Imax=(Vbe−Vf)/R23 VfはダイオードD21のカソード・アノード間電圧で
ある。この時の定常電流は以下の式で表わされる。
Imax = (Vbe-Vf) / R23 Vf is the cathode-anode voltage of the diode D21. The steady current at this time is expressed by the following equation.

【0010】Ie22=Vbe/R23 この為、この回路の待機中の消費電流は大きくなる。ま
た、同じ理由からImaxは大きくとれず、入力ダイナ
ミックレンジの制限につながる。
Ie22 = Vbe / R23 Therefore, the current consumption of this circuit during standby becomes large. Further, for the same reason, Imax cannot be set large, which leads to the limitation of the input dynamic range.

【0011】本発明は、従来回路に於ける前記問題点を
解決すべく成されたものである。
The present invention has been made to solve the above problems in the conventional circuit.

【0012】[0012]

【課題を解決するための手段】図1に示すように、請求
項1に係る本発明の電流入力回路は、第1のトランジス
タ(1−9)と、該第1のトランジスタのベース(1−
2)とベース・コレクタ(1−6)を共有する第2のト
ランジスタ(1−10)と、前記第1のトランジスタの
コレクタ(1−3)とベースを共有し、且つ、前記第2
のトランジスタのベース・コレクタとエミッタを共有す
る第3のトランジスタ(1−11)とから構成されるウ
ィルソン型カレントミラー回路(1−2)を用いて成
り、信号電流源(1−1)を、電源端子(1−16)と
前記ウィルソン型カレントミラーの第1のトランジスタ
のコレクタ間に接続した電流入力回路であって、前記ウ
ィルソン型カレントミラーの前記第2のトランジスタの
エミッタ(1−7)と接地端子(1−15)間に第1の
抵抗(1−13)を接続し、且つ、前記第1のトランジ
スタに対して前記第2のトランジスタのトランジスタサ
イズを大きくすることによって、前記信号電流源から出
力される入力電流が小さい時には、前記第3のトランジ
スタのコレクタ(1−4)に流れる電流量を増やし、逆
に、信号電流源から出力される入力電流が大きい時に
は、電流に圧縮をかけることによって、前記第3のトラ
ンジスタのコレクタに流れる電流量を制限することによ
って、入力ダイナミックレンジを大きくしたことを特徴
とするものである。
As shown in FIG. 1, a current input circuit according to a first aspect of the present invention comprises a first transistor (1-9) and a base (1-) of the first transistor.
2) a second transistor (1-10) sharing a base / collector (1-6) with a collector (1-3) of the first transistor and a base, and
A Wilson type current mirror circuit (1-2) composed of a base / collector and a third transistor (1-11) sharing the emitter, and a signal current source (1-1) A current input circuit connected between a power supply terminal (1-16) and a collector of a first transistor of the Wilson current mirror, wherein the current input circuit is an emitter (1-7) of the second transistor of the Wilson current mirror. By connecting the first resistor (1-13) between the ground terminals (1-15) and increasing the transistor size of the second transistor with respect to the first transistor, the signal current source When the input current output from is small, the amount of current flowing through the collector (1-4) of the third transistor is increased, and conversely, from the signal current source. When the input current force is large, by applying compression to the current, by limiting the amount of current flowing through the collector of said third transistor, it is characterized in that it has a large input dynamic range.

【0013】また、請求項2に係る本発明の電流入力回
路は、前記請求項1に係る電流入力回路に於いて、前記
ウィルソン型カレントミラーの前記第3のトランジスタ
とベースを共有する第4のトランジスタ(1−12)を
設け、該第4のトランジスタのエミッタ(1−8)と前
記第3のトランジスタのエミッタとの間に第2の抵抗
(1−14)を接続し、且つ、前記第3のトランジスタ
に対して前記第4のトランジスタのトランジスタサイズ
を大きくすることによって、電流圧縮能力を向上せし
め、入力ダイナミックレンジをより大きくしたことを特
徴とするものである。
A current input circuit according to a second aspect of the present invention is the current input circuit according to the first aspect, further comprising a fourth transistor sharing a base with the third transistor of the Wilson current mirror. A transistor (1-12) is provided, a second resistor (1-14) is connected between the emitter (1-8) of the fourth transistor and the emitter of the third transistor, and By increasing the transistor size of the fourth transistor with respect to the third transistor, the current compression capability is improved and the input dynamic range is further increased.

【0014】更に、請求項3に係る本発明の電流入力回
路は、前記請求項1又は2に係る電流入力回路に於い
て、前記信号電流源から出力される電流量が小さい時
に、各素子の寄生容量の影響を抑える為、前記第1のト
ランジスタのコレクタと前記電源端子との間に定電流源
(1−17)を接続したことを特徴とするものである。
Furthermore, the current input circuit of the present invention according to claim 3 is the current input circuit according to claim 1 or 2, wherein when the amount of current output from the signal current source is small, In order to suppress the influence of parasitic capacitance, a constant current source (1-17) is connected between the collector of the first transistor and the power supply terminal.

【0015】更に、請求項4に係る本発明の電流入力回
路は、前記請求項1、2又は3に係る電流入力回路に於
いて、前記信号電流源(1−1)として、光・電気変換
素子であるフォトダイオード(1−18)を用いたこと
を特徴とするものである。
Furthermore, the current input circuit of the present invention according to claim 4 is the current input circuit according to claim 1, 2 or 3, wherein the signal current source (1-1) is an opto-electric conversion device. It is characterized by using a photodiode (1-18) which is an element.

【0016】すなわち、図1の回路構成図に示すよう
に、本発明の電流入力回路に於いては、前記の問題点を
解決する為に、回路構成を従来の回路構成から、カレン
トミラー構成に変更し、特に、後記の理由からウィルソ
ン型カレントミラー(1−2)を使用した。更に、ウィ
ルソン型カレントミラーを構成する第1のトランジスタ
(1−9)に対して、第2のトランジスタ(1−10)
のトランジスタサイズを大きくし、第3のトランジスタ
(1−11)に対して、第4のトランジスタ(1−1
2)のトランジスタサイズを大きくした。また、第2の
トランジスタのエミッタ(1−7)と接地(GND)端
子(1−15)間に第1の抵抗(1−13)を接続し、
第4のトランジスタのエミッタ(1−8)と第3のトラ
ンジスタのエミッタ間に第2の抵抗(1−14)を接続
した。更に、第1のトランジスタのコレクタ(1−3)
と電源端子(1−16)との間に定電流源(1−17)
を接続した。この定電流の流れる方向は、電源端子から
第1のトランジスタのコレクタである。
That is, as shown in the circuit configuration diagram of FIG. 1, in the current input circuit of the present invention, in order to solve the above problems, the circuit configuration is changed from the conventional circuit configuration to the current mirror configuration. The Wilson type current mirror (1-2) was used for the modification, especially for the reason described below. Furthermore, for the first transistor (1-9) forming the Wilson current mirror, the second transistor (1-10) is used.
Of the third transistor (1-11) to the fourth transistor (1-1
The transistor size in 2) was increased. Further, the first resistor (1-13) is connected between the emitter (1-7) of the second transistor and the ground (GND) terminal (1-15),
A second resistor (1-14) was connected between the emitter of the fourth transistor (1-8) and the emitter of the third transistor. Furthermore, the collector (1-3) of the first transistor
Constant current source (1-17) between the power supply terminal (1-16) and
Connected. The direction in which this constant current flows is from the power supply terminal to the collector of the first transistor.

【0017】前記のカレントミラー構成をとることによ
り、信号電流源(フォトダイオード)から出力される電
流(光電流)が流れないときには、各トランジスタには
電流が殆ど流れない。これにより、待機中の消費電流を
抑えることができる。次に、第2のトランジスタのエミ
ッタと第4のトランジスタのエミッタに接続した、第1
の抵抗と第2の抵抗及び、トランジスタサイズの変更に
より、信号電流源(フォトダイオード)から出力される
電流(光電流)が大きくなった時、電流を対数圧縮し、
大電流が入力されてもトランジスタの飽和なく、電圧変
換を行えるようにしたものである。また、カレントミラ
ーとしてウィルソン型カレントミラーを導入したのは、
第1のトランジスタの寄生容量の影響を低減する為であ
り、定電流源の追加も各トランジスタに電流を流すこと
によって、寄生容量の影響の低減を図ったものである。
これにより、信号電流源(フォトダイオード)から出力
される電流(光電流)が微量のときにも、寄生容量によ
って電流(光電流)が損なわれることなく、後段に伝え
られる。また、各トランジスタに定電流を流しているこ
とによって、高速な信号電流にも対応できる。この定電
流源の追加により、待機中の消費電流は増加するが、同
じ入力ダイナミックレンジの時には従来の回路方式と比
較しても、はるかに少ないものである。
By adopting the above-mentioned current mirror structure, almost no current flows in each transistor when the current (photocurrent) output from the signal current source (photodiode) does not flow. As a result, current consumption during standby can be suppressed. Then, the first transistor connected to the emitter of the second transistor and the emitter of the fourth transistor,
When the current (photocurrent) output from the signal current source (photodiode) becomes large due to the change in the resistance and the second resistance and the transistor size, the current is logarithmically compressed,
Even if a large current is input, voltage conversion can be performed without saturation of the transistor. Also, the introduction of the Wilson current mirror as a current mirror is
This is because the influence of the parasitic capacitance of the first transistor is reduced, and the addition of a constant current source is also intended to reduce the influence of the parasitic capacitance by causing a current to flow through each transistor.
As a result, even when the current (photocurrent) output from the signal current source (photodiode) is very small, the current (photocurrent) is transmitted to the subsequent stage without being impaired by the parasitic capacitance. Further, by supplying a constant current to each transistor, it is possible to cope with a high-speed signal current. The addition of this constant current source increases the current consumption during standby, but at the same input dynamic range, it is much smaller than the conventional circuit system.

【0018】[0018]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0019】図3は、本発明の一実施形態である光電流
入力回路の回路構成図である。
FIG. 3 is a circuit configuration diagram of a photocurrent input circuit according to an embodiment of the present invention.

【0020】図3において、フォトダイオードP31か
ら出力された光電流はトランジスタQ31のコレクタ
(3−3)に流れる。この時、トランジスタQ31のコ
レクタ(3−3)に流れるコレクタ電流をIc31と
し、トランジスタQ32のコレクタ(3−10)に流れ
る電流をIc32、エミッタ(3−7)− GND(3
−15)間に抵抗R31を接続し、トランジスタQ31
に対するトランジスタQ32のサイズをn倍(図3での
実施例では6倍)とすると下式が成立つ。
In FIG. 3, the photocurrent output from the photodiode P31 flows to the collector (3-3) of the transistor Q31. At this time, the collector current flowing through the collector (3-3) of the transistor Q31 is Ic31, the current flowing through the collector (3-10) of the transistor Q32 is Ic32, and the emitter (3-7) -GND (3
-15) Connect a resistor R31 between
If the size of the transistor Q32 is set to n times (6 times in the embodiment shown in FIG. 3), the following formula is established.

【0021】ln(Ic31/Ic32)=q/KT
(Ic32・R31)−ln(n) q:電荷素量=1.60219×10-19[C] T:絶対温度[K] K:ボルツマン定数=1.38062×10-34[J/
K] 上式より、フォトダイオードP31から出力される光電
流が小さい時は、ほぼn倍に増幅され、トランジスタQ
32のコレクタ電流Ic32として流れる。又、光電流
が大きい時には逆に抵抗R31がトランジスタQ32の
電流量を制限する方向に働き、コレクタ電流Ic32は
対数圧縮される。
Ln (Ic31 / Ic32) = q / KT
(Ic32 · R31) -ln (n) q: elementary charge amount = 1.60219 × 10 −19 [C] T: absolute temperature [K] K: Boltzmann constant = 1.38062 × 10 −34 [J /
K] From the above equation, when the photocurrent output from the photodiode P31 is small, it is amplified by about n times, and the transistor Q
32 as a collector current Ic32. On the other hand, when the photocurrent is large, the resistor R31 works to limit the current amount of the transistor Q32, and the collector current Ic32 is logarithmically compressed.

【0022】これにより、光電流における入力ダイナミ
ックレンジは大きくなる。又、ウィルソン型カレントミ
ラー(3−2)を使用しているので、トランジスタQ3
1のコレクタ(3−3)はGND(3−15)から2倍
のVbeにほぼ固定されているので、トランジスタQ3
1のコレクタ(3−3)・ベース(3−10)間の寄生
容量の影響を低減できる。これにより、フォトダイオー
ドP31から出力される光電流が微量のとき、トランジ
スタQ31のコレクタ(3−3)・ベース(3−10)
間の寄生容量の充放電によって信号が後段に伝わらな
い、又は、高速の光信号がフォトダイオードP31に当
てられることによって流れる光電流信号が上記の寄生容
量によって波形がなまるといった問題を低減することが
できる。
As a result, the input dynamic range of photocurrent is increased. Since the Wilson type current mirror (3-2) is used, the transistor Q3
Since the collector (3-3) of 1 is almost fixed to twice Vbe from GND (3-15), the transistor Q3
The influence of the parasitic capacitance between the collector (3-3) and the base (3-10) of 1 can be reduced. As a result, when the photocurrent output from the photodiode P31 is very small, the collector (3-3) / base (3-10) of the transistor Q31.
To reduce the problem that a signal is not transmitted to the subsequent stage due to charging / discharging of the parasitic capacitance between them, or the photocurrent signal flowing when a high-speed optical signal is applied to the photodiode P31 has a blunted waveform due to the parasitic capacitance. You can

【0023】なお、図3に於いて、(3−16)は電源
端子、Q33は、ウィルソン型カレントミラー(3−
2)を構成する第3のトランジスタ、(3−5)は、そ
のコレクタ、R33は、そのコレクタ抵抗、Ic33
は、そのコレクタ電流であり、また、Voは出力端子電
圧である。
In FIG. 3, (3-16) is a power supply terminal, Q33 is a Wilson type current mirror (3-
2) the third transistor, (3-5) is its collector, R33 is its collector resistance, Ic33
Is its collector current and Vo is the output terminal voltage.

【0024】(他の実施形態1)図4は、本発明の他の
実施形態である光電流入力回路の回路構成図である。
(Other Embodiment 1) FIG. 4 is a circuit configuration diagram of a photocurrent input circuit according to another embodiment of the present invention.

【0025】図4の回路は、ウィルソン型カレントミラ
ー(4−2)の第3のトランジスタQ43とベース(4
−3)を共有する第4のトランジスタQ44を追加し、
且つ、トランジスタQ44のエミッタ(4−8)とトラ
ンジスタQ43のエミッタ(4−10)との間に抵抗R
42を接続したものである。また、トランジスタQ43
に対して、トランジスタQ44のサイズはm倍(図4の
実施形態では20倍)とする。この時、トランジスタQ
43のコレクタ(4−4)に流れるコレクタ電流Ic4
3と、トランジスタQ44のコレクタ(4−5)に流れ
るコレクタ電流Ic44との間には下式が成立つ。
The circuit of FIG. 4 has a third transistor Q43 of the Wilson type current mirror (4-2) and a base (4).
-3) Add a fourth transistor Q44 that shares
Moreover, a resistor R is provided between the emitter (4-8) of the transistor Q44 and the emitter (4-10) of the transistor Q43.
42 is connected. Also, the transistor Q43
On the other hand, the size of the transistor Q44 is m times (20 times in the embodiment of FIG. 4). At this time, the transistor Q
Collector current Ic4 flowing through the collector (4-4) of 43
3 and the collector current Ic44 flowing in the collector (4-5) of the transistor Q44 satisfy the following equation.

【0026】ln(Ic43/Ic44)=q/KT
(Ic44・R42)−ln(m) Ic43+Ic44=Ic42 よって、トランジスタQ42で対数圧縮されたコレクタ
電流Ic42は、トランジスタQ43、Q44にて更に
対数圧縮される。これにより、より大きな光電流を処理
することが可能となる。
Ln (Ic43 / Ic44) = q / KT
(Ic44.R42) -ln (m) Ic43 + Ic44 = Ic42 Therefore, the collector current Ic42 logarithmically compressed by the transistor Q42 is further logarithmically compressed by the transistors Q43 and Q44. This makes it possible to process a larger photocurrent.

【0027】なお、図4に於いて、(4−16)は電源
端子、(4−15)は接地端子である。また、Q41
は、ウィルソン型カレントミラー(4−2)を構成する
第1のトランジスタ、Ic41は、そのコレクタ電流で
あり、P41は、フォトダイオードである。更に、R4
1は、第2のトランジスタ42のエミッタ(4−7)と
接地端子(4−15)間に接続された抵抗であり、R4
3は、第4のトランジスタQ44のコレクタ抵抗、Vo
は出力端子電圧である。
In FIG. 4, (4-16) is a power supply terminal and (4-15) is a ground terminal. Also, Q41
Is a first transistor forming the Wilson current mirror (4-2), Ic41 is its collector current, and P41 is a photodiode. Furthermore, R4
1 is a resistor connected between the emitter (4-7) of the second transistor 42 and the ground terminal (4-15), and R4
3 is the collector resistance of the fourth transistor Q44, Vo
Is the output terminal voltage.

【0028】(他の実施形態2)図5は、本発明の更に
他の実施形態である光電流入力回路の回路構成図であ
る。
(Other Embodiment 2) FIG. 5 is a circuit configuration diagram of a photocurrent input circuit which is still another embodiment of the present invention.

【0029】図5の回路は、ウィルソン型カレントミラ
ー(5−2)を構成する第1のトランジスタQ51のコ
レクタ(5−3)と電源端子(5−16)との間に定電
流源Itを接続したものである。本発明の回路方式で
は、従来の回路(図2)と違い、フォトダイオードP5
1からの光電流が入力されていないときには、各トラン
ジスタには殆ど電流は流れない。この状態でフォトダイ
オードP51に光が当てられ、トランジスタQ51のコ
レクタ(5−3)に光電流が流れたとき、まず、各トラ
ンジスタの寄生容量にチャージが行われる為、応答にロ
スが生じる。この時フォトダイオードP51に当てられ
る光信号のスピードが遅ければ、それ程問題はないが、
光通信等の高速信号を取り扱うには、この応答時間のロ
スによる波形なまりによって信号が伝わらないといった
問題が生じる。そこで、上記の定電流源を追加すること
によって、各トランジスタに定常的に電流を流してお
き、応答性を向上させるものである。
In the circuit of FIG. 5, a constant current source It is provided between the collector (5-3) of the first transistor Q51 forming the Wilson current mirror (5-2) and the power supply terminal (5-16). It is connected. In the circuit system of the present invention, unlike the conventional circuit (FIG. 2), the photodiode P5
When the photocurrent from 1 is not input, almost no current flows in each transistor. When light is applied to the photodiode P51 in this state and a photocurrent flows through the collector (5-3) of the transistor Q51, the parasitic capacitance of each transistor is charged first, resulting in loss of response. At this time, if the speed of the optical signal applied to the photodiode P51 is slow, there is no problem so much,
When handling a high-speed signal in optical communication or the like, there is a problem that the signal is not transmitted due to the waveform rounding due to the loss of the response time. Therefore, by adding the above-mentioned constant current source, a current is constantly supplied to each transistor to improve the responsiveness.

【0030】なお、図5に於いて、(5−15)は接地
端子、Q52はウィルソン型カレントミラー(5−2)
を構成する第2のトランジスタ、R51は、第2のトラ
ンジスタQ52のエミッタ(5−7)と接地端子(5−
15)間の接続された第1の抵抗、Q53は、同第3の
トランジスタ、Q54は、該第3のトランジスタQ53
とベースを共有する第4のトランジスタ、R52は、第
4のトランジスタQ54のエミッタ(5−8)と第3の
トランジスタQ53のエミッタ(5−10)間に接続さ
れた第2の抵抗、R53は、第4のトランジスタQ54
のコレクタ抵抗、Voは出力端子電圧である。
In FIG. 5, (5-15) is a ground terminal and Q52 is a Wilson type current mirror (5-2).
The second transistor R51 that forms the second transistor Q51 includes an emitter (5-7) of the second transistor Q52 and a ground terminal (5-
15) a first resistor connected between the two, Q53 is the same third transistor, Q54 is the third transistor Q53
A fourth transistor R52 sharing a base with is a second resistor R52 connected between the emitter (5-8) of the fourth transistor Q54 and the emitter (5-10) of the third transistor Q53, and R53 is , The fourth transistor Q54
, And Vo is the output terminal voltage.

【0031】[0031]

【発明の効果】以上、詳細に説明したように、本発明の
電流入力回路によれば、以下の効果を奏するものであ
る。
As described in detail above, the current input circuit of the present invention has the following effects.

【0032】(1)(光)電流入力回路をウィルソン型
カレントミラー方式にすることにより、待機中の消費電
流を大幅に低減できる。図3、図4の回路構成では、待
機中に流れる電流は、フォトダイオードの暗電流のみと
なり、それは各カレントミラーに流れる電流の総計をと
ってもnAオーダーの電流となり、非常に小さい。ま
た、図5の定電流源Itを追加した回路構成も、It=
10μAとしても、待機中の消費電流は、図6、図7の
グラフより270μAとなり、図2の回路構成で最大許
容入力電流値を10mAとしたときよりも、はるかに小
さい。
(1) By using the Wilson type current mirror method for the (optical) current input circuit, the current consumption during standby can be greatly reduced. In the circuit configurations of FIGS. 3 and 4, the dark current of the photodiode is the only current that flows during standby, which is a current of the order of nA even if the total of the currents that flow through the current mirrors is very small. In addition, the circuit configuration in which the constant current source It shown in FIG.
Even with 10 μA, the current consumption during standby is 270 μA from the graphs of FIGS. 6 and 7, which is much smaller than when the maximum allowable input current value is 10 mA in the circuit configuration of FIG.

【0033】(2)ウィルソン型カレントミラーのエミ
ッタに抵抗を接続し、光電流が大きい時は入力電流に対
して対数圧縮を行うことにより、入力ダイナミックレン
ジを大幅に大きくとれる。図3の回路にて電源電圧を3
Vとした時、トランジスタQ33が非飽和で動作する為
には、トランジスタQ33のコレクタ(3−5)が1.
4V以上でなければならない。よって、抵抗R33の両
端にかかる電圧降下は1.6V以上でなければならな
い。R33=2kΩだとすると、Ic33の最大電流値
は800μAとなり、図6のグラフより最大許容入力電
流値は600μAとなる。
(2) By connecting a resistor to the emitter of the Wilson type current mirror and performing logarithmic compression on the input current when the photocurrent is large, the input dynamic range can be greatly increased. In the circuit of Fig. 3, set the power supply voltage to 3
When it is set to V, the collector (3-5) of the transistor Q33 is 1.
Must be 4V or higher. Therefore, the voltage drop across the resistor R33 must be 1.6 V or more. If R33 = 2 kΩ, the maximum current value of Ic33 is 800 μA, and the maximum allowable input current value is 600 μA from the graph of FIG.

【0034】(3)請求項2に係る本発明の電流入力回
路によれば、ウィルソン型カレントミラー(4−2)の
出力側トランジスタQ43とベースを共有するトランジ
スタQ44を接続し、そのトランジスタ同士のエミッタ
を抵抗R42でつなぐことにより、2段対数圧縮をか
け、より大きな入力ダイナミックレンジをとることがで
きる。図4の回路にて、電源電圧3Vとした時、トラン
ジスタQ44が非飽和で動作する為には、上記同様R4
3=2kΩだとすると、トランジスタQ44のコレクタ
電流Ic44の最大電流値は800μAとなり、図7の
グラフより最大許容入力電流値は10mA以上となる。
(3) According to the current input circuit of the present invention according to claim 2, the output side transistor Q43 of the Wilson type current mirror (4-2) and the transistor Q44 sharing the base are connected, and the transistors are connected to each other. By connecting the emitters with the resistor R42, two-stage logarithmic compression can be applied and a larger input dynamic range can be obtained. In the circuit of FIG. 4, when the power supply voltage is set to 3 V, the transistor Q44 operates in a non-saturated state.
If 3 = 2 kΩ, the maximum current value of the collector current Ic44 of the transistor Q44 is 800 μA, and the maximum allowable input current value is 10 mA or more from the graph of FIG.

【0035】(4)請求項3に係る本発明の電流入力回
路によれば、ウィルソン型カレントミラー(5−2)の
入力側トランジスタQ51のコレクタ(5−3)に定電
流源Itを接続することにより、各トランジスタの寄生
容量の影響を低減し、応答速度を上げることが可能とな
る。
(4) According to the current input circuit of the third aspect of the present invention, the constant current source It is connected to the collector (5-3) of the input side transistor Q51 of the Wilson current mirror (5-2). As a result, the influence of the parasitic capacitance of each transistor can be reduced and the response speed can be increased.

【0036】(5)請求項4に係る本発明の電流入力回
路によれば、高速光通信に用いるに極めて好適な光電流
入力回路を提供することができるものである。
(5) According to the current input circuit of the present invention according to claim 4, it is possible to provide a photocurrent input circuit which is extremely suitable for use in high-speed optical communication.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の(光)電流入力回路の回路構成図であ
る。
FIG. 1 is a circuit configuration diagram of a (photo) current input circuit of the present invention.

【図2】従来の光電流入力回路の回路構成図である。FIG. 2 is a circuit configuration diagram of a conventional photocurrent input circuit.

【図3】本発明の電流入力回路の一実施形態である光電
流入力回路の回路構成図である。
FIG. 3 is a circuit configuration diagram of a photocurrent input circuit which is an embodiment of a current input circuit of the present invention.

【図4】本発明の電流入力回路の他の実施形態である光
電流入力回路の回路構成図である。
FIG. 4 is a circuit configuration diagram of a photocurrent input circuit which is another embodiment of the current input circuit of the present invention.

【図5】本発明の電流入力回路の更に他の実施形態であ
る光電流入力回路の回路構成図である。
FIG. 5 is a circuit configuration diagram of a photocurrent input circuit which is still another embodiment of the current input circuit of the present invention.

【図6】図3の回路に於ける入出力電流の関係を示す図
である。
6 is a diagram showing a relationship between input and output currents in the circuit of FIG.

【図7】図4の回路に於ける入出力電流の関係を示す図
である。
7 is a diagram showing a relationship between input and output currents in the circuit of FIG.

【符号の説明】[Explanation of symbols]

(1−1) 信号電流源 (1−2) ウィルソン型カレントミラー (1−9) 第1のトランジスタ (1−10) 第2のトランジスタ (1−11) 第3のトランジスタ (1−14) 第4のトランジスタ (1−15) 接地端子 (1−16) 電源端子 (1−17) 定電流源 (1−18) フォトダイオード (1-1) Signal current source (1-2) Wilson type current mirror (1-9) First transistor (1-10) Second transistor (1-11) Third transistor (1-14) Fourth transistor (1-15) Ground terminal (1-16) Power supply terminal (1-17) Constant current source (1-18) Photodiode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H04B 10/26 10/28 (56)参考文献 特開 平9−130157(JP,A) 特開 昭63−214009(JP,A) 特開 平1−300607(JP,A) 特開 昭64−18304(JP,A) 特開 平9−130165(JP,A) 特開 平9−298429(JP,A) 特開 昭56−141609(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 3/72 H04B 1/18 H04B 10/00 - 10/28 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI H04B 10/26 10/28 (56) References JP-A-9-130157 (JP, A) JP-A-63-124009 (JP, A) JP-A-1-300607 (JP, A) JP-A-64-18304 (JP, A) JP-A-9-130165 (JP, A) JP-A-9-298429 (JP, A) JP-A-56 −141609 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H03F 1/00-3/72 H04B 1/18 H04B 10/00-10/28

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1のトランジスタと、該第1のトラン
ジスタのベースとベース・コレクタを共有する第2のト
ランジスタと、前記第1のトランジスタのコレクタとベ
ースを共有し、且つ、前記第2のトランジスタのベース
・コレクタとエミッタを共有する第3のトランジスタと
から構成されるウィルソン型カレントミラー回路を用い
て成り、信号電流源を、電源端子と前記ウィルソン型カ
レントミラーの第1のトランジスタのコレクタ間に接続
した電流入力回路であって、 前記ウィルソン型カレントミラーの前記第2のトランジ
スタのエミッタと接地端子間に第1の抵抗を接続し、且
つ、前記第1のトランジスタに対して前記第2のトラン
ジスタのトランジスタサイズを大きくすることによっ
て、前記信号電流源から出力される入力電流が小さい時
には、前記第3のトランジスタのコレクタに流れる電流
量を増やし、逆に、信号電流源から出力される入力電流
が大きい時には、電流に圧縮をかけることによって、前
記第3のトランジスタのコレクタに流れる電流量を制限
することによって、入力ダイナミックレンジを大きくし
たことを特徴とする電流入力回路。
1. A first transistor, a second transistor sharing a base and a collector and a collector of the first transistor, a collector and a base of the first transistor, and the second transistor. A Wilson type current mirror circuit composed of a base / collector of the transistor and a third transistor sharing the emitter is used, and a signal current source is provided between the power supply terminal and the collector of the first transistor of the Wilson type current mirror. A current input circuit connected to a first resistor connected between an emitter of the second transistor of the Wilson current mirror and a ground terminal, and a second resistor connected to the first transistor. By increasing the transistor size of the transistor, the input current output from the signal current source When it is open, the amount of current flowing through the collector of the third transistor is increased, and conversely, when the input current output from the signal current source is large, the current is compressed to flow through the collector of the third transistor. A current input circuit characterized in that the input dynamic range is increased by limiting the amount of current.
【請求項2】 請求項1に記載の電流入力回路に於い
て、前記ウィルソン型カレントミラーの前記第3のトラ
ンジスタとベースを共有する第4のトランジスタを設
け、該第4のトランジスタのエミッタと前記第3のトラ
ンジスタのエミッタとの間に第2の抵抗を接続し、且
つ、前記第3のトランジスタに対して前記第4のトラン
ジスタのトランジスタサイズを大きくすることによっ
て、電流圧縮能力を向上せしめ、入力ダイナミックレン
ジをより大きくしたことを特徴とする電流入力回路。
2. The current input circuit according to claim 1, further comprising a fourth transistor sharing a base with the third transistor of the Wilson current mirror, and the emitter of the fourth transistor and the fourth transistor. The second resistor is connected between the emitter of the third transistor and the transistor size of the fourth transistor is made larger than that of the third transistor, thereby improving the current compression capability and inputting the current. A current input circuit with a wider dynamic range.
【請求項3】 請求項1、又は2に記載の電流入力回路
に於いて、前記信号電流源から出力される電流量が小さ
い時に、各素子の寄生容量の影響を抑える為、前記第1
のトランジスタのコレクタと前記電源端子との間に定電
流源を接続したことを特徴とする電流入力回路。
3. The current input circuit according to claim 1 or 2, wherein when the amount of current output from the signal current source is small, the effect of parasitic capacitance of each element is suppressed.
A current input circuit characterized in that a constant current source is connected between the collector of the transistor and the power supply terminal.
【請求項4】 請求項1、2、又は3に記載の電流入力
回路に於いて、前記信号電流源として、光・電気変換素
子であるフォトダイオードを用いたことを特徴とする光
電流入力回路。
4. The photocurrent input circuit according to claim 1, 2, or 3, wherein a photodiode, which is an optoelectric conversion element, is used as the signal current source. .
JP03715198A 1998-02-19 1998-02-19 Current input circuit Expired - Fee Related JP3457877B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03715198A JP3457877B2 (en) 1998-02-19 1998-02-19 Current input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03715198A JP3457877B2 (en) 1998-02-19 1998-02-19 Current input circuit

Publications (2)

Publication Number Publication Date
JPH11234054A JPH11234054A (en) 1999-08-27
JP3457877B2 true JP3457877B2 (en) 2003-10-20

Family

ID=12489619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03715198A Expired - Fee Related JP3457877B2 (en) 1998-02-19 1998-02-19 Current input circuit

Country Status (1)

Country Link
JP (1) JP3457877B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186828A (en) * 2009-02-10 2010-08-26 Toshiba Corp Power supply circuit, and optical receiving circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103875181B (en) * 2011-09-22 2016-11-16 日本电气株式会社 Optical power monitoring device and method
US10794761B2 (en) * 2018-11-09 2020-10-06 Linear Technology Holding Llc Logarithmic scale analog to digital converter for wide dynamic range avalanche photodiode current companding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186828A (en) * 2009-02-10 2010-08-26 Toshiba Corp Power supply circuit, and optical receiving circuit

Also Published As

Publication number Publication date
JPH11234054A (en) 1999-08-27

Similar Documents

Publication Publication Date Title
JPH0548964B2 (en)
US20050052231A1 (en) Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range
JP5088334B2 (en) Optical receiver circuit
EP0577896B1 (en) Preamplifier
EP0862264A2 (en) Feedback amplifier and optical receiver using the same
JP3457877B2 (en) Current input circuit
CN111628729B (en) Large-linear dynamic range high-bandwidth reconfigurable transimpedance amplifier
US10897229B1 (en) Compensation circuit for operational amplifier, integrated circuit and display panel
JPS6031249B2 (en) Photometric amplifier circuit
JPS6024410B2 (en) Photoelectric conversion circuit
US7071455B2 (en) Optical receiver
US6410903B1 (en) Analog signal processing circuit photo detector and image forming apparatus
JPH10242774A (en) Optical reception front end amplifier
JP3176681B2 (en) Photometric circuit
JP2818205B2 (en) Wide dynamic optical receiver circuit
JP2002290168A (en) Optical receiver
JP3181770B2 (en) Light emitting diode drive circuit
JP4417034B2 (en) Reference voltage generator, light receiving amplifier circuit, and optical disk device
JPH1188068A (en) Light receiving amplifier circuit
JP2004328061A (en) Optical amplifier circuit
JP4639269B2 (en) Image display device and integrated circuit
JP4048819B2 (en) Photoelectric conversion device
JP2644476B2 (en) Laser diode drive circuit
JPH0327579A (en) Light emitting diode drive circuit
US6885247B2 (en) Current amplifier

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees