JP3461091B2 - Integrated circuit input circuit - Google Patents
Integrated circuit input circuitInfo
- Publication number
- JP3461091B2 JP3461091B2 JP25164396A JP25164396A JP3461091B2 JP 3461091 B2 JP3461091 B2 JP 3461091B2 JP 25164396 A JP25164396 A JP 25164396A JP 25164396 A JP25164396 A JP 25164396A JP 3461091 B2 JP3461091 B2 JP 3461091B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- power supply
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 claims description 5
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、単一電源及びプラ
ス・マイナス電源に対応可能な集積回路の入力回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input circuit of an integrated circuit capable of supporting a single power source and a plus / minus power source.
【0002】[0002]
【従来の技術】従来より、オーディオ信号と、そのオー
ディオ信号を所定時間だけ遅延させた信号とを加算する
ことによって、サラウンドやエコーを得るサラウンド回
路があった。そのような回路では、マイクロコンピュー
タからのデジタル信号に応じて、遅延時間を変更するこ
とにより、サラウンド量やエコー量を変更していた。こ
のような回路は図3の如く構成されている。図3におい
て、マイクロコンピュータ1は、操作パネル(図示せ
ず)を操作することによって、所望のサラウンド量に応
じたデジタル信号を発生する。デジタル信号はサラウン
ド回路2のデジタル処理回路3に印加され、デジタル処
理回路3はデジタル信号のデコード等を行うことによっ
て、遅延時間を制御S5し、サラウンド量を設定する。2. Description of the Related Art Conventionally, there has been a surround circuit for obtaining a surround or an echo by adding an audio signal and a signal obtained by delaying the audio signal by a predetermined time. In such a circuit, the surround amount and the echo amount are changed by changing the delay time according to the digital signal from the microcomputer. Such a circuit is constructed as shown in FIG. In FIG. 3, the microcomputer 1 generates a digital signal according to a desired surround amount by operating an operation panel (not shown). The digital signal is applied to the digital processing circuit 3 of the surround circuit 2, and the digital processing circuit 3 controls the delay time S5 by decoding the digital signal or the like, and sets the surround amount.
【0003】[0003]
【発明が解決しようとする課題】ところで、マイクロコ
ンピュータ1から発生するデジタル信号aは、例えば図
2(イ)のように、下側電源電圧の0Vと、上側電源電
圧の5Vとのレベルを有する信号である。また、サラウ
ンド回路2の電源は例えば5Vの単一電源(図示せず)
に接続されているので、図2(ロ)のように、サラウン
ド回路2のデジタル処理回路3の上側電源電圧は0Vで
あり、下側電源電圧は5Vである。その為、デジタル信
号のレベルとデジタル処理回路3の動作電圧とが一致し
ており、デジタル信号をマイクロコンピュータ1からサ
ラウンド回路2に直接印加することができる。The digital signal a generated by the microcomputer 1 has a lower power supply voltage of 0 V and an upper power supply voltage of 5 V, for example, as shown in FIG. It is a signal. In addition, the power source of the surround circuit 2 is, for example, a single 5 V power source (not shown).
2B, the upper power supply voltage of the digital processing circuit 3 of the surround circuit 2 is 0V and the lower power supply voltage thereof is 5V. Therefore, the level of the digital signal matches the operating voltage of the digital processing circuit 3, and the digital signal can be directly applied from the microcomputer 1 to the surround circuit 2.
【0004】しかしながら、サラウンド回路の電源を、
必要に応じて、図2(ハ)のように例えば±4.5Vの
プラス・マイナス電源に接続する場合がある。その場
合、デジタル処理回路3の上側電源電圧は+0.5Vで
あり、下側電源電圧は−4.5Vである。よって、デジ
タル信号のレベルと、デジタル処理回路3の電源電圧圧
が不一致となり、マイクロコンピュータ1からサラウン
ド回路2にデジタル信号を直接印加することができなか
った。デジタル信号を印加する場合には、デジタル信号
をレベルシフトした後印加しなければならず、外付け回
路が必要となる問題があった。However, the power supply for the surround circuit is
If necessary, as shown in FIG. 2C, there may be a case of connecting to a plus / minus power source of ± 4.5V. In that case, the upper power supply voltage of the digital processing circuit 3 is + 0.5V, and the lower power supply voltage thereof is -4.5V. Therefore, the level of the digital signal and the power supply voltage of the digital processing circuit 3 do not match, and the digital signal cannot be directly applied from the microcomputer 1 to the surround circuit 2. In the case of applying the digital signal, the digital signal must be level-shifted and then applied, and there is a problem that an external circuit is required.
【0005】[0005]
【課題を解決するための手段】本発明は、デジタル信号
が印加される集積回路の入力回路であって、 前記集積
回路の外部に接続され、前記デジタル信号を発生する回
路で用いられる下側電源電圧に基づいて基準電圧を発生
する基準電圧発生回路と、ベースに前記デジタル信号が
印加される第1トランジスタと、エミッタが該第1トラ
ンジスタのエミッタに共通接続されるとともに、ベース
に前記基準電圧が印加される第2トランジスタと、前記
集積回路で用いられる下側電源電圧を所定電圧だけ昇圧
した電圧を発生する電圧発生回路と、前記第1トランジ
スタの出力信号に応じて、前記電圧発生回路の出力電圧
と前記集積回路の下側電源電圧とのいずれかの電圧を後
段の回路に発生する出力段回路と、から成ることを特徴
とする。SUMMARY OF THE INVENTION The present invention is an input circuit of an integrated circuit to which a digital signal is applied, said integrated circuit comprising:
A circuit connected to the outside of the circuit to generate the digital signal.
A reference voltage generating circuit for generating a reference voltage based on the lower power supply voltage used in the circuit, a first transistor to which the digital signal is applied to the base, and an emitter commonly connected to the emitter of the first transistor. A second transistor having the base to which the reference voltage is applied, a voltage generating circuit which generates a voltage obtained by boosting a lower power supply voltage used in the integrated circuit by a predetermined voltage, and an output signal of the first transistor. , An output stage circuit for generating a voltage of one of the output voltage of the voltage generating circuit and the lower power supply voltage of the integrated circuit in a circuit in a subsequent stage.
【0006】また、前記基準電圧発生回路は、前記第1
トランジスタの出力信号が増加すると、前記第2トラン
ジスタのベース電圧を上昇させ、前記第1トランジスタ
の出力信号が減少すると、前記第2トランジスタのベー
ス電圧を低下させることを特徴とする。さらにまた、入
力電流に対する出力電流の比を1より小さく設定される
とともに、前記第1トランジスタの出力信号を前記基準
電圧発生回路に反転する電流ミラー回路を備えることを
特徴とする。Further, the reference voltage generating circuit includes the first voltage generating circuit.
When the output signal of the transistor increases, the base voltage of the second transistor increases, and when the output signal of the first transistor decreases, the base voltage of the second transistor decreases. Again, enter
A ratio of the output current to the output current is set smaller than 1, and a current mirror circuit for inverting the output signal of the first transistor to the reference voltage generation circuit is provided.
【0007】またさらに、前記基準電圧が前記デジタル
信号に対してヒステリシス特性を有することを特徴とす
る。本発明に依れば、基準電圧をデジタル信号を発生す
る回路の下側電源電圧に基づいて生成し、その基準電圧
に基づき第1及び第2トランジスタをオン・オフさせ、
第1トランジスタの出力信号に応じて集積回路の下側電
源電圧とそれを所定電圧だけ昇圧した電圧とのいずれか
の電圧を有する出力信号を発生させているので、集積回
路の電源電圧が単一電源かプラス・マイナス電源かに係
わらず、デジタル信号を集積回路に直接印加することが
できる。Furthermore, the reference voltage is the digital signal.
It is characterized by having a hysteresis characteristic with respect to a signal . According to the present invention, a reference voltage is generated based on a lower power supply voltage of a circuit that generates a digital signal, and the first and second transistors are turned on / off based on the reference voltage.
Since the output signal having one of the lower power supply voltage of the integrated circuit and the voltage obtained by boosting the lower power supply voltage by a predetermined voltage is generated according to the output signal of the first transistor, the power supply voltage of the integrated circuit is set to a single value. Digital signals can be applied directly to the integrated circuit, whether it is a positive or negative power source.
【0008】[0008]
【発明の実施の形態】図1は、本発明の実施の形態を示
す図であり、4はマイクロコンピュータ1からのデジタ
ル信号aが印加される第1外付け端子、5はベースに外
付け端子4からのデジタル信号が印加される第1トラン
ジスタ、6はエミッタが第1トランジスタ4と共通接続
される第2トランジスタ、7はマイクロコンピュータ1
のアース端子に接続される第2外付け端子、8は第2外
付け端子7と第2トランジスタ6のベースとの間に直列
接続された抵抗9、第1及び第2ダイオード10a及び
10bから成る基準電圧発生回路、11はダイオード接
続されるとともに、第1トランジスタ5のコレクタ電流
が流れる第3トランジスタ、12は第3トランジスタ1
1とミラー接続され、抵抗9、第1及び第2ダイオード
10a及び10bにコレクタ電流を供給する第4トラン
ジスタ、13は第3トランジスタとミラー接続され、抵
抗14にコレクタ電流を供給する第5トランジスタ、1
5は下側電源電圧から所定電圧だけ昇圧する電圧発生回
路、16は抵抗14の端子電圧によりオン・オフ制御さ
れる第6トランジスタ、17は定電流源、18は定電流
源17の出力電流を反転する第1電流ミラー回路、19
は第1電流ミラー回路18の出力電流を反転し、抵抗
9、第1及び第2ダイオード10a及び10bに供給す
る第2電流ミラー回路、20及び21はサラウンド回路
2の上側及び下側電源電圧が印加される第1及び第2電
源端子である。尚、図3と同一の素子については、同一
の符号を付す。1 is a view showing an embodiment of the present invention, in which 4 is a first external terminal to which a digital signal a from the microcomputer 1 is applied, and 5 is an external terminal on a base. A first transistor to which a digital signal from 4 is applied, 6 is a second transistor whose emitter is commonly connected to the first transistor 4, and 7 is a microcomputer 1
A second external terminal connected to the ground terminal of the second external terminal, a resistor 8 connected in series between the second external terminal 7 and the base of the second transistor 6, first and second diodes 10a and 10b. The reference voltage generating circuit, 11 is diode-connected, and the third transistor through which the collector current of the first transistor 5 flows, 12 is the third transistor 1
A fifth transistor which is mirror-connected to 1 and which supplies a collector current to the resistor 9 and the first and second diodes 10a and 10b, and 13 which is mirror-connected to a third transistor and which supplies a collector current to the resistor 14, 1
5 is a voltage generating circuit for boosting a predetermined voltage from the lower power supply voltage, 16 is a sixth transistor which is on / off controlled by the terminal voltage of the resistor 14, 17 is a constant current source, and 18 is an output current of the constant current source 17. A first current mirror circuit for inverting, 19
Is a second current mirror circuit that inverts the output current of the first current mirror circuit 18 and supplies it to the resistor 9, the first and second diodes 10a and 10b, and 20 and 21 are the upper and lower power supply voltages of the surround circuit 2. The first and second power supply terminals are applied. The same elements as those in FIG. 3 are designated by the same reference numerals.
【0009】まず、サラウンド回路2を単一電源で動作
させ、第1電源端子20に電源電圧VDD1(例えば、
5V)が印加され、第2電源端子21が接地されている
場合について説明する。マイクロコンピュータ1がデジ
タル信号を発生していない状態において、定電流源17
の出力電流は、第1及び第2電流ミラー回路18及び1
9を介して、抵抗9、第1及び第2ダイオード10a及
び10bに供給される。また、このような状態におい
て、差動接続される第1及び第2トランジスタ5及び6
は共にオンしているので、第1トランジスタ5のコレク
タ電流がミラー接続された第3及び第4トランジスタ1
1及び12を介して抵抗9、ダイオード10a及び10
bに供給される。First, the surround circuit 2 is operated by a single power supply, and the first power supply terminal 20 receives a power supply voltage VDD1 (for example,
5 V) is applied and the second power supply terminal 21 is grounded. When the microcomputer 1 is not generating a digital signal, the constant current source 17
Output current of the first and second current mirror circuits 18 and 1
It is supplied to the resistor 9 and the first and second diodes 10 a and 10 b via 9. Further, in such a state, the first and second transistors 5 and 6 which are differentially connected to each other.
Are turned on, the collector current of the first transistor 5 is mirror-connected to the third and fourth transistors 1.
Resistor 9 and diodes 10a and 10 through 1 and 12
b.
【0010】第1及び第2ダイオード10a及び10b
は電流が供給されることによりオンし、第1及び第2ダ
イオード10a及び10bのオン電圧をVDとし、抵抗
9の抵抗値をR9とし、第4トランジスタ12のコレク
タ電流をIc12とし、第2電流ミラー回路19の出力
電流をI19とすると、第2トランジスタ6のベース電
圧VBは、VB=2ラVD+R9ラ(Ic12+I19)
となる。尚、第2トランジスタ6のベース電圧VBは、
例えば、マイクロコンピュータ1からのデジタル信号a
が図2(イ)のように0Vと5Vとのレベルを有する場
合、0Vと5Vとの1/2の値の2.5Vに設定され
る。First and second diodes 10a and 10b
Is turned on when a current is supplied, the ON voltage of the first and second diodes 10a and 10b is VD, the resistance value of the resistor 9 is R9, the collector current of the fourth transistor 12 is Ic12, and the second current is Assuming that the output current of the mirror circuit 19 is I19, the base voltage VB of the second transistor 6 is VB = 2 × VD + R9 × (Ic12 + I19).
Becomes The base voltage VB of the second transistor 6 is
For example, a digital signal a from the microcomputer 1
2 has a level of 0V and 5V as shown in FIG. 2A, it is set to 2.5V, which is a half of 0V and 5V.
【0011】このような状態において、マイクロコンピ
ュータ1からデジタル信号aが第1外付け端子4を介し
てトランジスタ5のベースに印加されると、デジタル信
号aの立ち上がりに応じて、第1トランジスタ5のコレ
クタ電流が増大する。第1トランジスタ5のコレクタ電
流が増大することにより、第4トランジスタ12のコレ
クタ電流が増大する。増大した第4トランジスタ12の
コレクタ電流をIc12’とすると、第2トランジスタ
6のベース電圧Vb’は、Vb’=2×VD+R9×
(Ic12’+I19)となる。但し、Ic12’>I
c12である。よって、デジタル信号の立ち上がり時第
2トランジスタ6のベース電圧は上昇する。In such a state, when the digital signal a is applied from the microcomputer 1 to the base of the transistor 5 via the first external terminal 4, the first transistor 5 of the first transistor 5 responds to the rising of the digital signal a. The collector current increases. As the collector current of the first transistor 5 increases, the collector current of the fourth transistor 12 increases. If the increased collector current of the fourth transistor 12 is Ic12 ′, the base voltage Vb ′ of the second transistor 6 is Vb ′ = 2 × VD + R9 ×
(Ic12 '+ I19). However, Ic12 '> I
It is c12. Therefore, the base voltage of the second transistor 6 rises when the digital signal rises.
【0012】ところで、第4トランジスタ12のエミッ
タ抵抗を変更することにより、ミラー接続される第3及
び第4トランジスタ11及び12のミラー比を小さくな
り、第4トランジスタ12のコレクタ電流の変化速度は
第1トランジスタ5のコレクタ電流の変化速度より遅く
なる。これにより、第2トランジスタ6のベース電圧が
上昇する速度は、デジタル信号aの立ち上がり速度より
遅く設定されるので、第2トランジスタ6のベース電圧
Vb’が3Vとなると、第1トランジスタ5がオンし、
第2トランジスタ6はオフする。By changing the emitter resistance of the fourth transistor 12, the mirror ratio of the third and fourth transistors 11 and 12 that are mirror-connected is reduced, and the collector current of the fourth transistor 12 changes at the first speed. It becomes slower than the changing speed of the collector current of one transistor 5. As a result, the speed at which the base voltage of the second transistor 6 rises is set slower than the rising speed of the digital signal a, so that when the base voltage Vb ′ of the second transistor 6 becomes 3V, the first transistor 5 turns on. ,
The second transistor 6 is turned off.
【0013】第1トランジスタ5のコレクタ電流は、ミ
ラー接続された第3及び第5トランジスタ11及び13
を介して抵抗14にも供給される。第1トランジスタ5
のみがオンしたときの第5トランジスタ13のコレクタ
電流が抵抗14に供給される。このコレクタ電流に応じ
て発生する抵抗14の端子電圧により第6トランジスタ
16はオンする。これにより、第1電源端子21がアー
スされているので、第6トランジスタ16のコレクタ電
圧は、0Vになる。The collector current of the first transistor 5 is the mirror current of the third and fifth transistors 11 and 13.
It is also supplied to the resistor 14 via. First transistor 5
The collector current of the fifth transistor 13 when only one is turned on is supplied to the resistor 14. The sixth transistor 16 is turned on by the terminal voltage of the resistor 14 generated according to the collector current. As a result, the first power supply terminal 21 is grounded, and the collector voltage of the sixth transistor 16 becomes 0V.
【0014】また、マイクロコンピュータ1のデジタル
信号aが立ち下がると、第1トランジスタ5のコレクタ
電流は減少する。第1トランジスタ5のコレクタ電流
は、第3及び第4トランジスタ11及び12を介して、
抵抗9、第1及び第2ダイオード10a及び10bに供
給される。その為、第4トランジスタ12のコレクタ電
流は減少し、減少したコレクタ電流をIc12”とする
と、第2トランジスタ6のベース電圧Vb”は、Vb”
=2×VD+R9×(Ic12”+I19)となる。但
し、Ic12”<Ic2である。よって、デジタル信号
aの立ち下がり時には、第2トランジスタ6のベース電
圧は低下する。そして、第2トランジスタ6のベース電
圧が2Vに低下したとき、第1トランジスタ5はオフす
るとともに、第2トランジスタ6はオンする。Further, when the digital signal a of the microcomputer 1 falls, the collector current of the first transistor 5 decreases. The collector current of the first transistor 5 passes through the third and fourth transistors 11 and 12 and
The resistor 9 and the first and second diodes 10a and 10b are supplied. Therefore, the collector current of the fourth transistor 12 is reduced, and assuming that the reduced collector current is Ic12 ″, the base voltage Vb ″ of the second transistor 6 is Vb ″.
= 2 × VD + R9 × (Ic12 ″ + I19), where Ic12 ″ <Ic2. Therefore, when the digital signal a falls, the base voltage of the second transistor 6 drops. When the base voltage of the second transistor 6 drops to 2V, the first transistor 5 turns off and the second transistor 6 turns on.
【0015】その為、第1トランジスタ5のコレクタ電
流は0となり、第5トランジスタ13のコレクタ電流は
0となる。よって、抵抗14には、電流が流れず、抵抗
14の電圧降下は発生しない。その為、第6トランジス
タ16がオフし、第6トランジスタ16のコレクタ電圧
は電圧発生回路15の出力電圧となる。この場合、第6
トランジスタ16のコレクタ電圧は5Vになる。これに
より、第6トランジスタ16のコレクタからの出力信号
bは、図2(ニ)のように、0Vと5Vとのレベルを有
する信号となる。Therefore, the collector current of the first transistor 5 becomes 0, and the collector current of the fifth transistor 13 becomes 0. Therefore, no current flows through the resistor 14 and no voltage drop occurs in the resistor 14. Therefore, the sixth transistor 16 is turned off, and the collector voltage of the sixth transistor 16 becomes the output voltage of the voltage generation circuit 15. In this case, the sixth
The collector voltage of the transistor 16 becomes 5V. As a result, the output signal b from the collector of the sixth transistor 16 becomes a signal having levels of 0 V and 5 V as shown in FIG.
【0016】よって、第1及び第2トランジスタ5及び
6のオン・オフ動作を、電源電圧VDD1に関係なく、
マイクロコンピュータ1の下側電源電圧から生成した基
準電圧に基づいて動作させ、第1トランジスタ5の出力
信号を電流モードで抵抗14に供給しているため、入力
デジタル信号に対して0Vと5Vとのデジタル信号を得
ることができる。Therefore, the on / off operation of the first and second transistors 5 and 6 is performed regardless of the power supply voltage VDD1.
Since the microcomputer 1 is operated based on the reference voltage generated from the lower power supply voltage and the output signal of the first transistor 5 is supplied to the resistor 14 in the current mode, 0 V and 5 V are input to the input digital signal. A digital signal can be obtained.
【0017】一方、サラウンド回路2をプラス・マイナ
ス電源で動作させ、第1電源端子20に電源電圧+VD
D2が印加され、第2電源端子21が電源電圧−VDD
2が印加されている場合について説明する。尚、サラウ
ンド回路2にプラス・マイナス電源で動作させても、第
2トランジスタ6のベースに印加される基準電圧はマイ
クロコンピュータ1の下側電源電圧に基づいて生成され
る。また、第1トランジスタ5の出力信号は電流モード
で発生し、抵抗14に供給される。よって、、第1及び
第2トランジスタ5及び6の動作は電源電圧±VDD1
と無関係となる。その為、第1及び第2トランジスタ5
及び6のオン・オフ動作とそれに伴う第6トランジスタ
16の動作については、サラウンド回路2を単電源で動
作させた場合と同一である。On the other hand, the surround circuit 2 is operated with a plus / minus power supply, and the first power supply terminal 20 receives the power supply voltage + VD.
D2 is applied, and the second power supply terminal 21 has the power supply voltage −VDD.
The case where 2 is applied will be described. Even if the surround circuit 2 is operated with a plus / minus power supply, the reference voltage applied to the base of the second transistor 6 is generated based on the lower power supply voltage of the microcomputer 1. The output signal of the first transistor 5 is generated in the current mode and supplied to the resistor 14. Therefore, the operation of the first and second transistors 5 and 6 is equal to the power supply voltage ± VDD1.
Irrelevant to Therefore, the first and second transistors 5
The on / off operations of 6 and 6 and the operation of the sixth transistor 16 associated therewith are the same as those when the surround circuit 2 is operated by a single power source.
【0018】次に、第6トランジスタ16のオン・オフ
時の動作説明を行う。第6トランジスタ16がオン・オ
フすると、第6トランジスタ16のコレクタに電圧発生
回路15の出力電圧が表れる。この場合、例えば、第1
電源端子20に+4.5Vの電圧が印加され、第2電源
端子21に−4.5Vの電圧が印加されているとする。
電圧発生回路15は、第2電源端子の電圧を5Vだけ昇
圧した出力電圧を発生する。よって、第6トランジスタ
16がオンしたとき、第6トランジスタ16のコレクタ
電圧は−4.5Vになり、第6トランジスタ16がオフ
したときはそのコレクタ電圧は0.5Vになる。よっ
て、図2(イ)のような入力デジタル信号aが印加され
たとき、第6トランジスタ16からの出力信号bは図2
(ホ)のように−4.5V及び+0.5Vのレベルを有
する信号になる。Next, the operation when the sixth transistor 16 is turned on / off will be described. When the sixth transistor 16 is turned on / off, the output voltage of the voltage generation circuit 15 appears at the collector of the sixth transistor 16. In this case, for example, the first
It is assumed that a voltage of + 4.5V is applied to the power supply terminal 20 and a voltage of -4.5V is applied to the second power supply terminal 21.
The voltage generation circuit 15 generates an output voltage by boosting the voltage of the second power supply terminal by 5V. Therefore, when the sixth transistor 16 turns on, the collector voltage of the sixth transistor 16 becomes −4.5V, and when the sixth transistor 16 turns off, its collector voltage becomes 0.5V. Therefore, when the input digital signal a as shown in FIG. 2A is applied, the output signal b from the sixth transistor 16 is as shown in FIG.
As in (e), the signal has the levels of -4.5V and + 0.5V.
【0019】ところで、図1において、上記のように、
第2トランジスタ6のベース電圧を第1トランジスタ5
のコレクタ電流に応じて変化させることにより、基準電
圧が入力デジタル信号のレベルにより変化している。こ
れにより、図1の入力回路は、入力デジタル信号に対し
てヒステリシス特性を有することになる。その為、入力
ラインに雑音が印加されても、また、入力デジタル信号
のレベルが変動しても、図1の回路が誤動作し、誤って
出力信号を発生することが防止される。By the way, in FIG. 1, as described above,
The base voltage of the second transistor 6 is set to the first transistor 5
The reference voltage is changed according to the level of the input digital signal by changing the collector voltage according to the collector current. As a result, the input circuit of FIG. 1 has a hysteresis characteristic for the input digital signal. Therefore, even if noise is applied to the input line or the level of the input digital signal changes, the circuit of FIG. 1 is prevented from malfunctioning and erroneously generating an output signal.
【0020】これまでサラウンド回路2で動作説明を行
ったが、サラウンド回路2に限らず、デジタル信号を受
ける入力回路を備えるとともに、単電源及びプラス・マ
イナス電源を電源とすることができる回路に、図1の回
路を適用することができる。The operation of the surround circuit 2 has been described above. However, not only the surround circuit 2 but also a circuit having an input circuit for receiving a digital signal and capable of using a single power source or a plus / minus power source as a power source, The circuit of FIG. 1 can be applied.
【0021】[0021]
【発明の効果】本発明に依れば、第2トランジスタのベ
ース電圧がマイコンの下側電源電圧に基づいて設定され
ているとともに、出力回路の出力信号を集積回路の下側
電源電圧と電圧発生回路の出力電圧とに応じて発生させ
ている。これにより、デジタル信号のレベルを集積回路
の電源電圧に応じたレベルに変換した後、後段の回路に
伝送するので、デジタル信号を集積回路に直接印加する
ことができる。よって、単電源にも、プラス・マイナス
電源にも適用可能な集積回路の入力回路を提供すること
ができ、デジタル信号により制御される外付け回路を使
用する必要がない。According to the present invention, the base voltage of the second transistor is set based on the lower power supply voltage of the microcomputer, and the output signal of the output circuit is generated from the lower power supply voltage of the integrated circuit. It is generated according to the output voltage of the circuit. As a result, the level of the digital signal is converted to a level according to the power supply voltage of the integrated circuit and then transmitted to the circuit in the subsequent stage, so that the digital signal can be directly applied to the integrated circuit. Therefore, an input circuit of an integrated circuit which can be applied to a single power source or a plus / minus power source can be provided, and it is not necessary to use an external circuit controlled by a digital signal.
【0022】また、エミッタ共通接続された第1及び第
2トランジスタの一方の出力信号に応じて、第2トラン
ジスタのベース電圧を変化させることにより、集積回路
の入力回路にヒステリシス特性が発生するので、入力信
号の変動による誤動作を防止することができる。Further, since the base voltage of the second transistor is changed according to the output signal of one of the first and second transistors which are commonly connected to the emitters, a hysteresis characteristic is generated in the input circuit of the integrated circuit. It is possible to prevent malfunction due to fluctuations in the input signal.
【図1】本発明の実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】図1の各信号を表す特性図である。FIG. 2 is a characteristic diagram showing each signal in FIG.
【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
4 第1外付け端子 5 第1トランジスタ 6 第2トランジスタ 7 第2外付け端子 8 基準電圧発生回路 9、14 抵抗 10a、10b ダイオード 11 第3トランジスタ 12 第4トランジスタ 13 第5トランジスタ 15 電圧発生回路 16 第6トランジスタ 17 定電流源 18 第1電流ミラー回路 19 第2電流ミラー回路 20 第1電源端子 21 第2電源端子 4 First external terminal 5 First transistor 6 Second transistor 7 Second external terminal 8 Reference voltage generation circuit 9, 14 resistance 10a, 10b diode 11 Third transistor 12 Fourth transistor 13 Fifth transistor 15 Voltage generation circuit 16th transistor 17 constant current source 18 First current mirror circuit 19 Second current mirror circuit 20 First power supply terminal 21 Second power supply terminal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03K 19/00 H03K 5/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03K 19/00 H03K 5/00
Claims (4)
回路であって、前記集積回路の外部に接続され、前記デジタル信号を発
生する回路で用いられる 下側電源電圧に基づいて基準電
圧を発生する基準電圧発生回路と、 ベースに前記デジタル信号が印加される第1トランジス
タと、 エミッタが該第1トランジスタのエミッタに共通接続さ
れるとともに、ベースに前記基準電圧が印加される第2
トランジスタと、 前記集積回路で用いられる下側電源電圧を所定電圧だけ
昇圧した電圧を発生する電圧発生回路と、 前記第1トランジスタの出力信号に応じて、前記電圧発
生回路の出力電圧と前記集積回路の下側電源電圧とのい
ずれかの電圧を後段の回路に発生する出力段回路と、 から成ることを特徴とする集積回路の入力回路。1. An input circuit of an integrated circuit to which a digital signal is applied, the input circuit being connected to the outside of the integrated circuit to generate the digital signal.
A reference voltage generating circuit for generating a reference voltage based on a lower power supply voltage used in the generating circuit, a first transistor to which the digital signal is applied to the base, and an emitter commonly connected to the emitter of the first transistor. And a second reference voltage applied to the base.
A transistor, a voltage generation circuit that generates a voltage obtained by boosting a lower power supply voltage used in the integrated circuit by a predetermined voltage, and an output voltage of the voltage generation circuit and the integrated circuit according to an output signal of the first transistor An input circuit of an integrated circuit, comprising: an output stage circuit for generating a voltage of one of the lower power supply voltage to a circuit in a subsequent stage.
2トランジスタのベース電圧を上昇させ、前記第1トラ
ンジスタの出力信号が減少すると、前記第2トランジス
タのベース電圧を低下させることを特徴とする請求項1
記載の集積回路の入力回路。2. The reference voltage generating circuit increases the base voltage of the second transistor when the output signal of the first transistor increases, and decreases the output signal of the first transistor when the output signal of the first transistor decreases. 2. The base voltage is reduced to claim 1.
An input circuit of the integrated circuit described.
さく設定されるとともに、前記第1トランジスタの出力
信号を前記基準電圧発生回路に反転する電流ミラー回路
を備えることを特徴とする請求項2記載の集積回路の入
力回路。3. A current mirror circuit, wherein a ratio of an output current to an input current is set to be smaller than 1 and a current mirror circuit for inverting an output signal of the first transistor to the reference voltage generating circuit is provided. An input circuit of the integrated circuit described.
ヒステリシス特性を有することを特徴とする請求項1記
載の集積回路の入力回路。4. The input circuit of an integrated circuit according to claim 1, wherein the reference voltage has a hysteresis characteristic with respect to the digital signal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25164396A JP3461091B2 (en) | 1996-09-24 | 1996-09-24 | Integrated circuit input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25164396A JP3461091B2 (en) | 1996-09-24 | 1996-09-24 | Integrated circuit input circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098372A JPH1098372A (en) | 1998-04-14 |
| JP3461091B2 true JP3461091B2 (en) | 2003-10-27 |
Family
ID=17225882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25164396A Expired - Fee Related JP3461091B2 (en) | 1996-09-24 | 1996-09-24 | Integrated circuit input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461091B2 (en) |
-
1996
- 1996-09-24 JP JP25164396A patent/JP3461091B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1098372A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783607A (en) | TTL/CMOS compatible input buffer with Schmitt trigger | |
| US4982119A (en) | Comparator with latch circuit | |
| US4551639A (en) | Emitter coupled logic circuit controlled by a set input signal | |
| US4792899A (en) | Microprocessor support integrated circuit | |
| JP3461091B2 (en) | Integrated circuit input circuit | |
| US4910425A (en) | Input buffer circuit | |
| JP2528028B2 (en) | Level conversion circuit | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| US6806770B2 (en) | Operational amplifier | |
| US5038057A (en) | ECL to CMOS logic translator | |
| JP2984001B2 (en) | Low voltage controlled backup electronics with delayed switch off | |
| US4613774A (en) | Unitary multiplexer-decoder circuit | |
| KR940006505B1 (en) | Transistor-transistor-logic input buffer | |
| JPH06196996A (en) | Output buffer circuit | |
| JPH0686458A (en) | Power-supply selector circuit | |
| JP3076101B2 (en) | Semiconductor integrated circuit device | |
| JPH0661436A (en) | Ttl-cmos output stage | |
| US4015141A (en) | Apparatus for comparing voltages | |
| US20060226870A1 (en) | Control circuit for providing command signals to a clock generator | |
| JP2647930B2 (en) | Semiconductor delay circuit | |
| JP3294909B2 (en) | Electronic switch circuit | |
| KR930005167Y1 (en) | Mode control logic switch circuit | |
| JP2869219B2 (en) | Stabilized power supply circuit | |
| JPH0693614B2 (en) | Interface circuit | |
| JPS60134506A (en) | differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |