JP3461906B2 - Fault diagnosis method for policing circuit and action method at the time of fault - Google Patents
Fault diagnosis method for policing circuit and action method at the time of faultInfo
- Publication number
- JP3461906B2 JP3461906B2 JP07877494A JP7877494A JP3461906B2 JP 3461906 B2 JP3461906 B2 JP 3461906B2 JP 07877494 A JP07877494 A JP 07877494A JP 7877494 A JP7877494 A JP 7877494A JP 3461906 B2 JP3461906 B2 JP 3461906B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- flow rate
- circuit
- failure
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はポリシング回路の故障診
断方式及び故障時の処置方式に関し、更に詳しくはセル
流量の規定値に基づいてセル流量の制御を行うポリシン
グ回路の故障診断方式及び故障時の処置方式に関する。
B−ISDN(Brordband-Integrated Services Digita
l Network )の基幹技術であるATM(Asynchronous T
ransfer Mode)技術においては、加入者からの網に流入
するATMセルの流量が加入者の申告値を越えているか
否かを判断すると共にセル流量の制御を行う所謂ポリシ
ング制御(又はUPC:Usage Parameter Control )が
必須となる。即ち、このポリシング制御では、各VP
(VirtualPath)又は各VC(Virtual Call)毎に流入
セルの監視を行い、加入者申告の流量との比較を行い、
違反セルに対してはセル廃棄やバイオレーションタグの
付加等の処置を施す。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure diagnosing method for a polishing circuit and a method for dealing with a failure, and more specifically, a failure diagnosing method for a polishing circuit for controlling a cell flow rate based on a specified value of the cell flow rate and a failure time. Regarding the treatment method of.
B-ISDN (Brordband-Integrated Services Digita
ATM (Asynchronous T), which is the core technology of Network
In the ransfer mode) technology, so-called policing control (or UPC: Usage Parameter) is performed to judge whether the flow rate of ATM cells flowing into the network from a subscriber exceeds the declared value of the subscriber and to control the cell flow rate. Control) is required. That is, in this policing control, each VP is
Incoming cells are monitored for each (VirtualPath) or each VC (Virtual Call), and compared with the flow rate of the subscriber declaration,
For the violating cell, the cell is discarded or a violation tag is added.
【0002】B−ISDNは情報社会の基幹をなす重要
なインフラであり、高い信頼性が必要とされる。このた
め、通信装置内部では二重化冗長構成をとったり、内部
に監視セルを流して常にエラーフリーでセルの伝送がで
きることを保障しているが、ポリシング制御に関しても
高い信頼性の維持が望まれる。B-ISDN is an important infrastructure that forms the backbone of the information society, and requires high reliability. For this reason, it is ensured that a redundant redundancy configuration is adopted inside the communication device, or that a monitoring cell is allowed to flow inside to always perform cell transmission without error, but it is also desired to maintain high reliability in policing control.
【0003】[0003]
【従来の技術】図6,図7は既提案の各種ポリシング制
御方式を説明する図である。図6の(A)は「時間間隔
法」を示しており、各セルが到着する時間間隔t1,t
2 を測定し、これらと規定時間Tとを比較することによ
り流量過剰か否かの判定を行う。図6は(B)の「T−
X法」を示しており、規定周期Tの間に到来するセル数
x1 ,x2 を測定し、これらと規定セル数Xとを比較す
ることにより流量過剰か否かの判定を行う。図6の
(C)は「DB(Dangerous Bridge)法」を示してお
り、1セル通過時間Δtづつ位相をずらした各規定時間
Tの間に到来するセル数x1 〜x6 を測定し、これらと
規定セル数Xとを比較することにより流量過剰か否かの
判定を行う。2. Description of the Related Art FIGS. 6 and 7 are views for explaining various proposed policing control methods. FIG. 6A shows the “time interval method”, in which time intervals t 1 and t at which each cell arrives.
It is determined whether or not the flow rate is excessive by measuring 2 and comparing these with the specified time T. FIG. 6 shows the “T- of (B).
X method ”, the number of cells x 1 and x 2 that arrive during a prescribed period T is measured, and these are compared with the prescribed cell number X to determine whether or not the flow rate is excessive. FIG. 6C shows the “DB (Dangerous Bridge) method”, in which the number of cells x 1 to x 6 that arrive during each specified time T, which is phase shifted by one cell passage time Δt, is measured, Whether or not the flow rate is excessive is determined by comparing these with the specified cell number X.
【0004】更に、図7の(A)は「CAT−M法」を
示しており、到着セル数が規定セル数Xに1を加えた数
になるまでの時間間隔t1 〜t5 を1セル到着毎に位相
をずらして測定し、これらと規定時間Tとを比較するこ
とにより流量過剰か否かの判定を行う。そして、図7の
(B)は「LB法」を示しており、1セル到着毎にカウ
ンタをカウントアップし、かつ常時所定レートでカウン
タをカウントダウンし、カウンタのカウント値と規定カ
ウント値とを比較することにより流量過剰か否かの判定
を行う。[0004] Further, (A) in FIG. 7 shows the "CAT-M method", the time interval t 1 ~t 5 until the number of arriving cells is the number obtained by adding 1 to the number of defined cell X 1 Each time the cell arrives, the phase is shifted and measured, and these are compared with the specified time T to determine whether the flow rate is excessive. Then, FIG. 7B shows the “LB method”, in which the counter is counted up each time one cell arrives and the counter is constantly counted down at a predetermined rate, and the count value of the counter is compared with the specified count value. By doing so, it is determined whether the flow rate is excessive.
【0005】図8はDB法による一例のポリシング回路
のブロック図で、図において1はポリシング回路、11
はセル情報分岐部(SB)、12はセル遅延部(S
M)、13はセル制御部(SC)、14はブリッジメモ
リ(BM)、151 〜15n は夫々が1セル種分の流量
(トラヒック)測定機能を備えるポリシング回路部、1
6,17はセルフィルタ(SF)、CTRはアップダウ
ンカウンタ、SELはセレクタ、PMはパラメータメモ
リ、CMPはコンパレータ、18はORゲート回路
(O)、100はCPU、101はCPU100の共通
バスである。FIG. 8 is a block diagram of an example of a polishing circuit according to the DB method. In the figure, 1 is a polishing circuit and 11 is a polishing circuit.
Is a cell information branch unit (SB), 12 is a cell delay unit (S)
M), 13 is a cell control unit (SC), 14 is a bridge memory (BM), and 15 1 to 15 n are polishing circuit units each having a flow rate (traffic) measuring function for one cell type, 1
6, 17 is a cell filter (SF), CTR is an up / down counter, SEL is a selector, PM is a parameter memory, CMP is a comparator, 18 is an OR gate circuit (O), 100 is a CPU, 101 is a common bus of the CPU 100. .
【0006】DB(Dangerous Bridge)法は、その名の
通り「危険な橋」を同時に通過できる人数を制限するこ
とと等価な制御をATMセルに対して施すものであり、
各T i セル時間長のブリッジメモリ14に同時に存在で
きる各セル数xi を夫々Xi個以下に制限するものであ
る。ポリシング回路部151 の動作に注目する。予めC
PU100はパラメータメモリPMに対象セルのVPI
パラメータVP1 ,時間間隔の申告値T1 及びセル数の
申告値X1 をセットする。The DB (Dangerous Bridge) method is called
You can limit the number of people who can cross the street "dangerous bridge" at the same time.
Is to control the ATM cell equivalent to
Each T iThe cell time length of the bridge memory 14 exists at the same time.
Number of cellsiX respectivelyiIs limited to
It Polishing circuit unit 151Pay attention to the operation of. In advance C
The PU 100 stores the VPI of the target cell in the parameter memory PM.
Parameter VP1, Declared value of time interval T1And the number of cells
Declared value X1Set.
【0007】セルハイウェイINに到来したセルは、セ
ル情報分岐部11でヘッダ情報VPI(Virtual Pass I
dentifier )を分岐(コピー)され、その後セル遅延部
12で後述のポリシング判定に必要な時間だけ遅延され
る。また分岐されたヘッダ情報VPIはブリッジメモリ
14にシフトインされ、同時にセルフィルタ16はこの
ヘッダ情報VPIと自己のVPIパラメータVP1とを
比較し、一致していればアップダウンカウンタCTRに
+1する。更に、ブリッジメモリ14内のヘッダ情報V
PIは一定の速度でシフトされ、時間間隔の申告値T1
を経過した時点でセレクタSELにより選択される。セ
ルフィルタ17はこのVPI情報と自己のVPIパラメ
ータVP1 とを比較し、一致していればアップダウンカ
ウンタCTRに−1する。こうして、アップダウンカウ
ンタCTRはT1 セル時間長のブリッジメモリ14に同
時に存在するセルVP1 の個数x1 を時々刻々と計数す
る。The cell information branching unit 11 receives the header information VPI (Virtual Pass I) from the cell arriving at the cell highway IN.
dentifier) is branched (copied), and then delayed by the cell delay unit 12 for a time required for policing judgment described later. Further, the branched header information VPI is shifted into the bridge memory 14, and at the same time, the cell filter 16 compares the header information VPI with its own VPI parameter VP 1 and, if they match, increments the up / down counter CTR by +1. Further, the header information V in the bridge memory 14
PI is shifted at a constant speed, and the declared value of the time interval T 1
Is selected by the selector SEL. The cell filter 17 compares this VPI information with its own VPI parameter VP 1, and if they match, decrements the up-down counter CTR by -1. In this way, the up / down counter CTR counts the number x 1 of the cells VP 1 which are simultaneously present in the bridge memory 14 having the T 1 cell time length moment by moment.
【0008】コンパレータCMPはセル数x1 と申告値
X1 とを比較し、x1 >X1 の場合は制御信号D1 を出
力する。これによりセル制御部13はセル遅延部12の
当該セルVP1 をマーキングし又は廃棄する。またコン
パレータCMPはx1 >X1でない場合は制御信号D1
を出力しない。この場合のセル制御部13はセル遅延部
12の当該セルVP1 をそのまま通過させる。他のポリ
シング回路部152 〜15n についても夫々に固有のポ
リシングパラメータがセットされ、上記同様のポリシン
グ制御が行われる。The comparator CMP compares the number of cells x 1 with the declared value X 1, and outputs a control signal D 1 if x 1 > X 1 . As a result, the cell control unit 13 marks or discards the cell VP 1 of the cell delay unit 12. When the comparator CMP is not x 1 > X 1 , the control signal D 1
Is not output. In this case, the cell control unit 13 allows the cell VP 1 of the cell delay unit 12 to pass through as it is. Unique policing parameters are set for the other policing circuit units 15 2 to 15 n , and policing control similar to the above is performed.
【0009】従って、ポリシング回路1が正常に動作し
ていれば、いかなる位相で観測しても、申告流量を越え
るようなセルが出力されることは無い。Therefore, if the policing circuit 1 is operating normally, no cells exceeding the declared flow rate will be output no matter what phase the observation is performed.
【0010】[0010]
【発明が解決しようとする課題】しかるに、もしこのよ
うなポリシング回路が故障をすると、加入者からの故意
又は端末機の故障等による違反セルの流入があってもそ
の検出及び廃棄制御は行われず、違反セルは網に流入し
てしまう。これを放置すると、他の正常なVP/VCの
セルの廃棄を引き起こす等の弊害を引き起こす。従っ
て、ポリシング回路の故障診断及び故障時に適当な処置
をとることは重要である。However, if such a policing circuit fails, even if there is an inflow of a violating cell due to the subscriber's intention or due to the failure of the terminal, its detection and discard control are not performed. , The violating cells flow into the network. If this is left as it is, it causes a harmful effect such as discarding other normal VP / VC cells. Therefore, it is important to diagnose the failure of the polishing circuit and take appropriate measures at the time of failure.
【0011】従来は、ポリシング回路に関しての有効な
故障診断方式及び故障時の処置方式が提案されてなかっ
た。従来の通信装置においては、二重化冗長構成等によ
り信頼性を保障しているが、しかし、ポリシング回路は
回路規模の小型化が重要となる加入者対応の回路である
ので、回路規模が大きくなる二重化冗長構成をとること
は難しい。Heretofore, an effective failure diagnosis method and a failure countermeasure method for a polishing circuit have not been proposed. In a conventional communication device, reliability is ensured by a redundant configuration, etc. However, since the policing circuit is a circuit for subscribers in which miniaturization of the circuit size is important, the circuit size becomes large. It is difficult to have a redundant configuration.
【0012】本発明の目的は、簡単な構成で小型に実現
できるポリシング回路の故障診断方式及び故障時の処置
方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a failure diagnosis system for a polishing circuit which can be realized in a small size with a simple structure and a treatment system for a failure.
【0013】[0013]
【課題を解決するための手段】上記の課題は図1の
(A)の構成により解決される。即ち、本発明(1)の
ポリシング回路の故障診断方式は、セル流量の規定値に
基づいて流量制御を施したセルを出力するポリシング回
路の故障診断方式において、ポリシング回路1の出力セ
ルについて、少なくとも1のセル種についてのセル流量
を前記ポリシング回路1と同一の流量計測方式で計測す
る計測部2と、計測部2の計測値Aと対応するセル種の
セル流量の規定値Bとを比較することによりA>Bの場
合はポリシング回路1を異常と判定する故障診断部3と
を備えるものである。The above problems can be solved by the structure shown in FIG. That is, fault diagnosis method of policing circuit of the present invention (1), in the fault diagnosis method of policing circuit which outputs a cell subjected to flow rate control based on the specified value of the cell flow, policing circuit 1 outputs Se
For Le, the measurement unit 2 for measuring the cell rate of the at least one cell type by the policing circuit 1 the same flow rate measuring method and a defined value of the cell rate of the cell species corresponding to the measured value A of the measuring part 2 B When A> B by comparing with, a failure diagnosis unit 3 that determines that the polishing circuit 1 is abnormal is provided.
【0014】また上記の課題は図1の(B)の構成によ
り解決される。即ち、本発明(2)のポリシング回路の
故障診断方式は、セル流量の規定値に基づいて流量制御
を施したセルを出力するポリシング回路の故障診断方式
において、ポリシング回路1の出力セルについて、1又
は2以上のセル種についての所定区間におけるトータル
のセル流量を計測する出力計測部4と、出力計測部4の
計測値Cと対応する各セル種のセル流量の規定値の前記
所定区間に換算された値の総和値Dとを比較することに
よりC>Dの場合はポリシング回路1を異常と判定する
故障診断部5とを備えるものである。The above problem can be solved by the structure of FIG. That is, fault diagnosis method of policing circuit of the present invention (2), in the fault diagnosis method of policing circuit which outputs a cell subjected to flow rate control based on the specified value of the cell flow, the output cells of the policing circuit 1, 1 Alternatively, the output measuring unit 4 for measuring the total cell flow rate in a predetermined section for two or more cell types, and the predetermined value of the cell flow rate of each cell type corresponding to the measurement value C of the output measuring unit 4 are converted into the predetermined section. When C> D by comparing the total value D of the values thus determined, the failure diagnosis unit 5 that determines that the polishing circuit 1 is abnormal is provided.
【0015】また図1の(B)において、本発明(3)
のポリシング回路の故障診断方式は、前記ポリシング回
路1の前段に前記1又は2以上のセル種についての前記
所定区間における各セル流量Qi を計測する入力計測部
6を更に備え、故障診断部5は、入力計測部6の各計測
値Qi について、該計測値Qi が対応するセル種のセル
流量の規定値の前記所定区間に換算された値よりも大き
い場合には当該セル種の前記換算された値を用い、それ
以外の場合には当該計測値Qi を用いて前記総和値Dを
求めるものである。Further, referring to FIG. 1B, the present invention (3)
The failure diagnosing method for the policing circuit further includes an input measuring unit 6 in the preceding stage of the policing circuit 1 for measuring each cell flow rate Q i in the predetermined section for the one or more cell types. for each measured value Q i of the input measuring unit 6, the of the cell species if the measured value Q i is larger than the value converted into the predetermined section specified value of the cell rate of the corresponding cell species The converted value is used, and in other cases, the measured value Q i is used to obtain the total value D.
【0016】また上記の課題は図1の(C)の構成によ
り解決される。即ち、本発明(5)のポリシング回路の
故障時の処置方式は、セル流量の規定値に基づいて流量
制御を施したセルを出力するポリシング回路の故障時の
処置方式において、ポリシング回路1の故障を検出する
故障検出部7と、ポリシング回路1の後段に設けたセル
廃棄部8とを備え、セル廃棄部8は故障検出部7がポリ
シング回路1の故障を検出したことにより該セル廃棄部
8を通過するセル流量を当該セルハイウェイに入力する
全セル種のセル流量の規定値の所定区間に換算された値
の総和値以下の任意の流量Eに制限するものである。The above problem can be solved by the configuration of FIG. That is, the present invention (5) is a method for treating a failure of the polishing circuit, which is a method for treating a failure of the polishing circuit that outputs cells whose flow rate is controlled based on the specified value of the cell flow rate. And a cell discarding unit 8 provided at a subsequent stage of the polishing circuit 1. The cell discarding unit 8 detects the failure of the polishing circuit 1 by the failure detecting unit 7. The cell flow rate passing through the cell is restricted to an arbitrary flow rate E which is equal to or less than the sum of the values converted into the predetermined section of the predetermined value of the cell flow rate of all cell types input to the cell highway.
【0017】[0017]
【作用】図1の(A)の本発明(1)において、例えば
DB法によるポリシング回路1が正常に動作している場
合は、いかなる位相で観測しても、各申告周期Ti の間
に夫々対応する申告数Xi を越えるような数xi のセル
VPi が出力されることは無い。In the present invention (1) of FIG. 1 (A), for example, when the policing circuit 1 by the DB method is operating normally, no matter what phase is observed, it will be detected during each declaration period T i . never cell VP i having x i that exceeds the reported number X i respectively corresponding to the outputs.
【0018】そこで、計測部2はポリシング回路1の出
力の少なくとも1のセル種についてのセル流量を前記ポ
リシング回路1と同一の流量計測方式で計測する。即
ち、ポリシング回路1より出力される各種セルVPi の
うち、例えば申告周期T1 の間に出力されるセル種VP
1 のセル数x1 を計測する。そして、故障診断部3は計
測部2の計測値A(=x1 )と対応するセル種VP1 の
セル流量の規定値B(=X1 )とを比較することにより
A>Bの場合はポリシング回路1を異常と判定する。Therefore, the measuring unit 2 measures the cell flow rate of at least one cell type output from the polishing circuit 1 by the same flow rate measuring method as that of the polishing circuit 1. That is, of the various cells VP i output from the policing circuit 1, for example, the cell type VP output during the reporting cycle T 1.
The number of cells in 1 x 1 is measured. Then, the failure diagnosis unit 3 compares the measured value A (= x 1 ) of the measuring unit 2 with the specified value B (= X 1 ) of the cell flow rate of the corresponding cell type VP 1 , and when A> B, The polishing circuit 1 is determined to be abnormal.
【0019】本発明(1)によれば、計測部2はポリシ
ング回路1と同一方式による流量計測手段を備えるが、
少なくとも1セル種分だけ備えれば良いので回路規模は
格段に小さい。ポリシング回路1と同一の流量計測方式
を採用した場合、厳密かつ高度な診断が行える。また、
計測部2をポリシング回路1よりも簡易な方式とし、回
路規模を抑えることも可能である。ポリシング回路1の
流量計測方式としては上記のDB法以外にも、時間間隔
法、T−X法、CAT−M法、LB法等が考えられ、こ
れに応じて計測部2もポリシング回路1と同一又は異な
る任意の流量計測方式を採用可能である。According to the present invention (1), the measuring unit 2 is provided with the flow rate measuring means in the same manner as the polishing circuit 1,
Since it is sufficient to provide at least one cell type, the circuit scale is remarkably small. When the same flow rate measuring method as the polishing circuit 1 is adopted, strict and advanced diagnosis can be performed. Also,
It is also possible to make the measuring unit 2 simpler than the polishing circuit 1 and suppress the circuit scale. As the flow rate measuring method of the polishing circuit 1, a time interval method, a TX method, a CAT-M method, an LB method, and the like can be considered in addition to the above-mentioned DB method. The same or different arbitrary flow rate measurement method can be adopted.
【0020】図1の(B)の本発明(2)において、ポ
リシング回路1が正常に動作している場合は、該ポリシ
ング回路1より出力される1又は2以上のセル種につい
ての所定区間におけるトータルのセル流量は対応する各
セル種のセル流量の規定値の前記所定区間に換算された
値の総和値Dを越えることは無い。そこで、出力計測部
4はポリシング回路1の出力の1又は2以上のセル種に
ついての所定区間におけるトータルのセル流量を計測す
る。そして、故障診断部5は出力計測部4の計測値Cと
対応する各セル種のセル流量の規定値の前記所定区間に
換算された値の総和値Dとを比較することによりC>D
の場合はポリシング回路1を異常と判定する。In the present invention (2) of FIG. 1B, when the policing circuit 1 is operating normally, the policing circuit 1 outputs a predetermined interval for one or more cell types. The total cell flow rate does not exceed the total value D of the specified values of the cell flow rates of the corresponding cell types converted into the predetermined section. Therefore, the output measuring unit 4 measures the total cell flow rate in a predetermined section for one or more cell types of the output of the polishing circuit 1. Then, the failure diagnosing unit 5 compares the measured value C of the output measuring unit 4 with the total value D of the specified values of the cell flow rates of the corresponding cell types converted into the predetermined section to obtain C> D.
In this case, the polishing circuit 1 is determined to be abnormal.
【0021】本発明(2)によれば、出力計測部4は所
定区間におけるトータルのセル流量を計測するので、こ
のような出力計測部4は小さい回路規模で実現できる。
しかも、故障診断部5は出力計測部4の計測条件と同等
の条件に換算された規定値の総和に基づいて診断を行う
ので厳密かつ高度な診断が行える。ところで、上記本発
明(2)において、例えばセルVP1 のセル流量の規定
値の所定区間に換算したセル数D1 =20、かつセルV
P2 のセル流量の規定値の同区間に換算したセル数D2
=20とすると、これらの総和値D=40となる。そし
て、ある時点のポリシング回路1に、セルVP1 の所定
区間におけるセル数x1 =10、及びセルVP2 の同区
間におけるセル数x2 =30(違反)が入力したとす
る。ポリシング回路1が正常であれば、セルVP1 の通
過数x1 =10、かつセルVP2 の通過数x2 =20と
なるが、例えばポリシング回路1のセルVP2 の制御ラ
インが故障し、このためにセルVP2 の通過数x2 =3
0となっても、これらの出力セルのトータルの計数値C
=10+30=40であるから、C>D(=40)とな
らず、故障は検出されない。According to the second aspect of the present invention, the output measuring unit 4 measures the total cell flow rate in the predetermined section, so that the output measuring unit 4 can be realized with a small circuit scale.
Moreover, since the failure diagnosis unit 5 makes a diagnosis based on the sum of the specified values converted into the conditions equivalent to the measurement conditions of the output measurement unit 4, a strict and advanced diagnosis can be performed. By the way, in the present invention (2), for example, the number of cells D 1 = 20 converted into a predetermined section of the specified value of the cell flow rate of the cell VP 1 and the cell V
Number of cells converted into the same section of the specified value of P 2 cell flow rate D 2
= 20, the total value D of these is D = 40. Then, it is assumed that the number of cells x 1 = 10 in a predetermined section of the cell VP 1 and the number of cells x 2 = 30 (violation) in the same section of the cell VP 2 are input to the polishing circuit 1 at a certain point. If the policing circuit 1 is normal, the number of passages of the cell VP 1 x 1 = 10 and the number of passages of the cell VP 2 x 2 = 20. However, for example, the control line of the cell VP 2 of the policing circuit 1 fails, Therefore, the number of passing cells VP 2 x 2 = 3
Even if it becomes 0, the total count value C of these output cells
Since = 10 + 30 = 40, C> D (= 40) does not hold and no failure is detected.
【0022】そこで、本発明(3)によれば、ポリシン
グ回路1の前段に前記1又は2以上のセル種(この例で
はVP1 ,VP2 )についての前記所定区間における各
セル流量Qi (即ち、Q1 =10,Q2 =30)を計測
する入力計測部6を更に備えると共に、故障診断部5
は、入力計測部6の各計測値Qi について、該計測値Q
i (即ち、Q2 =30)が対応するセル種(VP2 )の
セル流量の規定値の前記所定区間に換算された値(即
ち、D2 =20)よりも大きい場合には当該セル種の前
記換算された値(即ち、D2 =20)を用い、それ以外
(即ち、Q1 =10<D1 =20)の場合には当該計測
値Qi (即ち、D1 =Q1 =10)を用いて前記総和値
D(=20+10=30)を求める。従って、この場合
は出力のトータルの計数値C=40は、C>D(=3
0)を満足するから、ポリシング回路1の故障は検出さ
れることになる。Therefore, according to the present invention (3), polycin
1 or more cell types (in this example
Is VP1, VP2) In each of the predetermined sections
Cell flow rate Qi(Ie Q1= 10, Q2= 30) is measured
The input diagnosis unit 6 for further operation is provided, and the failure diagnosis unit 5 is also provided.
Is each measured value Q of the input measuring unit 6.iAbout the measured value Q
i(Ie Q2= 30) corresponds to the cell type (VP2)of
Value converted to the specified section of the specified value of cell flow rate (immediately
C, D2= 20) before the cell type
The converted value (ie D2= 20), other than
(Ie Q1= 10 <D1= 20), the relevant measurement
Value Qi(Ie D1= Q1= 10)
D (= 20 + 10 = 30) is calculated. So in this case
Is the total count value of output C = 40, C> D (= 3
0) is satisfied, no failure of the policing circuit 1 is detected.
Will be done.
【0023】また好ましくは、上記本発明(1)〜
(3)において、計測の対象となるセル種を1又は2以
上のセル種のグループを単位として順次に又は任意の順
序で変更する。従って、対象のセル種が一巡すれば、ポ
リシング回路1の全構成を診断できる。図1の(C)の
本発明(5)において、故障検出部7はポリシング回路
1の故障を検出する。故障を検出する方式は上記の本発
明のものに限らず、他のいかなる方式によるものでも良
い。セル廃棄部8はポリシング回路1の後段に設けられ
ている。そして、セル廃棄部8は故障検出部7がポリシ
ング回路1の故障を検出したことにより該セル廃棄部8
を通過するセル流量を当該セルハイウェイに入力する全
セル種のセル流量の規定値の所定区間に換算された値の
総和値以下の任意の流量Eに制限する。即ち、セルを全
く流さないか、又は流しても当該セルハイウェイに入力
する全セル種のセル流量の規定値の所定区間に換算され
た値の総和値を越えることは無い。従って、ポリシング
回路1が故障しても過剰セルが網内に流入するとは無
く、よって網に悪影響を与えない。Further, preferably, the present inventions (1) to (1) to
In (3), the cell type to be measured is changed sequentially or in any order in units of one or more groups of cell types. Therefore, if the target cell type makes one round, the entire configuration of the polishing circuit 1 can be diagnosed. In the present invention (5) of FIG. 1C, the failure detection unit 7 detects a failure of the polishing circuit 1. The method of detecting a failure is not limited to that of the present invention described above, and any other method may be used. The cell discarding unit 8 is provided at the subsequent stage of the polishing circuit 1. Then, the cell discarding unit 8 detects that the policing circuit 1 has failed by the failure detecting unit 7, and thus the cell discarding unit 8
The cell flow rate passing through is limited to an arbitrary flow rate E which is equal to or less than the sum of the values converted into the predetermined section of the specified values of the cell flow rate of all cell types input to the cell highway. That is, the cell is not flowed at all, or even if the cell is flowed, the total value of the values converted into the predetermined section of the specified value of the cell flow rate of all cell types input to the cell highway is not exceeded. Therefore, even if the policing circuit 1 fails, the excess cells do not flow into the network, and the network is not adversely affected.
【0024】[0024]
【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図2は第1実施例の故
障診断方式の構成を示す図で、図において1は例えばD
B法によるポリシング回路、9はセル情報分岐部(S
B)、2はポリシング回路1と同じDB法による計測
部、21はブリッジメモリ(BM)、22,23はセル
フィルタ(SF)、24はアップダウンカウンタ(CT
R)、25はセレクタ(SEL)、26はパラメータメ
モリ(PM)、3は故障診断部、31はパラメータメモ
リ(PM)、32はコンパレータ(CMP)、100は
CPU、101はCPU100の共通バスである。Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. The same reference numerals denote the same or corresponding parts throughout the drawings. FIG. 2 is a diagram showing the configuration of the failure diagnosis system of the first embodiment, in which 1 is, for example, D
A policing circuit according to the B method, 9 is a cell information branching unit (S
B), 2 is a measuring unit using the same DB method as the polishing circuit 1, 21 is a bridge memory (BM), 22 and 23 are cell filters (SF), and 24 is an up / down counter (CT).
R), 25 is a selector (SEL), 26 is a parameter memory (PM), 3 is a failure diagnosis unit, 31 is a parameter memory (PM), 32 is a comparator (CMP), 100 is a CPU, 101 is a common bus of the CPU 100. is there.
【0025】図2のポリシング回路1は例えば図8のポ
リシング回路1と同一である。また計測部2及び故障診
断部3の詳細な動作については図8の単一のポリシング
回路部(即ち、トラヒック計測部)15について述べた
ものと略同等である。相違点は、コンパレータ32の判
別出力(x1 >X1 )がポリシング回路1の異常検出信
号となり、CPU100への割込入力とされていること
である。The polishing circuit 1 of FIG. 2 is the same as the polishing circuit 1 of FIG. 8, for example. The detailed operations of the measuring section 2 and the failure diagnosing section 3 are substantially the same as those described for the single policing circuit section (that is, the traffic measuring section) 15 in FIG. The difference is that the discrimination output (x 1 > X 1 ) of the comparator 32 becomes an abnormality detection signal of the polishing circuit 1 and is used as an interrupt input to the CPU 100.
【0026】かかる構成により、まずCPU100は計
測部2のパラメータメモリ26に対象セルのVPIパラ
メータVP1 及び時間間隔の申告値T1 をセットし、か
つ故障診断部3のパラメータメモリ31にセル数の申告
値X1 をセットする。これにより、計測部2はセルVP
1 の時間間隔T1 における流量x1 を時々刻々と計数す
る。With this configuration, the CPU 100 first sets the VPI parameter VP 1 of the target cell and the declared value T 1 of the time interval in the parameter memory 26 of the measuring unit 2, and sets the number of cells in the parameter memory 31 of the failure diagnosis unit 3. Set the declared value X 1 . As a result, the measuring unit 2 causes the cell VP
Counting every moment the flow rate x 1 in the first time interval T 1.
【0027】一方、ポリシング回路1においてセルVP
1 のポリシング制御を行っているのは例えば図8のポリ
シング回路部151 である。ポリシング回路部151 が
正常であれば、いかなる位相で観測しても、ポリシング
回路1から申告周期T1 の間に申告値X1 を越えるよう
な数x1 のセルVP1 が出力されることは無い。そこ
で、故障診断部3ではコンパレータ32が計測部2の計
数値x1 とパラメータメモリ31の申告値X1 とを比較
し、もしx1 >X1 の場合はポリシング回路1を異常と
判定してCPU100に割込入力する。この割込入力を
受け付けたCPU100は、例えばポリシング回路部1
51 の処理を他の空きのポリシング回路部15i によっ
て置き換え、故障に対処する。またx1 >X1 でない場
合はそのまま監視を続ける。On the other hand, in the polishing circuit 1, the cell VP
We are doing a policing control is policing circuit portion 15 1 of FIG. 8, for example. If the policing circuit unit 15 1 is normal, no matter what phase it is observed, the policing circuit 1 outputs a number x 1 of cells VP 1 that exceed the declared value X 1 during the reporting cycle T 1. There is no. Therefore, in the failure diagnosis unit 3, the comparator 32 compares the count value x 1 of the measurement unit 2 with the declared value X 1 of the parameter memory 31. If x 1 > X 1 , it is determined that the polishing circuit 1 is abnormal. Input an interrupt to the CPU 100. The CPU 100 that has received this interrupt input is, for example, the policing circuit unit 1.
The process of 5 1 is replaced by another vacant polishing circuit unit 15 i to cope with the failure. If x 1 > X 1 is not satisfied, the monitoring is continued.
【0028】こうして所定時間が経過すると、今度はC
PU100は計測部2のパラメータメモリ26に次の対
象セルのVPIパラメータVP2 及び時間間隔の申告値
T2をセットし、かつ故障診断部3のパラメータメモリ
31にそのセル数の申告値X 2 をセットする。これによ
り、上記同様にして対応する例えばポリシング回路部1
52 の診断を行う。以下、同様にして対象セルを上記の
ように順次に変更し、又は任意の順序で変更し、やがて
対象セルが一巡すると、ポリシング回路1における全ポ
リシング回路部151 〜15n の診断が行われたことに
なる。When the predetermined time has elapsed in this way, this time C
The PU 100 stores the next pair in the parameter memory 26 of the measuring unit 2.
VPI parameter VP of elephant cell2And the declared value of the time interval
T2Parameter memory of the fault diagnosis unit 3
The declared value X of the number of cells in 31 2Set. By this
In the same manner as described above, for example, the polishing circuit unit 1
52Diagnose. In the same way, the target cell
Change in order, or change in any order, and eventually
When the target cell makes one cycle, all the ports in the policing circuit 1 are
Ricing circuit section 151~ 15nThat the diagnosis of
Become.
【0029】なお、ポリシング回路1は違反セルを廃棄
する代わりにバイオレーションタグを付加する場合があ
る。この場合は計測部2のセルフィルタ22,23によ
ってVPI情報のバイオレーションタグを検出するよう
にし、かつバイオレーションタグが検出された場合はア
ップダウンカウンタ24を±1しないようにする。ま
た、このような計測部2及び故障診断部3から成る構成
は、システムの回路規模が許す限り並列に設けることが
可能である。こうすれば2以上の異なるセル種について
の流量の計測が同時に平行して行え、もって任意の2以
上のポリシング回路部15の故障診断を同時に平行して
行える。The policing circuit 1 may add a violation tag instead of discarding the violating cell. In this case, the cell filters 22 and 23 of the measuring unit 2 detect the violation tag of the VPI information, and when the violation tag is detected, the up / down counter 24 is not set to ± 1. Further, such a configuration including the measuring unit 2 and the failure diagnosing unit 3 can be provided in parallel as long as the circuit scale of the system allows. In this way, the flow rates of two or more different cell types can be measured in parallel at the same time, and thus failure diagnosis of any two or more polishing circuit units 15 can be performed in parallel at the same time.
【0030】更にまた、ポリシング回路1、及び計測部
2と故障診断部3とから成る構成は上記のDB法以外に
も、図6,図7で説明したような時間間隔法,T−X
法,CAT−M法,LB法等により構成しても良い。図
3は第2実施例の故障診断方式の構成を示す図で、図に
おいて1は例えばDB法によるポリシング回路、9はセ
ル情報分岐部(SB)、4は出力計測部、41はセルタ
イミング抽出部(TG)、42はレジスタ(RG)、4
3はダウンカウンタ(DCTR)、44〜46はVPI
パラメータ保持機能付きのセルフィルタ(SF)、Aは
ANDゲート回路、OはORゲート回路、47はスイッ
チ回路(SW)、48はカウンタ(CTR)、49はレ
ジスタ(REG)、100はCPU、101はCPU1
00の共通バス、そして、5はCPU100内のプログ
ラムにより実現されている故障診断部である。Furthermore, in addition to the DB method described above, the configuration including the polishing circuit 1 and the measuring section 2 and the failure diagnosing section 3 has the time interval method as described in FIGS.
Method, CAT-M method, LB method or the like. FIG. 3 is a diagram showing the configuration of the failure diagnosis system of the second embodiment. In FIG. 3, 1 is a policing circuit using the DB method, 9 is a cell information branching unit (SB), 4 is an output measuring unit, and 41 is cell timing extraction. Part (TG), 42 is a register (RG), 4
3 is a down counter (DCTR), 44-46 are VPI
Cell filter (SF) with parameter holding function, A is an AND gate circuit, O is an OR gate circuit, 47 is a switch circuit (SW), 48 is a counter (CTR), 49 is a register (REG), 100 is a CPU, 101 Is CPU1
00 is a common bus, and 5 is a failure diagnosis unit realized by a program in the CPU 100.
【0031】CPU100は出力計測部4のレジスタ4
2に所定時間T(例えば1秒)に対応する計数値Nをセ
ットする。セルタイミング抽出部41は分岐されたセル
のヘッダ情報VPIから所定のタイミング信号(例えば
フレームパルス信号)FPを抽出する。このタイミング
信号FPは空セル(加入者以外の特定の監視用セルを含
んでも良い)の入力でも発生する。更にCPU100が
ダウンカウンタ43のカウントイネーブル端子Eを付勢
すると、次のタイミング信号FPでダウンカウンタ43
に計数値Nがロードされ、更に次のタイミング信号FP
からカウントダンが開始される。The CPU 100 uses the register 4 of the output measuring unit 4.
A count value N corresponding to a predetermined time T (for example, 1 second) is set to 2. The cell timing extraction unit 41 extracts a predetermined timing signal (eg frame pulse signal) FP from the header information VPI of the branched cell. This timing signal FP is also generated at the input of an empty cell (which may include a specific monitoring cell other than the subscriber). When the CPU 100 further activates the count enable terminal E of the down counter 43, the down counter 43 is activated by the next timing signal FP.
Is loaded with the count value N, and the next timing signal FP
The countdown starts from.
【0032】そして、この例では1秒を経過すると、ダ
ウンカウンタ43のカウント値Q=0になり、これによ
りラッチパルス信号Tを出力する。このラッチパルス信
号Tはカウンタ48の後述の様々な対象を計数したカウ
ント値Qをレジスタ49にラッチすると同時にカウンタ
48をリセットする。また同時にこのラッチパルス信号
TはCPU100に割込入力し、これを受け付けたCP
U100は共通バス101を介してレジスタ49の計数
値Cを内部に取り込む。そして、故障診断部5による後
述の故障診断が行われる。Then, in this example, when 1 second has passed, the count value Q of the down counter 43 becomes 0, whereby the latch pulse signal T is output. The latch pulse signal T latches a count value Q obtained by counting various targets of the counter 48, which will be described later, in the register 49 and, at the same time, resets the counter 48. At the same time, the latch pulse signal T is input to the CPU 100 as an interrupt signal and the CP
The U100 takes in the count value C of the register 49 via the common bus 101. Then, the failure diagnosis section 5 carries out a failure diagnosis described later.
【0033】更に次のタイミング信号FPが発生する
と、ダウンカウンタ43に計数値Nがリロードされ、そ
の次のタイミング信号FPからダウンカウンタ43のカ
ウントダウンが行われる。こうしてCPU100がカウ
ントイネーブル端子Eを付勢している間は1秒毎に後述
のセル数の計測、及び故障診断が行われる。かかる構成
で、CPU100はスイッチ回路47の制御及びセルフ
ィルタ45,46に与えるVPIパラメータにより以下
に述べる様々な計測を行える。When the next timing signal FP is generated, the count value N is reloaded in the down counter 43, and the down counter 43 counts down from the next timing signal FP. Thus, while the CPU 100 is energizing the count enable terminal E, the number of cells and the failure diagnosis, which will be described later, are performed every one second. With this configuration, the CPU 100 can perform various measurements described below by controlling the switch circuit 47 and the VPI parameters given to the cell filters 45 and 46.
【0034】例えばCPU100がスイッチ回路47の
端子a−c間を接続すると、加入者の全セル種について
の1秒間に計測したトータルのセル数Cが得られる。具
体的に言うと、タイミング信号FPはANDゲート回路
Aに入力している。一方、セルフィルタ44は内部のV
PIパラメータVP0 により空セルのVPI情報VP0
を検出しており、空セルを検出するとその出力をLOW
レベルにする。従って、ANDゲート回路Aは加入者の
全セル種のセルの入力の度にカウントパルスCPa を発
生し、カウンタ48をカウントアップする。その結果、
レジスタ49には全セル種についての1秒間に計測した
トータルのセル数Cがラッチされる。For example, when the CPU 100 connects between the terminals ac of the switch circuit 47, the total number C of cells measured for one second for all cell types of the subscriber can be obtained. Specifically, the timing signal FP is input to the AND gate circuit A. On the other hand, the cell filter 44 has an internal V
PI VPI information VP 0 of empty cell by the parameter VP 0
Is detected and the output is LOW when an empty cell is detected.
To level. Therefore, the AND gate circuit A generates a count pulse CP a every input of all the cells kinds of cells of the subscriber, counts up the counter 48. as a result,
The register 49 latches the total number C of cells measured in one second for all cell types.
【0035】一方、故障診断部5では予め加入者の全セ
ル種のセル流量の規定値(例えばピークレート申告値)
に基づいてこれらを1秒間に換算した値のトータルのセ
ル数Dが求められている。例えばセルハイウェイ速度は
149.76Mbps、かつ加入者の全セル種をVP1
〜VP5 とし、夫々はDB法により以下のピークレート
T,Xで設定(申告)されているものとする。On the other hand, in the failure diagnosis unit 5, a prescribed value of the cell flow rate of all cell types of the subscriber (for example, a peak rate declaration value) is preset.
Based on the above, the total number of cells D, which is a value obtained by converting these into one second, is obtained. For example, the cell highway speed is 149.76 Mbps, and all subscriber cell types are VP 1
And ~VP 5, respectively is assumed to be following peak rate T, set at X (declaration) by DB method.
【0036】VP1 :T1 =10,X1 =1 (D1 =
35,321)
VP2 :T2 =20,X2 =1 (D2 = 17,66
0)
VP3 :T3 =10,X3 =3 (D3 =105,96
2)
VP4 :T4 = 5,X4 =1 (D4 = 70,64
2)
VP5 :T5 = 4,X5 =1 (D5 = 88,30
2)
まず、T=20セル時間長に換算したピークレート申告
値の総和(X/T)は、X/T=(2+1+6+4+
5)/20=18/20になる。これをセルハイウェイ
速度に換算すると149.76Mbps×(18/2
0)=134.784Mbpsになる。更に1セル=5
3バイトとすると、これは53×8=424ビットに相
当する。従って、ポリシング回路1を1秒間に通過し得
るトータルの最大セル数DはD=134.784Mbp
s÷424ビット=317,887セルになる。なお、
セル種VP1 〜VP5 毎の1秒間に通過し得る最大のセ
ル数D 1 〜D5 を併記しておく。VP1: T1= 10, X1= 1 (D1=
35, 321)
VP2: T2= 20, X2= 1 (D2= 17,66
0)
VP3: T3= 10, X3= 3 (D3= 105,96
2)
VPFour: TFour= 5, XFour= 1 (DFour= 70,64
2)
VPFive: TFive= 4, XFive= 1 (DFive= 88,30
2)
First, the peak rate declaration converted to T = 20 cell hours
The sum of the values (X / T) is X / T = (2 + 1 + 6 + 4 +
5) / 20 = 18/20. This is the cell highway
Converted to speed, 149.76 Mbps x (18/2
0) = 134.784 Mbps. 1 cell = 5
If 3 bytes are used, this corresponds to 53 × 8 = 424 bits.
Hit Therefore, the policing circuit 1 can be passed in one second.
The maximum total number of cells D is D = 134.784 Mbp
s ÷ 424 bits = 317,887 cells. In addition,
Cell type VP1~ VPFiveThe maximum speed that can be passed in each second
Number D 1~ DFiveIs also described.
【0037】そして、故障診断部5は出力計測部4の前
記計測値Cと上記求めておいたセル数D(=317,8
87)とを比較することによりC>Dの場合はポリシン
グ回路1を異常と判定し、それ以外の場合は異常と判定
しない。又は、CPU100はスイッチ回路47の端子
b−c間を接続し、かつセルフィルタ45にVPIパラ
メータVP1 をセットする。但し、この場合はセルフィ
ルタ46にはハイウェイに不存在のVPIパラメータを
セットしておく。Then, the failure diagnosing unit 5 and the measured value C of the output measuring unit 4 and the number of cells D (= 317,8) obtained above.
87), the policing circuit 1 is judged to be abnormal if C> D, and otherwise it is not judged to be abnormal. Alternatively, the CPU 100 connects the terminals b and c of the switch circuit 47 and sets the VPI parameter VP 1 in the cell filter 45. However, in this case, the VPI parameter that does not exist in the highway is set in the cell filter 46.
【0038】こうすると、レジスタ49にはセル種VP
1 についての1秒間に計測したセル数C1 がラッチされ
る。故障診断部5はこの計測値C1 とセル種VP1 につ
いての規定値を1秒間に換算したセル数D1 (=35,
321)とを比較することによりC1 >D1 の場合はポ
リシング回路1を異常と判定し、それ以外の場合は異常
と判定しない。As a result, the register 49 has a cell type VP.
The number of cells C 1 measured per second for 1 is latched. The failure diagnosis unit 5 converts the measured value C 1 and the specified value for the cell type VP 1 into the number of cells D 1 (= 35,
321), it is determined that the polishing circuit 1 is abnormal if C 1 > D 1 and is not abnormal otherwise.
【0039】次にCPU100がセルフィルタ45にV
PIパラメータVP2 をセットすると、レジスタ49に
はセル種VP2 についての1秒間に計測したセル数C2
がラッチされる。故障診断部5はこの計測値C2 とセル
種VP2 についての規定値を1秒間に換算したセル数D
2 (=17,660)とを比較することによりC2 >D
2 の場合はポリシング回路1を異常と判定し、それ以外
の場合は異常と判定しない。以下、同様にして対象セル
を上記のように順次に変更し、又は任意の順序で変更
し、やがてセル種が一巡すると、ポリシング回路1の全
構成の診断が行われたことになる。Next, the CPU 100 applies V to the cell filter 45.
When the PI parameter VP 2 is set, the register 49 stores in the register 49 the number of cells C 2 measured per second for the cell type VP 2.
Is latched. The failure diagnosis unit 5 converts the measured value C 2 and the specified value for the cell type VP 2 into the number of cells D per second.
2 (= 17,660) by comparing C 2 > D
In the case of 2 , the policing circuit 1 is determined to be abnormal, and in other cases, it is not determined to be abnormal. In the same manner, if the target cells are sequentially changed as described above or changed in an arbitrary order, and when the cell type makes one round, diagnosis of the entire configuration of the polishing circuit 1 is performed.
【0040】又は、CPU100がスイッチ回路47の
端子b−c間を接続すると共に、セルフィルタ45にV
PIパラメータVP1 をセットし、かつセルフィルタ4
6にVPIパラメータVP2 をセットすると、レジスタ
49にはセル種VP1 ,VP 2 についての1秒間に計測
したトータルのセル数C12が得られる。出力計測部4に
セル種VP1 ,VP2 のセルが同時に入力することは無
いから、カウンタ48はORゲート回路Oを介してセル
種VP1 ,VP2 のトータルのセル数C12を正しく計数
する。故障診断部5はこの計測値C12とセル種VP1 ,
VP2 についての各規定値を1秒間に換算した合計のセ
ル数D12(=52,981)とを比較することによりC
12>D12の場合はポリシング回路1を異常と判定し、そ
れ以外の場合は異常と判定しない。従って、セルフィル
タを並列に増すだけで任意数のセル種のトータルのセル
数Cを計数できる。Alternatively, the CPU 100 controls the switch circuit 47.
While connecting between terminals b and c, V is applied to the cell filter 45.
PI parameter VP1And cell filter 4
VPI parameter VP in 62Set to register
49 is cell type VP1, VP 2About 1 second
Total number of cells C12Is obtained. In the output measurement unit 4
Cell type VP1, VP2Cells are never entered at the same time
Therefore, the counter 48 is connected to the cell via the OR gate circuit O.
Seed VP1, VP2Total number of cells C12Count correctly
To do. The failure diagnosis unit 5 uses this measured value C12And cell type VP1,
VP2For each of the specified values for
Number D12By comparing with (= 52,981), C
12> D12In this case, the policing circuit 1 is determined to be abnormal and
Otherwise, it is not judged as abnormal. Therefore, the cell fill
Total cells of any number of cell types just by increasing the number of cells in parallel
The number C can be counted.
【0041】図4は第3実施例の故障診断方式の構成を
示す図で、図において1は例えばDB法によるポリシン
グ回路、91 ,92 はセル情報分岐部(SB)、4は図
3の出力計測部、6は入力計測部、61はセルタイミン
グ抽出部(TG)、62はレジスタ(RG)、63はダ
ウンカウンタ(DCTR)、641 〜64n はVPIパ
ラメータ保持機能付きのセルフィルタ(SF)、651
〜65n はカウンタ(CTR)、661 〜66n はレジ
スタ(REG)、67はセレクタ(SEL)、100は
CPU、101はCPU100の共通バス、5は故障診
断部である。FIG. 4 is a diagram showing the configuration of the failure diagnosis system of the third embodiment. In FIG. 4, 1 is a polishing circuit by the DB method, 9 1 and 9 2 are cell information branching units (SB), and 4 is FIG. Output measuring unit, 6 is an input measuring unit, 61 is a cell timing extracting unit (TG), 62 is a register (RG), 63 is a down counter (DCTR), and 64 1 to 64 n are cell filters with a VPI parameter holding function. (SF), 65 1
To 65 n counter (CTR), 66 1 ~66 n register (REG), 67 is a selector (SEL), 100 is CPU, 101 is a common bus for CPU 100, 5 is the fault diagnosis unit.
【0042】CPU100は入力計測部6のレジスタ6
2に所定時間T(例えば1秒)に対応する計数値Nをセ
ットし、かつセルフィルタ641 〜64n に全セル種の
VPIパラメータVP1 〜VPn を夫々セットする。次
いでCPU100はダウンカウンタ63のカウントイネ
ーブル端子Eを付勢する。好ましくは、出力計測部4の
ダウンカウンタ43に対するよりも少し前の位相でダウ
ンカウンタ63のカウントイネーブル端子Eを付勢し、
これにより入力計測部6と出力計測部4とが同一区間の
セル群を計数するようにする。The CPU 100 is the register 6 of the input measuring unit 6.
2 to set the count value N corresponding to a predetermined time T (e.g., one second), and cell filter 64 1-64 respectively set VPI parameter VP 1 ~VP n of all cells type to n. Next, the CPU 100 energizes the count enable terminal E of the down counter 63. Preferably, the count enable terminal E of the down counter 63 is energized in a phase slightly before the down counter 43 of the output measuring unit 4,
As a result, the input measuring unit 6 and the output measuring unit 4 count the cell groups in the same section.
【0043】ダウンカウンタ63は出力計測部4のダウ
ンカウンタ43と同様にして1秒間をカウントし、この
区間にカウンタ651 〜65n はセル種VP1 〜VPn
の各セルを夫々に計数する。ダウンカウンタ63のラッ
チパルス信号Tはカウンタ651 〜65n のカウント値
Q1 〜Qn を夫々対応するレジスタ661 〜66n にラ
ッチし、同時にカウンタ651 〜65n をリセットす
る。また同時にこのラッチパルス信号TはCPU100
に割込入力し、これを受け付けたCPU100はセレク
タ67及び共通バス101を介してレジスタ661 〜6
6n の計測値Q1〜Qn を順次内部に取り込む。The down counter 63 counts 1 sec in the same manner as the down counter 43 of the output measuring unit 4, the counter 65 1 to 65 n in this interval cell species VP 1 ~VP n
Each cell is counted separately. The latch pulse signal T of the down counter 63 latches the count values Q 1 to Q n of the counters 65 1 to 65 n in the corresponding registers 66 1 to 66 n, and at the same time resets the counters 65 1 to 65 n . At the same time, the latch pulse signal T is sent to the CPU 100.
The CPU 100 which has received an interrupt input to the registers 66 1 to 6 through the selector 67 and the common bus 101
The measured values Q 1 to Q n of 6 n are sequentially taken into the inside.
【0044】故障診断部5では、入力計測部6の各計測
値Q1 〜Qn と対応するセル種VP 1 〜VPn の各規定
値の前記1秒間に換算されたセル数D1 〜Dn (但し、
この例ではD1 〜D5 )とを比較し、計測値Qi が換算
されたセル数Di よりも大きいものについては当該セル
数Di を用い、それ以外のものについては当該計測値Q
i を用いて故障判断に使用するトータルのセル数Dを求
める。そして、故障診断部5は出力計測部4の計測値C
と前記求めたトータルのセル数Dとを比較することによ
りC>Dの場合はポリシング回路1を異常と判定し、そ
れ以外の場合は異常と判定しない。In the failure diagnosis section 5, each measurement of the input measurement section 6 is performed.
Value Q1~ QnCorresponding cell type VP 1~ VPnEach provision of
Number of cells converted into the above value for 1 second1~ Dn(However,
In this example D1~ DFive) And the measured value QiIs converted
Number of cells DiCell that is larger than
Number DiFor other items, the measured value Q
iTo find the total number of cells D used for failure determination
Meru. The failure diagnosis unit 5 then measures the measured value C of the output measurement unit 4.
By comparing the calculated total number of cells D with
If C> D, the policing circuit 1 is determined to be abnormal and
Otherwise, it is not judged as abnormal.
【0045】なお、出力計測部4が対象セルを変えつつ
1のセル種の計測を順次に行うような場合には、入力計
測部6のセルフィルタ64,カウンタ65、レジスタ6
6から成る系は1系統あれば良く、かつセレクタ67は
省略できる。また、ポリシング回路1の入力の各セル種
VP1 〜VPn のトラヒックが短い時間では余り変化し
ないような場合には、入力計測部6の1系統のセルフィ
ルタ64,カウンタ65、レジスタ66を時分割で使用
することにより全セル種VP 1 〜VPn の計数値Q1 〜
Qn を順次に計数しても良い。While the output measuring unit 4 changes the target cell,
If the cell type 1 is measured sequentially,
Cell filter 64, counter 65, register 6 of measuring unit 6
The system consisting of 6 only needs one system, and the selector 67 is
It can be omitted. Also, each cell type of the input of the policing circuit 1
VP1~ VPnTraffic changes too much in a short time
If it does not exist, the input measuring unit 6 has one system
Filter 64, counter 65, and register 66 are used in a time-sharing manner
All cell types VP 1~ VPnCount value Q1~
QnMay be sequentially counted.
【0046】図5は実施例の故障処置方式の構成を示す
図で、図において1は例えばDB法によるポリシング回
路、7は故障検出部、9はセル情報分岐部(SB)、8
はセル廃棄部、81はセル情報分岐部(SB)、82は
セル遅延部(SM)、83はセル制御部(SC)、84
はブリッジメモリ(BM)、85,90はセルタイミン
グ抽出部(TG)、86,91はセルフィルタ(S
F)、87,89はANDゲート回路(A)、88はア
ップダウンカウンタ(CTR)、92はセレクタ(SE
L)、93はパラメータメモリ(PM)、94はコンパ
レータ(CMP)、100はCPU、101はCPU1
00の共通バスである。FIG. 5 is a diagram showing the configuration of the failure treatment system of the embodiment. In FIG. 5, 1 is a polishing circuit by the DB method, 7 is a failure detection unit, 9 is a cell information branching unit (SB), 8
Is a cell discard unit, 81 is a cell information branch unit (SB), 82 is a cell delay unit (SM), 83 is a cell control unit (SC), 84
Is a bridge memory (BM), 85 and 90 are cell timing extractors (TG), and 86 and 91 are cell filters (S).
F), 87 and 89 are AND gate circuits (A), 88 is an up / down counter (CTR), and 92 is a selector (SE).
L), 93 is a parameter memory (PM), 94 is a comparator (CMP), 100 is a CPU, 101 is a CPU1.
00 is a common bus.
【0047】なお、故障検出部7は上記第1〜第3実施
例により実現されるような故障検出部の他、他のいかな
る方法による故障検出部でも良い。このセル廃棄部8は
図示の如くDB法によるポリシング回路に類似したもの
であり、設定した長さTセル時間長のブリッジメモリ8
4の上に同時に存在できるセル数xを所定の設定値X個
以下に制限するものである。The fault detecting section 7 may be a fault detecting section realized by any of the other methods other than the fault detecting section realized by the first to third embodiments. The cell discarding unit 8 is similar to the policing circuit according to the DB method as shown in the figure, and has a set length T cell time length of the bridge memory 8
The number of cells x that can be simultaneously present on 4 is limited to a predetermined set value X or less.
【0048】故障検出部7はポリシング回路1の故障を
検出するとその旨をCPU100に知らせる。CPU1
00はセル廃棄部8のパラメータメモリPMに対して時
間間隔の設定値T(例えば0.01秒)及びセル数の設
定値X(例えば全セル種の各規定値を0.01秒に換算
したトータルのセル数X)をセットする。セルタイミン
グ抽出部85は入力のVPI情報よりタイミング信号F
Pを抽出し、ANDゲート回路87に入力する。セルフ
ィルタ86は入力の空セルのVPI情報VP0 を検出し
ており、空セルを検出するとその出力をLOWレベルに
する。従って、ANDゲート回路87は加入者の全セル
種のセルの入力の度にアップダウンカウンタ88に+1
する。When the failure detecting section 7 detects a failure of the polishing circuit 1, it informs the CPU 100 to that effect. CPU1
00 is a set value T of the time interval (for example, 0.01 seconds) and a set value X of the number of cells for the parameter memory PM of the cell discard unit 8 (for example, each specified value of all cell types is converted to 0.01 seconds). Set the total cell number X). The cell timing extraction unit 85 receives the timing signal F from the input VPI information.
P is extracted and input to the AND gate circuit 87. The cell filter 86 detects the VPI information VP 0 of the input empty cell, and when detecting the empty cell, sets its output to the LOW level. Therefore, the AND gate circuit 87 increments the up / down counter 88 by +1 each time the cell of all cell types of the subscriber is input.
To do.
【0049】一方、ブリッジメモリ84にシフトインさ
れた各ヘッダ情報VPIは一定の速度でシフトされ、時
間間隔の設定値Tを経過した時点でセレクタ92により
選択される。セルタイミング抽出部90はセレクタ92
の出力のVPI情報よりタイミング信号FPを抽出し、
ANDゲート回路89に入力する。セルフィルタ91は
セレクタ92の出力の空セルのVPI情報VP0 を検出
しており、空セルを検出するとその出力をLOWレベル
にする。従って、ANDゲート回路89は同じく加入者
の全セル種のセルの入力の度にアップダウンカウンタ8
8を−1する。こうして、アップダウンカウンタ88は
Tセル時間長のブリッジメモリ84上に同時に存在して
いる全セルの個数xを時々刻々と計数する。On the other hand, each header information VPI shifted into the bridge memory 84 is shifted at a constant speed and is selected by the selector 92 when the set value T of the time interval has elapsed. The cell timing extraction unit 90 has a selector 92.
The timing signal FP is extracted from the VPI information of the output of
Input to the AND gate circuit 89. The cell filter 91 detects the VPI information VP 0 of the empty cell output from the selector 92, and when detecting the empty cell, sets its output to the LOW level. Therefore, the AND gate circuit 89 similarly raises the up / down counter 8 every time the subscriber inputs cells of all cell types.
Decrement 8 by 1. In this way, the up / down counter 88 counts the number x of all cells simultaneously existing in the T cell time length bridge memory 84 at every moment.
【0050】コンパレータ94はセル数xと設定値Xと
を比較し、x>Xの場合は制御信号Dを出力する。これ
によりセル制御部83はセル遅延部82の当該セルをマ
ーキングし又は廃棄する。またコンパレータ94はx>
Xでない場合は制御信号Dを出力しない。この場合のセ
ル制御部83はセル遅延部82の当該セルをそのまま通
過させる。The comparator 94 compares the number of cells x with the set value X, and outputs a control signal D when x> X. As a result, the cell control unit 83 marks or discards the cell of the cell delay unit 82. The comparator 94 has x>
If it is not X, the control signal D is not output. In this case, the cell control unit 83 allows the cell of the cell delay unit 82 to pass through as it is.
【0051】上記構成によれば、セル数の設定値Xの値
は任意に設定でき、もしX=0にすれば、ポリシング回
路1の出力セルはセル廃棄部8で全て廃棄される。従っ
て、ポリシング回路1が故障していても、設定周期Tの
間に設定数Xを越えるような流量xのセルが出力される
ことは無いから、網内におけるセル輻輳の発生を有効に
抑えることができる。According to the above configuration, the set value X of the number of cells can be arbitrarily set, and if X = 0, all the output cells of the policing circuit 1 are discarded by the cell discard unit 8. Therefore, even if the policing circuit 1 is out of order, cells having a flow rate x exceeding the set number X are not output during the set period T, so that the occurrence of cell congestion in the network can be effectively suppressed. You can
【0052】セル廃棄部8は上記以外にも、例えば時間
間隔法、T−X法、CAT−M法、LB法により構成し
ても良い。又は、所定セル時間長Tに渡って入力の全セ
ルを単純に計数し、該計数値xがセル数の設定値Xを越
えたら、それ以降の全セルを廃棄するような簡単な構造
のものでも良い。なお、上記実施例ではセル流量の規定
値としてピークレートを用いた。実際のの申告上のピー
クレートには瞬時のピークレート、平均のピークレート
等の概念がありピークレートの概念は広い。本発明の規
定値はこのようなピークレートに限定されるものでは無
い。In addition to the above, the cell discard unit 8 may be constructed by, for example, the time interval method, the TX method, the CAT-M method, or the LB method. Alternatively, a simple structure in which all input cells are simply counted over a predetermined cell time length T, and when the count value x exceeds a set value X of the number of cells, all subsequent cells are discarded. But good. In the above example, the peak rate was used as the specified value of the cell flow rate. There are concepts such as instantaneous peak rate and average peak rate in the actual declared peak rate, and the concept of peak rate is broad. The specified value of the present invention is not limited to such a peak rate.
【0053】また、上記実施例はDB法による構成例を
示したが、これ以外にも、図6,図7で説明したような
時間間隔法、T−X法、CAT−M法、LB法により構
成しても良い。また、上記実施例はVP(Virtual Pat
h)のポリシング処理について述べたがVC(Virtual C
all)のポリシング処理についても本発明を適用でき
る。Further, although the above-mentioned embodiment shows the configuration example by the DB method, in addition to this, the time interval method, the TX method, the CAT-M method, the LB method as described in FIGS. You may comprise by. In addition, the above embodiment is based on VP (Virtual Pat).
Although the policing processing of h) is described, VC (Virtual C
The present invention can be applied to all) policing processing.
【0054】[0054]
【発明の効果】以上述べた如く本発明のポリシング回路
の故障診断方式及び故障時の処置方式は、上記構成であ
るので、ポリシング回路の故障を小型かつ簡単な構成で
有効に検出できると共に、違反セルの網内への流入を有
効に防止できる。As described above, the fault diagnosing method for the polishing circuit and the method for dealing with the failure according to the present invention have the above-mentioned constitutions. Therefore, it is possible to effectively detect the faults of the polishing circuit with a small and simple constitution and also to violate them. Inflow of cells into the network can be effectively prevented.
【図1】図1は本発明の原理を説明する図である。FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】図2は第1実施例の故障診断方式の構成を示す
図である。FIG. 2 is a diagram showing a configuration of a failure diagnosis system of the first embodiment.
【図3】図3は第2実施例の故障診断方式の構成を示す
図である。FIG. 3 is a diagram showing a configuration of a failure diagnosis system according to a second embodiment.
【図4】図4は第3実施例の故障診断方式の構成を示す
図である。FIG. 4 is a diagram showing a configuration of a failure diagnosis system of a third embodiment.
【図5】図5は実施例の故障処置方式の構成を示す図で
ある。FIG. 5 is a diagram showing a configuration of a failure treatment system of the embodiment.
【図6】図6は既提案の各種ポリシング制御方式を説明
する図である。FIG. 6 is a diagram for explaining various proposed policing control methods.
【図7】図7は既提案の他のポリシング制御方式を説明
する図である。FIG. 7 is a diagram for explaining another proposed policing control method.
【図8】図8はDB法による一例のポリシング回路のブ
ロック図である。FIG. 8 is a block diagram of an example of a polishing circuit based on the DB method.
1 ポリシング回路 2 計測部 3,5 故障診断部 4 出力計測部 6 入力計測部 7 故障検出部 8 セル廃棄部 1 Policing circuit 2 measuring section 3,5 Failure diagnosis unit 4 Output measurement section 6 Input measurement section 7 Failure detector 8 cell discard section
フロントページの続き (72)発明者 阿比留 節雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山中 直明 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (72)発明者 佐藤 陽一 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特許3135700(JP,B2) 特許2994832(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H04L 12/56 200 Front page continuation (72) Inventor Setsuo Aburu 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Within Fujitsu Limited (72) Inventor Naoaki Yamanaka 1-6, Uchiyuki-cho, Chiyoda-ku, Tokyo Inside Nippon Telegraph and Telephone Corporation ( 72) Inventor Yoichi Sato 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Within Nippon Telegraph and Telephone Corporation (56) References Patent 3135700 (JP, B2) Patent 2994832 (JP, B2) (58) Fields investigated (Int .Cl. 7 , DB name) H04L 12/56 200
Claims (5)
施したセルを出力するポリシング回路の故障診断方式に
おいて、 ポリシング回路の出力セルについて、少なくとも1のセ
ル種についてのセル流量を前記ポリシング回路と同一の
流量計測方式で計測する計測部と、 計測部の計測値Aと対応するセル種のセル流量の規定値
Bとを比較することによりA>Bの場合はポリシング回
路を異常と判定する故障診断部とを備えることを特徴と
するポリシング回路の故障診断方式。1. Flow rate control based on a specified value of cell flow rate
In a failure diagnosing method for a polishing circuit that outputs the applied cells , a measuring unit that measures the cell flow rate of at least one cell type of the output cells of the polishing circuit by the same flow rate measuring method as the polishing circuit, and A failure diagnosis unit for a polishing circuit, comprising: a failure diagnosis unit that determines that the polishing circuit is abnormal when A> B by comparing the measured value A with a specified value B of the cell flow rate of the corresponding cell type. method.
施したセルを出力するポリシング回路の故障診断方式に
おいて、 ポリシング回路の出力セルについて、1又は2以上のセ
ル種についての所定区間におけるトータルのセル流量を
計測する出力計測部と、 出力計測部の計測値Cと対応する各セル種のセル流量の
規定値の前記所定区間に換算された値の総和値Dとを比
較することによりC>Dの場合はポリシング回路を異常
と判定する故障診断部とを備えることを特徴とするポリ
シング回路の故障診断方式。2. Flow rate control based on a specified value of cell flow rate
In a failure diagnosing method for a policing circuit that outputs the applied cells , an output measuring unit that measures the total cell flow rate in a predetermined section for one or more cell types of the output cells of the policing circuit, and a measurement of the output measuring unit By comparing the value C with the total value D of the corresponding values of the cell flow rate of each cell type converted into the predetermined section, if C> D, the failure diagnosis unit determines that the polishing circuit is abnormal. A fault diagnosis system for a polishing circuit, comprising:
上のセル種についての前記所定区間における各セル流量
Qi を計測する入力計測部を更に備え、 故障診断部は、入力計測部の各計測値Qi について、該
計測値Qi が対応するセル種のセル流量の規定値の前記
所定区間に換算された値よりも大きい場合には当該セル
種の前記換算された値を用い、それ以外の場合には当該
計測値Qi を用いて前記総和値Dを求めることを特徴と
する請求項2に記載のポリシング回路の故障診断方式。3. An input measuring unit for measuring each cell flow rate Q i in the predetermined section for the one or more cell types is further provided in a preceding stage of the polishing circuit, and the failure diagnosis unit measures each of the input measuring units. Regarding the value Q i , if the measured value Q i is larger than the value converted into the predetermined section of the specified value of the cell flow rate of the corresponding cell type, the converted value of the cell type is used, and otherwise fault diagnosis method policing circuit according to claim 2, characterized in that determining the sum total value D by using the measured values Q i in the case of.
のセル種のグループを単位として順次に又は任意の順序
で変更することを特徴とする請求項1乃至3の何れか1
に記載のポリシング回路の故障診断方式。Wherein any one of claims 1 to 3, characterized in that to change sequentially or in any order a group of cell species to be 1 or 2 or more cells types of the measuring units 1
A method of diagnosing a failure of a polishing circuit according to 1.
施したセルを出力するポリシング回路の故障時の処置方
式において、 ポリシング回路の故障を検出する故障検出部と、 ポリシング回路の後段に設けたセル廃棄部とを備え、 セル廃棄部は故障検出部がポリシング回路の故障を検出
したことにより該セル廃棄部を通過するセル流量を当該
セルハイウェイに入力する全セル種のセル流量の規定値
の所定区間に換算された値の総和値以下の任意の流量E
に制限することを特徴とするポリシング回路の故障時の
処置方式。5. Flow rate control based on a specified value of cell flow rate
The policing circuit failure output method that outputs the applied cells includes a failure detection unit that detects a failure of the policing circuit and a cell discard unit that is provided at a subsequent stage of the polishing circuit. Any flow rate that is equal to or less than the sum of the values of the cell flow rate that passes through the cell discard section that is detected by the policing circuit failure and is converted into a specified section of the cell flow rate of all cell types that are input to the cell highway. E
A method for dealing with a failure of a policing circuit, which is characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07877494A JP3461906B2 (en) | 1994-04-18 | 1994-04-18 | Fault diagnosis method for policing circuit and action method at the time of fault |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07877494A JP3461906B2 (en) | 1994-04-18 | 1994-04-18 | Fault diagnosis method for policing circuit and action method at the time of fault |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07288528A JPH07288528A (en) | 1995-10-31 |
| JP3461906B2 true JP3461906B2 (en) | 2003-10-27 |
Family
ID=13671258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07877494A Expired - Fee Related JP3461906B2 (en) | 1994-04-18 | 1994-04-18 | Fault diagnosis method for policing circuit and action method at the time of fault |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461906B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994832B2 (en) | 1992-01-10 | 1999-12-27 | 富士通株式会社 | Failure diagnosis method for UPC circuit |
| JP3135700B2 (en) | 1992-09-28 | 2001-02-19 | 富士通株式会社 | Policing mechanism failure detector |
-
1994
- 1994-04-18 JP JP07877494A patent/JP3461906B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994832B2 (en) | 1992-01-10 | 1999-12-27 | 富士通株式会社 | Failure diagnosis method for UPC circuit |
| JP3135700B2 (en) | 1992-09-28 | 2001-02-19 | 富士通株式会社 | Policing mechanism failure detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07288528A (en) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3329842B2 (en) | Network monitor device and system | |
| JPH07123102A (en) | Congestion control method | |
| EP0422795A2 (en) | Fault detection and bandwidth monitoring means for a packet switching arrangement | |
| US6477141B1 (en) | Communication path quality monitoring method and quality monitoring apparatus | |
| JPH11298502A (en) | Event base method for determining instantaneous cell band width of digital communication network | |
| JP3461906B2 (en) | Fault diagnosis method for policing circuit and action method at the time of fault | |
| US20030128667A1 (en) | Policing control method and apparatus, and network system using the policing control apparatus | |
| EP1592171B1 (en) | Silent datapath failure detection | |
| JP3073249B2 (en) | Passing cell monitoring method in ATM exchange | |
| US6763024B1 (en) | Method and devices for cell loss detection in ATM telecommunication devices | |
| JP3135700B2 (en) | Policing mechanism failure detector | |
| JPH08251180A (en) | Used quantity parameter control circuit | |
| JP3032070B2 (en) | B-NT device | |
| JP3090304B2 (en) | ATM polishing equipment | |
| JP3056076B2 (en) | ATM cell switching equipment | |
| JP2953506B2 (en) | ATM cell generation control circuit | |
| JP2000165395A (en) | Atm exchange device | |
| JPH1051462A (en) | In-device monitoring method for ATM communication device | |
| JPH0823336A (en) | Test equipment for atm system | |
| JP3211827B2 (en) | Packet communication system | |
| JP3106276B2 (en) | Information flow restriction device | |
| JPH1079741A (en) | Traffic shaping equipment | |
| JP3173505B2 (en) | Packet communication system | |
| JP2948162B2 (en) | Traffic monitoring device | |
| JPH08163148A (en) | Policing failure detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |