JP3462438B2 - チップ部品およびその製造方法 - Google Patents
チップ部品およびその製造方法Info
- Publication number
- JP3462438B2 JP3462438B2 JP32544999A JP32544999A JP3462438B2 JP 3462438 B2 JP3462438 B2 JP 3462438B2 JP 32544999 A JP32544999 A JP 32544999A JP 32544999 A JP32544999 A JP 32544999A JP 3462438 B2 JP3462438 B2 JP 3462438B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- silver
- block
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/148—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は基板実装の高密度化
が容易なチップ部品、殊に、チップ抵抗器（Chipresist
or device）およびその製造方法に関するもので、詳細
には上部電極を取除いた他の電極部分に自体抵抗を低め
るための銀を用いなくてもチップ抵抗器の抵抗特性は一
定に維持され、チップ抵抗器の製造費用を更に節約可能
にしたチップ部品およびその製造方法に関するものであ
る。
が容易なチップ部品、殊に、チップ抵抗器（Chipresist
or device）およびその製造方法に関するもので、詳細
には上部電極を取除いた他の電極部分に自体抵抗を低め
るための銀を用いなくてもチップ抵抗器の抵抗特性は一
定に維持され、チップ抵抗器の製造費用を更に節約可能
にしたチップ部品およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】一般に、現在ではチップ部品の使用が一
般化されているが、その電子部品の高密度化を遂げて製
品の軽薄短小を可能にするため、抵抗器の場合にもチッ
プ抵抗器（Chip resistor device）の使用が急速に増加
する趨勢である。
般化されているが、その電子部品の高密度化を遂げて製
品の軽薄短小を可能にするため、抵抗器の場合にもチッ
プ抵抗器（Chip resistor device）の使用が急速に増加
する趨勢である。
【０００３】このような技術と関連する従来のチップ抵
抗器は米国特許５，８１５，０６５号（１９９７．０
１．０６）において、開示されており、それを図８およ
び図９（Ａ），（Ｂ）に図示する。即ち、図８および図
９（Ａ），（Ｂ）において、図示のとおり、チップ基板
１１０の上部面の両側の上部電極１２２および抵抗フィ
ルム１３０が各々印刷されている。上記抵抗フィルム１
３０及び上部電極１２２図中上側には抵抗フィルムを保
護する二層のコーティング層１４０ａ，１４０ｂおよび
チップ抵抗器１００の抵抗特性を容易に調節するように
切開部ｃを有する補助上部電極１２２ａが各々印刷さ
れ、上記チップ基板１１０の側面には側面電極１２４が
形成されて上記各電極上に端子電極１５０が形成された
構成からなる。
抗器は米国特許５，８１５，０６５号（１９９７．０
１．０６）において、開示されており、それを図８およ
び図９（Ａ），（Ｂ）に図示する。即ち、図８および図
９（Ａ），（Ｂ）において、図示のとおり、チップ基板
１１０の上部面の両側の上部電極１２２および抵抗フィ
ルム１３０が各々印刷されている。上記抵抗フィルム１
３０及び上部電極１２２図中上側には抵抗フィルムを保
護する二層のコーティング層１４０ａ，１４０ｂおよび
チップ抵抗器１００の抵抗特性を容易に調節するように
切開部ｃを有する補助上部電極１２２ａが各々印刷さ
れ、上記チップ基板１１０の側面には側面電極１２４が
形成されて上記各電極上に端子電極１５０が形成された
構成からなる。
【０００４】したがって、基板回路パターンに電気信号
が印加されれば、端子電極１５０と側面電極１２４、補
助上部電極１２２ａおよび上部電極１２２を経て抵抗フ
ィルム１３０をチップ抵抗器１００の抵抗から決定され
るが、殊に上述の通り、上記補助上部電極１２２ａに形
成の切開部ｃを有して、製造工程中または製造工程後に
もチップ抵抗器１００の全体抵抗値を精密に調節可能な
るようにした。
が印加されれば、端子電極１５０と側面電極１２４、補
助上部電極１２２ａおよび上部電極１２２を経て抵抗フ
ィルム１３０をチップ抵抗器１００の抵抗から決定され
るが、殊に上述の通り、上記補助上部電極１２２ａに形
成の切開部ｃを有して、製造工程中または製造工程後に
もチップ抵抗器１００の全体抵抗値を精密に調節可能な
るようにした。
【０００５】
【発明が解決しようとする課題】しかし、上記のような
従来のチップ抵抗器１００においては、図８および図９
（Ａ），（Ｂ）に図示のように、補助上部電極１２２ａ
に形成の切開部ｃを有して、チップ抵抗器１００の製造
工程中または製造工程後にも全体抵抗値を調節すること
はできるものの、基板回路パターンを通じて印加された
電流が端子電極１５０、側面電極１２４、補助上部電極
１２２ａおよび上部電極１２２を通じて抵抗フィルム１
３０を経ながら抵抗特性が現れることになる。このた
め、上記各電極部分などは自体抵抗が高い場合、抵抗特
性が不良となり、結局、各電極部分などは自体抵抗が低
い多量の銀（Ａｇ）を含有しなければならず、それはチ
ップ抵抗器１００の製造費用の増加を招来する問題があ
る。
従来のチップ抵抗器１００においては、図８および図９
（Ａ），（Ｂ）に図示のように、補助上部電極１２２ａ
に形成の切開部ｃを有して、チップ抵抗器１００の製造
工程中または製造工程後にも全体抵抗値を調節すること
はできるものの、基板回路パターンを通じて印加された
電流が端子電極１５０、側面電極１２４、補助上部電極
１２２ａおよび上部電極１２２を通じて抵抗フィルム１
３０を経ながら抵抗特性が現れることになる。このた
め、上記各電極部分などは自体抵抗が高い場合、抵抗特
性が不良となり、結局、各電極部分などは自体抵抗が低
い多量の銀（Ａｇ）を含有しなければならず、それはチ
ップ抵抗器１００の製造費用の増加を招来する問題があ
る。
【０００６】本発明は上記のような従来の問題を改善さ
せるために案出されたものであって、その目的は、接続
される上部電極上に基板が接続される端子電極と直接接
続される端子接続部分を必ず有するようにして電気信号
が端子電極と上部電極とを経る完全な迂回印加を可能に
することにより、上部電極を取除いた他の電極部分等は
その自体抵抗を低くするために銀を用いる必要がなくチ
ップ抵抗器の製造費用を至って節約できるチップ部品お
よびその製造方法を提供することにある。
せるために案出されたものであって、その目的は、接続
される上部電極上に基板が接続される端子電極と直接接
続される端子接続部分を必ず有するようにして電気信号
が端子電極と上部電極とを経る完全な迂回印加を可能に
することにより、上部電極を取除いた他の電極部分等は
その自体抵抗を低くするために銀を用いる必要がなくチ
ップ抵抗器の製造費用を至って節約できるチップ部品お
よびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明にあっては、チップ部品において、
上部面（１２）および互いに対向する一対の端部面（１
４）を有するチップブロック（１０）と、前記チップ部
品の上部面（１２）および端部面（１４）に形成される
上部電極（２２）並びに当該チップ部品の端部面（１
４）に形成される端面電極（２４）を有する電極部（２
０）と、上記チップブロック（１０）の上部面（１２）
両側に上部電極と接続するように形成される電気特性層
（３０）と、上記電気特性層（３０）を保護するように
当該電気特性層（３０）の上側に形成される、少なくと
も一層以上の保護層（４０）と、上記チップブロック
（１０）の電極部（２０）上に形成され、基板（６０）
の回路パターン（６２）と半田付け接続される、少なく
とも一層以上の端子電極（５０）とから構成され、上記
上部電極（２２）の表面には、少なくとも一地点におい
て上記端子電極（５０）と直接接続される端子接続部分
（Ｓ）が形成され、上記上部電極（２２）の端子接続部
分（Ｓ）は、上記チップブロック（１０）の長さ方向に
対して略直角の方向に形成される第１端子接続部分（Ｓ
１）および略上記保護層（４０）の両側に形成される第
２端子接続部分（Ｓ２）から構成され、上記第１端子接
続部分（Ｓ１）はＤ１＞Ｄ２、上記第２端子接続部分
（Ｓ２）はＨ１＞Ｈ２から構成され、ここで、Ｄ１は上
部電極の長さ、Ｄ２は端面電極と上部電極が重なる長
さ、Ｈ１は上部電極の幅、Ｈ２は保護層の幅であること
を要旨とする。従って、接続される上部電極上に基板が
接続される端子電極と直接接続される端子接続部分を必
ず有するようにして電気信号が端子電極と上部電極とを
経る完全な迂回印加を可能にすることにより、上部電極
を取除いた他の電極部分等はその自体抵抗を低くするた
めに銀を用いる必要がなくチップ抵抗器の製造費用を至
って節約できる。
め、請求項１の発明にあっては、チップ部品において、
上部面（１２）および互いに対向する一対の端部面（１
４）を有するチップブロック（１０）と、前記チップ部
品の上部面（１２）および端部面（１４）に形成される
上部電極（２２）並びに当該チップ部品の端部面（１
４）に形成される端面電極（２４）を有する電極部（２
０）と、上記チップブロック（１０）の上部面（１２）
両側に上部電極と接続するように形成される電気特性層
（３０）と、上記電気特性層（３０）を保護するように
当該電気特性層（３０）の上側に形成される、少なくと
も一層以上の保護層（４０）と、上記チップブロック
（１０）の電極部（２０）上に形成され、基板（６０）
の回路パターン（６２）と半田付け接続される、少なく
とも一層以上の端子電極（５０）とから構成され、上記
上部電極（２２）の表面には、少なくとも一地点におい
て上記端子電極（５０）と直接接続される端子接続部分
（Ｓ）が形成され、上記上部電極（２２）の端子接続部
分（Ｓ）は、上記チップブロック（１０）の長さ方向に
対して略直角の方向に形成される第１端子接続部分（Ｓ
１）および略上記保護層（４０）の両側に形成される第
２端子接続部分（Ｓ２）から構成され、上記第１端子接
続部分（Ｓ１）はＤ１＞Ｄ２、上記第２端子接続部分
（Ｓ２）はＨ１＞Ｈ２から構成され、ここで、Ｄ１は上
部電極の長さ、Ｄ２は端面電極と上部電極が重なる長
さ、Ｈ１は上部電極の幅、Ｈ２は保護層の幅であること
を要旨とする。従って、接続される上部電極上に基板が
接続される端子電極と直接接続される端子接続部分を必
ず有するようにして電気信号が端子電極と上部電極とを
経る完全な迂回印加を可能にすることにより、上部電極
を取除いた他の電極部分等はその自体抵抗を低くするた
めに銀を用いる必要がなくチップ抵抗器の製造費用を至
って節約できる。
【０００８】前記請求項１において、上記第１端子接続
部分（Ｓ１）はＤ１＞Ｄ２＋Ｄ３から構成され、ここ
で、Ｄ３は保護層が上記上部電極と重なる部分の長さで
あることを要旨とする。前記請求項１において、上記保
護層（４０）は楕円形から構成されることを要旨とす
る。前記請求項１において、上記電気特性層（３０）は
抵抗体から構成されることを要旨とする。前記請求項４
において、上記抵抗体は酸化ルテニウム（ＲｕＯ２）か
ら構成されることを要旨とする。前記請求項１におい
て、上記上部電極（２２）、電気特性層（３０）および
保護層（４０）はスクリーン印刷されることを要旨とす
る。前記請求項１において、上記端面電極（２４）はデ
ィッピング工程により形成されることを要旨とする。前
記請求項１において、上記端子電極（５０）は鍍金形成
することを要旨とする。前記請求項１において、上記上
部電極（２２）は６０重量％以上の銀（Ａｇ）を含むこ
とを要旨とする。前記請求項１において、上記端面電極
（２４）は銀（Ａｇ）が３０重量％以下と、キューパー
オキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）
の総含量が０．５重量％以上と、その他ガラス材と樹脂
から構成されることを要旨とする。前記請求項１０にお
いて、上記端面電極（２４）のガラス材は最小１０重量
％から構成されることを要旨とする。前記請求項１にお
いて、上記端面電極（２４）は無銀電極から構成される
ことを要旨とする。前記請求項１２において、上記端面
電極（２４）はニッケル（Ｎｉ）または炭素（Ｃ）中の
一つから構成されることを要旨とする。前記請求項１に
おいて、上記チップブロック（１０）の下部面（１６）
には上側に端面電極（２４）および端子電極（５０）が
形成される下部電極（２６）が順次形成されることを要
旨とする。前記請求項１４において、上記下部電極（２
６）は銀（Ａｇ）が４０重量％以下と、キューパーオキ
サイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総
含量が２０重量％以上と、その他ガラス材と樹脂から構
成されることを要旨とする。前記請求項１５において、
上記下部電極（２６）のガラス材は最小３重量％から構
成されることを要旨とする。前記請求項１４において、
上記下部電極（２６）は無銀電極から構成されることを
要旨とする。前記請求項１７において、上記下部電極
（２６）はニッケル（Ｎｉ）または炭素（Ｃ）中の一つ
から構成されることを要旨とする。前記請求項１におい
て、上記チップブロック（１０）は９６重量％のアルミ
ナ（Ａｌ２Ｏ３）から構成されることを要旨とする。
部分（Ｓ１）はＤ１＞Ｄ２＋Ｄ３から構成され、ここ
で、Ｄ３は保護層が上記上部電極と重なる部分の長さで
あることを要旨とする。前記請求項１において、上記保
護層（４０）は楕円形から構成されることを要旨とす
る。前記請求項１において、上記電気特性層（３０）は
抵抗体から構成されることを要旨とする。前記請求項４
において、上記抵抗体は酸化ルテニウム（ＲｕＯ２）か
ら構成されることを要旨とする。前記請求項１におい
て、上記上部電極（２２）、電気特性層（３０）および
保護層（４０）はスクリーン印刷されることを要旨とす
る。前記請求項１において、上記端面電極（２４）はデ
ィッピング工程により形成されることを要旨とする。前
記請求項１において、上記端子電極（５０）は鍍金形成
することを要旨とする。前記請求項１において、上記上
部電極（２２）は６０重量％以上の銀（Ａｇ）を含むこ
とを要旨とする。前記請求項１において、上記端面電極
（２４）は銀（Ａｇ）が３０重量％以下と、キューパー
オキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）
の総含量が０．５重量％以上と、その他ガラス材と樹脂
から構成されることを要旨とする。前記請求項１０にお
いて、上記端面電極（２４）のガラス材は最小１０重量
％から構成されることを要旨とする。前記請求項１にお
いて、上記端面電極（２４）は無銀電極から構成される
ことを要旨とする。前記請求項１２において、上記端面
電極（２４）はニッケル（Ｎｉ）または炭素（Ｃ）中の
一つから構成されることを要旨とする。前記請求項１に
おいて、上記チップブロック（１０）の下部面（１６）
には上側に端面電極（２４）および端子電極（５０）が
形成される下部電極（２６）が順次形成されることを要
旨とする。前記請求項１４において、上記下部電極（２
６）は銀（Ａｇ）が４０重量％以下と、キューパーオキ
サイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総
含量が２０重量％以上と、その他ガラス材と樹脂から構
成されることを要旨とする。前記請求項１５において、
上記下部電極（２６）のガラス材は最小３重量％から構
成されることを要旨とする。前記請求項１４において、
上記下部電極（２６）は無銀電極から構成されることを
要旨とする。前記請求項１７において、上記下部電極
（２６）はニッケル（Ｎｉ）または炭素（Ｃ）中の一つ
から構成されることを要旨とする。前記請求項１におい
て、上記チップブロック（１０）は９６重量％のアルミ
ナ（Ａｌ２Ｏ３）から構成されることを要旨とする。
【０００９】また、上記目的を達成するため、請求項２
０の発明にあっては、チップ部品製造方法において、原
板のアルミナブロック（１０´）を設ける段階と、上記
原板のアルミナブロック（１０´）の下部面（１６）に
チップ抵抗器の規格に合わせて下部電極（２６）を配列
してスクリーン印刷および焼成する段階と、上記アルミ
ナブロック（１０´）を裏返して当該アルミナブロック
（１０´）の上部面（１２）にチップ抵抗器の規格に合
わせて一定幅（Ｈ１）および長さ（Ｄ１）に複数の上部
電極（２２）を配列してスクリーン印刷および焼成する
段階と、上記上部電極（２２）と接続するように上記ア
ルミナブロック（１０´）の上部面（１２）に電気特性
層（３０）を印刷および焼成する段階と、上記電気特性
層（３０）を保護するように当該電気特性層（３０）の
上側にガラス材からなる、少なくとも一層以上の保護層
（４０）を一定幅（Ｈ２）に印刷および焼成する段階
と、上記アルミナブロック（１０´）を幅方向に切断加
工してアルミナブロック（１０″）の両側に対向する一
対の端部面（１４）を設け、上記上部電極（２２）上に
チップブロック（１０）の長さ方向に対して略直角の方
向にＤ１＞Ｄ２を満たすよう形成される第１端子接続部
分（Ｓ１）および略上記保護層（４０）の両端にＨ１＞
Ｈ２を満たすよう形成される第２端子接続部分（Ｓ２）
から構成され、ここでＤ１は上部電極の長さ、Ｄ２は端
面電極が上部電極と重なる部分の長さ、Ｈ１は上部電極
の幅、Ｈ２は保護層の幅である、端子接続部分（Ｓ）が
形成されるように上記ブロック（１０″）の端部面（１
４）に一定の長さ（Ｄ２）からなる端面電極（２４）を
ディッピング（dipping）作業により印刷および焼成す
る段階と、上記幅方向のブロック（１０″）を長さ方向
に切断加工してチップブロック（１０）の大きさで設
け、上記各電極（２２）（２４）（２６）の上側に、少
なくとも一層以上の端子電極（５０）が上記端子接続部
分（Ｓ）を通じて、少なくとも一地点において上部（２
２）と直接接続するように鍍金作業から形成する段階と
から構成されることを要旨とする。従って、接続される
上部電極上に基板が接続される端子電極と直接接続され
る端子接続部分を必ず有するようにして電気信号が端子
電極と上部電極とを経る完全な迂回印加を可能にするこ
とにより、上部電極を取除いた他の電極部分等はその自
体抵抗を低くするために銀を用いる必要がなくチップ抵
抗器の製造費用を至って節約できる。
０の発明にあっては、チップ部品製造方法において、原
板のアルミナブロック（１０´）を設ける段階と、上記
原板のアルミナブロック（１０´）の下部面（１６）に
チップ抵抗器の規格に合わせて下部電極（２６）を配列
してスクリーン印刷および焼成する段階と、上記アルミ
ナブロック（１０´）を裏返して当該アルミナブロック
（１０´）の上部面（１２）にチップ抵抗器の規格に合
わせて一定幅（Ｈ１）および長さ（Ｄ１）に複数の上部
電極（２２）を配列してスクリーン印刷および焼成する
段階と、上記上部電極（２２）と接続するように上記ア
ルミナブロック（１０´）の上部面（１２）に電気特性
層（３０）を印刷および焼成する段階と、上記電気特性
層（３０）を保護するように当該電気特性層（３０）の
上側にガラス材からなる、少なくとも一層以上の保護層
（４０）を一定幅（Ｈ２）に印刷および焼成する段階
と、上記アルミナブロック（１０´）を幅方向に切断加
工してアルミナブロック（１０″）の両側に対向する一
対の端部面（１４）を設け、上記上部電極（２２）上に
チップブロック（１０）の長さ方向に対して略直角の方
向にＤ１＞Ｄ２を満たすよう形成される第１端子接続部
分（Ｓ１）および略上記保護層（４０）の両端にＨ１＞
Ｈ２を満たすよう形成される第２端子接続部分（Ｓ２）
から構成され、ここでＤ１は上部電極の長さ、Ｄ２は端
面電極が上部電極と重なる部分の長さ、Ｈ１は上部電極
の幅、Ｈ２は保護層の幅である、端子接続部分（Ｓ）が
形成されるように上記ブロック（１０″）の端部面（１
４）に一定の長さ（Ｄ２）からなる端面電極（２４）を
ディッピング（dipping）作業により印刷および焼成す
る段階と、上記幅方向のブロック（１０″）を長さ方向
に切断加工してチップブロック（１０）の大きさで設
け、上記各電極（２２）（２４）（２６）の上側に、少
なくとも一層以上の端子電極（５０）が上記端子接続部
分（Ｓ）を通じて、少なくとも一地点において上部（２
２）と直接接続するように鍍金作業から形成する段階と
から構成されることを要旨とする。従って、接続される
上部電極上に基板が接続される端子電極と直接接続され
る端子接続部分を必ず有するようにして電気信号が端子
電極と上部電極とを経る完全な迂回印加を可能にするこ
とにより、上部電極を取除いた他の電極部分等はその自
体抵抗を低くするために銀を用いる必要がなくチップ抵
抗器の製造費用を至って節約できる。
【００１０】前記請求項２０において、上記端面電極
（２４）の長さ（Ｄ２）は端面電極（２４）のディッピ
ング深さと同一であることを要旨とする。請求項２０に
おいて、上記第１端子接続部分（Ｓ１）はＤ１＞Ｄ２＋
Ｄ３から構成され、ここで、Ｄ３は保護層が上記上部電
極と重なる部分の長さであることを要旨とする。前記請
求項２０において、上記上部電極（２２）は最小限６０
重量％以上の銀（Ａｇ）を含有することを要旨とする。
前記請求項２０において、上記端面電極（２４）は銀
（Ａｇ）が４０重量％以下、キューパーオキサイド（Ｃ
ｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総含量が２０
重量％以上と、その他ガラス材と樹脂から構成されるこ
とを要旨とする。前記請求項２４において、上記端面電
極（２４）のガラス材は最小１０重量％から構成される
ことを要旨とする。前記請求項２０において、上記下部
電極（２６）は銀（Ａｇ）が３０重量％以下、キューパ
ーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃ
ｏ）の総含量が０．５重量％以上、その他ガラス材と樹
脂から構成されることを要旨とする。前記請求項２６に
おいて、上記下部電極（２６）のガラス材は最小３重量
％から構成されることを要旨とする。前記請求項２０に
おいて、上記端面電極（２４）と下部電極（２６）は無
銀電極から構成されることを要旨とする。前記請求項２
８において、上記端面電極（２４）と下部電極（２６）
はニッケル（Ｎｉ）または炭素（Ｃ）中の一つから構成
されることを要旨とする。前記請求項２０において、上
記電気特性層（３０）は抵抗体から構成されることを要
旨とする。前記請求項３０において、上記抵抗体は酸化
ルテニウム（ＲｕＯ２）から構成されることを要旨とす
る。上記目的を達成するために、請求項３２の発明にあ
っては、チップ部品において、上部面（１２）および互
いに対向する一対の端部面（１４）を有するチップブロ
ック（１０）と、前記チップ部品の上部面（１２）およ
び端部面（１４）に形成される上部電極（２２）並びに
当該チップ部品の端部面（１４）に形成される端面電極
（２４）を有する電極部（２０）と、上記チップブロッ
ク（１０）の上部面（１２）両側に上部電極と接続する
ように形成される電気特性層（３０）と、上記電気特性
層（３０）を保護するように当該電気特性層（３０）の
上側に形成される、少なくとも一層以上の保護層（４
０）と、上記チップブロック（１０） の電極部（２０）
上に形成され、基板（６０）の回路パターン（６２）と
半田付け接続される、少なくとも一層以上の端子電極
（５０）とから構成され、上記上部電極（２２）の表面
には、少なくとも一地点において上記端子電極（５０）
と直接接続される端子接続部分（Ｓ）が形成され、上記
端面電極（２４）は、銀（Ａｇ）が３０重量％以下、キ
ューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）の総含量が０．５重量％以上、その他ガラス材
と樹脂から構成され、上記チップブロック（１０）の下
部面（１６）には上側に端面電極（２４）および端子電
極（５０）が形成される下部電極（２６）が更に形成さ
れ、上記下部電極は銀（Ａｇ）が４０重量％以下、キュ
ーパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）の総含量が２０重量％以上と、その他ガラス材
と樹脂から構成されることを要旨とする。
（２４）の長さ（Ｄ２）は端面電極（２４）のディッピ
ング深さと同一であることを要旨とする。請求項２０に
おいて、上記第１端子接続部分（Ｓ１）はＤ１＞Ｄ２＋
Ｄ３から構成され、ここで、Ｄ３は保護層が上記上部電
極と重なる部分の長さであることを要旨とする。前記請
求項２０において、上記上部電極（２２）は最小限６０
重量％以上の銀（Ａｇ）を含有することを要旨とする。
前記請求項２０において、上記端面電極（２４）は銀
（Ａｇ）が４０重量％以下、キューパーオキサイド（Ｃ
ｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総含量が２０
重量％以上と、その他ガラス材と樹脂から構成されるこ
とを要旨とする。前記請求項２４において、上記端面電
極（２４）のガラス材は最小１０重量％から構成される
ことを要旨とする。前記請求項２０において、上記下部
電極（２６）は銀（Ａｇ）が３０重量％以下、キューパ
ーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃ
ｏ）の総含量が０．５重量％以上、その他ガラス材と樹
脂から構成されることを要旨とする。前記請求項２６に
おいて、上記下部電極（２６）のガラス材は最小３重量
％から構成されることを要旨とする。前記請求項２０に
おいて、上記端面電極（２４）と下部電極（２６）は無
銀電極から構成されることを要旨とする。前記請求項２
８において、上記端面電極（２４）と下部電極（２６）
はニッケル（Ｎｉ）または炭素（Ｃ）中の一つから構成
されることを要旨とする。前記請求項２０において、上
記電気特性層（３０）は抵抗体から構成されることを要
旨とする。前記請求項３０において、上記抵抗体は酸化
ルテニウム（ＲｕＯ２）から構成されることを要旨とす
る。上記目的を達成するために、請求項３２の発明にあ
っては、チップ部品において、上部面（１２）および互
いに対向する一対の端部面（１４）を有するチップブロ
ック（１０）と、前記チップ部品の上部面（１２）およ
び端部面（１４）に形成される上部電極（２２）並びに
当該チップ部品の端部面（１４）に形成される端面電極
（２４）を有する電極部（２０）と、上記チップブロッ
ク（１０）の上部面（１２）両側に上部電極と接続する
ように形成される電気特性層（３０）と、上記電気特性
層（３０）を保護するように当該電気特性層（３０）の
上側に形成される、少なくとも一層以上の保護層（４
０）と、上記チップブロック（１０） の電極部（２０）
上に形成され、基板（６０）の回路パターン（６２）と
半田付け接続される、少なくとも一層以上の端子電極
（５０）とから構成され、上記上部電極（２２）の表面
には、少なくとも一地点において上記端子電極（５０）
と直接接続される端子接続部分（Ｓ）が形成され、上記
端面電極（２４）は、銀（Ａｇ）が３０重量％以下、キ
ューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）の総含量が０．５重量％以上、その他ガラス材
と樹脂から構成され、上記チップブロック（１０）の下
部面（１６）には上側に端面電極（２４）および端子電
極（５０）が形成される下部電極（２６）が更に形成さ
れ、上記下部電極は銀（Ａｇ）が４０重量％以下、キュ
ーパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）の総含量が２０重量％以上と、その他ガラス材
と樹脂から構成されることを要旨とする。
【００１１】
【発明の実施の形態】以下、本発明の構成を詳細に説明
すれば次の通りである。図１は本発明によるチップ抵抗
器を図示する部分切開斜視図であり、図２は本発明のチ
ップ抵抗器の基板の実装状態を図示する断面であり、図
３（Ａ）及び（Ｂ）は本発明のチップ抵抗器において、
端子接続部分Ｓ１，Ｓ２を図示する要部図である。
すれば次の通りである。図１は本発明によるチップ抵抗
器を図示する部分切開斜視図であり、図２は本発明のチ
ップ抵抗器の基板の実装状態を図示する断面であり、図
３（Ａ）及び（Ｂ）は本発明のチップ抵抗器において、
端子接続部分Ｓ１，Ｓ２を図示する要部図である。
【００１２】上記チップ抵抗器１は上部面１２および互
いに対向する一対の端部面１４を有する９６％のアルミ
ナからチップブロック１０と、上記チップブロック１０
の上部面１２両側に形成の上部電極２２および上記チッ
プブロック１０の両側端部面１４に形成される端面電極
２４を設ける電極部２０と、上記チップブロック１０の
上部面１２に形成されて上記上部電極２２に接続され、
チップ抵抗器１の抵抗特性を示す酸化ルテニウム（Ｒｕ
Ｏ２）からなる抵抗体の電気特性層３０と、上記電気特
性層３０を保護するように当該電気特性層３０の上側に
形成される。少なくとも一層以上の保護層４０ａ，４０
ｂおよび上記チップブロック１０の電極部２０上側に形
成され、基板６０の回路パターン６２と半田付けで接続
されてチップ抵抗器１を基板実装可能なるようにする、
少なくとも一層端子電極５０ａ，５０ｂとから構成され
ている。
いに対向する一対の端部面１４を有する９６％のアルミ
ナからチップブロック１０と、上記チップブロック１０
の上部面１２両側に形成の上部電極２２および上記チッ
プブロック１０の両側端部面１４に形成される端面電極
２４を設ける電極部２０と、上記チップブロック１０の
上部面１２に形成されて上記上部電極２２に接続され、
チップ抵抗器１の抵抗特性を示す酸化ルテニウム（Ｒｕ
Ｏ２）からなる抵抗体の電気特性層３０と、上記電気特
性層３０を保護するように当該電気特性層３０の上側に
形成される。少なくとも一層以上の保護層４０ａ，４０
ｂおよび上記チップブロック１０の電極部２０上側に形
成され、基板６０の回路パターン６２と半田付けで接続
されてチップ抵抗器１を基板実装可能なるようにする、
少なくとも一層端子電極５０ａ，５０ｂとから構成され
ている。
【００１３】更に、上記上部電極２２は、少なくとも上
部面１２の両側の一地点から上記端子電極５０と直接接
続される端子接続部分Ｓを設けている。上記端子接続部
分Ｓは、上記チップブロック１０の長さ方向（図３
（Ａ）及び（Ｂ）のＹ方向）に対して略直角の方向に形
成の第１端子接続部分（Ｓ１）または、チップブロック
１０の長さ方向に対して略上記保護層４０の両側（図３
（Ａ）及び（Ｂ）のＸ方向）に形成の第２端子接続部分
（Ｓ２）から構成されるか、その二つの部分Ｓ１，Ｓ２
が同時に形成される。
部面１２の両側の一地点から上記端子電極５０と直接接
続される端子接続部分Ｓを設けている。上記端子接続部
分Ｓは、上記チップブロック１０の長さ方向（図３
（Ａ）及び（Ｂ）のＹ方向）に対して略直角の方向に形
成の第１端子接続部分（Ｓ１）または、チップブロック
１０の長さ方向に対して略上記保護層４０の両側（図３
（Ａ）及び（Ｂ）のＸ方向）に形成の第２端子接続部分
（Ｓ２）から構成されるか、その二つの部分Ｓ１，Ｓ２
が同時に形成される。
【００１４】上記第１端子接続部分Ｓ１はＤ１＞Ｄ２を
満たすように形成され、ここにおいて、Ｄ１は上部電極
の長さ、Ｄ２は端面電極の長さである。図３（Ａ），
（Ｂ）において、図示のように、上部電極２２の長さは
端面電極２４が上部電極２２と重なる長さＤ２より長く
なる。更に、上部電極２２の長さＤ１は端面電極が上部
電極と重なる長さＤ２と上記保護層４０が上部電極２２
と重なる長さＤ３の和より長くなる。即ち、Ｄ１＞Ｄ２
＋Ｄ３から構成される。一方、上記第２接続部分Ｓ２は
Ｈ１＞Ｈ２を満たすように形成され、ここにおいて、Ｈ
１は上部電極の幅、Ｈ２は保護層の幅であり、上記保護
層４０は楕円形に形成されることもある。
満たすように形成され、ここにおいて、Ｄ１は上部電極
の長さ、Ｄ２は端面電極の長さである。図３（Ａ），
（Ｂ）において、図示のように、上部電極２２の長さは
端面電極２４が上部電極２２と重なる長さＤ２より長く
なる。更に、上部電極２２の長さＤ１は端面電極が上部
電極と重なる長さＤ２と上記保護層４０が上部電極２２
と重なる長さＤ３の和より長くなる。即ち、Ｄ１＞Ｄ２
＋Ｄ３から構成される。一方、上記第２接続部分Ｓ２は
Ｈ１＞Ｈ２を満たすように形成され、ここにおいて、Ｈ
１は上部電極の幅、Ｈ２は保護層の幅であり、上記保護
層４０は楕円形に形成されることもある。
【００１５】更に、上部電極２２と電気特性層３０およ
び保護層４０はスクリーン印刷され、上記端面電極２４
はディッピング（dipping）工程で印刷され、上記電極
部２０上に形成される端子電極５０は鍍金工程から形成
される。
び保護層４０はスクリーン印刷され、上記端面電極２４
はディッピング（dipping）工程で印刷され、上記電極
部２０上に形成される端子電極５０は鍍金工程から形成
される。
【００１６】上記上部電極２２は６０重量％以上の銀
（Ａｇ）を含み、上記端面電極２４は銀（Ａｇ）が３０
重量％以下、キューパーオキサイド（ＣｕＯ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）の総含量が０．５重量％以上、
その他ガラス材と樹脂から構成されている。または、上
記端面電極２４は無銀電極から形成することも可能であ
り、上記無銀端面電極２４はニッケル（Ｎｉ）または炭
素（Ｃ）中の一つから形成される。
（Ａｇ）を含み、上記端面電極２４は銀（Ａｇ）が３０
重量％以下、キューパーオキサイド（ＣｕＯ）、鉄（Ｆ
ｅ）、コバルト（Ｃｏ）の総含量が０．５重量％以上、
その他ガラス材と樹脂から構成されている。または、上
記端面電極２４は無銀電極から形成することも可能であ
り、上記無銀端面電極２４はニッケル（Ｎｉ）または炭
素（Ｃ）中の一つから形成される。
【００１７】更に、上記チップブロック１０の下部面１
６には上側の端面電極２４および端子電極５０が形成さ
れる下部電極２６が順次形成されている。上記下部電極
２６は銀（Ａｇ）が４０重量％以下、キューパーオキサ
イド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総含
量が２０重量％以上、その他ガラス材と樹脂から形成さ
れている。または、上記無銀下部電極２６は無銀電極か
ら形成され、ニッケル（Ｎｉ）または炭素（Ｃ）中の一
つから形成される構成である。
６には上側の端面電極２４および端子電極５０が形成さ
れる下部電極２６が順次形成されている。上記下部電極
２６は銀（Ａｇ）が４０重量％以下、キューパーオキサ
イド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総含
量が２０重量％以上、その他ガラス材と樹脂から形成さ
れている。または、上記無銀下部電極２６は無銀電極か
ら形成され、ニッケル（Ｎｉ）または炭素（Ｃ）中の一
つから形成される構成である。
【００１８】以下、本発明のチップ抵抗器の製造方法を
添付した図面により詳しく説明すれば次の通りである。
図４（Ａ）〜図６（Ｂ）は本発明によるチップ抵抗器の
製造方法を説明するための製造工程を図示した模式図で
ある。
添付した図面により詳しく説明すれば次の通りである。
図４（Ａ）〜図６（Ｂ）は本発明によるチップ抵抗器の
製造方法を説明するための製造工程を図示した模式図で
ある。
【００１９】先ず、図４（Ａ）において、図示の通り、
チップ抵抗器１の規格に合わせて多数のチップブロック
１０に切断加工するように横および縦方向に予備ライン
が形成の９６％以上のアルミナ（Ａｌ２Ｏ３）からなる
原板アルミナブロック１０´の下部面１６にチップ抵抗
器１の規格に合わせてＸおよびＹ方向に一定の幅と長さ
に複数の下部電極２６を配列してスクリーン（メッシュ
２５０Ｔ）印刷した後、約６００℃の温度で焼成する。
その際、チップ抵抗器１の製品により下部電極２６を印
刷しないこともある。
チップ抵抗器１の規格に合わせて多数のチップブロック
１０に切断加工するように横および縦方向に予備ライン
が形成の９６％以上のアルミナ（Ａｌ２Ｏ３）からなる
原板アルミナブロック１０´の下部面１６にチップ抵抗
器１の規格に合わせてＸおよびＹ方向に一定の幅と長さ
に複数の下部電極２６を配列してスクリーン（メッシュ
２５０Ｔ）印刷した後、約６００℃の温度で焼成する。
その際、チップ抵抗器１の製品により下部電極２６を印
刷しないこともある。
【００２０】次に、図４（Ｂ）において、図示のよう
に、下部電極２６が印刷されたアルミナブロック１０´
を裏返して、当該下部電極２６の上部面１２にチップ抵
抗器１の規格に合わせて上部電極２２を上記下部電極２
６と同じくスクリーン（メッシュ３０５Ｔ）印刷した
後、約６００℃の焼成処理する。その際、上記上部電極
２２は最小６０重量％以上の銀（Ａｇ）を含んだペース
トを印刷して自体抵抗を低下させる。
に、下部電極２６が印刷されたアルミナブロック１０´
を裏返して、当該下部電極２６の上部面１２にチップ抵
抗器１の規格に合わせて上部電極２２を上記下部電極２
６と同じくスクリーン（メッシュ３０５Ｔ）印刷した
後、約６００℃の焼成処理する。その際、上記上部電極
２２は最小６０重量％以上の銀（Ａｇ）を含んだペース
トを印刷して自体抵抗を低下させる。
【００２１】その際、上記上部電極２２も原板アルミナ
ブロック１０´上に規格により一定位置に複数個が印刷
され、次には図４（Ｂ）の詳細部分において図示の通
り、上記上部電極２２間に互いに電気的に接続するよう
に上記ブロック１０´の上部面１２に抵抗体の電気特性
層３０をスクリーン印刷した後、約８００℃の温度で焼
成処理する。その際、上記抵抗体３０は酸化ルテニウム
（ＲｕＯ２）ペーストを用いたり、抵抗フィルム（resi
stor film）積層させ、またはジャンパー（jumper）抵
抗器の場合には抵抗体３０を上部電極２２のような電極
ペーストで一字形状に上部電極２２と同時に印刷するこ
ともある。
ブロック１０´上に規格により一定位置に複数個が印刷
され、次には図４（Ｂ）の詳細部分において図示の通
り、上記上部電極２２間に互いに電気的に接続するよう
に上記ブロック１０´の上部面１２に抵抗体の電気特性
層３０をスクリーン印刷した後、約８００℃の温度で焼
成処理する。その際、上記抵抗体３０は酸化ルテニウム
（ＲｕＯ２）ペーストを用いたり、抵抗フィルム（resi
stor film）積層させ、またはジャンパー（jumper）抵
抗器の場合には抵抗体３０を上部電極２２のような電極
ペーストで一字形状に上部電極２２と同時に印刷するこ
ともある。
【００２２】そのとき、上部電気特性中、即ち、抵抗体
３０は実質的にチップ抵抗器１の抵抗特性を決定するか
ら、その厚さと印刷された長さおよび幅が重要である。
製造工程時、抵抗体３０を印刷した後、別途のトリミン
グ（trimming）作業を経て抵抗体３０を一部切開してチ
ップ抵抗器１の抵抗値を調整することもできる。
３０は実質的にチップ抵抗器１の抵抗特性を決定するか
ら、その厚さと印刷された長さおよび幅が重要である。
製造工程時、抵抗体３０を印刷した後、別途のトリミン
グ（trimming）作業を経て抵抗体３０を一部切開してチ
ップ抵抗器１の抵抗値を調整することもできる。
【００２３】次に、抵抗体３０の印刷および焼成作業が
完了すれば、上記抵抗体３０を保護するために、その上
側に一定の幅Ｈ２（図３（Ａ），（Ｂ））に保護層４０
をやはりスクリーン印刷した後、約６００℃の温度で焼
成処理する。通常、上記保護層４０はガラス材質を用い
るが、チップ抵抗器１の製品によって少なくとも一層以
上に印刷する。すなわち、通常１，２次の二層の保護層
４０ａ，４０ｂに印刷され、上記二層の保護層４０ａに
部品番号を印刷して２次保護層４０ｂを印刷するとか、
必要に応じては２次保護層４０ｂ上に部品番号を印刷し
た後、他の３次保護層（図示省略）を印刷することもあ
る。
完了すれば、上記抵抗体３０を保護するために、その上
側に一定の幅Ｈ２（図３（Ａ），（Ｂ））に保護層４０
をやはりスクリーン印刷した後、約６００℃の温度で焼
成処理する。通常、上記保護層４０はガラス材質を用い
るが、チップ抵抗器１の製品によって少なくとも一層以
上に印刷する。すなわち、通常１，２次の二層の保護層
４０ａ，４０ｂに印刷され、上記二層の保護層４０ａに
部品番号を印刷して２次保護層４０ｂを印刷するとか、
必要に応じては２次保護層４０ｂ上に部品番号を印刷し
た後、他の３次保護層（図示省略）を印刷することもあ
る。
【００２４】そして、図５（Ａ）および図５（Ｂ）にお
いて、図示の通り、上下部電極２２，２６、抵抗体３０
および保護層４０まで印刷焼成処理すれば、上記アルミ
ナブロック１０´をチップ抵抗器１の規格に合わせて一
旦、幅方向に上述の予備ラインを切断加工して、チップ
抵抗器１の幅方向のブロック１０″が設けられる。その
際、チップ抵抗器１の端部面１４が形成されることによ
り、その端部に上部電極２２および下部電極２６の図中
上側に端面電極２４を形成させるようになる。
いて、図示の通り、上下部電極２２，２６、抵抗体３０
および保護層４０まで印刷焼成処理すれば、上記アルミ
ナブロック１０´をチップ抵抗器１の規格に合わせて一
旦、幅方向に上述の予備ラインを切断加工して、チップ
抵抗器１の幅方向のブロック１０″が設けられる。その
際、チップ抵抗器１の端部面１４が形成されることによ
り、その端部に上部電極２２および下部電極２６の図中
上側に端面電極２４を形成させるようになる。
【００２５】したがって、図５（Ｂ）において、図示の
ように上記幅方向のアルミナブロック（１０″）の端部
部分を溶融電極に一定の深さにディッピング（dippin
g）処理して、結局上記幅方向のアルミナブロック（１
０″）の端部１４に端面電極２４を各々形成させる。次
に詳細に説明する上記端面電極２４は一定の長さＤ２
（図３（Ａ），（Ｂ）参照）に形成させ、これはブロッ
ク（１０″）のディッピング作業時に、そのディッピン
グの深さが長さＤ２と同じになる。
ように上記幅方向のアルミナブロック（１０″）の端部
部分を溶融電極に一定の深さにディッピング（dippin
g）処理して、結局上記幅方向のアルミナブロック（１
０″）の端部１４に端面電極２４を各々形成させる。次
に詳細に説明する上記端面電極２４は一定の長さＤ２
（図３（Ａ），（Ｂ）参照）に形成させ、これはブロッ
ク（１０″）のディッピング作業時に、そのディッピン
グの深さが長さＤ２と同じになる。
【００２６】このとき、図５（Ｂ）において、図示のよ
うに、重要なことは上記端面電極２４が上部電極２２の
全体を覆わずに上部電極２２の、少なくとも一部分が露
出するように端面電極２４を形成させるべきである。こ
のような上部電極２２が露出される端子接続部分Ｓは次
に詳細に説明するが、本発明の特徴である電気信号の完
全な迂回印加（bypass）を可能にするためである。
うに、重要なことは上記端面電極２４が上部電極２２の
全体を覆わずに上部電極２２の、少なくとも一部分が露
出するように端面電極２４を形成させるべきである。こ
のような上部電極２２が露出される端子接続部分Ｓは次
に詳細に説明するが、本発明の特徴である電気信号の完
全な迂回印加（bypass）を可能にするためである。
【００２７】即ち、図３（Ａ）および図３（Ｂ）におい
て、図示のように、上記上部電極２２と端面電極２４間
の端子接続部分Ｓはチップブロック１０の長さおよび幅
方向に形成の第１端子接続部分Ｓ１、第２端子接続部分
Ｓ２または上記第１，第２端子接続部分Ｓ１，Ｓ２が同
時に形成されるが、上記第１端子接続部分（Ｓ１）は、
上部電極２２の長さＤ１が端面電極２４と上部電極２２
と重なる長さＤ２より大きいように形成され、結局上記
Ｄ１−（Ｄ２＋Ｄ３）が端子接続部分となり、上記第２
接続部分Ｓ２は上記電極２２の長さＤ１が端面電極２４
の長さＤ２より大きく、それと同時に上部電極２２の幅
Ｈ１が保護層４０の幅Ｈ２より大きく形成されている。
結局、Ｈ１からＨ２を減算したのが第２端子接続部分Ｓ
２となるものであり、それは次の実施例１においてより
具体的に説明する。
て、図示のように、上記上部電極２２と端面電極２４間
の端子接続部分Ｓはチップブロック１０の長さおよび幅
方向に形成の第１端子接続部分Ｓ１、第２端子接続部分
Ｓ２または上記第１，第２端子接続部分Ｓ１，Ｓ２が同
時に形成されるが、上記第１端子接続部分（Ｓ１）は、
上部電極２２の長さＤ１が端面電極２４と上部電極２２
と重なる長さＤ２より大きいように形成され、結局上記
Ｄ１−（Ｄ２＋Ｄ３）が端子接続部分となり、上記第２
接続部分Ｓ２は上記電極２２の長さＤ１が端面電極２４
の長さＤ２より大きく、それと同時に上部電極２２の幅
Ｈ１が保護層４０の幅Ｈ２より大きく形成されている。
結局、Ｈ１からＨ２を減算したのが第２端子接続部分Ｓ
２となるものであり、それは次の実施例１においてより
具体的に説明する。
【００２８】次に、図６（Ａ）および図６（Ｂ）におい
て、図示のように、幅方向を加工した幅方向のブロック
１０″の長さ方向にチップ抵抗器１の規格に合わせてチ
ップブロック１０に切断加工すればチップ抵抗器１の大
きさに製造される。そのとき、上記各チップブロック１
０の電極部分には鍍金工程を通じて基板６０の回路パタ
ーン６２（図２参照）に半田付け接続されてチップ抵抗
器１の端子の役割をする端子電極５０が形成される。上
記端子電極５０も保護層４０と同じく１，２次に亘って
多層５０ａ，５０ｂ（図２参照）に形成され、そのとき
重要なことは、上記端子電極５０の鍍金時に、上記端子
接続部分Ｓにより上部電極２２と、少なくとも一地点か
ら接続されることである。
て、図示のように、幅方向を加工した幅方向のブロック
１０″の長さ方向にチップ抵抗器１の規格に合わせてチ
ップブロック１０に切断加工すればチップ抵抗器１の大
きさに製造される。そのとき、上記各チップブロック１
０の電極部分には鍍金工程を通じて基板６０の回路パタ
ーン６２（図２参照）に半田付け接続されてチップ抵抗
器１の端子の役割をする端子電極５０が形成される。上
記端子電極５０も保護層４０と同じく１，２次に亘って
多層５０ａ，５０ｂ（図２参照）に形成され、そのとき
重要なことは、上記端子電極５０の鍍金時に、上記端子
接続部分Ｓにより上部電極２２と、少なくとも一地点か
ら接続されることである。
【００２９】したがって、上記端面および下部電極２
４，２６を銀（Ａｇ）が３０および４０重量％以下と、
キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）が０．５および２０重量％以上と、その他ガ
ラス材と樹脂から形成するか、またはニッケル（Ｎ
ｉ）、炭素（Ｃ）中の一つを利用する無銀電極として各
電極２４，２６を形成させる。二層の端子電極５０の場
合、第１端子電極５０ａは鍍金工程を通じてニッケル
（Ｎｉ）から形成される。第２端子電極５０ｂは錫（Ｓ
ｎ）と鉛（Ｐｂ）をもって薄膜鍍金すれば、次の実施例
１，２において、詳しく説明することであるが、上記端
面および下部電極２４，２６は伝導性の優れた銀の使用
が至って少なかったり、または無いようになり、結局自
体抵抗が高くなる。しかしながら、上述したように、上
部電極２２に形成の端子接続部分Ｓにより、端子電極５
０に印加された電気信号が６０重量％以上の銀を含有す
る上部電極２２を通じて完全に迂回印加される。結局、
チップ抵抗器１の抵抗特性は一定であり、それは高価な
銀を用いる必要がないから製造費用を節減させるのであ
る。
４，２６を銀（Ａｇ）が３０および４０重量％以下と、
キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）が０．５および２０重量％以上と、その他ガ
ラス材と樹脂から形成するか、またはニッケル（Ｎ
ｉ）、炭素（Ｃ）中の一つを利用する無銀電極として各
電極２４，２６を形成させる。二層の端子電極５０の場
合、第１端子電極５０ａは鍍金工程を通じてニッケル
（Ｎｉ）から形成される。第２端子電極５０ｂは錫（Ｓ
ｎ）と鉛（Ｐｂ）をもって薄膜鍍金すれば、次の実施例
１，２において、詳しく説明することであるが、上記端
面および下部電極２４，２６は伝導性の優れた銀の使用
が至って少なかったり、または無いようになり、結局自
体抵抗が高くなる。しかしながら、上述したように、上
部電極２２に形成の端子接続部分Ｓにより、端子電極５
０に印加された電気信号が６０重量％以上の銀を含有す
る上部電極２２を通じて完全に迂回印加される。結局、
チップ抵抗器１の抵抗特性は一定であり、それは高価な
銀を用いる必要がないから製造費用を節減させるのであ
る。
【００３０】このとき、上記端面電極２４の銀の含有量
によるその他の成分を表１として示せば次の通りであ
る。
によるその他の成分を表１として示せば次の通りであ
る。
【表１】
そして、上記下部電極２６の銀含有量によるその他の成
分を表として示せば次の通りである。
分を表として示せば次の通りである。
【表２】
上記表１，２において、分かるように、端面電極２４お
よび下部電極２６はチップ抵抗器１の製品特性により銀
含有量を調整可能であり、上述の通り、無銀電極でも用
いられるが、好ましくは含有量を減らして製造費用を削
減する。また、製品の特性により各成分を調整使用し、
殊に上記表１，２から分かるように、既存の端面および
下部電極２４，２６に含まれた鉛（Ｐｂ）を全く用いず
人体を害する要因を取除き済みとなっており、更に、上
記端面電極２４がディッピング印刷され、下部電極２６
はスクリーン印刷されてガラス材の含有量において差異
がある。
よび下部電極２６はチップ抵抗器１の製品特性により銀
含有量を調整可能であり、上述の通り、無銀電極でも用
いられるが、好ましくは含有量を減らして製造費用を削
減する。また、製品の特性により各成分を調整使用し、
殊に上記表１，２から分かるように、既存の端面および
下部電極２４，２６に含まれた鉛（Ｐｂ）を全く用いず
人体を害する要因を取除き済みとなっており、更に、上
記端面電極２４がディッピング印刷され、下部電極２６
はスクリーン印刷されてガラス材の含有量において差異
がある。
【００３１】一方、図７において図示のように、完全な
迂回印加が可能なチップ抵抗器１の抵抗特性を回路図に
基づいて追って説明すれば、上部電極２２の自体抵抗値
Ｒ２２が至って低ければ、端面および下部電極２４，２
６の自体抵抗値Ｒ２４，Ｒ２６が高くても、即ち、上述
のように上部電極２２上に端子接続部分Ｓを形成させて
端面電極２４および下部電極２６を、３０および４０重
量％以下の銀またはニッケルまたは炭素等の無銀電極か
ら形成させたとすれば、全体の抵抗特性は次の式を満た
す。
迂回印加が可能なチップ抵抗器１の抵抗特性を回路図に
基づいて追って説明すれば、上部電極２２の自体抵抗値
Ｒ２２が至って低ければ、端面および下部電極２４，２
６の自体抵抗値Ｒ２４，Ｒ２６が高くても、即ち、上述
のように上部電極２２上に端子接続部分Ｓを形成させて
端面電極２４および下部電極２６を、３０および４０重
量％以下の銀またはニッケルまたは炭素等の無銀電極か
ら形成させたとすれば、全体の抵抗特性は次の式を満た
す。
【数１】
このとき、Ｒ５０，Ｒ２４，Ｒ２６＞０であり、ここに
おいて、Ｒ２２，Ｒ２４，Ｒ２６，Ｒ５０は上部、端部
面下部および端子電極の抵抗値であり、したがって、次
の式を満たす。
おいて、Ｒ２２，Ｒ２４，Ｒ２６，Ｒ５０は上部、端部
面下部および端子電極の抵抗値であり、したがって、次
の式を満たす。
【数２】
それは分母が分子より大きいからであり、並列回路にお
いて全体抵抗ＲＴＯＴ ＡＬはＲ５０に１より小さい数が
乗じられるから、Ｒ２４，Ｒ２６の自体抵抗値が大きく
ても全体抵抗ＲＴＯＴＡＬ＝Ｒ５０＋Ｒ２２≒Ｒ２２の
条件となる。結局、端子電極５０と上部電極２２が直接
接続できるものとすれば即ち、端子接続部分Ｓを構成す
るものとなれば、上部電極２２だけを高価な銀を用いて
残余の電極部分などは抵抗値を引き下げるための高価な
銀を用いる必要がなくなるようになる。
いて全体抵抗ＲＴＯＴ ＡＬはＲ５０に１より小さい数が
乗じられるから、Ｒ２４，Ｒ２６の自体抵抗値が大きく
ても全体抵抗ＲＴＯＴＡＬ＝Ｒ５０＋Ｒ２２≒Ｒ２２の
条件となる。結局、端子電極５０と上部電極２２が直接
接続できるものとすれば即ち、端子接続部分Ｓを構成す
るものとなれば、上部電極２２だけを高価な銀を用いて
残余の電極部分などは抵抗値を引き下げるための高価な
銀を用いる必要がなくなるようになる。
【００３２】以下、実際チップ抵抗器をサンプリングし
てその抵抗特性を測定した実施例１，２は次の通りであ
る。 （実施例１）本実施例１は、３２１６チップ抵抗器即
ち、３．２×１．６ｍｍの大きさと最大０．０５Ωの抵
抗規格を有するチップ抵抗器１について実施した。
てその抵抗特性を測定した実施例１，２は次の通りであ
る。 （実施例１）本実施例１は、３２１６チップ抵抗器即
ち、３．２×１．６ｍｍの大きさと最大０．０５Ωの抵
抗規格を有するチップ抵抗器１について実施した。
【００３３】９６％のアルミナブロック１０´の下部面
１６に多数の下部電極２６を０．３５×１．１５ｍｍの
大きさにメッシュ３０５Ｔを利用して電極ペーストを印
刷した後、大略６００℃の温度において焼成する。それ
から、上記アルミナブロック１０´を裏返して上部面１
２にチップ抵抗器の規格に合わせて下部電極２６のよう
なスクリーン印刷方法により０．８５×１．１５ｍｍの
大きさに上部電極２２を印刷および焼成した。
１６に多数の下部電極２６を０．３５×１．１５ｍｍの
大きさにメッシュ３０５Ｔを利用して電極ペーストを印
刷した後、大略６００℃の温度において焼成する。それ
から、上記アルミナブロック１０´を裏返して上部面１
２にチップ抵抗器の規格に合わせて下部電極２６のよう
なスクリーン印刷方法により０．８５×１．１５ｍｍの
大きさに上部電極２２を印刷および焼成した。
【００３４】次に、アルミナブロック１０´の上部面１
２に上記上部電極２２と互いに接続するように酸化ルテ
ニウムペーストの抵抗体をメッシュ網２５０Ｔを利用し
て１．９×１．０ｍｍ、厚さ、１８μｍにスクリーン印
刷後、約８００℃以下の温度で焼成する。その上部に１
次保護層４０ａをメッシュ網３０５Ｔで２×１．２ｍ
ｍ、厚さ１６μｍにスクリーン印刷し、その上部に２次
保護層４０ｂをメッシュ網Ｔ３０５で２．２×１．２９
８５ｍｍ、厚さ２７から３０μｍに印刷して大略６００
℃の温度で焼成した。
２に上記上部電極２２と互いに接続するように酸化ルテ
ニウムペーストの抵抗体をメッシュ網２５０Ｔを利用し
て１．９×１．０ｍｍ、厚さ、１８μｍにスクリーン印
刷後、約８００℃以下の温度で焼成する。その上部に１
次保護層４０ａをメッシュ網３０５Ｔで２×１．２ｍ
ｍ、厚さ１６μｍにスクリーン印刷し、その上部に２次
保護層４０ｂをメッシュ網Ｔ３０５で２．２×１．２９
８５ｍｍ、厚さ２７から３０μｍに印刷して大略６００
℃の温度で焼成した。
【００３５】そして、そのアルミナブロック１０´を幅
方向にチップ抵抗１の長さに合わせ切端加工した後、上
記切断のブロック（１０″）の端部を溶融電極にディッ
ピング処理して０．２ｍｍの深さ、即ち端面電極２４を
０．２ｍｍの長さに形成した。 したがって、上記上部
電極２２上には０．２ｍｍの端子接続部分Ｓを形成し、
次に上記幅方向のブロック１０″を長さ方向に各々切断
して上記各電極２２，２４，２６の上部に鍍金作業から
端子電極５０を２次に亘って各々形成した。
方向にチップ抵抗１の長さに合わせ切端加工した後、上
記切断のブロック（１０″）の端部を溶融電極にディッ
ピング処理して０．２ｍｍの深さ、即ち端面電極２４を
０．２ｍｍの長さに形成した。 したがって、上記上部
電極２２上には０．２ｍｍの端子接続部分Ｓを形成し、
次に上記幅方向のブロック１０″を長さ方向に各々切断
して上記各電極２２，２４，２６の上部に鍍金作業から
端子電極５０を２次に亘って各々形成した。
【００３６】（比較例）次に、上記チップ抵抗器１の下
部電極２６を測定位置として、上部電極２２に端子接続
部分Ｓを有する本発明のチップ抵抗器１と従来のチップ
抵抗器１００の抵抗特性を１５個のチップ抵抗器をサン
プリングして測定した比較例を次の表１において表せば
次の通りである。
部電極２６を測定位置として、上部電極２２に端子接続
部分Ｓを有する本発明のチップ抵抗器１と従来のチップ
抵抗器１００の抵抗特性を１５個のチップ抵抗器をサン
プリングして測定した比較例を次の表１において表せば
次の通りである。
【００３７】
【表３】
したがって、上記表３から、分かるように、チップ抵抗
器１の上部電極２２に露出面Ｓ（図示せず）がある場
合、端面および下部電極２４，２６の銀を、３０および
４０重量％以下に形成させた自体抵抗値の平均が２０．
９ＫΩであり、従来の露出部分Ｓのない大量の銀を含有
の端面電極および下部電極の従来のチップ抵抗器１００
の自体抵抗の平均値は０．０４７９Ωである。一方、本
発明におけるチップ抵抗器１の抵抗値は上述の通り端子
電極５０が上部電極２２に直接接続され電気信号の完全
な迂回印加により、チップ抵抗器１００の平均抵抗値
０．０２９１３Ωより低い０．０２５９５Ωの抵抗特性
を示すことを知ることができる。 結局、端面電極２２
と下部電極２６に銀を少なくまたは用いないから自体抵
抗が高くともチップ抵抗器１の抵抗特性は安定に表れる
ことを知ることができ、本発明のチップ抵抗器１を用い
れば、大略３２１６チップ抵抗器の月に数百万ウォンの
原価を節減し得る事を知ることができる。
器１の上部電極２２に露出面Ｓ（図示せず）がある場
合、端面および下部電極２４，２６の銀を、３０および
４０重量％以下に形成させた自体抵抗値の平均が２０．
９ＫΩであり、従来の露出部分Ｓのない大量の銀を含有
の端面電極および下部電極の従来のチップ抵抗器１００
の自体抵抗の平均値は０．０４７９Ωである。一方、本
発明におけるチップ抵抗器１の抵抗値は上述の通り端子
電極５０が上部電極２２に直接接続され電気信号の完全
な迂回印加により、チップ抵抗器１００の平均抵抗値
０．０２９１３Ωより低い０．０２５９５Ωの抵抗特性
を示すことを知ることができる。 結局、端面電極２２
と下部電極２６に銀を少なくまたは用いないから自体抵
抗が高くともチップ抵抗器１の抵抗特性は安定に表れる
ことを知ることができ、本発明のチップ抵抗器１を用い
れば、大略３２１６チップ抵抗器の月に数百万ウォンの
原価を節減し得る事を知ることができる。
【００３８】（実施例２）本実施例２は端面および下部
電極２４，２６に銀を含有しない無銀電極と銀を多量に
含有した場合の端子接続部分Ｓのないチップ抵抗器の抵
抗特性を比較した。（比較例）このとき、上記実施例１
と下部電極２６が測定位置であり、１５個のチップ抵抗
器をサンプリング測定し、但し、１６０８チップ抵抗器
（１．６×０．８ｍｍ）について実施し、その結果を表
４として示せば次の通りである。
電極２４，２６に銀を含有しない無銀電極と銀を多量に
含有した場合の端子接続部分Ｓのないチップ抵抗器の抵
抗特性を比較した。（比較例）このとき、上記実施例１
と下部電極２６が測定位置であり、１５個のチップ抵抗
器をサンプリング測定し、但し、１６０８チップ抵抗器
（１．６×０．８ｍｍ）について実施し、その結果を表
４として示せば次の通りである。
【００３９】
【表４】
上記４において分かるように、端子接続部分Ｓがなく銀
を含有しない端面２４および下部電極２６を有するチッ
プ抵抗器の自体抵抗の平均値は９４５Ωである。結局、
チップ抵抗器１の抵抗特性が従来の０．０２９１３Ωに
比して相当高い１．７６２６７Ωなることが分かる。そ
れは、自体抵抗が高いと同時に、端子接続部分Ｓが無い
場合は、電気信号の迂回印加が遮断されて不安定であり
相当高い部品抵抗値を示す。
を含有しない端面２４および下部電極２６を有するチッ
プ抵抗器の自体抵抗の平均値は９４５Ωである。結局、
チップ抵抗器１の抵抗特性が従来の０．０２９１３Ωに
比して相当高い１．７６２６７Ωなることが分かる。そ
れは、自体抵抗が高いと同時に、端子接続部分Ｓが無い
場合は、電気信号の迂回印加が遮断されて不安定であり
相当高い部品抵抗値を示す。
【００４０】これにより、端部および下部電極２４，２
６に銀を殆ど用いなくとも上部電極２２の一地点から端
子電極５０が直接接続される端子接続部分Ｓを有するよ
うに成した場合には、上部電極を取除いた残余の電極部
分に高価な銀を用いなくともチップ抵抗器１の製造費用
を尚一層節減されることを知ることができる。
６に銀を殆ど用いなくとも上部電極２２の一地点から端
子電極５０が直接接続される端子接続部分Ｓを有するよ
うに成した場合には、上部電極を取除いた残余の電極部
分に高価な銀を用いなくともチップ抵抗器１の製造費用
を尚一層節減されることを知ることができる。
【００４１】
【発明の効果】このように本発明のチップ部品によれ
ば、チップブロックの上部面に印刷される上部電極に端
子電極と直接接続される端子接続面を必ず形成させ電気
信号の迂回印加を可能なるように成し、それにより、抵
抗体と直接接続される上部電極を取除いた残余の端面電
極、下部電極および端子電極の銀含有量を最小化しても
チップ抵抗器の抵抗特性は一定に保たれ、結局チップ抵
抗器の製造原価を節約できる効果がある。本発明は特定
の実施例に係わり図示し説明したが、特許請求の範囲に
より設けられる本発明の精神や分野を外れない限度内に
おいて、本発明が多様に改造および変化し得るというこ
とを当業界において通常の知識を有する者は容易に知る
ことができるということを明かしておきたい。
ば、チップブロックの上部面に印刷される上部電極に端
子電極と直接接続される端子接続面を必ず形成させ電気
信号の迂回印加を可能なるように成し、それにより、抵
抗体と直接接続される上部電極を取除いた残余の端面電
極、下部電極および端子電極の銀含有量を最小化しても
チップ抵抗器の抵抗特性は一定に保たれ、結局チップ抵
抗器の製造原価を節約できる効果がある。本発明は特定
の実施例に係わり図示し説明したが、特許請求の範囲に
より設けられる本発明の精神や分野を外れない限度内に
おいて、本発明が多様に改造および変化し得るというこ
とを当業界において通常の知識を有する者は容易に知る
ことができるということを明かしておきたい。
【図１】本発明によるチップ抵抗器を図示の部分切開斜
視図である。
視図である。
【図２】本発明のチップ抵抗器の基板実装態様を図示の
断面図である。
断面図である。
【図３】本発明のチップ抵抗器において、端子接続部分
Ｓ１，Ｓ２を図示の要部平面図である。
Ｓ１，Ｓ２を図示の要部平面図である。
【図４】本発明によるチップ抵抗器の製造順序を図示の
概略斜視図である。
概略斜視図である。
【図５】本発明によるチップ抵抗器の製造順序を図示の
概略斜視図である。
概略斜視図である。
【図６】本発明によるチップ抵抗器の製造順序を図示の
概略斜視図である。
概略斜視図である。
【図７】本発明の電気信号の迂回印加が可能なチップ抵
抗器の抵抗特性を図示の回路図である。
抗器の抵抗特性を図示の回路図である。
【図８】従来のチップ抵抗器を図示の斜視図である。
【図９】従来のチップ抵抗器を図示する図８のIXA−IXA
およびIXB−IXB線端面図である。
およびIXB−IXB線端面図である。
【符号の説明】
１ チップ抵抗器
１０ チップブロック
２０ 電極部
２２ 上部電極
２４ 端面電極
２６ 下部電極
３０ 抵抗体
４０ 保護層
５０ 端子電極
Ｓ 端子接続部分
Claims (32)
- 【請求項１】 チップ部品において、 上部面（１２）および互いに対向する一対の端部面（１
４）を有するチップブロック（１０）と、 前記チップ部品の上部面（１２）および端部面（１４）
に形成される上部電極（２２）並びに当該チップ部品の
端部面（１４）に形成される端面電極（２４）を有する
電極部（２０）と、 上記チップブロック（１０）の上部面（１２）両側に上
部電極と接続するように形成される電気特性層（３０）
と、 上記電気特性層（３０）を保護するように当該電気特性
層（３０）の上側に形成される、少なくとも一層以上の
保護層（４０）と、 上記チップブロック（１０）の電極部（２０）上に形成
され、基板（６０）の回路パターン（６２）と半田付け
接続される、少なくとも一層以上の端子電極（５０）と
から構成され、 上記上部電極（２２）の表面には、少なくとも一地点に
おいて上記端子電極（５０）と直接接続される端子接続
部分（Ｓ）が形成され、上記上部電極（２２）の端子接続部分（Ｓ）は、上記チ
ップブロック（１０）の長さ方向に対して略直角の方向
に形成される第１端子接続部分（Ｓ１）および略上記保
護層（４０）の両側に形成される第２端子接続部分（Ｓ
２）から構成され、 上記第１端子接続部分（Ｓ１）はＤ１＞Ｄ２、上記第２
端子接続部分（Ｓ２）はＨ１＞Ｈ２から構成され、ここ
で、Ｄ１は上部電極の長さ、Ｄ２は端面電極と上部電極
が重なる長さ、Ｈ１は上部電極の幅、Ｈ２は保護層の幅
である ことを特徴とするチップ部品。 - 【請求項２】 請求項１において、上記第１端子接続部
分（Ｓ１）はＤ１＞Ｄ２＋Ｄ３から構成され、ここで、
Ｄ３は保護層が上記上部電極と重なる部分の長さである
ことを特徴とするチップ部品。 - 【請求項３】 請求項１において、上記保護層（４０）
は楕円形から構成されることを特徴とするチップ部品。 - 【請求項４】 請求項１において、上記電気特性層（３
０）は抵抗体から構成されることを特徴とするチップ部
品。 - 【請求項５】 請求項４において、上記抵抗体は酸化ル
テニウム（ＲｕＯ２）から構成されることを特徴とする
チップ部品。 - 【請求項６】 請求項１において、上記上部電極（２
２）、電気特性層（３０）および保護層（４０）はスク
リーン印刷されることを特徴とするチップ部品。 - 【請求項７】 請求項１において、上記端面電極（２
４）はディッピング工程により形成されることを特徴と
するチップ部品。 - 【請求項８】 請求項１において、上記端子電極（５
０）は鍍金形成することを特徴とするチップ部品。 - 【請求項９】 請求項１において、上記上部電極（２
２）は６０重量％以上の銀（Ａｇ）を含むことを特徴と
するチップ部品。 - 【請求項１０】 請求項１において、上記端面電極（２
４）は銀（Ａｇ）が３０重量％以下と、キューパーオキ
サイド（ＣｕＯ）、鉄（Ｆｅ）、コバルト（Ｃｏ）の総
含量が０．５重量％以上と、その他ガラス材と樹脂から
構成されることを特徴とするチップ部品。 - 【請求項１１】 請求項１０において、上記端面電極
（２４）のガラス材は最小１０重量％から構成されるこ
とを特徴とするチップ部品。 - 【請求項１２】 請求項１において、上記端面電極（２
４）は無銀電極から構成されることを特徴とするチップ
部品。 - 【請求項１３】 請求項１２において、上記無銀端面電
極（２４）はニッケル（Ｎｉ）または炭素（Ｃ）中の一
つから構成されることを特徴とするチップ部品。 - 【請求項１４】 請求項１において、上記チップブロッ
ク（１０）の下部面（１６）には上側に端面電極（２
４）および端子電極（５０）が形成される下部電極（２
６）が順次形成されることを特徴とするチップ部品。 - 【請求項１５】 請求項１４において、上記下部電極
（２６）は銀（Ａｇ）が４０重量％以下と、 キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の総含量が２０重量％以上と、 その他ガラス材と樹脂から構成されることを特徴とする
チップ部品。 - 【請求項１６】 請求項１５において、上記下部電極
（２６）のガラス材は最小３重量％から構成されること
を特徴とするチップ部品。 - 【請求項１７】 請求項１４において、上記下部電極
（２６）は無銀電極から構成されることを特徴とするチ
ップ部品。 - 【請求項１８】 請求項１７において、上記無銀下部電
極（２６）はニッケル（Ｎｉ）または炭素（Ｃ）中の一
つから構成されることを特徴とするチップ部品。 - 【請求項１９】 請求項１において、上記チップブロッ
ク（１０）は９６重量％のアルミナ（Ａｌ２Ｏ３）から
構成されることを特徴とするチップ部品。 - 【請求項２０】 チップ部品製造方法において、 原板のアルミナブロック（１０´）を設ける段階と、 上記原板のアルミナブロック（１０´）の下部面（１
６）にチップ抵抗器の規格に合わせて下部電極（２６）
を配列してスクリーン印刷および焼成する段階と、 上記アルミナブロック（１０´）を裏返して当該アルミ
ナブロック（１０´）の上部面（１２）にチップ抵抗器
の規格に合わせて一定幅（Ｈ１）および長さ（Ｄ１）に
複数の上部電極（２２）を配列してスクリーン印刷およ
び焼成する段階と、 上記上部電極（２２）と接続するように上記アルミナブ
ロック（１０´）の上部面（１２）に電気特性層（３
０）を印刷および焼成する段階と、 上記電気特性層（３０）を保護するように当該電気特性
層（３０）の上側にガラス材からなる、少なくとも一層
以上の保護層（４０）を一定幅（Ｈ２）に印刷および焼
成する段階と、 上記アルミナブロック（１０´）を幅方向に切断加工し
てアルミナブロック（１０″）の両側に対向する一対の
端部面（１４）を設け、上記上部電極（２２） 上にチッ
プブロック（１０）の長さ方向に対して略直角の方向に
Ｄ１＞Ｄ２を満たすよう形成される第１端子接続部分
（Ｓ１）および略上記保護層（４０）の両端にＨ１＞Ｈ
２を満たすよう形成される第２端子接続部分（Ｓ２）か
ら構成され、ここでＤ１は上部電極の長さ、Ｄ２は端面
電極が上部電極と重なる部分の長さ、Ｈ１は上部電極の
幅、Ｈ２は保護層の幅である、端子接続部分（Ｓ）が形
成されるように上記ブロック（１０″）の端部面（１
４）に一定の長さ（Ｄ２）からなる端面電極（２４）を
ディッピング（dipping）作業により印刷および焼成す
る段階と、 上記幅方向のブロック（１０″）を長さ方向に切断加工
してチップブロック（１０）の大きさで設け、上記各電
極（２２）（２４）（２６）の上側に、少なくとも一層
以上の端子電極（５０）が上記端子接続部分（Ｓ）を通
じて、少なくとも一地点において上部（２２）と直接接
続するように鍍金作業から形成する段階と、 から構成されることを特徴とするチップ部品の製造方
法。 - 【請求項２１】 請求項２０において、上記端面電極
（２４）の長さ（Ｄ２）は端面電極（２４）のディッピ
ング深さと同一であることを特徴とするチップ部品の製
造方法。 - 【請求項２２】 請求項２０において、上記第１端子接
続部分（Ｓ１）はＤ１＞Ｄ２＋Ｄ３から構成され、ここ
で、Ｄ３は保護層が上記上部電極と重なる部分の長さで
あることを特徴とするチップ部品の製造方法。 - 【請求項２３】 請求項２０において、上記上部電極
（２２）は最小限６０重量％以上の銀（Ａｇ）を含有す
ることを特徴とするチップ部品の製造方法。 - 【請求項２４】 請求項２０において、上記端面電極
（２４）は銀（Ａｇ）が３０重量％以下、 キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の総含量が０．５重量％以上、 その他ガラス材と樹脂から構成されることを特徴とする
チップ部品の製造方法。 - 【請求項２５】 請求項２４において、上記端面電極
（２４）のガラス材は最小１０重量％から構成されるこ
とを特徴とするチップ部品の製造方法。 - 【請求項２６】 請求項２０において、上記下部電極
（２６）は銀（Ａｇ）が４０重量％以下、 キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の総含量が２０重量％以上と、 その他ガラス材と樹脂から構成されることを特徴とする
チップ部品の製造方法。 - 【請求項２７】 請求項２６において、上記下部電極
（２６）のガラス材は最小３重量％から構成されること
を特徴とするチップ部品の製造方法。 - 【請求項２８】 請求項２０において、上記端面電極
（２４）と下部電極（２６）は無銀電極から構成される
ことを特徴とするチップ部品の製造方法。 - 【請求項２９】 請求項２８において、上記無銀端面電
極（２４）と無銀下部電極（２６）はニッケル（Ｎｉ）
または炭素（Ｃ）中の一つから構成されることを特徴と
するチップ部品の製造方法。 - 【請求項３０】 請求項２０において、上記電気特性層
（３０）は抵抗体から構成されることを特徴とするチッ
プ部品の製造方法。 - 【請求項３１】 請求項３０において、上記抵抗体は酸
化ルテニウム（ＲｕＯ２）から構成されることを特徴と
するチップ部品の製造方法。 - 【請求項３２】 チップ部品において、 上部面（１２）および互いに対向する一対の端部面（１
４）を有するチップブロック（１０）と、 前記チップ部品の上部面（１２）および端部面（１４）
に形成される上部電極（２２）並びに当該チップ部品の
端部面（１４）に形成される端面電極（２４）を有する
電極部（２０）と、 上記チップブロック（１０）の上部面（１２）両側に上
部電極と接続するように形成される電気特性層（３０）
と、 上記電気特性層（３０）を保護するように当該電気特性
層（３０）の上側に形成される、少なくとも一層以上の
保護層（４０）と、 上記チップブロック（１０）の電極部（２０）上に形成
され、基板（６０）の回路パターン（６２）と半田付け
接続される、少なくとも一層以上の端子電極（５０）と
から構成され、 上記上部電極（２２）の表面には、少なくとも一地点に
おいて上記端子電極（５０）と直接接続される端子接続
部分（Ｓ）が形成され、 上記端面電極（２４）は、 銀（Ａｇ）が３０重量％以下、 キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の総含量が０．５重量％以上、 その他ガラス材と樹脂から構成され、 上記チップブロック（１０）の下部面（１６）には上側
に端面電極（２４）および端子電極（５０）が形成され
る下部電極（２６）が更に形成され、上記下部電極は銀
（Ａｇ）が４０重量％以下、 キューパーオキサイド（ＣｕＯ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の総含量が２０重量％以上と、 その他ガラス材と樹脂から構成されることを特徴とする
チップ部品。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19990002499 | 1999-01-27 | ||
| KR1999-2499 | 1999-01-27 | ||
| KR1019990038950A KR100328255B1 (ko) | 1999-01-27 | 1999-09-13 | 칩 부품 및 그 제조방법 |
| KR1999-38950 | 1999-09-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223301A JP2000223301A (ja) | 2000-08-11 |
| JP3462438B2 true JP3462438B2 (ja) | 2003-11-05 |
Family
ID=26634641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32544999A Expired - Fee Related JP3462438B2 (ja) | 1999-01-27 | 1999-11-16 | チップ部品およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6359546B1 (ja) |
| JP (1) | JP3462438B2 (ja) |
| KR (1) | KR100328255B1 (ja) |
| TW (1) | TW445509B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077500A (ja) * | 1999-06-30 | 2001-03-23 | Murata Mfg Co Ltd | 電子部品、誘電体フィルタ、誘電体デュプレクサ、および電子部品の製造方法 |
| KR100501559B1 (ko) * | 2000-08-30 | 2005-07-18 | 마쯔시다덴기산교 가부시키가이샤 | 저항기 및 그 제조 방법 |
| JP2002222701A (ja) * | 2001-01-25 | 2002-08-09 | Matsushita Electric Ind Co Ltd | チップ状電子部品およびチップ抵抗器 |
| WO2003046934A1 (fr) * | 2001-11-28 | 2003-06-05 | Rohm Co.,Ltd. | Pave resisitf et procede de fabrication correspondant |
| JP2004253467A (ja) * | 2003-02-18 | 2004-09-09 | Rohm Co Ltd | チップ抵抗器 |
| JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
| CN100562949C (zh) * | 2003-05-08 | 2009-11-25 | 松下电器产业株式会社 | 电子部件及其制造方法 |
| KR20080027951A (ko) * | 2005-08-18 | 2008-03-28 | 로무 가부시키가이샤 | 칩 저항기 |
| US8208266B2 (en) * | 2007-05-29 | 2012-06-26 | Avx Corporation | Shaped integrated passives |
| JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
| JP6134507B2 (ja) * | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| JP6262458B2 (ja) | 2013-07-17 | 2018-01-17 | ローム株式会社 | チップ抵抗器、チップ抵抗器の実装構造 |
| KR20170073400A (ko) * | 2015-12-18 | 2017-06-28 | 삼성전기주식회사 | 저항 소자 및 그 실장 기판 |
| US10379654B2 (en) * | 2016-07-12 | 2019-08-13 | Advense Technology Inc. | Nanocomposite sensing material |
| KR101941752B1 (ko) * | 2016-12-21 | 2019-01-23 | 내셔널 청쿵 유니버시티 | 알루미늄 말단 전극을 사용한 칩 저항기의 제조 방법 |
| JP7117114B2 (ja) * | 2018-03-05 | 2022-08-12 | ローム株式会社 | チップ抵抗器 |
| JP7117116B2 (ja) * | 2018-03-13 | 2022-08-12 | ローム株式会社 | チップ抵抗器 |
| KR102747221B1 (ko) * | 2020-11-30 | 2024-12-31 | 삼성전기주식회사 | 칩 저항기 |
| JP7568530B2 (ja) * | 2021-01-29 | 2024-10-16 | Koa株式会社 | チップ部品 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4510179A (en) * | 1981-08-18 | 1985-04-09 | Matsushita Electric Industrial Co., Ltd. | Electrode on heat-resisting and isolating substrate and the manufacturing process for it |
| NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
| JPS61210601A (ja) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | チツプ抵抗器 |
| JPS648601A (en) * | 1987-07-01 | 1989-01-12 | Fujitsu Ltd | Manufacture of electrode layer of chip resistance for surface mounting |
| JPH071724B2 (ja) * | 1989-02-25 | 1995-01-11 | 三菱マテリアル株式会社 | チップ型固定抵抗器の製造方法 |
| JPH03110803A (ja) * | 1989-09-26 | 1991-05-10 | Sumitomo Metal Mining Co Ltd | チップ抵抗器の製造方法 |
| JP3110803B2 (ja) | 1990-07-20 | 2000-11-20 | 株式会社リコー | ブック原稿のページめくり装置 |
| JPH0521205A (ja) * | 1991-07-09 | 1993-01-29 | Noritake Co Ltd | 角板形チツプ固定抵抗器 |
| US5379017A (en) * | 1993-10-25 | 1995-01-03 | Rohm Co., Ltd. | Square chip resistor |
| JP3637124B2 (ja) * | 1996-01-10 | 2005-04-13 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
| JPH09246001A (ja) * | 1996-03-08 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 抵抗組成物およびこれを用いた抵抗器 |
| DE69715091T2 (de) * | 1996-05-29 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Widerstand für Oberflächenmontage |
| WO1997050094A1 (fr) * | 1996-06-25 | 1997-12-31 | Hokuriku Electric Industry Co., Ltd. | Resistance pastille a faible resistance |
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
| JP3756612B2 (ja) * | 1997-03-18 | 2006-03-15 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
| JPH11195505A (ja) * | 1997-12-26 | 1999-07-21 | E I Du Pont De Nemours & Co | 厚膜抵抗体及びその製造方法 |
| TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Industrial Co Ltd | Resistor and its manufacturing method |
-
1999
- 1999-09-13 KR KR1019990038950A patent/KR100328255B1/ko not_active Expired - Fee Related
- 1999-11-09 US US09/436,822 patent/US6359546B1/en not_active Expired - Lifetime
- 1999-11-11 TW TW088119725A patent/TW445509B/zh not_active IP Right Cessation
- 1999-11-16 JP JP32544999A patent/JP3462438B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-05 US US09/730,240 patent/US20010000215A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20010000215A1 (en) | 2001-04-12 |
| KR100328255B1 (ko) | 2002-03-16 |
| TW445509B (en) | 2001-07-11 |
| US6359546B1 (en) | 2002-03-19 |
| JP2000223301A (ja) | 2000-08-11 |
| KR20000052325A (ko) | 2000-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3462438B2 (ja) | チップ部品およびその製造方法 | |
| JP7382451B2 (ja) | チップ抵抗器 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP2001143903A (ja) | 抵抗器およびその製造方法 | |
| JP2002064003A (ja) | チップ抵抗器及びその製造方法 | |
| JP4081873B2 (ja) | 抵抗器およびその製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2000340413A5 (ja) | ||
| JP7602912B2 (ja) | ネットワークチップ抵抗器 | |
| JP2006019323A (ja) | 抵抗組成物、チップ抵抗器及びその製造方法 | |
| JP2760035B2 (ja) | 厚膜回路基板 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JP2000340413A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP7790924B2 (ja) | チップ抵抗器の製造方法 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP2000306701A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JP2001143902A (ja) | 抵抗器およびその製造方法 | |
| JP2000294402A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2000299213A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JPH04148503A (ja) | 角形チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |