JP3469574B2

JP3469574B2 - 電源装置および電源回路の制御方法

Info

Publication number: JP3469574B2
Application number: JP2002227674A
Authority: JP
Inventors: 浩島森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-08-05
Filing date: 2002-08-05
Publication date: 2003-11-25
Anticipated expiration: 2018-03-20
Also published as: JP2003079136A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ出力を生成す
る電源回路を備える電源装置に係わる。

【０００２】

【従来の技術】ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコン
バータ、充電器などの電源装置は、様々な分野で広く使
われている。電源装置は、一般に、その損失が小さいこ
とが要求される。特に、近年急速に普及してきているノ
ード型のパーソナルコンピュータや移動体通信における
端末などにおいては、電源装置の損失を低減することは
非常に重要である。

【０００３】ところで、パーソナルコンピュータ等は、
通常、互いに異なる複数の電圧を要求する。したがっ
て、電源装置は、この要求に応じるために、互いに異な
る複数の電圧を生成できるようになっているものが多
い。また、各種携帯型の電子機器は、通常、バッテリに
より駆動されるので、充電機能を備えた電源装置も数多
く知られている。

【０００４】図１９は、従来の電源装置の一例の構成図
である。この電源装置は、不図示のバッテリを充電する
ための充電器５０１、および不図示の負荷に電流を供給
する複数のＤＣ電源５０２−１〜５０２−４を備える。

【０００５】プロセッサ（ＭＰＵ）５０３は、この電源
装置の動作を制御するための演算処理装置であり、ＲＯ
Ｍ５０４に格納されているプログラムに従って、上位機
器との通信、シーケンス制御、バッテリ管理、状態監視
／表示などを実行する。上位機器は、例えば、この電源
装置がコンピュータに搭載される場合、そのコンピュー
タのＣＰＵ（メインプロセッサ）である。プロセッサ５
０３は、たとえば、上位機器から電圧レベルの変更指示
などを受信すると、その旨を対応するＤＣ電源に通知す
る。シーケンス制御は、複数のＤＣ電源５０２−１〜５
０２−４を所定の順番に従って投入していく処理、また
は所定の順番に従って切断していく処理である。バッテ
リ管理は、バッテリの残量をモニタする処理等である。
状態監視／表示は、たとえば、この電源装置への入力電
圧や周囲温度を監視し、必要に応じてそれらを表示する
機能である。

【０００６】図２０は、従来の電源装置に設けられてい
る充電器またはＤＣ電源の構成図である。充電器および
ＤＣ電源は、基本的には同じ構成であり、それぞれ電力
変換部５１０、アナログ回路部５２０、および信号送受
信部５３０を備える。なお、ＤＣ電源は、ここでは、Ｄ
Ｃ／ＤＣコンバータである。

【０００７】電力変換部５１０は、ＰＷＭ制御回路５２
４からの指示に従って制御されるスイッチング素子（Ｍ
ＯＳＦＥＴ）、整流用ダイオード、エネルギーを蓄積／
放出するためのインダクタ、インダクタ電流または出力
電流を検出するための抵抗、および出力を平滑化するた
めの出力コンデンサを備える。スイッチング素子がオン
状態の期間は、インダクタ電流がランプアップしてゆ
き、負荷に電流が供給されると共に、余った電荷は出力
コンデンサに蓄積される。一方、スイッチング素子がオ
フ状態の期間は、インダクタ電流がランプダウンしてゆ
き、必要に応じて出力コンデンサに蓄積されている電荷
を放出しながら負荷へ電流を供給する。

【０００８】アナログ回路部５２０は、インダクタ電流
を増幅するアンプ５２１、アンプ５２１の出力と参照電
圧Ｖref1との差を増幅するアンプ５２２、出力電圧と参
照電圧Ｖref2との差を増幅するアンプ５２３、これらの
アンプの出力等に従ってスイッチング素子を制御するた
めのＰＷＭ信号を生成するＰＷＭ制御回路５２４、およ
びＰＷＭ制御回路５２４に所定周波数のクロックを供給
する発振器（ＯＳＣ）５２５を備える。

【０００９】ＰＷＭ制御回路５２４は、出力電圧が参照
電圧Ｖref2よりも低下すると、スイッチング素子へ供給
するＰＷＭ信号のデューティを大きくすることにより、
インダクタ電流を増加させて出力電圧を上昇させる。反
対に、出力電圧が参照電圧Ｖref2よりも高くなると、Ｐ
ＷＭ制御回路５２４は、上記ＰＷＭ信号のデューティを
小さくすることにより、インダクタ電流を減少させて出
力電圧を低下させる。出力電圧は、このようにして一定
の値に保持される。また、ＰＷＭ制御回路５２４は、ア
ンプ５２２の出力に基づいて過電流を検出すると、上記
ＰＷＭ信号のデューティを小さくしたり、或いはスイッ
チング素子を強制的にターンオフしたりする。

【００１０】信号送受信部５３０は、出力電圧が極端に
低下したことを検出してアラーム信号を発生させるコン
パレータ等を備える。また、信号送受信部５３０は、Ｉ
／Ｏ回路を介して上位機器から入力される信号を受信す
る機能を備える。

【００１１】このように、プロセッサ等を使用して電源
装置の動作を管理・制御する構成は従来から知られてい
た。しかしながら、従来は、電源装置が備える充電器あ
るいは各ＤＣ電源は、それぞれ独立してアナログ制御に
よりその出力が調整されていた。

【００１２】

【発明が解決しようとする課題】上述したような従来の
電源装置は、以下の点が問題となっていた。 (1) デジタル技術が急速に進歩し、プロセッサの性能が
飛躍的に向上した。このため、低価格で高性能のプロセ
ッサを容易に入手できるようになった。ところが、上述
したような従来の電源装置における使用法では、そのプ
ロセッサの負荷（処理量）は小さい。したがって、高性
能なプロセッサを使用すると、その性能を有効に利用で
きないことになる。

【００１３】(2) アナログ技術の進歩のスピードは低下
してきており、今後、損失を減少させたり、或いは回路
規模を小さくすることは難しいと推測される。また、ア
ナログ回路を使用していると、電源装置の仕様を変更す
る場合には、部品を変更する必要が生じたり、場合によ
っては回路の配線パターン等をも変更しなければならな
い。

【００１４】(3) 電源装置内において、プロセッサと他
の回路との間での信号伝達のためのＩ／Ｏ回路またはＩ
／Ｆ回路が多く、小型化および低価格化が困難である。 (4) 電力変換部およびアナログ回路部は、互いに独立し
て製造されることが多い。このことも、製造コストが高
くなる要因の１つである。

【００１５】本発明は、上述の問題を解決するものであ
る。すなわち、本発明の課題は、仕様変更が容易であ
り、且つ損失の低い電源装置を提供することである。本
発明の他の課題は、電源装置の小型化および低コスト化
を計ることである。本発明のさらに他の課題は、搭載さ
れたプロセッサの性能を有効に利用する電源装置を提供
することである。

【００１６】

【課題を解決するための手段】本発明の電源装置は、プ
ロセッサを備える構成と前提とし、それぞれＤＣ出力を
生成する複数の電源回路と、上記複数の電源回路の各出
力に係わるパラメータをそれぞれデジタルデータに変換
する変換手段とを有する。そして、上記変換手段により
得られたデジタルデータに基づいて上記複数の電源回路
の出力を制御する処理を上記プロセッサに実行させる。

【００１７】上記構成によれば、従来はアナログ回路で
実現していた機能を、プロセッサを用いたソフトウェア
処理で置き換えることができる。このため、電源装置と
しての回路規模が小さくなる。

【００１８】本発明の他の態様の電源装置は、与えられ
るパルス信号に基づいてＤＣ出力を生成する電源回路
と、上記電源回路の出力に係わる出力パラメータをデジ
タルデータに変換する変換手段と、上記変換手段により
得られるデジタルデータと基準値との差を増幅する演算
手段と、上記演算手段の出力に基づいて上記電源回路に
与えるパルス信号を生成する生成手段を有する。

【００１９】上記構成において、上記基準値は、電源回
路の出力を定義する値であり、変換手段により変換され
るパラメータに対応するデジタル値である。したがっ
て、演算手段および生成手段は、デジタル処理を実行す
る。このデジタル処理は、プロセッサ等を用いてソフト
ウェアプログラムを実行することにより実現される。

【００２０】演算手段は、たとえば、ＩＩＲフィルタま
たはＦＩＲフィルタ等のデジタルフィルタで実現する。
また、電源回路のＤＣ出力をＰＷＭ方式で制御する場合
は、変換手段により得られるデジタルデータと上記基準
値との差に基づいてその電源回路に与えるパルス信号の
デューティが決定される。このデューティを決定する処
理も、ソフトウェアプログラムを実行することによるデ
ジタル処理である。

【００２１】

【発明の実施の形態】本実施形態の電源装置は、パーソ
ナルコンピュータ等の装置に搭載され、その装置が備え
るバッテリを充電するための充電器、およびその装置に
おいて使用される複数のＤＣ電圧をそれぞれ生成する複
数のＤＣ電源を含む。尚、以下では、これらの充電器お
よびＤＣ電源を総称して「電源回路」と呼ぶことがあ
る。

【００２２】各電源回路は、ＰＷＭ（パルス幅変調）に
より各出力電圧をそれぞれ一定の値に保持する。出力電
圧を制御するためのＰＷＭ制御では、通常、電源回路の
出力電圧と基準電圧との差に従ってその電源回路に供給
するパルス信号のデューティが変更される。そして、電
源回路は、そのパルス信号に従って出力電圧を調整す
る。すなわち、フィードバック制御が実行される。本実
施形態では、電源装置が備えるプロセッサがこのフィー
ドバック制御を実行する。

【００２３】図１は、本実施形態の電源装置の構成図で
ある。充電器１０は、この電源装置を搭載する本体装置
（パーソナルコンピュータ等）が備える不図示のバッテ
リを充電する。ＤＣ電源２０−１〜２０−ｎは、それぞ
れ互いに異なるＤＣ電圧を生成して負荷に供給する。
尚、充電器１０およびＤＣ電源２０−１〜２０−ｎは、
それぞれ基本的に互いに同じ構成であり、ＰＷＭ部１１
および電力変換部１２を備える。

【００２４】Ｉ／Ｏ部３１は、この電源装置を搭載する
本体装置が備えるスイッチからのオン／オフ信号を受信
してプロセッサ（ＭＰＵ）４１に通知する。Ａ／Ｄ変換
部３２は、充電器１０により充電されるバッテリに係わ
る情報（たとえば、バッテリ残量）をデジタルデータに
変換してプロセッサ４１に渡す。シリアルＩ／Ｆ部３３
は、プロセッサ４１と上位機器との間の情報の送受信を
制御する。上位機器とは、たとえば、この電源装置を搭
載する本体装置が備えるＣＰＵ（メインプロセッサ）の
ことである。この場合、上位機器は、例えば、その動作
モードを通常モードからレジュームモードに切り換える
際に、電源装置に対してその出力電圧を低下させること
を指示する信号を送る。

【００２５】多重化部（ＭＵＸ）３４は、各電源回路
（充電器１０およびＤＣ電源２０−１〜２０−ｎ）が備
える電力変換部１２からのフィードバック信号、および
各電源回路へ供給される入力電圧を受信し、プロセッサ
４１からの指示に従ってその中から所定の１つを選択し
て出力する。電力変換部１２からのフィードバック信号
は、電源回路の出力に係わるパラメータであり、たとえ
ば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変
換部３５は、多重化部３４の出力をデジタルデータに変
換する。Ａ／Ｄ変換部３５により変換されたデジタルデ
ータは、プロセッサ４１により読み取られる。セグメン
トコントローラ（ＳＥＧ）３６は、プロセッサ４１から
の指示に従って、バッテリ残量等を不図示の表示装置に
表示するための信号を出力する。

【００２６】プロセッサ４１は、ＲＡＭ４３を使用しな
がらＲＯＭ４２に格納されているプログラムを実行す
る。プロセッサ４１により実行されるプログラムには、
Ｉ／Ｏ部３１、Ａ／Ｄ変換部３２、シリアルＩ／Ｆ部３
３、およびＡ／Ｄ変換部３５からのデジタルデータに従
ってこの電源装置の動作を制御するための処理手順が記
述されている。なお、このプログラムは、図１において
はＲＯＭ領域に格納されているが、書き換えことができ
るようにしておいてもよい。また、プロセッサ４１とし
て、ＤＳＰ（Digital Signal Processor）を用いてもよ
い。

【００２７】上記構成において、プロセッサ４１は、従
来の技術として上述したシーケンス制御、バッテリ管
理、状態監視／表示などを実行すると共に、電源回路の
出力電圧を一定の値に保持するための制御の実行する。
なお、この電源装置は、更に、クロック信号を生成する
クロック生成部４４、およびタイマ４５を備える。

【００２８】図２は、電力変換部１２の構成図である。
電力変換部１２は、基本的に、図２０に示した従来の電
力変換部と同じである。すなわち、電力変換部１２は、
ＰＷＭ部１１からの指示に従って制御されるスイッチン
グ素子（図２では、ＭＯＳＦＥＴ）１３、整流用ダイオ
ードＤ、エネルギーを蓄積／放出するためのインダクタ
Ｌ、インダクタ電流または出力電流を検出するための抵
抗Ｒ、および出力を平滑化するための出力コンデンサＣ
out を備える。また、電力変換部１２は、ＰＷＭ部１１
からのパルス信号を増幅してスイッチング素子１３を駆
動するドライバ（駆動回路）１４を備える。なお、上記
整流用ダイオードＤをＭＯＳトランジスタ等に置き換え
てもよい。この場合、２つのＭＯＳトランジスタは、同
時にオン状態にならないように、互いに逆位相のスイッ
チング制御信号によりオン／オフが行われる。

【００２９】ＤＣ入力は、たとえば、ＡＣ／ＤＣコンバ
ータまたはＤＣ／ＤＣコンバータにより生成される。Ｄ
Ｃ出力は、負荷（バッテリを含む）に供給される。上記
構成において、スイッチング素子１３がオン状態の期間
は、インダクタ電流がランプアップしてゆき、負荷に電
流が供給されるとともに、余った電荷は出力コンデンサ
Ｃout に蓄積される。一方、スイッチング素子１３がオ
フ状態の期間は、インダクタ電流がランプダウンしてゆ
き、必要に応じて出力コンデンサＣout に蓄積されてい
る電荷を放出しながら負荷へ電流を供給する。したがっ
て、電力変換部１２の出力電圧、すなわち各電源回路の
出力電圧は、スイッチング素子１３のオン時間とオフ時
間との比率に応じて変化させることができる。

【００３０】ところで、スイッチング素子１３のオン／
オフ状態は、ＰＷＭ部１１により生成されるパルス信号
に従って制御される。本実施例では、パルス信号の
「Ｈ」をスイッチング素子１３のオン状態に対応させ、
そのパルス信号の「Ｌ」をオフ状態に対応させる。した
がって、電源回路の出力電圧は、そのパルス信号の
「Ｈ」時間と「Ｌ」時間との比率に従って変化させるこ
とができる。

【００３１】ここで、ＰＷＭにおいては、一般に、スイ
ッチング素子１３を制御するためのパルス信号の周期は
一定である。したがって、そのパルス信号のデューティ
を指定するためには、そのパルス信号の１周期内の
「Ｈ」時間または「Ｌ」時間を指定すればよい。本実施
形態では、パルス信号の周期および「Ｈ」の時間を指定
することにより、デューティを指定する。なお、以下で
は、パルス信号の「Ｈ」をスイッチング素子１３のオン
状態に対応させるので、パルス信号が「Ｈ」である時間
を「オン時間Ｔon」を呼ぶことがある。

【００３２】電力変換部１２は、この電源回路の出力に
係わるパラメータをフィードバック信号として多重化部
３４へを送る。この実施例で使用されるパラメータは、
出力端子の電圧（出力電圧Ｖout ）、およびインダクタ
Ｌと抵抗Ｒとの接続点の電圧（電圧Ｖs ）である。これ
らのパラメータは、上述したように、Ａ／Ｄ変換部３５
によりデジタルデータに変換されてプロセッサ４１に送
られる。プロセッサ４１は、このデジタルデータによ
り、出力電圧Ｖout を検出すると共に、「（電圧Ｖs −
出力電圧Ｖout ）／Ｒ」を演算することにより、出力電
流を検出する。

【００３３】図３は、本実施形態における出力電圧制御
について説明する図である。ここでは、図１に示す充電
器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の
１つの電源回路に着目して説明する。なお、図３におい
ては、この着目する電源回路を識別する番号を「ｉ」と
している。また、図３では、出力電圧制御に直接的には
関係していない要素については省略している。

【００３４】演算部５１は、電力変換部１２からＡ／Ｄ
変換部３５を介して受信するパラメータに基づいて、電
力変換部１２のスイッチング素子１３を制御するための
パルス信号のパルス幅（即ち、そのパルス信号のデュー
ティ）を演算する。使用するパラメータは、ここでは、
電力変換部１２の出力電圧である。したがって、演算部
５１は、出力電圧をデジタルデータに変換した値である
Ｖout を受け取る。なお、この演算部５１は、ＲＯＭ４
２に格納されている所定のプログラムがプロセッサ４１
によって実行されることにより実現される。

【００３５】演算部５１は、デジタルフィルタ５２およ
びパルス幅計算部５３を備える。デジタルフィルタ５２
は、後述詳しく説明するが、出力電圧Ｖout と参照値Ｖ
refとの差を増幅して出力する。この参照値Ｖref は、
この電源回路が保持すべき出力電圧の代用値である。た
とえば、この電源回路が保持すべき出力電圧を２．５Ｖ
とすると、参照値Ｖref は、「２．５Ｖ」がＡ／Ｄ変換
部３５に入力されたならば得られるであろうデジタルデ
ータである。なお、充電器１０およびＤＣ電源２０−１
〜２０−ｎの各出力電圧を制御する処理を記述したプロ
グラムは、基本的には互いに同じであるが、異なる出力
電圧を得るためにこの参照値Ｖref の値を互いに変えて
いる。

【００３６】パルス幅計算部５３は、後述詳しく説明す
るが、デジタルフィルタ５２の出力に基づいて「オン時
間Ｔon」を算出する。このオン時間は、スイッチング素
子１３のスイッチング周期内においてそのスイッチング
素子１３をオン状態にする時間である。パルス幅計算部
５３は、このオン時間をＰＷＭ部１１のオン時間レジス
タ６２に書き込む。

【００３７】ＰＷＭ部１１は、周期レジスタ６１、オン
時間レジスタ６２、タイマ６３、およびパルス生成部６
４を備える。周期レジスタ６１は、出力するパルス信号
の周期を格納する記憶領域である。このパルス信号の周
期は、スイッチング素子１３のスイッチング周期であ
り、この電源装置の初期設定シーケンスにおいて周期レ
ジスタ６１に書き込まれる。オン時間レジスタ６２は、
演算部５１により算出されたオン時間を格納する記憶領
域である。タイマ６３は、パルス信号の立上りエッジま
たは立下りエッジからの経過時間を計時する。パルス生
成部６４は、タイマ６３を使用し、周期レジスタ６１に
格納されている周期およびオン時間レジスタ６２に格納
されているオン時間に従ってパルス信号を生成する。

【００３８】ＰＷＭ部１１の出力は、上述したように、
電力変換部１２においてスイッチング素子１３を制御す
るスイッチング信号として使用される。このように、本
実施形態の電源装置は、従来の電源装置のアナログ部の
機能を演算部５１およびＰＷＭ部１１により実行させる
ので、回路規模が小さくなる。また、本実施形態では、
アナログ回路をデジタル回路に置き換えるためにＡ／Ｄ
変換器が必要になるが、多重化部３４を用いることによ
り、複数の電源回路が１つのＡ／Ｄ変換器を共用するの
で、回路規模はさほど大きくならない。さらに、本実施
形態の電源装置では、電力制御部１２以外の部分をすべ
てＬＳＩ化することができるので、小型化、低コスト
化、および高機能化に寄与する。さらに、本実施形態
は、従来の電源装置のアナログ部をソフトウェアプログ
ラムで記述した構成である。したがって、従来のアナロ
グ回路により提供されていた機能を変更する必要が生じ
た場合であっても、プログラムを書き換えるだけで簡単
に対処できる。

【００３９】次に、演算部５１の実現方法について説明
する。デジタルフィルタ５２は、基本的には、図２０に
示した従来の電源装置において使用されていたアンプ５
２３の特性（特に、Ｇ−Φ特性）をそのままインプリメ
ントするように設計する。従来の電源装置において使用
されていたアンプ５２３の具体的な回路の一例を図４
(a) に示す。このアンプの伝達関数は、下式の通りであ
る。

【００４０】

【数１】

【００４１】デジタルフィルタとしては、例えば、ＦＩ
Ｒ（finite impulse response ）フィルタおよびＩＩＲ
（infinite impulse response ）フィルタが広く知られ
ている。デジタルフィルタ５２は、いずれのデジタルフ
ィルタを用いても実現できるが、この実施例では、ＩＩ
Ｒフィルタを用いるものとする。

【００４２】アナログアンプ（アナログフィルタ）の特
性をそのままＩＩＲフィルタに持たせるためには、ｓ−
ｚ変換を用いる。ｓ−ｚ変換は、ｓ領域におけるアナロ
グフィルタの伝達関数Ｇ(s) をｚ領域へ変換する方法で
ある。

【００４３】ＩＩＲを用いて作成した図４(a) に示すア
ンプ（アナログフィルタ）と等価なデジタルフィルタを
図４(b) に示す。このデジタルフィルタは、加算器７
１、係数乗算器７２〜７４、および単位遅延素子７５〜
７６を有する。図４(a) に示すアンプを図４(b) に示す
デジタルフィルタに置き換える方法は既知であるが、以
下に示しておく。

【００４４】ｚ領域における伝達関数は、以下の通りで
ある。

【００４５】

【数２】

【００４６】上記(1) 式、および(2) 式により、以下が
得られる。

【００４７】

【数３】

【００４８】上記(3) 式により、図４(b) に示す構成が
得られる。また、係数乗算器７２〜７４に設定される係
数は、それぞれ上記(4) 式〜(6) 式により表される。上
記(3) 式（(4) 式〜(6) 式を含む）は、ソフトウェアプ
ログラム内に記述され、プロセッサ４１がそのプログラ
ムを実行することによりデジタルフィルタ５２が実現さ
れる。このように、本実施形態では、従来の電源装置に
おいて使用されていたアナログアンプの動作および特性
をソフトウェアプログラムで記述し、そのプログラムを
実行することによってそのアナログアンプと同じ動作を
提供する。したがって、アナログアンプの特性を変更す
る際には、そのプログラムを書き換えるだけでよいので
簡単である。

【００４９】図５は、演算部５１の動作を説明するフロ
ーチャートである。ここでは、図３に係わる説明と同様
に、充電器１０およびＤＣ電源２０−１〜２０−ｎの中
の任意の１つの電源回路に着目して説明する。また、参
照値Ｖref は予め設定されているものとする。なお、こ
のフローチャートの処理は、タイマ割込などにより所定
間隔ごとに実行される。

【００５０】ステップＳ１では、出力電圧Ｖout を取得
する。具体的には、まず、プロセッサ４１が、複数の電
源回路の中から１つの電源回路を指定し、その指定した
電源回路を多重化部３４に通知する。多重化部３４に
は、複数の電源回路の出力電圧が入力されている。多重
化部３４は、上記プロセッサ４１からの通知に従って、
指定された電源回路の出力電圧をＡ／Ｄ変換部３５へ出
力する。そして、プロセッサ４１がこのＡ／Ｄ変換部３
５による変換結果であるデジタルデータ（出力電圧Ｖou
t ）を読み込む。

【００５１】ステップＳ２では、参照値Ｖref を取得す
る。ステップＳ３では、ステップＳ１で取得した出力電
圧Ｖout とステップＳ２で取得した参照値Ｖref との差
を算出する。そして、ステップＳ４においてデジタルフ
ィルタ演算を実行する。この処理は、ステップＳ３の算
出結果を図４(b) に示したデジタルフィルタに入力する
処理である。具体的には、ステップＳ３の算出結果を上
記(3) 式に代入する演算である。

【００５２】ステップＳ５では、デジタルフィルタ演算
の結果に基づいて、ＰＷＭ部１１において生成するパル
ス信号のデューティを算出する。ここで、パルス信号の
デューティについて図６を参照しながら簡単に説明して
おく。

【００５３】パルス信号は、アナログ回路においては、
一般に、三角波を用いて生成することが多い。三角波を
用いるとすると、ステップＳ５は、三角波のレベルとデ
ジタルフィルタ演算の結果とを比較する処理に相当す
る。この場合、デジタルフィルタ５２の出力をＶamp 、
三角波の周期をＴ、三角波の最大値をＶmax とすると、
生成されるパルス信号のデューティは下記の式で表され
る。Ｄ＝Ｔon／Ｔ＝（Ｖmax −Ｖamp ）／Ｖmax ・・・(7) したがって、本実施形態では、三角波の最大値Ｖmax を
予め設定しておき、デジタルフィルタ５２の出力を上記
(7) 式に代入することにより、パルス信号のデューティ
を得る。

【００５４】ステップＳ６では、ステップＳ５で求めた
デューティが予め決められている最大設定値以下である
か否かを調べる。ステップＳ５で求めたデューティが予
め決められている最大設定値以下であれば、ステップＳ
７において、そのデューティを用いて上記(7) 式に従っ
てオン時間Ｔonを求める。すなわち、Ｔon＝Ｄ・Ｔを演
算する。一方、ステップＳ５で求めたデューティが予め
決められている最大設定値よりも大きかった場合には、
ステップＳ８において、ステップＳ５で求めたデューテ
ィＤの代わりに最大設定値Ｄmax を用いてオン時間Ｔon
を求める。すなわち、Ｔon＝Ｄmax ・Ｔを演算する。

【００５５】ステップＳ９では、上記ステップＳ７また
はＳ８において算出されたオン時間をＰＷＭ部１１のオ
ン時間レジスタ６２に書き込む。上記ステップＳ１〜Ｓ
９は、所定間隔ごとに繰り返し実行される。このため、
オン時間レジスタ６２には、電源回路の出力電圧に概ね
リアルタイムに対応したオン時間が常に書き込まれてい
ることになる。また、上記処理は、複数の電源回路に対
してサイクリックに実行され、各演算結果は、対応する
ＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。

【００５６】図７は、図５に示した処理の変形例であ
る。図５に示した処理では、オン時間を算出する毎にオ
ン時間レジスタ６２を更新する。これに対して、図７に
示す処理では、新たに算出したオン時間がすでにオン時
間レジスタ６２に書き込まれている場合には、プロセッ
サ４１からオン時間レジスタ６２へのアクセスを省略す
る。

【００５７】オン時間を算出する処理は、図５に示した
ステップＳ１〜Ｓ８と同じである。ステップＳ１１およ
びＳ１２では、新たに算出したオン時間と、以前の演算
により得られてＲＡＭ４３に保持してあるオン時間とを
比較する。これら２つのオン時間が互いに一致した場合
には、新たに算出したオン時間は既にＰＷＭ部１１のオ
ン時間レジスタ６２に書き込まれているものとみなし、
ＰＷＭ部１１へアクセスすることなく処理を終了する。
一方、上記２つのオン時間が互いに一致しなかった場合
には、ステップＳ９において、その新たに算出したオン
時間でオン時間レジスタ６２を更新する。なお、この場
合、その新たに算出したオン時間をＲＡＭ４３に格納
し、ＲＡＭ４３に先に保持してあったオン時間を消去す
る。

【００５８】上記処理により、プロセッサ４１とＰＷＭ
部１１との間の信号の伝送を減らすことができる。ここ
で、パルス信号のデューティを算出するために用いた三
角波を決定する方法を説明しておく。ＰＷＭ方式でスイ
ッチング素子のオン／オフ状態を制御することによって
電源回路の出力電圧を調整する場合、一般に、パルス信
号のデューティは、下式により近似される。ここで、Ｖ
INは、電源回路へのＤＣ入力電圧であり、ＶOUT は、電
源回路の出力電圧である。

【００５９】Ｄ＝ＶOUT ／ＶIN ・・・(8) したがって、上記(7) 式、および(8) 式により、三角波
の最大値Ｖmax は、以下のように表される。

【００６０】Ｖmax ＝Ｖamp ・ＶIN／（ＶIN−ＶOUT ）・・・(9）ここで、デジタルフィルタ５２の出力であるＶamp は、
電源回路に供給される入力電圧ＶINに依存して変化す
る。すなわち、Ｖamp は、ＶINが大きくなると、それに
伴って大きくなる。したがって、Ｖamp の中心値をデジ
タルフィルタ５２の出力範囲の中心に一致させておくこ
とが望ましい。

【００６１】一例を示す。デジタルフィルタ５２の出力
範囲を５ｖ、入力電圧＝１２．５ｖとすると、保持すべ
き電圧が２．５ｖの電源回路のための三角波は、これら
の値を上記(9) 式に代入することにより、Ｖmax ＝３．
１２５ｖが得られる。

【００６２】次に、ＰＷＭ部１１の処理を説明する。Ｐ
ＷＭ部１１は、周期レジスタ６１に格納されている周期
Ｔ、およびオン時間レジスタ６２に格納されているオン
時間Ｔonに従ってパルス信号を生成する。

【００６３】図８(a) は、パルス生成部６４の動作を説
明するフローチャートである。ステップＳ２１では、タ
イマ６３を起動する。ステップＳ２２では、そのタイマ
起動と同時にＰＷＭ部１１の出力を「Ｌ」から「Ｈ」に
切り換える。ステップＳ２３およびＳ２４では、タイマ
６３を起動した時からの経過時間がオン時間レジスタ６
２に格納されているオン時間Ｔonに達するまで、ＰＷＭ
部１１の出力を「Ｈ」に保持する。

【００６４】ステップＳ２１のタイマ起動からの経過時
間がオン時間Ｔonに達すると、ステップＳ２５におい
て、ＰＷＭ部１１の出力を「Ｈ」から「Ｌ」に切り換え
る。ステップＳ２６およびＳ２７では、タイマ６３を起
動した時からの経過時間が周期レジスタ６１に格納され
ている周期Ｔに達するまでの間、ＰＷＭ部１１の出力を
「Ｌ」に保持する。そして、ステップＳ２１のタイマ起
動からの経過時間が周期Ｔに達すると、ステップＳ２１
に戻ってタイマ６３を再起動する。

【００６５】上記処理を繰り返し実行することにより、
図８(b) に示すパルス信号が生成されることになる。そ
して、このパルス信号に従って、電力変換部１２のスイ
ッチング素子１３が制御される。

【００６６】このように、本実施形態の電源装置は、ス
イッチング素子１３を制御するためのパルス信号をソフ
トウェア処理により生成する。したがって、プログラム
の書き換えにより、各電源回路の出力電圧の設定、スイ
ッチング素子１３のスイッチング周波数、応答特性など
を容易に変更できる。例えば、出力電圧の設定は、参照
値Ｖref の設定により決めることができる。また、スイ
ッチング周波数は、三角波の周波数により決まる。さら
に、応答特性は、デジタルフィルタの係数により変更可
能である。

【００６７】図３に示した実施例では、電源回路の出力
に係わるパラメータとしてその出力電圧を用いていた
が、出力電流に基づいて電力変換部の動作を制御するこ
とも可能である。

【００６８】図９は、過電流保護機能を持った電源装置
の構成図である。ここでは、電力変換部１２は、出力に
係わるパラパータとして、インダクタＬと出力端子との
間に設けられている抵抗Ｒの両端の各電位（Ｖout 、Ｖ
s ）を出力する。これらの電位は、それぞれ多重化部３
４に入力される。

【００６９】演算部８１は、抵抗Ｒの両端の各電位に基
づいて電源回路の出力電流を見積もり、過電流を検出し
た場合には、スイッチング素子１３を介して流れる電流
を強制的に小さくするか、或いはスイッチング素子１３
を強制的にオフ状態にする。なお、演算部８１は、図３
に示した演算部５１と同様に、ＲＯＭ４２に格納されて
いる所定のプログラムがプロセッサ４１によって実行さ
れることにより実現される。

【００７０】図１０は、演算部８１の動作を説明するフ
ローチャートである。ステップＳ３１およびＳ３２で
は、抵抗Ｒの両端の各電位を取得する。続いて、ステッ
プＳ３３では、これら２つの電位の差、および抵抗Ｒの
抵抗値に基づいて、出力電流を算出する。そして、ステ
ップＳ３４では、この出力電流が予め決められている上
限電流を越えているか否かを調べる。

【００７１】もし、算出した出力電流が上限電流を越え
ていた場合には、ステップＳ３５において、過電流保護
処理を実行する。過電流保護は、たとえば、以下のよう
な処理である。

【００７２】(1) オン時間レジスタ６２に強制的に
「０」、または演算部５１により算出されたオン時間よ
りも小さい値を書き込む。 (2) スイッチング素子１３を強制的にオフ状態にするた
めの信号を電力変換部１２へ送る。

【００７３】このような処理を実行することにより、ス
イッチング素子１３および負荷を過電流から保護するこ
とができる。なお、ステップＳ３４において、算出した
出力電流が上限電流を越えていなかった場合には、過電
流保護処理を実行することなく処理を終了する。この場
合、オン時間レジスタ６２には、図３に示した演算部５
１により算出されたオン時間がそのまま書き込まれる。

【００７４】上記実施例の電源回路は、出力電圧を一定
の値に保持するためのフィードバック信号として出力電
圧を使用する構成であるが、本発明は、この構成に限定
されるものではない。本発明は、たとえば、出力電流
（または、インダクタ電流）をフィードバック信号とし
て、或いは出力電流（または、インダクタ電流）および
出力電圧をフィードバック信号としてを電源回路の出力
を制御する構成にも適用可能である。

【００７５】図１１は、出力電流に応じて電源回路の動
作を制御する電源装置の構成図である。この電源装置
は、図３に示した電源装置に図９に示したアイデアを導
入することによって実現できる。

【００７６】図１１に示す電源装置においては、演算部
５１は、抵抗Ｒの両端の各電位の差を算出する減算部５
４を備える。そして、デジタルフィルタ５２は、この減
算部５４の出力と予め設定されている基準値との差を増
幅する。パルス幅計算部５３の処理は基本的に図３を参
照しながら説明した通りである。すなわち、パルス幅計
算部５３は、デジタルフィルタ５２の出力に基づいてオ
ン時間を算出し、その算出したオン時間をオン時間レジ
スタ６２に書き込む。

【００７７】上記構成によれば、演算部５１に対応する
プログラムの記述により、所望の特性を容易にえること
ができる。たとえば、出力電流の設定、垂下特性の定義
が容易である。

【００７８】次に、電源回路の状態制御について説明す
る。本実施形態の電源装置が備える各電源回路（充電器
１０、及びＤＣ電源２０−１〜２０−ｎ）は、それぞれ
「ＯＮ状態」、「ＯＮシーケンス」、「ＯＦＦ状態」、
「ＯＦＦシーケンス」からなる４つの動作状態の中のい
ずれか１つに属する。「ＯＮ状態」および「ＯＦＦ状
態」は、それぞれ作動中状態、および停止状態である。
「ＯＮシーケンス」は、「ＯＦＦ状態」から「ＯＮ状
態」への移行過程状態であり、反対に、「ＯＦＦシーケ
ンス」は、「ＯＮ状態」から「ＯＦＦ状態」への移行過
程状態である。

【００７９】本実施形態の電源装置では、電源回路毎
に、入力電圧、出力電圧、出力電流、負荷電流、温度、
などをモニタし、それらに基づいて各電源回路の動作状
態の遷移を制御する。この制御は、プロセッサ４１によ
り実行される。

【００８０】本実施形態では、各電源回路の状態制御の
ために、図１２に示す項目Ａ〜項目Ｊをモニタする。項
目Ｂおよび項目Ｆに係わるデータは、Ｉ／Ｏ部３１を介
してプロセッサ４１に通知される。項目Ｃおよび項目Ｇ
に係わるデータは、各電源回路に供給される入力電圧が
Ａ／Ｄ変換部３５により変換されてプロセッサ４１に通
知される。他の項目に係わるデータは、各電源回路から
出力され、Ａ／Ｄ変換部３５により変換されてプロセッ
サ４１に通知される。

【００８１】なお、電源回路がある状態から他の状態に
遷移する必要があるか否かは、上記項目Ａ〜項目Ｊの判
断に従うが、図１２に示すように、各状態ごとにすべて
の項目について判断を要するわけではない。たとえば、
ある電源回路が、現在、ＯＮ状態に属しているとする
と、項目Ａ〜項目Ｄ、および項目Ｊのみをモニタすれば
よい。

【００８２】図１３は、各項目の判定結果を格納する状
態管理テーブルを模式的に示した図である。この状態管
理テーブルは、たとえば、ＲＡＭ４３の所定領域に設け
られる。状態管理テーブルは、各電源回路ごとに作成さ
れている。そして、電源回路ごとに、当該電源回路の現
在の状態、および当該電源回路についての各項目ごとの
判定結果が格納される。判定結果は、フラグとして格納
される。ここでは、該当する項目の条件が満たされてい
る場合が「０」、条件が満たされていない場合が「１」
に対応するものとする。図１３に示す例では、電源回路
が「ＯＮ状態」に属しており、且つ、その電源回路にお
いて過電流が発生していることを示している。

【００８３】なお、状態管理テーブルは、プロセッサ４
１により随時更新される。即ち、プロセッサ４１は、た
とえば、所定間隔毎に入力電圧、出力電圧、出力電流、
負荷電流、温度、などをモニタし、その都度、各項目の
条件を満たすか否かを判断する。そして、状態管理テー
ブルは、その判断結果により更新される。また、後述す
る方法により電源回路の状態遷移が検出されたときも、
状態管理テーブルは更新される。

【００８４】図１４は、電源回路の状態遷移を説明する
図である。電源回路の状態は、図１４に示す判定式１〜
判定式１４により決定される。例えば、現在の状態が
「ＯＮ状態」であった場合には、判定式１〜判定式３が
実行される。現在の状態は、状態管理テーブルを参照し
て認識する。また、実行する判定式に必要な情報は、状
態管理テーブルから読み出す。

【００８５】各判定式は、図１４では、論理式で記述し
ている。たとえば、判定式１は、項目Ａとして過電圧、
項目Ｄとして過電流、項目Ｊとして短絡検出に関する判
定結果を状態管理テーブルから読み出し、それらの論理
和を演算する。もし、これら３つの項目の中の少なくと
も１つの項目において異常が検出されると、論理和演算
の結果が「１」となり、「ＯＮ状態」から「ＯＦＦ状
態」に遷移すべきであると判断する。

【００８６】理解を深めるために、判定式２についても
説明しておく。判定式２は、「この電源装置を搭載する
本体装置の主スイッチがオフ状態であるか、或いは入力
電圧が所定の範囲外である」という条件と、「過電圧、
過電流、および短絡がいずれも発生していない」という
２つの条件が同時に得られたときに、その演算結果が
「１」になる。判定式２の演算結果が「１」になったと
きには、電源回路の状態は、「ＯＮ状態」から「ＯＦＦ
シーケンス」に遷移する。

【００８７】このように、本実施形態では、各電源回路
の動作状態を把握するために必要な情報を統括して管理
するので、すべての電源回路の状態制御を確実に行うこ
とができる。また、上記情報は、判定項目ごとにフラグ
として格納してあり、簡単な論理式にそのフラグの値を
代入することで状態遷移を判断するので、各電源回路の
状態制御を迅速に且つ確実に行うことができる。

【００８８】図１５は、電源回路を制御するプログラム
の構成図である。図１６は、図１５に示すプログラムの
動作を説明する図である。ここでは、２つの電源回路
（3.4V用ＤＣ電源、および2.5V用ＤＣ電源）を制御する
例を示す。また、これらの電源回路の動作の制御に際し
て、各電源回路ごとの出力電圧、各電源回路ごとの出力
電流、および各電源回路への入力電圧が使用される。そ
して、多重化部３４の入力チャネルＣＨ１〜ＣＨ５に、
それぞれ、3.4V用ＤＣ電源の出力電圧、3.4V用ＤＣ電源
の出力電流、2.5V用ＤＣ電源の出力電圧、2.5V用ＤＣ電
源の出力電流、およびこれらの電源回路への入力電圧が
入力されている。

【００８９】電源回路を制御するプログラムは、図１５
に示すメインプログラムの他に、図１６に示すように、
Ａ／Ｄ変換割込サブルーチン、およびタイマ割込サブル
ーチンを含む。メインプログラムには、各電源回路の状
態制御に係わる処理、ＰＷＭ制御のパルス信号を生成す
る処理などが記述されている。Ａ／Ｄ変換割込サブルー
チンには、多重化部３４の入力チャネルを指定してその
入力チャネルに対応するデジタルデータをＡ／Ｄ変換部
３５から読み込む処理などが記述されている。タイマ割
込サブルーチンは、所定時間ごとに発生するタイムアウ
ト割込を検出したときにメインプログラムを再実行する
プログラムである。

【００９０】以下、上記プログラムを具体的に説明す
る。「初期設定」は、各種レジスタの初期化、タイマの
設定（図１６に示すサンプリング周期の設定）、割込処
理の設定、ＰＷＭ部１１の設定などを含む。ＰＷＭ部１
１の設定としては、周期レジスタ６１に所定の値を書き
込む処理、およびＯＮ時間レジスタをリセットする処理
を含む。「タイマスタート」は、「初期設定」において
設定されたタイマを起動する処理である。

【００９１】「データ読込」は、多重化部３４に対して
入力チャネルを指示する処理、およびその指示に対応す
るデジタルデータをＡ／Ｄ変換部３５から読み込む処理
を含む。なお、本実施例では、サンプリング周期ごとに
複数のデータを読み込む構成であるが、第１回目のデー
タ読込処理はメインプログラムに記述され、２回目以降
の処理はＡ／Ｄ変換割込サブルーチンに記述されてい
る。ここで、Ａ／Ｄ変換割込サブルーチンは、多重化部
３４の入力チャネルが指定されてからＡ／Ｄ変換部３５
による変換処理に要する時間が経過したときに呼び出さ
れる。そして、Ａ／Ｄ変換割込サブルーチンは、入力チ
ャネルの指定およびデータの読込を実行すると、処理を
メインプログラムに戻す。

【００９２】たとえば、期間Ｔ1 〜Ｔ2 において、多重
化部３４の入力チャネルＣＨ２を指定すると共に、前回
指定した入力チャネルＣＨ１からのデータを読み込む
と、処理をメインプログラムに渡す。プロセッサ４１
は、期間Ｔ2 〜Ｔ3 は、メインプログラムを実行する。
この期間は、図１５に示す処理などが実行される。ま
た、この期間は、Ａ／Ｄ変換部３５がそこに入力される
アナログデータをデジタルデータに変換するのに十分な
時間である。したがって、時刻Ｔ3 までには、Ａ／Ｄ変
換部３５は、入力チャネルＣＨ２を介して入力されたア
ナログデータに対する変換処理を終了している。続い
て、時刻Ｔ3 において、割込によりＡ／Ｄ変換割込サブ
ルーチンが呼び出される。そして、期間Ｔ3 〜Ｔ4 にお
いて、多重化部３４の入力チャネルＣＨ２から入力され
てＡ／Ｄ変換部３５により変換されたデジタルデータを
読み込む。また、このとき、次の入力チャネルを指定
し、その後に処理をメインプログラムに戻す。この処理
は、各入力チャネルに対して実行される。

【００９３】「次の状態判定」は、図１２〜図１４を参
照しながら説明した処理である。すなわち、図１３に示
す状態管理テーブルを参照し、電源回路ごとの現在の動
作状態を検出すると共に、検出した動作状態に対応する
項目のフラグを取り出す。そして、取り出した複数のフ
ラグに基づいて、他の動作状態に遷移すべきか否かを判
断する。

【００９４】「ＯＮ状態の処理」は、図５のステップＳ
１〜Ｓ８に対応する処理である。すなわち、出力電圧を
検出し、デジタルフィルタ演算を実行し、その演算結果
に基づいてスイッチング素子１３のオン時間を決定す
る。

【００９５】「ＯＮシーケンスの処理」は、電源回路の
出力電圧を徐々に上昇させるための処理である。この動
作を実現するため、デジタルフィルタ５２に与えられる
参照値を時間経過に従って大きくしていく処理が実行さ
れる。具体的には、デジタルフィルタ５２に与えられる
参照値を格納するための不図示のレジスタを更新する処
理である。そして、参照値が更新されるごとに、図５の
ステップＳ１〜Ｓ８に対応する処理が実行され、スイッ
チング素子１３のオン時間が決定される。

【００９６】「ＯＦＦ状態の処理」は、スイッチング素
子１３をオフ状態に保持する処理である。なお、整流用
ダイオードＤをトランジスタに置き換えた電源回路にお
いては、そのトランジスタもオフ状態に保持する。

【００９７】「ＯＦＦシーケンスの処理」は、電源回路
の出力電圧を徐々に下降させるための処理である。この
動作を実現するため、デジタルフィルタ５２に与えられ
る参照値を時間経過に従って小さくしていく処理が実行
される。具体的には、デジタルフィルタ５２に与えられ
る参照値を格納するための不図示のレジスタを更新する
処理である。そして、参照値が更新されるごとに、図５
のステップＳ１〜Ｓ８に対応する処理が実行され、スイ
ッチング素子１３のオン時間が決定される。

【００９８】「ＰＷＭ出力」は、「ＯＮ状態の処理」
「ＯＮシーケンスの処理」または「ＯＦＦシーケンスの
処理」により残出されたオン時間をオン時間レジスタ６
２に書き込む処理である。なお、「ＯＦＦ状態の処理」
の場合には、オン時間レジスタ６２に「０」を書き込む
ようにしてもよい。

【００９９】「データ条件判定」は、図１２に示した各
項目についての判定を行い、図１３に示す状態管理テー
ブルにその判定結果を格納する処理である。上記各処理
が終了すると、「タイマスタート」により起動されたタ
イマのタイムアウトを待つ。そして、タイムアウトを検
出すると、「タイマスタート」に戻り、「データ読込」
から「データ条件判定」の処理を繰り返す。

【０１００】上記構成において、各電源回路ためのプロ
グラムは、定数として与えられる参照値や係数などを電
源回路ごとに変更する必要があるが、基本的には互いに
同じ記述でよい。したがって、電源回路の数を増加させ
る場合であっても、プログラムの追加・修正は容易であ
る。

【０１０１】上記実施例は、ＰＷＭにより出力電圧を一
定の値に保持する構成の電源回路を採り上げたが、本発
明はこれに限定されるものではない。本発明は、例え
ば、ＰＦＭ（パルス周波数変調）により出力電圧を制御
する構成の電源回路にも適用可能である。

【０１０２】図１７は、ＰＦＭ制御の電源装置の構成図
である。この電源装置の基本構成は図３に示した電源装
置と同じである。ただし、ＰＷＭ部１１の代わりに、Ｐ
ＦＭ部９１が設けられている。ＰＦＭ部９１は、オフ時
間レジスタ９２およびオン時間レジスタ９３を備える。

【０１０３】ＰＦＭでは、一般に、パルス信号のオン時
間またはオフ時間を一定の値に固定しておき、オン時間
を固定した場合にはオフ時間を変化させることにより、
オフ時間を固定した場合にはオン時間を変化させること
によりパルス信号のデューティを変化させる。図１８に
示す例では、オフ時間を固定している。

【０１０４】オフ時間が固定されたパルス信号を生成す
る場合、予め決められたオフ時間が初期設定時にオフ時
間レジスタ９２に設定される。また、オン時間レジスタ
９３は、演算部９４によりオン時間が計算される毎に更
新される。そして、ＰＦＭ部９１は、これらのレジスタ
の設定に従ってパルス信号を生成する。なお、デジタル
フィルタ９５の係数、およびオン時間計算部９６におい
て用いる計算式は、デジタルフィルタ５２の係数、およ
びパルス幅計算部５３において用いる計算式とは必ずし
も同じではない。

【０１０５】

【発明の効果】電源回路の出力の制御をソフトウェアで
処理するので、従来のアナログ回路が不要になり、回路
規模が小さくなる。また、ソフトウェア処理なので、電
源回路の出力電圧を一定に保持する制御だけでなく、高
度な制御が容易に実現できる。さらに、複数の電源回路
を統括的に扱うことができるので、電源回路の数の変更
の際の作業が簡単である。

【図面の簡単な説明】

【図１】本実施形態の電源装置の構成図である。

【図２】電力変換部の構成図である。

【図３】本実施形態における出力電圧制御について説明
する図である。

【図４】(a) は、従来の電源装置において使用されてい
たアンプの具体的な回路図である。(b) は、ＩＩＲを用
いて作成した図４(a) に示すアンプと等価なデジタルフ
ィルタである。

【図５】演算部の動作を説明するフローチャートであ
る。

【図６】パルス信号のデューティを説明する図である。

【図７】図５に示した処理の変形例である。

【図８】(a) は、パルス生成部の動作を説明するフロー
チャートである。(b) は、生成されるパルス信号の例で
ある。

【図９】過電流保護機能を持った電源装置の構成図であ
る。

【図１０】演算部の動作を説明するフローチャートであ
る。

【図１１】出力電流に基づいて電力変換部を制御する電
源装置の構成図である。

【図１２】電源回路の状態制御の判定条件をまとめた図
表である。

【図１３】状態管理テーブルの一例を示す図である。

【図１４】電源回路の状態遷移について説明する図であ
る。

【図１５】電源回路を制御するプログラムの構成図であ
る。

【図１６】図１５に示すプログラムの動作を説明する図
である。

【図１７】ＰＦＭ制御の電源装置の構成図である。

【図１８】ＰＦＭによるパルス信号を示す図である。

【図１９】従来の電源装置の一例の構成図である。

【図２０】従来の電源装置に設けられている充電器また
はＤＣ電源の構成図である。

【符号の説明】

１０充電器１１ＰＷＭ部１２電力変換部１３スイッチング素子２０−１〜２０−ｎＤＣ電源４１プロセッサ（ＭＰＵ）４２ＲＯＭ５１演算部５２デジタルフィルタ５３パルス幅計算部６１周期レジスタ６２オン時間レジスタ６３タイマ６４パルス生成部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−22453（ＪＰ，Ａ) 特開平７−322616（ＪＰ，Ａ) 特開平４−125707（ＪＰ，Ａ) 特開平４−334971（ＪＰ，Ａ) 特開昭54−129456（ＪＰ，Ａ) 特開昭63−3561（ＪＰ，Ａ) 特開昭60−62866（ＪＰ，Ａ) 特公平１−17334（ＪＰ，Ｂ２) 特許2724167（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/155 G05F 1/10

Claims

(57)【特許請求の範囲】

【請求項１】与えられるパルス信号に基づいてＤＣ出
力を生成する電源回路と、上記電源回路の出力に係わる出力パラメータをデジタル
データに変換する変換手段と、上記変換手段により得られるデジタルデータと基準値と
の差を増幅する演算手段と、上記演算手段の出力に基づいて上記電源回路に与えるパ
ルス信号を生成する生成手段と、を有し、上記演算手段は、プロセッサを用いて予め記述されたソ
フトウェアプログラムを所定間隔ごとに実行することに
より実現されるデジタルフィルタであって、新たに入力
された上記デジタルデータと上記基準値との差、過去に
入力された上記デジタルデータと上記基準値との差、お
よび過去に当該演算手段が出力した演算結果に基づい
て、次の演算結果を出力することを特徴とする電源装
置。
【請求項２】上記出力パラメータが上記電源回路の出
力電圧である請求項１に記載の電源装置。
【請求項３】上記出力パラメータが上記電源回路の出
力電流である請求項１に記載の電源装置。
【請求項４】上記デジタルフィルタがＩＩＲフィルタ
またはＦＩＲフィルタである請求項１に記載の電源装
置。
【請求項５】ＤＣ出力を生成する電源回路を備え、そ
の電源回路が、作動中状態、停止状態、作動中状態から
停止状態への移行過程状態、および停止状態から作動中
状態への移行過程状態の中のいずれか１つの動作状態に
属する構成の電源装置であって、上記電源回路の出力電圧、上記電源回路の出力電流、上
記電源回路に供給される入力電圧、および上記電源回路
の負荷電流の中の少なくとも１つをデジタルデータに変
換する変換手段と、上記変換手段により得られるデジタルデータが予め決め
られた複数の条件をそれぞれ満たすか否かを判定する判
定手段と、上記判定手段により得られる複数の判定結果に基づいて
上記電源回路を制御する制御手段と、を有し、上記制御手段が、上記判定手段による複数の判定結果の
中の１以上の判定結果をそれぞれ使用する複数の条件式
の中から、上記電源回路の現在の動作状態に対応する１
または複数の条件式を選択し、その選択した１または複
数の条件式を満たしているか否かに応じて、その電源回
路が次に遷移すべき動作状態を認識し、その認識結果に
従った制御を実行することを特徴とする電源装置。