JP3473249B2 - 中央処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は計算機の中央処理装
置に関する。

【０００２】

【従来の技術】近年、中央処理装置の高速化のためにパ
イプライン方式が不可欠な技術となっている。パイプラ
イン方式では、中央処理装置で処理する命令を、例え
ば、命令読みだし，命令解読，実行，結果のレジスタへ
の書き込みというようにステージに分割し、命令１の結
果のレジスタへの書き込み，命令２の実行，命令３の命
令解読，命令４の命令読みだしを並列に処理することで
命令当たりの処理速度を高速化する。

【０００３】パイプライン方式では、このようにアドレ
スの連続する命令列の実行は並列に処理することができ
る。一方、命令列中に条件分岐命令が存在する場合およ
び分岐先アドレスの計算が必要な分岐命令が存在する場
合、分岐命令実行の結果次命令のアドレスが決定した
後、次命令の命令読みだしが行われる。このため、命令
列中にこれらの分岐命令が存在するとパイプラインの命
令解読，実行，結果の書き込みのステージに空きができ
るため、処理速度が低下する。

【０００４】分岐命令の実行待ちによる処理速度の低下
を防ぐために、分岐予測が多く用いられる。分岐予測
は、分岐命令を読みだした時に次の命令のアドレスを予
測し、分岐命令の結果を待たずに予測したアドレスから
続けて命令をパイプラインに投入する。これを投機実行
と呼ぶ。処理が進んで分岐命令実行の結果、分岐命令の
次命令のアドレスが決定した時点で分岐予測が正しかっ
た場合、そのまま命令の実行を続ける。分岐予測が誤っ
ていた場合投機実行中の命令を全て破棄し、正しいアド
レスから分岐命令以降の読みだしを再開する。このた
め、分岐予測が正しい場合には、分岐命令の実行待ちに
より処理速度が低下することを回避できる。

【０００５】従来の中央処理装置では、投機実行中の命
令列に読みだし命令または書き込み命令がある場合、こ
れらの命令の投機実行は行われていなかった。これに該
当する中央処理装置は、文献“PowerPC601 ユーザーズ
マニュアル”に示されるように、PowerPC601が挙げられ
る。

【０００６】

【発明が解決しようとする課題】従来技術で、条件分岐
命令以降に読みだし命令または書き込み命令が実行され
る場合、条件分岐命令以降の読みだし命令または書き込
み命令は投機実行されず、処理速度が低下する。

【０００７】本発明の目的は、投機実行した読みだし命
令の結果を破棄可能として読みだし命令を投機実行可能
とし、さらに分岐予測を誤って実行した読みだし命令の
結果を後続の同一アドレスへの読みだし命令で利用可能
とし、読みだし時間を短縮することで中央処理装置の処
理速度を向上することにある。

【０００８】

【課題を解決するための手段】１以上の分岐ユニット
と、１以上の主記憶読みだし要求を格納する読みだしバ
ッファと１以上の主記憶書き込み要求を格納する書き込
みバッファを具備する１以上の主記憶アクセスユニット
と、分岐予測回路と、記憶制御回路を具備する中央処理
装置で、前記読みだしバッファには、各読みだしバッフ
ァエントリ毎にエントリ有効フラグと、１以上の分岐予
測の結果実行されると判断された場合に各分岐予測の方
向を特定するための分岐予測フィールドと、前記エント
リが分岐予測の誤りにより実行されないことを示す分岐
予測誤りフラグと、読みだしアドレスフィールドと、読
みだしデータフィールドと、読みだし完了フラグを設け
る。

【０００９】これにより、分岐実行結果が得られた時に
全読みだしバッファの分岐予測フィールドと分岐実行結
果を比較して、分岐予測を誤った読みだしバッファエン
トリを特定することができ、読みだし命令の投機実行が
可能となる。

【００１０】さらに、分岐予測を誤った場合にも、投機
実行中の読みだし命令は破棄するが、読みだしバッファ
エントリのエントリ有効フラグを有効のまま分岐予測誤
りフラグを誤りと設定することで、読みだし要求および
主記憶読みだしデータを読みだしバッファ内に保持す
る。

【００１１】以後、正しいアドレスから実行が再開され
た後、読みだしバッファエントリと同一アドレスへの読
みだし命令が実行された場合、読みだしバッファエント
リに格納されている主記憶読みだしデータを使用して読
みだし時間を短縮し、中央処理装置の処理速度を向上す
る。

【００１２】

【発明の実施の形態】

〈実施例１〉以下に本発明の第１の実施例について説明
する。図１は本発明の中央処理装置を示す。

【００１３】図１で中央処理装置は、記憶制御回路１０
０，分岐予測回路１１０，命令発行回路１２０，レジス
タファイル１３０，演算ユニット１４０，分岐ユニット
150，主記憶アクセスユニット１６０，書き込みバッフ
ァ１７０，読みだしバッファ１８０，リオーダバッファ
１９０からなる。

【００１４】記憶制御回路１００は、分岐予測回路１１
０より指示される命令の読みだし、および書き込みバッ
ファ１７０内のデータの書き込み、読みだしバッファ１
８０で指示されるデータの読みだしをバス１０２を通し
て中央処理装置外部に発行し、また、読みだし結果をバ
ス１０２を通して中央処理装置内部に受け取る。記憶制
御回路１００にキャッシュメモリを持たせる方式も考え
られるが、本実施例ではキャッシュメモリは設けていな
い。しかし、本発明はキャッシュメモリの有無に関係な
く実施できる。

【００１５】分岐予測回路１１０は、読みだした命令が
分岐命令である場合に次命令のアドレスを予測し、記憶
制御回路１００に命令読みだしを要求する。読みだした
命令が分岐命令以外の場合、命令アドレスをインクリメ
ントし、記憶制御回路１００に命令読みだしを要求す
る。分岐予測は、種々の方法が提案されているが、本発
明は分岐予測の方法に関らず実施できる。

【００１６】命令発行回路１２０は、読みだした命令を
解読し、命令の種類に応じて演算ユニット１４０，分岐
ユニット１５０，主記憶アクセスユニット１６０のいず
れかに命令を発行する。この時、分岐予測により命令を
投機実行している場合、分岐予測の方向を示すデータを
付加する。本発明では一例として、分岐予測方向を２ビ
ットで表す。分岐予測データが“００”の場合、投機実
行中ではなく、当該命令は必ず実行されることを示す。
分岐予測データが“１０”の場合、投機実行中であり、
分岐を行わないと予測したことを示す。分岐予測データ
が“１１”の場合、投機実行中であり、分岐を行うと予
測したことを示す。

【００１７】演算ユニット１４０は、命令発行回路１２
０から受けた演算命令を実行し、演算結果をリオーダバ
ッファ１９０に格納する。

【００１８】主記憶アクセスユニット１６０は、命令発
行回路１２０から受けた読みだし命令または書き込み命
令をそれぞれ読みだしバッファ１８０，書き込みバッフ
ァ１７０に登録し、読みだし結果をリオーダバッファ１
９０に格納する。

【００１９】リオーダバッファ１９０は、演算ユニット
１４０から受けた演算結果または主記憶アクセスユニッ
ト１６０から受けた読みだし結果を一旦格納し、レジス
タファイル１３０に送る。投機実行した命令について
は、分岐ユニット１５０から分岐実行結果を得て、分岐
予測が正しかった場合は投機実行した命令の結果をレジ
スタファイル１３０に送るが、分岐予測が誤っていた場
合は投機実行した命令の結果を破棄する。

【００２０】分岐ユニット１５０は、命令発行回路１２
０から受けた分岐命令を実行する。分岐命令が条件分岐
命令であった場合、分岐実行の結果をリオーダバッファ
190，書き込みバッファ１７０，読みだしバッファ１８
０に送る。

【００２１】書き込みバッファ１７０は、書き込み命令
のアドレス，データおよび分岐予測結果を保持し、記憶
制御回路１００に書き込み命令を発行する。投機実行し
た命令の場合、分岐ユニット１５０から分岐実行結果を
得るまで待ち、分岐予測が正しかった場合に記憶制御回
路１００に書き込み命令を発行する。一方、分岐予測が
誤っていた場合には書き込み命令を破棄する。

【００２２】書き込みバッファ１７０は、エントリ毎に
書き込み要求の有効を示すエントリ有効フラグ１７０
ａ，書き込み命令の分岐予測データを格納する分岐予測
フィールド１７０ｂ，書き込みアドレスフィールド１７
０ｃ，書き込みデータフィールド１７０ｄのフィールド
を持つ。

【００２３】書き込みバッファ１７０に関する処理は、
以下に示す種類が存在する。

【００２４】（書き込み発行処理）書き込みバッファ１
７０は、主記憶アクセスユニット１６０から、書き込み
アドレス，分岐予測データおよび書き込みデータを受信
し、以下に示す書き込み命令の発行を行う。

【００２５】（１）エントリ有効フラグ１７０ａが
“０”の書き込みバッファエントリが存在する場合、書
き込みアドレスおよび書き込みデータを書き込みバッフ
ァエントリの書き込みアドレスフィールド１７０ｃおよ
び書き込みデータフィールド170dに書き込み、エントリ
有効フラグ１７０ａを“１”とする。

【００２６】（２）エントリ有効フラグ１７０ａが
“０”の書き込みバッファエントリが存在しない場合、
（１）が実行できるまで新たな書き込み発行処理を受け
付けず待つ。

【００２７】（主記憶アクセス発行処理）エントリ有効
フラグ１７０ａが“１”かつ分岐予測フィールド１７０
ｂが“００”の書き込みバッファエントリについて、主
記憶制御回路に書き込みアドレスおよび書き込みデータ
を与え、主記憶書き込みを発行する。主記憶書き込み
は、書き込みバッファ１７０への登録順に従って行う。
この後、エントリ有効フラグ１７０ａを“０”とする。

【００２８】（分岐結果処理）分岐ユニット１５０から
分岐結果データを受けて、分岐結果を受信する。分岐結
果の受信時には、以下の処理を行う。

【００２９】（１）エントリ有効フラグが“１”かつ、
分岐予測フィールド１７０ｂが“00”でなく、分岐予測
フィールド１７０ｂと分岐結果データが一致する全ての
書き込みバッファエントリで、分岐予測フィールド１７
０ｂを“００”とする。

【００３０】（２）エントリ有効フラグが“１”かつ、
分岐予測フィールド１７０ｂが“00”でなく、分岐予測
フィールド１７０ｂと分岐結果データが一致しない全て
の書き込みバッファエントリで、エントリ有効フラグ１
７０ａを“０”とする。

【００３１】読みだしバッファ１８０は、エントリ毎に
読みだし要求の有効を示すエントリ有効フラグ１８０
ａ，読みだし命令の分岐予測データを格納する分岐予測
フィールド１８０ｂ，読みだし命令に対応する分岐予測
の誤りを示す分岐予測誤りフラグ１８０ｃ，読みだしア
ドレスフィールド１８０ｄ，主記憶の読みだしが完了し
たことを示す読みだし完了フラグ１８０ｅ，主記憶読み
だし結果を一旦保持する読みだしデータフィールド１８
０ｆ，主記憶読みだし結果を書き込むレジスタ番号を示
すレジスタフィールド１８０ｇ，後続の読みだし命令が
当該エントリのデータを使うことを許可する読みだし許
可フラグ１８０ｈのフィールドを持つ。

【００３２】読みだしバッファ１８０に関する処理は、
以下に示す種類が存在する。

【００３３】（読みだし発行処理）読みだしバッファ１
８０は、主記憶アクセスユニットから、読みだしアドレ
ス、分岐予測データおよび書き込みレジスタ番号を受信
し、以下に示す読みだし命令の発行処理を行う。

【００３４】（１）エントリ有効フラグ１８０ａおよび
読みだし許可フラグ１８０ｈが“１”、かつ、読みだし
アドレスと読みだしバッファエントリの読みだしアドレ
スフィールド１８０ｄが一致、かつ、分岐予測誤りフラ
グ１８０ｃと読みだし完了フラグ１８０ｅの少なくとも
片方が“１”の場合、（１ａ）〜（１ｃ）のいずれかの
処理を行う。

【００３５】（１ａ）分岐予測誤りフラグ１８０ｃおよ
び読みだし完了フラグ１８０ｅがともに“１”の場合、
当該エントリの読みだしデータフィールド１８０ｆを書
き込みデータ，主記憶アクセスユニット１６０から受け
た書き込みレジスタ番号を書き込みレジスタ番号とし
て、リオーダバッファ１９０に書き込みを発行する。

【００３６】これにより、以前に投機実行し、分岐予測
を誤った読みだし命令と同一アドレスに対する後続の読
みだし命令は、以前の読みだし結果を使うことができ
る。

【００３７】（１ｂ）分岐予測誤りフラグ１８０ｃが
“０”，読みだし完了フラグ１８０ｅが“１”の場合、
当該エントリの読みだしデータフィールド１８０ｆを書
き込みデータ，レジスタフィールド１８０ｇを書き込み
レジスタ番号として、リオーダバッファ１９０に書き込
みを発行する。

【００３８】これにより、以前に発行した読みだし命令
と同一アドレスに対する後続の読みだし命令は、以前の
読みだし結果を使うことができる。

【００３９】（１ｃ）分岐予測誤りフラグ１８０ｃが
“１”，読みだし完了フラグ１８０ｅが“０”の場合、
当該エントリの分岐予測フィールド１８０ｂを分岐予測
データ，レジスタフィールド１８０ｇを書き込みレジス
タ番号，分岐予測誤りフラグ180cを“０”に設定する。

【００４０】これにより、以前に投機実行し、分岐予測
が誤った読みだし命令と同一アドレスに対する後続の読
みだし命令は、以前の読みだし結果が主記憶から戻るの
を待って使うことができる。

【００４１】（２）（１）の条件に該当する読みだしバ
ッファエントリが存在せず、エントリ有効ビット１８０
ａが“０”であるエントリが存在する場合、このエント
リの読みだしアドレスフィールド１８０ｄ，分岐予測フ
ィールド１８０ｂ，レジスタフィールド１８０ｇを読み
だし発行の読みだしアドレス，分岐予測データ，レジス
タ番号に設定し、エントリ有効ビット１８０ａおよび読
みだし許可フラグ１８０ｈを“１”，分岐予測誤りフラ
グ１８０ｃおよび読みだし完了フラグ１８０ｅを“０”
に設定する。

【００４２】この後、読みだしアドレスフィールド１８
０ｄを読みだしアドレスとし、当該エントリのエントリ
番号を読みだしバッファ番号として、記憶制御回路１０
０に主記憶アクセスを発行する。

【００４３】（３）（１)，(２）の条件に該当せず、エ
ントリ有効フラグ１８０ａおよび読みだし完了フラグ１
８０ｅが“１”、かつ、読みだし許可フラグ１８０ｈが
“０”かつ、読みだしアドレスと読みだしバッファエン
トリの読みだしアドレスフィールド１８０ｄが一致する
エントリが存在する場合、（２）と同一の動作を行う。

【００４４】（４）（１)，(２)，(３）の条件に該当せ
ず、エントリ有効フラグ１８０ａ，読みだし許可フラグ
１８０ｈが全て“１”のエントリが存在する場合、
（２）と同一の動作を行う。

【００４５】これにより、読みだしバッファエントリが
全て有効の場合に、データ到着処理を終えた読みだしバ
ッファエントリを使用することができる。

【００４６】（５）（１）から（４）のいずれの条件に
も該当しない場合、読みだし命令を登録可能な読みだし
バッファエントリが存在しないため、（１）から（４）
のいずれかが実行できるまで新たな読みだし発行処理を
受け付けず待つ。

【００４７】（主記憶アクセス発行処理）読みだしバッ
ファ１８０は、記憶制御回路１００に読みだしアドレス
および読みだしバッファ番号を与え、主記憶読みだしを
発行する。

【００４８】（データ到着処理）読みだしバッファ１８
０は、記憶制御回路１００から主記憶読みだし結果のデ
ータと読みだしバッファ番号を受信し、以下の処理を行
う。

【００４９】（１）読みだしバッファ番号で指定される
読みだしバッファエントリの、読みだしデータフィール
ド１８０ｆに主記憶読みだし結果を書き込み、読みだし
完了フラグ１８０ｅを“１”とする。

【００５０】（２）当該エントリの、読みだしデータフ
ィールド１８０ｆの値を書き込みデータ，レジスタフィ
ールド１８０ｇの値を書き込みレジスタ番号，分岐予測
フィールドを分岐予測データとして、レジスタ書き込み
をリオーダバッファ１９０に対して発行する。

【００５１】（３）当該エントリの読みだし許可フラグ
１８０ｈが“０”の場合、エントリ有効フラグを“０”
とする。

【００５２】（書き込み発行処理）読みだしバッファ１
８０は、主記憶アクセスユニット１６０から書き込みア
ドレスを受けて、以下に示す書き込み発行処理を行う。

【００５３】（１）エントリ有効フラグ１８０ａが
“１”かつ書き込みアドレスと読みだしアドレスフィー
ルド１８０ｄが一致するエントリを検索する。

【００５４】（２）（１）に示したエントリが存在する
場合、当該エントリの読みだし許可フラグ１８０ｈを
“０”とする。この時、読みだし完了フラグ１８０ｅが
“１”ならば、エントリ有効フラグ１８０ａを“０”と
する。

【００５５】（分岐結果処理）読みだしバッファ１８０
は、分岐ユニット１５０から分岐結果データを受けて、
以下に示す分岐結果処理を行う。

【００５６】（１）エントリ有効フラグ１８０ａが
“１”かつ、分岐予測フィールド１８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド１８０ｂが分岐
結果データと一致する全てのエントリで、分岐予測フィ
ールド１８０ｂを“００”とする。

【００５７】（２）エントリ有効フラグ１８０ａが
“１”かつ、分岐予測フィールド１８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド１８０ｂが分岐
結果データと一致しない全てのエントリで、分岐予測フ
ィールド１８０ｂを分岐結果データとし、分岐予測誤り
フラグ180cを“１”とする。

【００５８】これにより、分岐予測を誤って実行した読
みだしバッファエントリについて、読みだしバッファエ
ントリを有効としたまま分岐予測の誤りを設定すること
ができる。

【００５９】本実施例では、読みだしバッファ１８０の
各エントリに分岐予測フィールド１８０ｂおよび分岐予
測誤りフラグ１８０ｃを設けることに特徴がある。

【００６０】本実施例で示した中央処理装置で、図２の
プログラムを実行した場合の動作を以下に示す。

【００６１】図２のプログラムで、Ｉ１は条件分岐命令
であり、分岐予測回路１１０で分岐しないと予測する
が、実際には分岐を行う。

【００６２】Ｉ２，Ｉ５，Ｉ８，Ｉ１３は読みだし命令
であり、例えば“ＬＤ Ａ，Ｒ１”は主記憶のアドレス
Ａの値をレジスタＲ１に読み込むことを示す。

【００６３】Ｉ９は書き込み命令であり、”ＳＴ Ｒ
３，Ａ”はレジスタＲ３の値を主記憶のアドレスＡに書
き込むことを示す。

【００６４】Ｉ３，Ｉ４，Ｉ６，Ｉ７，Ｉ１０，Ｉ１
１，Ｉ１２はそれぞれＲ１，Ｒ２，Ｒ３，Ｒ４とは無関
係の演算命令である。

【００６５】Ｉ１４はレジスタＲ２を使用する演算命令
である。

【００６６】本実施例では、読みだし命令は主記憶を読
みだす時間を含めると１０サイクル、その他の命令は読
みだし中のデータを使用しない場合１サイクルの実行時
間がかかるとし、分岐予測の５サイクル後に分岐実行結
果がわかるものとする。

【００６７】図２のプログラムの実行タイミングを図３
に示す。

【００６８】（１）１サイクル目に分岐命令を読みだす
と、分岐予測回路１１０は分岐しないと予測し、分岐予
測データを“１０”とする。この後、分岐実行結果が得
られるまでの５サイクルの間、Ｉ２，Ｉ３，Ｉ４，Ｉ
８，Ｉ９の投機実行を行う。この時、主記憶アクセスユ
ニット１６０は読みだしバッファ１８０に対して、２サ
イクル目にＩ２，５サイクル目にＩ８の読みだし発行処
理が発行され、読みだし発行処理（２）に従って読みだ
しバッファ１８０に格納される。また、６サイクル目に
Ｉ９の書き込み発行処理が発行され、書き込み発行処理
（２）が実行され、アドレスＡのデータを保持する読み
だしバッファエントリの読みだし許可フラグ１８０ｈを
“０”とする。この時の読みだしバッファ１８０の状態
を図５に示す。

【００６９】（２）６サイクル目の最後に分岐ユニット
１５０で分岐実行結果が得られると、読みだしバッファ
１８０に分岐結果処理が発行される。この時、分岐実行
結果は分岐を行うため、分岐結果データは“１１”とな
る。読みだしバッファ１８０は、分岐結果処理（２）に
従いＩ２，Ｉ９に対応する読みだしバッファエントリの
分岐予測誤りフラグ１８０ｃを“１”とする。

【００７０】（３）７サイクル目には投機実行中ではな
いため分岐予測データは“００”となり、正しい命令列
Ｉ５，Ｉ６，Ｉ７が実行され、Ｉ５が読みだしバッファ
１８０に読みだし発行処理（２）により登録される。

【００７１】（４）１０サイクル目には、Ｉ８が実行さ
れ、主記憶アクセスユニット１６０は読みだしバッファ
１８０に対し、読みだし発行処理を発行する。読みだし
バッファ１８０は、読みだし発行処理（１ｃ）に従い５
サイクル目のＩ８で発行され、分岐予測を誤った読みだ
し命令の結果を使用できるようにする。

【００７２】（５）２サイクル目に発行したＩ２の結果
は、１２サイクル目にデータ到着処理により読みだしバ
ッファ１８０に戻される。この時、読みだしバッファ１
８０は、Ｉ２に対応する読みだしバッファエントリの読
みだし許可フラグ１８０ｈが“０”であるため、今後こ
の読みだしバッファエントリの読みだしデータは再利用
されないことを知り、データ到着処理(３)に従いエント
リ有効フラグ１８０ａを“０”とする。

【００７３】（６）５サイクル目に発行したＩ８の結果
は、１５サイクル目にデータ到着処理により読みだしバ
ッファ１８０に戻される。この時、データ到着処理によ
り、読みだし結果が読みだしバッファ１８０からリオー
ダバッファ１９０を通してレジスタファイル１３０に格
納される。この時の読みだしバッファ１８０の状態を図
６に示す。

【００７４】（７）１６サイクル目のＩ１４実行時に
は、レジスタＲ２に既にアドレスＣの読みだし結果が格
納されており、Ｉ１４が実行できる。

【００７５】以上により、図２に示す命令列は１６サイ
クルで実行される。

【００７６】これに対し、本発明を利用せず、分岐予測
を誤った場合に投機実行した全ての命令を破棄すること
を考える。この時、投機実行したＩ５は６サイクル目の
最後に破棄され、Ｉ１４は１０サイクル目に実行するＩ
８の結果を待たなければならない。このため、図４に示
すようにＩ１４の実行は２１サイクル目まで待たされ
る。よって、本発明を利用しない場合、図２に示す命令
列の実行には２１サイクルかかる。

【００７７】以上の実施例によれば、読みだしバッファ
１８０の各エントリに分岐予測フィールド１８０ｂおよ
び分岐予測誤りフラグ１８０ｃを設け、分岐予測を誤っ
た場合でも投機実行した読みだし命令の読みだし結果を
利用可能とすることで、読みだし結果の待ち時間を短縮
することができ、中央処理装置の性能を向上することが
できる。

【００７８】〈実施例２〉本発明の実施例２を説明す
る。本実施例は実施例１の変形であるため、相違点につ
いてのみ説明する。本実施例は、主記憶アクセスユニッ
ト１６０，書き込みバッファ１７０，読みだしバッファ
１８０の構造を変更し、書き込みバッファ内に存在する
データの読みだし時には主記憶を読みださず、書き込み
バッファのデータを読みだしデータとして使用可能とす
る点が異なる。

【００７９】図７は本実施例の中央処理装置を示す。

【００８０】本実施例の中央処理装置では、主記憶アク
セスユニット２６０は命令発行回路２２０から受けた読
みだし命令および書き込み命令を、書き込みバッファ２
７０に対して発行する。

【００８１】書き込みバッファ２７０は、エントリ毎に
書き込み要求の有効を示すエントリ有効フラグ２７０
ａ，書き込み命令の分岐予測データを格納する分岐予測
フィールド２７０ｂ，書き込みアドレスフィールド２７
０ｃ，書き込みデータフィールド２７０ｄのフィールド
を持つ。

【００８２】書き込みバッファ２７０に関する処理は、
以下に示す種類が存在する。

【００８３】（書き込み発行処理）書き込みバッファ２
７０は、主記憶アクセスユニット２６０から、書き込み
アドレス，分岐予測データおよび書き込みデータを受信
し、書き込み命令の発行を行う。

【００８４】（１）エントリ有効フラグ２７０ａが
“０”の書き込みバッファエントリが存在する場合、書
き込みアドレスおよび書き込みデータを書き込みバッフ
ァエントリの書き込みアドレスフィールド２７０ｃおよ
び書き込みデータフィールド270dに書き込み、エントリ
有効フラグ２７０ａを“１”とする。

【００８５】（２）エントリ有効フラグ２７０ａが
“０”の書き込みバッファエントリが存在しない場合、
（１）が実行できるまで新たな書き込み発行処理を受け
付けず待つ。

【００８６】（３）（１）または（２）の後、読みだし
バッファ２８０に書き込みアドレスを与え、書き込み発
行処理を行う。

【００８７】（主記憶アクセス発行処理）書き込みバッ
ファ２７０は、エントリ有効フラグ２７０ａが“１”か
つ分岐予測フィールド２７０ｂが“００”の書き込みバ
ッファエントリについて、書き込みアドレスおよび書き
込みデータを与え、主記憶書き込みを発行する。主記憶
書き込みは、書き込みバッファ２７０への登録順に従っ
て行う。この後、エントリ有効フラグ２７０ａを“０”
とする。

【００８８】（分岐結果処理）書き込みバッファ２７０
は、分岐ユニット２５０から分岐結果データを受けて、
分岐結果を受信し、以下に示す分岐結果処理を行う。

【００８９】（１）エントリ有効フラグ２７０ａが
“１”かつ、分岐予測フィールド２７０ｂが“００”で
なく、分岐予測フィールド２７０ｂと分岐結果データが
一致する全ての書き込みバッファエントリで、分岐予測
フィールド２７０ｂを“００”とする。

【００９０】（２）エントリ有効フラグが“１”かつ、
分岐予測フィールド２７０ｂが“00”でなく、分岐予測
フィールド２７０ｂと分岐結果データが一致しない全て
の書き込みバッファエントリで、エントリ有効フラグ２
７０ａを“０”とする。

【００９１】（読みだし発行処理）書き込みバッファ２
７０は、主記憶アクセスユニット２６０から読みだしア
ドレス，分岐予測データおよび書き込みレジスタ番号を
受信し、以下に示す読みだし発行処理を行う。

【００９２】（１）エントリ有効フラグ２７０ａが
“１”かつ、書き込みアドレスフィールド２７０ｃが読
みだしアドレスと一致するエントリが存在する場合、最
も後に登録された書き込みバッファエントリを検索す
る。この後、読みだしアドレス，分岐予測データ，書き
込みレジスタ番号，当該書き込みバッファエントリの分
岐予測フィールド２７０ｂ，当該書き込みバッファエン
トリの書き込みデータ２７０ｄを読みだしバッファ２８
０に与え、読みだしバッファ２８０の読みだし発行処理
を行う。

【００９３】（２）（１）以外の場合、読みだしアドレ
ス，分岐予測データ，書き込みレジスタ番号を読みだし
バッファ２８０に与え、読みだしバッファ２８０の読み
だし発行処理を行う。

【００９４】読みだしバッファ２８０は、実施例１の読
みだしバッファ１８０に加えて書き込みデータ分岐予測
フィールド２８０ｉを持つ。書き込みデータ分岐予測フ
ィールド２８０ｉは、書き込みバッファ２７０のデータ
を読みだし結果として使用した後、書き込み命令が分岐
予測誤りのために破棄された場合に、この書き込み結果
を使用する読みだしバッファエントリを破棄するために
設けてある。

【００９５】本実施例では、実施例１の読みだし発行処
理，分岐結果処理を以下に示すように変更する。

【００９６】（読みだし発行処理）読みだしバッファ２
８０は、書き込みバッファ２７０から読みだしアドレ
ス，分岐予測データおよび書き込みレジスタ番号を受信
し、以下に示す読みだし発行処理を行う。

【００９７】（１）エントリ有効フラグ２８０ａおよび
読みだし許可フラグ２８０ｈが“１”、かつ、読みだし
アドレスと読みだしバッファエントリの読みだしアドレ
スフィールド２８０ｄが一致、かつ、分岐予測誤りフラ
グ２８０ｃと読みだし完了フラグ２８０ｅの少なくとも
片方が“１”の場合、（１ａ)〜(１ｃ）のいずれかの処
理を行う。

【００９８】(１ａ)分岐予測誤りフラグ２８０ｃおよび
読みだし完了フラグ２８０ｅが“１”の場合、当該エン
トリの読みだしデータフィールド２８０ｆを書き込みデ
ータ，主記憶アクセスユニット１６０から受けた書き込
みレジスタ番号を書き込みレジスタ番号として、リオー
ダバッファ２９０に書き込みを発行する。

【００９９】これにより、以前に投機実行し、分岐予測
が誤った読みだし命令と同一アドレスに対する後続の読
みだし命令は、以前の読みだし結果を使うことができ
る。

【０１００】（１ｂ）分岐予測誤りフラグ２８０ｃが
“０”，読みだし完了フラグ２８０ｅが“１”の場合、
当該エントリの読みだしデータフィールド２８０ｆを書
き込みデータ，レジスタフィールド２８０ｇを書き込み
レジスタ番号として、リオーダバッファ２９０に書き込
みを発行する。

【０１０１】これにより、以前に発行した読みだし命令
と同一アドレスに対する後続の読みだし命令は、以前の
読みだし結果を使うことができる。

【０１０２】（１ｃ）分岐予測誤りフラグ２８０ｃが
“１”，読みだし完了フラグ２８０ｅが“０”かつ読み
だし発行処理に書き込みデータフィールド２７０ｄおよ
び書き込みデータの分岐予測フィールド２７０ｂが伴っ
ていない場合、当該エントリの分岐予測フィールド２８
０ｂを分岐予測データ，レジスタフィールド２８０ｇを
レジスタ番号に設定する。

【０１０３】これにより、以前に投機実行し、分岐予測
が誤った読みだし命令と同一アドレスに対する後続の読
みだし命令は、以前の読みだし結果が主記憶から戻るの
を待って使うことができる。

【０１０４】（２）（１）の条件に該当せず、エントリ
有効ビット２８０ａが“０”であるエントリが存在する
場合、このエントリの読みだし発行の読みだしアドレ
ス，分岐予測データ，レジスタ番号を、読みだしアドレ
スフィールド２８０ｄ，分岐予測フィールド２８０ｂ，
レジスタフィールド２８０ｇに設定し、エントリ有効ビ
ット２８０ａおよび読みだし許可フラグ２８０ｈを
“１”，分岐予測誤りフラグ２８０ｃおよび読みだし完
了フラグ２８０ｅを“０”に設定する。

【０１０５】この後、読みだし発行処理に書き込みデー
タフィールド２７０ｄおよび書き込みデータの分岐予測
フィールド２７０ｂが伴っている場合、これらを当該読
みだしバッファエントリの読みだしデータフィールド２
８０ｆ，書き込みデータ分岐予測フィールド２８０ｉに
書き込み、主記憶読みだし完了フラグ２８０ｃを“１”
として、（１ａ）の処理を行う。

【０１０６】読みだし発行処理に書き込みデータフィー
ルド２７０ｄおよび書き込みデータの分岐予測フィール
ド２７０ｂが伴っていない場合、書き込みデータ分岐予
測フィールド２８０ｉを“００”，読みだしアドレスフ
ィールド２８０ｄを読みだしアドレスとし、当該エント
リのエントリ番号を読みだしバッファ番号として、記憶
制御回路２００に主記憶アクセスを発行する。

【０１０７】（３）（１)，(２）の条件に該当せず、エ
ントリ有効フラグ２８０ａおよび読みだし完了フラグ２
８０ｅが“１”、かつ、読みだし許可フラグ２８０ｈが
“０”かつ、読みだしアドレスと読みだしバッファエン
トリの読みだしアドレスフィールド２８０ｄが一致する
エントリが存在する場合、（２）と同一の動作を行う。

【０１０８】（４）（１)，(２)，(３）の条件に該当せ
ず、エントリ有効ビット２８０ａ，読みだし許可フラグ
２８０ｈが全て“１”のエントリが存在する場合、
（２）と同一の動作を行う。

【０１０９】これにより、読みだしバッファエントリが
全て有効の場合に、分岐予測が誤った読みだしバッファ
エントリを消去して使用することができる。

【０１１０】（５）（１）から（４）のいずれの条件に
も該当しない場合、（１）から（４）のいずれかが実行
できるまで新たな読みだし発行処理を受け付けず待つ。

【０１１１】（分岐結果処理）読みだしバッファ２８０
は、分岐ユニット２５０から分岐結果データを受けて、
以下に示す分岐結果処理を行う。

【０１１２】（１）エントリ有効フラグ２８０ａが
“１”かつ、分岐予測フィールド２８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド２８０ｂが分岐
結果データと一致する全てのエントリで、（１ａ）書き
込みデータ命令予測フィールド280iが“００”または、
分岐結果データと一致する場合、分岐予測フィールド28
0bおよび書き込みデータ命令予測フィールド２８０ｉを
“００”とする。（１ｂ）（１ａ）以外の場合、読みだ
し許可フラグ２８０ｈを“０”とする。

【０１１３】（２）エントリ有効フラグ２８０ａが
“１”かつ、分岐予測フィールド２８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド２８０ｂが分岐
結果データと一致しない全てのエントリで、（２ａ）書
き込みデータ命令予測フィールド２８０ｉが“００”ま
たは、分岐結果データと一致する場合、分岐予測フィー
ルド２８０ｂを分岐結果データとし、分岐予測誤りフラ
グ２８０ｃを“１”とする。

【０１１４】（２ｂ）（２ａ）以外の場合、読みだし許
可フラグ２８０ｈを“０”とする。

【０１１５】これにより、読みだし命令発行時に、書き
込みバッファ２７０のデータを読みだし結果とし、書き
込みデータが分岐予測誤りのため実行されない場合に、
当該読みだしバッファエントリを読みだし不可とするこ
とができる。

【０１１６】本実施例では、実施例１に加えて読みだし
バッファエントリに書き込みデータ分岐予測フィールド
２８０ｉを設けることに特徴がある。

【０１１７】本実施例で示した中央処理装置で、図８の
プログラムを実行した場合の動作を以下に示す。

【０１１８】（１）１サイクル目にＩ１が実行される
と、Ｒ１の値が書き込みバッファ２７０に登録される。
Ｉ１の書き込み命令が記憶制御回路２００に対して未発
行の場合、２サイクル目の読みだし命令Ｉ２は書き込み
バッファ２７０の読みだし発行処理（１）に従い、書き
込みデータを読みだし値として使用する。

【０１１９】これにより、以前に同一アドレスに書き込
みを発行した場合、読みだし命令は以前の書き込みデー
タを利用することができ、主記憶から読みだした場合と
比較して読みだしにかかる時間が短くなり、性能を向上
することができる。

【０１２０】（２）３サイクル目の条件分岐命令は、分
岐予測回路２１０では分岐しないと予測されるが、実際
には分岐を行う命令である。この時、分岐実行結果が得
られるまでの５サイクルの間、分岐予測データ“１０”
としてＩ４，Ｉ５および後続命令の投機実行を行う。

【０１２１】（３）Ｉ４の実行時、書き込みバッファ２
７０は書き込み発行処理（１）に従い、書き込みアドレ
スフィールド２７０ｃをアドレスＡ，書き込みデータフ
ィールド２７０ｄをＲ１の値，分岐予測フィールドを
“１０”として書き込みバッファ２７０に格納される。

【０１２２】（４）Ｉ５の実行時、書き込みバッファ２
７０は書き込みバッファ２７０の読みだし発行処理
（１）に従い、読みだしアドレス，分岐予測データ，書
き込みレジスタ番号，当該書き込みバッファエントリの
分岐予測フィールド２７０ｂを読みだしバッファ２８０
に与え、読みだしバッファ２８０の読みだし発行処理を
行う。

【０１２３】読みだしバッファ２８０は読みだしバッフ
ァ２８０の読みだし発行処理(２)に従い、このエントリ
の読みだしアドレスフィールド２８０ｄ，分岐予測フィ
ールド２８０ｂ，書き込みレジスタフィールド２８０ｇ
を読みだし発行の読みだしアドレス，分岐予測データ，
レジスタ番号に設定し、エントリ有効ビット２８０ａお
よび読みだし許可フラグ２８０ｈを“１”，分岐予測誤
りフラグ２８０ｃおよび読みだし完了フラグ２８０ｅを
“０”，読みだしデータフィールド２８０ｆ，書き込み
データ分岐予測フィールド２８０ｉに書き込み、主記憶
読みだし完了フラグ２８０ｃを“１”する。この後、読
みだしデータフィールド２８０ｆを書き込みデータ，レ
ジスタフィールド２８０ｇを書き込みレジスタ番号とし
て、リオーダバッファ２９０に書き込みを発行する。こ
の時の読みだしバッファ２８０および書き込みバッファ
２７０の状態を図９に示す。

【０１２４】（５）分岐ユニット２５０で分岐実行結果
が得られると、書き込みバッファ270および読みだしバ
ッファ２８０に分岐結果処理が発行される。この時の分
岐実行結果は、分岐を行うため“１１”となる。

【０１２５】この時、書き込みバッファ２７０は、書き
込みバッファ２７０の分岐結果処理（１）に従い、アド
レスＡへのＲ２の値の書き込みの書き込みバッファエン
トリのエントリ有効フラグ２７０ａを“０”とする。

【０１２６】読みだしバッファ２８０は、読みだしバッ
ファ２８０の分岐結果処理（２ｂ）に従い、アドレスＡ
からの読みだしのエントリの読みだし許可フラグ２８０
ｈを“０”とする。

【０１２７】（６）（５）以降分岐予測データは“０
０”となり、Ｉ５以降の命令が正しい命令列として実行
され、Ｉ５の実行時には読みだしバッファ２８０の読み
だし発行処理（２）に従い記憶制御回路２００に主記憶
の読みだしが発行される。よって、Ｉ５に対応する読み
だしバッファエントリの読みだしデータフィールド280f
を、誤って使用することはない。

【０１２８】読みだしバッファ２８０は、書き込み命令
の分岐予測データを保持するために書き込みデータ分岐
予測フィールド２８０ｉを設けることで、主記憶アクセ
スユニット２６０は、読みだし命令を書き込みバッファ
２７０に発行し、書き込みバッファ２７０は同一アドレ
スへの書き込みがあれば書き込み値を読みだしデータと
して読みだしバッファに与えることができる。これによ
り、書き込み命令の後に同一アドレスに読みだしを発行
する場合、読みだし結果の待ち時間を短縮することがで
き、中央処理装置の性能を向上することができる。

【０１２９】〈実施例３〉本発明の実施例３を説明す
る。本実施例は実施例１の変形であるため、相違点につ
いてのみ説明する。本実施例は、読みだし命令および書
き込み命令を共通のバッファに格納する点が異なる。

【０１３０】図１０は本実施例の中央処理装置を示す。

【０１３１】本実施例の中央処理装置では、主記憶アク
セスユニット３６０は命令発行回路３２０から受けた読
みだし命令および書き込み命令を、アクセスバッファ３
８５に対して発行する。

【０１３２】アクセスバッファ３８５はエントリ毎に読
みだしまたは書き込み要求の有効を示すエントリ有効フ
ラグ３８５ａ，アクセスバッファエントリが書き込み命
令を保持していることを示す書き込みフラグ３８５ｊ，
読みだし命令または書き込み命令の分岐予測データを格
納する分岐予測フィールド３８５ｂ，読みだし命令に対
応する分岐予測の誤りを示す分岐予測誤りフラグ３８５
ｃ，アドレスフィールド３８５ｄ，主記憶の読みだしが
完了したことを示す読みだし完了フラグ385e，主記憶読
みだし結果または書き込み値を一旦保持するデータフィ
ールド３８５ｆ，主記憶読みだし結果を書き込むレジス
タ番号を示すレジスタフィールド385g，後続の読みだし
命令が当該エントリのデータを使うことを許可する読み
だし許可フラグ３８５ｈのフィールドを持つ。

【０１３３】本実施例では、アクセスバッファエントリ
を読みだし命令の場合には書き込みフラグ３８５ｊを
“０”として使用し、書き込み命令の場合には書き込み
フラグ３８５ｊを“１”として使用する。これにより、
アクセスバッファエントリが読みだしまたは書き込みの
いずれのエントリとして使用されているかを区別でき、
共通のアクセスバッファ３８５で読みだしバッファおよ
び書き込みバッファの両方の役割を持つことができる。

【０１３４】読みだしバッファおよび書き込みバッファ
双方の機能を共通のアクセスバッファ３８５に持たせる
ことで、読みだしバッファと書き込みバッファを別に設
ける必要がなくなり、ハードウェア量を減らすことがで
きる。

【０１３５】〈実施例４〉以下に本発明の実施例４を説
明する。本実施例は実施例２の変形であるため、相違点
についてのみ説明する。本実施例は、読みだしバッファ
に読みだしデータフィールドを設ける代わりに、リオー
ダバッファに格納したデータを読みだしデータとして利
用可能とする点が異なる。

【０１３６】図１１は、本実施例の中央処理装置を示
す。

【０１３７】リオーダバッファ４９０は、エントリ毎に
リオーダバッファエントリの有効を示すエントリ有効フ
ラグ４９０ａ，レジスタ書き込み処理の分岐予測データ
を格納する分岐予測フィールド４９０ｂ，レジスタ書き
込み処理に対応する分岐予測の誤りを示す分岐予測誤り
フラグ４９０ｃ，レジスタへの書き込み値を保持するデ
ータフィールド４９０ｆ，データフィールド４９０ｆの
値を書き込むレジスタ番号を保持する書き込みレジスタ
フィールド４９０ｇ，読みだし命令フラグ490kのフィー
ルドを持つ。

【０１３８】リオーダバッファ４９０は、演算ユニット
４４０から受けた演算結果または主記憶アクセスユニッ
ト４６０から受けた読みだし結果を一旦格納し、レジス
タファイル４３０に書き込む。投機実行した命令につい
ては、分岐ユニット４５０から分岐実行結果を得て、分
岐予測が正しかった場合は投機実行した命令の結果をレ
ジスタファイル４３０に書き込むが、分岐予測が誤って
いた場合は投機実行した命令の結果をレジスタファイル
４３０に書き込まない。本実施例では、リオーダバッフ
ァ４９０は、従来のリオーダバッファの機能に加え、投
機実行し、分岐予測を誤った読みだし命令の読みだし結
果を保持する機能を持つ。

【０１３９】リオーダバッファ４９０に関する処理は、
リオーダバッファ書き込み処理，レジスタ書き込み処
理，分岐結果処理，リオーダバッファ解放処理，リオー
ダバッファ変更処理が存在する。以下に、リオーダバッ
ファ書き込み処理，分岐結果処理，レジスタ書き込み処
理，リオーダバッファ変更処理を説明する。

【０１４０】（リオーダバッファ書き込み処理）リオー
ダバッファ４９０は、演算ユニット４４０，分岐ユニッ
ト４５０，主記憶アクセスユニット４６０のいずれかか
ら分岐予測データ，書き込みレジスタ番号，書き込みデ
ータを伴ったリオーダバッファ書き込み処理の要求を受
け、以下に示すリオーダバッファ書き込み処理を行う。

【０１４１】（１）エントリ有効フラグ４９０ａが
“０”のエントリが存在する場合、当該エントリのエン
トリ有効フラグ４９０ａを“１”，分岐予測フィールド
４９０ｂを分岐予測データ，分岐予測誤りフラグ４９０
ｃを“０”，書き込みレジスタフィールド４９０ｇを書
き込みレジスタ番号，データフィールド４９０ｆを書き
込みデータ値とし、エントリを確保する。

【０１４２】発行する命令が読みだし命令の場合にのみ
読みだし命令フラグ４９０ｋを“１”とし、エントリ番
号を読みだしバッファ４８０に返す。

【０１４３】（２）エントリ有効フラグ４９０ａが
“０”のエントリが存在せず、分岐予測誤りフラグが
“１”のエントリが存在する場合、当該エントリのエン
トリ有効フラグ４９０ａを“１”，分岐予測フィールド
４９０ｂを分岐予測データ，分岐予測誤りフラグ４９０
ｃを“０”，データ有効フラグ４９０ｅを“０”，書き
込みレジスタフィールド４９０ｇを書き込みレジスタ番
号，書き込みデータをデータフィールド４９０ｆとし、
エントリを確保する。

【０１４４】発行する命令が読みだし命令の場合にのみ
読みだし命令フラグ４９０ｋを“１”とし、エントリ番
号を読みだしバッファ４８０に返す。

【０１４５】この後、読みだしバッファ４８０に対して
当該エントリのリオーダバッファ番号と共にリオーダバ
ッファ解放処理を発行する。

【０１４６】（３）（１）および（２）以外の場合、使
用可能なリオーダバッファエントリが存在しないため、
（１）または（２）のいずれかの条件を満たすまでエン
トリ確保処理を受け付けず待つ。

【０１４７】（レジスタ書き込み処理）リオーダバッフ
ァ４９０は、エントリ有効フラグ４９０ａが“１”，分
岐予測フィールド４９０ｂが“００”のエントリが存在
する場合、以下の処理を行う。

【０１４８】（１）当該エントリの書き込みレジスタフ
ィールド４９０ｇを書き込みレジスタ番号，データフィ
ールド４９０ｆをレジスタ書き込み値としてレジスタ書
き込みを行う。この後、当該エントリのエントリ有効フ
ラグ４９０ａを“０”とする。読みだし命令フラグ４９
０ｋが“１”の場合には、読みだしバッファ４８０に対
して当該エントリのリオーダバッファ番号と共にリオー
ダバッファ解放処理を発行する。

【０１４９】（分岐結果処理）リオーダバッファ４９０
は、分岐ユニット４５０から分岐結果データを受けて、
以下に示す処理を行う。

【０１５０】（１）エントリ有効フラグ４９０ａが
“１”かつ、分岐予測フィールド４９０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド４９０ｂが分岐
結果データと一致する全てのエントリで、分岐予測フィ
ールド４９０ｂを“００”とし、分岐予測誤りフラグ４
９０ｃを“０”とする。

【０１５１】（２）エントリ有効フラグ４９０ａが
“１”かつ、分岐予測フィールド４９０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド４８０ｂが分岐
結果データと一致しない全てのエントリで、分岐予測フ
ィールド４８０ｂを分岐結果データとし、分岐予測誤り
フラグ480cを“１”とする。

【０１５２】この後、当該エントリが読みだし命令フラ
グ４９０ｋが“０”の場合、エントリ有効フラグ３９０
ａを“０”とし、リオーダバッファエントリを解放す
る。

【０１５３】これにより、分岐予測を誤って実行した読
みだし命令に対応するリオーダバッファエントリについ
て、エントリを有効としたまま分岐予測の誤りを設定す
ることができる。

【０１５４】（リオーダバッファ変更処理）リオーダバ
ッファ４９０は、主記憶アクセスユニット４６０からリ
オーダバッファ番号，分岐予測データ，書き込みレジス
タ番号，書き込みデータを受け、以下に示すリオーダバ
ッファ変更処理を行う。

【０１５５】（１）リオーダバッファ番号に対応するリ
オーダバッファエントリの、分岐予測データ，書き込み
データ，書き込みレジスタ番号をそれぞれ順に分岐予測
データフィールド４９０ｂ，データフィールド４９０
ｆ，レジスタ番号フィールド490gに格納する。

【０１５６】（２）分岐予測誤りビット４９０ｃを
“０”とし、読みだし命令フラグ４９０ｋを“１”とす
る。

【０１５７】読みだしバッファ４８０は、エントリ毎に
読みだし要求の有効を示すエントリ有効フラグ４８０
ａ，読みだし命令の分岐予測データを格納する分岐予測
フィールド４８０ｂ，読みだし命令に対応する分岐予測
の誤りを示す分岐予測誤りフラグ４８０ｃ，読みだしア
ドレスフィールド４８０ｄ，主記憶の読みだしが完了し
たことを示す読みだし完了フラグ４８０ｅ，主記憶読み
だし結果を格納するリオーダバッファ番号フィールド４
８０ｆ，主記憶読みだし結果を格納するリオーダバッフ
ァエントリが存在することを示すリオーダバッファ存在
フラグ４８０ｊ，主記憶読みだし結果を書き込むレジス
タ番号を示すレジスタフィールド４８０ｇ，後続の読み
だし命令が当該エントリのデータを使うことを許可する
読みだし許可フラグ４８０ｈ，書き込みバッファ４７０
の書き込みデータを読みだしデータとして使用する場合
の分岐予測データを格納する書き込みデータ分岐予測フ
ィールド４８０ｉのフィールドを持つ。

【０１５８】本実施例では、実施例２の読みだし発行処
理，分岐結果処理，データ到着処理を以下に示すように
変更し、リオーダバッファ解放処理を追加する。

【０１５９】（読みだし発行処理）読みだしバッファ４
８０は、書き込みバッファ４７０から読みだしアドレ
ス，リオーダバッファ番号，分岐予測データおよび書き
込みレジスタ番号を受信し、以下に示す読みだし発行処
理を行う。

【０１６０】（１）エントリ有効フラグ４８０ａおよび
読みだし許可フラグ４８０ｈが“１”、かつ、読みだし
アドレスと読みだしバッファエントリの読みだしアドレ
スフィールド４８０ｄが一致した場合、以下の処理を行
う。

【０１６１】（１ａ）分岐予測誤りフラグ４８０ｃが
“１”かつ、リオーダバッファ存在フラグ４８０ｊが
“１”の場合、当該エントリの分岐予測フィールド４８
０ｂを分岐予測データ，レジスタフィールド４８０ｇを
書き込みレジスタ番号，分岐予測誤りフラグ４８０ｃを
“０”に設定する。

【０１６２】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っている場合、当該読みだしバッファエ
ントリの書き込みデータ分岐予測フィールド４８０ｉに
書き込みデータの分岐予測フィールド４７０ｂの値を書
き込み、主記憶読みだし完了フラグ４８０ｅを“１”と
する。この後、主記憶アクセスユニット４６０を経由し
てリオーダバッファ４９０にリオーダバッファ番号４８
０ｆ，分岐予測データ，書き込みレジスタ番号，書き込
みデータを与え、リオーダバッファ変更処理を発行す
る。

【０１６３】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っていない場合、書き込みデータ分岐予
測フィールド４８０ｉを“００”，読みだしアドレスフ
ィールド４８０ｄを読みだしアドレスとし、当該エント
リのエントリ番号を読みだしバッファ番号として、記憶
制御回路４００に主記憶アクセスを発行する。

【０１６４】（１ｂ）分岐予測誤りフラグ４８０ｃが
“１”かつ、リオーダバッファ存在フラグ４８０ｊが
“０”の場合、このエントリの読みだしアドレスフィー
ルド４８０ｄ，分岐予測フィールド４８０ｂ，レジスタ
フィールド４８０ｇを読みだし発行の読みだしアドレ
ス，分岐予測データ，レジスタ番号に設定し、エントリ
有効ビット４８０ａおよび読みだし許可フラグ４８０ｈ
を“１”，分岐予測誤りフラグ４８０ｃおよび読みだし
完了フラグ４８０ｅを“０”に設定する。

【０１６５】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っている場合、当該読みだしバッファエ
ントリの書き込みデータ分岐予測フィールド４８０ｉに
書き込みデータの分岐予測フィールド４７０ｂの値を書
き込み、リオーダバッファ存在フラグ４８０ｊおよび主
記憶読みだし完了フラグ４８０ｅを“１”とする。この
後、主記憶アクセスユニット４６０を経由してリオーダ
バッファ４９０に分岐予測データ，書き込みレジスタ番
号，書き込みデータを与え、リオーダバッファ書き込み
処理を発行し、リオーダバッファ４９０からリオーダバ
ッファ番号を得て、リオーダバッファ番号フィールド４
８０ｆに格納する。

【０１６６】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っていない場合、書き込みデータ分岐予
測フィールド４８０ｉを“００”，読みだしアドレスフ
ィールド４８０ｄを読みだしアドレスとし、当該エント
リのエントリ番号を読みだしバッファ番号として、記憶
制御回路４００に主記憶アクセスを発行する。

【０１６７】（２）（１）の条件に該当せず、エントリ
有効フラグ４８０ａが“０”であるエントリが存在する
場合、このエントリの読みだしアドレスフィールド４８
０ｄ，分岐予測フィールド４８０ｂ，レジスタフィール
ド４８０ｇを読みだし発行の読みだしアドレス，分岐予
測データ，レジスタ番号に設定し、エントリ有効フラグ
４８０ａおよび読みだし許可フラグ４８０ｈを“１”，
分岐予測誤りフラグ４８０ｃおよび読みだし完了フラグ
４８０ｅを“０”に設定する。

【０１６８】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っている場合、当該読みだしバッファエ
ントリの書き込みデータ分岐予測フィールド４８０ｉに
書き込みデータの分岐予測フィールド４７０ｂの値を書
き込み、リオーダバッファ存在フラグ４８０ｊ，読みだ
し完了フラグ４８０ｅを“１”とする。この後、主記憶
アクセスユニット460を経由してリオーダバッファ４９
０に分岐予測データ，書き込みレジスタ番号，書き込み
データを与え、リオーダバッファ書き込み処理を発行
し、リオーダバッファ４９０からリオーダバッファ番号
を得て、リオーダバッファ番号フィールド４８０ｆに格
納する。

【０１６９】読みだし発行処理に書き込みデータフィー
ルド４７０ｄおよび書き込みデータの分岐予測フィール
ド４７０ｂが伴っていない場合、書き込みデータ分岐予
測フィールド４８０ｉを“００”，読みだしアドレスフ
ィールド４８０ｄを読みだしアドレスとし、当該エント
リのエントリ番号を読みだしバッファ番号とし、リオー
ダバッファ存在フラグ４８０ｊを“０”として、記憶制
御回路４００に主記憶アクセスを発行する。

【０１７０】（３）（１)，(２）の条件に該当せず、エ
ントリ有効フラグ４８０ａおよび読みだし完了フラグ４
８０ｅが“１”かつ、読みだし許可フラグ４８０ｈが
“０”かつ、読みだしアドレスと読みだしバッファエン
トリの読みだしアドレスフィールド４８０ｄが一致する
エントリが存在する場合、（２）と同一の動作を行う。

【０１７１】（４）（１)，(２）,（３）の条件に該当
せず、エントリ有効フラグ４８０ａ，読みだし許可フラ
グ４８０ｈが全て“１”のエントリが存在する場合、
（２）と同一の動作を行う。

【０１７２】（５）（１）から（４）のいずれの条件に
も該当しない場合、（１）から（４）のいずれかが実行
できるまで新たな読みだし発行処理を受け付けず待つ。

【０１７３】以上により、読みだしバッファエントリが
全て有効の場合に、分岐予測が誤った読みだしバッファ
エントリを消去して使用することができる。

【０１７４】（分岐結果処理）読みだしバッファ４８０
は、分岐ユニット４５０から分岐結果データを受けて、
以下に示す分岐結果処理を行う。

【０１７５】（１）エントリ有効フラグ４８０ａが
“１”かつ、分岐予測フィールド４８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド４８０ｂが分岐
結果データと一致する全てのエントリで、（１ａ）書き
込みデータ命令予測フィールド４８０ｉが“００”また
は、分岐結果データと一致する場合、分岐予測フィール
ド４８０ｂおよび書き込みデータ命令予測フィールド48
0iを“００”とし、分岐予測誤りフラグ４８０ｃを
“０”とする。

【０１７６】（１ｂ）（１ａ）以外の場合、読みだし許
可フラグ４８０ｈを“０”とする。

【０１７７】（２）エントリ有効フラグ４８０ａが
“１”かつ、分岐予測フィールド４８０ｂが“１０”ま
たは“１１”かつ、分岐予測フィールド４８０ｂが分岐
結果データと一致しない全てのエントリで、（２ａ）書
き込みデータ命令予測フィールド４８０ｉが“００”ま
たは、分岐結果データと一致する場合、分岐予測フィー
ルド４８０ｂを分岐結果データとし、分岐予測誤りフラ
グ480cを“１”とする。

【０１７８】（２ｂ）（２ａ）以外の場合、読みだし許
可フラグ４８０ｈを“０”とする。

【０１７９】これにより、読みだし命令発行時に、書き
込みバッファ４７０のデータを読みだし結果とし、書き
込みデータが分岐予測誤りのため実行されない場合に、
当該読みだしバッファエントリを使用不可とすることが
できる。

【０１８０】（データ到着処理）読みだしバッファ４８
０は、記憶制御回路４００から主記憶読みだし結果のデ
ータと読みだしバッファ番号を受信し、以下の処理を行
う。

【０１８１】（１）読みだしバッファ番号で指定される
読みだしバッファエントリの、読みだし完了フラグ４８
０ｅを“１”とする。

【０１８２】（２）当該エントリのリオーダバッファ存
在フラグ４８０ｆが“１”の場合、主記憶アクセスユニ
ット４６０を経由してリオーダバッファ４９０に分岐予
測データ，書き込みレジスタ番号，書き込みデータを与
え、リオーダバッファ変更処理を発行する。

【０１８３】（３）（２）以外の場合、主記憶アクセス
ユニット４６０を経由してリオーダバッファ４９０に分
岐予測データ，書き込みレジスタ番号，書き込みデータ
を与え、リオーダバッファ書き込み処理を発行し、リオ
ーダバッファ４９０からリオーダバッファ番号を得て、
リオーダバッファ番号フィールド４８０ｆに格納する。

【０１８４】（リオーダバッファ解放処理）読みだしバ
ッファ４９０は、リオーダバッファ４８０からリオーダ
バッファ番号を受け、以下の処理を行う。

【０１８５】（１）リオーダバッファ番号フィールド４
８０ｆがリオーダバッファ番号と一致する全ての読みだ
しバッファエントリのリオーダバッファ存在フラグ４８
０ｊを“０”とする。

【０１８６】読みだしバッファ４８０に読みだしデータ
フィールドを設ける代わりに、リオーダバッファ番号フ
ィールド４８０ｆおよびリオーダバッファ存在フラグ48
0jを設けたことにより、分岐予測を誤った読みだし命令
の読みだし結果をリオーダバッファ４９０に格納し、後
続の同一アドレスへの読みだし命令で利用可能とするこ
とにより、実施例２と比較してハードウェア量を削減で
きる。

【０１８７】

【発明の効果】本発明によれば、分岐予測を誤った場合
でも投機実行した読みだし命令の読みだし結果が利用可
能となり、分岐予測が誤った読みだし命令と同一アドレ
スに読みだしを発行した場合の読みだし結果の待ち時間
を短縮することができ、中央処理装置の性能を向上する
ことができる。

【図面の簡単な説明】

【図１】本発明の実施例１の中央処理装置のブロック
図。

【図２】本発明の実施例１の動作例のプログラムのフロ
ーシート。

【図３】本発明の実施例１の動作例のプログラムの動作
を示す説明図。

【図４】本発明の実施例１の動作例のプログラムの動作
を示す説明図。

【図５】本発明の実施例１の動作の読みだしバッファの
内容を示す説明図。

【図６】本発明の実施例１の動作の読みだしバッファの
内容を示す説明図。

【図７】本発明の実施例２の中央処理装置のブロック
図。

【図８】本発明の実施例２の動作例のプログラムのフロ
ーチャート。

【図９】本発明の実施例２の動作の読みだしバッファお
よび書き込みバッファの内容を示す説明図。

【図１０】本発明の実施例３の中央処理装置のブロック
図。

【図１１】本発明の実施例４の中央処理装置のブロック
図。

【符号の説明】

１００…記憶制御回路、１０２…バス、１１０…分岐予
測回路、１２０…命令発行回路、１３０…レジスタファ
イル、１４０…演算ユニット、１５０…分岐ユニット、
１６０…主記憶アクセスユニット、１７０…書き込みバ
ッファ、170a…エントリ有効フラグ、１７０ｂ…分岐予
測フィールド、１７０ｃ…書き込みアドレスフィール
ド、１７０ｄ…書き込みデータフィールド、１８０…読
みだしバッファ、１８０ａ…エントリ有効フラグ、１８
０ｂ…分岐予測フィールド、180c…分岐予測誤りフラ
グ、１８０ｄ…読みだしアドレスフィールド、１８０ｅ
…読みだし完了フラグ、１８０ｆ…読みだしデータフィ
ールド、１８０ｇ…書き込みレジスタフィールド、１８
０ｈ…読みだし許可フラグ、１９０…リオーダバッフ
ァ。

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】１以上の分岐ユニットと、１以上の主記憶
   読みだし要求を格納する読みだしバッファと１以上の主
   記憶書き込み要求を格納する書き込みバッファを具備す
   る１以上の主記憶アクセスユニットと、分岐予測回路
   と、記憶制御回路とを具備する中央処理装置において、
   前記読みだしバッファは、各読みだしバッファエントリ
   毎にエントリ有効フラグと、１以上の分岐予測の結果実
   行されると判断された場合に各分岐予測の方向を特定す
   るための分岐予測フィールドと、前記エントリが分岐予
   測の誤りにより実行されないことを示す分岐予測誤りビ
   ットと、読みだしアドレスフィールドと、読みだしデー
   タフィールドと、主記憶読みだし完了フラグを具備し、
   分岐予測を誤った場合でも読みだし要求有効フラグが有
   効を示す前記読みだしバッファエントリ内の読みだしデ
   ータフィールドが利用可能であることを特徴とする中央
   処理装置。
2. 【請求項２】前記分岐予測回路は、分岐予測の方向を特
   定するための分岐予測データを生成し、全ての命令に付
   加する請求項１に記載の中央処理装置。
3. 【請求項３】前記主記憶アクセスユニットは、主記憶読
   みだし命令実行時に前記読みだしバッファに前記読みだ
   しバッファエントリを確保し、前記読みだしバッファエ
   ントリのエントリ有効フラグを有効とし、前記主記憶読
   みだし命令の分岐予測データを、前記読みだしバッファ
   エントリの分岐予測フィールドに記憶し、前記主記憶読
   みだし命令の対象アドレスを、前記読みだしバッファエ
   ントリの読みだしアドレスフィールドに記憶し、前記読
   みだしバッファエントリの分岐予測誤りフラグを誤り無
   しと設定し、前記読みだしバッファエントリの読みだし
   完了フラグを未完と設定し、読みだしアクセスを記憶制
   御回路に対して発行する請求項１または請求項２に記載
   の中央処理装置。
4. 【請求項４】前記主記憶アクセスユニットは、前記記憶
   制御回路から記憶装置の読みだし結果が戻ると、読みだ
   し結果を対応する読みだしバッファエントリの読みだし
   データフィールドに格納し、前記読みだしバッファエン
   トリの読みだし完了フラグを完了と設定する請求項１，
   ２または３に記載の中央処理装置。
5. 【請求項５】前記分岐ユニットは、分岐の実行時に前記
   主記憶アクセスユニット内の全ての前記読みだしバッフ
   ァエントリの前記分岐予測フィールドと実際に分岐を実
   行してきた方向を比較し、分岐予測が誤っている全ての
   前記読みだしバッファエントリの分岐予測誤りフラグを
   誤りと設定する請求項１，２，３または４に記載の中央
   処理装置。
6. 【請求項６】前記主記憶アクセスユニットは、前記主記
   憶書き込み命令の実行時に、分岐予測誤りフラグが誤り
   を示す全ての読みだしバッファエントリの読みだしアド
   レスフィールドと、書き込みアドレスの一部乃至全部の
   ビットを比較し、一致した全ての読みだしバッファエン
   トリのエントリ有効ビットを無効と設定する請求項１，
   ２，３，４または５に記載の中央処理装置。
7. 【請求項７】前記主記憶アクセスユニットは、前記主記
   憶読みだし命令の実行時にエントリ有効フラグが有効か
   つ分岐予測誤りフラグが誤りを示す全ての読みだしバッ
   ファエントリの読みだしアドレスフィールドと、主記憶
   読みだし命令の読みだしアドレスを比較し、一致した読
   みだしバッファエントリに対応する読みだしデータを、
   主記憶読みだし命令の読みだし結果として使用する請求
   項１，２，３，４，５または６に記載の中央処理装置。
8. 【請求項８】前記書き込みバッファは、書き込み命令の
   アドレスおよびデータを一旦保持する１以上の書き込み
   バッファエントリからなり、前記主記憶アクセスユニッ
   トは、主記憶読みだし命令実行時に読みだしアドレスと
   書き込みバッファ内の全ての有効な書き込みバッファエ
   ントリの書き込みアドレスフィールドとを比較し、一致
   するエントリがある場合には前記書き込みバッファエン
   トリの書き込みデータフィールドを主記憶読みだし結果
   として使用する点が異なる請求項１，２，３，４，５，
   ６または７に記載の中央処理装置。
9. 【請求項９】前記分岐ユニットは、実行中の命令が当該
   命令以前の分岐命令で分岐または非分岐を選択してきた
   方を記録する分岐実行データを保持し、読みだしバッフ
   ァの各読みだしバッファエントリに分岐予測誤りフラグ
   を設ける代わりに、分岐実行データと各読みだしバッフ
   ァエントリの分岐予測フィールドを比較して予測と実行
   命令が一致した場合に分岐予測誤り無しと判断する点が
   異なる請求項１，２，３，４，５，６，７または８に記
   載の中央処理装置。
10. 【請求項１０】前記主記憶アクセスユニットは、主記憶
    読みだし命令の実行時に読みだしバッファの全ての読み
    だしバッファエントリのエントリ有効ビットが有効であ
    る場合、分岐予測誤りデータが誤りを示す読みだし要求
    を廃棄し、前記主記憶読みだし命令の読みだし要求を登
    録する点が異なる請求項１，２，３，４，５，６，７，
    ８または９に記載の中央処理装置。
11. 【請求項１１】前記主記憶アクセスユニットに、読みだ
    しバッファと書き込みバッファを別個に設ける代わりに
    読みだし要求と書き込み要求の双方を登録することがで
    きるバッファを設ける点が異なる請求項１，２，３，
    ４，５，６，７，８，９または１０に記載の中央処理装
    置。
12. 【請求項１２】前記読みだしバッファに読みだしデータ
    フィールドを設ける代わりに、リオーダバッファ番号フ
    ィールドおよびリオーダバッファ存在フラグを設け、読
    みだしたデータをリオーダバッファに直接書き込む請求
    項１，２，３，４，５，６，７，８，９，１０または１
    １に記載の中央処理装置。