JP3474286B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP3474286B2 JP3474286B2 JP28738394A JP28738394A JP3474286B2 JP 3474286 B2 JP3474286 B2 JP 3474286B2 JP 28738394 A JP28738394 A JP 28738394A JP 28738394 A JP28738394 A JP 28738394A JP 3474286 B2 JP3474286 B2 JP 3474286B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon oxide
- mask
- photoresist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
- H10P50/644—Anisotropic liquid etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/98—Utilizing process equivalents or options
Landscapes
- Thin Film Transistor (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜集積回路に用いる
回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造
および作製方法に関するものである。本発明によって作
製される薄膜トランジスタは、ガラス等の絶縁基板上、
単結晶シリコン等の半導体基板上に形成された絶縁体
上、いずれにも形成され、例えば、液晶ディスプレーの
アクティブマトリクス回路やイメージセンサーの駆動回
路等に用いられる。
回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造
および作製方法に関するものである。本発明によって作
製される薄膜トランジスタは、ガラス等の絶縁基板上、
単結晶シリコン等の半導体基板上に形成された絶縁体
上、いずれにも形成され、例えば、液晶ディスプレーの
アクティブマトリクス回路やイメージセンサーの駆動回
路等に用いられる。
【０００２】
【従来の技術】最近、７５０℃以下の温度で薄膜トラン
ジスタを形成することが要求されるようになった。薄膜
トランジスタは、酸化珪素や窒化珪素等の絶縁被膜上に
形成されたシリコン半導体薄膜を島状にエッチングし
て、島状シリコン領域（活性層）を形成した後、ゲイト
絶縁膜とゲイト電極を形成するのであるが、このような
低温では従来の半導体集積回路技術のように熱酸化法に
よってゲイト絶縁膜を得ることは不可能であり、もっぱ
ら、化学的気相成長法（ＣＶＤ法）や物理的気相成長法
（ＰＶＤ法）によって絶縁被膜を形成していた。ＣＶＤ
法やＰＶＤ法においては、通常はプラズマを用いるプラ
ズマＣＶＤ法やスパッタリング法が一般的であった。
ジスタを形成することが要求されるようになった。薄膜
トランジスタは、酸化珪素や窒化珪素等の絶縁被膜上に
形成されたシリコン半導体薄膜を島状にエッチングし
て、島状シリコン領域（活性層）を形成した後、ゲイト
絶縁膜とゲイト電極を形成するのであるが、このような
低温では従来の半導体集積回路技術のように熱酸化法に
よってゲイト絶縁膜を得ることは不可能であり、もっぱ
ら、化学的気相成長法（ＣＶＤ法）や物理的気相成長法
（ＰＶＤ法）によって絶縁被膜を形成していた。ＣＶＤ
法やＰＶＤ法においては、通常はプラズマを用いるプラ
ズマＣＶＤ法やスパッタリング法が一般的であった。
【０００３】しかし、ＣＶＤ法やＰＶＤ法で形成される
絶縁被膜はステップカバレージ（段差被覆性）が悪く、
信頼性や歩留り、特性に悪影響を及ぼすことがあった。
すなわち、エッヂ部の断面がほぼ垂直であった場合に
は、ゲイト絶縁膜の被覆性が著しく悪く、典型的には平
坦部の厚さの半分しか厚みが存在しない状態となること
もあった。
絶縁被膜はステップカバレージ（段差被覆性）が悪く、
信頼性や歩留り、特性に悪影響を及ぼすことがあった。
すなわち、エッヂ部の断面がほぼ垂直であった場合に
は、ゲイト絶縁膜の被覆性が著しく悪く、典型的には平
坦部の厚さの半分しか厚みが存在しない状態となること
もあった。
【０００４】従来、島状シリコン領域は、シリコン膜を
ドライエッチングすることによって得られていたが、通
常のドライエッチング法では、シリコンと下地の酸化珪
素あるいは窒化珪素の選択比を向上させる必要から反応
性イオンエッチング法が採用された。通常の場合は、断
面はほぼ垂直となるが、条件によっては斜めの断面を有
する形状（テーパー状）とすることも可能であった。こ
の場合には、絶縁被膜のステップカバレージが多少悪く
とも、問題がないようにすることが提案されている。
ドライエッチングすることによって得られていたが、通
常のドライエッチング法では、シリコンと下地の酸化珪
素あるいは窒化珪素の選択比を向上させる必要から反応
性イオンエッチング法が採用された。通常の場合は、断
面はほぼ垂直となるが、条件によっては斜めの断面を有
する形状（テーパー状）とすることも可能であった。こ
の場合には、絶縁被膜のステップカバレージが多少悪く
とも、問題がないようにすることが提案されている。
【０００５】図４にはテーパー状のエッヂを有する典型
的なＴＦＴを上から見た図、およびその図面のＡ−
Ａ’、Ｂ−Ｂ’に沿った断面図を示す。基板上に形成さ
れたＴＦＴの薄膜シリコン半導体領域は不純物領域（ソ
ース、ドレイン領域、Ｐ型もしくはＮ型の導電型を示
す）４４、４５とゲイト電極４３の下に位置し、実質的
に真性のチャネル形成領域４１に分けられる。また、こ
のシリコン半導体領域を覆って、ゲイト絶縁膜４２が設
けられる。図には示されていないが、さらにこれらを覆
って層間絶縁物４９が設けられ、その上に配線が形成さ
れる。この配線は層間絶縁物に形成されたコンタクトホ
ールを介して、不純物領域４４、４５に接続される。
的なＴＦＴを上から見た図、およびその図面のＡ−
Ａ’、Ｂ−Ｂ’に沿った断面図を示す。基板上に形成さ
れたＴＦＴの薄膜シリコン半導体領域は不純物領域（ソ
ース、ドレイン領域、Ｐ型もしくはＮ型の導電型を示
す）４４、４５とゲイト電極４３の下に位置し、実質的
に真性のチャネル形成領域４１に分けられる。また、こ
のシリコン半導体領域を覆って、ゲイト絶縁膜４２が設
けられる。図には示されていないが、さらにこれらを覆
って層間絶縁物４９が設けられ、その上に配線が形成さ
れる。この配線は層間絶縁物に形成されたコンタクトホ
ールを介して、不純物領域４４、４５に接続される。
【０００６】図４から明らかなように、シリコン半導体
領域のエッヂ部をテーパー状とすることにより、ゲイト
絶縁膜４２はエッヂ部においても平坦部とほぼ同じ厚さ
を保つことができ、エッヂ部における耐圧を向上させる
ことができた。また、この結果、ＴＦＴの特性および製
造歩留りを著しく向上させることができるはずであっ
た。
領域のエッヂ部をテーパー状とすることにより、ゲイト
絶縁膜４２はエッヂ部においても平坦部とほぼ同じ厚さ
を保つことができ、エッヂ部における耐圧を向上させる
ことができた。また、この結果、ＴＦＴの特性および製
造歩留りを著しく向上させることができるはずであっ
た。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな対策は根本的な解決方法ではなかった。確かにテー
パー状とすることにより、断線は減少したが、解決でき
ない問題も多かった。その最大のものはソース／ドレイ
ン間のリーク電流である。ＴＦＴのソース／ドレイン間
に所定のドレイン電圧を印加しても、ゲイト電極の電位
がソースと同じであれば、チャネルが形成されないので
ソース／ドレイン間には実質的に電流が流れないはずで
ある。すなわち、オフ電流は、計算上は０．１ｐＡ以下
のはずであった。
うな対策は根本的な解決方法ではなかった。確かにテー
パー状とすることにより、断線は減少したが、解決でき
ない問題も多かった。その最大のものはソース／ドレイ
ン間のリーク電流である。ＴＦＴのソース／ドレイン間
に所定のドレイン電圧を印加しても、ゲイト電極の電位
がソースと同じであれば、チャネルが形成されないので
ソース／ドレイン間には実質的に電流が流れないはずで
ある。すなわち、オフ電流は、計算上は０．１ｐＡ以下
のはずであった。
【０００８】しかし、現実には１０ｐＡ以上のリーク電
流（以下、オフ電流という）が観察された。しかも、奇
妙なことにこの電流はＴＦＴのチャネル幅によらずほぼ
同じであることも明らかになった。このようなオフ電流
は、特にアクティブマトリクス回路のスイッチングトラ
ンジスタに用いる場合には致命的なものであり、オフ電
流を１０ｐＡ以下、好ましくは２ｐＡ以下とすることが
必要であった。
流（以下、オフ電流という）が観察された。しかも、奇
妙なことにこの電流はＴＦＴのチャネル幅によらずほぼ
同じであることも明らかになった。このようなオフ電流
は、特にアクティブマトリクス回路のスイッチングトラ
ンジスタに用いる場合には致命的なものであり、オフ電
流を１０ｐＡ以下、好ましくは２ｐＡ以下とすることが
必要であった。
【０００９】本発明人はオフ電流の原因について考察を
進めた結果、２つの大きな問題点を見出した。第１は実
質的に真性なチャネル形成領域４１のうち、シリコン領
域のエッヂ部４８を伝って電流４７が流れることであ
る。第２はシリコン膜表面のリーク電流である。第１の
原因に比較すると第２の原因のオフ電流に対する寄与度
は低いが、らに検討を進めた結果、特性劣化の大きな原
因であることが明らかになった。
進めた結果、２つの大きな問題点を見出した。第１は実
質的に真性なチャネル形成領域４１のうち、シリコン領
域のエッヂ部４８を伝って電流４７が流れることであ
る。第２はシリコン膜表面のリーク電流である。第１の
原因に比較すると第２の原因のオフ電流に対する寄与度
は低いが、らに検討を進めた結果、特性劣化の大きな原
因であることが明らかになった。
【００１０】第１の原因は、ドライエッチング法によっ
てシリコン膜をエッチングして、島状シリコン領域を形
成する工程において、エッヂ部に多大なプラズマによる
ダメージが与えられるためであることが明らかにされ
た。また、第２の原因はゲイト絶縁膜の成膜においてプ
ラズマＣＶＤ法やスパッタ法を用いたために、シリコン
膜表面がプラズマによるダメージを受けたためであると
判明した。
てシリコン膜をエッチングして、島状シリコン領域を形
成する工程において、エッヂ部に多大なプラズマによる
ダメージが与えられるためであることが明らかにされ
た。また、第２の原因はゲイト絶縁膜の成膜においてプ
ラズマＣＶＤ法やスパッタ法を用いたために、シリコン
膜表面がプラズマによるダメージを受けたためであると
判明した。
【００１１】さまざまな電気的・物理的測定の結果、ド
ライエッチング工程やプラズマを使用した成膜工程にお
いてはエッヂ部３８やシリコン表面にダメージを受けた
部分が形成され、この部分ではシリコン中に不対結合手
（ダングリングボンド）が生じ、また、シリコン表面が
低度に酸化されて特性の悪い酸化珪素膜が形成されるこ
とが明らかになった。ダングリングボンドや低度の酸化
珪素膜は半導体特性を損なうもので、電気的には導体に
近い挙動を呈せしめるものである。このようなプラズマ
によるダメージは、エッヂがテーパー状なものにのみ固
有ではなく、ドライエッチング法によって島状シリコン
領域を形成した場合には全て与えられることが明らかに
なった。
ライエッチング工程やプラズマを使用した成膜工程にお
いてはエッヂ部３８やシリコン表面にダメージを受けた
部分が形成され、この部分ではシリコン中に不対結合手
（ダングリングボンド）が生じ、また、シリコン表面が
低度に酸化されて特性の悪い酸化珪素膜が形成されるこ
とが明らかになった。ダングリングボンドや低度の酸化
珪素膜は半導体特性を損なうもので、電気的には導体に
近い挙動を呈せしめるものである。このようなプラズマ
によるダメージは、エッヂがテーパー状なものにのみ固
有ではなく、ドライエッチング法によって島状シリコン
領域を形成した場合には全て与えられることが明らかに
なった。
【００１２】エッヂのダメージに由来するオフ電流に関
しては、ダメージを受けた部分４６というのは、チャネ
ル幅に関係なく、ほぼ同じ断面積しか存在しないため、
オフ電流もチャネル幅によらずほぼ同じ値となる。した
がって、オフ電流をより低減させるには、ダメージを受
けた部分４６を除去することが必要であった。あるい
は、プラズマダメージを全く受けることのない新たなエ
ッチング方法を用いる必要があった。本発明はこのよう
な問題を鑑みてなされたものであり、概略テーパー状の
エッヂを有し、かつ、プラズマによるダメージのない島
状シリコン領域を形成する方法を提供する。
しては、ダメージを受けた部分４６というのは、チャネ
ル幅に関係なく、ほぼ同じ断面積しか存在しないため、
オフ電流もチャネル幅によらずほぼ同じ値となる。した
がって、オフ電流をより低減させるには、ダメージを受
けた部分４６を除去することが必要であった。あるい
は、プラズマダメージを全く受けることのない新たなエ
ッチング方法を用いる必要があった。本発明はこのよう
な問題を鑑みてなされたものであり、概略テーパー状の
エッヂを有し、かつ、プラズマによるダメージのない島
状シリコン領域を形成する方法を提供する。
【００１３】
【課題を解決するための手段】本発明は、シリコン膜を
エッチングする作用を有する液体（例えば、ＮＨ２基を
有するヒドラジン（ＮＨ２ＮＨ２）やエチレンジアミン
（ＮＨ２（Ｃ２Ｈ４）ＮＨ２）等）を有するエッチャン
トによるウェットエッチング法、もしくは非電離状態で
シリコンをエッチングする作用を有する気体（例えば、
各種フッ化塩素）によるガスエッチング法によってシリ
コン膜をエッチングすることにより、プラズマを用いな
いで島状シリコン領域を形成し、その後、非プラズマの
ＣＶＤ法（例えば、熱ＣＶＤ法）によってゲイト絶縁膜
を成膜することによってこの問題を解決する。
エッチングする作用を有する液体（例えば、ＮＨ２基を
有するヒドラジン（ＮＨ２ＮＨ２）やエチレンジアミン
（ＮＨ２（Ｃ２Ｈ４）ＮＨ２）等）を有するエッチャン
トによるウェットエッチング法、もしくは非電離状態で
シリコンをエッチングする作用を有する気体（例えば、
各種フッ化塩素）によるガスエッチング法によってシリ
コン膜をエッチングすることにより、プラズマを用いな
いで島状シリコン領域を形成し、その後、非プラズマの
ＣＶＤ法（例えば、熱ＣＶＤ法）によってゲイト絶縁膜
を成膜することによってこの問題を解決する。
【００１４】すなわち、本発明は
（１） 絶縁表面上に形成された厚さ１０〜１００ｎｍ
のシリコン膜上に、マスク膜を選択的に形成する工程 （２） シリコンをエッチングする作用を有する液体も
しくは気体によって、前記マスクを用いてシリコン膜を
エッチングすることにより島状の薄膜シリコン半導体領
域を形成する工程 （３） 非プラズマの化学的気相成長法により前記シリ
コン半導体領域を覆ってゲイト絶縁膜を形成する工程 のうちの、少なくとも工程（１）と（２）あるいは工程
（２）と（３）を有することを特徴とする。
のシリコン膜上に、マスク膜を選択的に形成する工程 （２） シリコンをエッチングする作用を有する液体も
しくは気体によって、前記マスクを用いてシリコン膜を
エッチングすることにより島状の薄膜シリコン半導体領
域を形成する工程 （３） 非プラズマの化学的気相成長法により前記シリ
コン半導体領域を覆ってゲイト絶縁膜を形成する工程 のうちの、少なくとも工程（１）と（２）あるいは工程
（２）と（３）を有することを特徴とする。
【００１５】上記において、ウェットエッチングをおこ
なうための液体としてＮＨ２基を有する物質を用いる場
合には、溶液中に水（Ｈ２Ｏ）を適当な比率で混合し、
また、プロパノール、ブタノール、イソプロパノール
（ＣＨ３ＣＨＯＨＣＨ３）やパイロカテコール（Ｃ６Ｈ
４（ＯＨ）２）を併せて使用すると効果がよい。
なうための液体としてＮＨ２基を有する物質を用いる場
合には、溶液中に水（Ｈ２Ｏ）を適当な比率で混合し、
また、プロパノール、ブタノール、イソプロパノール
（ＣＨ３ＣＨＯＨＣＨ３）やパイロカテコール（Ｃ６Ｈ
４（ＯＨ）２）を併せて使用すると効果がよい。
【００１６】上記において、ガスエッチングをおこなう
場合には、フッ化作用の極めて強い各種フッ化塩素、例
えば、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ
３）、五フッ化塩素（ＣｌＦ５）等が好ましい。すなわ
ち、シリコンはこれらの気体に接するとフッ化されて、
気体のフッ化珪素化合物等になり、エッチングされる。
中でも三フッ化塩素は化学的に安定で貯蔵しやすく、利
用しやすい。さらに、酸化珪素とほとんどエッチングし
ないためマスクとして酸化珪素を用いることができる。
場合には、フッ化作用の極めて強い各種フッ化塩素、例
えば、一フッ化塩素（ＣｌＦ）、三フッ化塩素（ＣｌＦ
３）、五フッ化塩素（ＣｌＦ５）等が好ましい。すなわ
ち、シリコンはこれらの気体に接するとフッ化されて、
気体のフッ化珪素化合物等になり、エッチングされる。
中でも三フッ化塩素は化学的に安定で貯蔵しやすく、利
用しやすい。さらに、酸化珪素とほとんどエッチングし
ないためマスクとして酸化珪素を用いることができる。
【００１７】上記工程（１）において、マスク膜はフォ
トジストや酸化珪素膜もしくは窒化珪素膜、あるいは酸
化窒化珪素膜を有するとよい。一般にヒドラジンを用い
る場合には、フォトレジスト等の有機物は剥離してしま
い、マスク膜として用いるのには好ましくないが、三フ
ッ化塩素ではフォトレジストもマスクとして使用でき
る。厳密には三フッ化塩素でもフォトレジストはエッチ
ングされるのであるが、そのエッチングレートがシリコ
ンとほぼ同じであるため、十分にマスクとして機能す
る。そして、この性質をうまく利用すれば、フォトレジ
ストのエッチング後退とシリコン膜のエッヂの後退がほ
ぼ同じ速度で進行することによりテーパー状のエッヂを
形成することもできる。
トジストや酸化珪素膜もしくは窒化珪素膜、あるいは酸
化窒化珪素膜を有するとよい。一般にヒドラジンを用い
る場合には、フォトレジスト等の有機物は剥離してしま
い、マスク膜として用いるのには好ましくないが、三フ
ッ化塩素ではフォトレジストもマスクとして使用でき
る。厳密には三フッ化塩素でもフォトレジストはエッチ
ングされるのであるが、そのエッチングレートがシリコ
ンとほぼ同じであるため、十分にマスクとして機能す
る。そして、この性質をうまく利用すれば、フォトレジ
ストのエッチング後退とシリコン膜のエッヂの後退がほ
ぼ同じ速度で進行することによりテーパー状のエッヂを
形成することもできる。
【００１８】上記工程（１）において、ヒドラジン等を
エッチングをおこなうための液体として用いる場合に
は、シリコン上に厚さ１〜２００ｎｍ、好ましくは、３
〜２０ｎｍの酸化珪素や窒化珪素、酸化窒化珪素を主成
分とする層を形成し、その上の全面にフォトレジストを
塗布して、公知のフォトリソグラフィー法によってレジ
ストのマスクを形成し、これを用いてその下層の酸化珪
素や窒化珪素、酸化窒化珪素を主成分とする層をエッチ
ングして、これをマスク膜として用いればよい。
エッチングをおこなうための液体として用いる場合に
は、シリコン上に厚さ１〜２００ｎｍ、好ましくは、３
〜２０ｎｍの酸化珪素や窒化珪素、酸化窒化珪素を主成
分とする層を形成し、その上の全面にフォトレジストを
塗布して、公知のフォトリソグラフィー法によってレジ
ストのマスクを形成し、これを用いてその下層の酸化珪
素や窒化珪素、酸化窒化珪素を主成分とする層をエッチ
ングして、これをマスク膜として用いればよい。
【００１９】この工程はフォトレジストが直接、シリコ
ン膜に触れないという特徴があり、その点で、ヒドラジ
ン以外の、例えば、各種フッ化塩素を用いたエッチング
においても好ましい工程である。上記の酸化珪素や窒化
珪素、酸化窒化珪素を主成分とする層を形成するには、
非プラズマプロセス、例えば、熱ＣＶＤ法や熱酸化法を
用いればよい。もし、プラズマＣＶＤ法やスパッタリン
グ法を用いる場合でも、その後に、４５０℃以上、好ま
しくは、５５０℃以上の加熱工程があれば、プラズマの
ダメージは回復する。
ン膜に触れないという特徴があり、その点で、ヒドラジ
ン以外の、例えば、各種フッ化塩素を用いたエッチング
においても好ましい工程である。上記の酸化珪素や窒化
珪素、酸化窒化珪素を主成分とする層を形成するには、
非プラズマプロセス、例えば、熱ＣＶＤ法や熱酸化法を
用いればよい。もし、プラズマＣＶＤ法やスパッタリン
グ法を用いる場合でも、その後に、４５０℃以上、好ま
しくは、５５０℃以上の加熱工程があれば、プラズマの
ダメージは回復する。
【００２０】このようにして酸化珪素や窒化珪素、酸化
窒化珪素を主成分とする層をエッチングした後は、レジ
ストのマスクは不要であるのだが、フォトレジストを剥
離する際にはシリコン表面がごく薄く酸化され、本発明
のように、シリコンと酸化珪素のエッチングレートが非
常に異なる場合にはエッチング作用が低下する。ヒドラ
ジンではフォトレジスト等の有機物は相当なダメージを
受けるが、十分なエッチング作用を得るためには、フォ
トレジストのマスクをつけたまま、エッチングさせる必
要がある。
窒化珪素を主成分とする層をエッチングした後は、レジ
ストのマスクは不要であるのだが、フォトレジストを剥
離する際にはシリコン表面がごく薄く酸化され、本発明
のように、シリコンと酸化珪素のエッチングレートが非
常に異なる場合にはエッチング作用が低下する。ヒドラ
ジンではフォトレジスト等の有機物は相当なダメージを
受けるが、十分なエッチング作用を得るためには、フォ
トレジストのマスクをつけたまま、エッチングさせる必
要がある。
【００２１】上記工程（３）においては、特に、ゲイト
絶縁膜をシランと酸素もしくは各種酸化窒素（例えば、
二酸化窒素、一酸化窒素、一酸化二窒素）を原料とする
熱ＣＶＤ法によって形成すると好ましい特性が得られ
た。また、ゲイト絶縁膜を成膜した後、一酸化二窒素雰
囲気で４５０〜６００℃のアニール処理を施すことによ
ってさらに良好な特性が得られた。
絶縁膜をシランと酸素もしくは各種酸化窒素（例えば、
二酸化窒素、一酸化窒素、一酸化二窒素）を原料とする
熱ＣＶＤ法によって形成すると好ましい特性が得られ
た。また、ゲイト絶縁膜を成膜した後、一酸化二窒素雰
囲気で４５０〜６００℃のアニール処理を施すことによ
ってさらに良好な特性が得られた。
【００２２】
【作用】本発明の工程（１）においてシリコン膜の厚さ
を１０〜１００ｎｍと限定するのはエッヂの断面が十分
になだらかになるようにするためであり、シリコン膜の
厚さが１００ｎｍ以上ではエッヂ断面の形状が垂直に近
いものとなり、本発明の目的とする島状シリコン領域を
得られないからである。しかしながら、適切な条件のも
とでは以下の参考例、実施例にも示すように理想的なテ
ーパー状のエッヂが形成される。そのような場合には、
上記の厚さの限定は不要となる。
を１０〜１００ｎｍと限定するのはエッヂの断面が十分
になだらかになるようにするためであり、シリコン膜の
厚さが１００ｎｍ以上ではエッヂ断面の形状が垂直に近
いものとなり、本発明の目的とする島状シリコン領域を
得られないからである。しかしながら、適切な条件のも
とでは以下の参考例、実施例にも示すように理想的なテ
ーパー状のエッヂが形成される。そのような場合には、
上記の厚さの限定は不要となる。
【００２３】上記のようなウェットエッチング法あるい
は非電離状態の気体を用いるガスエッチング法、および
非プラズマのＣＶＤ法ではプラズマダメージが生じな
い。また、良く知られているようにウェットエッチング
法は等方性をエッチングであり、また、ガスエッチング
法も、本発明人の検討の結果、ウェットエッチングと同
等な等方性を示すので、上記の厚さのシリコン膜であれ
ば、エッチング断面は極めてなだらかな形状となる。こ
の結果、ゲイト電極の断線は生じず、かつ、オフ電流も
十分に低減できた。より段差被覆性を向上させて歩留り
を上げるには、島状シリコン領域の上に形成するゲイト
絶縁膜の厚さをシリコン膜の２〜１０倍とすると良い。
は非電離状態の気体を用いるガスエッチング法、および
非プラズマのＣＶＤ法ではプラズマダメージが生じな
い。また、良く知られているようにウェットエッチング
法は等方性をエッチングであり、また、ガスエッチング
法も、本発明人の検討の結果、ウェットエッチングと同
等な等方性を示すので、上記の厚さのシリコン膜であれ
ば、エッチング断面は極めてなだらかな形状となる。こ
の結果、ゲイト電極の断線は生じず、かつ、オフ電流も
十分に低減できた。より段差被覆性を向上させて歩留り
を上げるには、島状シリコン領域の上に形成するゲイト
絶縁膜の厚さをシリコン膜の２〜１０倍とすると良い。
【００２４】
【実施例】〔参考例１〕図１（Ａ）〜（Ｄ）に本参考例
の作製工程を示す。まず、ガラス基板コーニング社７０
５９番上に厚さ１００〜５００ｎｍ、例えば、２００ｎ
ｍの酸化珪素膜をスパッタ法によって成膜して形成した
絶縁性表面１１上にプラズマＣＶＤ法によって、厚さ３
０〜１５０ｎｍ、例えば、１００ｎｍのアモルファス状
態のシリコン膜１２を成膜した。原料ガスとしては、モ
ノシラン（ＳｉＨ４）を用いた。さらに、その上に厚さ
１０〜５０ｎｍ、例えば、２０ｎｍの酸化珪素膜１３を
スパッタ法によって成膜した。
の作製工程を示す。まず、ガラス基板コーニング社７０
５９番上に厚さ１００〜５００ｎｍ、例えば、２００ｎ
ｍの酸化珪素膜をスパッタ法によって成膜して形成した
絶縁性表面１１上にプラズマＣＶＤ法によって、厚さ３
０〜１５０ｎｍ、例えば、１００ｎｍのアモルファス状
態のシリコン膜１２を成膜した。原料ガスとしては、モ
ノシラン（ＳｉＨ４）を用いた。さらに、その上に厚さ
１０〜５０ｎｍ、例えば、２０ｎｍの酸化珪素膜１３を
スパッタ法によって成膜した。
【００２５】そして、窒素雰囲気において、５５０〜６
００℃で４〜４８時間の熱アニールをおこない、シリコ
ン膜１２を結晶化した。この工程においては、シリコン
膜にニッケル、パラジウム、コバルト、鉄、白金等のア
モルファスシリコンの結晶化を助長する金属元素を微量
添加して、結晶化を促進せしめてもよい。また、熱アニ
ールによる結晶化の後、レーザーもしくはそれと同等な
強光を照射して、結晶性を改善せしめてもよい。その
後、公知のフォトリソグラフィー工程によってフォトレ
ジストを用いてフォトレジストのマスク１４を形成し
た。（図１（Ａ））
００℃で４〜４８時間の熱アニールをおこない、シリコ
ン膜１２を結晶化した。この工程においては、シリコン
膜にニッケル、パラジウム、コバルト、鉄、白金等のア
モルファスシリコンの結晶化を助長する金属元素を微量
添加して、結晶化を促進せしめてもよい。また、熱アニ
ールによる結晶化の後、レーザーもしくはそれと同等な
強光を照射して、結晶性を改善せしめてもよい。その
後、公知のフォトリソグラフィー工程によってフォトレ
ジストを用いてフォトレジストのマスク１４を形成し
た。（図１（Ａ））
【００２６】そして、フォトレジストのマスク１４を用
いてウェットエッチング法によって、酸化珪素膜１３を
エッチングした。ここでは、エッチャントとして、フッ
酸とフッ化アンモニウムの混合溶液（緩衝フッ酸）を用
いた。比率はフッ酸１に対してフッ化アンモニウム１０
のもの（以下、１／１０ＢＨＦと記す）を用いたが、そ
の他の比率でも同様にエッチングできる。このようにし
て、酸化珪素のマスク膜１５を形成した。このエッチン
グ工程では、酸化珪素膜が残らないようにエッチングす
ることが肝要である。少しでも酸化珪素膜が残存してい
ると、その後のヒドラジンでのエッチングでシリコン膜
のエッチングに不均一性が発生する。（図１（Ｂ））
いてウェットエッチング法によって、酸化珪素膜１３を
エッチングした。ここでは、エッチャントとして、フッ
酸とフッ化アンモニウムの混合溶液（緩衝フッ酸）を用
いた。比率はフッ酸１に対してフッ化アンモニウム１０
のもの（以下、１／１０ＢＨＦと記す）を用いたが、そ
の他の比率でも同様にエッチングできる。このようにし
て、酸化珪素のマスク膜１５を形成した。このエッチン
グ工程では、酸化珪素膜が残らないようにエッチングす
ることが肝要である。少しでも酸化珪素膜が残存してい
ると、その後のヒドラジンでのエッチングでシリコン膜
のエッチングに不均一性が発生する。（図１（Ｂ））
【００２７】その後、フォトレジストのマスクをつけた
ままヒドラジン水和物（ヒドラジンと水の等モル混合
液）に基板を浸し、シリコン膜１２をエッチングした。
エッチャントには、０〜８０ｍｏｌ％のイソプロピルア
ルコールを混合してもよい。このようにして、島状のシ
リコン領域１６を形成した。フォトレジストのマスク１
４はヒドラジンによって溶解した。（図１（Ｃ））
ままヒドラジン水和物（ヒドラジンと水の等モル混合
液）に基板を浸し、シリコン膜１２をエッチングした。
エッチャントには、０〜８０ｍｏｌ％のイソプロピルア
ルコールを混合してもよい。このようにして、島状のシ
リコン領域１６を形成した。フォトレジストのマスク１
４はヒドラジンによって溶解した。（図１（Ｃ））
【００２８】その後、酸化珪素膜１５を１／１０ＢＨＦ
によってエッチングした。この際には、下地の酸化珪素
膜もオーバーエッチングされた。本参考例では、酸化珪
素膜１３（＝１５）も下地の酸化珪素膜もスパッタ法に
よって成膜されたので、オーバーエッチングの深さは、
酸化珪素膜１５の厚さの１．２〜２倍であった。
によってエッチングした。この際には、下地の酸化珪素
膜もオーバーエッチングされた。本参考例では、酸化珪
素膜１３（＝１５）も下地の酸化珪素膜もスパッタ法に
よって成膜されたので、オーバーエッチングの深さは、
酸化珪素膜１５の厚さの１．２〜２倍であった。
【００２９】その後、熱ＣＶＤ法によってゲイト絶縁膜
（酸化珪素）１７を形成した。熱ＣＶＤ法の原料ガスと
しては、モノシラン（ＳｉＨ４）と酸素を用いた。基板
温度は４００〜６００℃、例えば、４３０℃とした。
（図１（Ｄ）） その後、一酸化二窒素雰囲気（大気圧）で４５０〜６０
０℃、例えば、５５０℃の熱アニールをおこなった。こ
のようにして、概略テーパー状のエッヂ断面を有する活
性層（島状シリコン領域）とゲイト絶縁膜を形成した。
（酸化珪素）１７を形成した。熱ＣＶＤ法の原料ガスと
しては、モノシラン（ＳｉＨ４）と酸素を用いた。基板
温度は４００〜６００℃、例えば、４３０℃とした。
（図１（Ｄ）） その後、一酸化二窒素雰囲気（大気圧）で４５０〜６０
０℃、例えば、５５０℃の熱アニールをおこなった。こ
のようにして、概略テーパー状のエッヂ断面を有する活
性層（島状シリコン領域）とゲイト絶縁膜を形成した。
【００３０】〔参考例２〕図２に本参考例を示す。ま
ず、ガラス基板（図示せず）上にスパッタリング法によ
って厚さ２００ｎｍの酸化珪素の下地膜２１を形成し
た。さらに、減圧ＣＶＤ法によって、厚さ１０〜１００
ｎｍ、例えば５０ｎｍのアモルファス状態のシリコン膜
２２を堆積した。ＣＶＤ法の原料ガスとしては、ジシラ
ン（Ｓｉ２Ｈ６）を用いた。シリコン膜は３５０〜５５
０℃で０．５〜８時間アニールすることにより膜に含ま
れる過剰な水素を放出させた。
ず、ガラス基板（図示せず）上にスパッタリング法によ
って厚さ２００ｎｍの酸化珪素の下地膜２１を形成し
た。さらに、減圧ＣＶＤ法によって、厚さ１０〜１００
ｎｍ、例えば５０ｎｍのアモルファス状態のシリコン膜
２２を堆積した。ＣＶＤ法の原料ガスとしては、ジシラ
ン（Ｓｉ２Ｈ６）を用いた。シリコン膜は３５０〜５５
０℃で０．５〜８時間アニールすることにより膜に含ま
れる過剰な水素を放出させた。
【００３１】そして、ＫｒＦエキシマーレーザー光（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シ
リコン膜２２を結晶化させた。レーザーのエネルギー密
度としては２５０〜４００ｍＪ／ｃｍ２が適切であっ
た。 結晶化工程の後、全面にフォトレジストを塗布し、公知
のフォトリソグラフィー法によってフォトレジストをパ
ターニングして、レジストのマスク２４を形成した。
（図２（Ａ））
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、シ
リコン膜２２を結晶化させた。レーザーのエネルギー密
度としては２５０〜４００ｍＪ／ｃｍ２が適切であっ
た。 結晶化工程の後、全面にフォトレジストを塗布し、公知
のフォトリソグラフィー法によってフォトレジストをパ
ターニングして、レジストのマスク２４を形成した。
（図２（Ａ））
【００３２】そして、基板を１〜１００ｔｏｒｒ、例え
ば、６ｔｏｒｒに減圧した常温の石英管中に置き、石英
管に三フッ化塩素（ＣｌＦ３）と窒素の混合気体を流し
た。本参考例では両気体の流量は、ともに５００ｓｃｃ
ｍとした。本参考例では、１〜２分の三フッ化塩素を供
給した後、三フッ化塩素の供給を停止し、窒素パージを
おこなった。エッチングレートは約１００ｎｍ／分であ
るので、シリコン膜は十分にエッチングされた。このよ
うにして、島状シリコン領域２４を得ることができた。
なお、このときのエッチングの終点の判定としては、シ
リコン膜のエッチングの進行による基板の透明度の変化
を光学センサーによって判定してもよい。
ば、６ｔｏｒｒに減圧した常温の石英管中に置き、石英
管に三フッ化塩素（ＣｌＦ３）と窒素の混合気体を流し
た。本参考例では両気体の流量は、ともに５００ｓｃｃ
ｍとした。本参考例では、１〜２分の三フッ化塩素を供
給した後、三フッ化塩素の供給を停止し、窒素パージを
おこなった。エッチングレートは約１００ｎｍ／分であ
るので、シリコン膜は十分にエッチングされた。このよ
うにして、島状シリコン領域２４を得ることができた。
なお、このときのエッチングの終点の判定としては、シ
リコン膜のエッチングの進行による基板の透明度の変化
を光学センサーによって判定してもよい。
【００３３】また、本参考例のエッチングの特徴として
は、極めて理想的な、３０〜６０°の傾きを有するテー
パー状のエッヂが得られることである。これは、図に示
すようにシリコン膜とともに、フォトレジストもエッチ
ングされ、フォトレジストのエッヂの後退がシリコンの
エッヂの後退とほぼ同じ速度によって進行するからであ
る（図２（Ｂ）、点線および矢印参照）。参考例１（図
１）でもテーパー状のエッヂが得られたが、シリコン膜
の上部では断面の傾きが急角度となる。これに対し、本
参考例ではエッヂのほぼ全域にわたって３０〜６０°の
角度を維持できた。（図２（Ｂ））
は、極めて理想的な、３０〜６０°の傾きを有するテー
パー状のエッヂが得られることである。これは、図に示
すようにシリコン膜とともに、フォトレジストもエッチ
ングされ、フォトレジストのエッヂの後退がシリコンの
エッヂの後退とほぼ同じ速度によって進行するからであ
る（図２（Ｂ）、点線および矢印参照）。参考例１（図
１）でもテーパー状のエッヂが得られたが、シリコン膜
の上部では断面の傾きが急角度となる。これに対し、本
参考例ではエッヂのほぼ全域にわたって３０〜６０°の
角度を維持できた。（図２（Ｂ））
【００３４】その後、レジストのマスク２３を剥離し、
さらに熱ＣＶＤ法によって、厚さ１００〜１５０ｎｍ、
例えば、１２０ｎｍの酸化珪素膜２５を成膜した。原料
ガス、成膜温度は参考例１と同じとした。（図２
（Ｃ））本参考例では、マスク膜としてフォトレジスト
がそのまま使用できたので、参考例１で問題となったよ
うな段差はほとんど生じなかった。これは三フッ化塩素
によるシリコンと酸化珪素（下地）の選択比が非常に大
きいためである。
さらに熱ＣＶＤ法によって、厚さ１００〜１５０ｎｍ、
例えば、１２０ｎｍの酸化珪素膜２５を成膜した。原料
ガス、成膜温度は参考例１と同じとした。（図２
（Ｃ））本参考例では、マスク膜としてフォトレジスト
がそのまま使用できたので、参考例１で問題となったよ
うな段差はほとんど生じなかった。これは三フッ化塩素
によるシリコンと酸化珪素（下地）の選択比が非常に大
きいためである。
【００３５】〔実施例１〕図３に本実施例を示す。ま
ず、ガラス基板（図示せず）上に厚さ２００ｎｍの酸化
珪素の下地膜３１、厚さ５０ｎｍのアモルファス状態の
シリコン膜３２を堆積した。酸化珪素膜３１はスパッタ
法、シリコン膜３２はジシランを原料とする減圧ＣＶＤ
法によって成膜した。そして、酸素雰囲気中、５５０℃
で１時間の熱アニールをおこなうことによりシリコン膜
表面に極めて薄い酸化珪素の保護膜３３を形成した。そ
して、１〜１００ｐｐｍの濃度の酢酸ニッケルの水溶液
をスピンコーティング法によって塗布した。
ず、ガラス基板（図示せず）上に厚さ２００ｎｍの酸化
珪素の下地膜３１、厚さ５０ｎｍのアモルファス状態の
シリコン膜３２を堆積した。酸化珪素膜３１はスパッタ
法、シリコン膜３２はジシランを原料とする減圧ＣＶＤ
法によって成膜した。そして、酸素雰囲気中、５５０℃
で１時間の熱アニールをおこなうことによりシリコン膜
表面に極めて薄い酸化珪素の保護膜３３を形成した。そ
して、１〜１００ｐｐｍの濃度の酢酸ニッケルの水溶液
をスピンコーティング法によって塗布した。
【００３６】ニッケルはアモルファスシリコンの結晶化
を促進させる元素（触媒元素）であり、１×１０１７原
子／ｃｍ３以上の濃度の触媒元素をシリコン膜に添加す
ることにより、結晶化温度を低下させ、また、結晶化時
間を短縮させることが可能であった。触媒元素として
は、この他に、コバルト（Ｃｏ）、鉄（Ｆｅ）、白金
（Ｐｔ）、パラジウム（Ｐｄ）等がある。本実施例で
は、５５０℃で０．５〜８時間アニールすることにより
シリコン膜３２を結晶化させた。結晶化工程の後、公知
のフォトリソグラフィー法によってレジストのマスク３
４を形成した。（図３（Ａ））
を促進させる元素（触媒元素）であり、１×１０１７原
子／ｃｍ３以上の濃度の触媒元素をシリコン膜に添加す
ることにより、結晶化温度を低下させ、また、結晶化時
間を短縮させることが可能であった。触媒元素として
は、この他に、コバルト（Ｃｏ）、鉄（Ｆｅ）、白金
（Ｐｔ）、パラジウム（Ｐｄ）等がある。本実施例で
は、５５０℃で０．５〜８時間アニールすることにより
シリコン膜３２を結晶化させた。結晶化工程の後、公知
のフォトリソグラフィー法によってレジストのマスク３
４を形成した。（図３（Ａ））
【００３７】次に、このフォトレジストのマスク３４を
用いて、１／１０ＢＨＦによって、酸化珪素の保護膜３
３をエッチングし、酸化珪素のマスク膜３５を形成し
た。このマスク膜３５は極めて薄い。（図３（Ｂ））そ
の後、レジストのマスク３４をつけたまま、基板を３．
５ｔｏｒｒに減圧した常温の石英管中に置き、石英管に
三フッ化塩素（ＣｌＦ３）と窒素の混合気体を流した。
本実施例では、三フッ化塩素の流量は３００ｓｃｃｍ、
窒素の流量は９００ｓｃｃｍとした。この状態で、２〜
５分放置し、その後、三フッ化塩素の供給を停止した。
用いて、１／１０ＢＨＦによって、酸化珪素の保護膜３
３をエッチングし、酸化珪素のマスク膜３５を形成し
た。このマスク膜３５は極めて薄い。（図３（Ｂ））そ
の後、レジストのマスク３４をつけたまま、基板を３．
５ｔｏｒｒに減圧した常温の石英管中に置き、石英管に
三フッ化塩素（ＣｌＦ３）と窒素の混合気体を流した。
本実施例では、三フッ化塩素の流量は３００ｓｃｃｍ、
窒素の流量は９００ｓｃｃｍとした。この状態で、２〜
５分放置し、その後、三フッ化塩素の供給を停止した。
【００３８】この結果、シリコン膜が酸化珪素膜をマス
クとしてエッチングされた。この際には、フォトレジス
トとシリコン膜の間に酸化珪素膜が存在していたが、極
めて薄いため、参考例１（図１）のように明確なマスク
としては機能せず、シリコンおよびフォトレジストのエ
ッチングとともにエッチングされ、参考例２（図２）と
同様なテーパー状のエッヂを形成することができた。
（図３（Ｃ））
クとしてエッチングされた。この際には、フォトレジス
トとシリコン膜の間に酸化珪素膜が存在していたが、極
めて薄いため、参考例１（図１）のように明確なマスク
としては機能せず、シリコンおよびフォトレジストのエ
ッチングとともにエッチングされ、参考例２（図２）と
同様なテーパー状のエッヂを形成することができた。
（図３（Ｃ））
【００３９】その後、レジストのマスク３４を剥離し
た。さらに、１／１０ＢＨＦで酸化珪素のマスク膜３５
をエッチングした。本実施例ではマスク膜３５は３〜６
ｎｍと極めて薄いと推定され、下地のオーバーエッチン
グの深さは参考例１に比較すると極めて小さかった。 その後、参考例２と同様に熱ＣＶＤ法によって、厚さ１
２０ｎｍの酸化珪素膜３７を成膜した。このようにして
成膜した酸化珪素膜３７をゲイト絶縁膜として形成し
た。（図３（Ｄ））
た。さらに、１／１０ＢＨＦで酸化珪素のマスク膜３５
をエッチングした。本実施例ではマスク膜３５は３〜６
ｎｍと極めて薄いと推定され、下地のオーバーエッチン
グの深さは参考例１に比較すると極めて小さかった。 その後、参考例２と同様に熱ＣＶＤ法によって、厚さ１
２０ｎｍの酸化珪素膜３７を成膜した。このようにして
成膜した酸化珪素膜３７をゲイト絶縁膜として形成し
た。（図３（Ｄ））
【００４０】〔参考例３〕図５に本発明によって島状シ
リコン領域を形成し、これを用いてアクティブマトリク
ス回路のスイッチングトランジスタとして用いられるＴ
ＦＴを作製する工程の断面図を示す。まず、ガラス基板
（コーニング７０５９）５０１上にスパッタリング法に
よって厚さ２００ｎｍの酸化珪素の下地膜５０２を形成
した。さらに、プラズマＣＶＤ法によって、厚さ３０〜
１５０ｎｍ、例えば１００ｎｍのアモルファス状態のシ
リコン膜５０３を堆積した。連続して、スパッタリング
法によって、厚さ２０ｎｍの酸化珪素膜５０４を保護膜
として堆積した。
リコン領域を形成し、これを用いてアクティブマトリク
ス回路のスイッチングトランジスタとして用いられるＴ
ＦＴを作製する工程の断面図を示す。まず、ガラス基板
（コーニング７０５９）５０１上にスパッタリング法に
よって厚さ２００ｎｍの酸化珪素の下地膜５０２を形成
した。さらに、プラズマＣＶＤ法によって、厚さ３０〜
１５０ｎｍ、例えば１００ｎｍのアモルファス状態のシ
リコン膜５０３を堆積した。連続して、スパッタリング
法によって、厚さ２０ｎｍの酸化珪素膜５０４を保護膜
として堆積した。
【００４１】そして、還元雰囲気下、６００℃で４８時
間アニールすることによってシリコン膜５０３を結晶化
させた。結晶化工程はレーザー等の強光を用いる方式で
もよい。そして、全面にフォトレジストを塗布し、公知
のフォトリソグラフィー法によってフォトレジストをパ
ターニングして、レジストのマスク５０５を形成した。
（図５（Ａ））次に、このフォトレジストのマスク５０
５を用いて、まず、１／１０ＢＨＦによって、酸化珪素
の保護膜５０４をエッチングし、酸化珪素の保護膜５０
７を形成した。（図５（Ｂ））
間アニールすることによってシリコン膜５０３を結晶化
させた。結晶化工程はレーザー等の強光を用いる方式で
もよい。そして、全面にフォトレジストを塗布し、公知
のフォトリソグラフィー法によってフォトレジストをパ
ターニングして、レジストのマスク５０５を形成した。
（図５（Ａ））次に、このフォトレジストのマスク５０
５を用いて、まず、１／１０ＢＨＦによって、酸化珪素
の保護膜５０４をエッチングし、酸化珪素の保護膜５０
７を形成した。（図５（Ｂ））
【００４２】次にレジストのマスク５０５をつけたま
ま、シリコン膜５０３をエチレンジアミンのパイロカテ
コール溶液を用いてエッチングし、テーパー状のエッヂ
を有する島状シリコン領域５０６を形成した。エッチン
グ工程において、レジストのマスク５０５の一部はエッ
チングした。エッチング終了後には、レジストのマスク
５０５を完全に剥離した。（図５（Ｃ））
ま、シリコン膜５０３をエチレンジアミンのパイロカテ
コール溶液を用いてエッチングし、テーパー状のエッヂ
を有する島状シリコン領域５０６を形成した。エッチン
グ工程において、レジストのマスク５０５の一部はエッ
チングした。エッチング終了後には、レジストのマスク
５０５を完全に剥離した。（図５（Ｃ））
【００４３】その後、１／１０ＢＨＦで酸化珪素の保護
膜５０７をエッチングした。本参考例では下地の酸化珪
素膜５０２と保護膜５０７が同じスパッタリング法によ
って成膜され、１／１０ＢＨＦ（２３℃）によるエッチ
ング速度は９０〜１００ｎｍ／分であったので、このエ
ッチングの際の下地酸化膜のエッチングされる深さは、
オーバーエッチングを考慮しても、保護膜の厚さと同程
度の２５〜３５ｎｍであった。
膜５０７をエッチングした。本参考例では下地の酸化珪
素膜５０２と保護膜５０７が同じスパッタリング法によ
って成膜され、１／１０ＢＨＦ（２３℃）によるエッチ
ング速度は９０〜１００ｎｍ／分であったので、このエ
ッチングの際の下地酸化膜のエッチングされる深さは、
オーバーエッチングを考慮しても、保護膜の厚さと同程
度の２５〜３５ｎｍであった。
【００４４】その後、熱ＣＶＤ法によって、厚さ１００
〜１５０ｎｍ、例えば、１２０ｎｍの酸化珪素膜５０８
を成膜した。原料ガスとしては、モノシラン（Ｓｉ
Ｈ４）と酸素を用い、成膜温度は４００〜６００℃、例
えば、４８０℃とした。このようにして成膜した酸化珪
素膜５０８をゲイト絶縁膜として用いた。
〜１５０ｎｍ、例えば、１２０ｎｍの酸化珪素膜５０８
を成膜した。原料ガスとしては、モノシラン（Ｓｉ
Ｈ４）と酸素を用い、成膜温度は４００〜６００℃、例
えば、４８０℃とした。このようにして成膜した酸化珪
素膜５０８をゲイト絶縁膜として用いた。
【００４５】さらに、減圧ＣＶＤ法によって燐をドーピ
ングして導電性を高めた多結晶シリコン膜を成膜し、こ
れをエッチングして、ゲイト電極５０９を形成した。そ
して、ゲイト電極５０９をマスクとして自己整合的にＮ
型不純物（燐）をイオンドーピング法によって島状シリ
コン領域に導入し、Ｎ型不純物領域５１０を形成した。
その後、４５０〜５５０℃でアニールすることによりＮ
型不純物の活性化をおこなった。（図５（Ｄ））
ングして導電性を高めた多結晶シリコン膜を成膜し、こ
れをエッチングして、ゲイト電極５０９を形成した。そ
して、ゲイト電極５０９をマスクとして自己整合的にＮ
型不純物（燐）をイオンドーピング法によって島状シリ
コン領域に導入し、Ｎ型不純物領域５１０を形成した。
その後、４５０〜５５０℃でアニールすることによりＮ
型不純物の活性化をおこなった。（図５（Ｄ））
【００４６】その後、プラズマＣＶＤ法によって層間絶
縁物（窒化珪素５０ｎｍ／酸化珪素４００ｎｍの多層
膜）５１２を厚さ４００ｎｍ堆積し、その上に厚さ５０
ｎｍの透明導電膜を選択的に形成して、画素電極５１３
を形成した。そして、層間絶縁物５１２にコンタクトホ
ールを形成し、厚さ５０ｎｍのチタン膜と厚さ４００ｎ
ｍのアルミニウム膜をスパッタ法によって堆積し、これ
をエッチングすることにより、ＴＦＴのソース／ドレイ
ンに電極５１４、５１５を形成した。このようにして、
アクティブマトリクス回路を形成することができた。
（図５（Ｅ））
縁物（窒化珪素５０ｎｍ／酸化珪素４００ｎｍの多層
膜）５１２を厚さ４００ｎｍ堆積し、その上に厚さ５０
ｎｍの透明導電膜を選択的に形成して、画素電極５１３
を形成した。そして、層間絶縁物５１２にコンタクトホ
ールを形成し、厚さ５０ｎｍのチタン膜と厚さ４００ｎ
ｍのアルミニウム膜をスパッタ法によって堆積し、これ
をエッチングすることにより、ＴＦＴのソース／ドレイ
ンに電極５１４、５１５を形成した。このようにして、
アクティブマトリクス回路を形成することができた。
（図５（Ｅ））
【００４７】〔参考例４〕図６に本発明を用いて島状シ
リコン領域を形成する参考例の作製工程の断面図を示
す。ガラス基板６０１上には、参考例３と同様に厚さ２
００ｎｍの下地酸化珪素膜６０２と厚さ３０〜１００ｎ
ｍ、例えば５０ｎｍのアモルファス状態のシリコン膜６
０３を堆積した。そして、これを５００〜６００℃、例
えば、５５０℃の酸素雰囲気で１時間熱処理することに
より、その表面にごく薄い酸化珪素の保護膜（図示せ
ず）を形成せしめた。
リコン領域を形成する参考例の作製工程の断面図を示
す。ガラス基板６０１上には、参考例３と同様に厚さ２
００ｎｍの下地酸化珪素膜６０２と厚さ３０〜１００ｎ
ｍ、例えば５０ｎｍのアモルファス状態のシリコン膜６
０３を堆積した。そして、これを５００〜６００℃、例
えば、５５０℃の酸素雰囲気で１時間熱処理することに
より、その表面にごく薄い酸化珪素の保護膜（図示せ
ず）を形成せしめた。
【００４８】そして、シリコン膜に選択的に燐をドーピ
ングして、Ｎ型不純物領域６０４を形成した。Ｎ型不純
物領域の間に挟まれた実質的に真性な領域６０５は後に
ＴＦＴのチャネル形成領域となる。その後、１〜１００
ｐｐｍの濃度の酢酸ニッケル水溶液をスピンコーティン
グ法で塗布することにより、基板表面に極めて薄い酢酸
ニッケル膜を形成した。そして、これを５００〜５８０
℃、２〜１２時間、例えば、５５０℃、４時間熱アニー
ルすることにより、ニッケルをアモルファスシリコン膜
に拡散させ、シリコン膜の結晶化をおこなった。また、
この結晶化の工程において同時に、先にドーピングされ
たＮ型不純物（燐）の活性化をおこなうこともできた。
ングして、Ｎ型不純物領域６０４を形成した。Ｎ型不純
物領域の間に挟まれた実質的に真性な領域６０５は後に
ＴＦＴのチャネル形成領域となる。その後、１〜１００
ｐｐｍの濃度の酢酸ニッケル水溶液をスピンコーティン
グ法で塗布することにより、基板表面に極めて薄い酢酸
ニッケル膜を形成した。そして、これを５００〜５８０
℃、２〜１２時間、例えば、５５０℃、４時間熱アニー
ルすることにより、ニッケルをアモルファスシリコン膜
に拡散させ、シリコン膜の結晶化をおこなった。また、
この結晶化の工程において同時に、先にドーピングされ
たＮ型不純物（燐）の活性化をおこなうこともできた。
【００４９】以上の工程の後、公知のフォトリソグラフ
ィー法によってフォトレジストをパターニングして、レ
ジストのマスク６０６を形成した。（図６（Ａ））次
に、このフォトレジストのマスク６０６を用いて、１／
１０ＢＨＦによって先の熱酸化で形成された酸化珪素を
エッチングし、シリコン表面を露出させた。
ィー法によってフォトレジストをパターニングして、レ
ジストのマスク６０６を形成した。（図６（Ａ））次
に、このフォトレジストのマスク６０６を用いて、１／
１０ＢＨＦによって先の熱酸化で形成された酸化珪素を
エッチングし、シリコン表面を露出させた。
【００５０】そして、基板を石英管に置き、常温、６ｔ
ｏｒｒで石英管に三フッ化塩素（ＣｌＦ３）と窒素の混
合気体を流した。本参考例では両気体の流量は、ともに
５００ｓｃｃｍとした。このエッチングによって、実施
例１と同様にテーパー状のエッヂを有する島状シリコン
領域６０８が形成された。また、工程において、フォト
レジストのマスク６０６は一部、エッチングされた。
（図６（Ｂ））
ｏｒｒで石英管に三フッ化塩素（ＣｌＦ３）と窒素の混
合気体を流した。本参考例では両気体の流量は、ともに
５００ｓｃｃｍとした。このエッチングによって、実施
例１と同様にテーパー状のエッヂを有する島状シリコン
領域６０８が形成された。また、工程において、フォト
レジストのマスク６０６は一部、エッチングされた。
（図６（Ｂ））
【００５１】その後、残存したフォトジレストのマスク
６０７を剥離し、さらに、１／１０ＢＨＦでシリコン領
域表面を洗浄した。（図６（Ｃ））そして、熱ＣＶＤ法
によって、厚さ１００〜１５０ｎｍ、例えば、１２０ｎ
ｍの酸化珪素膜６０９を成膜した。原料ガスとしては、
モノシラン（ＳｉＨ４）と酸素を用いた。このようにし
て成膜した酸化珪素膜をゲイト絶縁膜として用いた。
６０７を剥離し、さらに、１／１０ＢＨＦでシリコン領
域表面を洗浄した。（図６（Ｃ））そして、熱ＣＶＤ法
によって、厚さ１００〜１５０ｎｍ、例えば、１２０ｎ
ｍの酸化珪素膜６０９を成膜した。原料ガスとしては、
モノシラン（ＳｉＨ４）と酸素を用いた。このようにし
て成膜した酸化珪素膜をゲイト絶縁膜として用いた。
【００５２】続いて、スパッタリング法によって厚さ３
００〜６００ｎｍ、例えば、５００ｎｍのアルミニウム
膜を堆積し、これをエッチングしてゲイト電極６１０を
形成した。アルミニウム膜には、微量のシリコンやスカ
ンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）を含有せしめ
ると耐熱性が向上した。また、ゲイト電極は図に示すよ
うにソースとはオーバーラップするように、ドレインと
は距離ｚだけ離れるように形成した。これは、オフ電流
を低減するためである。また、上部配線との短絡を防止
するために、ゲイト電極の上面や側面を陽極酸化物で被
覆することも有効であった。（図６（Ｄ））
００〜６００ｎｍ、例えば、５００ｎｍのアルミニウム
膜を堆積し、これをエッチングしてゲイト電極６１０を
形成した。アルミニウム膜には、微量のシリコンやスカ
ンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）を含有せしめ
ると耐熱性が向上した。また、ゲイト電極は図に示すよ
うにソースとはオーバーラップするように、ドレインと
は距離ｚだけ離れるように形成した。これは、オフ電流
を低減するためである。また、上部配線との短絡を防止
するために、ゲイト電極の上面や側面を陽極酸化物で被
覆することも有効であった。（図６（Ｄ））
【００５３】その後、第１の層間絶縁物６１１として厚
さ５０ｎｍの窒化珪素膜と厚さ４００ｎｍの酸化珪素膜
からなる２層膜をプラズマＣＶＤ法によって形成した。
そして、これにコンタクトホールを形成した。次に、ス
パッタ法によって厚さ４５０ｎｍのアルミニウム膜を堆
積し、これをエッチングしてソース、ドレインの電極６
１２、６１３を形成した。
さ５０ｎｍの窒化珪素膜と厚さ４００ｎｍの酸化珪素膜
からなる２層膜をプラズマＣＶＤ法によって形成した。
そして、これにコンタクトホールを形成した。次に、ス
パッタ法によって厚さ４５０ｎｍのアルミニウム膜を堆
積し、これをエッチングしてソース、ドレインの電極６
１２、６１３を形成した。
【００５４】さらに、第２の層間絶縁物６１４として厚
さ２００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって
形成した。そして、先に形成されたコンタクトホール５
１２の内部にコンタクトホールを形成した。次に、スパ
ッタ法によって厚さ５０ｎｍのインディウム酸化物の透
明導電膜を堆積し、これをエッチングして画素電極６１
５を形成した。以上によって、アクティブマトリクス回
路のスイッチングトランジスタおよびそれに付随する画
素電極を形成できた。（図６（Ｅ））
さ２００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって
形成した。そして、先に形成されたコンタクトホール５
１２の内部にコンタクトホールを形成した。次に、スパ
ッタ法によって厚さ５０ｎｍのインディウム酸化物の透
明導電膜を堆積し、これをエッチングして画素電極６１
５を形成した。以上によって、アクティブマトリクス回
路のスイッチングトランジスタおよびそれに付随する画
素電極を形成できた。（図６（Ｅ））
【００５５】
【発明の効果】本発明によって、薄膜半導体装置の歩留
りを向上させ、また、その信頼性を高め、最大限を特性
を引き出すことが可能となった。本発明の薄膜半導体装
置は、特に、ソース−ドレイン間のリーク電流（オフ電
流）が低いため液晶ディスプレーのアクティブマトリク
ス回路における画素制御用のトランジスタとして好まし
い。
りを向上させ、また、その信頼性を高め、最大限を特性
を引き出すことが可能となった。本発明の薄膜半導体装
置は、特に、ソース−ドレイン間のリーク電流（オフ電
流）が低いため液晶ディスプレーのアクティブマトリク
ス回路における画素制御用のトランジスタとして好まし
い。
【００５６】本発明ではＮチャネル型のＴＦＴを例にと
って説明したが、Ｐチャネル型ＴＦＴや同一基板上にＮ
チャネル型とＰチャネル型の混在した相捕型の回路の場
合も同様に実施できることは言うまでもない。また、参
考例に示したような簡単な構造のものばかりではなく、
例えば、特開平６−１２４９６２に示されるようなソー
ス／ドレインにシリサイドを有するような構造のＴＦＴ
に用いてもよい。本発明はＴＦＴを中心として説明し
た。しかし、他の回路素子、例えば、１つの島状半導体
領域に複数のゲイト電極を有する薄膜集積回路、スタッ
クトゲイト型ＴＦＴ、ダイオード、抵抗、キャパシタに
も適用できることは言うまでもない。このように本発明
は工業上、有益な発明である。
って説明したが、Ｐチャネル型ＴＦＴや同一基板上にＮ
チャネル型とＰチャネル型の混在した相捕型の回路の場
合も同様に実施できることは言うまでもない。また、参
考例に示したような簡単な構造のものばかりではなく、
例えば、特開平６−１２４９６２に示されるようなソー
ス／ドレインにシリサイドを有するような構造のＴＦＴ
に用いてもよい。本発明はＴＦＴを中心として説明し
た。しかし、他の回路素子、例えば、１つの島状半導体
領域に複数のゲイト電極を有する薄膜集積回路、スタッ
クトゲイト型ＴＦＴ、ダイオード、抵抗、キャパシタに
も適用できることは言うまでもない。このように本発明
は工業上、有益な発明である。
【図１】 参考例１の作製工程断面を示す。
【図２】 参考例２の作製工程断面を示す。
【図３】 実施例１の作製工程断面を示す。
【図４】 従来のＴＦＴの問題点を示す。
【図５】 参考例３のＴＦＴの作製工程断面を示す。
【図６】 参考例４のＴＦＴの作製工程断面を示す。
１１ ・・・絶縁表面
１２ ・・・シリコン膜
１３ ・・・酸化珪素膜
１４ ・・・レジストのマスク
１５ ・・・酸化珪素膜のマスク
１６ ・・・島状シリコン領域（活性層）
１７ ・・・ゲイト絶縁膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−296020（ＪＰ，Ａ)
特開 平５−335337（ＪＰ，Ａ)
特開 平６−124890（ＪＰ，Ａ)
特開 平２−161727（ＪＰ，Ａ)
特開 平４−349618（ＪＰ，Ａ)
特開 昭63−314871（ＪＰ，Ａ)
特開 平４−188876（ＪＰ，Ａ)
特開 平６−163452（ＪＰ，Ａ)
特開 平６−181178（ＪＰ，Ａ)
特開 昭52−86088（ＪＰ，Ａ)
特開 昭61−144876（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/336
H01L 21/306
H01L 29/786
Claims (7)
- 【請求項１】絶縁表面上のアモルファスシリコン膜表面
に、酸素雰囲気中の熱アニールによって３〜６ｎｍの酸
化珪素膜を形成し、 前記酸化珪素膜上にアモルファスシリコンの結晶化を促
進させる元素を含む溶液を塗布し、 前記アモルファスシリコン膜を結晶化して、結晶質のシ
リコン膜を形成し、 前記酸化珪素膜上に、側面がテーパー状のフォトレジス
トのマスクを形成し、 前記フォトレジストのマスクを用い、前記酸化珪素膜を
エッチングして、酸化珪素のマスク膜を形成し、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜の両方を用いて、非電離状態のフッ化塩素ガスで前記
結晶質のシリコン膜をエッチングして、島状シリコン領
域を形成し、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜を除去することを特徴とする薄膜トランジスタの作製
方法。 - 【請求項２】絶縁表面上のアモルファスシリコン膜表面
に、酸素雰囲気中の熱アニールによって３〜６ｎｍの酸
化珪素膜を形成し、 前記酸化珪素膜上にアモルファスシリコンの結晶化を促
進させる元素を含む溶液を塗布し、 前記アモルファスシリコン膜を結晶化して、結晶質のシ
リコン膜を形成し、 前記酸化珪素膜上に、側面がテーパー状のフォトレジス
トのマスクを形成し、 前記フォトレジストのマスクを用い、前記酸化珪素膜を
エッチングして、酸化珪素のマスク膜を形成し、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜の両方を用いて、非電離状態の一フッ化塩素（Ｃｌ
Ｆ）ガス、三フッ化塩素（ＣｌＦ３）ガスまたは五フッ
化塩素（ＣｌＦ５）ガスで前記結晶質のシリコン膜をエ
ッチングして、島状シリコン領域を形成し、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜を除去することを特徴とする薄膜トランジスタの作製
方法。 - 【請求項３】請求項１または請求項２において、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜を除去した後、前記島状シリコン領域上に非プラズマ
のＣＶＤ法によってゲイト絶縁膜を形成することを特徴
とする薄膜トランジスタの作製方法。 - 【請求項４】請求項１または請求項２において、 前記フォトレジストのマスク及び前記酸化珪素のマスク
膜を除去した後、前記島状シリコン領域上に熱ＣＶＤ法
によってゲイト絶縁膜を形成することを特徴とする薄膜
トランジスタの作製方法。 - 【請求項５】請求項３または請求項４において、 前記ゲイト絶縁膜を成膜した後、一酸化二窒素雰囲気で
４５０〜６００℃の加熱処理を行うことを特徴とする薄
膜トランジスタの作製方法。 - 【請求項６】請求項３乃至請求項５のいずれか一項にお
いて、 前記ゲイト絶縁膜を形成した後、ゲイト電極を形成する
ことを特徴とする薄膜トランジスタの作製方法。 - 【請求項７】請求項１乃至請求項６のいずれか一項にお
いて、 前記アモルファスシリコンの結晶化を促進させる元素
は、ニッケル、コバルト、鉄、白金、パラジウムのいず
れかであることを特徴とする薄膜トランジスタの作製方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28738394A JP3474286B2 (ja) | 1994-10-26 | 1994-10-26 | 薄膜トランジスタの作製方法 |
| US08/545,122 US5728259A (en) | 1994-10-26 | 1995-10-19 | Process for fabricating thin-film semiconductor device without plasma induced damage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28738394A JP3474286B2 (ja) | 1994-10-26 | 1994-10-26 | 薄膜トランジスタの作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003271861A Division JP4222899B2 (ja) | 2003-07-08 | 2003-07-08 | 半導体装置の作製方法 |
| JP2003271862A Division JP4222900B2 (ja) | 2003-07-08 | 2003-07-08 | 薄膜半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125195A JPH08125195A (ja) | 1996-05-17 |
| JP3474286B2 true JP3474286B2 (ja) | 2003-12-08 |
Family
ID=17716646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28738394A Expired - Fee Related JP3474286B2 (ja) | 1994-10-26 | 1994-10-26 | 薄膜トランジスタの作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5728259A (ja) |
| JP (1) | JP3474286B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US8575608B2 (en) | 2009-12-21 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8829522B2 (en) | 2009-12-21 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153879A (ja) | 1994-11-26 | 1996-06-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP3504025B2 (ja) * | 1995-06-06 | 2004-03-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US7056381B1 (en) | 1996-01-26 | 2006-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device |
| US6180439B1 (en) * | 1996-01-26 | 2001-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device |
| US6100562A (en) | 1996-03-17 | 2000-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US5888906A (en) | 1996-09-16 | 1999-03-30 | Micron Technology, Inc. | Plasmaless dry contact cleaning method using interhalogen compounds |
| DE19847455A1 (de) * | 1998-10-15 | 2000-04-27 | Bosch Gmbh Robert | Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen |
| US6211051B1 (en) | 1999-04-14 | 2001-04-03 | Lsi Logic Corporation | Reduction of plasma damage at contact etch in MOS integrated circuits |
| US6524872B1 (en) | 1999-05-24 | 2003-02-25 | Agere Systems Inc. | Using fast hot-carrier aging method for measuring plasma charging damage |
| US6599788B1 (en) * | 1999-08-18 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6524963B1 (en) | 1999-10-20 | 2003-02-25 | Chartered Semiconductor Manufacturing Ltd. | Method to improve etching of organic-based, low dielectric constant materials |
| JP4776801B2 (ja) * | 2001-04-24 | 2011-09-21 | 株式会社半導体エネルギー研究所 | メモリ回路 |
| US6933241B2 (en) * | 2002-06-06 | 2005-08-23 | Nec Corporation | Method for forming pattern of stacked film |
| US7303945B2 (en) * | 2002-06-06 | 2007-12-04 | Nec Corporation | Method for forming pattern of stacked film and thin film transistor |
| JP5046464B2 (ja) * | 2002-12-18 | 2012-10-10 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| KR100507344B1 (ko) * | 2003-04-17 | 2005-08-08 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조 방법 |
| JP2005057042A (ja) * | 2003-08-04 | 2005-03-03 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置およびその製造方法 |
| US6911403B2 (en) | 2003-08-20 | 2005-06-28 | Applied Materials, Inc. | Methods of reducing plasma-induced damage for advanced plasma CVD dielectrics |
| US6831326B1 (en) | 2003-09-12 | 2004-12-14 | Taiwan Semiconductor Manufacturing Company | Trapezoid floating gate to improve program and erase speed for split gate flash |
| KR20050052029A (ko) * | 2003-11-28 | 2005-06-02 | 삼성에스디아이 주식회사 | 박막트랜지스터 |
| US20070208343A1 (en) * | 2004-03-10 | 2007-09-06 | Sepitec Foundation | Implant Used in Stabilising Operations on the Thoracic and Lumbar Vertebral Column |
| US7345309B2 (en) * | 2004-08-31 | 2008-03-18 | Lockheed Martin Corporation | SiC metal semiconductor field-effect transistor |
| EP1742251A1 (en) * | 2005-07-05 | 2007-01-10 | STMicroelectronics S.r.l. | Process for manufacturing a thin-film transistor device |
| EP2259294B1 (en) | 2006-04-28 | 2017-10-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| US7608892B2 (en) * | 2006-04-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| KR101226974B1 (ko) | 2006-05-03 | 2013-01-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| US7772054B2 (en) * | 2007-06-15 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI657580B (zh) * | 2011-01-26 | 2019-04-21 | Semiconductor Energy Laboratory Co., Ltd. | 半導體裝置及其製造方法 |
| CN109052310B (zh) * | 2018-07-06 | 2021-07-23 | 中国工程物理研究院电子工程研究所 | 一种制备部分覆盖侧面电极的方法 |
| CN109052311B (zh) * | 2018-07-06 | 2021-07-23 | 中国工程物理研究院电子工程研究所 | 一种制备全部覆盖侧面电极的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936331A (en) * | 1974-04-01 | 1976-02-03 | Fairchild Camera And Instrument Corporation | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon |
| US4056414A (en) * | 1976-11-01 | 1977-11-01 | Fairchild Camera And Instrument Corporation | Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators |
| JPH0622065B2 (ja) * | 1987-02-25 | 1994-03-23 | 株式会社日立製作所 | 集積型光ヘツド |
| JPH0432556A (ja) * | 1990-05-30 | 1992-02-04 | Nippon Steel Corp | 絶縁性に優れた薄膜の形成方法 |
| JPH04186784A (ja) * | 1990-11-20 | 1992-07-03 | Seiko Epson Corp | 電気‐機械的変位変換素子の製造方法 |
| KR940011483B1 (ko) * | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
| US5326406A (en) * | 1991-07-31 | 1994-07-05 | Kawasaki Steel Corporation | Method of cleaning semiconductor substrate and apparatus for carrying out the same |
| US5545571A (en) * | 1991-08-26 | 1996-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of making TFT with anodic oxidation process using positive and negative voltages |
| US5406109A (en) * | 1992-10-28 | 1995-04-11 | Whitney; Julie G. | Micro electronic element and method of making same |
| US5393682A (en) * | 1993-12-13 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of making tapered poly profile for TFT device manufacturing |
-
1994
- 1994-10-26 JP JP28738394A patent/JP3474286B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-19 US US08/545,122 patent/US5728259A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8575608B2 (en) | 2009-12-21 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8829522B2 (en) | 2009-12-21 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5728259A (en) | 1998-03-17 |
| JPH08125195A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3474286B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| US6541795B2 (en) | Thin film semiconductor device and production method for the same | |
| US5843833A (en) | Method for producing semiconductor device | |
| US5693541A (en) | Method for manufacturing a semiconductor device using a silicon nitride mask | |
| US5580800A (en) | Method of patterning aluminum containing group IIIb Element | |
| KR20030046851A (ko) | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 | |
| KR20010060231A (ko) | 반도체장치의 제조방법 | |
| JPH10135137A (ja) | 結晶性半導体作製方法 | |
| US6093587A (en) | Crystallization of amorphous silicon film using a metal catalyst | |
| JPH08153699A (ja) | 薄膜半導体装置の作製方法 | |
| JPH11251599A (ja) | 薄膜半導体装置の製造方法 | |
| JP3514891B2 (ja) | 半導体装置およびその作製方法 | |
| CN100375243C (zh) | 薄膜半导体器件的制造方法 | |
| JPH08213316A (ja) | 半導体薄膜の作製方法 | |
| JPH08339960A (ja) | 半導体装置の作製方法 | |
| JP4222900B2 (ja) | 薄膜半導体装置の作製方法 | |
| JP2698724B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6764928B1 (en) | Method of manufacturing an El display device | |
| JP4222899B2 (ja) | 半導体装置の作製方法 | |
| JP4115590B2 (ja) | 半導体装置の作製方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6331168A (ja) | 薄膜トランジスタの製造方法 | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| JP2863851B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |