Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3474352B2 - Thin film capacitor and semiconductor device - Google Patents
[go: Go Back, main page]

JP3474352B2 - Thin film capacitor and semiconductor device - Google Patents

Thin film capacitor and semiconductor device

Info

Publication number
JP3474352B2
JP3474352B2 JP06061696A JP6061696A JP3474352B2 JP 3474352 B2 JP3474352 B2 JP 3474352B2 JP 06061696 A JP06061696 A JP 06061696A JP 6061696 A JP6061696 A JP 6061696A JP 3474352 B2 JP3474352 B2 JP 3474352B2
Authority
JP
Japan
Prior art keywords
film
thin film
epitaxial
substrate
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06061696A
Other languages
Japanese (ja)
Other versions
JPH09252094A (en
Inventor
賢也 佐野
隆 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06061696A priority Critical patent/JP3474352B2/en
Publication of JPH09252094A publication Critical patent/JPH09252094A/en
Application granted granted Critical
Publication of JP3474352B2 publication Critical patent/JP3474352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜キャパシタ及
び半導体装置に係り、特にエピタキシャル強誘電体薄膜
を用いた半導体記憶装置の下地バリア層に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film capacitor and a semiconductor device, and more particularly to a base barrier layer of a semiconductor memory device using an epitaxial ferroelectric thin film.

【0002】[0002]

【従来の技術】最近、記憶媒体として強誘電体薄膜を用
いた記憶装置(強誘電体メモリ)の開発が盛んに行われ
ており、一部実用化もされている。強誘電体メモリは不
揮発性であり、電源を落とした後も記憶容量が失われな
い、しかも膜厚が十分薄い場合には自発分極の反転が速
く、DRAM並みの高速の書き込み、読みだしが可能で
あるなどの特徴を持つ。また、1ビットのメモリセルを
一つのトランジスタと強誘電体キャパシタで作製するこ
とができるため、大容量化にも適している。
2. Description of the Related Art Recently, a storage device (ferroelectric memory) using a ferroelectric thin film as a storage medium has been actively developed and partly put to practical use. Since the ferroelectric memory is non-volatile, the storage capacity is not lost even after the power is turned off, and when the film thickness is thin enough, the spontaneous polarization reverses quickly, enabling high-speed writing and reading similar to DRAM. It has characteristics such as being. In addition, a 1-bit memory cell can be manufactured with one transistor and a ferroelectric capacitor, which is suitable for large capacity.

【0003】強誘電体メモリに適した強誘電体薄膜に
は、残留分極が大きいこと、残留分極の温度依存性
が小さいこと、残留分極の長時間保持が可能であるこ
と、分極反転の繰り返しに対する残留分極の劣化が少
ないことなどが必要である。
A ferroelectric thin film suitable for a ferroelectric memory has a large remanent polarization, a small temperature dependency of the remanent polarization, a long-term retention of the remanent polarization, and repeated polarization inversion. It is necessary that the deterioration of remanent polarization is small.

【0004】現在、強誘電体材料としては、主としてジ
ルコン酸チタン酸鉛(PZT)が用いられているが、キ
ュリー温度の高さ(300℃以上)や、自発分極の大き
さにもかかわらず、主成分であるPbの拡散および蒸発
が比較的低い温度で起こりやすい(500℃)などの点
より、微細化には対応できないと言われている。
At present, lead zirconate titanate (PZT) is mainly used as a ferroelectric material. Despite the high Curie temperature (300 ° C. or higher) and the magnitude of spontaneous polarization, It is said that Pb, which is the main component, cannot be applied to miniaturization because it is likely to diffuse and evaporate at a relatively low temperature (500 ° C.).

【0005】これに対して本発明者らは、Pt/MgO
上にエピタキシャル成長した強誘電体薄膜を用いること
により、本来キュリー温度が120℃程度のチタン酸バ
リウム(以下BaTiO3 と略)が、膜厚60nmにお
いて200℃以上のキュリー温度を持つこととを見出し
た。BaTiO3 は残留分極が小さく、しかも残留分極
の温度依存性が大きいことで実用メモリへの適用は困難
であるとされていたが、このエピタキシャルによる効果
でキュリー温度を高くすることができると強誘電体メモ
リの記憶媒体として使用できる可能性がある。さらに、
下部電極としてPtを使用し、強誘電体としてチタン酸
バリウムストロンチウム(Bax Sr1-x TiO3 以下
BSTOと呼ぶ)の組成領域x=0.3〜0.9を用い
る事により、本来強誘電性を示さないはずの組成領域に
おいても(x≦0.7)強誘電性が発現することが、実
験的に確認されている。この報告によると膜厚200n
m程度の比較的厚い膜厚でもエピタキシャル成長による
歪み誘起強誘電性が確認された。これにより、残留分極
の比較的大きい膜厚領域での強誘電性が確認され、実用
化が期待される。
On the other hand, the present inventors have found that Pt / MgO
By using a ferroelectric thin film epitaxially grown on the above, it was found that barium titanate (hereinafter abbreviated as BaTiO 3 ) originally having a Curie temperature of about 120 ° C. has a Curie temperature of 200 ° C. or more at a film thickness of 60 nm. . BaTiO 3 was considered to be difficult to apply to a practical memory due to its small remanent polarization and large temperature dependence of the remanent polarization. However, if the Curie temperature can be increased by the effect of this epitaxial growth, the ferroelectricity will increase. It may be used as a storage medium for body memory. further,
By using Pt as the lower electrode and using the composition region x = 0.3 to 0.9 of barium strontium titanate (Ba x Sr 1-x TiO 3 hereafter referred to as BSTO) as the ferroelectric substance, It has been experimentally confirmed that the ferroelectricity is expressed (x ≦ 0.7) even in the composition region where the property should not be exhibited. According to this report, the film thickness is 200n
Strain-induced ferroelectricity due to epitaxial growth was confirmed even with a relatively thick film thickness of about m. This confirms the ferroelectricity in the film thickness region where the remanent polarization is relatively large, and is expected to be put to practical use.

【0006】[0006]

【発明が解決しようとする課題】しかし、実際にスイッ
チ用トランジスタを形成した半導体基板とペロブスカイ
ト系強誘電体からなるメモリセルを組み合わせる場合に
は、高誘電率薄膜を構成するSr、Baなどの元素がト
ランジスタ中に拡散するとスイッチング動作に悪影響を
及ぼすため、半導体基板との相互拡散を防ぐバリア層が
必要となる。また、前記エピタキシャル効果を得るため
には、このバリア層も半導体基板上にエピタキシャル成
長させる必要がある。しかし、MgO基板をシリコンデ
バイス中に取り込むことは著しく困難である。
However, when a semiconductor substrate on which a switching transistor is actually formed and a memory cell made of a perovskite ferroelectric substance are combined, the elements such as Sr and Ba forming the high dielectric constant thin film are combined. However, if it diffuses into the transistor, it adversely affects the switching operation, so that a barrier layer that prevents mutual diffusion with the semiconductor substrate is required. Further, in order to obtain the above-mentioned epitaxial effect, this barrier layer also needs to be epitaxially grown on the semiconductor substrate. However, it is extremely difficult to incorporate the MgO substrate into the silicon device.

【0007】バリア層として窒化チタン(以下TiN)
を用いることが考えられる。TiNはMgOと格子定数
が近く(ミスフィット0.3%)、また現在のSiデバ
イスにおいてもバリアメタルとして利用されている。ま
た、高融点の化合物(3000℃以上)であるため、熱
的にも非常に強い。また、比抵抗が多結晶で約50μΩ
・cm程度、エピタキシャル膜で18μΩ・cm程度と
非常に低く膜厚方向での電気特性を利用しようとする場
合、コンタクト抵抗が下げられるという利点が考えられ
る。
Titanium nitride (hereinafter TiN) as a barrier layer
Can be used. TiN has a lattice constant close to that of MgO (misfit 0.3%), and is also used as a barrier metal in current Si devices. Further, since it is a high melting point compound (3000 ° C. or higher), it is also very strong in terms of heat. Also, the specific resistance is polycrystalline and is about 50 μΩ.
When the electric characteristics in the film thickness direction are to be utilized, it is considered that there is an advantage that the contact resistance can be lowered.

【0008】しかしながら、TiNは(100)または
(111)Si基板とのミスマッチが約30%程度と非
常に大きく、従来のスパッタリング法などによる方法で
はエピタキシャル成長させることは困難と考えられてい
た。
However, TiN has a very large mismatch with the (100) or (111) Si substrate of about 30%, and it has been considered difficult to epitaxially grow it by the conventional sputtering method.

【0009】しかし、近年J.Narayan et
al、Appl.Phys lett 61(11)
(1992)1290、J.Appl.Phys.75
(2)(1994)860にレーザー蒸着法を用いてT
iNのSi(100)または(111)基板上へのエピ
タキシャル成長が報告されている。また、発明者らも、
反応性イオンビーム成膜法を用いてTiNのSi(10
0)または(111)基板上へのエピタキシャル成長を
成功させた。さらに、我々はこのTiN(100)//
Si(100)エピタキシャル膜上で、基板温度600
℃におけるrfスパッタリング法によりPtおよびBS
TOがエピタキシャル成長することを見出した。
However, in recent years, J. Narayan et
al, Appl. Phys lett 61 (11)
(1992) 1290, J. Appl. Phys. 75
(2) (1994) 860 using laser deposition method
Epitaxial growth of iN on Si (100) or (111) substrates has been reported. In addition, the inventors also
Si (10) of TiN was formed using the reactive ion beam deposition method.
Successful epitaxial growth on 0) or (111) substrates. Furthermore, we have this TiN (100) //
Substrate temperature 600 on Si (100) epitaxial film
Pt and BS by rf sputtering at ℃
It was found that TO grows epitaxially.

【0010】しかしながら、このSi基板上BSTO
(Ba:Sr=1:1)エピタキシャル膜について薄膜
キャパシタの分極対電界(P−E)ヒステリシスを測定
したところ、このヒステリシス曲線より求めた残留分極
の値は0.01C/m2 と非常に小さい値しか得られな
かった。これは、すなわち、本来格子定数のミスマッチ
により導入されるべき歪みが酸素欠損により緩和されて
しまうことによると考えられる。このときのスパッタガ
ス組成はO2 /Ar比が25%で成膜を行なっている。
事実、MgO基板上のPt/BSTO膜においてはスパ
ッタガス組成をO2 100%とすると残留分極の値がO
2 /Ar比25%の場合と比較し、約3倍になってい
る。
However, BSTO on this Si substrate
When the polarization versus electric field (PE) hysteresis of the thin film capacitor was measured for the (Ba: Sr = 1: 1) epitaxial film, the value of the residual polarization obtained from this hysteresis curve was as small as 0.01 C / m 2. Only the value was obtained. It is considered that this is because the strain that should be introduced due to the mismatch of lattice constants is relaxed by the oxygen deficiency. At this time, the sputtering gas composition was such that the O 2 / Ar ratio was 25% to form the film.
In fact, in the Pt / BSTO film on the MgO substrate, if the sputtering gas composition is O 2 100%, the value of remanent polarization becomes O.
Compared with the case of 2 / Ar ratio of 25%, it is about 3 times.

【0011】しかし、O2 100%のスパッタガス組成
を用い、TiN(100)//Si(100)エピタキ
シャル膜上で、基板温度600℃におけるrfスパッタ
リング法によりPtおよびBSTOの成膜を行なうと、
TiNの部分より酸化され、その上のPt/BSTO双
方ともエピタキシャル成長はせず、多結晶膜となってし
まうという問題があった。
However, when Pt and BSTO are deposited on the TiN (100) // Si (100) epitaxial film at a substrate temperature of 600 ° C. by the rf sputtering method using a sputtering gas composition of 100% O 2 .
There is a problem that the TiN portion is oxidized, and neither Pt / BSTO thereon grows epitaxially and becomes a polycrystalline film.

【0012】本発明は以上の点を考慮してなされたもの
で、酸素欠損の少ないペロブスカイト誘電体層をエピタ
キシャル成長できる薄膜キャパシタ構造を提供すること
を目的とする。
The present invention has been made in view of the above points, and an object of the present invention is to provide a thin film capacitor structure capable of epitaxially growing a perovskite dielectric layer with few oxygen defects.

【0013】[0013]

【課題を解決するための手段】本発明は、単結晶基板
と;この単結晶基板上にエピタキシャル成長されたTi
NとMN(ただしMはAl、V、Mo、Nb及びTaか
ら選ばれた少なくとも一種)との固溶体からなるバリア
層と;このバリア層上にエピタキシャル成長された下部
電極と;この下部電極上にエピタキシャル成長されたペ
ロブスカイト型結晶構造を有する誘電体層と;この誘電
体層上に形成された上部電極とを具備したことを特徴と
する薄膜キャパシタである。またトランジスタなどの能
動素子が形成された半導体基板上にこの薄膜キャパシタ
を形成した半導体装置、例えばFRAM(強誘電体メモ
リ)である。
The present invention comprises a single crystal substrate; Ti epitaxially grown on the single crystal substrate.
A barrier layer made of a solid solution of N and MN (where M is at least one selected from Al, V, Mo, Nb and Ta); a lower electrode epitaxially grown on this barrier layer; an epitaxial growth on this lower electrode A thin film capacitor, comprising: a dielectric layer having a perovskite type crystal structure described above; and an upper electrode formed on the dielectric layer. Further, it is a semiconductor device in which this thin film capacitor is formed on a semiconductor substrate on which active elements such as transistors are formed, for example, FRAM (ferroelectric memory).

【0014】[0014]

【発明の実施の形態】TiNは、B1岩塩型構造(Na
Cl型)をとり、また、種々のB1型構造が安定な窒化
物と固溶体を形成する。B1型構造をとり得る窒化物に
は、 3A族:ScN、YN 4A族:ZrN、HfN 5A族:VN、NbN、TaN 6A族:CrN ランタノイド:LaN、CeN、PrN、NdN、Sm
N、EuN、GdN、TbN、DyN、HoN、Er
N、TmN、YbN、LuN アクチノイド:ThN、UN、PuN などがある。これらはいずれも配位数が6:6であり、
固溶体を形成しやすい。また、特別な例として、ウルツ
鉱型構造をとる窒化アルミニウム(AlN)とも固溶体
を作ることが知られている。これらの化合物を、スパッ
タ法、イオンビーム法、レーザー蒸着などの熱非平衡反
応を用いることにより、単結晶半導体基板上にエピタキ
シャル成長されるものである。
BEST MODE FOR CARRYING OUT THE INVENTION TiN has a B1 rock salt structure (Na
Cl type), and various B1 type structures form stable nitrides and solid solutions. The nitride capable of having the B1 type structure includes 3A group: ScN, YN 4A group: ZrN, HfN 5A group: VN, NbN, TaN 6A group: CrN Lanthanoid: LaN, CeN, PrN, NdN, Sm.
N, EuN, GdN, TbN, DyN, HoN, Er
N, TmN, YbN, LuN actinoids: ThN, UN, PuN and the like. Each of these has a coordination number of 6: 6,
Easy to form a solid solution. Also, as a special example, it is known to form a solid solution with aluminum nitride (AlN) having a wurtzite structure. These compounds are epitaxially grown on a single crystal semiconductor substrate by using a thermal non-equilibrium reaction such as a sputtering method, an ion beam method, or laser deposition.

【0015】これらの化合物固溶体の中で、特にAl、
V、Mo、Nb、Taを含む(Ti1-xx )Nエピタ
キシャル層と限定する理由は、特にこれら元素の酸化物
生成自由エネルギーがTiNと同等または、それ以下の
ものであるためである。
Among these compound solid solutions, particularly Al,
The reason why it is limited to the (Ti 1-x M x ) N epitaxial layer containing V, Mo, Nb, and Ta is that the free energy of oxide formation of these elements is equal to or lower than TiN. .

【0016】従って、これらの固溶体を用いることによ
り誘電体層形成時におけるバリア層自体の酸化を抑制
し、かつエピタキシャル構造を保ったバリア層を形成す
ることができる。これにより、酸素欠損の少ないエピタ
キシャル誘電体層を提供することが可能となる。従っ
て、強誘電体の場合は残留分極の値が大きくなり、半導
体基板上への良好な強誘電体メモリの形成が可能とな
る。
Therefore, by using these solid solutions, it is possible to suppress the oxidation of the barrier layer itself at the time of forming the dielectric layer and form the barrier layer maintaining the epitaxial structure. This makes it possible to provide an epitaxial dielectric layer with few oxygen vacancies. Therefore, in the case of a ferroelectric substance, the value of remanent polarization becomes large, and it becomes possible to form a good ferroelectric memory on a semiconductor substrate.

【0017】また、本発明で用いられ得るペロブスカイ
ト型結晶構造を有する誘電性材料としては、チタン酸バ
リウム(BaTiO3 )、チタン酸ストロンチウム(S
rTiO3 )、チタン酸カルシウム(CaTiO3 )、
スズ酸バリウム(BaSnO3 )、ジルコニウム酸バリ
ウム(BaZrO3 )等の単純ペロブスカイト型酸化
物、マグネシウム酸ニオブ酸バリウム(Ba(Mg1/3
Nb2/3 )O3 )、マグネシウム酸タンタル酸バリウム
(Ba(Mg1/3 Ta2/3 )O3 )等の複合ペロブスカ
イト型酸化物や、これらの中から複数の酸化物を同時に
固溶させた系等が例示され、さらに化学量論比からの多
少のずれが許容されることはいうまでもない。
The dielectric material having a perovskite type crystal structure that can be used in the present invention includes barium titanate (BaTiO 3 ) and strontium titanate (S).
rTiO 3 ), calcium titanate (CaTiO 3 ),
Simple perovskite type oxides such as barium stannate (BaSnO 3 ) and barium zirconate (BaZrO 3 ), barium magnesium niobate (Ba (Mg 1/3
Nb 2/3 ) O 3 ), barium magnesium tantalate (Ba (Mg 1/3 Ta 2/3 ) O 3 ), and other complex perovskite-type oxides, and a plurality of these oxides are simultaneously solid-dissolved. It is needless to say that the above system is exemplified and further, some deviation from the stoichiometric ratio is allowed.

【0018】このような誘電性材料からなる誘電体膜を
導電性基板の上にエピタキシャル成長させるときの成長
方位としては、誘電体膜及び導電性基板の正方晶系の
(001)面あるいは立方晶系の(100)面が互いに
平行となるように成長させることが好ましく、誘電体膜
の成膜方法としては、反応性蒸着、rfスパッタリン
グ、レーザアブレーション、MOCVD等が挙げられる
が、70nm以上の厚い膜を形成するには特にスパッタ
リングが好ましい。
When a dielectric film made of such a dielectric material is epitaxially grown on a conductive substrate, the growth orientation is a tetragonal (001) plane or a cubic system of the dielectric film and the conductive substrate. Are preferably grown so that their (100) planes are parallel to each other. Examples of the method for forming the dielectric film include reactive vapor deposition, rf sputtering, laser ablation, MOCVD, and the like. Sputtering is particularly preferred for forming the.

【0019】また誘電体膜の膜厚は、強誘電体メモリに
使用されたときに充分な残留分極あるいは実効誘電率を
得る観点から70nm以上であることが好ましく、実用
上は70nm以上1μm以下の範囲内であることが望ま
れる。但し、DRAM等に用いられる常誘電性を示す誘
電体膜については、70nm未満の膜厚でもDRAMの
メモリセルのキャパシタ等に十分適用され得る。
Further, the thickness of the dielectric film is preferably 70 nm or more from the viewpoint of obtaining a sufficient remanent polarization or effective dielectric constant when used in a ferroelectric memory, and practically 70 nm or more and 1 μm or less. It is desired to be within the range. However, the paraelectric dielectric film used for DRAM and the like can be sufficiently applied to the capacitor and the like of the memory cell of DRAM even if the film thickness is less than 70 nm.

【0020】バリア層を(Ti1-xx )Nと表わした
場合、Xは固溶範囲に設定する必要がある。また基板、
特にSi基板にエピタキシャル成長する様に選定する必
要がある。好ましくはO<X≦0.15である。またM
元素の効果は少量の固溶であらわれるが、好ましくは
0.01≦X≦0.15である。
When the barrier layer is represented by (Ti 1-x M x ) N, X must be set within the solid solution range. Also the substrate,
In particular, it is necessary to select so as to grow epitaxially on the Si substrate. Preferably, O <X ≦ 0.15. Also M
The effect of the element appears in a small amount of solid solution, but preferably 0.01 ≦ X ≦ 0.15.

【0021】(Ti1-xx )Nのバリア層膜厚は、拡
散防止の効果が挙げられる範囲で薄い方が良く、好まし
くは10nm〜100nm程度である。下部電極は誘電
体膜をエピタキシャル成長させるのに適当な格子定数を
もつものが必要であり、例えばPtなどが挙げられる。
必要に応じ合金元素を添加することも可能である。上記
電極としてもPtなどを用いることが可能である。
The thickness of the (Ti 1-x M x ) N barrier layer is preferably as thin as possible in the range where the effect of preventing diffusion can be obtained, and is preferably about 10 nm to 100 nm. The lower electrode needs to have an appropriate lattice constant for epitaxially growing the dielectric film, and Pt or the like can be given as an example.
It is also possible to add an alloy element as needed. It is also possible to use Pt or the like as the electrode.

【0022】[0022]

【実施例】以下に本発明の実施例を説明する。図1は薄
膜キャパシタの概略図であり、同図(a)が平面図、同
図(b)が断面図である。基板(1)上にバリア層
(5)、下部電極(2)、誘電体層(3)、上部電極
(4)が順次積層されている。この例では、上部電極
(4)が分別され、個々の電極が対応する領域が個々の
キャパシタとなる。
EXAMPLES Examples of the present invention will be described below. 1A and 1B are schematic views of a thin film capacitor. FIG. 1A is a plan view and FIG. 1B is a sectional view. A barrier layer (5), a lower electrode (2), a dielectric layer (3) and an upper electrode (4) are sequentially laminated on a substrate (1). In this example, the upper electrode (4) is separated, and the regions corresponding to the individual electrodes become individual capacitors.

【0023】まず1vol%弗化水素酸溶液により3分
間表面エッチングを行ない、超純水にて30分間リンス
オフしたSi(100)基板を、本実施例における基板
(1)とした。
First, the Si (100) substrate which had been surface-etched with a 1 vol% hydrofluoric acid solution for 3 minutes and rinsed off with ultrapure water for 30 minutes was used as the substrate (1) in this example.

【0024】この上にTiおよびAlターゲットを用い
た反応性rfスパッタにより、(Ti1-x Alx )N膜
を形成した(バリア層(5))。このときスパッタガス
はN2:3sccm、Ar:30sccmの混合ガスを
用い、基板温度は600℃で行なった。この膜の結晶性
を、真空チャンバ内に装備したRHEEDにより確認し
たところ、TiNと同じエピタキシャル膜の回析パター
ンであり、かつストリークが観察され、平坦なエピタキ
シャル膜が形成されたことを確認した。
On this, a (Ti 1-x Al x ) N film was formed by reactive rf sputtering using Ti and Al targets (barrier layer (5)). At this time, a sputtering gas was a mixed gas of N2: 3 sccm and Ar: 30 sccm, and the substrate temperature was 600 ° C. When the crystallinity of this film was confirmed by RHEED equipped in a vacuum chamber, it was confirmed that the diffraction pattern was the same as that of TiN and streaks were observed, and a flat epitaxial film was formed.

【0025】さらに、この膜の組成をRBSにより測定
したところ、(Ti1-x Alx )Nのxが0.1である
ことが確認された。なお、TiNにAlを固溶させエピ
タキシャル成長を行う場合、(Ti1-x Alx )Nにお
けるxは0.15以下であることが好ましい。この原因
は、本来窒化物を形成した時の配位数がAlは4であ
り、TiN固溶体を形成し難いためである。
Furthermore, when the composition of this film was measured by RBS, it was confirmed that x of (Ti 1-x Al x ) N was 0.1. In the case where Al is solid-dissolved in TiN for epitaxial growth, x in (Ti 1-x Al x ) N is preferably 0.15 or less. This is because the coordination number when originally forming a nitride is 4 for Al, and it is difficult to form a TiN solid solution.

【0026】このTi0.9 Al0.1 N膜の上に、Ptを
基板温度500℃でrfマグネトロンスパッタにより形
成し、下地電極(3)とした。このとき、Pt膜の厚さ
は約100nmとした。さらにこの上にBa0.5 Sr
0.5 TiO3 膜(誘電体層(4))を膜厚約200n
m、rfマグネトロンスパッタ法により形成した。この
とき、基板温度は600℃、スパッタガスはO2 100
%でおこなった。スパッタターゲットとしては同組成の
焼結体(4インチ、5mm厚))を用いた。さらにリフ
トオフを用いたrfスパッタリング法により室温にて上
部電極Pt(5)を形成した。
On this Ti 0.9 Al 0.1 N film, Pt was formed by rf magnetron sputtering at a substrate temperature of 500 ° C. to form a base electrode (3). At this time, the thickness of the Pt film was set to about 100 nm. On top of this, Ba 0.5 Sr
0.5 TiO 3 film (dielectric layer (4)) with a thickness of about 200n
m, rf magnetron sputtering method. At this time, the substrate temperature is 600 ° C., and the sputtering gas is O 2 100.
%. A sintered body (4 inches, 5 mm thick) of the same composition was used as the sputter target. Further, the upper electrode Pt (5) was formed at room temperature by the rf sputtering method using lift-off.

【0027】この薄膜における下地バリア膜の酸化状態
を検討するため、オージェ電子分光法による深さ方向の
組成分析プロファイルを測定したところ、Ti0.9 Al
0.1N膜部分における酸素原子濃度は、図2に示す通り
オージェ電子の検出限界以下であり、殆ど酸化は見られ
なかった。
In order to examine the oxidation state of the underlying barrier film in this thin film, the composition analysis profile in the depth direction was measured by Auger electron spectroscopy. As a result, Ti 0.9 Al was obtained.
The oxygen atom concentration in the 0.1 N film portion was below the detection limit of Auger electrons as shown in FIG. 2, and almost no oxidation was observed.

【0028】比較例として、図3にTiNエピタキシャ
ル膜をバリア層として用いた場合の同条件でのプロファ
イルを示す。これにより、エピタキシャル成長させた固
溶体を用いることにより、耐酸化性は向上することが分
かった。
As a comparative example, FIG. 3 shows a profile under the same conditions when a TiN epitaxial film is used as a barrier layer. From this, it was found that the oxidation resistance is improved by using the epitaxially grown solid solution.

【0029】また、この薄膜の結晶性をX線回析法によ
り評価した結果を図4に示した。なお、これは一般的に
φ−scan法と呼ばれるもので、基板垂直な軸に対し
て所定の角度に位置する軸に対して、その面に対応する
θ−2θ角度にゴニオ軸を固定し、面内方向に回転させ
ることにより、軸の対称性に基づくピークを検出するも
のである。尚ここでは<110>軸に対してφ−sca
nを行っている。図4に見られる通り、Pt、Ti0.9
Al0.1 N、BSTOすべての(100)面のエピタキ
シャル成長が確認された。
The results of evaluating the crystallinity of this thin film by the X-ray diffraction method are shown in FIG. It is to be noted that this is generally called the φ-scan method, and the gonio axis is fixed at an angle of θ-2θ corresponding to the plane with respect to an axis positioned at a predetermined angle with respect to the axis perpendicular to the substrate, By rotating in the in-plane direction, the peak based on the axial symmetry is detected. In addition, here, φ-sca with respect to the <110> axis
n have gone. As seen in FIG. 4, Pt, Ti 0.9
Epitaxial growth of all (100) faces of Al 0.1 N and BSTO was confirmed.

【0030】さらに、このBSTO膜を使用した薄膜キ
ャパシタの分極対電界(P−E)ヒステリシス曲線を測
定した。測定にはソーヤタワー回路を用い、500Hz
の交流電圧を印加して室温(22℃)で測定した。結
果、ヒステリシス曲線より求めた残留分極の大きさは
0.2C/m2 と大きく、半導体基板上で強誘電体メモ
リの形成が可能となることが確認された。
Further, the polarization versus electric field (PE) hysteresis curve of the thin film capacitor using this BSTO film was measured. 500Hz using a Sawyer tower circuit for measurement
Was measured at room temperature (22 ° C.). As a result, the magnitude of the remanent polarization obtained from the hysteresis curve was as large as 0.2 C / m 2, and it was confirmed that the ferroelectric memory can be formed on the semiconductor substrate.

【0031】また、Al以外のM元素(V、Nb、M
o)でも同様の効果が得られた。図5は、本発明のダイ
ナミックアクセスメモリ(DRAM)半導体記憶装置の
一例を示す断面図である。41は第1導電型半導体基
板、42は素子間分離酸化膜、43はゲート酸化膜、4
4はワード線、45、47は層間絶縁膜、46は第2導
電型不純物拡散層、48はビット線、49は平坦化用絶
縁膜、50は研磨停止層、51は単結晶シリコンストレ
ージノード、52はエピタキシャルバリア金属、53は
エピタキシャル下部電極、54はエピタキシャル誘電体
膜、55は上部電極である。
Further, M elements other than Al (V, Nb, M
The same effect was obtained with o). FIG. 5 is a sectional view showing an example of a dynamic access memory (DRAM) semiconductor memory device of the present invention. 41 is a first conductivity type semiconductor substrate, 42 is an element isolation oxide film, 43 is a gate oxide film, 4
4 is a word line, 45 and 47 are interlayer insulating films, 46 is a second conductivity type impurity diffusion layer, 48 is a bit line, 49 is a planarizing insulating film, 50 is a polishing stopper layer, 51 is a single crystal silicon storage node, 52 is an epitaxial barrier metal, 53 is an epitaxial lower electrode, 54 is an epitaxial dielectric film, and 55 is an upper electrode.

【0032】図5に示す例の工程順模式断面図を図6に
示す。図6(a)はメモリセルのトランジスタ部及びビ
ット線48を形成した後、平坦化用絶縁膜49及び研磨
停止層50を形成した後の断面図である。ここでは、絶
縁膜を平坦化するためにエッチバック法を用いても良い
し、またCMP法などを用いても良い。なお、研磨停止
層50としては、酸化アルミニウムなどの絶縁膜を用い
ることができる。
FIG. 6 shows a schematic cross-sectional view in the order of steps of the example shown in FIG. FIG. 6A is a cross-sectional view after forming the transistor portion of the memory cell and the bit line 48, and then forming the planarization insulating film 49 and the polishing stopper layer 50. Here, an etch back method may be used to planarize the insulating film, or a CMP method or the like may be used. An insulating film such as aluminum oxide can be used as the polishing stopper layer 50.

【0033】次いで、図6(b)に示すように、公知の
フォトリソグラフィ及びプラズマエッチングにより、研
磨停止層50の開孔部に引き続き第2導電型不純物拡散
層46へのコンタクトホールを形成し、単結晶シリコン
の選択成長技術によりストレージノード51を形成し
た。ストレージノード51は、例えば、ジクロルシラン
を原料ガスとしたLPCVD法により、成長温度820
℃で単結晶シリコンを選択的に埋め込むことにより行う
ことができる。
Next, as shown in FIG. 6B, a contact hole to the second conductivity type impurity diffusion layer 46 is continuously formed in the opening of the polishing stopper layer 50 by known photolithography and plasma etching. The storage node 51 was formed by the selective growth technique of single crystal silicon. The storage node 51 is grown at a growth temperature of 820 by, for example, an LPCVD method using dichlorosilane as a source gas.
This can be performed by selectively embedding single crystal silicon at ℃.

【0034】次いで、図6(c)に示すように、CMP
ないしは機械的研磨により研磨停止層50上に形成され
ている単結晶シリコンを除去した。次いで、図6(d)
に示すように、フォトリソグラフィ及びプラズマエッチ
ングにより浅いトレンチを形成した後、エピタキシャル
バリア金属52及び下部電極53となる白金薄膜をスパ
ッタ法により形成した(図6(e))。
Next, as shown in FIG. 6C, CMP is performed.
Alternatively, the single crystal silicon formed on the polishing stopper layer 50 is removed by mechanical polishing. Then, FIG. 6 (d)
As shown in FIG. 6, after forming a shallow trench by photolithography and plasma etching, a platinum thin film to be the epitaxial barrier metal 52 and the lower electrode 53 was formed by a sputtering method (FIG. 6E).

【0035】その後、再びCMP法により研磨停止層5
0上に形成されているエピタキシャルバリア金属及び白
金薄膜を除去した後、エピタキシャル誘電体膜54及び
上部電極55を順次形成する。なお、誘電体膜の形成に
は、公知のマグネトロンスパッタ法やMOCVD法など
を使用することができる。
Then, the polishing stopper layer 5 is again formed by the CMP method.
After removing the epitaxial barrier metal and the platinum thin film formed on 0, the epitaxial dielectric film 54 and the upper electrode 55 are sequentially formed. Note that a known magnetron sputtering method, MOCVD method, or the like can be used for forming the dielectric film.

【0036】[0036]

【発明の効果】以上の説明で明らかなように、本発明に
おける組成の固溶体を用いることによりバリアメタル自
体の誘電体層形成時における酸化を抑制し、かつエピタ
キシャル構造を保ったバリア層を形成することができ
る。これにより、酸素欠損の少ないエピタキシャル誘電
体層を提供することが可能となり、従って強誘電体にお
いては残留分極の値が大きくなり、半導体基板上への良
好な強誘電体メモリの形成が可能となる。
As is apparent from the above description, by using the solid solution having the composition of the present invention, it is possible to suppress the oxidation of the barrier metal itself at the time of forming the dielectric layer and form the barrier layer maintaining the epitaxial structure. be able to. As a result, it is possible to provide an epitaxial dielectric layer with few oxygen vacancies, and therefore, the value of remanent polarization in the ferroelectric becomes large, and it becomes possible to form a good ferroelectric memory on a semiconductor substrate. .

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の薄膜キャパシタ構造を示す概略図。FIG. 1 is a schematic view showing a thin film capacitor structure of the present invention.

【図2】 Ti0.9 Al0.1 N膜をバリア層とした場合
のエピタキシャル膜のオージェ電子分光における深さ方
向プロファイル図。
FIG. 2 is a depth profile diagram in Auger electron spectroscopy of an epitaxial film when a Ti 0.9 Al 0.1 N film is used as a barrier layer.

【図3】 TiN膜をバリア層とした場合のエピタキシ
ャル膜のオージェ電子分光における深さ方向プロファイ
ル図。
FIG. 3 is a profile diagram in the depth direction in Auger electron spectroscopy of an epitaxial film when a TiN film is used as a barrier layer.

【図4】 実施例におけるエピタキシャル膜のX線回折
図。
FIG. 4 is an X-ray diffraction diagram of an epitaxial film in an example.

【図5】 本発明半導体装置の実施例を示す概略断面
図。
FIG. 5 is a schematic sectional view showing an embodiment of a semiconductor device of the present invention.

【図6】 本発明半導体装置の実施例を示す概略工程断
面図。
FIG. 6 is a schematic process sectional view showing an embodiment of the semiconductor device of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/788 29/792 (56)参考文献 特開 平8−64786(JP,A) 特開 平9−82913(JP,A) 特開 平6−196648(JP,A) 特開 平9−289297(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/8242 H01L 21/822 H01L 21/8247 H01L 27/04 H01L 27/108 H01L 29/788 H01L 29/792 JICSTファイル(JOIS)─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification symbol FI H01L 29/788 29/792 (56) References JP-A-8-64786 (JP, A) JP-A-9-82913 (JP, A) JP-A-6-196648 (JP, A) JP-A-9-289297 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/8242 H01L 21/822 H01L 21 / 8247 H01L 27/04 H01L 27/108 H01L 29/788 H01L 29/792 JISC file (JOIS)

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】単結晶基板と;この単結晶基板上にエピタ
キシャル成長されたTiNとMN(ただしMはAl、
V、Mo、Nb及びTaから選ばれた少なくとも一種)
との固溶体からなるバリア層と;このバリア層上にエピ
タキシャル成長された下部電極と;この下部電極上にエ
ピタキシャル成長されたペロブスカイト型結晶構造を有
する誘電体層と;この誘電体層上に形成された上部電極
とを具備したことを特徴とする薄膜キャパシタ。
1. A single crystal substrate; TiN and MN epitaxially grown on this single crystal substrate (where M is Al,
(At least one selected from V, Mo, Nb and Ta)
And a lower electrode epitaxially grown on the barrier layer; a dielectric layer having a perovskite crystal structure epitaxially grown on the lower electrode; and an upper portion formed on the dielectric layer. A thin-film capacitor comprising an electrode.
【請求項2】前記単結晶基板は能動素子が形成された半
導体基板であり、請求項1記載の薄膜キャパシタと前記
能動素子とを具備したことを特徴とする半導体装置。
2. A semiconductor device comprising the thin film capacitor according to claim 1, and the active element, wherein the single crystal substrate is a semiconductor substrate on which an active element is formed.
JP06061696A 1996-03-18 1996-03-18 Thin film capacitor and semiconductor device Expired - Fee Related JP3474352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06061696A JP3474352B2 (en) 1996-03-18 1996-03-18 Thin film capacitor and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06061696A JP3474352B2 (en) 1996-03-18 1996-03-18 Thin film capacitor and semiconductor device

Publications (2)

Publication Number Publication Date
JPH09252094A JPH09252094A (en) 1997-09-22
JP3474352B2 true JP3474352B2 (en) 2003-12-08

Family

ID=13147396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06061696A Expired - Fee Related JP3474352B2 (en) 1996-03-18 1996-03-18 Thin film capacitor and semiconductor device

Country Status (1)

Country Link
JP (1) JP3474352B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297966A (en) 1998-02-13 1999-10-29 Murata Mfg Co Ltd Ferroelectric thin film element and method of manufacturing the same
KR100321709B1 (en) * 1998-12-24 2002-03-08 박종섭 Method for forming capacitor of semiconductor memory device by using ain as glue layer
KR100324591B1 (en) * 1998-12-24 2002-04-17 박종섭 Method for forming capacitor by using TiAIN layer as diffusion barrier of top electrode
KR100321691B1 (en) * 1998-12-30 2002-05-09 박종섭 A method for forming capacitor having platinum electrode in semiconductor device
US6720096B1 (en) 1999-11-17 2004-04-13 Sanyo Electric Co., Ltd. Dielectric element
JP2002151657A (en) 2000-11-08 2002-05-24 Sanyo Electric Co Ltd Dielectric element and method of manufacturing the same
JP2002231903A (en) 2001-02-06 2002-08-16 Sanyo Electric Co Ltd Dielectric element and method of manufacturing the same
JP4928098B2 (en) 2005-08-03 2012-05-09 セイコーエプソン株式会社 Method for manufacturing ferroelectric capacitor
JP5010121B2 (en) * 2005-08-17 2012-08-29 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4671039B2 (en) * 2006-01-27 2011-04-13 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4600322B2 (en) 2006-03-14 2010-12-15 セイコーエプソン株式会社 Method for manufacturing ferroelectric memory device
JP4552926B2 (en) * 2006-11-20 2010-09-29 エルピーダメモリ株式会社 Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH09252094A (en) 1997-09-22

Similar Documents

Publication Publication Date Title
EP0732422B1 (en) Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate
US5851841A (en) Method for producing ferroelectric film element, and ferroelectric film element and ferroelectric memory element produced by the method
KR100983302B1 (en) Semiconductor device and manufacturing method of a semiconductor device
JP3159255B2 (en) Sputter growth method for electrodes used in ferroelectric capacitors
US7405121B2 (en) Semiconductor device with capacitors and its manufacture method
US6759250B2 (en) Deposition method for lead germanate ferroelectric structure with multi-layered electrode
JP2005005450A (en) Film multilayer structure and actuator element, capacitive element, and filter element using the same
JP3474352B2 (en) Thin film capacitor and semiconductor device
JPH10313097A (en) Ferroelectric thin film, manufacturing method and device comprising ferroelectric thin film
US20060131627A1 (en) Ferroelectric material, its manufacture method and ferroelectric memory
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
KR100378276B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP3994468B2 (en) Oxide multilayer structure, method for manufacturing the same, and ferroelectric nonvolatile memory
JPH10321809A (en) Method for manufacturing semiconductor storage element
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
JPH11261028A (en) Thin film capacitors
JP2004253627A (en) Semiconductor device and manufacturing method thereof
JP3604254B2 (en) Method for manufacturing semiconductor memory device
WO2005036612A2 (en) Ferroelectric capacitor with a complex-oxide hard-mask top electrode and method for manufacturing the same
JPH1187634A (en) Thin film capacitors
JPH11233732A (en) Thin film capacitors
JPH11233734A (en) Semiconductor memory device and method of manufacturing the same
JP3604253B2 (en) Semiconductor storage device
JPH0964309A (en) Semiconductor memory device and method of manufacturing the device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees