JP3477306B2 - 拡張入出力インターフェイス - Google Patents
拡張入出力インターフェイスInfo
- Publication number
- JP3477306B2 JP3477306B2 JP06785396A JP6785396A JP3477306B2 JP 3477306 B2 JP3477306 B2 JP 3477306B2 JP 06785396 A JP06785396 A JP 06785396A JP 6785396 A JP6785396 A JP 6785396A JP 3477306 B2 JP3477306 B2 JP 3477306B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- circuit
- expansion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、拡張入出力インタ
ーフェイスに関し、特に、パーソナルコンピュータに対
して拡張入出力ボードによる機能拡張を行う場合のイン
ターフェイスに関する。
ーフェイスに関し、特に、パーソナルコンピュータに対
して拡張入出力ボードによる機能拡張を行う場合のイン
ターフェイスに関する。
【０００２】
【従来の技術】パーソナルコンピュータに対する機能拡
張の方法として、拡張入出力ボードを追加することによ
り行う方法が一般的である。例えば、外部記憶装置を接
続するためにＳＣＳＩインターフェイスの機能を追加し
たい場合はＳＣＳＩ拡張入出力ボードを、ネットワーク
の機能を追加したい場合には、イーサネット拡張入出力
ボードを、コンピュータ本体に追加する。
張の方法として、拡張入出力ボードを追加することによ
り行う方法が一般的である。例えば、外部記憶装置を接
続するためにＳＣＳＩインターフェイスの機能を追加し
たい場合はＳＣＳＩ拡張入出力ボードを、ネットワーク
の機能を追加したい場合には、イーサネット拡張入出力
ボードを、コンピュータ本体に追加する。
【０００３】また、パーソナルコンピュータ本体と、拡
張入出力ボードは、一般には、パーソナルコンピュータ
本体の汎用バスを通して接続されている。汎用バスは、
アドレスバス、データバス、コントロールバス、により
成り立っている。コントロールバスは、リード、ライト
信号、サイクルのスタート、エンドを示す信号等の制御
信号より成り立っている。汎用バスには様々な拡張入出
力ボードが接続できるように、各種信号が用意されてい
る。
張入出力ボードは、一般には、パーソナルコンピュータ
本体の汎用バスを通して接続されている。汎用バスは、
アドレスバス、データバス、コントロールバス、により
成り立っている。コントロールバスは、リード、ライト
信号、サイクルのスタート、エンドを示す信号等の制御
信号より成り立っている。汎用バスには様々な拡張入出
力ボードが接続できるように、各種信号が用意されてい
る。
【０００４】拡張入出力ボードの構成は、大きく分け
て、周辺装置を制御するＩＣである周辺コントローラ
と、周辺装置とインターフェイスするためのバッファや
コネクタといった周辺インターフェイス回路と、汎用バ
スの信号から周辺コントローラを制御できるようにする
ためのデコード回路とから成り立っている。デコード回
路の機能としては、特定のアドレスで周辺コントローラ
が動作するように、アドレスバス等から周辺コントロー
ラが選択されたことを示すチップセレクト信号を作成す
る機能や、リード、ライト信号等をその周辺コントロー
ラ独自の信号のタイミングに合わせる回路や、その他の
制御信号の作成等がある。これらの制御信号は各周辺コ
ントローラに合わせて用意しなくてはいけない。周辺コ
ントローラの制御信号の種類とタイミングは各種存在す
るので、周辺コントローラが変われば、その仕様に合わ
せたデコード回路を用意する必要がある。
て、周辺装置を制御するＩＣである周辺コントローラ
と、周辺装置とインターフェイスするためのバッファや
コネクタといった周辺インターフェイス回路と、汎用バ
スの信号から周辺コントローラを制御できるようにする
ためのデコード回路とから成り立っている。デコード回
路の機能としては、特定のアドレスで周辺コントローラ
が動作するように、アドレスバス等から周辺コントロー
ラが選択されたことを示すチップセレクト信号を作成す
る機能や、リード、ライト信号等をその周辺コントロー
ラ独自の信号のタイミングに合わせる回路や、その他の
制御信号の作成等がある。これらの制御信号は各周辺コ
ントローラに合わせて用意しなくてはいけない。周辺コ
ントローラの制御信号の種類とタイミングは各種存在す
るので、周辺コントローラが変われば、その仕様に合わ
せたデコード回路を用意する必要がある。
【０００５】また、従来の拡張入出力ボードでは、Ｉ／
Ｏアドレスや、割り込みレベル、ＤＭＡチャンネル等の
設定をディップスイッチで変更していた。
Ｏアドレスや、割り込みレベル、ＤＭＡチャンネル等の
設定をディップスイッチで変更していた。
【０００６】特開平５−２８０８７号公報には、本体と
拡張入出力ボードのインターフェイスの信号数を減らす
方法が開示されている。従来の方法では拡張入出力ボー
ド側で汎用バスのアドレスバスから周辺コントローラの
チップセレクト信号を作成しているが、該公報の方法で
は、チップセレクト信号を本体側で作成している。こう
するとことによりアドレスバスの多くがチップセレクト
信号１本になるのでインターフェイスの信号数が削減で
きる。また、異なるアドレスでもチップセレクト信号が
作成できるように本体側にアドレス記憶手段と比較手段
の機能がついている。
拡張入出力ボードのインターフェイスの信号数を減らす
方法が開示されている。従来の方法では拡張入出力ボー
ド側で汎用バスのアドレスバスから周辺コントローラの
チップセレクト信号を作成しているが、該公報の方法で
は、チップセレクト信号を本体側で作成している。こう
するとことによりアドレスバスの多くがチップセレクト
信号１本になるのでインターフェイスの信号数が削減で
きる。また、異なるアドレスでもチップセレクト信号が
作成できるように本体側にアドレス記憶手段と比較手段
の機能がついている。
【０００７】また、特開平６−４１９１号公報には、プ
ログラマブルロジックデバイス（ＰＬＤ）を用いて周辺
装置を制御する回路を作成する方法が開示されている。
プログラマブルロジックデバイスは外部メモリからのデ
ータに基づき、内部に回路を作成するものである。メモ
リのデータを変えることにより内部の回路を変更するこ
とができる。該公報の方法では、あらかじめ本体にＲＳ
−２３２Ｃ、ＳＣＳＩ、及びプリンタのコネクタと、そ
れらの信号線のバッファとが用意されており、プログラ
マブルロジックデバイスは外部のデータを、ＩＣカー
ド、本体内のＲＯＭ、又はモデムを通して電話回線から
読み出し、ＲＳ−２３２Ｃ、ＳＣＳＩ、又はプリンタの
いずれかの制御回路を作成する。例えば、本体にＳＣＳ
Ｉのインターフェイスを持たせたい場合には、ＳＣＳＩ
用のＩＣカードを本体に挿入し、プログラマブルロジッ
クデバイスをＳＣＳＩ用にプログラムすることにより、
ＳＣＳＩの制御回路として動作するようになる。
ログラマブルロジックデバイス（ＰＬＤ）を用いて周辺
装置を制御する回路を作成する方法が開示されている。
プログラマブルロジックデバイスは外部メモリからのデ
ータに基づき、内部に回路を作成するものである。メモ
リのデータを変えることにより内部の回路を変更するこ
とができる。該公報の方法では、あらかじめ本体にＲＳ
−２３２Ｃ、ＳＣＳＩ、及びプリンタのコネクタと、そ
れらの信号線のバッファとが用意されており、プログラ
マブルロジックデバイスは外部のデータを、ＩＣカー
ド、本体内のＲＯＭ、又はモデムを通して電話回線から
読み出し、ＲＳ−２３２Ｃ、ＳＣＳＩ、又はプリンタの
いずれかの制御回路を作成する。例えば、本体にＳＣＳ
Ｉのインターフェイスを持たせたい場合には、ＳＣＳＩ
用のＩＣカードを本体に挿入し、プログラマブルロジッ
クデバイスをＳＣＳＩ用にプログラムすることにより、
ＳＣＳＩの制御回路として動作するようになる。
【０００８】
【発明が解決しようとする課題】汎用バスによる従来方
法では、アドレス信号や制御信号等多数の信号を必要と
し、各種拡張入出力ボード上に、そこに搭載されている
周辺コントローラ用のデコード回路を用意する必要があ
る。
法では、アドレス信号や制御信号等多数の信号を必要と
し、各種拡張入出力ボード上に、そこに搭載されている
周辺コントローラ用のデコード回路を用意する必要があ
る。
【０００９】又、特開平５−２８０８７号公報に開示さ
れている方法では、チップセレクト信号は本体側で作成
され、アドレス信号線の数は少なくされているが、その
他の制御信号はそのまま全て必要である。
れている方法では、チップセレクト信号は本体側で作成
され、アドレス信号線の数は少なくされているが、その
他の制御信号はそのまま全て必要である。
【００１０】特開平６−４１９１号公報には、拡張入出
力ボードによる機能拡張方法ではないが、プログラマブ
ルロジックデバイスを利用して必要とする外部インター
フェイスを構築する方法が示されている。しかし、この
発明ではあらかじめいくつかのインターフェイスが用意
されており、そのどれを使用するかを選択するものであ
り、この方法では新たにインターフェイスを追加したい
場合については対応できない。また、ＰＬＤが周辺コン
トローラそのものとして動作するので、ＰＬＤには機能
的に限界があり、対応できない機能も存在する。従っ
て、高機能なインターフェイスについては専用のコント
ローラを使用しなくてはいけない。
力ボードによる機能拡張方法ではないが、プログラマブ
ルロジックデバイスを利用して必要とする外部インター
フェイスを構築する方法が示されている。しかし、この
発明ではあらかじめいくつかのインターフェイスが用意
されており、そのどれを使用するかを選択するものであ
り、この方法では新たにインターフェイスを追加したい
場合については対応できない。また、ＰＬＤが周辺コン
トローラそのものとして動作するので、ＰＬＤには機能
的に限界があり、対応できない機能も存在する。従っ
て、高機能なインターフェイスについては専用のコント
ローラを使用しなくてはいけない。
【００１１】また、従来の拡張入出力ボードでは、Ｉ／
Ｏアドレス、割り込みレベル、及びＤＭＡチャンネル等
の設定をディップスイッチで変更する必要があり、又、
その設定は他の拡張入出力ボードの設定とは異なるもの
に設定しなくては動作しないので、その設定はユーザに
委ねられているので、誤って設定された場合に問題が発
生する。
Ｏアドレス、割り込みレベル、及びＤＭＡチャンネル等
の設定をディップスイッチで変更する必要があり、又、
その設定は他の拡張入出力ボードの設定とは異なるもの
に設定しなくては動作しないので、その設定はユーザに
委ねられているので、誤って設定された場合に問題が発
生する。
【００１２】本発明は、これらの問題を解決するために
なされたものであり、様々な種類の拡張ボードが接続可
能であり、拡張入出力ボードにデコード回路が不要な拡
張入出力インターフェイスを提供することを目的とす
る。
なされたものであり、様々な種類の拡張ボードが接続可
能であり、拡張入出力ボードにデコード回路が不要な拡
張入出力インターフェイスを提供することを目的とす
る。
【００１３】本発明の他の目的は、様々な種類の拡張ボ
ードが接続可能であり、拡張入出力ボードの周辺コント
ローラ及びデコード回路を不要とする拡張入出力インタ
ーフェイスを提供することである。
ードが接続可能であり、拡張入出力ボードの周辺コント
ローラ及びデコード回路を不要とする拡張入出力インタ
ーフェイスを提供することである。
【００１４】
【課題を解決するための手段】上述の目的は、コンピュ
ータと拡張入出力ボードとの間の拡張入出力インターフ
ェイスであって、該拡張入出力インターフェイスは、該
ボードをコンピュータに接続するためのインターフェイ
ス回路情報を格納する記憶手段と、該ボードに接続され
る周辺装置を制御する回路とを前記拡張入出力ボードに
備え、且つ、前記記憶手段に格納された情報を読み出し
て送信する回路情報入力手段と、該回路情報入力手段か
ら送信された情報に応じて内部の論理回路を構成するプ
ログラマブルロジックデバイスとを前記コンピュータに
備えることを特徴とする拡張入出力インターフェイスに
よって解決される。
ータと拡張入出力ボードとの間の拡張入出力インターフ
ェイスであって、該拡張入出力インターフェイスは、該
ボードをコンピュータに接続するためのインターフェイ
ス回路情報を格納する記憶手段と、該ボードに接続され
る周辺装置を制御する回路とを前記拡張入出力ボードに
備え、且つ、前記記憶手段に格納された情報を読み出し
て送信する回路情報入力手段と、該回路情報入力手段か
ら送信された情報に応じて内部の論理回路を構成するプ
ログラマブルロジックデバイスとを前記コンピュータに
備えることを特徴とする拡張入出力インターフェイスに
よって解決される。
【００１５】前記拡張入出力ボードは、該ボードに接続
される周辺装置を制御する回路（周辺コントローラ及び
その周辺インターフェイス回路）と、該ボードをコンピ
ュータに接続するためのインターフェイス回路情報を格
納する記憶手段（ＲＯＭ）とから構成されている。この
ボードを、パーソナルコンピュータに接続すると、回路
情報入力手段がＲＯＭの情報を読み取り、プログラマブ
ルロジックデバイスに読み取った回路情報を転送する。
それを受信したプログラマブルロジックデバイスは、そ
の情報を基にデコード回路を構成し、周辺コントローラ
のアクセス信号を作る。このようにデコード回路がコン
ピュータ内のプログラマブルロジックデバイスで作成さ
れるため、拡張入出力ボードにデコード回路が必要無く
なる。また、他の拡張入出力ボードを接続した場合で
も、対応する回路情報がボード上のＲＯＭに記録されて
いるので、接続したボードに合ったアクセス信号が作成
される。
される周辺装置を制御する回路（周辺コントローラ及び
その周辺インターフェイス回路）と、該ボードをコンピ
ュータに接続するためのインターフェイス回路情報を格
納する記憶手段（ＲＯＭ）とから構成されている。この
ボードを、パーソナルコンピュータに接続すると、回路
情報入力手段がＲＯＭの情報を読み取り、プログラマブ
ルロジックデバイスに読み取った回路情報を転送する。
それを受信したプログラマブルロジックデバイスは、そ
の情報を基にデコード回路を構成し、周辺コントローラ
のアクセス信号を作る。このようにデコード回路がコン
ピュータ内のプログラマブルロジックデバイスで作成さ
れるため、拡張入出力ボードにデコード回路が必要無く
なる。また、他の拡張入出力ボードを接続した場合で
も、対応する回路情報がボード上のＲＯＭに記録されて
いるので、接続したボードに合ったアクセス信号が作成
される。
【００１６】前記回路情報入力手段は、複数の拡張入出
力ボードが接続された際に、各ボードの記憶手段に格納
されたインターフェイス回路情報を前記プログラマブル
ロジックデバイスに所定の順序で送信することが好まし
い。これにより、従来はユーザが行っていた、複数の拡
張入出力ボードを挿入する際の、Ｉ／Ｏアドレス、割り
込み信号の選択、ＤＭＡチャンネルの選択等のディップ
スイッチによる設定が、プログラマブルロジックデバイ
スの回路が作成される時点でスロットごとに順番に、割
り込みやＤＭＡチャンネルを割り当てていくことにより
自動的に設定される。
力ボードが接続された際に、各ボードの記憶手段に格納
されたインターフェイス回路情報を前記プログラマブル
ロジックデバイスに所定の順序で送信することが好まし
い。これにより、従来はユーザが行っていた、複数の拡
張入出力ボードを挿入する際の、Ｉ／Ｏアドレス、割り
込み信号の選択、ＤＭＡチャンネルの選択等のディップ
スイッチによる設定が、プログラマブルロジックデバイ
スの回路が作成される時点でスロットごとに順番に、割
り込みやＤＭＡチャンネルを割り当てていくことにより
自動的に設定される。
【００１７】前記インターフェイス回路情報は、プログ
ラマブルロジックデバイス内の物理的回路情報であるこ
とが好ましい。これにより、回路情報入力手段は記憶手
段に格納された情報を単に転送するだけでよくなり、初
期化後にプログラマブルロジックデバイスの内部の論理
回路を構成する時間が短縮される。
ラマブルロジックデバイス内の物理的回路情報であるこ
とが好ましい。これにより、回路情報入力手段は記憶手
段に格納された情報を単に転送するだけでよくなり、初
期化後にプログラマブルロジックデバイスの内部の論理
回路を構成する時間が短縮される。
【００１８】前記インターフェイス回路情報は、接続さ
れる拡張入出力ボードのデータバス幅、アドレス空間容
量、及びコントロール信号線の定義等のインターフェイ
ス仕様情報であり、前記回路情報入力手段は前記インタ
ーフェイス仕様情報をプログラマブルロジックデバイス
内の物理的回路情報に変換する手段を備えることが好ま
しい。これにより、記憶手段に格納する情報を作成する
ことが容易となると共に、記憶手段に格納する情報量を
削減できる。
れる拡張入出力ボードのデータバス幅、アドレス空間容
量、及びコントロール信号線の定義等のインターフェイ
ス仕様情報であり、前記回路情報入力手段は前記インタ
ーフェイス仕様情報をプログラマブルロジックデバイス
内の物理的回路情報に変換する手段を備えることが好ま
しい。これにより、記憶手段に格納する情報を作成する
ことが容易となると共に、記憶手段に格納する情報量を
削減できる。
【００１９】上述の他の目的は、コンピュータと拡張入
出力ボードとの間の拡張入出力インターフェイスであっ
て、該拡張入出力インターフェイスは、該ボードに接続
される周辺装置とのインターフェイス回路と、前記周辺
装置を制御するための回路情報及び該ボードをコンピュ
ータに接続するためのインターフェイス回路情報を格納
する記憶手段とを前記拡張入出力ボードに備え、且つ、
前記記憶手段に格納された情報を読み出して送信する回
路情報入力手段と、該回路情報入力手段から送信された
情報に応じて内部の論理回路を構成するプログラマブル
ロジックデバイスとを前記コンピュータに備えることを
特徴とする拡張入出力インターフェイスによって解決さ
れる。
出力ボードとの間の拡張入出力インターフェイスであっ
て、該拡張入出力インターフェイスは、該ボードに接続
される周辺装置とのインターフェイス回路と、前記周辺
装置を制御するための回路情報及び該ボードをコンピュ
ータに接続するためのインターフェイス回路情報を格納
する記憶手段とを前記拡張入出力ボードに備え、且つ、
前記記憶手段に格納された情報を読み出して送信する回
路情報入力手段と、該回路情報入力手段から送信された
情報に応じて内部の論理回路を構成するプログラマブル
ロジックデバイスとを前記コンピュータに備えることを
特徴とする拡張入出力インターフェイスによって解決さ
れる。
【００２０】前記拡張入出力ボードは、周辺装置との外
部インターフェイス回路（コネクタ及びバッファ回路
等）と回路情報を格納した記憶手段から構成されてい
る。回路情報として、回路情報の識別子、周辺コントロ
ーラ及びデコード回路の回路データ、また、それらが使
用するアドレス空間容量、割り込みチャンネル数、及び
ＤＭＡチャンネル数等のリソースデータ等が格納されて
いる。コンピュータは、必要な回路を構築するためのＰ
ＬＤ、拡張入出力ボード上の記憶手段から回路情報を読
み出し、ＰＬＤをプログラムするための回路情報入力手
段を備えている。
部インターフェイス回路（コネクタ及びバッファ回路
等）と回路情報を格納した記憶手段から構成されてい
る。回路情報として、回路情報の識別子、周辺コントロ
ーラ及びデコード回路の回路データ、また、それらが使
用するアドレス空間容量、割り込みチャンネル数、及び
ＤＭＡチャンネル数等のリソースデータ等が格納されて
いる。コンピュータは、必要な回路を構築するためのＰ
ＬＤ、拡張入出力ボード上の記憶手段から回路情報を読
み出し、ＰＬＤをプログラムするための回路情報入力手
段を備えている。
【００２１】ＰＬＤ初期化時に、まず、コンピュータ
は、回路情報入力手段によりボード上の回路情報を読み
だす。次に、回路情報をＰＬＤに転送し、ＰＬＤのプロ
グラムを行う。プログラムが行われたＰＬＤは、内部に
周辺コントローラ回路及びそのデコード回路が構築さ
れ、所定のインターフェイス機能を提供する。
は、回路情報入力手段によりボード上の回路情報を読み
だす。次に、回路情報をＰＬＤに転送し、ＰＬＤのプロ
グラムを行う。プログラムが行われたＰＬＤは、内部に
周辺コントローラ回路及びそのデコード回路が構築さ
れ、所定のインターフェイス機能を提供する。
【００２２】このように、本体内のＰＬＤで周辺コント
ローラ及びそのデコード回路が作成されるため、拡張入
出力ボードにそれらの回路が必要なくなる。
ローラ及びそのデコード回路が作成されるため、拡張入
出力ボードにそれらの回路が必要なくなる。
【００２３】複数の拡張入出力ボードが接続された際
に、各ボードの記憶手段に格納された情報を前記プログ
ラマブルロジックデバイスに所定の順序で送信するよう
制御する制御手段を更に含むことが好ましい。これによ
り、従来はユーザが行っていた、複数の拡張入出力ボー
ドを挿入する際の、Ｉ／Ｏアドレス、割り込みチャンネ
ル、ＤＭＡチャンネル等のディップスイッチによる設定
が、各拡張入出力ボードの回路情報を元に、スロットご
とに順番に自動的に割り込みやＤＭＡチャンネルを割り
当てることにより、自動的に行われる。
に、各ボードの記憶手段に格納された情報を前記プログ
ラマブルロジックデバイスに所定の順序で送信するよう
制御する制御手段を更に含むことが好ましい。これによ
り、従来はユーザが行っていた、複数の拡張入出力ボー
ドを挿入する際の、Ｉ／Ｏアドレス、割り込みチャンネ
ル、ＤＭＡチャンネル等のディップスイッチによる設定
が、各拡張入出力ボードの回路情報を元に、スロットご
とに順番に自動的に割り込みやＤＭＡチャンネルを割り
当てることにより、自動的に行われる。
【００２４】前記記憶手段から読み出した回路情報と前
記コンピュータに備えられた記憶装置に格納されている
回路情報とを比較して、新しい回路情報を前記プログラ
マブルロジックデバイスに送信するよう構成されている
ことが好ましい。これにより、従来技術では、対応でき
なかったハードウェアのバグ修正、アップグレードに関
しても、柔軟に対応することが可能である。拡張入出力
ボードの交換無しで、ハードウェアのバグ修正及びバー
ジョンアップが可能となる。
記コンピュータに備えられた記憶装置に格納されている
回路情報とを比較して、新しい回路情報を前記プログラ
マブルロジックデバイスに送信するよう構成されている
ことが好ましい。これにより、従来技術では、対応でき
なかったハードウェアのバグ修正、アップグレードに関
しても、柔軟に対応することが可能である。拡張入出力
ボードの交換無しで、ハードウェアのバグ修正及びバー
ジョンアップが可能となる。
【００２５】前記記憶手段に格納された回路情報に応じ
て、接続された拡張入出力ボードをシステムの空きリソ
ースに自動的に割り当てるよう構成されていることが好
ましい。これにより、従来ユーザにより行われていた、
ディップスイッチによる設定変更の必要がなくなる。
て、接続された拡張入出力ボードをシステムの空きリソ
ースに自動的に割り当てるよう構成されていることが好
ましい。これにより、従来ユーザにより行われていた、
ディップスイッチによる設定変更の必要がなくなる。
【００２６】前記記憶手段に格納された回路情報は拡張
入出力ボードのインターフェイス仕様情報であり、該イ
ンターフェイス仕様情報に対応するプログラマブルロジ
ックデバイス内の物理的回路情報を内部の記憶装置から
読み出して前記プログラマブルロジックデバイスに送信
するよう構成されていることが好ましい。これにより、
記憶手段に格納する情報を作成することが容易となると
共に、予めコンピュータ内の記憶装置に様々な仕様に対
応する物理回路情報を記憶させておくことで、拡張ボー
ドの記憶手段の容量を削減することが可能になる。
入出力ボードのインターフェイス仕様情報であり、該イ
ンターフェイス仕様情報に対応するプログラマブルロジ
ックデバイス内の物理的回路情報を内部の記憶装置から
読み出して前記プログラマブルロジックデバイスに送信
するよう構成されていることが好ましい。これにより、
記憶手段に格納する情報を作成することが容易となると
共に、予めコンピュータ内の記憶装置に様々な仕様に対
応する物理回路情報を記憶させておくことで、拡張ボー
ドの記憶手段の容量を削減することが可能になる。
【００２７】
【発明の実施の形態】以下、本願の拡張入出力インター
フェイスの第１の実施の形態を図を参照しながら詳細に
説明する。
フェイスの第１の実施の形態を図を参照しながら詳細に
説明する。
【００２８】図１は、本実施の形態の拡張入出力インタ
ーフェイスを使用するシステムの例を示す図である。本
システムでは、パーソナルコンピュータに対する機能拡
張は拡張入出力ボードの追加により実現される。
ーフェイスを使用するシステムの例を示す図である。本
システムでは、パーソナルコンピュータに対する機能拡
張は拡張入出力ボードの追加により実現される。
【００２９】拡張入出力ボードＡ１は、例えばＳＣＳＩ
コントローラＩＣ等の周辺コントローラ５と、例えばＳ
ＣＳＩバスのバッファ、ターミネータ、外部コネクタ等
からなるその周辺インターフェイス回路８と、回路を作
成するための情報が記録されたＲＯＭ４とから構成され
ている。本実施の形態では、ＲＯＭ４にはデコード回路
の物理情報が記憶されている。
コントローラＩＣ等の周辺コントローラ５と、例えばＳ
ＣＳＩバスのバッファ、ターミネータ、外部コネクタ等
からなるその周辺インターフェイス回路８と、回路を作
成するための情報が記録されたＲＯＭ４とから構成され
ている。本実施の形態では、ＲＯＭ４にはデコード回路
の物理情報が記憶されている。
【００３０】パーソナルコンピュータ２は、ＣＰＵ１２
と、ＣＰＵ１２にデータバス１３、アドレスバス１４、
及びコントロールバス１５で接続されているプログラム
ロジックデバイス（ＰＬＤ）３と、ＰＬＤに回路情報を
入力する回路情報入力手段１１とを備えている。
と、ＣＰＵ１２にデータバス１３、アドレスバス１４、
及びコントロールバス１５で接続されているプログラム
ロジックデバイス（ＰＬＤ）３と、ＰＬＤに回路情報を
入力する回路情報入力手段１１とを備えている。
【００３１】拡張入出力ボード１を、パーソナルコンピ
ュータ２に接続すると、まず回路情報入力手段１１はＰ
ＬＤ−ＲＯＭインターフェイス６を通じてＲＯＭの情報
を読み取る。ＰＬＤ−ＲＯＭインターフェイスはシリア
ルのデータラインであり、データはシリアルのデータで
転送される。情報を受け取った回路情報入力手段１１は
ＰＬＤ３に対して回路の物理的情報をそのまま転送す
る。ＰＬＤ３は、受信したデータに基づき、デコード回
路を構成し、周辺コントローラ５のアクセス信号を作
る。デコード回路は、ＣＰＵ１２のアドレスバス１４か
らの特定のアドレスでチップセレクト信号が作成される
回路、データバス１３のバス幅及びバスの方向等を決定
する回路を含んでおり、ＣＰＵのコントロールバス１５
等の信号から周辺コントローラ５の各種のコントロール
信号が、そのコントローラのタイミングに合わせて作成
される。作成された信号は周辺コントローラインターフ
ェイス７を通して周辺コントローラ５に伝えられる。
ュータ２に接続すると、まず回路情報入力手段１１はＰ
ＬＤ−ＲＯＭインターフェイス６を通じてＲＯＭの情報
を読み取る。ＰＬＤ−ＲＯＭインターフェイスはシリア
ルのデータラインであり、データはシリアルのデータで
転送される。情報を受け取った回路情報入力手段１１は
ＰＬＤ３に対して回路の物理的情報をそのまま転送す
る。ＰＬＤ３は、受信したデータに基づき、デコード回
路を構成し、周辺コントローラ５のアクセス信号を作
る。デコード回路は、ＣＰＵ１２のアドレスバス１４か
らの特定のアドレスでチップセレクト信号が作成される
回路、データバス１３のバス幅及びバスの方向等を決定
する回路を含んでおり、ＣＰＵのコントロールバス１５
等の信号から周辺コントローラ５の各種のコントロール
信号が、そのコントローラのタイミングに合わせて作成
される。作成された信号は周辺コントローラインターフ
ェイス７を通して周辺コントローラ５に伝えられる。
【００３２】例えば、拡張入出力ボード１がイーサネッ
トボードである場合も同様に実施される。このボード１
には周辺コントローラ５としてイーサネットコントロー
ラが載っており、ＲＯＭ４のデータにはイーサネットコ
ントローラのデコード回路を作成するためのデータが入
っている。この拡張入出力ボード１を本体に挿入する
と、上記のＳＣＳＩボードの場合と同様に、回路情報入
力手段１１はＲＯＭ４のデータを読みだし、ＰＬＤ３に
回路情報を出力する。ＰＬＤ３はそのデータを基にし
て、イーサネットコントローラのアクセス信号を作成す
る。
トボードである場合も同様に実施される。このボード１
には周辺コントローラ５としてイーサネットコントロー
ラが載っており、ＲＯＭ４のデータにはイーサネットコ
ントローラのデコード回路を作成するためのデータが入
っている。この拡張入出力ボード１を本体に挿入する
と、上記のＳＣＳＩボードの場合と同様に、回路情報入
力手段１１はＲＯＭ４のデータを読みだし、ＰＬＤ３に
回路情報を出力する。ＰＬＤ３はそのデータを基にし
て、イーサネットコントローラのアクセス信号を作成す
る。
【００３３】このようにボードにはそれぞれのコントロ
ーラ用のＲＯＭが載っており、ＲＯＭのデータが回路情
報入出力手段１１によりＰＬＤ３に転送され、そこでそ
のボード用のインターフェイス回路が作成される。
ーラ用のＲＯＭが載っており、ＲＯＭのデータが回路情
報入出力手段１１によりＰＬＤ３に転送され、そこでそ
のボード用のインターフェイス回路が作成される。
【００３４】パーソナルコンピュータ２が複数のスロッ
トを持つ場合は、以下のように実現される。上記実施の
形態に対して、さらに拡張入出力ボードＢ１０が接続さ
れた場合には、回路情報入力手段１１はまず、ボード１
のＲＯＭを読みだし、回路情報をＰＬＤ３へ転送する。
次にボード１０のＲＯＭを読みだし、回路情報をＰＬＤ
３へ転送する。ＰＬＤ３は受け取ったデータをもとにし
て、ボード１用のデコード回路とボード１０用のデコー
ド回路を作成する。このようにして複数のデコード回路
が順番に作成される。
トを持つ場合は、以下のように実現される。上記実施の
形態に対して、さらに拡張入出力ボードＢ１０が接続さ
れた場合には、回路情報入力手段１１はまず、ボード１
のＲＯＭを読みだし、回路情報をＰＬＤ３へ転送する。
次にボード１０のＲＯＭを読みだし、回路情報をＰＬＤ
３へ転送する。ＰＬＤ３は受け取ったデータをもとにし
て、ボード１用のデコード回路とボード１０用のデコー
ド回路を作成する。このようにして複数のデコード回路
が順番に作成される。
【００３５】このＲＯＭのデータの転送例を以下に詳し
く説明する。図２はデータ転送の流れを示すタイミング
図であり、図３はデータ転送に関する信号を示す回路図
であり、図４は回路情報入力手段の動作を示すフローチ
ャートであり、図５はＲＯＭの動作を示すフローチャー
トである。ＲＯＭのデータは図３に示すデータラインを
通して、シリアル信号で転送される。又、ＲＥＱ信号は
データ転送のタイミングをとるために使用される。
く説明する。図２はデータ転送の流れを示すタイミング
図であり、図３はデータ転送に関する信号を示す回路図
であり、図４は回路情報入力手段の動作を示すフローチ
ャートであり、図５はＲＯＭの動作を示すフローチャー
トである。ＲＯＭのデータは図３に示すデータラインを
通して、シリアル信号で転送される。又、ＲＥＱ信号は
データ転送のタイミングをとるために使用される。
【００３６】データ転送の一連の流れを、図を用いて以
下に説明する。
下に説明する。
【００３７】図３に示すように拡張入出力ボードＡ１６
と拡張入出力ボードＢ１７の２枚のボードが接続された
とする。そこで、図４に示すように、電源が投入される
と（Ｓ４１）、回路情報入力手段はＲＥＱ０信号を一定
時間アクティブにし（Ｓ４２）、シリアル信号が入力さ
れるのを待機する状態となる（Ｓ４３）。図３に示すよ
うにＲＥＱ０信号はＲＯＭ Ａ１９のＲＥＱｉｎ＿端子
に接続されており、ＲＥＱｉｎ＿端子もアクティブとな
る。図５に示すようにＲＯＭ Ａは、ＲＥＱｉｎ＿端子
がアクティブであるかどうか検査し（Ｓ５２）、アクテ
ィブになるとＤＡＴＡＯＵＴ端子に回路情報であるデー
タを出力する（Ｓ５３）。出力されたデータは図３に示
すようにデータラインを通して回路情報入力手段に転送
される（タイミングは図２のＴＡ）。図４に示すように
回路情報入力手段では、そのシリアル信号を受信する
（Ｓ４４）。受信が終了すると、次のシリアル信号の待
ち状態に入る（Ｓ４３）。図５に示すようにＲＯＭ Ａ
はデータの転送が終了するとＲＥＱｏｕｔ＿端子を一定
時間アクティブにして（Ｓ５４）動作を終了する。図３
に示すようにＲＯＭ ＡのＲＥＱｏｕｔ＿端子はＲＯＭ
Ｂ２０のＲＥＱｉｎ＿端子に接続されており、ＲＯＭ
ＢのＲＥＱｉｎ＿端子がアクティブとなる。その後は
ＲＯＭ Ａのデータの転送と同様の動作で、ＲＯＭ Ｂ
のデータが回路情報入力手段へ転送される（タイミング
は図２のＴＢ）。図４に示すようにデータの転送が終了
し、一定時間がシリアルデータの信号の入力が無いまま
経過すると（Ｓ４５）、回路情報入力手段のデータの入
力の動作は終了する。このように２つのＲＯＭから順番
にデータが転送される。ボードが３つ以上の場合も同様
に処理される。
と拡張入出力ボードＢ１７の２枚のボードが接続された
とする。そこで、図４に示すように、電源が投入される
と（Ｓ４１）、回路情報入力手段はＲＥＱ０信号を一定
時間アクティブにし（Ｓ４２）、シリアル信号が入力さ
れるのを待機する状態となる（Ｓ４３）。図３に示すよ
うにＲＥＱ０信号はＲＯＭ Ａ１９のＲＥＱｉｎ＿端子
に接続されており、ＲＥＱｉｎ＿端子もアクティブとな
る。図５に示すようにＲＯＭ Ａは、ＲＥＱｉｎ＿端子
がアクティブであるかどうか検査し（Ｓ５２）、アクテ
ィブになるとＤＡＴＡＯＵＴ端子に回路情報であるデー
タを出力する（Ｓ５３）。出力されたデータは図３に示
すようにデータラインを通して回路情報入力手段に転送
される（タイミングは図２のＴＡ）。図４に示すように
回路情報入力手段では、そのシリアル信号を受信する
（Ｓ４４）。受信が終了すると、次のシリアル信号の待
ち状態に入る（Ｓ４３）。図５に示すようにＲＯＭ Ａ
はデータの転送が終了するとＲＥＱｏｕｔ＿端子を一定
時間アクティブにして（Ｓ５４）動作を終了する。図３
に示すようにＲＯＭ ＡのＲＥＱｏｕｔ＿端子はＲＯＭ
Ｂ２０のＲＥＱｉｎ＿端子に接続されており、ＲＯＭ
ＢのＲＥＱｉｎ＿端子がアクティブとなる。その後は
ＲＯＭ Ａのデータの転送と同様の動作で、ＲＯＭ Ｂ
のデータが回路情報入力手段へ転送される（タイミング
は図２のＴＢ）。図４に示すようにデータの転送が終了
し、一定時間がシリアルデータの信号の入力が無いまま
経過すると（Ｓ４５）、回路情報入力手段のデータの入
力の動作は終了する。このように２つのＲＯＭから順番
にデータが転送される。ボードが３つ以上の場合も同様
に処理される。
【００３８】上記実施の形態では、ＲＯＭには物理的な
回路情報のみが記録されている例を示したが、以下に示
すようにインターフェイスに関する各種情報をＲＯＭに
記録しておき、その情報により所望のインターフェイス
を作成することもできる。
回路情報のみが記録されている例を示したが、以下に示
すようにインターフェイスに関する各種情報をＲＯＭに
記録しておき、その情報により所望のインターフェイス
を作成することもできる。
【００３９】まず、ＲＯＭにデータバスの幅、アドレス
空間容量、及びコントロール信号線の定義等の情報を記
録しておく。拡張入出力ボードを本体に挿入すると、回
路情報入力手段はそこのＲＯＭより情報を読み出し、そ
れを基にして物理的な回路情報をＰＬＤに出力する。例
えばアドレス空間について説明すると、その拡張入出力
ボードが必要とするアドレス空間の容量の情報をＲＯＭ
に記録しておく。回路情報入力手段はその容量のデータ
を読み出し、他の拡張入出力ボードのアドレスとぶつか
らないアドレスで選択されるようにするような回路情報
をプログラマブルロジックデバイスに転送する。例え
ば、アドレスバスがＡ１５−Ａ０の１６本存在し、ある
周辺コントローラのＩ／Ｏアドレスの空間が８バイトで
あれば多くとも上位１３本（Ａ１５−Ａ３）でチップセ
レクト信号が作成され、他のコントローラのアドレス空
間が１６バイトであれば多くとも上位１２本（Ａ１５−
Ａ４）で、夫々異なるアドレスのチップセレクト信号が
作成される。
空間容量、及びコントロール信号線の定義等の情報を記
録しておく。拡張入出力ボードを本体に挿入すると、回
路情報入力手段はそこのＲＯＭより情報を読み出し、そ
れを基にして物理的な回路情報をＰＬＤに出力する。例
えばアドレス空間について説明すると、その拡張入出力
ボードが必要とするアドレス空間の容量の情報をＲＯＭ
に記録しておく。回路情報入力手段はその容量のデータ
を読み出し、他の拡張入出力ボードのアドレスとぶつか
らないアドレスで選択されるようにするような回路情報
をプログラマブルロジックデバイスに転送する。例え
ば、アドレスバスがＡ１５−Ａ０の１６本存在し、ある
周辺コントローラのＩ／Ｏアドレスの空間が８バイトで
あれば多くとも上位１３本（Ａ１５−Ａ３）でチップセ
レクト信号が作成され、他のコントローラのアドレス空
間が１６バイトであれば多くとも上位１２本（Ａ１５−
Ａ４）で、夫々異なるアドレスのチップセレクト信号が
作成される。
【００４０】以下、本願の拡張入出力インターフェイス
の第２の実施の形態を図を参照しながら詳細に説明す
る。
の第２の実施の形態を図を参照しながら詳細に説明す
る。
【００４１】図６は、本実施の形態の拡張入出力インタ
ーフェイスを使用するシステムの例を示す図である。
ーフェイスを使用するシステムの例を示す図である。
【００４２】パーソナルコンピュータ本体１０１は、メ
インＣＰＵであるＣＰＵ１０２と、回路情報を拡張入出
力ボードから取り出す回路情報入力手段１０３と、回路
情報をＰＬＤに転送するＰＬＤプログラム手段１０４
と、回路情報を元に回路を構築するＰＬＤ１０５と、新
しい回路情報が格納されたＨＤＤ１０６とから構成され
ている。この例では、回路情報入力手段の回路情報入力
インターフェイス１０７はシリアルのデータラインで、
データをシリアルで読み出すようになっている。
インＣＰＵであるＣＰＵ１０２と、回路情報を拡張入出
力ボードから取り出す回路情報入力手段１０３と、回路
情報をＰＬＤに転送するＰＬＤプログラム手段１０４
と、回路情報を元に回路を構築するＰＬＤ１０５と、新
しい回路情報が格納されたＨＤＤ１０６とから構成され
ている。この例では、回路情報入力手段の回路情報入力
インターフェイス１０７はシリアルのデータラインで、
データをシリアルで読み出すようになっている。
【００４３】拡張入出力ボードＡ１１１は、例えばＳＣ
ＳＩ拡張入出力ボードであり、ＳＣＳＩ用の外部インタ
ーフェイス回路１１３と、ＳＣＳＩ用の回路情報が記録
されたＲＯＭ１１２とから構成されている。外部インタ
ーフェイス回路１１３は、ＳＣＳＩ規格の物理的形状及
び電気的特性を満たすように設計される回路で、バッフ
ァ、ターミネータ、及びコネクタ等から構成される。ま
た、ＲＯＭ１１２は、回路情報の識別子、ＳＣＳＩ用周
辺コントローラ及びデコード回路の回路データ、また、
それらが使用するアドレス空間容量、割り込みチャンネ
ル数、ＤＭＡチャンネル数等のリソースデータ等の回路
情報が格納されている。
ＳＩ拡張入出力ボードであり、ＳＣＳＩ用の外部インタ
ーフェイス回路１１３と、ＳＣＳＩ用の回路情報が記録
されたＲＯＭ１１２とから構成されている。外部インタ
ーフェイス回路１１３は、ＳＣＳＩ規格の物理的形状及
び電気的特性を満たすように設計される回路で、バッフ
ァ、ターミネータ、及びコネクタ等から構成される。ま
た、ＲＯＭ１１２は、回路情報の識別子、ＳＣＳＩ用周
辺コントローラ及びデコード回路の回路データ、また、
それらが使用するアドレス空間容量、割り込みチャンネ
ル数、ＤＭＡチャンネル数等のリソースデータ等の回路
情報が格納されている。
【００４４】拡張入出力ボードＢ１１４は、例えばイー
サネット拡張入出力ボードであり、イーサネット用の外
部インターフェイス回路１１６と、イーサネット用の回
路情報が記録されたＲＯＭ１１５とから構成されてい
る。外部インターフェイス回路１１６は、イーサネット
規格の物理的形状及び電気的特性を満たすように設計さ
れる回路で、バッファ、ターミネータ、及びコネクタ等
から構成される。また、ＲＯＭ１１５は、回路情報の識
別子、イーサネット用周辺コントローラ、及びデコード
回路の回路データ、また、それらが使用するアドレス空
間容量、割り込みチャンネル数、及びＤＭＡチャンネル
数等のリソースデータ等の回路情報が格納されている。
サネット拡張入出力ボードであり、イーサネット用の外
部インターフェイス回路１１６と、イーサネット用の回
路情報が記録されたＲＯＭ１１５とから構成されてい
る。外部インターフェイス回路１１６は、イーサネット
規格の物理的形状及び電気的特性を満たすように設計さ
れる回路で、バッファ、ターミネータ、及びコネクタ等
から構成される。また、ＲＯＭ１１５は、回路情報の識
別子、イーサネット用周辺コントローラ、及びデコード
回路の回路データ、また、それらが使用するアドレス空
間容量、割り込みチャンネル数、及びＤＭＡチャンネル
数等のリソースデータ等の回路情報が格納されている。
【００４５】最初に、パーソナルコンピュータ本体１０
１に、１枚の拡張入出力ボード、すなわち拡張入出力ボ
ードＡ１１１又は拡張入出力ボードＢ１１４が接続され
ている場合について説明する。
１に、１枚の拡張入出力ボード、すなわち拡張入出力ボ
ードＡ１１１又は拡張入出力ボードＢ１１４が接続され
ている場合について説明する。
【００４６】ＰＬＤ１０５の初期化時に、まず、本体１
０１のＣＰＵ１０２は、拡張入出力ボードＡの回路情報
を回路情報入力手段１０３を使って回路情報入力インタ
ーフェース１０７を通してＲＯＭ１１２から読みだす。
さらに、本体１０１のＣＰＵ１０２は、回路情報に含ま
れる識別子を元に、同じ識別子の回路情報が本体内のＨ
ＤＤ１０６にないかどうかを調べ、新しいものがあれば
回路情報を更新する。これによって、拡張入出力ボード
の交換無しで、ハードウェアのバグ修正及びバージョン
アップが可能となる。
０１のＣＰＵ１０２は、拡張入出力ボードＡの回路情報
を回路情報入力手段１０３を使って回路情報入力インタ
ーフェース１０７を通してＲＯＭ１１２から読みだす。
さらに、本体１０１のＣＰＵ１０２は、回路情報に含ま
れる識別子を元に、同じ識別子の回路情報が本体内のＨ
ＤＤ１０６にないかどうかを調べ、新しいものがあれば
回路情報を更新する。これによって、拡張入出力ボード
の交換無しで、ハードウェアのバグ修正及びバージョン
アップが可能となる。
【００４７】次に、本体１０１のＣＰＵ１０２は回路を
システムの空きリソースへの割り当てるために、前述の
回路情報に含まれる回路データをリソースデータ（使用
するアドレス空間容量、割り込みチャンネル数、ＤＭＡ
チャンネル数等のリソースデータ等の情報）を元に修正
を行う。
システムの空きリソースへの割り当てるために、前述の
回路情報に含まれる回路データをリソースデータ（使用
するアドレス空間容量、割り込みチャンネル数、ＤＭＡ
チャンネル数等のリソースデータ等の情報）を元に修正
を行う。
【００４８】最後に、本体１０１のＣＰＵ１０２は、回
路データをＰＬＤプログラム手段１０４からＰＬＤプロ
グラムインターフェイス１０８を通してＰＬＤ１０５に
転送し、ＰＬＤ１０５をプログラムする。
路データをＰＬＤプログラム手段１０４からＰＬＤプロ
グラムインターフェイス１０８を通してＰＬＤ１０５に
転送し、ＰＬＤ１０５をプログラムする。
【００４９】プログラムが行われたＰＬＤ１０５は、内
部にＳＣＳＩ用周辺コントローラ回路及びそのデコード
回路を構築し、ＣＰＵ１０２からのアクセスに対してＳ
ＣＳＩインターフェイスの機能を拡張入出力ボードＡ１
１１を通して提供する。代わりに拡張入出力ボードＢ１
１４が本体に接続されている場合も、上記と同様に実施
される。ただし、ボード１１４上のＲＯＭ１１５に格納
された回路情報が異なるので、ＳＣＳＩの代わりにイー
サネットの機能が外部インターフェイス回路１１６を通
して提供される。
部にＳＣＳＩ用周辺コントローラ回路及びそのデコード
回路を構築し、ＣＰＵ１０２からのアクセスに対してＳ
ＣＳＩインターフェイスの機能を拡張入出力ボードＡ１
１１を通して提供する。代わりに拡張入出力ボードＢ１
１４が本体に接続されている場合も、上記と同様に実施
される。ただし、ボード１１４上のＲＯＭ１１５に格納
された回路情報が異なるので、ＳＣＳＩの代わりにイー
サネットの機能が外部インターフェイス回路１１６を通
して提供される。
【００５０】次に、パーソナルコンピュータ本体１０１
に複数の拡張入出力ボードが挿入されている場合につい
て説明する。ここでは、本体１０１に拡張入出力ボード
Ａ１１１及び拡張入出力ボードＢ１１４が接続されてい
る場合について説明する。
に複数の拡張入出力ボードが挿入されている場合につい
て説明する。ここでは、本体１０１に拡張入出力ボード
Ａ１１１及び拡張入出力ボードＢ１１４が接続されてい
る場合について説明する。
【００５１】ＰＬＤ１０５の初期化時に、本体１０１の
ＣＰＵ１０２は、回路情報入力手段１０３を使って、回
路情報入力インターフェース１０７を通して拡張入出力
ボードＡ１１１のＲＯＭ１１２に格納された回路情報、
及び拡張入出力ボードＢ１１４のＲＯＭ１１５に格納さ
れた回路情報を順次読み出して、前述と同様な処理を行
って、拡張入出力ボードＡ１１１のためのＳＣＳＩ用回
路データ及び拡張入出力ボードＢ１１４のためのイーサ
ネット用回路データを用意して、ＰＬＤ１０５をプログ
ラムする。拡張入出力ボードが３つ以上の場合も同様に
実施される。
ＣＰＵ１０２は、回路情報入力手段１０３を使って、回
路情報入力インターフェース１０７を通して拡張入出力
ボードＡ１１１のＲＯＭ１１２に格納された回路情報、
及び拡張入出力ボードＢ１１４のＲＯＭ１１５に格納さ
れた回路情報を順次読み出して、前述と同様な処理を行
って、拡張入出力ボードＡ１１１のためのＳＣＳＩ用回
路データ及び拡張入出力ボードＢ１１４のためのイーサ
ネット用回路データを用意して、ＰＬＤ１０５をプログ
ラムする。拡張入出力ボードが３つ以上の場合も同様に
実施される。
【００５２】ＲＯＭ１１２及びＲＯＭ１１５からのデー
タ転送については、上述の第１の実施の形態で説明した
動作と同様であるので、説明を省略する。
タ転送については、上述の第１の実施の形態で説明した
動作と同様であるので、説明を省略する。
【００５３】なお、上記実施の形態ではボード上の記憶
手段に格納されている回路情報を元にＰＬＤをプログラ
ムする手段について説明したが、回路情報の代わりにイ
ンターフェイス仕様情報（そのボードが備えているイン
ターフェイスの名称及び信号の定義等）を記憶手段に格
納しておき、それを元に本体内の記憶装置から回路情報
を取り出し、ＰＬＤをプログラムすることも可能であ
る。
手段に格納されている回路情報を元にＰＬＤをプログラ
ムする手段について説明したが、回路情報の代わりにイ
ンターフェイス仕様情報（そのボードが備えているイン
ターフェイスの名称及び信号の定義等）を記憶手段に格
納しておき、それを元に本体内の記憶装置から回路情報
を取り出し、ＰＬＤをプログラムすることも可能であ
る。
【００５４】
【発明の効果】本願の拡張入出力インターフェイスによ
れば、ＰＬＤでデコード回路を作成することができる。
それにより、拡張入出力ボード上のデコード回路を削減
することができる。また、アドレスの信号線の削減はも
ちろん、従来の汎用バスのインターフェイスの余分な信
号線の削減が可能となり、コネクタのピン数をさらに減
少することができ、装置のコストダウン、小型化が実現
できる。
れば、ＰＬＤでデコード回路を作成することができる。
それにより、拡張入出力ボード上のデコード回路を削減
することができる。また、アドレスの信号線の削減はも
ちろん、従来の汎用バスのインターフェイスの余分な信
号線の削減が可能となり、コネクタのピン数をさらに減
少することができ、装置のコストダウン、小型化が実現
できる。
【００５５】又、どの様な拡張入出力ボードであろう
と、そのインターフェイス回路情報は、その拡張入出力
ボードの記憶手段から供給されるので、接続が可能とな
る。
と、そのインターフェイス回路情報は、その拡張入出力
ボードの記憶手段から供給されるので、接続が可能とな
る。
【００５６】本願の他の拡張入出力インターフェイスに
よれば、コンピュータ内のＰＬＤでＳＣＳＩ等の周辺コ
ントローラ回路及びそのデコード回路を作成することが
できる。それにより、拡張入出力ボード上の周辺コント
ローラ及びそのデコード回路を削減でき、ボードの小型
化及びコストの低下を実現できる。
よれば、コンピュータ内のＰＬＤでＳＣＳＩ等の周辺コ
ントローラ回路及びそのデコード回路を作成することが
できる。それにより、拡張入出力ボード上の周辺コント
ローラ及びそのデコード回路を削減でき、ボードの小型
化及びコストの低下を実現できる。
【図１】本願の第１の発明の拡張入出力インターフェイ
スの実施の形態の構成を示すブロック図である。
スの実施の形態の構成を示すブロック図である。
【図２】データ転送のタイミングを示す図である。
【図３】データ転送に関する部分の回路図である。
【図４】回路情報入力手段の動作を示すフローチャート
である。
である。
【図５】ＲＯＭの動作を示すフローチャートである。
【図６】本願の第２の発明の拡張入出力インターフェイ
スの実施の形態の構成を示すブロック図である。
スの実施の形態の構成を示すブロック図である。
１、１０、１１１、１１４ 拡張入出力ボード
２、１０１ パーソナルコンピュータ
３、１０５ プログラマブルロジックデバイス
４、１１２、１１５ ＲＯＭ
５ 周辺コントローラ
１１、１０３ 回路情報入力手段
１２、１０２ ＣＰＵ
フロントページの続き
(56)参考文献 特開 平７−56852（ＪＰ，Ａ)
特開 平６−4191（ＪＰ，Ａ)
特開 平５−233844（ＪＰ，Ａ)
特開 平２−219160（ＪＰ，Ａ)
特開 平２−190955（ＪＰ，Ａ)
特開 平１−288923（ＪＰ，Ａ)
特開 昭62−11955（ＪＰ，Ａ)
特開 昭57−164335（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/10 - 13/14
G06F 13/38
Claims (5)
- 【請求項１】 コンピュータに対して拡張入出力ボード
による機能拡張を行う場合のインターフェイスに関する
拡張入出力インターフェイス回路であって、該拡張入出
力インターフェイス回路は、該拡張入出力ボードをコン
ピュータに接続するためのインターフェイス回路情報を
格納する記憶手段と、該拡張入出力ボードに接続される
周辺装置を制御する回路とを前記拡張入出力ボードに備
え、且つ、前記記憶手段に格納された情報を読み出して
送信する回路情報入力手段と、該回路情報入力手段から
送信された情報に応じて内部の論理回路を構成するプロ
グラマブルロジックデバイスとを前記コンピュータに備
え、 前記インターフェイス回路情報は、接続される拡張入出
力ボードのデータバス幅、アドレス空間容量、及びコン
トロール信号線の定義等のインターフェイス仕様情報で
あり、前記回路情報入力手段は前記インターフェイス仕
様情報をプログラマブルロジックデバイス内の物理的回
路情報に変換する手段を備え ることを特徴とする拡張入
出力インターフェイス回路。 - 【請求項２】 前記回路情報入力手段は、複数の拡張入
出力ボードが接続された際に、各拡張入出力ボードの記
憶手段に格納されたインターフェイス回路情報を単一の
前記プログラマブルロジックデバイスに所定の順序で送
信することを特徴とする請求項１に記載の拡張入出力イ
ンターフェイス回路。 - 【請求項３】 コンピュータに対して拡張入出力ボード
による機能拡張を行う場合のインターフェイスに関する
拡張入出力インターフェイス回路であって、該拡張入出
力インターフェイス回路は、該拡張入出力ボードに接続
される周辺装置とのインターフェイス回路と、前記周辺
装置を制御するための回路情報及び該拡張入出力ボード
をコンピュータに接続するためのインターフェイス回路
情報を格納する記憶手段とを前記拡張入出力ボードに備
え、且つ、前記記憶手段に格納された情報を読み出して
送信する回路情報入力手段と、該回路情報入力手段から
送信された情報に応じて内部の論理回路を構成するプロ
グラマブルロジックデバイスとを前記コンピュータに備
え、 前記記憶手段から読み出した、拡張入出力ボードをコン
ピュータに接続するためのインターフェイス回路情報
と、前記コンピュータに備えられた記憶装置に格 納され
ている、拡張入出力ボードをコンピュータに接続するた
めのインターフェイス回路情報とを比較して、新しい回
路情報を前記プログラマブルロジックデバイスに送信す
るよう構成されている ことを特徴とする拡張入出力イン
ターフェイス回路。 - 【請求項４】 複数の拡張入出力ボードが接続された際
に、各拡張入出力ボードの記憶手段に格納された情報を
単一の前記プログラマブルロジックデバイスに所定の順
序で送信するよう制御する制御手段を備えることを特徴
とする請求項３に記載の拡張入出力インターフェイス回
路。 - 【請求項５】 前記記憶手段に格納された、拡張入出力
ボードをコンピュータに接続するためのインターフェイ
ス回路情報は拡張入出力ボードのインターフェイス仕様
情報であり、該インターフェイス仕様情報に対応するプ
ログラマブルロジックデバイスの物理的回路情報を前記
コンピュータに備えられた記憶装置から読み出して前記
プログラマブルロジックデバイスに送信するよう構成さ
れていることを特徴とする請求項３または４に記載の拡
張入出力インターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06785396A JP3477306B2 (ja) | 1996-03-25 | 1996-03-25 | 拡張入出力インターフェイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06785396A JP3477306B2 (ja) | 1996-03-25 | 1996-03-25 | 拡張入出力インターフェイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09259068A JPH09259068A (ja) | 1997-10-03 |
| JP3477306B2 true JP3477306B2 (ja) | 2003-12-10 |
Family
ID=13356936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06785396A Expired - Fee Related JP3477306B2 (ja) | 1996-03-25 | 1996-03-25 | 拡張入出力インターフェイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3477306B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429265B1 (ko) * | 2001-11-14 | 2004-04-29 | 엘지전자 주식회사 | 프로그램 가능한 로직디바이스를 이용한 공통 송수신인터페이스 |
| JP2006107086A (ja) * | 2004-10-05 | 2006-04-20 | Hitachi High-Technologies Corp | フレキシブルコントロールシステム |
| JP4698238B2 (ja) * | 2005-01-31 | 2011-06-08 | Ｎｅｃエンジニアリング株式会社 | 制御システム |
| FR2895106A1 (fr) * | 2005-12-20 | 2007-06-22 | Thomson Licensing Sas | Procede de telechargement d'un fichier de configuration dans un circuit programmable, et appareil comportant ledit composant. |
| JP2014137614A (ja) | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 情報処理装置、デバイス装置及びプログラム |
| CN109933482A (zh) * | 2017-12-15 | 2019-06-25 | 艾讯股份有限公司 | 计算机系统及其主板 |
| JP7219238B2 (ja) * | 2020-02-10 | 2023-02-07 | 矢崎総業株式会社 | 通信システム及び代行入出力ユニット |
| JP7364622B2 (ja) | 2021-06-11 | 2023-10-18 | 矢崎総業株式会社 | 制御装置の製造方法 |
-
1996
- 1996-03-25 JP JP06785396A patent/JP3477306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09259068A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9857991B2 (en) | Memory card and host device thereof | |
| US5729683A (en) | Programming memory devices through the parallel port of a computer system | |
| CN111651384B (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| US6427198B1 (en) | Method, system, and program for determining system configuration | |
| US20140032805A1 (en) | Electronic device with card interface | |
| US6671748B1 (en) | Method and apparatus for passing device configuration information to a shared controller | |
| US7162554B1 (en) | Method and apparatus for configuring a peripheral bus | |
| JP2001142842A (ja) | Ｄｍａハンドシェークプロトコル | |
| US6081877A (en) | Method and apparatus for fast data transfer using internal clock of relatively low frequency | |
| CN110765058A (zh) | Gpio实现spi从机功能方法、系统、设备及介质 | |
| JP3477306B2 (ja) | 拡張入出力インターフェイス | |
| CN118035157A (zh) | 串行外设接口系统控制方法、芯片、介质以及装置 | |
| US5896549A (en) | System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register | |
| US5375218A (en) | DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots | |
| CN113961496A (zh) | 通信电路系统、方法、芯片以及存储介质 | |
| JPH1055331A (ja) | プログラム可能な読み出し／書き込みアクセス信号とその方法 | |
| JP3673015B2 (ja) | 半導体装置における周辺デバイス識別方法 | |
| EP0104545A2 (en) | Input and output port control unit | |
| JPH0773101A (ja) | 再帰的サイズ決定メモリバスのインターフェースと方法 | |
| US6665757B1 (en) | Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal | |
| US6230216B1 (en) | Method for eliminating dual address cycles in a peripheral component interconnect environment | |
| JPS63116258A (ja) | デ−タ処理システム | |
| CN117149690A (zh) | 电子设备和PCIE Switch芯片的端口配置方法 | |
| CN120216043A (zh) | 重定时器芯片固件加载系统、方法、装置及服务器 | |
| CN100375946C (zh) | 装置识别 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |