JP3479966B2 - Photocurrent monitor circuit and optical receiver - Google Patents
Photocurrent monitor circuit and optical receiverInfo
- Publication number
- JP3479966B2 JP3479966B2 JP02068499A JP2068499A JP3479966B2 JP 3479966 B2 JP3479966 B2 JP 3479966B2 JP 02068499 A JP02068499 A JP 02068499A JP 2068499 A JP2068499 A JP 2068499A JP 3479966 B2 JP3479966 B2 JP 3479966B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current mirror
- current
- temperature coefficient
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims description 32
- 238000005513 bias potential Methods 0.000 claims description 3
- 101150098161 APD1 gene Proteins 0.000 description 23
- 239000013307 optical fiber Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光信号を受信する
ためのフォトダイオードに流れる光電流を検出する光電
流モニタ回路、及びその光電流モニタ回路を備えた光受
信器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photocurrent monitor circuit for detecting a photocurrent flowing in a photodiode for receiving an optical signal, and an optical receiver including the photocurrent monitor circuit.
【0002】[0002]
【従来の技術】光受信器は光ファイバによる通信等に用
いられている。このような光受信器は光信号を受信する
ためのアバランシェフォトダイオード(APD)を備え
ている。APDには、通常80ボルト以上のバイアス電
圧が印加される。2. Description of the Related Art Optical receivers are used for optical fiber communications and the like. Such an optical receiver includes an avalanche photodiode (APD) for receiving an optical signal. A bias voltage of 80 V or more is usually applied to the APD.
【0003】[0003]
【発明が解決しようとする課題】検出用の回路はAPD
の光電流自体に影響を与えるので、光電流を正確に検出
することができない。本発明は、フォトダイオードに流
れる光電流を正確にモニタ可能な光電流モニタ回路及び
これを備えた光受信器を提供することを目的とする。The circuit for detection is an APD.
Since it affects the photocurrent itself, the photocurrent cannot be accurately detected. An object of the present invention is to provide a photocurrent monitor circuit capable of accurately monitoring a photocurrent flowing in a photodiode and an optical receiver including the photocurrent monitor circuit.
【0004】[0004]
【課題を解決するための手段】本発明の光電流モニタ回
路は、光信号を受光するフォトダイオードと、双方を流
れる電流が比例関係にある2つの並列ラインを有し一方
のこのラインにフォトダイオードの一端が接続された第
1カレントミラー回路と、第1カレントミラー回路の他
方のラインに、その並列ラインの一方が接続された第2
カレントミラー回路と、第2カレントミラーの並列ライ
ンの他方に接続された光電流モニタ用端子とを備えるこ
とを特徴とする。The photocurrent monitor circuit of the present invention has a photodiode for receiving an optical signal and two parallel lines in which the currents flowing through both are in a proportional relationship. A first current mirror circuit to which one end of is connected, and a second current mirror circuit to which the other line of the first current mirror circuit is connected to one of its parallel lines.
A current mirror circuit and a photocurrent monitor terminal connected to the other of the parallel lines of the second current mirror are provided.
【0005】この光電流モニタ回路によれば、第1及び
第2カレントミラー回路を介して、フォトダイオードに
流れる光電流に比例した電流を光電流モニタ用端子から
検出することができるため、検出用の回路がフォトダイ
オードの光電流自体に影響を与えることなく、正確な光
電流をモニタすることができる。According to this photocurrent monitor circuit, a current proportional to the photocurrent flowing in the photodiode can be detected from the photocurrent monitor terminal through the first and second current mirror circuits, and therefore, for detection. An accurate photocurrent can be monitored without affecting the photocurrent of the photodiode itself by the circuit of.
【0006】第1及び第2カレントミラー回路は、互い
に極性が反対のバイポーラトランジスタから構成されて
いることが好ましい。すなわち、この構成によれば、極
性が逆のバイポーラトランジスタを直列に接続した場
合、電流の流れる方向を一致させることができるため、
回路構成が簡単となる。The first and second current mirror circuits are preferably composed of bipolar transistors whose polarities are opposite to each other. That is, according to this configuration, when bipolar transistors having opposite polarities are connected in series, the directions of current flow can be matched,
The circuit configuration becomes simple.
【0007】前記フォトダイオードはアバランシェフォ
トダイオードであり、第1カレントミラー回路を構成す
る一方のバイポーラトランジスタのコレクタはフォトダ
イオードに、エミッタは正の温度係数のバイアス電位を
該エミッタに与える増倍率制御回路に接続されているこ
とが好ましい。The photodiode is an avalanche photodiode, and the collector of one of the bipolar transistors forming the first current mirror circuit is the photodiode, and the emitter is a multiplication factor control circuit for providing the emitter with a bias potential having a positive temperature coefficient. Is preferably connected to.
【0008】アバランシェフォトダイオードの増倍率
は、温度依存性及びバイアス電圧依存性を有する。ここ
で、アバランシェフォトダイオードにおいては、バイア
ス電圧に正の温度係数の電位を与えると、その増倍率の
温度依存性を補償することができる。第1カレントミラ
ー回路のトランジスタのコレクタ電位は、ベースとコレ
クタが短絡されているので、エミッタ電位から一意的に
決定される。したがって、エミッタに増倍率制御回路を
接続し、これに正の温度係数の電位を与えると、その増
倍率の温度依存性を補償することができる。The multiplication factor of the avalanche photodiode has temperature dependency and bias voltage dependency. Here, in the avalanche photodiode, when a potential having a positive temperature coefficient is applied to the bias voltage, the temperature dependence of the multiplication factor can be compensated. The collector potential of the transistor of the first current mirror circuit is uniquely determined from the emitter potential because the base and collector are short-circuited. Therefore, when a multiplication factor control circuit is connected to the emitter and a positive temperature coefficient potential is applied to the emitter, the temperature dependency of the multiplication factor can be compensated.
【0009】増倍率制御回路は、正の温度係数を有する
ツエナダイオードと、ベース−エミッタ間電圧が負の温
度係数を有するトランジスタとを並列接続した温度補償
回路を備えることが好ましい。The multiplication factor control circuit preferably includes a temperature compensation circuit in which a Zener diode having a positive temperature coefficient and a transistor having a negative temperature coefficient of the base-emitter voltage are connected in parallel.
【0010】すなわち、温度係数が互いに逆極性のツエ
ナダイオードとトランジスタとを並列に接続すると、そ
の出力電位の温度係数は各素子の寄与率に応じて調整す
ることができる。That is, when a Zener diode and a transistor whose temperature coefficients have opposite polarities are connected in parallel, the temperature coefficient of the output potential can be adjusted according to the contribution rate of each element.
【0011】また、本発明の光受信器は、フォトダイオ
ードの他端に接続されたトランスインピーダンスアンプ
を更に備える。フォトダイオードからの光電流は、一方
では上記の如く間接的にモニタされるが、直接の光電流
はトランスインピーダンスアンプを介して電圧変換され
る。The optical receiver of the present invention further comprises a transimpedance amplifier connected to the other end of the photodiode. The photocurrent from the photodiode, on the other hand, is indirectly monitored as described above, whereas the direct photocurrent is voltage converted via the transimpedance amplifier.
【0012】[0012]
【発明の実施の形態】以下、実施の形態に係る光電流モ
ニタ回路を備えた光受信器について、光モジュールを例
に説明する。なお、同一要素又は同一機能を有する要素
には同一符号を用いるものとし、重複する説明は省略す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS An optical receiver provided with a photocurrent monitor circuit according to the embodiments will be described below by taking an optical module as an example. Note that the same elements or elements having the same function will be denoted by the same reference symbols, without redundant description.
【0013】図1は、実施の形態に係る光モジュール1
0の縦断面図である。樹脂材料10a内には、スリーブ
SVが埋設されており、スリーブSV内にはフェルール
10dに包まれた光ファイバOFが配置されている。光
ファイバOFのスリーブSV内の端面は、アバランシェ
フォトダイオード(APD)1に対向している。APD
1は、スリーブSVの開口の一端を封止する蓋部材SM
の内側に固定され、スリーブSV内に固定された球レン
ズLSを介して光ファイバOFから入力される信号光を
受光する。FIG. 1 shows an optical module 1 according to an embodiment.
It is a longitudinal cross-sectional view of 0. A sleeve SV is embedded in the resin material 10a, and an optical fiber OF wrapped in a ferrule 10d is arranged in the sleeve SV. The end surface of the optical fiber OF inside the sleeve SV faces the avalanche photodiode (APD) 1. APD
1 is a lid member SM that seals one end of the opening of the sleeve SV.
The signal light input from the optical fiber OF is received via the spherical lens LS fixed inside the sleeve SV and fixed inside the sleeve SV.
【0014】本例においては、増倍率制御回路40、カ
レントミラー回路2、トランスインピーダンスアンプ
3、及びデータ識別・再生/クロック抽出回路4が、配
線基板5上に設けられており、樹脂材料10a内にモー
ルドされている。In the present example, the multiplication factor control circuit 40, the current mirror circuit 2, the transimpedance amplifier 3, and the data identification / reproduction / clock extraction circuit 4 are provided on the wiring board 5 and inside the resin material 10a. It is molded into.
【0015】詳説すれば、APD1の一端は増倍率制御
回路40に電気的に接続され、他端はトランスインピー
ダンスアンプ3に電気的に接続されている。APD1へ
のバイアス電圧は増倍率制御回路40によって調整され
た後、APD1に印加される。この状態でAPD1に光
ファイバOFからの光信号が入力されると、光信号の光
量に応じて流れる電流量が変化する。この電流はトラン
スインピーダンスアンプ3に入力されることによって、
電流/電圧変換され、光信号に応じた電圧信号として出
力される。More specifically, one end of the APD 1 is electrically connected to the multiplication factor control circuit 40, and the other end thereof is electrically connected to the transimpedance amplifier 3. The bias voltage to APD1 is adjusted by the multiplication factor control circuit 40 and then applied to APD1. When an optical signal from the optical fiber OF is input to the APD 1 in this state, the amount of current flowing changes according to the amount of light of the optical signal. By inputting this current into the transimpedance amplifier 3,
The current / voltage conversion is performed, and the voltage signal corresponding to the optical signal is output.
【0016】トランスインピーダンスアンプ3は、デー
タ識別・再生/クロック抽出回路4に接続されている。
データ識別・再生/クロック抽出回路4は、トランスイ
ンピーダンスアンプ3の出力電圧に含まれるデータを識
別し、これを再生し、また、そのクロックを抽出する回
路である。なお、データ識別・再生/クロック抽出回路
4 は、図示しないメインアンプ回路を含んでいるもの
とする。以下、上記光モジュールの回路構成について詳
説する。The transimpedance amplifier 3 is connected to the data identification / reproduction / clock extraction circuit 4.
The data identification / reproduction / clock extraction circuit 4 is a circuit for identifying the data included in the output voltage of the transimpedance amplifier 3, reproducing the data, and extracting the clock. The data identification / reproduction / clock extraction circuit 4 includes a main amplifier circuit (not shown). Hereinafter, the circuit configuration of the optical module will be described in detail.
【0017】図2は、上記光モジュールの回路図であ
る。カレントミラー回路2は、前段側カレントミラー回
路2Fと後段側カレントミラー回路2Rを縦続して構成
される。カレントミラー回路は、そのトランジスタをそ
れぞれ含む並列ラインの双方を流れる電流比が一定とな
るように動作する回路である。なお、電流比はオームの
法則に従い、それぞれのラインの抵抗値に反比例する。
詳説すれば、カレントミラー回路は、ベース−エミッタ
間の電圧が等しくなるように並列接続された回路であ
る。トランジスタを流れる電流はこの電圧に依存するた
め、双方のトランジスタを流れる電流は必然的に等しく
なる。また、それぞれのトランジスタは、動作環境が等
しくなるように近接して配置される。FIG. 2 is a circuit diagram of the optical module. The current mirror circuit 2 is configured by cascading a front stage side current mirror circuit 2F and a rear stage side current mirror circuit 2R. The current mirror circuit is a circuit that operates so that the ratio of currents flowing through both parallel lines including the transistors becomes constant. The current ratio follows Ohm's law and is inversely proportional to the resistance value of each line.
More specifically, the current mirror circuit is a circuit connected in parallel so that the voltage between the base and the emitter becomes equal. Since the current flowing through the transistor depends on this voltage, the current flowing through both transistors is necessarily equal. Further, the respective transistors are arranged close to each other so that the operating environments are the same.
【0018】なお、APD1は逆バイアスを印加して使
用するため、正電位の端子VAPDからのカレントミラー
回路による電圧降下は、APD1に十分に逆バイアスを
印加できる程度に小さい必要がある。カレントミラー回
路を構成する一方のトランジスタの電圧降下は、そのベ
ース−エミッタ間電圧で規定され、これはダイオードの
順方向クランプ電圧に等しく、トランジスタの通常の動
作条件下においては、約0.6〜0.7V程度に設定さ
れる。従って、APD1のカソード電位は、V APD−
(0.6〜0.7)Vとなり、APD1には十分な逆方
向バイアス電圧が印加されることになる。APD1 is used by applying a reverse bias.
To use the positive potential terminal VAPDCurrent mirror from
The voltage drop across the circuit should be sufficient to reverse bias APD1.
It must be small enough to be applied. Current mirror times
The voltage drop of one of the transistors in the path is
It is defined by the source-emitter voltage, which is
Equal to the forward clamp voltage,
Under operating conditions, set to about 0.6-0.7V
Be done. Therefore, the cathode potential of APD1 is V APD−
(0.6-0.7) V, which is a sufficient reverse direction for APD1
A forward bias voltage will be applied.
【0019】前段側カレントミラー回路2Fは、コレク
タ−ベース間を短絡したpnpトランジスタ2FQ1
と、これと実質的に特性の等しいpnpトランジスタ2
FQ2とから構成される。二つのトランジスタ2FQ
1,2FQ2の互いのベースは共通接続され、それぞれ
のトランジスタ2FQ1,2FQ2のエミッタは共に端
子VAPDに接続してある。なお、これらのエミッタと端
子VAPDとの間には抵抗2FR1,2FR2がそれぞれ
介在しており、双方のトランジスタ2FQ1,2FQ2
を流れる電流比を決定している。なお、抵抗2FR1,
2FR2の値が共に零又は等しい場合には、トランジス
タ2FQ1,2FQ2に流れる電流値は等しくなる。以
下では、簡単のため、抵抗2FR1,2FR2の抵抗値
が等しいものとする。The front stage side current mirror circuit 2F is a pnp transistor 2FQ1 having a collector-base short-circuited.
And a pnp transistor 2 having substantially the same characteristics as
It is composed of FQ2. Two transistors 2FQ
The bases of 1 and 2FQ2 are commonly connected, and the emitters of the respective transistors 2FQ1 and 2FQ2 are both connected to the terminal V APD . It should be noted that resistors 2FR1 and 2FR2 are respectively interposed between these emitters and the terminal V APD, and both transistors 2FQ1 and 2FQ2 are connected.
Determines the ratio of the current flowing through. The resistor 2FR1,
When the values of 2FR2 are both zero or equal, the current values flowing through the transistors 2FQ1 and 2FQ2 are equal. Below, for simplification, it is assumed that the resistance values of the resistors 2FR1 and 2FR2 are equal.
【0020】このように構成される前段側カレントミラ
ー回路2Fの並列ラインの一方はAPD1に接続され、
他方は端子MTを介して後段側カレントミラー回路2R
に接続されている。光信号がAPD1へ入力されると、
端子VAPDからトランジスタ2FQ1を介してAPD1
に電流が流れ込み、これと等しい電流が後段側カレント
ミラー回路2Rに流れ込む。One of the parallel lines of the pre-stage side current mirror circuit 2F configured in this way is connected to the APD1.
The other is the current mirror circuit 2R on the subsequent stage side via the terminal MT.
It is connected to the. When an optical signal is input to APD1,
APD1 from terminal V APD via transistor 2FQ1
To the latter-stage side current mirror circuit 2R.
【0021】後段側カレントミラー回路2Rは、コレク
タ−ベース間を短絡したnpnトランジスタ2RQ1
と、これと実質的に特性の等しいnpnトランジスタ2
RQ2とから構成される。二つのトランジスタ2RQ
1,2RQ2の互いのベースは共通接続されている。一
方のトランジスタ2RQ1のコレクタは端子MTに接続
してあり、他方のトランジスタ2RQ2のコレクタは電
流モニタ用端子IMTに接続されている。The rear stage side current mirror circuit 2R includes an npn transistor 2RQ1 having a collector-base short-circuited.
And an npn transistor 2 having substantially the same characteristics as
And RQ2. Two transistors 2RQ
The bases of 1 and 2 RQ2 are commonly connected. The collector of one transistor 2RQ1 is connected to the terminal MT, and the collector of the other transistor 2RQ2 is connected to the current monitoring terminal IMT.
【0022】なお、これらのエミッタとグランドとの間
には抵抗2RR1,2RR2がそれぞれ介在しており、
双方のトランジスタ2RQ1,2RQ2を流れる電流比
を決定している。抵抗2RR1,2RR2の値が共に零
又は等しい場合には、トランジスタ2RQ1,2RQ2
に流れる電流値は等しくなる。以下では、簡単のため、
抵抗2RR1,2RR2の抵抗値が等しいものとする。
また、トランジスタ2RQ2のエミッタは電圧モニタ用
端子VMTに接続されている。Resistors 2RR1 and 2RR2 are respectively interposed between these emitters and the ground,
The ratio of currents flowing through both transistors 2RQ1, RQ2 is determined. If the values of the resistors 2RR1 and 2RR2 are both zero or equal, the transistors 2RQ1 and RQ2
The current values flowing through the two are equal. Below, for simplicity,
It is assumed that the resistors 2RR1 and 2RR2 have the same resistance value.
The emitter of the transistor 2RQ2 is connected to the voltage monitor terminal VMT.
【0023】上述のように、APD1に流れ込む電流と
同一の電流が後段側カレントミラー回路2Rに流れ込ん
でいる。後段側カレントミラー回路2Rにおいても一方
のトランジスタ2RQ1に流れ込む電流と等しい電流が
他方のトランジスタ2RQ2、すなわち、電流及び電圧
モニタ端子IMT,VMTの接続されたトランジスタ2
RQ2に流れ込む。したがって、APD1に流れ込む電
流と同一の電流が、このモニタ端子付きのトランジスタ
2RQ2に流れ込むため、それぞれの端子IMT,VM
Tで電流及び電圧をモニタすれば、APD1に流れる電
流又はこれから換算される電圧をモニタすることができ
る。As described above, the same current as the current flowing into the APD 1 flows into the rear stage side current mirror circuit 2R. Also in the latter-stage side current mirror circuit 2R, a current equal to the current flowing into the one transistor 2RQ1 is the other transistor 2RQ2, that is, the transistor 2 to which the current and voltage monitor terminals IMT and VMT are connected.
It flows into RQ2. Therefore, the same current as the current flowing into the APD1 flows into the transistor 2RQ2 with the monitor terminal, so that the respective terminals IMT, VM.
If the current and voltage are monitored at T, the current flowing in the APD 1 or the voltage converted from it can be monitored.
【0024】一方、APD1から出力される光電流は、
トランスインピーダンスアンプ3によって、これに対応
する電圧信号に変換される。このトランスインピーダン
スアンプ3としては、GaAs製アンプ3Aとその入力
と出力との間に接続された帰還抵抗素子3Rとからなる
増幅回路が好適に用いられる。On the other hand, the photocurrent output from the APD1 is
The transimpedance amplifier 3 converts it into a corresponding voltage signal. As the transimpedance amplifier 3, an amplifier circuit including a GaAs amplifier 3A and a feedback resistance element 3R connected between its input and output is preferably used.
【0025】ここで、APD1に流れる電流IAPDと、
カレントミラー回路2の出力側に設けられた電流モニタ
端子IMTから出力される電流IMTRとの関係について
若干の説明をしておく。なお、前段側カレントミラー回
路2Fを構成するトランジスタ(電流増幅率β1)のベ
ース電流をIb1、コレクタ電流をIc1、後段側カレ
ントミラー回路2Rを構成するトランジスタ(電流増幅
率β2)のベース電流をIb2、コレクタ電流をIc2
とする。すなわち、Ic1及びIc2は以下の関係を満
たす。
(数1)
Ic1=β1・Ib1 ・・・(式1)
(数2)
Ic2=β2・Ib2 ・・・(式2)Here, the current I APD flowing through the APD 1
The relation with the current I MTR output from the current monitor terminal IMT provided on the output side of the current mirror circuit 2 will be briefly described. The base current of the transistor (current amplification factor β1) forming the front stage side current mirror circuit 2F is Ib1, the collector current is Ic1, and the base current of the transistor (current amplification factor β2) forming the rear stage side current mirror circuit 2R is Ib2. , Collector current Ic2
And That is, Ic1 and Ic2 satisfy the following relationship. (Equation 1) Ic1 = β1 · Ib1 (Equation 1) (Equation 2) Ic2 = β2 · Ib2 (Equation 2)
【0026】まず、前段側カレントミラー回路2Fに着
目すると、電流IAPDは以下の関係を満たす。
(数3)
First, paying attention to the front stage side current mirror circuit 2F, the current I APD satisfies the following relationship. (Equation 3)
【0027】(式3)及び(式1)の関係から、コレク
タ電流Ic1は以下の関係を満たす。
(数4)
Ic1=IAPD/(1+2/β1) ・・・(式4)From the relationships of (Expression 3) and (Expression 1), the collector current Ic1 satisfies the following relationship. (Equation 4) Ic1 = IAPD / (1 + 2 / β1) (Equation 4)
【0028】後段側カレントミラー回路2Rにおけるモ
ニタ電流IMTRは、前段側カレントミラー回路2Fと同
様に以下の関係を満たす。
(数5)
IMTR=Ic1/(1+2/β2) ・・・(式5)The monitor current I MTR in the rear-stage side current mirror circuit 2R satisfies the following relationship, as in the front-stage side current mirror circuit 2F. (Equation 5) I MTR = Ic1 / (1 + 2 / β2) (Equation 5)
【0029】(式4)及び(式5)の関係から、電流I
APDと電流IMTRとは以下の関係を満たす。
(数6)
IMTR=IAPD/(1+2/β1)/(1+2/β2) ・・・(式6)From the relationship of (Equation 4) and (Equation 5), the current I
The APD and the current I MTR satisfy the following relationship. (Equation 6) I MTR = I APD / (1 + 2 / β1) / (1 + 2 / β2) (Equation 6)
【0030】すなわち、モニタ電流IMTRは、APD1
の電流IAPDに比例することとなる。That is, the monitor current I MTR is APD1
Is proportional to the current I APD of.
【0031】なお、カレントミラー回路に含まれる抵抗
の抵抗値が等しくない場合には、それぞれの抵抗2FR
1、2FR2、2RR1、2RR2の抵抗値を、r1、
r2、r3、r4とすると、(式4)及び(式5)は、
それぞれ以下の(式7)及び(式8)となる。
(数7)
Ic1=r1/r2・IAPD/(1+(1+r1/r2)/β1) ・
・・(式7)
(数8)
IMTR=r3/r4・Ic1/(1+(1+r3/r4)/β2) ・
・・(式8)When the resistance values of the resistors included in the current mirror circuit are not equal, the respective resistors 2FR are used.
The resistance values of 1, 2FR2, 2RR1, 2RR2 are r1,
Assuming r2, r3, and r4, (Equation 4) and (Equation 5) are
The following (Equation 7) and (Equation 8) are obtained, respectively. (Equation 7) Ic1 = r1 / r2 · IAPD / (1+ (1 + r1 / r2) / β1) ··· (Equation 7) I MTR = r3 / r4 · Ic1 / (1+ (1 + r3 / r4) / Β2) ··· (Equation 8)
【0032】この場合においても、モニタ電流I
MTRは、APD1の電流IAPDに比例することとなる。Also in this case, the monitor current I
The MTR will be proportional to the current I APD of APD1.
【0033】このような回路を用いると、通常の5V動
作の光受信モジュールで用いられている光パワー(電
流)モニタ回路をそのまま利用できるという長所があ
る。すなわち、本例においては、APD1を用いた光受
信器の光入力パワーをモニタする際に、他の特別な回路
を用いる必要がなく、回路構成も間単となる。The use of such a circuit has the advantage that the optical power (current) monitor circuit used in the ordinary optical receiving module operating at 5 V can be used as it is. That is, in this example, it is not necessary to use another special circuit when monitoring the optical input power of the optical receiver using the APD 1, and the circuit configuration is simple.
【0034】ところで、APD1の増倍率は、温度依存
性とバイアス電圧依存性を有している。APD1の増倍
率が温度変化に対して略一定となるためには、バイアス
電圧がAPD1の増倍率の温度依存性を補償するように
変化しなければならない。APD1のアノード側の電位
はトランスインピーダンスアンプ3によって固定されて
いるため、カソード側の電位、すなわち、VAPDを温度
依存性が補償されるように調整すればよい。上記補償を
行うためには、APD1のバイアス電圧は正の温度係数
を有する必要がある。By the way, the multiplication factor of the APD 1 has temperature dependency and bias voltage dependency. In order for the multiplication factor of APD1 to be substantially constant with respect to temperature change, the bias voltage must be changed so as to compensate for the temperature dependence of the multiplication factor of APD1. Since the potential on the anode side of the APD 1 is fixed by the transimpedance amplifier 3, the potential on the cathode side, that is, V APD may be adjusted so that the temperature dependence is compensated. In order to perform the above compensation, the bias voltage of APD1 needs to have a positive temperature coefficient.
【0035】すなわち、APD1に正の温度係数のバイ
アス電圧を印加する理由は、このバイアス電圧VBと増
幅率Mとが以下の関係を満たすためである。なお、ΔT
は基準温度との温度差、γはAPD増倍率の温度係数
(≒0.6%/℃)、Voは基準温度の場合のブレーク
ダウン電圧、nはAPDの特性によって決まる値で経験
的に0.106を採用する。
(数9)
VB=Vo・(1+ΔT・γ)・101/n・log(1-1/M) ・・・(式9)That is, the reason why the bias voltage having a positive temperature coefficient is applied to the APD 1 is that the bias voltage V B and the amplification factor M satisfy the following relationship. Note that ΔT
Is the temperature difference from the reference temperature, γ is the temperature coefficient of the APD multiplication factor (≈0.6% / ° C.), Vo is the breakdown voltage at the reference temperature, and n is a value determined by the characteristics of the APD and is empirically 0. .106 is adopted. (Equation 9) V B = Vo · (1 + ΔT · γ) · 10 1 / n · log (1-1 / M) (Equation 9)
【0036】すなわち、増倍率Mが一定の場合、APD
1のバイアス電圧VBは温度に対して小さな正の傾きを
持って変化する(0.05〜0.2(V/℃))。した
がって、バイアス電圧VBの温度係数が小さな正の値で
あれば、増倍率Mは一定となる。バイアス電圧VBは端
子電位VAPDから、トランジスタ2FQ1或いはこれと
抵抗2FR1によるの電圧降下分だけ下がった値である
ため、この電圧降下の温度依存性を無視するとすると、
端子電圧VAPDが正の温度係数を有するように設定すれ
ば、バイアス電圧VBの温度係数を正の値に設定するこ
とができる。That is, when the multiplication factor M is constant, the APD
The bias voltage V B of 1 changes with a small positive slope with respect to temperature (0.05 to 0.2 (V / ° C.)). Therefore, if the temperature coefficient of the bias voltage V B is a small positive value, the multiplication factor M becomes constant. Since the bias voltage V B is a value lower than the terminal potential V APD by the voltage drop due to the transistor 2FQ1 or this and the resistor 2FR1, ignoring the temperature dependence of this voltage drop,
If the terminal voltage V APD is set to have a positive temperature coefficient, the temperature coefficient of the bias voltage V B can be set to a positive value.
【0037】端子電位VAPDは、増倍率制御回路40に
よって設定される。増倍率制御回路40は、その出力電
位に対応する電位VAPDの温度係数をAPD1の温度係
数に対して補償する温度係数補償回路(温度補償回路)
40Tと、電流バイパス回路(以下、クリップ回路とす
る)40Cとから構成されている。The terminal potential V APD is set by the multiplication factor control circuit 40. The multiplication factor control circuit 40 is a temperature coefficient compensating circuit (temperature compensating circuit) for compensating the temperature coefficient of the potential V APD corresponding to the output potential with respect to the temperature coefficient of APD1.
40T and a current bypass circuit (hereinafter, referred to as a clip circuit) 40C.
【0038】まず、温度係数補償回路40Tについて説
明する。電源VHには抵抗R’が接続されている。この
抵抗R’の下流側を以下の説明における温度係数補償回
路40Tの基準電位とする。First, the temperature coefficient compensation circuit 40T will be described. Resistor R 'is connected to the power source V H. The downstream side of the resistor R'is used as the reference potential of the temperature coefficient compensation circuit 40T in the following description.
【0039】基準電位とグランドとの間には、抵抗群4
0TR3、40TR4、40TR5とツエナダイオード
40TD1とが並列に接続されており、この並列回路の
下流側には抵抗40TR6が介在している。なお、抵抗
40TR4は分割式のものであって、その分割点はトラ
ンジスタ40TQ2のベースに接続されている。ツエナ
ダイオード40TD1の電圧降下を電圧Vzとすると、
これに並列に接続された抵抗群40TR3、40TR
4、40TR5の両端間電圧はVzに一致し、抵抗の分
割比をkとすると、分割点の電位差ΔVは基準電位から
みてk×Vzとなる。A resistor group 4 is provided between the reference potential and the ground.
The 0TR3, 40TR4, 40TR5 and the Zener diode 40TD1 are connected in parallel, and the resistor 40TR6 is interposed on the downstream side of the parallel circuit. The resistor 40TR4 is of a split type, and the split point is connected to the base of the transistor 40TQ2. If the voltage drop of the Zener diode 40TD1 is the voltage Vz,
Resistor groups 40TR3 and 40TR connected in parallel to this
The voltage between both ends of 4 and 40TR5 coincides with Vz, and if the division ratio of the resistor is k, the potential difference ΔV at the division point becomes k × Vz as viewed from the reference potential.
【0040】電源VHとグランドとの間には、抵抗
R’、可変抵抗40TR1、ベース−コレクタ間が短絡
されたpnpトランジスタ40TQ1、pnpトランジ
スタ40TQ2、抵抗40TR2が順次接続されてい
る。ここで、トランジスタ40TQ2がオンすると、電
源VHからグランドに電流I1が流れる。A resistor R ', a variable resistor 40TR1, a pnp transistor 40TQ1 whose base and collector are short-circuited, a pnp transistor 40TQ2, and a resistor 40TR2 are sequentially connected between the power source VH and the ground. Here, when the transistor 40TQ2 is turned on, the current I1 flows from the power supply VH to the ground.
【0041】バイポーラトランジスタ40TQ1,40
TQ2のベース−エミッタ間電圧は、pn接合ダイオー
ドの順方向電圧に固定されており0.6V〜0.7Vで
ある。トランジスタのベース−エミッタ間電圧をVBEと
する。直列接続された2つのトランジスタの電圧降下は
略VBEの2倍である。したがって、可変抵抗40TR1
両端間の電位差Φは、以下の式で与えられる。
(数10)
Φ=ΔV−2VBE ・・・(式10)Bipolar transistors 40TQ1, 40
The base-emitter voltage of TQ2 is fixed to the forward voltage of the pn junction diode and is 0.6V to 0.7V. The base-emitter voltage of the transistor is V BE . The voltage drop across two transistors connected in series is approximately twice V BE . Therefore, the variable resistor 40TR1
The potential difference Φ between both ends is given by the following formula. (Equation 10) Φ = ΔV−2V BE (Equation 10)
【0042】可変抵抗40TR1を流れる電流I1は、
抵抗40TR1の抵抗値をR1とすると、以下の式で与
えられる。
(数11)
I1=(ΔV−2VBE)/R1・・・(式11)The current I1 flowing through the variable resistor 40TR1 is
When the resistance value of the resistor 40TR1 is R1, it is given by the following equation. (Equation 11) I1 = (ΔV−2V BE ) / R1 (Equation 11)
【0043】電流値が一度決定されると、電位V2は以
下の式で与えられる。なお、抵抗40RT2の抵抗値を
R2とする。
(数12)
V2=I1×R2・・・(式12)Once the current value is determined, the potential V2 is given by the following equation. The resistance value of the resistor 40RT2 is R2. (Equation 12) V2 = I1 × R2 (Equation 12)
【0044】なお、可変抵抗40TR1はnpnトラン
ジスタ40TQ3のコレクタに接続されている。温度係
数補償回路40Tの出力電位VR、すなわち、抵抗R”
の上端側の電位VRは、電位V2よりもトランジスタ4
0TQ3のVBE分だけ低いので、出力電位VRは以下の
式で与えられる。
(数13)
VR=V2−VBE
=(I1×R2)−VBE
=((ΔV−2VBE)/R1)×R2−VBE
=((kVz−2VBE)/R1)×R2−VBE・・・(式13)The variable resistor 40TR1 is connected to the collector of the npn transistor 40TQ3. The output potential V R of the temperature coefficient compensation circuit 40T, that is, the resistor R ″
The potential V R of the upper side, the transistor 4 than the potential V2
Since it is lower by V BE of 0TQ3, the output potential V R is given by the following equation. (Number 13) V R = V2-V BE = (I1 × R2) -V BE = ((ΔV-2V BE) / R1) × R2-V BE = ((kVz-2V BE) / R1) × R2- V BE ... (Formula 13)
【0045】なお、温度係数補償回路40Tにおいて
は、高周波成分やノイズを除去できるように、適宜コン
デンサC’,40TC1が図示の如く介在している。In the temperature coefficient compensating circuit 40T, capacitors C'and 40TC1 are appropriately interposed as shown so that high frequency components and noise can be removed.
【0046】ここで、温度係数δVRは、以下の式で与
えられる。なお、δXはXの温度係数を示すこととす
る。
(数14)
δVR=(kδVz−2δVBE)/R1・R2
−(kVz−2VBE)/R1・R2(δR1/R1−δR2/R2)
−δVBE ・・・(式14)Here, the temperature coefficient δV R is given by the following equation. Note that δX represents the temperature coefficient of X. (Number 14) δV R = (kδVz- 2δV BE) / R1 · R2 - (kVz-2V BE) / R1 · R2 (δR1 / R1-δR2 / R2) -δV BE ··· ( Formula 14)
【0047】ここで、δR1/R1−δR2/R2の項
は他の項に比較して小さいため、零とみなすことがで
き、温度係数δVRは近似的に以下の式で与えられる。
(数15)
δVR=(kδVz−2δVBE)/R1・R2−δVBE・・・(式15)[0047] Here, the term δR1 / R1-δR2 / R2 is smaller compared to the other terms, zero and it can be considered, the temperature coefficient .DELTA.V R is given by the following equation in approximately. (Number 15) δV R = (kδVz- 2δV BE) / R1 · R2-δV BE ··· ( Equation 15)
【0048】例えば、δVBE=−2mV/℃、δVz=
+1.2mV/℃、k=0.8、R1=8.7kΩ、R
2=200kΩとすると、δVRは0.116V/℃と
いう小さな正の値となる。これは温度係数(V/℃)が
正であるツエナダイオードと負であるトランジスタとを
並列接続して組み合せたためである。これらの寄与の割
合は抵抗分割比k及びR1の値によって決定されるた
め、本回路においては分割比k及びR1の値を調整する
ことによって温度係数を自在に調整することができる。
すなわち、その出力電位VRの温度依存性は、温度係数
補償回路40Tによって調整することが可能である。な
お、ツエナダイオードはツエナ電圧によって、その温度
係数が変化する。本例では、ツエナダイオードは約5V
で使用し、このようなダイオードは正の温度係数を有す
る。For example, δV BE = -2 mV / ° C, δVz =
+1.2 mV / ° C, k = 0.8, R1 = 8.7 kΩ, R
When 2 = 200kΩ, δV R is a small positive value of 0.116V / ℃. This is because a Zener diode having a positive temperature coefficient (V / ° C.) and a transistor having a negative temperature coefficient are connected in parallel and combined. Since the ratio of these contributions is determined by the values of the resistance division ratios k and R1, in this circuit, the temperature coefficient can be freely adjusted by adjusting the values of the division ratios k and R1.
That is, the temperature dependence of the output potential V R can be adjusted by the temperature coefficient compensation circuit 40T. The temperature coefficient of the Zener diode changes depending on the Zener voltage. In this example, the Zener diode is about 5V
, And such a diode has a positive temperature coefficient.
【0049】APD1の増倍率Mは、温度依存性とバイ
アス電圧依存性を有している。上述のように、温度係数
補償回路40Tの出力電位VRの温度依存性は、自在に
調整することができたが、APD1のバイアス電圧VB
は、クリップ回路40C及び前段側カレントミラー回路
2Fを通過することによって、出力電位VRよりも約2
VBE或いはこれと抵抗2FR1の抵抗値和だけ低下した
ものである。The multiplication factor M of the APD 1 has temperature dependency and bias voltage dependency. As described above, the temperature dependence of the output potential V R of the temperature coefficient compensating circuit 40T could be adjusted freely, but the bias voltage V B of the APD1 was adjusted.
Passes through the clip circuit 40C and the front-stage side current mirror circuit 2F, so that the output potential V R is about 2
It is V BE or a value obtained by lowering it by the sum of the resistance values of the resistor 2FR1 and V BE .
【0050】したがって、APD1には、VRよりも低
い電位VBが与えられる。この電位の低下時の温度特性
はあまり変化しないので、APD1には正の温度係数を
有する電圧が印加されることとなる。Therefore, the potential V B lower than V R is applied to APD1. Since the temperature characteristic when the potential is lowered does not change much, a voltage having a positive temperature coefficient is applied to the APD1.
【0051】次に、クリップ回路40Cについて若干の
説明をしておく。クリップ回路40Cは、温度係数補償
回路40Tと前段側カレントミラー回路2Fとの間に介
在しており、直列抵抗群40CR1、40CR2と、こ
れに並列に接続されたnpnトランジスタ40CQ1と
から構成されている。直列抵抗群40CR1、40CR
2に非常に微弱な電流が流れている場合には、これによ
る電圧降下は小さく、npnトランジスタ40CQ1の
ベース−エミッタ間電圧がpn接合の順方向バイアス電
位(0.6〜0.7V)を越えることはないため、トラ
ンジスタ40CQ1はオフ状態であり、殆どの電流は直
列抵抗群40CR1、40CR2を介して前段側カレン
トミラー回路2Fへ流れ込む。Next, the clip circuit 40C will be briefly described. The clip circuit 40C is interposed between the temperature coefficient compensation circuit 40T and the previous stage side current mirror circuit 2F, and is composed of series resistance groups 40CR1 and 40CR2 and an npn transistor 40CQ1 connected in parallel to the series resistance groups 40CR1 and 40CR2. . Series resistance group 40CR1, 40CR
When a very weak current flows through 2, the voltage drop due to this is small, and the base-emitter voltage of the npn transistor 40CQ1 exceeds the forward bias potential (0.6 to 0.7 V) of the pn junction. Therefore, the transistor 40CQ1 is in the off state, and most of the current flows into the front stage side current mirror circuit 2F via the series resistance groups 40CR1 and 40CR2.
【0052】一方、直列抵抗群40CR1、40CR2
を流れる電流量が増加すると、抵抗40CR2両端間の
電圧降下は増加する。すなわち、npnトランジスタ4
0CQ1のベース−エミッタ間電圧が、その閾値を越え
ることとなり、トランジスタ40CQ1はオンして、ク
リップ回路40Cの入出力間に低抵抗のバイパス経路を
形成する。このように、クリップ回路40Cは動作時に
は低抵抗であるため、APD1に大きなバイアス電圧を
印加することができる。On the other hand, series resistance groups 40CR1 and 40CR2
As the amount of current flowing through the resistor increases, the voltage drop across the resistor 40CR2 increases. That is, the npn transistor 4
The base-emitter voltage of 0CQ1 exceeds the threshold value, and the transistor 40CQ1 is turned on to form a low resistance bypass path between the input and output of the clip circuit 40C. As described above, since the clip circuit 40C has a low resistance during operation, it is possible to apply a large bias voltage to the APD1.
【0053】なお、このバイパス経路を流れる電流量が
更に増加すると、直列抵抗群40CR1、40CR2を
流れる電流量は相対的に減少する。When the amount of current flowing through this bypass path further increases, the amount of current flowing through the series resistance groups 40CR1 and 40CR2 relatively decreases.
【0054】上記光モジュールを試作し、その特性を評
価した。上記pnpトランジスタ及びnpnトランジス
タには、VCE(コレクタ−エミッタ間電圧)の耐圧15
0ボルト、βが80程度の素子を用い、抵抗r1及び抵
抗r2には10kΩ、抵抗r3及びr4には2.4kΩ
を用い、APD電流モニタ用端子IMTには+5Vを印
加した。APD電流IAPD が10〜1000μAの範囲
では、図3のグラフに示すような比例関係が得られた。The above optical module was prototyped and its characteristics were evaluated. The pnp transistor and the npn transistor have a withstand voltage of V CE (collector-emitter voltage) of 15 V
An element with 0 volt and β of about 80 is used, 10 kΩ for the resistors r1 and r2, and 2.4 kΩ for the resistors r3 and r4.
And + 5V was applied to the APD current monitor terminal IMT. When the APD current I APD was in the range of 10 to 1000 μA, the proportional relationship shown in the graph of FIG. 3 was obtained.
【0055】なお、図3はAPD1を流れる電流IAPD
とモニタ電流IMTRとの関係を示すグラフである。この
グラフから求められるモニタ電流IMTRとAPD1の電
流IAPDの関係は以下の通りである。
(数16)
IMTR=0.948×IAPD・・・(式16)Incidentally, FIG. 3 shows the current I APD flowing through the APD 1.
6 is a graph showing the relationship between the monitor current I MTR and The relationship between the monitor current I MTR obtained from this graph and the current I APD of the APD 1 is as follows. (Equation 16) I MTR = 0.948 × I APD (Equation 16)
【0056】なお、トランジスタ2RQ2のエミッタか
ら、光電流に比例した電圧出力を取り出すことも可能で
ある。It is also possible to take out a voltage output proportional to the photocurrent from the emitter of the transistor 2RQ2.
【0057】なお、上述した回路は、光モジュールに内
に実装したが、一部の回路はこれの外に配置してもよ
い。また、上記回路は同一半導体チップ或いは同一配線
基板上に集積化してもよい。また、回路条件を調整すれ
ば、APD1の代わりにPINフォトダイオードなどを
用いることもできる。例えば半導体受光素子として、径
50μmのInGaAsからなるPINフォトダイオー
ドが好適に用いられる。また、パッケージとしては、樹
脂モールドタイプのものに限らず、メタルパッケージ、
プラスチックパッケージ等、種々のものを利用すること
が可能であることは言うまでもない。Although the circuit described above is mounted inside the optical module, some circuits may be arranged outside this. Further, the circuits may be integrated on the same semiconductor chip or the same wiring board. Further, if the circuit conditions are adjusted, a PIN photodiode or the like can be used instead of the APD1. For example, as a semiconductor light receiving element, a PIN photodiode made of InGaAs having a diameter of 50 μm is preferably used. Also, the package is not limited to the resin mold type, but a metal package,
It goes without saying that it is possible to use various things such as plastic packages.
【0058】さらに、上記バイアス回路は、APD1の
カソード側に接続したが、これは簡単な設計変更によっ
てアノード側にも接続可能であることは言うまでもな
い。Further, the bias circuit is connected to the cathode side of the APD 1, but it goes without saying that this can also be connected to the anode side by a simple design change.
【0059】また、カレントミラー回路には多くの形態
があり、上記と同様の作用を有する他の回路構成を採用
することも可能である。例えば、バイポーラトランジス
タに代えて電界効果トランジスタ(FET)を用い得る
こともできる。There are many forms of the current mirror circuit, and it is also possible to adopt another circuit configuration having the same operation as described above. For example, a field effect transistor (FET) can be used instead of the bipolar transistor.
【0060】以上、説明したように、上記光電流モニタ
回路は、光信号を受光するフォトダイオード1と、双方
を流れる電流が比例関係にある2つの並列ラインを有し
一方のこのラインにフォトダイオード1の一端が接続さ
れた第1カレントミラー回路2Fと、第1カレントミラ
ー回路2Fの他方のラインに、その並列ラインの一方が
接続された第2カレントミラー回路2Rと、第2カレン
トミラー2Rの並列ラインの他方に接続された光電流モ
ニタ用端子IMTとを備える。As described above, the photocurrent monitor circuit has the photodiode 1 for receiving an optical signal and two parallel lines in which the currents flowing through the two are in a proportional relationship, and the photodiode is provided in one of these lines. Of the first current mirror circuit 2F to which one end of 1 is connected, and the second current mirror circuit 2R in which one of the parallel lines is connected to the other line of the first current mirror circuit 2F and the second current mirror 2R. And a photocurrent monitoring terminal IMT connected to the other of the parallel lines.
【0061】この光電流モニタ回路によれば、第1及び
第2カレントミラー回路2F,2Rを介して、フォトダ
イオード1に流れる光電流に比例した電流を光電流モニ
タ用端子IMTから検出することができるため、検出用
の回路がフォトダイオードの光電流自体に影響を与える
ことなく、正確な光電流をモニタすることができる。According to this photocurrent monitor circuit, a current proportional to the photocurrent flowing in the photodiode 1 can be detected from the photocurrent monitor terminal IMT via the first and second current mirror circuits 2F and 2R. Therefore, the photocurrent can be accurately monitored without the detection circuit affecting the photocurrent of the photodiode itself.
【0062】第1及び第2カレントミラー回路2F,2
Rは、互いに極性が反対のバイポーラトランジスタから
構成されおり、これらは直列に接続されているため、電
流の流れる方向を一致させることができ、回路構成が簡
単となる。First and second current mirror circuits 2F, 2
R is composed of bipolar transistors whose polarities are opposite to each other, and these are connected in series, so that the directions of current flow can be made coincident, and the circuit configuration becomes simple.
【0063】また、フォトダイオード1はアバランシェ
フォトダイオードであり、第1カレントミラー回路2F
を構成する一方のバイポーラトランジスタ2FQ1のコ
レクタはフォトダイオード1に、エミッタは正の温度係
数(V/℃)の電位を該エミッタに与える増倍率制御回
路40に接続されている。The photodiode 1 is an avalanche photodiode, and the first current mirror circuit 2F
Of one of the bipolar transistors 2FQ1 is connected to the photodiode 1, and the emitter of the bipolar transistor 2FQ1 is connected to the multiplication factor control circuit 40 which gives the potential of the positive temperature coefficient (V / ° C.) to the emitter.
【0064】アバランシェフォトダイオード1の増倍率
は、温度依存性及びバイアス電圧依存性を有する。ここ
で、アバランシェフォトダイオード1においては、バイ
アス電圧に正の温度係数の電位を与えると、その増倍率
の温度依存性を補償することができる。アバランシェフ
ォトダイオード1のバイアス電圧を与える第1カレント
ミラー回路2Fのトランジスタ2FQ1のコレクタ電位
は、エミッタ電位から一意的に決定される。したがっ
て、このエミッタに増倍率制御回路40を接続し、これ
に正の温度係数の電位を与えると、その増倍率の温度依
存性を補償することができる。The multiplication factor of the avalanche photodiode 1 has temperature dependency and bias voltage dependency. Here, in the avalanche photodiode 1, when a potential having a positive temperature coefficient is applied to the bias voltage, the temperature dependence of the multiplication factor can be compensated. The collector potential of the transistor 2FQ1 of the first current mirror circuit 2F that provides the bias voltage of the avalanche photodiode 1 is uniquely determined from the emitter potential. Therefore, when the multiplication factor control circuit 40 is connected to this emitter and a positive temperature coefficient potential is applied to this emitter, the temperature dependency of the multiplication factor can be compensated.
【0065】増倍率制御回路40は、正の温度係数(V
/℃)を有するツエナダイオード40TD1と、ベース
−エミッタ間電圧が負の温度係数(V/℃)を有するト
ランジスタ40TQ1(40TQ2)とを、出力側の温
度係数(V/℃)が正となるように並列接続した温度補
償回路40Tを備え、この温度補償回路40Tの出力は
前記エミッタに接続されている。The multiplication factor control circuit 40 has a positive temperature coefficient (V
The temperature coefficient (V / ° C) on the output side of the zener diode 40TD1 having a temperature coefficient (V / ° C.) And the transistor 40TQ1 (40TQ2) having a negative temperature coefficient (V / ° C) between the base and the emitter are positive. And a temperature compensation circuit 40T connected in parallel with the temperature compensation circuit 40T. The output of the temperature compensation circuit 40T is connected to the emitter.
【0066】すなわち、温度係数が互いに逆極性のツエ
ナダイオード40TD1とトランジスタ40TQ1(4
0TQ2)とを並列に接続すると、その出力電位VRの
温度係数は各素子の寄与率に応じて調整することがで
き、アバランシェフォトダイオード1の好適な増倍率設
定を行うことができる。That is, the zener diode 40TD1 and the transistor 40TQ1 (4
0TQ2) is connected in parallel, the temperature coefficient of the output potential V R can be adjusted according to the contribution rate of each element, and a suitable multiplication factor setting of the avalanche photodiode 1 can be performed.
【0067】また、上記光受信器は、フォトダイオード
1の他端に接続されたトランスインピーダンスアンプ3
を更に備え、トランスインピーダンスアンプ3から光信
号の情報が出力される。フォトダイオード1からの光電
流は、一方では上記の如く間接的にモニタされるが、直
接の光電流はトランスインピーダンスアンプ3を介して
電圧変換されることにより、光信号の情報として出力す
ることができる。Further, the optical receiver has a transimpedance amplifier 3 connected to the other end of the photodiode 1.
Further, the transimpedance amplifier 3 outputs optical signal information. On the other hand, the photocurrent from the photodiode 1 is indirectly monitored as described above, but the direct photocurrent can be output as the information of the optical signal by being voltage-converted via the transimpedance amplifier 3. it can.
【0068】[0068]
【発明の効果】本発明によれば、検出用の回路がフォト
ダイオードの光電流自体に影響を与えることなく、正確
な光電流をモニタすることができる。According to the present invention, the photocurrent can be accurately monitored without the detection circuit affecting the photocurrent of the photodiode itself.
【図1】実施の形態に係る光モジュール10の縦断面
図。FIG. 1 is a vertical cross-sectional view of an optical module 10 according to an embodiment.
【図2】光モジュールの回路図。FIG. 2 is a circuit diagram of an optical module.
【図3】APD1を流れる電流IAPDとモニタ電流IMTR
との関係を示すグラフ。[FIG. 3] Current I APD flowing through APD1 and monitor current I MTR
A graph showing the relationship with.
1…フォトダイオード、2F…第1カレントミラー回
路、2R…第2カレントミラー回路、IMT…光電流モ
ニタ用端子。1 ... Photodiode, 2F ... 1st current mirror circuit, 2R ... 2nd current mirror circuit, IMT ... Photocurrent monitor terminal.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−13164(JP,A) 特開 平9−130158(JP,A) 特開 平6−350351(JP,A) 特開 平2−165709(JP,A) 特開 平2−151089(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03F 3/08 H03F 1/30 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-10-13164 (JP, A) JP-A-9-130158 (JP, A) JP-A-6-350351 (JP, A) JP-A-2- 165709 (JP, A) JP-A-2-151089 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H03F 3/08 H03F 1/30
Claims (3)
イオードと、双方を流れる電流が比例関係にある2つの
並列ラインを有し一方の前記ラインに前記アバランシェ
フォトダイオードの一端が接続された第1カレントミラ
ー回路と、前記第1カレントミラー回路の他方の前記ラ
インに、その並列ラインの一方が接続された第2カレン
トミラー回路と、前記第2カレントミラーの前記並列ラ
インの他方に接続された光電流モニタ用端子とを備え、前記第1及び第2カレントミラー回路は、互いに極性が
反対のバイポーラトランジスタから構成され、前記第1
カレントミラー回路を構成する一方のバイポーラトラン
ジスタのコレクタは前記アバランシェフォトダイオード
に、エミッタは正の温度係数のバイアス電位を該エミッ
タに与える増倍率制御回路に接続されている ことを特徴
とする光電流モニタ回路。1. An avalanche photodiode for receiving an optical signal
The avalanche has two parallel lines in which an ion and a current flowing through the two are in a proportional relationship.
A first current mirror circuit to which one end of the photodiode is connected; a second current mirror circuit to which one of parallel lines of the first current mirror circuit is connected to the other line of the first current mirror circuit; And a photocurrent monitor terminal connected to the other of the parallel lines, wherein the first and second current mirror circuits have polarities with respect to each other.
Comprising opposite bipolar transistors, the first
One of the bipolar transistors forming the current mirror circuit
The collector of the transistor is the avalanche photodiode.
In addition, the emitter applies a positive temperature coefficient bias potential to the emitter.
A photocurrent monitor circuit, which is connected to a multiplication factor control circuit that supplies the data to the computer.
有するツエナダイオードと、ベース−エミッタ間電圧が
負の温度係数を有するトランジスタとを並列接続した温
度補償回路を備えることを特徴とする請求項1に記載の
光電流モニタ回路。2. The multiplication factor control circuit includes a temperature compensation circuit in which a Zener diode having a positive temperature coefficient and a transistor having a negative temperature coefficient of the base-emitter voltage are connected in parallel. The photocurrent monitor circuit according to claim 1 .
の他端に接続されたトランスインピーダンスアンプを更
に備えることを特徴とする光受信器。3. An optical receiver, further comprising a transimpedance amplifier connected to the other end of the photodiode according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02068499A JP3479966B2 (en) | 1998-01-30 | 1999-01-28 | Photocurrent monitor circuit and optical receiver |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1907398 | 1998-01-30 | ||
| JP10-19073 | 1998-01-30 | ||
| JP02068499A JP3479966B2 (en) | 1998-01-30 | 1999-01-28 | Photocurrent monitor circuit and optical receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284445A JPH11284445A (en) | 1999-10-15 |
| JP3479966B2 true JP3479966B2 (en) | 2003-12-15 |
Family
ID=26355879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02068499A Expired - Lifetime JP3479966B2 (en) | 1998-01-30 | 1999-01-28 | Photocurrent monitor circuit and optical receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3479966B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332702B2 (en) | 2002-08-05 | 2008-02-19 | Sumitomo Electric Industries, Ltd. | Optical receiver and a method for manufacturing the same |
| JP4590974B2 (en) * | 2004-08-09 | 2010-12-01 | 住友電気工業株式会社 | Optical receiver circuit |
| JP4501612B2 (en) | 2004-09-15 | 2010-07-14 | 住友電気工業株式会社 | Bias control circuit |
| JP4670496B2 (en) * | 2005-06-14 | 2011-04-13 | 住友電気工業株式会社 | Optical receiver |
| CN101779347A (en) | 2007-08-21 | 2010-07-14 | 日本电信电话株式会社 | Optical current monitor circuit |
| JP5218210B2 (en) * | 2009-03-30 | 2013-06-26 | 三菱電機株式会社 | Monitor circuit and optical receiver using the same |
| CN108957102B (en) * | 2018-08-28 | 2024-03-08 | 长沙理工大学 | Current detection circuit without operational amplifier |
| JPWO2020121857A1 (en) | 2018-12-12 | 2021-11-04 | 浜松ホトニクス株式会社 | Photodetector and manufacturing method of photodetector |
| US12080822B2 (en) | 2018-12-12 | 2024-09-03 | Hamamatsu Photonics K.K. | Photodetector and method for manufacturing photodetector |
| US12113088B2 (en) | 2018-12-12 | 2024-10-08 | Hamamatsu Photonics K.K. | Light detection device |
| JP7454917B2 (en) * | 2018-12-12 | 2024-03-25 | 浜松ホトニクス株式会社 | light detection device |
| JP2021129259A (en) | 2020-02-17 | 2021-09-02 | 株式会社東芝 | Optical receiver circuit |
-
1999
- 1999-01-28 JP JP02068499A patent/JP3479966B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284445A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188059B1 (en) | Photocurrent monitor circuit and optical receiver | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| US6307196B1 (en) | Detection circuit having a variable impedance circuit | |
| JP3479966B2 (en) | Photocurrent monitor circuit and optical receiver | |
| KR100456184B1 (en) | Compact detector circuit of transmitter with broad dynamic range | |
| US5952887A (en) | Feedback amplifier and optical receiver using the same | |
| KR830001456B1 (en) | Overcurrent Protection Circuit for Power Transistor | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| US6801084B2 (en) | Transimpedance amplifier and circuit including the same | |
| US6566955B1 (en) | High bandwidth transresistance amplifier | |
| US7071455B2 (en) | Optical receiver | |
| US4546307A (en) | NPN Transistor current mirror circuit | |
| EP0525807B1 (en) | Opto-electronic integrated circuit | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| US4112387A (en) | Bias circuit | |
| JP3500960B2 (en) | Optical receiver | |
| US6396319B2 (en) | Semiconductor integrated circuit with quick charging/discharging circuit | |
| JP3537560B2 (en) | Current-voltage converter and optical receiver | |
| JPH0315859B2 (en) | ||
| JP3410888B2 (en) | Optical receiver | |
| US6885247B2 (en) | Current amplifier | |
| JP3105716B2 (en) | Current mirror circuit | |
| JP2818205B2 (en) | Wide dynamic optical receiver circuit | |
| JP3058998B2 (en) | Semiconductor integrated circuit device | |
| KR930004652Y1 (en) | Stabilization bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |