Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3480285B2 - Semiconductor device and method of manufacturing the same - Google Patents
[go: Go Back, main page]

JP3480285B2 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP3480285B2
JP3480285B2 JP33538097A JP33538097A JP3480285B2 JP 3480285 B2 JP3480285 B2 JP 3480285B2 JP 33538097 A JP33538097 A JP 33538097A JP 33538097 A JP33538097 A JP 33538097A JP 3480285 B2 JP3480285 B2 JP 3480285B2
Authority
JP
Japan
Prior art keywords
die pad
tie bar
semiconductor device
bonding
held
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33538097A
Other languages
Japanese (ja)
Other versions
JPH10303350A (en
Inventor
豊彦 上條
充明 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP33538097A priority Critical patent/JP3480285B2/en
Publication of JPH10303350A publication Critical patent/JPH10303350A/en
Application granted granted Critical
Publication of JP3480285B2 publication Critical patent/JP3480285B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5475Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/926Multiple bond pads having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置および
の製造方法に関し、特に所定の位置に搭載された半導体
チップのボンディングパッドとリードフレームボンディ
ング部との間を超音波ボンディング法にて接合する形式
の半導体装置およびその製造方法に関する。
Ultrasonic bonding method between the present invention is a semi-conductor device and to a manufacturing method of that <br/>, semiconductor chip bonding pad and the lead frame bonding portion of which is especially mounted in position BACKGROUND OF THE INVENTION Form to join with
Regarding semiconductors device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】半導体チップはパッケージ内に組み込ま
れて製品化される。このときの組み立て工程としては、
まず、半導体チップが搭載されるダイパッド部および外
部リードとなるべき部分を切断と折り曲げによって形成
したリードフレームが用意され、次に、そのリードフレ
ームのダイパッド部に半導体チップを搭載し、その半導
体チップとリードフレームとの間をワイヤボンディング
等により電気的接合を行い、半導体チップを樹脂で封止
し、リードフレームの半田めっきを行い、リードフレー
ムのリードとなるべき部分を残して他の部分を切断して
リードを指定の形状に曲げ、捺印し、動作試験を行い、
最後にリードフレームのタイバー部から樹脂封止された
部分を切り離すことによってパッケージとしての形にな
る。
2. Description of the Related Art A semiconductor chip is incorporated into a package and commercialized. As the assembly process at this time,
First, a lead frame is prepared in which a die pad portion on which a semiconductor chip is mounted and a portion to be an external lead are formed by cutting and bending. Next, the semiconductor chip is mounted on the die pad portion of the lead frame, and the semiconductor chip and The lead frame is electrically connected by wire bonding, etc., the semiconductor chip is sealed with resin, the lead frame is solder-plated, and the other parts of the lead frame are left and the other parts are cut off. Bend the lead into a specified shape, stamp it, perform an operation test,
Finally, the resin-sealed portion is separated from the tie bar portion of the lead frame to form a package.

【0003】なお、ここでは樹脂封止された部分を最後
に切り離す例を示したが、樹脂で封止後のリードフレー
ムのリードとなるべき部分を残して他の部分を切断する
際に同時に切り離すこともある。
Although an example in which the resin-sealed portion is finally cut off is shown here, the portion to be the lead of the lead frame after being sealed with the resin is left and the other portions are cut off at the same time. Sometimes.

【0004】図9は従来のリードフレームの一例を示す
部分平面図である。図示の例では、リードフレーム1は
テープ状になっており、その横手方向に半導体チップの
搭載するための四つのダイパッド部2a,2b,2c,
2dが設けられている。図示はしないが、リードフレー
ム1の縦方向にも、それぞれ20個のダイパッド部2が
設けられていて、4列20行の計80個の半導体素子が
一つのリードフレームで造れるようになっている。
FIG. 9 is a partial plan view showing an example of a conventional lead frame. In the illustrated example, the lead frame 1 has a tape shape, and four die pad portions 2a, 2b, 2c, for mounting semiconductor chips in the lateral direction thereof.
2d is provided. Although not shown, 20 die pad portions 2 are also provided in the vertical direction of the lead frame 1, respectively, so that a total of 80 semiconductor elements in 4 columns and 20 rows can be manufactured by one lead frame. .

【0005】このリードフレーム1によれば、たとえば
ダイパッド部2aはその横手方向(図では縦方向)がそ
の周囲の部分とタイバー部3a,3bによって接続され
ており、組み立て工程の際にダイパッド部2aを保持す
る働きをしている。一方、ダイパッド部2aの長手方向
を見てみると、この例では、その右側に、リードとなる
べき四つのリード部4a,4b,4c,4dが形成さ
れ、これら四つのリード部4a,4b,4c,4dはタ
イバー部5によって相互に結合され、さらに、ダイパッ
ド部2aに搭載された半導体チップとのワイヤボンディ
ングを行うボンディング部6a,6bが形成されてい
る。また、ダイパッド部2aの左側には、ダイパッド部
2aと連続され、タイバー部7によって相互に結合され
た四つのリード部8a,8b,8c,8dが形成されて
いる。半導体チップとしては、1個のMOS形FET
(電界効果トランジスタ)がダイパッド部2aに搭載さ
れる。したがって、このリードフレーム1からは、両側
に4本ずつのリードを有するSOP(Small Out-line P
ackage)タイプのMOS形FET素子が造られることに
なる。
According to the lead frame 1, for example, the die pad portion 2a is connected in the lateral direction (vertical direction in the figure) to its peripheral portion by the tie bar portions 3a and 3b, and the die pad portion 2a is formed during the assembly process. Is working to hold. On the other hand, looking at the longitudinal direction of the die pad portion 2a, in this example, four lead portions 4a, 4b, 4c, 4d to be leads are formed on the right side thereof, and these four lead portions 4a, 4b, 4c and 4d are coupled to each other by a tie bar portion 5, and further, bonding portions 6a and 6b for performing wire bonding with a semiconductor chip mounted on the die pad portion 2a are formed. Further, on the left side of the die pad portion 2a, four lead portions 8a, 8b, 8c, 8d that are continuous with the die pad portion 2a and are coupled to each other by the tie bar portion 7 are formed. As a semiconductor chip, one MOS type FET
(Field effect transistor) is mounted on the die pad portion 2a. Therefore, from this lead frame 1, an SOP (Small Out-line P) having four leads on each side.
An ackage type MOS type FET device will be manufactured.

【0006】このタイプの半導体素子は、限られた大き
さの中で半導体チップをダイパッド部2aに搭載してそ
こに半田付けし、ワイヤボンディングをして、樹脂封止
しなければならない。リードをパッケージの厚さの中間
位置から導出しようとすると、半導体チップはその上面
のボンディングパッドからワイヤをボンディングする必
要があるために、上側には樹脂で封止するためのスペー
スを十分に取ることができない。そのため、半導体チッ
プを搭載するダイパッド部2aは、プレス加工により押
し下げられて低くなっている。
In this type of semiconductor element, a semiconductor chip must be mounted on the die pad portion 2a within a limited size, soldered there, wire bonded, and resin-sealed. If the leads are to be led out from the middle position of the package thickness, the semiconductor chip needs to bond wires from the bonding pads on the top surface, so make sure that there is sufficient space on the upper side for resin sealing. I can't. Therefore, the die pad portion 2a on which the semiconductor chip is mounted is pushed down by the press working and is lowered.

【0007】図10は半導体チップが実装された従来の
リードフレームの一例を示す部分平面図である。この図
において、リードフレーム1の各ダイパッド部2a,2
b,2c,2dには、MOS形FETの半導体チップ9
a,9b,9c,9dがそれぞれ搭載され、それらの裏
面がダイパッド部2a,2b,2c,2dに半田付けさ
れている。半導体チップ9a,9b,9c,9dの裏面
はMOS形FETのドレイン電極を構成している。した
がって、たとえば半導体チップ9aは、ダイパッド部2
aに半田付けされることによって、四つのリード部8
a,8b,8c,8dは共通のドレイン端子となる。半
導体チップ9aの上面にはソース電極を構成するボンデ
ィングパッド10aとゲート電極を構成するボンディン
グパッド10bとを有し、たとえばアルミニウムのワイ
ヤ11によって、ボンディングパッド10aはボンディ
ング部6aに接続され、ボンディングパッド10bはボ
ンディング部6bに接続される。したがって、三つのリ
ード部4a,4b,4cはMOS形FETの共通のソー
ス端子となり、リード部4dはゲート端子となる。
FIG. 10 is a partial plan view showing an example of a conventional lead frame on which a semiconductor chip is mounted. In this figure, each die pad portion 2a, 2 of the lead frame 1
The semiconductor chips 9 of the MOS type FET are provided at b, 2c and 2d.
a, 9b, 9c and 9d are mounted respectively, and their back surfaces are soldered to the die pad portions 2a, 2b, 2c and 2d. The back surfaces of the semiconductor chips 9a, 9b, 9c and 9d form the drain electrodes of the MOS type FETs. Therefore, for example, the semiconductor chip 9a has the die pad portion 2
By being soldered to a, the four lead parts 8
a, 8b, 8c and 8d serve as common drain terminals. The upper surface of the semiconductor chip 9a has a bonding pad 10a forming a source electrode and a bonding pad 10b forming a gate electrode. The bonding pad 10a is connected to the bonding portion 6a by an aluminum wire 11, for example, and the bonding pad 10b is formed. Is connected to the bonding portion 6b. Therefore, the three lead portions 4a, 4b, 4c serve as a common source terminal of the MOS type FET, and the lead portion 4d serves as a gate terminal.

【0008】ワイヤボンディングは超音波ボンディング
により行われる。超音波ボンディングはワイヤ11に超
音波の振動エネルギを与えて、ワイヤ11をボンディン
グパッド10a,10bおよびボンディング部6a,6
bに接合する。このとき、リードフレーム1は図示しな
いクランプ装置によって動かないようにクランプされて
おり、さらに、上面からは、櫛歯状の押さえ部材により
リード部を押し当ててダイパッド部周辺を固定するとと
もに、下面からは、ダイパッド部2a,2b,2c,2
dの裏面を図示しない真空装置により下方へ吸引し、ダ
イパッド部自体を吸着させて固定している。
The wire bonding is performed by ultrasonic bonding. In ultrasonic bonding, ultrasonic energy is applied to the wire 11 to bond the wire 11 to the bonding pads 10a and 10b and the bonding portions 6a and 6b.
Join to b. At this time, the lead frame 1 is clamped so as not to move by a clamp device (not shown). Further, from the upper surface, the lead portion is pressed by a comb-shaped pressing member to fix the periphery of the die pad portion and from the lower surface. Is the die pad portions 2a, 2b, 2c, 2
The back surface of d is sucked downward by a vacuum device (not shown), and the die pad itself is adsorbed and fixed.

【0009】[0009]

【発明が解決しようとする課題】リードフレーム1はテ
ープ状の金属板から不要部分が穿設された後、ダイパッ
ド部2a,2b,2c,2d半導体チップ搭載面がプレ
ス加工によって下方に押し下げられる。このとき、ダイ
パッド部2a,2b,2c,2dは3辺がリード部8
a,8b,8c,8dおよびタイバー部3a,3bで保
持されているが、四方から均等に保持されているわけで
はないので、ダイパッド部2a,2b,2c,2dを保
持している部分の折り曲げは正確には行われず、折り曲
げに誤差が生じてダイパッド部2a,2b,2c,2d
が斜めになったりすることがある。また、ボンディング
時にはダイパッド部2a,2b,2c,2dをその裏面
より吸引することで固定するようにしている。しかし、
ダイパッド部2a,2b,2c,2dはリード部8a,
8b,8c,8dおよびタイバー部3a,3bでは十分
な保持がされず、吸引も小さな面積の部分を行うように
しているため、十分な吸着、固定ができない。このた
め、十分に固定されていないダイパッド部2a,2b,
2c,2dに搭載された半導体チップに対して超音波ボ
ンディングをすることになるので、ワイヤボンディング
時に、ボンディングパッド10a,10bが共振し、超
音波振動エネルギがワイヤに集中されずに分散してしま
って、ワイヤの接合不良が発生してしまうという問題点
があった。
In the lead frame 1, after the unnecessary portion is punched from the tape-shaped metal plate, the die pad portions 2a, 2b, 2c, 2d semiconductor chip mounting surface is pushed down by press working. At this time, the die pad portions 2a, 2b, 2c and 2d have lead portions 8 on three sides.
a, 8b, 8c, 8d and the tie bar portions 3a, 3b, but they are not held evenly from all sides, so bending of the portion holding the die pad portions 2a, 2b, 2c, 2d Is not performed accurately, and an error occurs in bending, resulting in die pad portions 2a, 2b, 2c, 2d.
May become slanted. Further, at the time of bonding, the die pad portions 2a, 2b, 2c, 2d are fixed by suction from the back surface thereof. But,
The die pad portions 2a, 2b, 2c, 2d are connected to the lead portion 8a,
8b, 8c, 8d and the tie bar portions 3a, 3b are not sufficiently held, and suction is performed on a portion having a small area, so that sufficient suction and fixing cannot be performed. Therefore, the die pad portions 2a, 2b, which are not sufficiently fixed,
Since ultrasonic bonding is performed on the semiconductor chips mounted on 2c and 2d, the bonding pads 10a and 10b resonate during wire bonding, and ultrasonic vibration energy is dispersed without being concentrated on the wires. As a result, there is a problem in that wire bonding failure occurs.

【0010】本発明はこのような点に鑑みてなされたも
のであり、超音波ボンディングのようなワイヤボンディ
ングを行っても、半導体チップ上のボンディングパッド
へのワイヤの接合に不良が発生しないような半導体装置
およびその製造方法を提供することを目的とする。
[0010] The present invention has been made in view of these points, even if the wire bonding such as ultrasonic bonding, so as not failure occurred in the wire bonding to bonding pads on the semiconductor chip semi conductor arrangement
And a method for manufacturing the same.

【0011】[0011]

【課題を解決するための手段】本発明によれば、半導体
チップを搭載するダイパッド部がタイバー部によって保
持されているリードフレームを用いた半導体装置におい
て、前記ダイパッド部の前記タイバー部が保持している
辺の縁部に、押さえ部材により前記ダイパッド部押さ
られるダイパッド押さえエリアを前記ダイパッド部と
一体に設け、かつ、前記タイバー部を直線状に配置され
た前記ダイパッド部間で千鳥状に配置して前記ダイパッ
ド部を相互に連結したことを特徴とする半導体装置が提
供される。
According to SUMMARY OF THE INVENTION The present invention, a die pad section for mounting a semiconductor chip Te semiconductor device odor <br/> using a lead frame that is held by the tie bar portions, the said die pad tie bar Department holds
The edges of the sides, and the die pad portion <br/> example is that the die pad pressing area the die pad portion is pressed by the pressing member
Provided integrally , and the tie bar portion is linearly arranged.
The die pads are arranged in a zigzag pattern between the die pad portions.
There is provided a semiconductor device characterized in that the cord portions are connected to each other .

【0012】上記構成によれば、超音波ボンディングに
よるアルミニウムワイヤのワイヤボンディング時に、押
さえ部材がダイパッド押さえエリアを押さえることによ
り、半導体チップが搭載されたダイパッド部がその外周
縁部より固定され、半導体チップのボンディングパッド
における超音波振動エネルギは分散されなくなる。した
がって、半導体チップのボンディングパッドにおけるワ
イヤボンディングでは接合不良を発生することはない。
According to the above structure, when the aluminum wire is wire-bonded by ultrasonic bonding, the pressing member presses the die pad pressing area, so that the die pad portion on which the semiconductor chip is mounted is fixed from the outer peripheral edge portion, and the semiconductor chip is fixed. The ultrasonic vibration energy in the bonding pad of the above is not dispersed. Therefore, the wire bonding at the bonding pad of the semiconductor chip does not cause a bonding failure.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を、半
導体チップを2個搭載した素子を造る場合のリードフレ
ームに適用した場合を例にして説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of the present invention will be described as an example in which it is applied to a lead frame in the case of manufacturing an element having two semiconductor chips mounted thereon.

【0014】図1は本発明のリードフレームの要部拡大
平面図である。図示のリードフレーム20は、1個のパ
ッケージに対応した部分だけを示したもので、独立した
2個の半導体チップを搭載するため、二つのダイパッド
部21,22が形成されている。これらダイパッド部2
1,22は横方向からタイバー部23,24によって保
持されており、図の上方向からはダイパッド部21,2
2と同電位のリードを構成することになるリード部2
5,26,27,28によって保持されている。タイバ
ー部23,24およびリード部25,26,27,28
の接続部分は、ダイパッド部21,22がプレス加工に
よってリードフレーム20の主面より下に押し下げられ
たときに、斜めに成形される。また、ダイパッド部2
1,22は図の上縁部からタイバー部23,24の近傍
まで外周縁部に沿ってダイパッド押さえエリア29,3
0を有している。さらに、ダイパッド部21,22の図
の下方には、ダイパッド部21,22とは電気的に絶縁
されたリードを構成することになるリード部およびその
一端であるボンディング部31,32,33,34が形
成されている。
FIG. 1 is an enlarged plan view of an essential part of the lead frame of the present invention. The illustrated lead frame 20 shows only a portion corresponding to one package, and two die pad portions 21 and 22 are formed for mounting two independent semiconductor chips. These die pad parts 2
1, 22 are held by the tie bar portions 23, 24 from the lateral direction, and the die pad portions 21, 2 are held from the top in the figure.
The lead portion 2 which constitutes a lead having the same potential as the lead portion 2.
It is held by 5, 26, 27 and 28. Tie bar portions 23, 24 and lead portions 25, 26, 27, 28
The connecting portion of is formed obliquely when the die pad portions 21 and 22 are pressed down below the main surface of the lead frame 20 by press working. Also, the die pad 2
1, 22 are die pad pressing areas 29, 3 from the upper edge of the figure to the vicinity of the tie bars 23, 24 along the outer peripheral edge.
Has 0. Further, below the die pad portions 21 and 22 in the drawing, a lead portion that constitutes a lead electrically insulated from the die pad portions 21 and 22 and the bonding portions 31, 32, 33 and 34 that are one end thereof. Are formed.

【0015】また、図1において、2点鎖線で示した部
分がダイパッド部21,22に搭載された半導体チップ
が樹脂で封止されるときの樹脂部分のモールド外形を示
している。ダイパッド部21,22を横方向から保持し
ているタイバー部23,24には、モールド外形、すな
わち、2点鎖線よりも内側の位置に脆性部35,36を
有している。この脆性部35,36はリード部の切断、
フォーミングの後、最終的にパッケージをリードフレー
ム20から切断するときに、切断部がパッケージ端面よ
り内側になるようにしている。
Further, in FIG. 1, a portion indicated by a chain double-dashed line shows a mold outline of the resin portion when the semiconductor chip mounted on the die pad portions 21 and 22 is sealed with resin. The tie bar portions 23 and 24, which hold the die pad portions 21 and 22 from the lateral direction, have brittle portions 35 and 36 at positions inside the mold outer shape, that is, the two-dot chain line. The brittle portions 35 and 36 are formed by cutting the lead portion,
After forming, when the package is finally cut from the lead frame 20, the cut portion is located inside the end surface of the package.

【0016】図2はボンディング時のリードフレームを
示す平面図である。リードフレーム20のダイパッド部
21,22には、たとえばMOS形FETの半導体チッ
プ37,38が搭載され、それらのドレイン電極を構成
する裏面はそれぞれダイパッド部21,22に電気的に
接合されている。半導体チップ37,38はその上面に
ゲート電極を構成するボンディングパッド39,40
と、ソース電極を構成するボンディングパッド41,4
2とを有している。ボンディングパッド39,40はア
ルミニウムのワイヤ43,44によってボンディング部
32,34に接続され、ボンディングパッド41,42
はワイヤ45,46によってボンディング部31,33
に接続される。
FIG. 2 is a plan view showing the lead frame at the time of bonding. On the die pad portions 21 and 22 of the lead frame 20, semiconductor chips 37 and 38 of, for example, MOS type FETs are mounted, and the back surfaces forming the drain electrodes of these are electrically connected to the die pad portions 21 and 22, respectively. The semiconductor chips 37 and 38 have bonding pads 39 and 40 on their upper surfaces which form gate electrodes.
And the bonding pads 41 and 4 which constitute the source electrode
2 and. The bonding pads 39 and 40 are connected to the bonding portions 32 and 34 by aluminum wires 43 and 44, and the bonding pads 41 and 42 are connected.
Is bonded to the bonding portions 31, 33 by the wires 45, 46.
Connected to.

【0017】このワイヤボンディングのとき、リードフ
レーム20は押さえ部材によって上面から押さえられ
る。すなわち、ダイパッド部21,22からリードフレ
ーム20の主面に立ち上がった所のリード部25,2
6,27,28が押さえ部材47,48によって上面か
ら押さえられ、反対側のボンディング部31〜34に繋
がるリード部が押さえ部材49,50,51,52によ
って上面から押さえられる。さらに、本発明では、ダイ
パッド部21,22の周縁部に設けられたダイパッド押
さえエリア29,30が押さえ部材53,54によって
上面から押さえられている。
At the time of this wire bonding, the lead frame 20 is pressed from above by the pressing member. That is, the lead parts 25, 2 at the portions rising from the die pad parts 21, 22 to the main surface of the lead frame 20.
6, 27 and 28 are pressed from the upper surface by the pressing members 47 and 48, and the lead portions connected to the bonding portions 31 to 34 on the opposite side are pressed from the upper surface by the pressing members 49, 50, 51 and 52. Further, in the present invention, the die pad pressing areas 29 and 30 provided on the peripheral portions of the die pad portions 21 and 22 are pressed by the pressing members 53 and 54 from the upper surface.

【0018】このように、ダイパッド部21,22がダ
イパッド押さえエリア29,30を通じて押さえ部材5
3,54により押さえられていることにより、ダイパッ
ド部21,22は十分に固定されることになり、半導体
チップ37,38が超音波によるワイヤボンディング時
に超音波振動エネルギを受けても、その振動エネルギを
分散させることなくボンディングしようとするワイヤに
集中させることができ、リードフレーム20を押さえ部
材47,48,49,50,51,52のみによって押
さえていた場合に比べて、押さえ部材53,54による
ダイパッド押さえエリア29,30の押さえを併用する
ことにより接合不良を25.5%からほぼ0%にするこ
とができる。
As described above, the die pad portions 21 and 22 are pushed through the die pad holding areas 29 and 30 by the holding member 5.
Since the die pads 21 and 22 are sufficiently fixed by being pressed by 3, 54, even if the semiconductor chips 37, 38 receive ultrasonic vibration energy during ultrasonic wire bonding, the vibration energy Can be concentrated on the wire to be bonded without being dispersed, and compared with the case where the lead frame 20 is held only by the holding members 47, 48, 49, 50, 51, 52, by the holding members 53, 54. The joint failure can be reduced from 25.5% to almost 0% by using the die pad holding areas 29 and 30 together.

【0019】図3は図2のA−A矢視断面図である。図
示のように、超音波によるワイヤボンディング時には、
リードフレーム20は押さえ部材48,52によって上
から押さえられ、ダイパッド部22は押さえ部材54が
ダイパッド押さえエリア30を上から押さえることによ
り、十分に固定されることになる。さらに、ダイパッド
部22の下には吸引ノズル55が配置されている。この
吸引ノズル55は図示しない真空装置が接続されてい
て、ダイパッド部22を裏面から吸引するようにしてい
る。このようにして、リードフレーム20が固定された
状態でワイヤ44を超音波ボンディングにより半導体チ
ップ38とボンディング部34とに接合することにな
る。
FIG. 3 is a sectional view taken along the line AA of FIG. As shown in the figure, during wire bonding with ultrasonic waves,
The lead frame 20 is pressed from above by the pressing members 48 and 52, and the die pad portion 22 is sufficiently fixed by the pressing member 54 pressing the die pad pressing area 30 from above. Further, a suction nozzle 55 is arranged below the die pad portion 22. A vacuum device (not shown) is connected to the suction nozzle 55 so as to suck the die pad portion 22 from the back surface. In this way, the wire 44 is bonded to the semiconductor chip 38 and the bonding portion 34 by ultrasonic bonding while the lead frame 20 is fixed.

【0020】図4は図1のB−B矢視断面図である。図
示のように、ダイパッド部21から立ち上がったタイバ
ー部23のリードフレーム20の主面と同一の面上に脆
性部35を有している。ここで、2点鎖線は半導体チッ
プをトランスファモールドによる樹脂封止を行ったとき
のモールド外形を示しており、この脆性部35はそのモ
ールド外形よりも内側の位置に設けられている。脆性部
35は、図示の例では、U溝によって構成したが、V溝
や切欠部によって構成することもできる。この脆性部3
5は樹脂封止されたパッケージを最終的にリードフレー
ム20から切り放すのを容易にする部分であって、切り
放すときには、脆性部35で引きちぎられることにな
る。
FIG. 4 is a sectional view taken along the line BB of FIG. As shown in the figure, the tie bar portion 23 rising from the die pad portion 21 has a brittle portion 35 on the same surface as the main surface of the lead frame 20. Here, the two-dot chain line shows the mold outer shape when the semiconductor chip is resin-sealed by transfer molding, and the brittle portion 35 is provided at a position inside the mold outer shape. The brittle portion 35 is formed of a U groove in the illustrated example, but may be formed of a V groove or a cutout portion. This brittle part 3
Reference numeral 5 denotes a portion that makes it easy to finally cut off the resin-sealed package from the lead frame 20. When cutting off, the brittle portion 35 tears the package.

【0021】次に、2個の半導体チップを搭載するため
のリードフレームにおけるダイパッド押さえエリアの別
な配置例について説明する。図5は本発明の第2の実施
の形態におけるリードフレームの要部拡大平面図であ
る。図5において、図1に示した要素に対応する要素に
ついては同じ符号を付してその詳細な説明は省略する。
図示の例では、ダイパッド部21,22はそれぞれダイ
パッド押さえエリア29,30を有しているのに加え
て、ダイパッド部21については、タイバー部23の近
傍から図の下縁部まで外周縁部に沿って一体に設けられ
たダイパッド押さえエリア61および図の下縁部中央に
設けられたダイパッド押さえエリア62を有し、ダイパ
ッド部22については、図の下縁部中央に一体に設けら
れたダイパッド押さえエリア63を有している。ダイパ
ッド押さえエリア62,63を設けたことにより、対向
して配置されたボンディング部31,33はそれぞれダ
イパッド押さえエリア62,63と接触しないような形
状に形成されている。
Next, another example of the layout of the die pad pressing area in the lead frame for mounting two semiconductor chips will be described. FIG. 5 is an enlarged plan view of an essential part of a lead frame according to the second embodiment of the present invention. 5, elements corresponding to those shown in FIG. 1 are designated by the same reference numerals and detailed description thereof will be omitted.
In the illustrated example, in addition to the die pad portions 21 and 22 having die pad holding areas 29 and 30, respectively, the die pad portion 21 has an outer peripheral edge portion from the vicinity of the tie bar portion 23 to the lower edge portion of the figure. A die pad pressing area 61 integrally provided along the center and a die pad pressing area 62 provided at the center of the lower edge portion of the drawing are provided. For the die pad portion 22, a die pad pressing area integrally provided at the center of the lower edge portion of the drawing is provided. It has an area 63. By providing the die pad pressing areas 62 and 63, the bonding portions 31 and 33 arranged so as to face each other are formed in a shape that does not come into contact with the die pad pressing areas 62 and 63, respectively.

【0022】図6はボンディング時のリードフレームを
示す平面図である。図6に示したように、ワイヤボンデ
ィングのときには、まず、ダイパッド部21,22の図
の上縁部からリードフレーム60の主面に立ち上がった
所のリード部が櫛歯状の押さえ部材65によって押さえ
られ、ダイパッド部21,22の図の下縁部に対向して
配置されたリード部が櫛歯状の押さえ部材66によって
押さえられている。また、ダイパッド部21,22の図
の外周部に設けられたダイパッド押さえエリア29,6
1,62,63,30が押さえ部材67,68によって
押さえられている。ここで、ボンディング時の邪魔にな
らないようにするため、ダイパッド押さえエリアを押さ
える押さえ部材67,68は下側に配置され、リード部
を押さえる押さえ部材65,66はその上側に配置され
ている。なお、この図に良く示されるように、ダイパッ
ド部は横方向に並べられているが、それぞれを相互に保
持しているタイバー部23,24は各ダイパッド部の中
央部に位置しておらず、中央部から図の上または下方向
に交互にシフトした位置に設けられている。このタイバ
ー部の千鳥状配置については、後述する。
FIG. 6 is a plan view showing the lead frame at the time of bonding. As shown in FIG. 6, at the time of wire bonding, first, the lead portions of the die pad portions 21 and 22 rising from the upper edge portion in the figure to the main surface of the lead frame 60 are pressed by the comb-shaped pressing member 65. The lead portions of the die pad portions 21 and 22 arranged to face the lower edges of the figures are held by the comb-teeth-shaped holding member 66. Further, the die pad pressing areas 29, 6 provided on the outer peripheral portions of the die pad portions 21, 22 in the figure.
1, 62, 63, 30 are pressed by pressing members 67, 68. Here, the holding members 67 and 68 for holding the die pad holding area are arranged on the lower side, and the holding members 65 and 66 for holding the lead portion are arranged on the upper side thereof so as not to interfere with the bonding. As well shown in this figure, the die pad portions are arranged in the lateral direction, but the tie bar portions 23 and 24 holding each other are not located in the central portion of each die pad portion, It is provided at a position alternately shifted upward or downward in the drawing from the central portion. The staggered arrangement of the tie bars will be described later.

【0023】このように、ダイパッド部21,22がそ
の外周部に設けられたダイパッド押さえエリア29,6
1,62,63,30を通じて押さえ部材65〜68に
より押さえられていることにより、ワイヤボンディング
時のワイヤの接合不良率をより0%に近づけることがで
きる。
As described above, the die pad portions 21 and 22 are provided with die pad holding areas 29 and 6 on their outer peripheral portions.
By being pressed by the pressing members 65 to 68 through 1, 62, 63 and 30, the defective bonding rate of the wires during wire bonding can be brought closer to 0%.

【0024】次に、1個の半導体チップを搭載するため
のリードフレームにおけるダイパッド押さえエリアの配
置例について説明する。図7は本発明の第3の実施の形
態におけるリードフレームの要部拡大平面図である。図
示のリードフレーム70は、たとえばMOS形FETチ
ップを1個搭載するためのダイパッド部71を一つだけ
有している。このダイパッド部71は横方向に4個並べ
られたものの一つを示しており、各ダイパッド部はその
横方向がタイバー部72,73によって相互に結合され
ている。そして、このダイパッド部71の外周部には、
ダイパッド押さえエリア74,75,76,77が設け
られている。これらのダイパッド押さえエリア74,7
5,76,77は、タイバー部72,73のある辺縁部
ではそのタイバー部72,73を除くダイパッド部71
の外周部に設けられ、図の下縁部では対向位置にあるボ
ンディング部78,79の形状に合わせてその空きスペ
ースに位置するよう設けられている。
Next, an example of the layout of the die pad holding area in the lead frame for mounting one semiconductor chip will be described. FIG. 7 is an enlarged plan view of an essential part of a lead frame according to the third embodiment of the present invention. The illustrated lead frame 70 has only one die pad portion 71 for mounting one MOS type FET chip, for example. This die pad portion 71 shows one of four pieces arranged in the lateral direction, and the respective die pad portions are connected to each other in the lateral direction by tie bar portions 72 and 73. Then, on the outer peripheral portion of the die pad portion 71,
Die pad holding areas 74, 75, 76, 77 are provided. These die pad holding areas 74, 7
5, 76 and 77 are die pad portions 71 excluding the tie bar portions 72 and 73 at the edge portions where the tie bar portions 72 and 73 are present.
It is provided on the outer peripheral portion of the above, and is provided so as to be located in the empty space in accordance with the shapes of the bonding portions 78 and 79 located at the lower edge portion in the figure.

【0025】ワイヤボンディング時にダイパッド部71
の外周部に設けられたこれらのダイパッド押さえエリア
74,75,76,77を押さえることにより、チップ
が搭載されたダイパッド部71は十分に固定され、超音
波の振動エネルギは分散されることなくワイヤに集中さ
れ、確実にボンディングを行うことができるようにな
る。
The die pad portion 71 during wire bonding
By pressing these die pad pressing areas 74, 75, 76, 77 provided on the outer peripheral portion of the wire, the die pad portion 71 on which the chip is mounted is sufficiently fixed, and the vibration energy of ultrasonic waves is not dispersed. It will be possible to perform reliable bonding by concentrating on.

【0026】次に、ワイヤボンディングが終了した後に
チップを樹脂封止する場合について説明する。図8は樹
脂封止を行う金型を示す図であって、(A)は金型を上
から見た図であり、(B)はC−C矢視断面図である。
図示のように、樹脂封止を行う金型は上型81および下
型82からなり、それぞれはリードフレーム83の各ダ
イパッド部に対応した位置にはキャビティ84が形成さ
れるよう凹部が形成され、各キャビティ84間は樹脂流
れ部85によって連通されている。この樹脂流れ部85
はリードフレーム83の各ダイパッド部間を接続してい
るタイバー部を避けるよう交互に、すなわち千鳥状に設
けられている。リードフレーム83のダイパッド部の各
並びの先頭のゲートには樹脂を供給するランナ86が接
続されている。樹脂は、たとえば球状シリカ、シリコー
ン、シランカップリング剤などを含むエポキシ系樹脂で
ある。
Next, a case where the chip is resin-sealed after the wire bonding is completed will be described. 8A and 8B are views showing a mold for resin sealing, FIG. 8A is a view of the mold seen from above, and FIG. 8B is a sectional view taken along the line C-C.
As shown in the figure, the mold for resin sealing is composed of an upper mold 81 and a lower mold 82, each of which is provided with a concave portion so that a cavity 84 is formed at a position corresponding to each die pad portion of the lead frame 83, A resin flow portion 85 communicates between the cavities 84. This resin flow part 85
Are provided alternately, that is, in a staggered manner, so as to avoid the tie bar portions connecting the die pad portions of the lead frame 83. A runner 86 for supplying resin is connected to the leading gate of each row of the die pad portion of the lead frame 83. The resin is, for example, an epoxy resin containing spherical silica, silicone, a silane coupling agent and the like.

【0027】樹脂封止の際は、ランナ86からまず第1
のキャビティに樹脂が流入し、第1のキャビティを充填
する。その後、さらに流入した樹脂は樹脂流れ部85を
通って第2のキャビティへ流入する。このとき、第2の
キャビティへ通じる樹脂流れ部85は樹脂が流入するゲ
ートと対角の位置に設けられているため、流入した樹脂
は第1のキャビティ内をランナ86の流れ方向に直角な
方向に真っ直ぐに流れるのではなく斜めに横断するよう
な流れになる。これにより、キャビティ内の隅々まで樹
脂が行き渡るようになる。キャビティ間を接続している
樹脂流れ部85が千鳥状に配置されているため、第1の
キャビティでの確実な樹脂充填状態は第2以降のキャビ
ティ内でも同様に発生し、結果としてすべてのキャビテ
ィで樹脂が確実に充填される。
At the time of resin sealing, first the runner 86 is used.
The resin flows into the cavity to fill the first cavity. After that, the further inflowing resin flows into the second cavity through the resin flow portion 85. At this time, since the resin flow portion 85 communicating with the second cavity is provided at a position diagonal to the gate into which the resin flows, the resin that has flowed in flows in the first cavity in a direction perpendicular to the flow direction of the runner 86. Instead of flowing straight, the flow crosses diagonally. As a result, the resin is spread to every corner of the cavity. Since the resin flow portions 85 connecting the cavities are arranged in a zigzag manner, the reliable resin filling state in the first cavity similarly occurs in the second and subsequent cavities, and as a result, all the cavities are filled. The resin is surely filled with.

【0028】以上、本発明をその好ましい実施の形態に
ついて説明したが、本発明はこれらの実施の形態に限定
されるものではない。たとえば、超音波ボンディングに
限らず、熱圧着法など他のワイヤボンディングが行われ
る半導体チップ用のリードフレームにも適用できる。
Although the present invention has been described above with reference to its preferred embodiments, the present invention is not limited to these embodiments. For example, the present invention is not limited to ultrasonic bonding, but can be applied to a lead frame for a semiconductor chip on which other wire bonding such as thermocompression bonding is performed.

【0029】[0029]

【発明の効果】以上説明したように本発明では、半導体
チップが搭載されるダイパッド部のチップ搭載エリアの
外周縁部にダイパッド押さえエリアを設けるように構成
した。これにより、押さえ部材がそのダイパッド押さえ
エリアを直接押さえることでダイパッド部を十分に固定
することができ、超音波ボンディングのように振動エネ
ルギが加えられたときにはそのエネルギがダイパッド部
の共振などで消費されずにワイヤに集中されるので、ワ
イヤを半導体チップに確実に接合することができ、接合
不良をほぼ0%まで軽減することができる。
As described above, in the present invention, the die pad holding area is provided at the outer peripheral edge of the chip mounting area of the die pad portion on which the semiconductor chip is mounted. As a result, the pressing member can press the die pad pressing area directly to fix the die pad portion sufficiently, and when vibration energy is applied like ultrasonic bonding, the energy is consumed by resonance of the die pad portion. Instead of being concentrated on the wires, the wires can be reliably bonded to the semiconductor chip, and the bonding failure can be reduced to almost 0%.

【0030】また、ダイパッド部を保持しているタイバ
ー部にはモールド外形よりも内側の位置に脆性部を設け
るようにしたことにより、タイバー部の切断は確実にこ
の脆性部にて行われる。これにより、切断後のタイバー
部が樹脂部より露出することがないので、半導体素子を
基板上に実装したときに他の部品と接触してしまうとい
う不具合はなくなる。
Since the tie bar portion holding the die pad portion is provided with the brittle portion at a position inside the outer shape of the mold, the tie bar portion is surely cut at the brittle portion. As a result, the tie bar portion after cutting is not exposed from the resin portion, so that there is no problem of contact with other components when the semiconductor element is mounted on the substrate.

【0031】さらに、ダイパッド部を相互に接続するタ
イバー部を千鳥状配置にしたことにより、チップが搭載
されてワイヤボンディングが行われたダイパッド部を樹
脂封止する金型において、ダイパッド部に対応するキャ
ビティ間の樹脂の流れ部を千鳥状配置にすることができ
る。これにより、樹脂封止の際の樹脂の流れが良くなる
とともに各キャビティ内に確実に樹脂が行き渡るように
なり、不良パッケージの発生率を少なくすることができ
る。
Furthermore, the zigzag arrangement of the tie bars for connecting the die pad parts to each other allows the die pad part to be accommodated in the die for resin-sealing the die pad part on which the chip is mounted and wire bonding is performed. The resin flow portions between the cavities can be staggered. As a result, the flow of the resin at the time of resin sealing is improved and the resin is surely distributed in each cavity, so that the incidence of defective packages can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のリードフレームの要部拡大平面図であ
る。
FIG. 1 is an enlarged plan view of a main part of a lead frame of the present invention.

【図2】ボンディング時のリードフレームを示す平面図
である。
FIG. 2 is a plan view showing a lead frame at the time of bonding.

【図3】図2のA−A矢視断面図である。FIG. 3 is a sectional view taken along the line AA of FIG.

【図4】図1のB−B矢視断面図である。FIG. 4 is a sectional view taken along the line BB of FIG.

【図5】本発明の第2の実施の形態におけるリードフレ
ームの要部拡大平面図である。
FIG. 5 is an enlarged plan view of a main part of a lead frame according to a second embodiment of the present invention.

【図6】ボンディング時のリードフレームを示す平面図
である。
FIG. 6 is a plan view showing a lead frame at the time of bonding.

【図7】本発明の第3の実施の形態におけるリードフレ
ームの要部拡大平面図である。
FIG. 7 is an enlarged plan view of an essential part of a lead frame according to a third embodiment of the present invention.

【図8】樹脂封止を行う金型を示す図であって、(A)
は金型を上から見た図であり、(B)はC−C矢視断面
図である。
FIG. 8 is a view showing a mold for resin encapsulation, (A)
Is a view of the mold seen from above, and (B) is a cross-sectional view taken along the line CC.

【図9】従来のリードフレームの一例を示す部分平面図
である。
FIG. 9 is a partial plan view showing an example of a conventional lead frame.

【図10】半導体チップが実装された従来のリードフレ
ームの一例を示す部分平面図である。
FIG. 10 is a partial plan view showing an example of a conventional lead frame on which a semiconductor chip is mounted.

【符号の説明】[Explanation of symbols]

20 リードフレーム 21,22 ダイパッド部 23,24 タイバー部 25,26,27,28 リード部 29,30 ダイパッド押さえエリア 31,32,33,34 ボンディング部 35,36 脆性部 20 lead frame 21,22 Die pad part 23,24 Tie bar section 25,26,27,28 Lead part 29,30 die pad holding area 31, 32, 33, 34 Bonding part 35,36 Brittle part

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−349883(JP,A) 特開 平3−276747(JP,A) 特開 平4−211138(JP,A) 実開 平5−87965(JP,U) 実開 昭49−133560(JP,U) 実開 平2−91356(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/48 - 23/50,21/60 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-6-349883 (JP, A) JP-A-3-276747 (JP, A) JP-A-4-211138 (JP, A) Actual Kaihei 5- 87965 (JP, U) Actual development Sho-49-133560 (JP, U) Actual development 2-91356 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23 / 48-23 / 50,21 / 60

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップを搭載するダイパッド部が
タイバー部によって保持されているリードフレームを用
いた半導体装置において、前記 ダイパッド部の前記タイバー部が保持している辺の
縁部に、押さえ部材により前記ダイパッド部が押さえら
れるダイパッド押さえエリアを前記ダイパッド部と一体
設け、かつ、前記タイバー部を直線状に配置された前
記ダイパッド部間で千鳥状に配置して前記ダイパッド部
を相互に連結したことを特徴とする半導体装置
1. A lead frame in which a die pad portion for mounting a semiconductor chip is held by a tie bar portion is used.
In the semiconductor device described above, a die pad holding area where the die pad portion is held by a holding member is integrated with the die pad portion at an edge portion of the side of the die pad portion held by the tie bar portion.
And the tie bar portion is arranged in a straight line
The die pad parts are arranged in a zigzag pattern between the die pad parts.
A semiconductor device characterized in that the semiconductor devices are connected to each other .
【請求項2】 前記ダイパッド部の前記タイバー部が保
持している辺の隣りの辺の縁部に、前記ダイパッド部の
周囲に離間配置されたリード部のボンディング部間のス
ペースに突出して押さえ部材により前記ダイパッド部が
押さえられる別のダイパッド押さえエリアを前記ダイパ
ッド部と一体に設けたことを特徴とする請求項1記載の
半導体装置。
2. The tie bar portion of the die pad portion is retained.
At the edge of the side next to the side you have, the die pad
The gap between the bonding parts of the lead parts that are spaced around
The die pad portion is projected by the pace and is pressed by the pressing member.
Another die pad holding area that can be held is
The unit according to claim 1, characterized in that it is provided integrally with the pad section.
Semiconductor device.
【請求項3】 それぞれ半導体チップを搭載し、同一の
パッケージ内にモールドされるダイパッド部が2つずつ
直線状に配置され、前記ダイパッド部のそれぞれがタイ
バー部によって保持されているリードフレームを用いた
半導体装置において、 それぞれ隣接配置された2つの前記ダイパッド部は、互
いに対向する辺とは反対側の辺にて前記タイバー部によ
り保持され、前記タイバー部が保持している同じ辺の縁
部に押さえ部材により前記ダイパッド部が押さえられる
ダイパッド押さえエリアが一体に設けられていることを
特徴とする半導体装置。
3. The same semiconductor chip is mounted on each
Two die pads to be molded in the package
The die pads are arranged in a straight line and each die pad
Using the lead frame held by the bar
In the semiconductor device, the two die pad portions arranged adjacent to each other are
The tie bar part on the side opposite to the side facing the
Edge of the same side held by the tie bar part
The die pad part is pressed by the pressing member on the part.
That the die pad holding area is integrated
Characteristic semiconductor device.
【請求項4】 前記タイバー部は、直線状に配置された
前記ダイパッド部間で千鳥状に配置したことを特徴とす
る請求項3記載の半導体装置。
4. The tie bar portion is linearly arranged.
The die pads are arranged in a staggered pattern.
The semiconductor device according to claim 3,
【請求項5】 前記ダイパッド部は、前記タイバー部で
保持されている辺の隣りの辺の縁部に、前記ダイパッド
部の周囲に離間配置されたリード部のボンディング部間
のスペースに突出して前記押さえ部材により前記ダイパ
ッド部が押さえられる別のダイパッド押さえエリアが一
体に設けられていることを特徴とする請求項3記載の半
導体装置。
5. The die pad portion is the tie bar portion.
At the edge of the side next to the held side, the die pad
Between the bonding parts of the lead parts that are spaced apart around the parts
Projecting into the space of
There is a separate die pad holding area where the
4. The half according to claim 3, which is provided on the body.
Conductor device.
【請求項6】 千鳥状に配置されたタイバー部によって
相互に連結された複 数のダイパッド部に搭載の半導体チ
ップに対してワイヤボンディングを行う半導体装置の製
造方法において、 前記ダイパッド部の前記タイバー部が保持している辺の
縁部に一体に設けられたダイパッド押さえエリアを、押
さえ部材により押さえながらワイヤボンディングを行う
ことを特徴とする半導体装置の製造方法。
6. The tie bars arranged in a staggered pattern
The semiconductor switch of mounting the die pad portion of the multiple coupled to each other
Of semiconductor devices for wire bonding
In the manufacturing method, the side of the die pad portion held by the tie bar portion is
Press the die pad holding area that is integrally provided on the edge
Wire bonding is performed by pressing even the member
A method of manufacturing a semiconductor device, comprising:
【請求項7】 前記タイバー部が保持している辺の隣り
の辺に離間配置されたリード部のボンディング部間のス
ペースに突出するよう前記ダイパッド部と一体に設けら
れた別のダイパッド押さえエリアを、前記押さえ部材に
より押さえながらワイヤボンディングを行うことを特徴
とする請求項6記載の半導体装置の製造方法。
7. A side adjacent to a side held by the tie bar portion
The space between the bonding parts of the lead parts that are spaced apart on the
Provided integrally with the die pad so as to project at a pace.
Separated die pad holding area on the holding member
Characterized by performing wire bonding while holding down more
The method for manufacturing a semiconductor device according to claim 6.
【請求項8】 隣接するダイパッドの互いに対向する位
置に設けられた前記ダイパッド押さえエリアを、同一の
前記押さえ部材で押さえながらワイヤボンディングを行
うことを特徴とする請求項6記載の半導体装置の製造方
法。
8. The position of adjacent die pads facing each other
The same die pad holding area
Wire bonding is performed while pressing with the pressing member.
7. A method of manufacturing a semiconductor device according to claim 6, wherein
Law.
【請求項9】 前記ダイパッド部間で千鳥状に配置され
た前記タイバー部を避けて千鳥状に形成された樹脂流れ
部より封止樹脂を供給することを特徴とする請求項6ま
たは7記載の半導体装置の製造方法。
9. The staggered arrangement between the die pad portions.
Staggered resin flow avoiding the tie bars
The sealing resin is supplied from the section.
Or a method of manufacturing a semiconductor device according to 7.
JP33538097A 1997-02-27 1997-12-05 Semiconductor device and method of manufacturing the same Expired - Lifetime JP3480285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33538097A JP3480285B2 (en) 1997-02-27 1997-12-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4346797 1997-02-27
JP9-43467 1997-02-27
JP33538097A JP3480285B2 (en) 1997-02-27 1997-12-05 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10303350A JPH10303350A (en) 1998-11-13
JP3480285B2 true JP3480285B2 (en) 2003-12-15

Family

ID=26383231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33538097A Expired - Lifetime JP3480285B2 (en) 1997-02-27 1997-12-05 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3480285B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187063B2 (en) 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
CN106298723A (en) * 2015-05-13 2017-01-04 无锡华润安盛科技有限公司 A kind of twin islet lead frame framework
JP6591302B2 (en) * 2016-01-29 2019-10-16 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP7225722B2 (en) 2018-11-16 2023-02-21 富士電機株式会社 Lead frame, semiconductor device, and method for manufacturing semiconductor device
JP7677196B2 (en) * 2022-03-15 2025-05-15 株式会社デンソー Semiconductor Device

Also Published As

Publication number Publication date
JPH10303350A (en) 1998-11-13

Similar Documents

Publication Publication Date Title
JP3877401B2 (en) Manufacturing method of semiconductor device
US6177718B1 (en) Resin-sealed semiconductor device
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JPH0546045U (en) Semiconductor package
CN101355073A (en) Lead frame panel
CN101266932A (en) Chip package structure and manufacturing method thereof
US6677665B2 (en) Dual-die integrated circuit package
JPH08111491A (en) Semiconductor device
US12211771B2 (en) Power module and related methods
JP3839178B2 (en) Semiconductor device
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
JPH10261756A (en) Semiconductor device and manufacturing method thereof
CN100435329C (en) Micro lead frame package and method of manufacturing micro lead frame package
JP3877410B2 (en) Manufacturing method of semiconductor device
JP3480285B2 (en) Semiconductor device and method of manufacturing the same
JP3877402B2 (en) Manufacturing method of semiconductor device
JP3259377B2 (en) Semiconductor device
JP3877405B2 (en) Manufacturing method of semiconductor device
US20010042912A1 (en) Dual-die integrated circuit package
JP3847432B2 (en) Resin-encapsulated semiconductor device and manufacturing method thereof
EP0999586A2 (en) Semiconductor device and method of producing same
JPH09172033A (en) Semiconductor device and manufacturing method thereof
US20250300126A1 (en) Method of manufacturing semiconductor devices and corresponding device
JPH08274234A (en) Semiconductor device, method of manufacturing the same, and semiconductor mounting module
JP3406147B2 (en) Semiconductor device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term