Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3482900B2 - Manufacturing method of BGA type semiconductor device - Google Patents
[go: Go Back, main page]

JP3482900B2 - Manufacturing method of BGA type semiconductor device - Google Patents

Manufacturing method of BGA type semiconductor device

Info

Publication number
JP3482900B2
JP3482900B2 JP03939699A JP3939699A JP3482900B2 JP 3482900 B2 JP3482900 B2 JP 3482900B2 JP 03939699 A JP03939699 A JP 03939699A JP 3939699 A JP3939699 A JP 3939699A JP 3482900 B2 JP3482900 B2 JP 3482900B2
Authority
JP
Japan
Prior art keywords
wiring
leads
bonding
lead
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03939699A
Other languages
Japanese (ja)
Other versions
JP2000243787A (en
Inventor
佐藤  巧
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP03939699A priority Critical patent/JP3482900B2/en
Publication of JP2000243787A publication Critical patent/JP2000243787A/en
Application granted granted Critical
Publication of JP3482900B2 publication Critical patent/JP3482900B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、TAB(Tape Aut
omated Bonding)テープ及びこれを用いたBGA型半導
体装置に関するものである。 【0002】 【従来の技術】半田ボールを使用してプリント基板へ表
面実装を行うBGA(Ball Grid Array )パッケージの
半導体装置がある。このBGA型半導体装置の特徴は、
パッケージの平面部全面でプリント基板との電気的接合
が可能となるため、アウターリードを用いたQFP(Qu
ad Flat Package )等のようにパッケージの各辺で接続
するものと比較して、端子(リード)間のピッチを狭く
することなく、多ピン(多端子)化を図ることができる
点である。特にTABテープをパッケージの構造材とし
て使用したものについては、薄型化、小型化に適し、μ
BGA(米国テセラ社商標)等のCSP(Chip Size Pa
ckage )が可能となることである。 【0003】μBGAパッケージは、テープBGAタイ
プのCSPであり、チップとTABテープの間にエラス
トマ(低弾性樹脂)を介し、さらにチップとTABテー
プ間はS字に形成したリードで接続した構造を有する。
このμBGA技術では、チップとTABテープの間にエ
ラストマを介在させていることから、パッケージとプリ
ント基板間に生じる熱応力を緩和することができ、半田
ボール接合部の寿命を向上させることができる。 【0004】図4に、TABテープを用いてμBGA構
造の半導体装置を製造する組立プロセスを示す。 【0005】絶縁フィルムからなるテープ基材10の片
面に配線リード3及びランド12を含む配線パターン1
1を設けたTABテープ1に、エラストマ20を貼り付
けてBGA用エラストマ付TABテープ30を形成する
(図4(a))。 【0006】このBGA用エラストマ付TABテープ3
0に、半導体チップ2をマウントする(図4(b))。
半導体チップ2は、両面接着フィルムたるエラストマ2
0を介してTABテープ30に接着される。 【0007】次いで、BGA用エラストマ付TABテー
プ30のインナーリード3aを、ボンディングツールに
よりS字に形成して、半導体チップ2の端子電極たる電
極パッド7と接続する(図4(c))。即ち、ボンディ
ングツール8(図6)がインナーリード3aのノッチを
切断し、さらにインナーリード3aをS字状に形成し
て、半導体チップ2の電極パッド7上で熱と超音波によ
りボンディングする。 【0008】次いで、接合した半導体チップ2の電極パ
ッド7及びリード3aを封止樹脂40により封止する
(図4(d))。 【0009】そして半田ボール50をTABテープ1の
ランド12の部分に搭載し(図4(e))、チップ面に
レーザーマーキング又は印刷する(図4(f))。最後
に、BGA用エラストマ付TABテープ30より打ち抜
くことにより個片化して、μBGAパッケージとする。 【0010】このように、TABテープを用いたμBG
Aパッケージでは、薄型、小型化を達成するための一つ
の手段として、TABテープの配線リード3と半導体チ
ップ2の電極パッド7との電気的接続に一般的なワイヤ
ボンディング法を用いず、図5に示すように、半導体チ
ップ2の電極パッド7の直上に位置するTABテープの
部分にボンディング用窓(ボンディングウインド)6を
設け、この部分に配線リード3のインナーリード3aを
通して掛け渡し、図6の如くボンディングツール8によ
り配線リード3の片側を切断し、これを直接に半導体チ
ップ2の電極パッド7に打ち付ける方法(インナーリー
ドボンディング)を採っている。 【0011】 【発明が解決しようとする課題】ところで、TABテー
プの配線リードは一般的にはCu箔が用いられている
が、上記の接続方法のためにAuを電気めっきしてい
る。このめっきを行うためにTABテープの製造工程に
おいては、図5に示すように、半導体チップの電極パッ
ド7と接続される各配線リード3は給電ライン4によっ
てつながった状態となっている。 【0012】さらに、TABテープからこのパッケージ
を切り離した後も、従来技術においてはパッケージ内に
給電ラインが存在するため、端子電極と配線リードとの
接続(インナーリードボンディング)の際、配線リード
の片側(給電ライン側)は確実に切断されていなければ
端子電極間でショートしてしまう。 【0013】配線リードの片側(給電ライン側)を確実
に切断するためには、インナーリードボンディング工程
において、パッケージ端のテープ部分を治具で固定する
必要がある。しかし、限りなくチップの大きさにパッケ
ージサイズ(テープサイズ)を近づける傾向にあり、こ
のためテープの固定代が少なくなって、確実な固定ひい
てはボンディング時のリードの切断が困難になりつつあ
り、一旦切断したインナーリードの接触(ショート)が
発生し、製品の機能上致命的な問題になる可能性があ
る。 【0014】本発明の目的は、前記した従来技術の欠点
を解消し、インナーリードボンディング工程において配
線リードを給電ライン側から切断する必要性が無く、従
ってインナーリードボンディング工程での不確実なリー
ドの切断に基づくショートの発生がパッケージ製造上原
理的に起こり得ない、高い信頼性を有するTABテープ
及びこれを用いたBGA型半導体装置を提供することに
ある。 【0015】 【課題を解決するための手段】上記目的を達成するため
本発明のBGA型半導体装置の製造方法は、テープ基材
の所定位置にボンディング用窓を形成し、そのテープ基
材上に、前記ボンディング用窓に掛け渡すように形成さ
れた複数のインナーリードを含む個別の配線リードと、
これら配線リードに電気めっきを施すための共通の給電
ラインとを備えたTABテープを形成し、前記TABテ
ープの配線リード側の面にエラストマを貼り付け、前記
エラストマを介して前記半導体チップを接着し、前記
ンナーリード半導体チップの端子電極に接続するよう
にしたBGA型半導体装置の製造方法において、電気め
っき後に、前記ボンディング用窓に掛け渡された前記イ
ンナーリードを切断することなく半導体チップの端子電
極に電気的に接続し、前記ボンディング用窓と前記共通
の給電ラインとの間で前記複数の配線リードに交差する
部分を打ち抜くことにより、前記TABテープから前記
半導体チップを搭載するための半導体装置の外形ライン
により囲まれる領域を分離すると同時に、配線リードと
給電ラインを切り離し、前記複数のインナーリードをそ
れぞれ電気的に独立させたものである(請求項1)。 【0016】 【0017】本発明の要点は、電気めっき後において配
線リードと給電ラインを切り離すべく形成されるスリッ
トが、配線リードと給電ラインとの間の配線リード上に
来るように定めて、前記複数のインナーリードをそれぞ
れ独立させたことにある。これによって、半導体チップ
の端子電極と配線リードとの接続の際、配線リードを給
電ライン側から切断する必要が無くなり、パッケージ製
造上のリードのショート発生を原理的に無くすことがで
きる。 【0018】 本発明のTABテープ又はBGA型半導
体装置においては、前記スリットが半導体装置の外形ラ
インを形成するように設けるとよい。この形態の特徴
は、TABテープの配線リードにAuめっきを施すため
の給電ラインの位置をパッケージの外側に配置したこと
にあり、これによって半導体チップの端子電極と配線リ
ードとの接続の際、配線リードを給電ライン側から切断
する必要を無くし、パッケージ製造上のショート発生を
原理的に無くすことができる点にある。 【0019】 【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。 【0020】図1は、本発明の一実施形態に係るTAB
テープ1に半導体チップ2をエラストマ20を用いて図
4(a)の如く搭載した状態を示した上面図であり、理
解を容易にするために配線リード3及び給電ライン4を
最表面に表している。 【0021】TABテープ1は、絶縁フィルムからなる
テープ基材10と、このテープ基材10上に設けられ、
半導体チップ2の端子電極たる電極パッド7と電気的に
接続される複数のインナーリード3aを含む個別の配線
リード3と、同じくテープ基材10上に設けられ、上記
配線リード3に電気めっきを施すための共通の給電ライ
ン4とを有する。また、TABテープ1は、上記複数の
インナーリード3aの存在する部分においてテープ基材
10に形成されたボンディング用窓6を有する。 【0022】上記のようにTABテープ1には、上記複
数のインナーリード3aの存在する部分においてテープ
基材10にボンディング用窓6を形成している結果、上
記複数のインナーリード3aはこのボンディング用窓6
に掛け渡されて存在している。これらの複数のインナー
リード3aは同一の幅で延在しており、従来のようにイ
ンナーリード3aの途中に切断位置となるノッチは設け
られていない。 【0023】同図1において配線リード3と給電ライン
4は、TABテープの製造工程において配線パターン1
1のAuめっき終了後、これらの配線リード3に交差す
る形で設けられるスリット5によって分断される。換言
すれば、電気めっき後において配線リード3と給電ライ
ン4を切り離すスリット5により形成される半導体装置
の外形ラインが、配線リード3と給電ライン4との間の
配線リード3上に来るように定められており、スリット
5により、複数のインナーリード3aがそれぞれ電気的
に独立な存在となるように分離されている。つまり、T
ABテープ1におけるテープ基材10の表面領域のう
ち、半導体チップ2が搭載される領域側(半導体装置の
外形ラインで囲まれるパッケージ内側)には給電ライン
4が存在しないように、配線パターン3は配置されてい
る。 【0024】図2は、インナーリードボンディング工程
におけるボンディング部分の断面で、丁度ボンディング
ツール8が電極パッド7部分に下りてボンディングが完
了した状態を示したものである。上記ボンディング用窓
6に掛け渡されたインナーリード3aは、図2に示す如
く、ボンディングツール8により、半導体チップの端子
電極たる電極パッド7に圧着されて接続される。このと
き従来ではインナーリード3aが切断されるが、本発明
ではインナーリード3aは切断されることなく電極パッ
ド7に圧着される。 【0025】即ち、従来では、図5に示すように、給電
ライン4はTABテープ1のテープ基材10の表面領域
において半導体チップ2の搭載側、つまり半導体パッケ
ージ内にまで存在している。この結果、従来では図6の
如く、丁度ボンディングツール8が電極パッド7の部分
に下りてボンディングを完了したとき、給電ライン4が
半導体パッケージ内に存在していることとなるため、ボ
ンディング時において配線リード3は確実に給電ライン
4側で切断されていなければ電気的なショートとなり、
製品としては完全に不良となってしまう。従って、その
切断をする必要があることから、切断する位置を決める
ためにリードにノッチを付ける必要がある。このノッチ
をリードに設けるためには、元になるリードの幅を広く
する必要があり、狭ピッチ化を進める上で妨げとなって
しまう。また、従来では、インナーリードボンディング
工程において配線リード3の片側(給電ライン4側)を
確実に切断するために、パッケージ端のテープ部分を治
具で固定すべくテープの固定代を確保する必要があり、
パッケージサイズを小さくする上の障害となる。 【0026】しかし、本実施形態においては、図1より
給電ライン4はパッケージ内に存在せず、配線リード3
は各々電気的に独立しているため、図2のインナーリー
ドボンディング工程においては単に電極パッド7と接合
されていれば良く、各々の配線リード3は給電ライン4
側(パッケージ外側)で切断する必要が無くなった。ま
た、切断のために各配線リード3にノッチを付ける必要
が無くなるため、リードの狭ピッチ化が可能となった。 【0027】また、図3は、既に図4(a)〜(g)で
述べた製造方法に従い、TABテープ1に半導体チップ
2をエラストマ20を用いて搭載し、さらに各配線リー
ド3と給電ライン4とをスリット5により切断し、ボン
ディング用窓6の窓越しに見える半導体チップ2の電極
パッド7と電気的に接合するインナーリードボンディン
グ工程を完了させた状態のBGA構造の半導体装置を示
したものである。インナーリード3aはインナーリード
ボンディング工程において切断される必要がないため、
CSP等小型化を図ったためにTABテープ1にテープ
の固定代が少なくなっても、インナーリード3aが接触
する危険性は本質的に存在しない。 【0028】 【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。 【0029】 本発明によれば、TABテープを用いて
構成されたBGA型半導体装置の製造方法において、電
気めっき後において配線リードと給電ラインを切り離す
べく形成されるスリットを、配線リードと給電ラインと
の間の配線リード上に来るように定めて、前記複数のイ
ンナーリードをそれぞれ独立させたので、半導体チップ
の端子電極と配線リードとの接続の際、配線リードを給
電ライン側から切断する必要が無くなり、パッケージ製
造上のリードのショート発生を原理的に無くすことがで
きる。 【0030】 また、発明によれば、TABテープを
用いて構成されたBGA型の半導体装置の製造方法にお
いて、前記スリットが半導体装置の外形ラインを形成す
るようにしたので、半導体装置内にTABテープ製造工
程で配線リードにAuめっきを施すための共通の給電ラ
インが残らない。従って、配線リードが電気的に独立な
ものとなるため、インナーリードボンディング時に配線
リードを切断する必要がなくなり、従来技術で問題にな
っていたボンディング時のリードの切断不良(不切断)
によるショート不良を原理的に無くすことができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TAB (Tape Aut).
and a BGA type semiconductor device using the tape. 2. Description of the Related Art There is a semiconductor device of a BGA (Ball Grid Array) package for performing surface mounting on a printed circuit board using solder balls. The features of this BGA type semiconductor device are:
Since electrical bonding with the printed circuit board can be performed on the entire flat surface of the package, QFP (Qu
Compared to a device connected on each side of the package, such as an ad flat package, the number of pins (multi-terminals) can be increased without reducing the pitch between terminals (leads). In particular, those using a TAB tape as a package structural material are suitable for thinning and miniaturization.
CSP (Chip Size Pa) such as BGA (trademark of Tessera, USA)
ckage) is possible. The μBGA package is a tape BGA type CSP, and has a structure in which an elastomer (low elastic resin) is interposed between the chip and the TAB tape, and the chip and the TAB tape are connected by leads formed in an S shape. .
In the μBGA technology, since an elastomer is interposed between the chip and the TAB tape, thermal stress generated between the package and the printed board can be reduced, and the life of the solder ball joint can be improved. FIG. 4 shows an assembly process for manufacturing a semiconductor device having a μBGA structure using a TAB tape. A wiring pattern 1 including wiring leads 3 and lands 12 on one surface of a tape base 10 made of an insulating film.
The elastomer 20 is adhered to the TAB tape 1 provided with No. 1 to form a TAB tape 30 with an elastomer for BGA (FIG. 4A). [0006] This TAB tape with elastomer for BGA 3
The semiconductor chip 2 is mounted at 0 (FIG. 4B).
The semiconductor chip 2 is made of an elastomer 2 as a double-sided adhesive film.
No. 0 is adhered to the TAB tape 30. Next, the inner lead 3a of the TAB tape with elastomer for BGA 30 is formed in an S shape by a bonding tool, and connected to the electrode pad 7 as a terminal electrode of the semiconductor chip 2 (FIG. 4C). That is, the bonding tool 8 (FIG. 6) cuts the notch of the inner lead 3a, further forms the inner lead 3a in an S shape, and performs bonding on the electrode pad 7 of the semiconductor chip 2 by heat and ultrasonic waves. Next, the electrode pads 7 and the leads 3a of the bonded semiconductor chip 2 are sealed with a sealing resin 40 (FIG. 4D). Then, the solder balls 50 are mounted on the lands 12 of the TAB tape 1 (FIG. 4E), and laser marking or printing is performed on the chip surface (FIG. 4F). Finally, it is cut into individual pieces by punching from a TAB tape 30 with an elastomer for BGA to obtain a μBGA package. As described above, the μBG using the TAB tape
In the A package, as one means for achieving thinness and miniaturization, a general wire bonding method is not used for electrical connection between the wiring leads 3 of the TAB tape and the electrode pads 7 of the semiconductor chip 2, and FIG. As shown in FIG. 6, a bonding window (bonding window) 6 is provided in a portion of the TAB tape located immediately above the electrode pad 7 of the semiconductor chip 2, and the portion is bridged through the inner lead 3a of the wiring lead 3 in FIG. As described above, one side of the wiring lead 3 is cut by the bonding tool 8 and directly hit the electrode pad 7 of the semiconductor chip 2 (inner lead bonding). The wiring leads of the TAB tape are generally made of Cu foil, but Au is electroplated for the above connection method. In order to perform this plating, in the manufacturing process of the TAB tape, as shown in FIG. 5, each wiring lead 3 connected to the electrode pad 7 of the semiconductor chip is connected by the power supply line 4. Further, even after the package is cut off from the TAB tape, since the power supply line exists in the package in the prior art, when connecting the terminal electrode and the wiring lead (inner lead bonding), one side of the wiring lead is used. (The power supply line side) will be short-circuited between the terminal electrodes unless it is cut securely. In order to reliably cut one side (the power supply line side) of the wiring lead, it is necessary to fix the tape portion at the package end with a jig in the inner lead bonding step. However, the package size (tape size) tends to approach the size of the chip as much as possible, which reduces the amount of tape fixing allowance and makes it difficult to securely fix and thus cut the leads during bonding. Contact (short) of the cut inner lead may occur, which may be a fatal problem in the function of the product. An object of the present invention is to solve the above-mentioned disadvantages of the prior art and eliminate the necessity of cutting the wiring leads from the power supply line side in the inner lead bonding step. An object of the present invention is to provide a highly reliable TAB tape and a BGA type semiconductor device using the same, in which short-circuiting due to cutting cannot occur in principle in package manufacturing. [0015] To achieve the above object, a method of manufacturing a BGA type semiconductor device according to the present invention comprises:
A bonding window is formed at a predetermined position, and formed on the tape base so as to extend over the bonding window.
And a separate wiring leads including a plurality of inner leads which,
A TAB tape having a common power supply line for electroplating these wiring leads is formed, and the TAB tape is formed.
Paste the elastomer on the wiring lead side of the tape
The semiconductor chip is bonded via an elastomer, and the inner leads are connected to terminal electrodes of the semiconductor chip.
In the method for manufacturing a BGA type semiconductor device according to the above , after the electroplating, the a
Terminal of the semiconductor chip without cutting the inner leads.
Electrically connected to a pole and intersects the plurality of wiring leads between the bonding window and the common power supply line
By punching portions, said from the TAB tape
Outline line of semiconductor device for mounting semiconductor chip
At the same time separating the region surrounded by, city away off the wiring lead and the power supply line, in which electrically is independently a plurality of inner leads (claim 1). The gist of the present invention is that a slit formed to separate a wiring lead from a power supply line after electroplating is determined so as to come on a wiring lead between the wiring lead and the power supply line. That is, a plurality of inner leads are made independent. This eliminates the necessity of disconnecting the wiring lead from the power supply line when connecting the terminal electrode of the semiconductor chip and the wiring lead, and it is possible in principle to eliminate the occurrence of short-circuiting of the lead during package manufacturing. [0018] In the TAB tape or the BGA type semiconductor device of the present invention, it has good when the slit is provided so as to form a contour line of a semiconductor device. The feature of this mode is that the position of the power supply line for applying Au plating to the wiring lead of the TAB tape is arranged outside the package, whereby the connection between the terminal electrode of the semiconductor chip and the wiring lead is reduced. There is no need to cut the leads from the power supply line side, and the short circuit in package manufacturing can be eliminated in principle. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment. FIG. 1 shows a TAB according to an embodiment of the present invention.
4A is a top view showing a state in which the semiconductor chip 2 is mounted on the tape 1 by using an elastomer 20 as shown in FIG. 4A, and the wiring leads 3 and the power supply lines 4 are shown on the outermost surface for easy understanding. I have. The TAB tape 1 is provided on a tape base 10 made of an insulating film and provided on the tape base 10,
Individual wiring leads 3 including a plurality of inner leads 3a electrically connected to the electrode pads 7 as terminal electrodes of the semiconductor chip 2, and the wiring leads 3 provided on the tape base 10 and subjected to electroplating And a common power supply line 4. Further, the TAB tape 1 has a bonding window 6 formed in the tape base material 10 at a portion where the plurality of inner leads 3a exist. As described above, in the TAB tape 1, the bonding window 6 is formed in the tape base 10 at the portion where the plurality of inner leads 3a are present. As a result, the plurality of inner leads 3a Window 6
Existed. The plurality of inner leads 3a extend at the same width, and a notch serving as a cutting position is not provided in the middle of the inner leads 3a as in the related art. In FIG. 1, the wiring leads 3 and the power supply lines 4 are connected to the wiring patterns 1 in the TAB tape manufacturing process.
After the completion of the Au plating, the wiring is divided by the slits 5 provided so as to intersect the wiring leads 3. In other words, the outer shape line of the semiconductor device formed by the slit 5 for separating the wiring lead 3 and the power supply line 4 after the electroplating is determined so as to come on the wiring lead 3 between the wiring lead 3 and the power supply line 4. The plurality of inner leads 3a are separated by the slits 5 so as to be electrically independent from each other. That is, T
The wiring pattern 3 is formed such that the power supply line 4 does not exist on the side of the surface area of the tape base material 10 of the AB tape 1 where the semiconductor chip 2 is mounted (inside the package surrounded by the outline of the semiconductor device). Are located. FIG. 2 is a cross-sectional view of a bonding portion in the inner lead bonding step, showing a state in which the bonding tool 8 has just descended to the electrode pad 7 and bonding has been completed. As shown in FIG. 2, the inner lead 3a laid over the bonding window 6 is connected to the electrode pad 7 which is a terminal electrode of a semiconductor chip by crimping using a bonding tool 8. At this time, the inner lead 3a is conventionally cut, but in the present invention, the inner lead 3a is crimped to the electrode pad 7 without being cut. That is, in the related art, as shown in FIG. 5, the power supply line 4 exists in the surface area of the tape base material 10 of the TAB tape 1 on the mounting side of the semiconductor chip 2, that is, in the semiconductor package. As a result, conventionally, as shown in FIG. 6, when the bonding tool 8 just goes down to the electrode pad 7 and completes the bonding, the power supply line 4 is present in the semiconductor package. If the lead 3 is not surely cut off on the power supply line 4 side, an electrical short will occur,
It is completely defective as a product. Therefore, since it is necessary to cut the lead, it is necessary to make a notch on the lead in order to determine the cutting position. In order to provide this notch in the lead, it is necessary to increase the width of the base lead, which hinders the progress of narrowing the pitch. Conventionally, in order to reliably cut one side (the power supply line 4 side) of the wiring lead 3 in the inner lead bonding step, it is necessary to secure a tape fixing margin so that the tape portion at the package end is fixed with a jig. Yes,
This is an obstacle to reducing the package size. However, in this embodiment, the power supply line 4 does not exist in the package as shown in FIG.
Are electrically independent from each other, in the inner lead bonding step shown in FIG.
There is no need to cut on the side (outside the package). Further, since it is not necessary to form a notch on each wiring lead 3 for cutting, the pitch of the leads can be reduced. FIG. 3 shows that the semiconductor chip 2 is mounted on the TAB tape 1 by using the elastomer 20 in accordance with the manufacturing method already described with reference to FIGS. 4 shows a semiconductor device having a BGA structure in a state where an inner lead bonding step of electrically cutting the semiconductor chip 2 through the slits 5 and electrically connecting to the electrode pads 7 of the semiconductor chip 2 seen through the bonding window 6 is completed. It is. Since the inner leads 3a do not need to be cut in the inner lead bonding step,
Even if the fixing margin of the TAB tape 1 is reduced due to downsizing of the CSP or the like, there is essentially no danger of the inner leads 3a coming into contact. As described above, according to the present invention, the following excellent effects can be obtained. According to the invention, in the manufacturing method of the BGA type semiconductor device constituted using the TAB tape, a slit is formed to after electroplating disconnect the wiring lead and the power supply line, the wiring lead and the power supply line And the plurality of inner leads are independent of each other, so that when connecting the terminal electrodes of the semiconductor chip and the wiring leads, it is necessary to disconnect the wiring leads from the power supply line side. Is eliminated, and the occurrence of short-circuiting of the lead in package manufacturing can be eliminated in principle. Further, according to the present invention, have you <br/> the manufacturing method of the BGA type semiconductor device constituted using <br/> the TAB tape, the outer shape line of the slit semiconductor device formed Therefore, a common power supply line for applying Au plating to wiring leads in the TAB tape manufacturing process does not remain in the semiconductor device. Therefore, since the wiring leads are electrically independent, it is not necessary to cut the wiring leads during the inner lead bonding, and the lead disconnection defect (uncut) at the time of bonding, which has been a problem in the prior art.
In principle, short-circuit failure due to the above can be eliminated.

【図面の簡単な説明】 【図1】本発明のBGA型半導体装置を、TABテープ
に半導体チップを搭載した状態で示した部分平面図であ
って、理解を容易にするため配線リード及び給電ライン
を最表面に表して示した図である。 【図2】本発明のBGA型半導体装置のインナーリード
ボンディング工程を示す断面図で、丁度ボンディングツ
ールが電極パッド部分に下りてボンディングが完了した
状態を示した図である。 【図3】本発明のBGA型半導体装置を、インナーリー
ドボンディング工程が完了した状態で示した部分平面図
であって、理解を容易にするため配線リード及び給電ラ
インを最表面に表して示した図である。 【図4】本発明で用いたBGA型半導体装置の製造工程
の一部を示した図である。 【図5】従来のBGA型半導体装置を、TABテープに
半導体チップを搭載した状態で示した部分平面図であっ
て、理解を容易にするため配線リード及び給電ラインを
最表面に表して示した図である。 【図6】従来のBGA型半導体装置のインナーリードボ
ンディング工程を示す断面図で、丁度ボンディングツー
ルが端子電極たる電極パッド部分に下りてボンディング
が完了した状態を示した図である。 【図7】従来のBGA型半導体装置を、インナーリード
ボンディング工程が完了した状態で示した部分平面図で
あって、理解を容易にするため配線リード及び給電ライ
ンを最表面に表して示した図である。 【符号の説明】 1 TABテープ 2 半導体チップ 3 配線リード 3a インナーリード 4 給電ライン 5 スリット 6 ボンディング用窓 7 電極パッド(端子電極) 8 ボンディングツール 10 テープ基材 20 エラストマ 30 BGA用エラストマ付TABテープ 40 封止樹脂 50 半田ボール
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a partial plan view showing a BGA type semiconductor device of the present invention with a semiconductor chip mounted on a TAB tape, and wiring leads and power supply lines for easy understanding. FIG. 2 is a view showing the top surface. FIG. 2 is a cross-sectional view showing an inner lead bonding step of the BGA type semiconductor device according to the present invention, showing a state where a bonding tool has just descended to an electrode pad portion and bonding has been completed. FIG. 3 is a partial plan view showing the BGA type semiconductor device of the present invention in a state where an inner lead bonding step is completed, and wiring leads and power supply lines are shown on the outermost surface for easy understanding. FIG. FIG. 4 is a diagram showing a part of the manufacturing process of the BGA type semiconductor device used in the present invention. FIG. 5 is a partial plan view showing a conventional BGA type semiconductor device with a semiconductor chip mounted on a TAB tape, in which wiring leads and power supply lines are shown on the outermost surface for easy understanding. FIG. FIG. 6 is a cross-sectional view showing an inner lead bonding step of a conventional BGA type semiconductor device, showing a state where a bonding tool has just descended to an electrode pad portion serving as a terminal electrode and bonding has been completed. FIG. 7 is a partial plan view showing a conventional BGA type semiconductor device in a state where an inner lead bonding step is completed, in which wiring leads and power supply lines are shown on the outermost surface for easy understanding. It is. [Description of Signs] 1 TAB tape 2 Semiconductor chip 3 Wiring lead 3a Inner lead 4 Power supply line 5 Slit 6 Bonding window 7 Electrode pad (terminal electrode) 8 Bonding tool 10 Tape base material 20 Elastomer 30 BTA-equipped TAB tape 40 for BGA Sealing resin 50 Solder ball

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−321157(JP,A) 特開 昭60−154536(JP,A) 特開 平8−293529(JP,A) 特開 平9−22925(JP,A) 実開 平4−99542(JP,U) 国際公開98/018162(WO,A1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-7-321157 (JP, A) JP-A-60-154536 (JP, A) JP-A 8-293529 (JP, A) JP-A 9-1997 22925 (JP, A) Hikaru 4-99542 (JP, U) WO 98/018162 (WO, A1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】 【請求項1】テープ基材の所定位置にボンディング用窓
を形成し、そのテープ基材の上に、前記ボンディング用
窓に掛け渡すように形成された複数のインナーリードを
含む個別の配線リードと、これら配線リードに電気めっ
きを施すための共通の給電ラインとを備えたTABテー
を形成し、前記TABテープの配線リード側の面にエ
ラストマを貼り付け、前記エラストマを介して半導体チ
ップを接着し、前記インナーリードを前記半導体チップ
の端子電極に接続するようにしたBGA型半導体装置の
製造方法において、電気めっき後に、前記ボンディング
用窓に掛け渡された前記インナーリードを切断すること
なく前記半導体チップの端子電極に電気的に接続し、
記ボンディング用窓と前記共通の給電ラインとの間で前
記複数の配線リードに交差する部分を打ち抜くことによ
り、前記TABテープから前記半導体チップを搭載する
ための半導体装置の外形ラインにより囲まれる領域を分
離すると同時に、配線リードと給電ラインを切り離し、
前記複数のインナーリードをそれぞれ電気的に独立させ
ことを特徴とするBGA型半導体装置の製造方法
(57) [Claims] [Claim 1] A bonding window is provided at a predetermined position on a tape base material.
Is formed on the tape substrate, and
Forming a TAB tape including individual wiring leads including a plurality of inner leads formed to extend over a window, and a common power supply line for performing electroplating on the wiring leads, and forming a wiring of the TAB tape. D on the lead side
Paste the elastomer and put the semiconductor chip through the elastomer.
Tsu bonding the flop, the BGA type semiconductor device of the inner lead was to be connected to the terminal electrodes of the semiconductor chip
In the manufacturing method , after the electroplating, the bonding may be performed.
Cutting the inner lead suspended over the window
Electrically connecting to the terminal electrodes of the semiconductor chip, and punching out portions intersecting the plurality of wiring leads between the bonding window and the common power supply line .
Mounting the semiconductor chip from the TAB tape
The area surrounded by the outline of the semiconductor device
And at the same time away, away City cut the wiring lead and the power supply line,
The plurality of inner leads are electrically independent from each other.
A method for manufacturing a BGA type semiconductor device .
JP03939699A 1999-02-18 1999-02-18 Manufacturing method of BGA type semiconductor device Expired - Fee Related JP3482900B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03939699A JP3482900B2 (en) 1999-02-18 1999-02-18 Manufacturing method of BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03939699A JP3482900B2 (en) 1999-02-18 1999-02-18 Manufacturing method of BGA type semiconductor device

Publications (2)

Publication Number Publication Date
JP2000243787A JP2000243787A (en) 2000-09-08
JP3482900B2 true JP3482900B2 (en) 2004-01-06

Family

ID=12551846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03939699A Expired - Fee Related JP3482900B2 (en) 1999-02-18 1999-02-18 Manufacturing method of BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JP3482900B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120858A1 (en) 2001-08-06 2006-04-26 Micron Technology Inc Quad flat no-lead (qfn) grid array package, methodof making and memory module and computer system including same

Also Published As

Publication number Publication date
JP2000243787A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3062192B1 (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
JP3526788B2 (en) Method for manufacturing semiconductor device
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6013944A (en) Semiconductor device in which chip electrodes are connected to terminals arranged along the periphery of an insulative board
JP2000294715A (en) Semiconductor device and method of manufacturing semiconductor device
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
KR100346899B1 (en) A Semiconductor device and a method of making the same
JP3430976B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP3482900B2 (en) Manufacturing method of BGA type semiconductor device
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3976441B2 (en) Semiconductor device
JP2000082759A (en) Method of manufacturing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JP3913397B2 (en) Manufacturing method of semiconductor device
JP2000243875A (en) Semiconductor device
JP3691790B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured by the method
JP2001077285A (en) Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same
JPH11176849A (en) Method for manufacturing semiconductor device
JP4418603B2 (en) Semiconductor device and manufacturing method thereof
JPH09246416A (en) Semiconductor device
JP3525808B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2000012621A (en) Semiconductor device and method of manufacturing the same
JPH118260A (en) Method for manufacturing resin-encapsulated semiconductor device
JP3680398B2 (en) Printed wiring board
JP2000243790A (en) TAB tape and semiconductor device using the same

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees