JP3484071B2 - Solid-state imaging device - Google Patents
Solid-state imaging deviceInfo
- Publication number
- JP3484071B2 JP3484071B2 JP07089398A JP7089398A JP3484071B2 JP 3484071 B2 JP3484071 B2 JP 3484071B2 JP 07089398 A JP07089398 A JP 07089398A JP 7089398 A JP7089398 A JP 7089398A JP 3484071 B2 JP3484071 B2 JP 3484071B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は固体撮像装置に関
し、より詳細には低電圧でも読出し可能なＣＭＯＳイメ
ージセンサに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device, and more particularly to a CMOS image sensor capable of reading even at a low voltage.
【０００２】[0002]
【従来の技術】従来、画素の内部に増幅機能を有する増
幅型ＭＯＳセンサに関する数々の技術が提案されてい
る。かかる増幅型ＭＯＳセンサは、画素数の増加やイメ
ージサイズの縮小による画素サイズの縮小に適したもの
として期待されている。2. Description of the Related Art Heretofore, various techniques regarding an amplification type MOS sensor having an amplification function inside a pixel have been proposed. Such an amplification type MOS sensor is expected to be suitable for reducing the pixel size by increasing the number of pixels or reducing the image size.
【０００３】また、増幅型ＭＯＳセンサは、ＣＣＤに比
べて低消費電力で、センサ部分と同じＣＭＯＳプロセス
を使う他の周辺回路との統合が容易であることからも、
非常に期待されている。Further, the amplification type MOS sensor consumes less power than the CCD and can be easily integrated with other peripheral circuits using the same CMOS process as the sensor part.
Highly expected.
【０００４】図１５は、上述した従来技術に係る増幅型
ＭＯＳセンサの概要構成を示した平面図である。FIG. 15 is a plan view showing a schematic configuration of the amplification type MOS sensor according to the above-mentioned conventional technique.
【０００５】図１５に示されるように、この固体撮像装
置は、多画素化されており、同一基板上に、光電変換素
子であるフォトダイオード（ＰＤ１、ＰＤ２、…）とト
ランジスタ（Ｔｒ、Ｔａ、…）が並設されて構成されて
いる。そして、光電変換素子による光電変換により発生
した信号電荷で信号電荷蓄積部の電位を変調して、その
電位により画素内部の増幅トランジスタを変調すること
で、画素内部に増幅機能をもたせている。As shown in FIG. 15, this solid-state image pickup device has a large number of pixels, and photodiodes (PD1, PD2, ...) And transistors (Tr, Ta,) which are photoelectric conversion elements are formed on the same substrate. …) Are arranged side by side. Then, the potential of the signal charge storage portion is modulated by the signal charge generated by the photoelectric conversion by the photoelectric conversion element, and the amplification transistor inside the pixel is modulated by the potential, so that the inside of the pixel has an amplification function.
【０００６】また、図１６は、ＩＥＤＭ（Ｉｎｔｅｒｎ
ａｔｉｏｎａｌ ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｍｅ
ｅｔｉｎｇ） １９９７ ｐｐ９２７−９２８に記載さ
れた、コダック社とモトローラ社が共同開発した増幅型
ＭＯＳセンサの回路図である。このＭＯＳセンサは、フ
ォトダイオード、転送ゲートと、複数個のトランジスタ
により構成されている。FIG. 16 shows an IEDM (Intern).
national Electron Device Me
eting) 1997 pp 927-928, a circuit diagram of an amplification type MOS sensor jointly developed by Kodak and Motorola. This MOS sensor is composed of a photodiode, a transfer gate, and a plurality of transistors.
【０００７】[0007]
【発明が解決しようとする課題】ところが、上述した固
体撮像装置にあっては、以下のような課題を有してい
る。However, the above-mentioned solid-state image pickup device has the following problems.
【０００８】図１７（ａ）及び（ｂ）は、ＣＣＤのフォ
トダイオード部から読み出しゲートまでの構造を示した
断面図及びポテンシャル図である。FIGS. 17A and 17B are a sectional view and a potential diagram showing the structure from the photodiode portion of the CCD to the read gate.
【０００９】図１７（ａ）に於いて、Ｐウェル１の表面
部にフォトダイオードのｐ+ 拡散層２及びＭＯＳトラン
ジスタのドレイン３が形成され、上記ｐ+ 拡散層２の下
部にはｎ型拡散層４が形成されている。また、Ｐウェル
１の表面上には絶縁膜５を介して読み出しゲート６が形
成されている。In FIG. 17A, the p + diffusion layer 2 of the photodiode and the drain 3 of the MOS transistor are formed on the surface of the P well 1, and the n type diffusion is formed below the p + diffusion layer 2. Layer 4 has been formed. A read gate 6 is formed on the surface of the P well 1 via an insulating film 5.
【００１０】このように、ＣＣＤでは、白傷暗電流を低
減するため、ｎ拡散層４で形成されたフォトダイオード
の表面を覆うｐ+ 拡散層２が形成された、サーフェイス
シールド構造（Ｓ３構造）を設けている。As described above, in the CCD, the surface shield structure (S3 structure) in which the p + diffusion layer 2 covering the surface of the photodiode formed by the n diffusion layer 4 is formed in order to reduce the white flaw dark current. Is provided.
【００１１】図１８（ａ）及び（ｂ）は、このＳ３構造
を有するＣＭＯＳイメージセンサのフォトダイオードか
ら読み出しゲートまでの断面図及びポテンシャル図であ
る。FIGS. 18A and 18B are a sectional view and a potential diagram from the photodiode to the read gate of the CMOS image sensor having the S3 structure.
【００１２】図１７（ｂ）に示されるように、ＣＣＤで
は、現状読み出し電圧が１０Ｖのため、蓄積された電荷
は破線のように全て読み出し側に転送されるが、低電圧
化された場合は実線のように積み残しが起こる。As shown in FIG. 17B, in the CCD, since the current read voltage is 10 V, all the accumulated charges are transferred to the read side as shown by the broken line, but when the voltage is lowered, Leftovers occur like the solid line.
【００１３】これに対し、図１８（ｂ）に示されるよう
に、ＣＭＯＳイメージセンサでは読み出し電圧が３．３
Ｖと低電圧のため、フォトダイオードのｎ+ 拡散層４の
影響で、フォトダイオードから蓄積された電荷の読み出
しができなくなってしまう。これは、ＣＭＯＳイメージ
センサにとっては、致命的な課題であった。On the other hand, as shown in FIG. 18B, the read voltage is 3.3 in the CMOS image sensor.
Because of the low voltage of V, the charge accumulated from the photodiode cannot be read due to the influence of the n + diffusion layer 4 of the photodiode. This is a fatal problem for the CMOS image sensor.
【００１４】この発明は、上記課題に鑑みてなされたも
のであり、ＣＭＯＳイメージセンサにとって致命的であ
る、低電圧でも蓄積された電荷を読み出し可能な固体撮
像装置を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state imaging device which is fatal to a CMOS image sensor and which can read out accumulated charges even at a low voltage.
【００１５】[0015]
【課題を解決するための手段】すなわちこの発明は、半
導体基板上に、単位セルを行列二次元状に配置して成る
撮像領域と、撮像領域の各セルからの信号を読み出す信
号走査部からなる固体撮像装置であって、上記半導体基
板の基板界面から基板深さ方向に所定距離離間された位
置に設けられて、光電変換により得られた信号電荷を蓄
積する信号蓄積領域と、上記半導体基板の表面で上記信
号蓄積部に近接して設けられるもので、上記信号蓄積部
から信号電荷を排出するＭＯＳ型トランジスタのゲート
電極と、上記半導体基板表面部で上記ゲート電極に隣接
して設けられるもので、そのチャネル方向に於いて上記
ゲート電極と重なるように突出形成されたＭＯＳ型トラ
ンジスタのドレイン領域とを具備する固体撮像装置に於
いて、上記突出形成されたドレイン領域は、上記ドレイ
ン領域から上記信号蓄積領域側へ向けてその一部が突出
された形状であることを特徴とする。That is, the present invention comprises an imaging region formed by arranging unit cells in a two-dimensional matrix on a semiconductor substrate, and a signal scanning unit for reading out a signal from each cell in the imaging region. A solid-state imaging device , comprising a signal storage region for storing signal charges obtained by photoelectric conversion, the signal storage region being provided at a position separated from the substrate interface of the semiconductor substrate in the substrate depth direction by a predetermined distance. surface intended to be arranged in proximity to the signal storage unit, and the gate electrode of the MOS transistor for discharging the signal charges from the signal storage unit, one that is provided adjacent to the gate electrode in the semiconductor substrate surface portion , at the solid-state imaging device comprising a drain region of the MOS transistor which is protruded to overlap with the gate electrode at the channel direction of its
The drain region formed by the protrusion is
Part of the signal storage area projects toward the signal storage area
It is characterized in that it has a formed shape .
【００１６】この発明の固体撮像装置にあっては、フォ
トダイオードに隣接して読み出し機能を有するＭＯＳト
ランジスタの構造に於いて、読み出し用のトランジスタ
のドレイン側のイオン注入領域をゲート電極の下方にま
で延出させる。これにより、低電圧でもＣＣＤと同様な
読み出しが可能なＣＭＯＳイメージセンサができる。In the solid-state image pickup device of the present invention, in the structure of the MOS transistor having a reading function adjacent to the photodiode, the drain side ion-implanted region of the reading transistor is extended to below the gate electrode. Extend it. As a result, a CMOS image sensor capable of performing the same reading as CCD even at a low voltage can be obtained.
【００１７】[0017]
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００１８】図１は、この発明の第１の実施の形態に係
る増幅型固体撮像装置のセルの構成を示す断面図であ
る。FIG. 1 is a sectional view showing the structure of a cell of an amplification type solid-state imaging device according to the first embodiment of the present invention.
【００１９】図１に於いて、Ｐウェル１０の表面部より
所定位置に、光を電荷に変換するフォトダイオード１１
のｎ型拡散層１２が形成されている。そして、Ｐウェル
１０の表面部には、上記ｎ型拡散層１２の上方に濃度の
高いｐ+ 拡散層で形成されたサーフェイスシールド層１
３が、そしてこのサーフェイスシールド層１３と所定距
離離間して読み出し用のトランジスタのドレイン１４
が、それぞれ形成されている。In FIG. 1, a photodiode 11 for converting light into an electric charge is provided at a predetermined position from the surface of the P well 10.
N-type diffusion layer 12 is formed. Then, on the surface portion of the P well 10, a surface shield layer 1 formed of a high concentration p + diffusion layer above the n-type diffusion layer 12 is formed.
3 and the drain 14 of the read transistor, which is separated from the surface shield layer 13 by a predetermined distance.
Are formed respectively.
【００２０】また、上記Ｐウェル１１の表面上には、フ
ォトダイオードのｎ型拡散層１２に蓄積された電荷をド
レイン１４に読み出すためのゲート１５が設けられてい
る。上記ドレイン１４は、少なくともその一部がトラン
ジスタのチャネル方向に於いてゲート１５の下方で重な
るように、突出部１７を形成して配置される。Further, on the surface of the P well 11, a gate 15 for reading out the electric charge accumulated in the n-type diffusion layer 12 of the photodiode to the drain 14 is provided. The drain 14 is arranged by forming a protrusion 17 so that at least a part thereof overlaps below the gate 15 in the channel direction of the transistor.
【００２１】図２は、図１の構成の増幅型固体撮像装置
のセルの平面図である。FIG. 2 is a plan view of a cell of the amplification type solid-state image pickup device having the configuration of FIG.
【００２２】図２に示されるように、フォトダイオード
１１に蓄積された電荷を読み出すためのゲート１５は、
ドレイン１４の一部に重なって形成されていることがわ
かる。As shown in FIG. 2, the gate 15 for reading out the charges accumulated in the photodiode 11 is
It can be seen that it is formed so as to overlap a part of the drain 14.
【００２３】図３は、読み出し用のトランジスタのドレ
イン１４側のイオン注入領域をゲート１５の下方に延出
された場合の読み出し用トランジスタの特性図である。
ここで、図中ｘはドレイン側のイオン注入領域をゲート
１５の下方に延出した距離を表している。FIG. 3 is a characteristic diagram of the read transistor when the ion implantation region on the drain 14 side of the read transistor is extended below the gate 15.
Here, x in the figure represents the distance that the ion implantation region on the drain side extends below the gate 15.
【００２４】ｘ＝０に於いてはゲート電圧を３．３Ｖに
してもオン状態にはならず、オフ状態のままであること
がわかる。これに対し、ｘ＝０．１〜０．２に設定する
ことによって、ゲート電圧３．３Ｖ以下で読み出し用ト
ランジスタをオン状態にすることができる。It can be seen that at x = 0, even if the gate voltage is 3.3 V, the gate does not turn on, but remains off. On the other hand, by setting x = 0.1 to 0.2, the read transistor can be turned on at a gate voltage of 3.3 V or less.
【００２５】したがって、ドレイン側のイオン注入領域
がゲート側に延出された長さを、上記の値に設定するこ
とにより、ＣＭＯＳで使用される電源電圧３．３Ｖ以下
に於いて読み出しトランジスタのオンとオフの動作が可
能となる。Therefore, by setting the length of the ion implantation region on the drain side extended to the gate side to the above value, the read transistor is turned on at a power supply voltage of 3.3 V or less used in CMOS. And off operation is possible.
【００２６】尚、上述した第１の実施の形態では、例え
ば、ゲート長が０．７μｍとすると、ドレイン１４とゲ
ート１５が重なる部分は０．２μｍとしている。しかし
ながら、このドレイン１４とゲート１５が重なる部分の
長さは、この値に限られず、好ましくはゲート長をＬと
した場合に２Ｌ／７以上であれば良い。In the above-described first embodiment, for example, when the gate length is 0.7 μm, the overlapping portion of the drain 14 and the gate 15 is 0.2 μm. However, the length of the portion where the drain 14 and the gate 15 overlap is not limited to this value, and is preferably 2L / 7 or more when the gate length is L.
【００２７】図４は、この発明の第２の実施の形態に係
る増幅型固体撮像装置のセルの構成を示す断面図であ
る。尚、以下に述べる実施の形態に於いて、上述した第
１の実施の形態と同じ部分には同一の参照番号を付して
説明を省略する。FIG. 4 is a sectional view showing the structure of the cell of the amplification type solid-state image pickup device according to the second embodiment of the present invention. In the embodiments described below, the same parts as those in the first embodiment described above are designated by the same reference numerals, and the description thereof will be omitted.
【００２８】この図４に示される第２の実施の形態で
は、図１に示される第１の実施の形態のセルの構造か
ら、サーフェイスシールド層１３を除いた構成となって
おり、その他の構造は図１のセルの構造と同じであるの
で説明は省略する。In the second embodiment shown in FIG. 4, the surface shield layer 13 is removed from the structure of the cell of the first embodiment shown in FIG. 1 has the same structure as the cell of FIG.
【００２９】このように、サーフェイスシールド層が設
けられなくても、基本的に第１の実施の形態と同様の効
果を得ることができる。As described above, even if the surface shield layer is not provided, basically the same effect as that of the first embodiment can be obtained.
【００３０】次に、この発明の第３の実施の形態に係る
増幅型固体撮像装置のセルの構造について説明する。Next, the structure of the cell of the amplification type solid-state image pickup device according to the third embodiment of the present invention will be described.
【００３１】図５は、この発明の第３の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。FIG. 5 is a plan view of a cell of an amplification type solid-state image pickup device according to a third embodiment of the present invention.
【００３２】図５では、上述した第１の実施の形態に於
いてドレイン１４がゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ａの
突出部１７ａは、その中央部で最も突出されるように、
ゲート下方で重なる部分が略三角形状に形成されてい
る。In FIG. 5, the shape of the portion of the drain 14 extending below the gate 15 is different from that of the first embodiment. That is, the protruding portion 17a of the drain 14a is most protruded at the center thereof,
The overlapping portion below the gate is formed in a substantially triangular shape.
【００３３】図６は、この発明の第４の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。FIG. 6 is a plan view of a cell of an amplification type solid-state image pickup device according to a fourth embodiment of the present invention.
【００３４】図６では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ｂの
突出部１７ｂは、その中央部で最も突出されるように、
ゲート下方で重なる部分の端部が略円弧状に形成されて
いる。In FIG. 6, the shape of the portion of the drain 14 extending below the gate 15 in the first embodiment is different. That is, the protruding portion 17b of the drain 14b is most protruded at the center thereof,
The ends of the overlapping portions below the gate are formed in a substantially arc shape.
【００３５】図７は、この発明の第５の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。FIG. 7 is a plan view of a cell of an amplification type solid-state image pickup device according to the fifth embodiment of the present invention.
【００３６】図７では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、トランジスタのチ
ャネル方向と直交する方向に於いて、ドレイン１４ｃの
中央部のみ突出されるように、ゲート下方で重なる部分
の突出部１７ｃが形成されている。In FIG. 7, the shape of the portion of the drain 14 extending below the gate 15 in the above-described first embodiment is different. That is, in the direction orthogonal to the channel direction of the transistor, the protruding portion 17c of the portion that overlaps below the gate is formed so that only the central portion of the drain 14c protrudes.
【００３７】図８は、この発明の第６の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。FIG. 8 is a plan view of a cell of an amplification type solid-state image pickup device according to a sixth embodiment of the present invention.
【００３８】図８では、上述した第１の実施の形態に於
いてドレイン１４のゲート１５の下方に延出された部分
の形状を異ならせている。すなわち、ドレイン１４ｄの
突出部１７ｄは、トランジスタのチャネル方向に於い
て、その端部が最も突出されるように、ゲート下方で重
なる部分が略三角形状に形成されている。In FIG. 8, the shape of the portion of the drain 14 extending below the gate 15 in the first embodiment is different. That is, in the protruding portion 17d of the drain 14d, the overlapping portion below the gate is formed in a substantially triangular shape so that the end portion thereof protrudes most in the channel direction of the transistor.
【００３９】図９は、この発明の第７の実施の形態に係
る増幅型固体撮像装置のセルの平面図である。FIG. 9 is a plan view of a cell of an amplification type solid-state imaging device according to the seventh embodiment of the present invention.
【００４０】図９では、上述した第１の実施の形態に於
いてドレイン１４、ゲート１５及び突出部１７の幅を異
ならせている。すなわち、トランジスタのチャネル方向
に於いて、ドレイン１４ｅ、ゲート１５ｅ及び突出部１
７ｅの幅は、フォトダイオード１１の幅に対して小さく
形成されている。この場合、図９に於いてフォトダイオ
ード１１の下端に近接して形成されているが、これに限
られるものではない。In FIG. 9, the widths of the drain 14, the gate 15 and the protrusion 17 in the first embodiment are different from each other. That is, in the channel direction of the transistor, the drain 14e, the gate 15e, and the protrusion 1
The width of 7e is formed smaller than the width of the photodiode 11. In this case, although it is formed close to the lower end of the photodiode 11 in FIG. 9, it is not limited to this.
【００４１】このようにフォトダイオードの層をゲート
の幅より大きく構成しても、この発明の効果を得ること
ができる。Even if the photodiode layer is formed larger than the gate width in this way, the effect of the present invention can be obtained.
【００４２】また、図９では、ゲート構造として図１の
構造を用いたが、これに限られずに、図９に於いて、上
述した図４乃至図８に示されるゲート構造を用いた場合
にも効果は充分得られる。Further, although the structure of FIG. 1 is used as the gate structure in FIG. 9, the invention is not limited to this, and when the gate structure shown in FIGS. 4 to 8 described above in FIG. 9 is used. Is also effective enough.
【００４３】次に、図１０を参照して、この固体撮像装
置の簡単な製造プロセスについて説明する。Next, with reference to FIG. 10, a simple manufacturing process of the solid-state image pickup device will be described.
【００４４】図１０（ａ）に於いて、先ずゲート電極を
形成する前に、Ｐウェル１０の表面部にＭＯＳトランジ
スタのドレイン領域のイオン注入領域１４が形成され
る。次に、図１０（ｂ）に示されるように、Ｐウェル１
０の表面上にゲート電極１５が形成される。このゲート
電極１５の形成方法としては、ポリシリコンが堆積され
て、マスクが用いられてＲＩＥ法等により切除される。In FIG. 10A, first, before forming the gate electrode, the ion implantation region 14 of the drain region of the MOS transistor is formed on the surface of the P well 10. Next, as shown in FIG.
The gate electrode 15 is formed on the surface of 0. As a method of forming the gate electrode 15 , polysilicon is deposited, and a mask is used to cut the gate electrode 15 by the RIE method or the like.
【００４５】次に、図１０（ｃ）に示されるように、Ｐ
ウェル１０の表面部から所定位置の深さに、ｎ型拡散層
から成るフォトダイオード層１２が形成される。次い
で、図１０（ｄ）に示されるように、フォトダイオード
層１２の上方に、サーフェイスシールド層１３が形成さ
れる。Next, as shown in FIG. 10 (c), P
A photodiode layer 12 made of an n-type diffusion layer is formed at a predetermined depth from the surface of the well 10. Next, as shown in FIG. 10D, the surface shield layer 13 is formed above the photodiode layer 12.
【００４６】この発明の場合、このサーフェイスシール
ド層を除いても同様の効果を得ることができる。In the case of the present invention, the same effect can be obtained without the surface shield layer.
【００４７】図１１は、この発明の第８の実施の形態に
係る増幅型固体撮像装置のセルの平面図である。FIG. 11 is a plan view of a cell of an amplification type solid-state image pickup device according to the eighth embodiment of the present invention.
【００４８】図１１では、上述した図２の第１の実施の
形態に於いて、ドレイン１４′から延出形成された部分
の端部が、円弧状に形成された突出部１７′が用いられ
ている。その他の部分は、上述した第１の実施の形態と
同じである。In FIG. 11, in the above-described first embodiment of FIG. 2, a projecting portion 17 'in which the end portion of the portion extended from the drain 14' is formed in an arc shape is used. ing. Other parts are the same as those in the first embodiment described above.
【００４９】図１２は、この発明の第９の実施の形態に
係る増幅型固体撮像装置のセルの平面図である。FIG. 12 is a plan view of a cell of an amplification type solid-state image pickup device according to the ninth embodiment of the present invention.
【００５０】図１２では、上述した図５の第３の実施の
形態に於いて、端部が円弧状に形成された突出部１７
ａ′が用いられている。その他の部分は、上述した第３
の実施の形態に準じる。In FIG. 12, in the above-described third embodiment of FIG. 5, the protruding portion 17 whose end portion is formed in an arc shape.
a'is used. The other part is the above-mentioned third
According to the embodiment of.
【００５１】図１３は、この発明の第１０の実施の形態
に係る増幅型固体撮像装置のセルの平面図である。FIG. 13 is a plan view of a cell of an amplification type solid-state imaging device according to the tenth embodiment of the present invention.
【００５２】図１３では、上述した図７の第５の実施の
形態に於いて、突出部の端部の形状が円弧状に形成され
て突出部１７ｃ′とされている。その他の部分は、上述
した第５の実施の形態に準ずる。In FIG. 13, in the above-described fifth embodiment of FIG. 7, the shape of the end portion of the protruding portion is formed into an arc shape to form a protruding portion 17c '. The other parts are based on the above-described fifth embodiment.
【００５３】図１４は、この発明の第１１の実施の形態
に係る増幅型固体撮像装置のセルの平面図である。FIG. 14 is a plan view of a cell of an amplification type solid-state image pickup device according to the eleventh embodiment of the present invention.
【００５４】図１４では、上述した図８の第６の実施の
形態に於いて、突出部の端部の形状が円弧状に形成され
て突出部１７ｄ′とされている。その他の部分は、上述
した第６の実施の形態に準ずる。In FIG. 14, in the sixth embodiment of FIG. 8 described above, the shape of the end of the projecting portion is arcuate to form a projecting portion 17d '. The other parts are based on the sixth embodiment described above.
【００５５】以上、第８乃至第１１の実施の形態に於い
て、この発明の効果を得ることができる。加えて、突出
部の端部を円弧状に形成したことにより、高電界集中に
よる各画素それぞれの特性バラツキを抑制することも可
能である。As described above, the effects of the present invention can be obtained in the eighth to eleventh embodiments. In addition, by forming the end portion of the protruding portion in an arc shape, it is possible to suppress the characteristic variation of each pixel due to high electric field concentration.
【００５６】[0056]
【発明の効果】以上のようにこの発明によれば、ＣＭＯ
Ｓイメージセンサにとって致命的である、低電圧でも蓄
積された電荷を読み出し可能な固体撮像装置を提供する
ことができる。As described above, according to the present invention, the CMO
It is possible to provide a solid-state imaging device that is fatal to an S image sensor and can read out accumulated charges even at a low voltage.
【図１】この発明の第１の実施の形態に係る増幅型固体
撮像装置のセルの構成を示す断面図である。FIG. 1 is a cross-sectional view showing a configuration of a cell of an amplification type solid-state imaging device according to a first embodiment of the present invention.
【図２】図１の構成の増幅型固体撮像装置のセルの平面
図である。FIG. 2 is a plan view of a cell of the amplification type solid-state imaging device having the configuration of FIG.
【図３】読み出し用のトランジスタのドレイン１４側の
イオン注入領域をゲート１５の下方に延出された場合の
読み出し用トランジスタの特性図である。FIG. 3 is a characteristic diagram of the read transistor in the case where the ion implantation region on the drain 14 side of the read transistor is extended below the gate 15.
【図４】読み出し用のトランジスタのドレイン１４側の
イオン注入領域をゲート１５の下方に延出された場合の
読み出し用トランジスタの特性図である。FIG. 4 is a characteristic diagram of the read transistor in the case where the ion implantation region on the drain 14 side of the read transistor is extended below the gate 15.
【図５】この発明の第３の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。FIG. 5 is a plan view of a cell of an amplification type solid-state imaging device according to a third embodiment of the present invention.
【図６】この発明の第４の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。FIG. 6 is a plan view of a cell of an amplification type solid-state imaging device according to a fourth embodiment of the present invention.
【図７】この発明の第５の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。FIG. 7 is a plan view of a cell of an amplification type solid-state imaging device according to a fifth embodiment of the present invention.
【図８】この発明の第６の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。FIG. 8 is a plan view of a cell of an amplification type solid-state imaging device according to a sixth embodiment of the present invention.
【図９】この発明の第７の実施の形態に係る増幅型固体
撮像装置のセルの平面図である。FIG. 9 is a plan view of a cell of an amplification type solid-state imaging device according to a seventh embodiment of the present invention.
【図１０】この発明の固体撮像装置の簡単な製造プロセ
スについて説明する工程図である。FIG. 10 is a process chart for explaining a simple manufacturing process of the solid-state imaging device of the present invention.
【図１１】この発明の第８の実施の形態に係る増幅型固
体撮像装置のセルの平面図である。FIG. 11 is a plan view of a cell of an amplification type solid-state imaging device according to an eighth embodiment of the present invention.
【図１２】この発明の第９の実施の形態に係る増幅型固
体撮像装置のセルの平面図である。FIG. 12 is a plan view of a cell of an amplification type solid-state imaging device according to a ninth embodiment of the present invention.
【図１３】この発明の第１０の実施の形態に係る増幅型
固体撮像装置のセルの平面図である。FIG. 13 is a plan view of a cell of an amplification type solid-state imaging device according to a tenth embodiment of the present invention.
【図１４】この発明の第１１の実施の形態に係る増幅型
固体撮像装置のセルの平面図である。FIG. 14 is a plan view of a cell of an amplification type solid-state imaging device according to an eleventh embodiment of the present invention.
【図１５】従来技術に係る増幅型ＭＯＳセンサの概要構
成を示した平面図である。FIG. 15 is a plan view showing a schematic configuration of an amplification type MOS sensor according to a conventional technique.
【図１６】ＩＥＤＭ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅ
ｌｅｃｔｒｏｎ ＤｅｖｉｃｅＭｅｅｔｉｎｇ） １９
９７ ｐｐ９２７−９２８に記載された、コダック社と
モトローラ社が共同開発した増幅型ＭＯＳセンサの回路
図である。FIG. 16: IEDM (International E)
electron Device Meeting) 19
It is a circuit diagram of the amplification type MOS sensor jointly developed by Kodak and Motorola described in 97 pp927-928.
【図１７】ＣＣＤのフォトダイオード部から読み出しゲ
ートまでの構造を示したもので、（ａ）は断面図、
（ｂ）はポテンシャル図である。FIG. 17 shows a structure from a photodiode portion of a CCD to a readout gate, (a) is a sectional view,
(B) is a potential diagram.
【図１８】サーフェイスシールド構造（Ｓ３構造）を設
けている。Ｓ３構造を有するＣＭＯＳイメージセンサの
フォトダイオードから読み出しゲートまでの構造を示し
たもので、（ａ）は断面図、（ｂ）はポテンシャル図で
ある。FIG. 18 is provided with a surface shield structure (S3 structure). The structure from the photodiode to the readout gate of the CMOS image sensor having the S3 structure is shown, (a) is a sectional view and (b) is a potential diagram.
１０ Ｐウェル、
１１ フォトダイオード、
１２ ｎ型拡散層（フォトダイオード層）、
１３ サーフェイスシールド層、
１４、１４ａ〜１４ｅ、１４′、１４ａ′〜１４ｄ′
ドレイン、
１５ ゲート、
１７、１７ａ〜１７ｅ、１７′、１７ａ′〜１７ｄ′
突出部。Reference Signs List 10 P well, 11 photodiode, 12 n-type diffusion layer (photodiode layer), 13 surface shield layer, 14, 14a to 14e, 14 ', 14a' to 14d '
Drain, 15 gate, 17, 17a to 17e, 17 ', 17a' to 17d '
Protrusion.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 鉄也 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 成瀬 宏 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 猪熊 英幹 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 柴田 英紀 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 塩山 善之 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 眞壁 晃 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 安部 征吾 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 野町 映子 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (72)発明者 山下 浩史 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 堀 幹子 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 平１−14958（ＪＰ，Ａ) 特開 平４−266063（ＪＰ，Ａ) 特開 平５−114608（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 - 27/148 H01L 21/336 H01L 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuya Yamaguchi 1 Komukai Toshiba Town, Saiwai-ku, Kawasaki City, Kanagawa Prefecture Toshiba Research and Development Center (72) Inventor Hiroshi Naruse Komukai Toshiba-cho, Kawasaki City, Kanagawa Prefecture No. 1 in Toshiba Tamagawa Plant (72) Inventor Hidemitsu Inokuma Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa No. 1 Inside Tamagawa Plant, Toshiba (72) Inventor Hideki Shibata Komukai-Toshiba, Kawasaki-shi, Kanagawa Town No. 1 in the Toshiba Tamagawa Plant, Inc. (72) Inventor Yoshiyuki Shioyama Komukai, Saiwai-ku, Kawasaki, Kanagawa Prefecture No. 1 in Toshiba Town No. 1 in the Toshiba Tamagawa Plant, Toshiba, Inc. TOSHIBA-Cho 1 TOSHIBA TAMARAGAWA CO., LTD. (72) Inventor Seigo Abe 1 Komukai TOSHIBA-CHI 1 Komukai-Toshiba-cho, Kawasaki, Kanagawa (72) Inventor Eiko Nomachi 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Toshiba Tamagawa Plant Co., Ltd. (72) Inventor Hiroshi Yamashita 1 Komukai-shi Toshiba-cho, Kawasaki-shi, Kanagawa Toshiba Research Co., Ltd. In the development center (72) Inventor Mikiko Hori 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Inside the Tamagawa factory, Toshiba Corporation (56) Reference JP-A-1-14958 (JP, A) JP-A-4-266063 (JP, A) JP 5-114608 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 27/14-27/148 H01L 21/336 H01L 29/784
Claims (5)
状に配置して成る撮像領域と、撮像領域の各セルからの
信号を読み出す信号走査部からなる固体撮像装置であっ
て、 上記半導体基板の基板界面から基板深さ方向に所定距離
離間された位置に設けられて、光電変換により得られた
信号電荷を蓄積する信号蓄積領域と、 上記半導体基板の表面で上記信号蓄積部に近接して設け
られるもので、上記信号蓄積部から信号電荷を排出する
ＭＯＳ型トランジスタのゲート電極と、 上記半導体基板表面部で上記ゲート電極に隣接して設け
られるもので、そのチャネル方向に於いて上記ゲート電
極と重なるように突出形成されたＭＯＳ型トランジスタ
のドレイン領域とを具備する固体撮像装置に於いて、 上記突出形成されたドレイン領域は、上記ドレイン領域
から上記信号蓄積領域側へ向けてその一部が突出された
形状であることを特徴とする固体撮像装置。1. A solid-state image pickup device comprising: an image pickup region formed by arranging unit cells in a matrix two-dimensionally on a semiconductor substrate; and a signal scanning unit for reading out a signal from each cell in the image pickup region. A signal storage region that is provided at a predetermined distance in the substrate depth direction from the substrate interface in the substrate depth direction and stores signal charges obtained by photoelectric conversion, and a surface of the semiconductor substrate that is close to the signal storage unit. The gate electrode of the MOS transistor for discharging the signal charge from the signal storage portion and the gate electrode on the surface portion of the semiconductor substrate adjacent to the gate electrode, and the gate in the channel direction. In a solid-state imaging device comprising a MOS transistor drain region formed so as to overlap an electrode, the protrusion formed drain region may be the drain region. The solid-state imaging device, characterized in that the emission region is a shape a part of which protrudes toward the signal storage region side.
角形状であることを特徴とする請求項１に記載の固体撮
像装置。2. The solid-state imaging device according to claim 1, wherein the protruding drain region has a triangular shape.
角形状であることを特徴とする請求項１に記載の固体撮
像装置。 3. The protruding drain region has four
The solid-state imaging device according to claim 1, wherein the solid-state imaging device has a rectangular shape.
Image device.
記ゲート電極と重なるように突出形成された部分の長さ
が、少なくとも０．２μｍであることを特徴とする請求
項１に記載の固体撮像装置。 4. The drain region formed by the protrusion is formed on the upper surface.
The length of the part that is formed so as to overlap the gate electrode
Is at least 0.2 μm.
Item 2. The solid-state imaging device according to item 1.
記ゲート電極と重なるように突出形成された部分の長さ
が、上記ゲート電極のゲート長Ｌに対して２Ｌ／７以上
であることを特徴とする請求項１に記載の固体撮像装
置。 5. The drain region formed by the protrusion is formed on the upper surface.
The length of the part that is formed so as to overlap the gate electrode
Is 2L / 7 or more with respect to the gate length L of the gate electrode
The solid-state imaging device according to claim 1, wherein
Place
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07089398A JP3484071B2 (en) | 1998-03-19 | 1998-03-19 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07089398A JP3484071B2 (en) | 1998-03-19 | 1998-03-19 | Solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274458A JPH11274458A (en) | 1999-10-08 |
| JP3484071B2 true JP3484071B2 (en) | 2004-01-06 |
Family
ID=13444674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07089398A Expired - Fee Related JP3484071B2 (en) | 1998-03-19 | 1998-03-19 | Solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484071B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3934827B2 (en) | 1999-06-30 | 2007-06-20 | 株式会社東芝 | Solid-state imaging device |
| KR100431749B1 (en) * | 2001-10-31 | 2004-05-17 | 주식회사 하이닉스반도체 | Image sensor |
| JP3795843B2 (en) | 2002-08-01 | 2006-07-12 | 富士通株式会社 | Semiconductor photo detector |
| JP4281375B2 (en) | 2003-02-19 | 2009-06-17 | ソニー株式会社 | CMOS solid-state imaging device and driving method thereof |
| JP4578792B2 (en) * | 2003-09-26 | 2010-11-10 | 富士通セミコンダクター株式会社 | Solid-state imaging device |
| JP2007035674A (en) * | 2005-07-22 | 2007-02-08 | Nikon Corp | Solid-state imaging device |
| KR100776147B1 (en) * | 2006-05-04 | 2007-11-15 | 매그나칩 반도체 유한회사 | Image sensor with extended pixel dynamic range by integrating the transport gate with potential wells |
| JP5246218B2 (en) * | 2010-07-26 | 2013-07-24 | 富士通セミコンダクター株式会社 | Method for manufacturing solid-state imaging device |
-
1998
- 1998-03-19 JP JP07089398A patent/JP3484071B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274458A (en) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3403061B2 (en) | Solid-state imaging device | |
| JP5224633B2 (en) | Manufacturing method of semiconductor device | |
| CN101452942B (en) | Solid-state imaging device and camera | |
| US7696597B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| US6897519B1 (en) | Tunneling floating gate APS pixel | |
| JP3219036B2 (en) | Solid-state imaging device | |
| JPH11274450A (en) | Solid-state imaging device | |
| JP3727639B2 (en) | Solid-state imaging device | |
| JP2003031787A (en) | Solid-state imaging device and driving method thereof | |
| US7514733B2 (en) | CMOS image device and local impurity region and method of manufacturing the same | |
| JPH11307752A (en) | Solid-state imaging device | |
| JP2002100754A (en) | Solid-state imaging device | |
| JP3484071B2 (en) | Solid-state imaging device | |
| JP2008166607A (en) | Solid-state imaging device and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JPH11274457A (en) | Solid-state imaging device | |
| US6653164B2 (en) | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus | |
| JP2000031451A (en) | Solid-state imaging device and method of manufacturing the same | |
| JP2004312039A (en) | Photoelectric conversion element | |
| US7432543B2 (en) | Image sensor pixel having photodiode with indium pinning layer | |
| JP3445502B2 (en) | Solid-state imaging device | |
| JP3248225B2 (en) | Method for manufacturing solid-state imaging device | |
| JP3477039B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3406832B2 (en) | Solid-state imaging device | |
| JP4561328B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3523057B2 (en) | Solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |