JP3493833B2 - 半導体素子搭載用プラスチックパッケージおよびその製造方法 - Google Patents
半導体素子搭載用プラスチックパッケージおよびその製造方法Info
- Publication number
- JP3493833B2 JP3493833B2 JP26160795A JP26160795A JP3493833B2 JP 3493833 B2 JP3493833 B2 JP 3493833B2 JP 26160795 A JP26160795 A JP 26160795A JP 26160795 A JP26160795 A JP 26160795A JP 3493833 B2 JP3493833 B2 JP 3493833B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- plastic package
- semiconductor element
- copper
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
するプラスチックパッケージに関し、特に、大型半導体
素子の動作時に発生する熱をパッケージ系外に放散する
放熱基板付プラスチックパッケージおよびその製造方法
に関する。
するプラスチックパッケージに関し、特に、大型半導体
素子の動作時に発生する熱をパッケージ系外に放散する
放熱基板付プラスチックパッケージおよびその製造方法
に関する。
【０００２】
【従来の技術】従来の半導体素子を搭載する半導体素子
搭載用基板の材質はプラスチックまたはセラミックスで
ある。これらの材料のうち、加工が容易であり比較的安
価であるため、プラスチックが広く使用されている。し
かし、プラスチック材料は熱伝導性がセラミックス材料
に比べ悪いため、発熱量の大きい半導体素子を搭載する
基板としては十分ではなかった。そこで、上記欠点を改
善するため、半導体素子を直接搭載する部分に金属板を
接合した構造からなる半導体素子搭載用プラスチックパ
ッケージが、「ＶＬＳＩパッケージング技術（下）」、
２０９頁、発行所日経ＢＰ社や特公平７−４６７１０号
公報に開示されており、従来から使用されている。
搭載用基板の材質はプラスチックまたはセラミックスで
ある。これらの材料のうち、加工が容易であり比較的安
価であるため、プラスチックが広く使用されている。し
かし、プラスチック材料は熱伝導性がセラミックス材料
に比べ悪いため、発熱量の大きい半導体素子を搭載する
基板としては十分ではなかった。そこで、上記欠点を改
善するため、半導体素子を直接搭載する部分に金属板を
接合した構造からなる半導体素子搭載用プラスチックパ
ッケージが、「ＶＬＳＩパッケージング技術（下）」、
２０９頁、発行所日経ＢＰ社や特公平７−４６７１０号
公報に開示されており、従来から使用されている。
【０００３】図５は、半導体素子搭載部に銅または銅合
金の放熱基板を使用した従来の半導体素子搭載用プラス
チックパッケージの断面図である。
金の放熱基板を使用した従来の半導体素子搭載用プラス
チックパッケージの断面図である。
【０００４】図５を参照して、プラスチックパッケージ
本体１０１はＢＴ（ビスマレイミド−トリアジン）レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体１０１上にシリコー
ン系接着剤１０７を介在させて、放熱基板１０３が設け
られている。放熱基板１０３は銅または銅合金を主成分
とする金属からなる。放熱基板１０３上には、シリコー
ン系接着剤１０７を介在させて、放熱フィン１０２が設
けられている。放熱フィン１０２はアルミニウムを主成
分とする金属からなる。放熱基板１０３の下に、エポキ
シ系接着剤１０８を介在させて、半導体素子１０９が設
けられている。半導体素子１０９はエポキシ系接着剤１
０８によって固定されている。半導体素子１０９はボン
ディングワイヤ１０５からプラスチックパッケージ本体
１０１の銅配線を通じて金属製ピン１０４と電気的に接
続されている。半導体素子１０９を外気に対して気密封
止するため、金属製リッド１０６がプラスチックパッケ
ージ本体１０１に接するように設けられている。
本体１０１はＢＴ（ビスマレイミド−トリアジン）レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体１０１上にシリコー
ン系接着剤１０７を介在させて、放熱基板１０３が設け
られている。放熱基板１０３は銅または銅合金を主成分
とする金属からなる。放熱基板１０３上には、シリコー
ン系接着剤１０７を介在させて、放熱フィン１０２が設
けられている。放熱フィン１０２はアルミニウムを主成
分とする金属からなる。放熱基板１０３の下に、エポキ
シ系接着剤１０８を介在させて、半導体素子１０９が設
けられている。半導体素子１０９はエポキシ系接着剤１
０８によって固定されている。半導体素子１０９はボン
ディングワイヤ１０５からプラスチックパッケージ本体
１０１の銅配線を通じて金属製ピン１０４と電気的に接
続されている。半導体素子１０９を外気に対して気密封
止するため、金属製リッド１０６がプラスチックパッケ
ージ本体１０１に接するように設けられている。
【０００５】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子１０９の
動作時に発生した熱は、エポキシ系接着剤１０８を経由
して、放熱基板１０３、シリコーン系接着剤１０７を経
由して放熱フィン１０２へと伝わる。放熱フィン１０２
へ伝わった熱は、放熱フィン１０２から大気中へ放散さ
れる。このようにして、半導体素子１０９から発生した
熱は除去される。
ラスチックパッケージにおいては、半導体素子１０９の
動作時に発生した熱は、エポキシ系接着剤１０８を経由
して、放熱基板１０３、シリコーン系接着剤１０７を経
由して放熱フィン１０２へと伝わる。放熱フィン１０２
へ伝わった熱は、放熱フィン１０２から大気中へ放散さ
れる。このようにして、半導体素子１０９から発生した
熱は除去される。
【０００６】近年、半導体素子搭載用プラスチックパッ
ケージにおいては、高密度配線技術、信頼性、信
号の応答速度、の３点が向上してきた。また、半導体素
子搭載用プラスチックパッケージは半導体素子搭載用セ
ラミックパッケージに比べ加工が容易であり比較的安価
である。そのため、従来のセラミックパッケージと同様
に、高集積、高密度、高速の大型半導体素子をプラスチ
ックパッケージに搭載することが検討されている。
ケージにおいては、高密度配線技術、信頼性、信
号の応答速度、の３点が向上してきた。また、半導体素
子搭載用プラスチックパッケージは半導体素子搭載用セ
ラミックパッケージに比べ加工が容易であり比較的安価
である。そのため、従来のセラミックパッケージと同様
に、高集積、高密度、高速の大型半導体素子をプラスチ
ックパッケージに搭載することが検討されている。
【０００７】このような、半導体素子の大型化に伴い、
図５で示す従来の半導体素子搭載用プラスチックパッケ
ージではある問題が生じてきた。
図５で示す従来の半導体素子搭載用プラスチックパッケ
ージではある問題が生じてきた。
【０００８】大型半導体素子、特に、平面積が７ｍｍ×
７ｍｍより大きい半導体素子を搭載したときには、大型
半導体素子から大量に熱が発生する。ここで、放熱基板
１０３（たとえば銅）の熱膨張係数が１７×１０-6／℃
であるのに対し、半導体素子１０９（たとえばシリコ
ン）の熱膨張係数は４．２×１０-6／℃であるので、放
熱基板１０３と半導体素子１０９の熱膨張差が大きい。
その結果、半導体素子１０９と放熱基板１０３との界面
に熱膨張差による応力がかかり、これらの面の接合の信
頼性が低下する。より具体的には、半導体素子１０９を
放熱基板１０３に銀フィラー入りエポキシ接着剤等を介
在させて接合搭載した場合、半導体素子１０９の動作時
に発生する熱が放熱基板１０３に繰返し印加される。そ
の結果、半導体素子１０９と放熱基板１０３との界面に
繰返し応力がかかる。その応力によって、半導体素子１
０９とシリコーン系接着剤１０８との界面または放熱基
板１０３とシリコーン系接着剤１０８との界面に剥離が
生じる。すると、半導体素子１０９から放熱基板１０３
へ熱が伝わりにくくなり、パッケージ系外へ熱放散がで
きず、半導体素子１０９が正常に動作しなくなるという
問題が発生する。
７ｍｍより大きい半導体素子を搭載したときには、大型
半導体素子から大量に熱が発生する。ここで、放熱基板
１０３（たとえば銅）の熱膨張係数が１７×１０-6／℃
であるのに対し、半導体素子１０９（たとえばシリコ
ン）の熱膨張係数は４．２×１０-6／℃であるので、放
熱基板１０３と半導体素子１０９の熱膨張差が大きい。
その結果、半導体素子１０９と放熱基板１０３との界面
に熱膨張差による応力がかかり、これらの面の接合の信
頼性が低下する。より具体的には、半導体素子１０９を
放熱基板１０３に銀フィラー入りエポキシ接着剤等を介
在させて接合搭載した場合、半導体素子１０９の動作時
に発生する熱が放熱基板１０３に繰返し印加される。そ
の結果、半導体素子１０９と放熱基板１０３との界面に
繰返し応力がかかる。その応力によって、半導体素子１
０９とシリコーン系接着剤１０８との界面または放熱基
板１０３とシリコーン系接着剤１０８との界面に剥離が
生じる。すると、半導体素子１０９から放熱基板１０３
へ熱が伝わりにくくなり、パッケージ系外へ熱放散がで
きず、半導体素子１０９が正常に動作しなくなるという
問題が発生する。
【０００９】
【発明が解決しようとする課題】そこで、上記の問題を
解決するために、上記の銅または銅合金を主成分とする
放熱基板を他の合金に代替した半導体素子搭載用プラス
チックパッケージが特開平５−２１１２４８号公報に開
示されている。
解決するために、上記の銅または銅合金を主成分とする
放熱基板を他の合金に代替した半導体素子搭載用プラス
チックパッケージが特開平５−２１１２４８号公報に開
示されている。
【００１０】図６は、上記公報によって開示された半導
体素子搭載用プラスチックパッケージの断面図である。
体素子搭載用プラスチックパッケージの断面図である。
【００１１】図６を参照して、プラスチックパッケージ
本体２０１はＢＴ（ビスマレイミド−トリアジン）レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体２０１上には、シリ
コーン系接着剤２０７を介在させて、放熱基板２０３が
設けられている。放熱基板２０３は銅−タングステン、
銅−モリブデンおよび銅−タングステン−モリブデンの
いずれかを主成分とする複合金属からなる。放熱基板２
０３の下に、エポキシ系接着剤２０８を介在させて、半
導体素子２０９が設けられている。半導体素子２０９は
エポキシ系接着剤２０８によって固定されている。半導
体素子２０９はボンディングワイヤ２０５からプラスチ
ックパッケージ本体２０１の銅配線を通じて金属製ピン
２０４と電気的に接続されている。半導体素子２０９を
外気に対して気密封止するため、金属製リッド２０６が
プラスチックパッケージ本体２０１に接するように設け
られている。
本体２０１はＢＴ（ビスマレイミド−トリアジン）レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体２０１上には、シリ
コーン系接着剤２０７を介在させて、放熱基板２０３が
設けられている。放熱基板２０３は銅−タングステン、
銅−モリブデンおよび銅−タングステン−モリブデンの
いずれかを主成分とする複合金属からなる。放熱基板２
０３の下に、エポキシ系接着剤２０８を介在させて、半
導体素子２０９が設けられている。半導体素子２０９は
エポキシ系接着剤２０８によって固定されている。半導
体素子２０９はボンディングワイヤ２０５からプラスチ
ックパッケージ本体２０１の銅配線を通じて金属製ピン
２０４と電気的に接続されている。半導体素子２０９を
外気に対して気密封止するため、金属製リッド２０６が
プラスチックパッケージ本体２０１に接するように設け
られている。
【００１２】この半導体素子搭載用プラスチックパッケ
ージと図５で示す半導体素子搭載用プラスチックパッケ
ージとの構成の違いは、図６において、放熱基板２０３
が第１放熱基板２０３ａと第２放熱基板２０３ｂとから
構成されている点である。第１放熱基板２０３ａはプラ
スチックパッケージ本体２０１と接合される。また、第
２放熱基板２０３ｂは半導体素子２０９と接合される。
第１放熱基板２０３ａは銅を９５重量％以上含む銅もし
くは銅合金または溶浸法により作られた、銅を４０〜７
０重量％含む銅−タングステン合金もしくは銅−モリブ
デン合金を主成分とする。また、第２放熱基板２０３ｂ
は溶浸法により作られた、銅を５〜２５重量％含む銅−
タングステンまたは銅−モリブデン合金を主成分とす
る。
ージと図５で示す半導体素子搭載用プラスチックパッケ
ージとの構成の違いは、図６において、放熱基板２０３
が第１放熱基板２０３ａと第２放熱基板２０３ｂとから
構成されている点である。第１放熱基板２０３ａはプラ
スチックパッケージ本体２０１と接合される。また、第
２放熱基板２０３ｂは半導体素子２０９と接合される。
第１放熱基板２０３ａは銅を９５重量％以上含む銅もし
くは銅合金または溶浸法により作られた、銅を４０〜７
０重量％含む銅−タングステン合金もしくは銅−モリブ
デン合金を主成分とする。また、第２放熱基板２０３ｂ
は溶浸法により作られた、銅を５〜２５重量％含む銅−
タングステンまたは銅−モリブデン合金を主成分とす
る。
【００１３】このように構成された放熱基板を有する半
導体素子搭載用プラスチックパッケージにおいては、第
２放熱基板２０３ｂの熱膨張係数が７．０×１０-6／℃
であるのに対して、半導体素子２０９（たとえばシリコ
ン）の熱膨張係数は４．２×１０-6／℃であるので、第
２放熱基板２０３ｂと半導体素子２０９の熱膨張差が小
さい。そのため、熱膨張差の問題は解決される。
導体素子搭載用プラスチックパッケージにおいては、第
２放熱基板２０３ｂの熱膨張係数が７．０×１０-6／℃
であるのに対して、半導体素子２０９（たとえばシリコ
ン）の熱膨張係数は４．２×１０-6／℃であるので、第
２放熱基板２０３ｂと半導体素子２０９の熱膨張差が小
さい。そのため、熱膨張差の問題は解決される。
【００１４】次に、上記公報に開示された放熱基板２０
３の製造方法について説明する。図７、図８は放熱基板
２０３の製造工程を示す斜視図である。
３の製造方法について説明する。図７、図８は放熱基板
２０３の製造工程を示す斜視図である。
【００１５】図７を参照して、プラスチックパッケージ
本体との接合箇所に用いる第１放熱基板２０３ａとなる
中空枠体２１０は銅−モリブデン粉末焼結体であり、銅
溶浸時に４０重量％の銅を含有するように焼結された多
孔体である。半導体素子搭載部に、たとえば用いる第２
放熱基板２０３ｂとなる平板２１１はタングステン粉末
焼結体であり、銅溶浸時に、たとえば１５重量％の銅を
含有するように焼結された多孔体である。この平板２１
１を中空枠体２１０の中に嵌め込み、両方の多孔体を充
填するに足る重量の銅板を重ね、水素雰囲気中で１２０
０℃に加熱し、銅を融解して多孔体の孔に溶浸させる。
次に両面を研磨し、外周を所定の形状に加工後ニッケ
ル、金めっきを施す。以上の工程によって、外寸２５ｍ
ｍ×２５ｍｍ×３．０ｍｍで、外周部が銅：モリブデン
＝４０：６０（重量比）の第１放熱基板２０３ａで、内
部が銅：タングステン＝１５：８５（重量比）の第２放
熱基板２０３ｂからなる放熱基板２０３を得ることがで
きる。
本体との接合箇所に用いる第１放熱基板２０３ａとなる
中空枠体２１０は銅−モリブデン粉末焼結体であり、銅
溶浸時に４０重量％の銅を含有するように焼結された多
孔体である。半導体素子搭載部に、たとえば用いる第２
放熱基板２０３ｂとなる平板２１１はタングステン粉末
焼結体であり、銅溶浸時に、たとえば１５重量％の銅を
含有するように焼結された多孔体である。この平板２１
１を中空枠体２１０の中に嵌め込み、両方の多孔体を充
填するに足る重量の銅板を重ね、水素雰囲気中で１２０
０℃に加熱し、銅を融解して多孔体の孔に溶浸させる。
次に両面を研磨し、外周を所定の形状に加工後ニッケ
ル、金めっきを施す。以上の工程によって、外寸２５ｍ
ｍ×２５ｍｍ×３．０ｍｍで、外周部が銅：モリブデン
＝４０：６０（重量比）の第１放熱基板２０３ａで、内
部が銅：タングステン＝１５：８５（重量比）の第２放
熱基板２０３ｂからなる放熱基板２０３を得ることがで
きる。
【００１６】以上のように、この放熱基板２０３の製造
工程において、図７、図８で示す接合一体化工程が必要
であり、工程の煩雑化による製造コストの上昇は避けら
れないという問題があった。
工程において、図７、図８で示す接合一体化工程が必要
であり、工程の煩雑化による製造コストの上昇は避けら
れないという問題があった。
【００１７】そこで、本発明は、半導体素子の動作時に
発生する熱をパッケージ系外に効率よく放散でき、さら
に、大型半導体素子を搭載時にも大型半導体素子および
プラスチックパッケージ本体と放熱基板との接合の信頼
性を達成し、かつ煩雑な製造工程を必要としない放熱基
板付半導体素子搭載用プラスチックパッケージを提供す
ることを目的とする。
発生する熱をパッケージ系外に効率よく放散でき、さら
に、大型半導体素子を搭載時にも大型半導体素子および
プラスチックパッケージ本体と放熱基板との接合の信頼
性を達成し、かつ煩雑な製造工程を必要としない放熱基
板付半導体素子搭載用プラスチックパッケージを提供す
ることを目的とする。
【００１８】
【課題を解決するための手段】本発明の半導体素子搭載
用プラスチックパッケージは、放熱基板と、その放熱基
板に接合層を介在して接合される半導体素子を取囲み、
かつ放熱基板に接合層を介在して接合されたプラスチッ
クパッケージ本体とを備え、放熱基板は、銅を２５〜４
０重量％含む銅−タングステン合金、銅を２５〜４０重
量％含む銅−モリブデン合金および銅を２５〜４０重量
％含む銅−モリブデン−タングステン合金からなる群よ
り選ばれた少なくとも１種の合金を用い、半導体素子と
プラスチックパッケージ本体とに接合される放熱基板の
表面は、０．２〜１．５μｍの範囲内の中心線平均面粗
さ（Ｒａ）を有することを特徴とするものである。
用プラスチックパッケージは、放熱基板と、その放熱基
板に接合層を介在して接合される半導体素子を取囲み、
かつ放熱基板に接合層を介在して接合されたプラスチッ
クパッケージ本体とを備え、放熱基板は、銅を２５〜４
０重量％含む銅−タングステン合金、銅を２５〜４０重
量％含む銅−モリブデン合金および銅を２５〜４０重量
％含む銅−モリブデン−タングステン合金からなる群よ
り選ばれた少なくとも１種の合金を用い、半導体素子と
プラスチックパッケージ本体とに接合される放熱基板の
表面は、０．２〜１．５μｍの範囲内の中心線平均面粗
さ（Ｒａ）を有することを特徴とするものである。
【００１９】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子の動作時
に発生した熱は、接合層を経由して放熱基板へ伝わり、
放熱基板からパッケージ系外に放散される。また、放熱
基板の熱膨張係数は８．７×１０-6〜１１．１×１０-6
／℃であり、半導体素子（たとえばシリコン）の熱膨張
係数は４．２×１０-6／℃である。そのため、放熱基板
と半導体素子との熱膨張係数差および放熱基板とプラス
チックパッケージ本体との熱膨張係数差が小さいので、
半導体素子と放熱基板との接合部およびプラスチックパ
ッケージ本体と放熱基板との接合部の双方で、熱膨張差
による応力を緩和することができる。また、放熱基板の
中心平均面粗さ（Ｒａ）をＲａ＝０．２〜１．５μｍの
状態に制御することにより、双方の接合部においてアン
カー効果によって接合性の向上を図ることができる。
ラスチックパッケージにおいては、半導体素子の動作時
に発生した熱は、接合層を経由して放熱基板へ伝わり、
放熱基板からパッケージ系外に放散される。また、放熱
基板の熱膨張係数は８．７×１０-6〜１１．１×１０-6
／℃であり、半導体素子（たとえばシリコン）の熱膨張
係数は４．２×１０-6／℃である。そのため、放熱基板
と半導体素子との熱膨張係数差および放熱基板とプラス
チックパッケージ本体との熱膨張係数差が小さいので、
半導体素子と放熱基板との接合部およびプラスチックパ
ッケージ本体と放熱基板との接合部の双方で、熱膨張差
による応力を緩和することができる。また、放熱基板の
中心平均面粗さ（Ｒａ）をＲａ＝０．２〜１．５μｍの
状態に制御することにより、双方の接合部においてアン
カー効果によって接合性の向上を図ることができる。
【００２０】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、平面積が７ｍｍ×７
ｍｍより大きい半導体素子を搭載できる。
ラスチックパッケージにおいては、平面積が７ｍｍ×７
ｍｍより大きい半導体素子を搭載できる。
【００２１】また、半導体素子が接合される放熱基板の
部分の周囲の表面に溝が形成されていてもよい。
部分の周囲の表面に溝が形成されていてもよい。
【００２２】また、半導体素子が接合される放熱基板の
部分の表面は、プラスチックパッケージ本体が接合され
る放熱基板の部分の表面から突出していてもよい。
部分の表面は、プラスチックパッケージ本体が接合され
る放熱基板の部分の表面から突出していてもよい。
【００２３】以上のように構成された半導体素子搭載用
プラスチックパッケージにおいては、放熱基板とプラス
チックパッケージ本体とを接合材により接着するとき、
接合材が半導体素子搭載部に流れ出して付着するのを防
ぐことができる。
プラスチックパッケージにおいては、放熱基板とプラス
チックパッケージ本体とを接合材により接着するとき、
接合材が半導体素子搭載部に流れ出して付着するのを防
ぐことができる。
【００２４】また、本発明の半導体素子搭載用プラスチ
ックパッケージの製造方法においては、放熱基板として
銅を２５〜４０重量％含む銅−タングステン合金、銅を
２５〜４０重量％含む銅−モリブデン合金および銅を２
５〜４０重量％含む銅−モリブデン−タングステン合金
からなる群より選ばれた少なくとも１種の合金を用い
て、半導体素子とプラスチックパッケージ本体とに接合
される放熱基板の表面を中心平均面粗さ（Ｒａ）で０．
２〜１．５μｍの状態にした後、接合材を介在させて放
熱基板をプラスチックパッケージ本体に接合することを
特徴とするものである。
ックパッケージの製造方法においては、放熱基板として
銅を２５〜４０重量％含む銅−タングステン合金、銅を
２５〜４０重量％含む銅−モリブデン合金および銅を２
５〜４０重量％含む銅−モリブデン−タングステン合金
からなる群より選ばれた少なくとも１種の合金を用い
て、半導体素子とプラスチックパッケージ本体とに接合
される放熱基板の表面を中心平均面粗さ（Ｒａ）で０．
２〜１．５μｍの状態にした後、接合材を介在させて放
熱基板をプラスチックパッケージ本体に接合することを
特徴とするものである。
【００２５】また、放熱基板の表面を中心平均面粗さ
（Ｒａ）で０．２〜１．５μｍの状態にする工程は、研
削またはブラストのいずれで行なわれてもよい。
（Ｒａ）で０．２〜１．５μｍの状態にする工程は、研
削またはブラストのいずれで行なわれてもよい。
【００２６】このような半導体素子搭載用プラスチック
パッケージの製造方法においては、放熱基板と半導体素
子との熱膨張差および放熱基板とプラスチックパッケー
ジ本体との熱膨張差を小さくできる。その結果、放熱基
板と半導体素子との接合部およびプラスチックパッケー
ジと放熱基板との接合部の双方で熱膨張差による応力を
緩和する半導体素子搭載用プラスチックパッケージを製
造することができる。また、研削加工法またはブラスト
加工法により中心線平均面粗さ（Ｒａ）でＲａ＝０．２
〜１．５μｍの状態に制御することにより、半導体素子
と放熱基板との接合部およびプラスチックパッケージ本
体と放熱基板との接合部の双方の接合部において、アン
カー効果によってより強固に接合された半導体素子搭載
用プラスチックパッケージを製造することができる。ま
た、接合一体化工程という複雑な工程を必要とせず、半
導体素子搭載用プラスチックパッケージを製造すること
ができる。
パッケージの製造方法においては、放熱基板と半導体素
子との熱膨張差および放熱基板とプラスチックパッケー
ジ本体との熱膨張差を小さくできる。その結果、放熱基
板と半導体素子との接合部およびプラスチックパッケー
ジと放熱基板との接合部の双方で熱膨張差による応力を
緩和する半導体素子搭載用プラスチックパッケージを製
造することができる。また、研削加工法またはブラスト
加工法により中心線平均面粗さ（Ｒａ）でＲａ＝０．２
〜１．５μｍの状態に制御することにより、半導体素子
と放熱基板との接合部およびプラスチックパッケージ本
体と放熱基板との接合部の双方の接合部において、アン
カー効果によってより強固に接合された半導体素子搭載
用プラスチックパッケージを製造することができる。ま
た、接合一体化工程という複雑な工程を必要とせず、半
導体素子搭載用プラスチックパッケージを製造すること
ができる。
【００２７】
【発明の実施の形態】以下、本発明について実施の形態
を図面に基づいて説明する。
を図面に基づいて説明する。
【００２８】図１は本発明の１つの実施の形態を示すも
ので、平板タイプの放熱基板が接合された半導体素子搭
載用プラスチックパッケージを示す断面図である。図１
を参照して、プラスチックパッケージ本体１は半導体素
子９を取囲むような形状を有する。また、プラスチック
パッケージ本体１は絶縁体としてガラス・布にエポキシ
等のレジンを含浸させたプラスチックと導体としての銅
配線からなる多層プラスチック基板である。半導体素子
９を囲む部分は大型半導体素子を搭載するために、その
平面積が７ｍｍ×７ｍｍより大きくなるように、その内
寸が形成されている。プラスチックパッケージ本体１上
に、接合層７を介在させて放熱基板３が設けられてい
る。接合層７の材料は樹脂でも半田でもよい。放熱基板
３は銅を２５〜４０重量％含む銅−タングステン合金、
銅を２５〜４０重量％含む銅−モリブデン合金および銅
を２５〜４０重量％含む銅−モリブデン−タングステン
合金のいずれかからなる。また、半導体素子９およびプ
ラスチックパッケージ本体１と接合する放熱基板３の面
の中心線平均面粗さ（Ｒａ）はＲａ＝０．２〜１．５μ
ｍである。半導体素子９は放熱基板３の下に接合層８を
介在させて配置されている。半導体素子９は接合層８に
よって固定されている。金属製ピン４はボンディングワ
イヤ５からプラスチックパッケージ本体１の銅配線を通
じて半導体素子９と電気的に接続されており、半導体素
子９への信号の入出力は金属製ピン４を通じて行なわれ
る。半導体素子９を外気に対して気密封止するため、プ
ラスチックパッケージ本体１と接するように、金属製リ
ッド６が設けられている。
ので、平板タイプの放熱基板が接合された半導体素子搭
載用プラスチックパッケージを示す断面図である。図１
を参照して、プラスチックパッケージ本体１は半導体素
子９を取囲むような形状を有する。また、プラスチック
パッケージ本体１は絶縁体としてガラス・布にエポキシ
等のレジンを含浸させたプラスチックと導体としての銅
配線からなる多層プラスチック基板である。半導体素子
９を囲む部分は大型半導体素子を搭載するために、その
平面積が７ｍｍ×７ｍｍより大きくなるように、その内
寸が形成されている。プラスチックパッケージ本体１上
に、接合層７を介在させて放熱基板３が設けられてい
る。接合層７の材料は樹脂でも半田でもよい。放熱基板
３は銅を２５〜４０重量％含む銅−タングステン合金、
銅を２５〜４０重量％含む銅−モリブデン合金および銅
を２５〜４０重量％含む銅−モリブデン−タングステン
合金のいずれかからなる。また、半導体素子９およびプ
ラスチックパッケージ本体１と接合する放熱基板３の面
の中心線平均面粗さ（Ｒａ）はＲａ＝０．２〜１．５μ
ｍである。半導体素子９は放熱基板３の下に接合層８を
介在させて配置されている。半導体素子９は接合層８に
よって固定されている。金属製ピン４はボンディングワ
イヤ５からプラスチックパッケージ本体１の銅配線を通
じて半導体素子９と電気的に接続されており、半導体素
子９への信号の入出力は金属製ピン４を通じて行なわれ
る。半導体素子９を外気に対して気密封止するため、プ
ラスチックパッケージ本体１と接するように、金属製リ
ッド６が設けられている。
【００２９】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子９と放熱
基板３との熱膨張係数差およびプラスチックパッケージ
本体１と放熱基板３との熱膨張係数差が小さい。よっ
て、熱膨張差による応力を緩和することができ、剥離を
防ぐことができる。
ラスチックパッケージにおいては、半導体素子９と放熱
基板３との熱膨張係数差およびプラスチックパッケージ
本体１と放熱基板３との熱膨張係数差が小さい。よっ
て、熱膨張差による応力を緩和することができ、剥離を
防ぐことができる。
【００３０】図２は、放熱基板３と半導体素子９との接
合界面の拡大断面を模式的に示す図である。図２を参照
して、放熱基板３の中心線平均面粗さ（Ｒａ）はＲａ＝
０．２〜１．５μｍの状態に制御されている。よって、
放熱基板３と半導体素子９との接合部において、アンカ
ー効果による接合性の向上が期待できる。また、放熱基
板３とプラスチックパッケージ本体１との接合界面にお
いても同様の効果が期待できる。放熱基板表面の中心線
平均面粗さがＲａ＞１．５μｍになると、半導体素子搭
載時等の熱処理により金めっき部分から発泡するなど品
質、信頼性上の問題がある。また、Ｒａ＜０．２μｍに
なると、この銅組成では、十分なアンカー効果が得られ
ず、接合性に問題が生じる。さらに、放熱基板３の表面
の中心線平均面粗さを０．２〜１．５μｍとしても、銅
組成が２５重量％未満あるいは４０重量％を超えた銅−
タングステン合金、銅−モリブデン合金および銅−モリ
ブデン−タングステン合金では、半導体素子９と放熱基
板３との接合部またはプラスチックパッケージ本体１と
放熱基板３との接合部のどちらかで熱サイクルによる素
子剥離または接合不良という問題が発生する。
合界面の拡大断面を模式的に示す図である。図２を参照
して、放熱基板３の中心線平均面粗さ（Ｒａ）はＲａ＝
０．２〜１．５μｍの状態に制御されている。よって、
放熱基板３と半導体素子９との接合部において、アンカ
ー効果による接合性の向上が期待できる。また、放熱基
板３とプラスチックパッケージ本体１との接合界面にお
いても同様の効果が期待できる。放熱基板表面の中心線
平均面粗さがＲａ＞１．５μｍになると、半導体素子搭
載時等の熱処理により金めっき部分から発泡するなど品
質、信頼性上の問題がある。また、Ｒａ＜０．２μｍに
なると、この銅組成では、十分なアンカー効果が得られ
ず、接合性に問題が生じる。さらに、放熱基板３の表面
の中心線平均面粗さを０．２〜１．５μｍとしても、銅
組成が２５重量％未満あるいは４０重量％を超えた銅−
タングステン合金、銅−モリブデン合金および銅−モリ
ブデン−タングステン合金では、半導体素子９と放熱基
板３との接合部またはプラスチックパッケージ本体１と
放熱基板３との接合部のどちらかで熱サイクルによる素
子剥離または接合不良という問題が発生する。
【００３１】放熱基板３の形状は図１に示す平板タイプ
に限定されるものではない。図３に示すように溝１３ａ
が、接合される半導体素子１９の周りで放熱基板１３に
形成されてもよい。また、図４に示すように、半導体素
子２９が接合される放熱基板の部分２３ａがプラスチッ
クパッケージ本体２１が接合される部分２３ｂよりも突
出していてもよい。
に限定されるものではない。図３に示すように溝１３ａ
が、接合される半導体素子１９の周りで放熱基板１３に
形成されてもよい。また、図４に示すように、半導体素
子２９が接合される放熱基板の部分２３ａがプラスチッ
クパッケージ本体２１が接合される部分２３ｂよりも突
出していてもよい。
【００３２】また、プラスチックパッケージ本体１の材
質についても限定されるものではなく、公知の絶縁体で
あるガラス・布−エポキシレジン、ガラス・布−ポリイ
ミドレジン、ガラス・布−フッ素レジン、紙フェノール
レジン、ガラストリアジンレジンなどからなる絶縁体に
銅配線が施されたもの（銅張り積層多層板）でもよい。
また、この銅張り積層板に感光レジン（絶縁層）の塗
布、露光、現像、ビア用穴あけを施し、続けて銅めっ
き、配線パターン形成、層間接続を繰返して行なうビル
ドアップ基板でもよい。
質についても限定されるものではなく、公知の絶縁体で
あるガラス・布−エポキシレジン、ガラス・布−ポリイ
ミドレジン、ガラス・布−フッ素レジン、紙フェノール
レジン、ガラストリアジンレジンなどからなる絶縁体に
銅配線が施されたもの（銅張り積層多層板）でもよい。
また、この銅張り積層板に感光レジン（絶縁層）の塗
布、露光、現像、ビア用穴あけを施し、続けて銅めっ
き、配線パターン形成、層間接続を繰返して行なうビル
ドアップ基板でもよい。
【００３３】さらに、プラスチックパッケージ構造につ
いても、上記の多層ＰＧＡタイプ（Ｐｉｎ Ｇｒｉｄ
Ａｒｒａｙ Ｔｙｐｅ）に限定されるものではなく、公
知の表面実装可能なＢＧＡタイプ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ Ｔｙｐｅ）、ＴＣＰタイプ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ Ｔｙｐｅ）等でもよ
いし、複数の半導体素子を１つのパッケージに搭載する
ＭＣＭ（ＭｕｌｔｉＣｈｉｐ Ｍｏｄｕｌｅ）に適用し
てもよい。
いても、上記の多層ＰＧＡタイプ（Ｐｉｎ Ｇｒｉｄ
Ａｒｒａｙ Ｔｙｐｅ）に限定されるものではなく、公
知の表面実装可能なＢＧＡタイプ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ Ｔｙｐｅ）、ＴＣＰタイプ（Ｔａｐｅ
Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ Ｔｙｐｅ）等でもよ
いし、複数の半導体素子を１つのパッケージに搭載する
ＭＣＭ（ＭｕｌｔｉＣｈｉｐ Ｍｏｄｕｌｅ）に適用し
てもよい。
【００３４】次に、図１に示す本発明の１つの実施の形
態の半導体素子搭載用プラスチックパッケージの製造方
法について説明する。
態の半導体素子搭載用プラスチックパッケージの製造方
法について説明する。
【００３５】まず、焼結法または溶浸法により銅を２５
〜４０重量％含む銅−タングステン合金、銅−モリブデ
ン合金および銅を２５〜４０重量％含む銅−モリブデン
−タングステン合金を製造する。ここで、溶浸法とは、
特公平２−３１８６３号公報に示されるタングステンま
たはモリブデンの多孔質焼結体中に銅を溶浸させる方法
をいう。次に、この合金を機械加工により所定の寸法に
加工する。その後、合金の表面を研削加工またはブラス
ト加工により中心線平均面粗さで０．２〜１．５μｍの
状態にし、その表面に所定のめっき処理を施し、放熱基
板３が完成する。さらに、公知の製造方法で形成された
多層プラスチック基板のプラスチックパッケージ本体１
に樹脂または半田を用いて放熱基板３を接合する。この
ようにして、図１に示す半導体素子搭載用プラスチック
パッケージが完成する。このような製造工程において
は、図７、図８で示す接合一体化工程などの煩雑な製造
工程を省略でき、その結果、製造コストの低減が可能と
なる。
〜４０重量％含む銅−タングステン合金、銅−モリブデ
ン合金および銅を２５〜４０重量％含む銅−モリブデン
−タングステン合金を製造する。ここで、溶浸法とは、
特公平２−３１８６３号公報に示されるタングステンま
たはモリブデンの多孔質焼結体中に銅を溶浸させる方法
をいう。次に、この合金を機械加工により所定の寸法に
加工する。その後、合金の表面を研削加工またはブラス
ト加工により中心線平均面粗さで０．２〜１．５μｍの
状態にし、その表面に所定のめっき処理を施し、放熱基
板３が完成する。さらに、公知の製造方法で形成された
多層プラスチック基板のプラスチックパッケージ本体１
に樹脂または半田を用いて放熱基板３を接合する。この
ようにして、図１に示す半導体素子搭載用プラスチック
パッケージが完成する。このような製造工程において
は、図７、図８で示す接合一体化工程などの煩雑な製造
工程を省略でき、その結果、製造コストの低減が可能と
なる。
【００３６】
【実施例】図１に示す平板タイプの放熱基板の接合され
た半導体素子搭載用プラスチックパッケージを作製する
ために、５０ｍｍ×５０ｍｍ×２ｍｍ厚の寸法で、５層
構造であり、かつダイアタッチ部（半導体素子搭載部）
が１５ｍｍ×１５ｍｍの平面積の開口部を有するプラス
チックパッケージ本体１（多層プラスチック基板）をサ
ブトラクティブ法にて製造した。
た半導体素子搭載用プラスチックパッケージを作製する
ために、５０ｍｍ×５０ｍｍ×２ｍｍ厚の寸法で、５層
構造であり、かつダイアタッチ部（半導体素子搭載部）
が１５ｍｍ×１５ｍｍの平面積の開口部を有するプラス
チックパッケージ本体１（多層プラスチック基板）をサ
ブトラクティブ法にて製造した。
【００３７】一方、平板タイプ放熱基板３の材料とし
て、溶浸法により密度が実質的に１００％となるように
各種銅組成にて銅−タングステン合金、銅−モリブデン
合金および銅を２５〜４０重量％含む銅−モリブデン−
タングステン合金を製造した。この合金を２５ｍｍ×２
５ｍｍ×１ｍｍ厚の基板形状に加工した。表１に各種銅
組成にて銅−タングステン合金、銅−モリブデン合金お
よび銅−モリブデン−タングステン合金の材料特性を示
す。
て、溶浸法により密度が実質的に１００％となるように
各種銅組成にて銅−タングステン合金、銅−モリブデン
合金および銅を２５〜４０重量％含む銅−モリブデン−
タングステン合金を製造した。この合金を２５ｍｍ×２
５ｍｍ×１ｍｍ厚の基板形状に加工した。表１に各種銅
組成にて銅−タングステン合金、銅−モリブデン合金お
よび銅−モリブデン−タングステン合金の材料特性を示
す。
【００３８】
【表１】
【００３９】その後、上述のようにして製造された放熱
基板の表面を研削加工またはブラスト加工により中心線
平均面粗さ（Ｒａ）で０．２〜１．５μｍの状態に加工
した。ここで、中心線平均面粗さＲａは、接触式表面粗
さ計にて放熱基板の対角線上をトレースすることにより
計測した。
基板の表面を研削加工またはブラスト加工により中心線
平均面粗さ（Ｒａ）で０．２〜１．５μｍの状態に加工
した。ここで、中心線平均面粗さＲａは、接触式表面粗
さ計にて放熱基板の対角線上をトレースすることにより
計測した。
【００４０】次に、放熱基板３を樹脂または半田でプラ
スチックパッケージ本体１の底部に接合した。最後に、
最終仕上げめっきとして半導体素子搭載用プラスチック
パッケージの金属部分の表面にニッケルめっき、および
金めっきを施し、プラスチックパッケージを得た。
スチックパッケージ本体１の底部に接合した。最後に、
最終仕上げめっきとして半導体素子搭載用プラスチック
パッケージの金属部分の表面にニッケルめっき、および
金めっきを施し、プラスチックパッケージを得た。
【００４１】上述のようにして得られたプラスチックパ
ッケージの複数個のサンプルについて、めっき耐熱試
験、を実施した後、プラスチックパッケージ本体に各種
サイズの正方形の面を有するシリコン半導体素子（厚み
０．４ｍｍ）を銀フィラー入りエポキシ接着剤を介して
搭載し、各パッケージの気密性、接合性、を観察し
た。さらに、信頼性評価試験として温度サイクル（−６
５℃〜＋１５０℃、１０００サイクル）を実施し、再度
気密性、接合性を確認した。
ッケージの複数個のサンプルについて、めっき耐熱試
験、を実施した後、プラスチックパッケージ本体に各種
サイズの正方形の面を有するシリコン半導体素子（厚み
０．４ｍｍ）を銀フィラー入りエポキシ接着剤を介して
搭載し、各パッケージの気密性、接合性、を観察し
た。さらに、信頼性評価試験として温度サイクル（−６
５℃〜＋１５０℃、１０００サイクル）を実施し、再度
気密性、接合性を確認した。
【００４２】めっき耐熱性は大気中ヒートブロックで
３００℃×１ｍｉｎ．加熱し、光学顕微鏡観察により放
熱基板のめっき発泡の有無で判定し、無の場合を良好と
した。気密性については、Ｈｅガスによるスニーファ
ー方式でリーク速度を調べ、１×１０-8ａｔｍ・ｃｃ／
ｓｅｃ以下を良好と判断した。接合性は接合部をＳＥ
Ｍ（Scanning Electron Microscope）、光学顕微鏡で観
察し、剥離の有無で判定した。また、比較のため、従来
の銅放熱基板付プラスチックパッケージについても同様
に調べた。サンプル１〜３６の結果について、表２に示
す。また、サンプル３７〜５９の結果について表３に示
す。
３００℃×１ｍｉｎ．加熱し、光学顕微鏡観察により放
熱基板のめっき発泡の有無で判定し、無の場合を良好と
した。気密性については、Ｈｅガスによるスニーファ
ー方式でリーク速度を調べ、１×１０-8ａｔｍ・ｃｃ／
ｓｅｃ以下を良好と判断した。接合性は接合部をＳＥ
Ｍ（Scanning Electron Microscope）、光学顕微鏡で観
察し、剥離の有無で判定した。また、比較のため、従来
の銅放熱基板付プラスチックパッケージについても同様
に調べた。サンプル１〜３６の結果について、表２に示
す。また、サンプル３７〜５９の結果について表３に示
す。
【００４３】
【表２】
【００４４】
【表３】
【００４５】表２、表３中で、「プラ部」とはプラスチ
ックパッケージ本体と放熱基板との接続部、「素子部」
とは半導体素子と放熱基板との接続部を示す。また、表
２、表３中で「試験前」と「試験後」は信頼性評価試験
の前と後の結果を示す。なお、表２、表３中「○」は良
好であることを示し、「×」は不良であることを示す。
さらに、表２、表３中で、「シリコン半導体素子の長さ
または幅」とは、シリコン半導体素子の正方形の面の一
辺の長さを示す。
ックパッケージ本体と放熱基板との接続部、「素子部」
とは半導体素子と放熱基板との接続部を示す。また、表
２、表３中で「試験前」と「試験後」は信頼性評価試験
の前と後の結果を示す。なお、表２、表３中「○」は良
好であることを示し、「×」は不良であることを示す。
さらに、表２、表３中で、「シリコン半導体素子の長さ
または幅」とは、シリコン半導体素子の正方形の面の一
辺の長さを示す。
【図１】本発明の１つの実施の形態に従った半導体素子
搭載用プラスチックパッケージの断面図である。
搭載用プラスチックパッケージの断面図である。
【図２】図１のＩＩ部分の拡大断面図である。
【図３】本発明の別の局面に従った半導体素子搭載用プ
ラスチックパッケージの断面図である。
ラスチックパッケージの断面図である。
【図４】本発明のさらに別の局面に従った半導体素子搭
載用プラスチックパッケージの断面図である。
載用プラスチックパッケージの断面図である。
【図５】従来の半導体素子搭載用プラスチックパッケー
ジの断面図である。
ジの断面図である。
【図６】従来の改善された半導体素子搭載用プラスチッ
クパッケージの断面図である。
クパッケージの断面図である。
【図７】図６に示す従来の半導体素子搭載用プラスチッ
クパッケージの放熱基板の製造方法の第１工程を示す斜
視図である。
クパッケージの放熱基板の製造方法の第１工程を示す斜
視図である。
【図８】図６に示す従来の半導体素子搭載用プラスチッ
クパッケージの放熱基板の製造方法の第２工程を示す斜
視図である。
クパッケージの放熱基板の製造方法の第２工程を示す斜
視図である。
１，１１，２１ プラスチックパッケージ本体
３，１３，２３ 放熱基板
７，１７，２７ 接合層
８，１８，２８ 接合層
９，１９，２９ 半導体素子
フロントページの続き
(72)発明者 大町 正弘
兵庫県伊丹市昆陽北一丁目１番１号 住
友電気工業株式会社 伊丹製作所内
(56)参考文献 特開 平５−3265（ＪＰ，Ａ)
特開 平５−211248（ＪＰ，Ａ)
特開 平５−121587（ＪＰ，Ａ)
特開 平７−106458（ＪＰ，Ａ)
実開 平４−18457（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/52
H01L 23/12
H01L 23/373
Claims (6)
- 【請求項１】 放熱基板と、その放熱基板に接合層を介
在して接合される半導体素子を取囲み、かつ前記放熱基
板に接合層を介在して接合されたプラスチックパッケー
ジ本体とを備えた半導体素子搭載用プラスチックパッケ
ージにおいて、 前記放熱基板は、銅を２５〜４０重量％含む銅−タング
ステン合金、銅を２５〜４０重量％含む銅−モリブデン
合金および銅を２５〜４０重量％含む銅−モリブデン−
タングステン合金からなる群より選ばれた少なくとも１
種の合金を用い、 前記半導体素子と前記プラスチックパッケージ本体とに
接合される前記放熱基板の表面は、０．２〜１．５μｍ
の範囲内の中心線平均面粗さ（Ｒａ）を有することを特
徴とする、半導体素子搭載用プラスチックパッケージ。 - 【請求項２】 前記半導体素子の平面積は、７ｍｍ×７
ｍｍより大きいことを特徴とする、請求項１に記載の半
導体素子搭載用プラスチックパッケージ。 - 【請求項３】 前記半導体素子が接合される前記放熱基
板の部分の周囲の表面に溝が形成されていることを特徴
とする、請求項１または２に記載の半導体素子搭載用プ
ラスチックパッケージ。 - 【請求項４】 前記半導体素子が接合される前記放熱基
板の部分の表面は、前記プラスチックパッケージ本体が
接合される前記放熱基板の部分の表面から突出している
ことを特徴とする、請求項１または２に記載の半導体素
子搭載用プラスチックパッケージ。 - 【請求項５】 放熱基板に接合される半導体素子の周囲
をプラスチックパッケージ本体で取囲む半導体素子搭載
用プラスチックパッケージの製造方法において、 前記放熱基板として銅を２５〜４０重量％含む銅−タン
グステン合金、銅を２５〜４０重量％含む銅−モリブデ
ン合金および銅を２５〜４０重量％含む銅−モリブデン
−タングステン合金からなる群より選ばれた少なくとも
１種の合金を用いて、前記半導体素子と前記プラスチッ
クパッケージ本体とに接合される前記放熱基板の表面を
中心線平均面粗さ（Ｒａ）で０．２〜１．５μｍの状態
にした後、接合材を介在させて前記放熱基板を前記プラ
スチックパッケージ本体に接合することを特徴とする、
半導体素子搭載用プラスチックパッケージの製造方法。 - 【請求項６】 前記放熱基板の表面を前記中心線平均面
粗さ（Ｒａ）で０．２〜１．５μｍの状態にする工程
は、研削またはブラストのいずれかで行なわれる、請求
項５に記載の半導体素子搭載用プラスチックパッケージ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26160795A JP3493833B2 (ja) | 1995-10-09 | 1995-10-09 | 半導体素子搭載用プラスチックパッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26160795A JP3493833B2 (ja) | 1995-10-09 | 1995-10-09 | 半導体素子搭載用プラスチックパッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107057A JPH09107057A (ja) | 1997-04-22 |
| JP3493833B2 true JP3493833B2 (ja) | 2004-02-03 |
Family
ID=17364259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26160795A Expired - Fee Related JP3493833B2 (ja) | 1995-10-09 | 1995-10-09 | 半導体素子搭載用プラスチックパッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493833B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3814924B2 (ja) * | 1997-04-03 | 2006-08-30 | 住友電気工業株式会社 | 半導体装置用基板 |
| US6432497B2 (en) * | 1997-07-28 | 2002-08-13 | Parker-Hannifin Corporation | Double-side thermally conductive adhesive tape for plastic-packaged electronic components |
| JP3841633B2 (ja) | 2000-10-16 | 2006-11-01 | ヤマハ株式会社 | 半導体レーザモジュール |
| JP4382547B2 (ja) * | 2004-03-24 | 2009-12-16 | 株式会社アライドマテリアル | 半導体装置用基板と半導体装置 |
| WO2019039258A1 (ja) * | 2017-08-25 | 2019-02-28 | 京セラ株式会社 | 電子部品搭載用パッケージおよび電子装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418457U (ja) * | 1990-06-05 | 1992-02-17 | ||
| EP0482812B1 (en) * | 1990-10-26 | 1998-01-07 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same |
| JPH05121587A (ja) * | 1991-10-24 | 1993-05-18 | Matsushita Electric Works Ltd | 半導体装置 |
| JPH05211248A (ja) * | 1991-10-28 | 1993-08-20 | Sumitomo Electric Ind Ltd | 半導体搭載用複合放熱基板及びその製造方法 |
| JPH07106458A (ja) * | 1993-10-01 | 1995-04-21 | Fuji Electric Co Ltd | 気密封止形半導体装置 |
-
1995
- 1995-10-09 JP JP26160795A patent/JP3493833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09107057A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8362607B2 (en) | Integrated circuit package including a thermally and electrically conductive package lid | |
| JP3466785B2 (ja) | 半導体素子およびその形成方法 | |
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| JP2974552B2 (ja) | 半導体装置 | |
| JP2000114436A (ja) | サ―マルビアを備えたキャビティダウンｉｃパッケ―ジ構造 | |
| JP2004507073A (ja) | 高剛性、多層半導体パッケージ、およびその製造方法 | |
| US4292647A (en) | Semiconductor package and electronic array having improved heat dissipation | |
| JP3493833B2 (ja) | 半導体素子搭載用プラスチックパッケージおよびその製造方法 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JP2002231850A (ja) | 半導体素子収納用配線基板 | |
| JP2001168443A (ja) | 光半導体素子収納用パッケージ | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JP3432330B2 (ja) | 接合構造体 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JP2761995B2 (ja) | 高放熱性集積回路パッケージ | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JP3561671B2 (ja) | 半導体装置 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3285763B2 (ja) | 半導体装置 | |
| JPS6334962A (ja) | パツケ−ジ構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |