Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3495142B2 - Frequency conversion circuit - Google Patents
[go: Go Back, main page]

JP3495142B2 - Frequency conversion circuit - Google Patents

Frequency conversion circuit

Info

Publication number
JP3495142B2
JP3495142B2 JP16667695A JP16667695A JP3495142B2 JP 3495142 B2 JP3495142 B2 JP 3495142B2 JP 16667695 A JP16667695 A JP 16667695A JP 16667695 A JP16667695 A JP 16667695A JP 3495142 B2 JP3495142 B2 JP 3495142B2
Authority
JP
Japan
Prior art keywords
transistor
signal
gate
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16667695A
Other languages
Japanese (ja)
Other versions
JPH0918237A (en
Inventor
雅之 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16667695A priority Critical patent/JP3495142B2/en
Publication of JPH0918237A publication Critical patent/JPH0918237A/en
Application granted granted Critical
Publication of JP3495142B2 publication Critical patent/JP3495142B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】(目次) 産業上の利用分野 従来の技術(図8〜図10) 発明が解決しようとする課題(図9〜図11) 課題を解決するための手段 作用 実施例(図1〜図7) 発明の効果(Table of contents) Industrial applications Conventional technology (Figs. 8 to 10) Problems to be Solved by the Invention (FIGS. 9 to 11) Means for solving the problems Action Example (FIGS. 1 to 7) The invention's effect

【0002】[0002]

【産業上の利用分野】本発明は、例えば移動体通信シス
テム等の無線通信システムにおいて、携帯電話機等の移
動通信端末や、この移動通信端末を収容する基地局にお
ける高周波受信部にて用いて好適な、周波数変換回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for use in a mobile communication terminal such as a mobile phone or a radio frequency communication section in a base station accommodating the mobile communication terminal in a radio communication system such as a mobile communication system. A frequency conversion circuit.

【0003】[0003]

【従来の技術】一般的に、無線通信を行なうための無線
装置120は、例えば図8に示すように、信号を空間伝
搬により送信するのに適した、高周波入力信号としての
RF信号に変換し送信する高周波送信部100,高周波
送信部100により送信されたRF信号を受信し信号を
復調する高周波受信部110,送受共用器104及びア
ンテナ105をそなえている。
2. Description of the Related Art Generally, a radio device 120 for performing radio communication converts a signal into an RF signal as a high frequency input signal suitable for transmitting by spatial propagation, as shown in FIG. It has a high frequency transmitting section 100 for transmitting, a high frequency receiving section 110 for receiving the RF signal transmitted by the high frequency transmitting section 100 and demodulating the signal, a duplexer 104 and an antenna 105.

【0004】ここで、高周波送信部100は、変調部1
01,アップコンバータ102及び増幅器103をそな
えているが、変調部101は符号化された送信信号(デ
ィジタル信号)における中間周波信号(IF信号)を変
調するものであり、アップコンバータ102は変調部1
01からの変調信号を空間伝搬に適したRF信号に変換
するものであり、増幅器103はアップコンバータ10
2からのRF信号を増幅するものである。
Here, the high frequency transmitting section 100 includes the modulating section 1
01, the up-converter 102 and the amplifier 103, the modulator 101 modulates the intermediate frequency signal (IF signal) in the encoded transmission signal (digital signal), and the up-converter 102 includes the modulator 1.
The converter 103 converts the modulated signal from 01 into an RF signal suitable for spatial propagation.
The RF signal from 2 is amplified.

【0005】さらに、アップコンバータ102は、ミキ
シング回路102Aと電圧制御発振器(VCO)102
Bとをそなえている。即ち、ミキシング回路102A
で、変調部101からの変調信号とVCO102Bから
の局部発振信号(LO信号)とを入力されて、これらの
信号をミキシングすることにより、RF信号を生成、出
力するようになっている。
Further, the up converter 102 includes a mixing circuit 102A and a voltage controlled oscillator (VCO) 102.
It has B. That is, the mixing circuit 102A
Then, the modulated signal from the modulator 101 and the local oscillation signal (LO signal) from the VCO 102B are input, and these signals are mixed to generate and output an RF signal.

【0006】また、高周波受信部110は、低雑音増幅
器(LNA)111,ダウンコンバータ112,増幅器
113及び復調部114をそなえているが、LNA11
1は、アンテナ105及び送受共用器104を介して入
力された、受信信号としてのRF信号について低雑音増
幅するものであり、増幅器113はダウンコンバータ1
12からのIF信号を増幅するものであり、復調部11
4は増幅器113により増幅されたIF信号を復調し、
符号化された受信信号(ディジタル信号)として出力す
るものである。
The high frequency receiving section 110 includes a low noise amplifier (LNA) 111, a down converter 112, an amplifier 113 and a demodulating section 114.
1 is for low-noise amplification of an RF signal as a reception signal input via the antenna 105 and the duplexer 104, and the amplifier 113 is a down converter 1
The IF signal from 12 is amplified, and the demodulation unit 11
4 demodulates the IF signal amplified by the amplifier 113,
It is output as a coded reception signal (digital signal).

【0007】また、ダウンコンバータ112は、LNA
111からの受信信号をIF信号に変換するものであ
り、ミキシング回路(周波数変換回路)112Aと電圧
制御発振器(VCO)112Bとをそなえている。即
ち、ミキシング回路112Aで、LNA111からの受
信信号とVCO112BからのLO信号とを入力され
て、これらの信号をミキシングすることにより、IF信
号を生成、出力するようになっている。
The down converter 112 is an LNA.
The signal received from 111 is converted into an IF signal, which includes a mixing circuit (frequency conversion circuit) 112A and a voltage controlled oscillator (VCO) 112B. That is, the receiving circuit from the LNA 111 and the LO signal from the VCO 112B are input to the mixing circuit 112A, and these signals are mixed to generate and output an IF signal.

【0008】このような構成により、図8に示す無線装
置120では、信号を送信する際においては、高周波送
信部100,送受共用器104及びアンテナ105を介
してRF信号が送信される一方、このRF信号は、受信
側無線装置のアンテナ105及び送受共用器104を介
して受信される。受信されたRF信号は、LNA111
で増幅された後、ダウンコンバータ112に入力され、
ミキシング回路112AでVCO112Bによって発生
したLO信号とミキシングされることにより、IF信号
に変換され出力される。
With such a configuration, in the radio device 120 shown in FIG. 8, when transmitting a signal, an RF signal is transmitted via the high frequency transmitting section 100, the duplexer 104 and the antenna 105, while The RF signal is received via the antenna 105 and the duplexer 104 of the receiving wireless device. The received RF signal is LNA111
After being amplified by, it is input to the down converter 112,
By being mixed with the LO signal generated by the VCO 112B in the mixing circuit 112A, it is converted into an IF signal and output.

【0009】ここで、上述のダウンコンバータ112の
ミキシング回路112Aとしては、従来より例えば図9
に示すような回路構成を有する周波数変換回路200を
用いることができる。即ち、図9に示すように、この周
波数変換回路200は、デュアルゲートFET204に
よるシングルエンド構成を有している。ここで、デュア
ルゲートFET204の第1ゲート201,第2ゲート
202には、それぞれ、整合回路206,207が接続
されている。整合回路206,207は、それぞれRF
信号,LO信号を入力され、これらのRF信号,LO信
号について信号処理を施すことにより整合するものであ
り、これによりRF信号,LO信号はデュアルゲートF
ET204に効率よく入力されるようになっている。
Here, as the mixing circuit 112A of the above-described down converter 112, a conventional mixing circuit 112A, for example, as shown in FIG.
The frequency conversion circuit 200 having a circuit configuration as shown in can be used. That is, as shown in FIG. 9, the frequency conversion circuit 200 has a single-ended configuration with the dual gate FET 204. Here, matching circuits 206 and 207 are connected to the first gate 201 and the second gate 202 of the dual gate FET 204, respectively. Matching circuits 206 and 207 are RF
Signals and LO signals are input, and these RF signals and LO signals are matched by performing signal processing. As a result, the RF signals and LO signals are dual gate F
It is designed to be efficiently input to ET204.

【0010】なお、整合回路206は、2つのキャパシ
タ206A及び206Cとインダクタ206Bとをそな
えており、整合回路207は、2つのキャパシタ207
A及び207Cとインダクタ207Bとをそなえてい
る。また、ソース203は、一電源化のための抵抗20
8および変換利得を高めるためのキャパシタ209を介
して接地されている。さらに、第1ゲート201,第2
ゲート202は、それぞれ、抵抗210,211を介し
て接地されている。
The matching circuit 206 has two capacitors 206A and 206C and an inductor 206B, and the matching circuit 207 has two capacitors 207.
It has A and 207C and an inductor 207B. In addition, the source 203 is a resistor 20 for one power source.
8 and a capacitor 209 for increasing the conversion gain. Further, the first gate 201, the second
The gate 202 is grounded via resistors 210 and 211, respectively.

【0011】なお、212はインダクタ、213はキャ
パシタ、214は電源、215は3つのキャパシタ21
5A,215C及び215Dとインダクタ215Bとを
そなえてなる整合回路である。このような構成により、
デュアルゲートFET204では、ソース203に近い
ゲートである第1ゲート201において、整合回路20
6を介してRF信号を入力されるとともに、ドレイン2
05に近いゲートである第2ゲート202において、整
合回路207を介してLO信号を入力され、これらのR
F信号,LO信号をミキシングして周波数変換し、ドレ
イン205からIF信号として出力する。
Reference numeral 212 is an inductor, 213 is a capacitor, 214 is a power supply, and 215 is three capacitors 21.
This is a matching circuit including 5A, 215C and 215D and an inductor 215B. With this configuration,
In the dual gate FET 204, the matching circuit 20 is provided in the first gate 201, which is a gate close to the source 203.
RF signal is input via 6 and drain 2
In the second gate 202, which is a gate close to 05, the LO signal is input through the matching circuit 207 and R
The F signal and the LO signal are mixed and frequency-converted, and output from the drain 205 as an IF signal.

【0012】また、上述のダウンコンバータ112のミ
キシング回路112Aとしては、図9にて示したものの
ほかに、例えば図10に示すような回路構成を有する周
波数変換回路300を用いることができる。即ち、この
周波数変換回路300は、バイポーラトランジスタ30
4によるシングルエンド構成を有している。ここで、バ
イポーラトランジスタ304のベース302には、整合
回路306及びトランスミッションライン307と、整
合回路308及びトランスミッションライン309と
が、並列に接続されている。
As the mixing circuit 112A of the down converter 112, a frequency conversion circuit 300 having a circuit configuration as shown in FIG. 10 can be used in addition to the one shown in FIG. That is, the frequency conversion circuit 300 is configured so that the bipolar transistor 30
4 has a single-ended configuration. Here, a matching circuit 306 and a transmission line 307, and a matching circuit 308 and a transmission line 309 are connected in parallel to the base 302 of the bipolar transistor 304.

【0013】即ち、整合回路306及びトランスミッシ
ョンライン307は、RF信号について整合するもので
あり、整合回路308及びトランスミッションライン3
09は、LO信号について整合するものである。また、
トランスミッションライン307からのRF信号と、ト
ランスミッションライン309からのLO信号とが、合
成点301において合成されてベース302に入力され
るようになっており、これにより、RF信号およびLO
信号はバイポーラトランジスタ304に効率よく入力さ
れることができる。
That is, the matching circuit 306 and the transmission line 307 match the RF signal, and the matching circuit 308 and the transmission line 3 are matched.
09 matches the LO signal. Also,
The RF signal from the transmission line 307 and the LO signal from the transmission line 309 are combined at the combining point 301 and input to the base 302, whereby the RF signal and the LO signal are input.
The signal can be efficiently input to the bipolar transistor 304.

【0014】さらに、バイポーラトランジスタ304
は、RF信号とLO信号とを、それぞれ整合回路30
6, 308において整合をとり、トランスミッションラ
イン307, 309においてアイソレーションをとる。
トランスミッションライン307, 309でアイソレー
ションをとったRF信号,LO信号は、合成点301に
おいて合成されてベース302に入力され、バイポーラ
トランジスタ304においてミキシングして周波数変換
し、コレクタ305を介してIF信号として出力するよ
うになっている。
Further, the bipolar transistor 304
Matches the RF signal and the LO signal to the matching circuit 30 respectively.
6 and 308 are matched, and transmission lines 307 and 309 are isolated.
The RF signal and LO signal isolated by the transmission lines 307 and 309 are combined at the combining point 301 and input to the base 302, mixed in the bipolar transistor 304 for frequency conversion, and converted into an IF signal via the collector 305. It is designed to output.

【0015】また、エミッタ303は、一電源化のため
の抵抗310および変換利得を高めるためのキャパシタ
311を介して接地され、ベース302は抵抗312を
介して接地されている。なお、313は電源、314は
キャパシタ、315はインダクタ、316は抵抗、31
7は3つのキャパシタ317A,317C及び317D
とインダクタ317Bとをそなえてなる整合回路であ
る。
The emitter 303 is grounded via a resistor 310 for one power supply and a capacitor 311 for increasing the conversion gain, and the base 302 is grounded via a resistor 312. 313 is a power source, 314 is a capacitor, 315 is an inductor, 316 is a resistor, 31
7 is three capacitors 317A, 317C and 317D
And a inductor 317B.

【0016】[0016]

【発明が解決しようとする課題】ところで、上述の移動
通信端末としての無線装置120では、その小型化及び
高周波数化が要求されている。このためには、特にダウ
ンコンバータ112の特性を、高出力且つ低歪みなもの
とすることが必要である。しかしながら、上述の図9に
示すように、デュアルゲートFET204を用いてミキ
シング回路112Aとしての周波数変換回路200を構
成した場合には、通信機器に利用する際に重要な3次混
変調歪みが大きく(すなわち、入力インターセプトポイ
ント〔IIP〕が低く)なり、隣接するチャネルにノイ
ズが発生するという課題があった。
By the way, the wireless device 120 as the above-mentioned mobile communication terminal is required to have a smaller size and a higher frequency. For this purpose, it is particularly necessary to make the characteristics of the down converter 112 high output and low distortion. However, as shown in FIG. 9 described above, when the frequency conversion circuit 200 as the mixing circuit 112A is configured using the dual gate FET 204, the third-order intermodulation distortion, which is important when used in communication equipment, is large ( That is, the input intercept point [IIP] becomes low), and there is a problem that noise occurs in adjacent channels.

【0017】さらに、上述の図10に示すように、バイ
ポーラトランジスタ304を用いてミキシング回路11
2Aとしての周波数変換回路300を構成した場合に
は、ベース302においてRF信号とLO信号のアイソ
レーションをとるために、外部回路の部品点数や実装面
積が大きくなり、装置の小型化という要求に対して支障
をきたすという課題があった。
Further, as shown in FIG. 10 described above, the mixing circuit 11 is formed by using the bipolar transistor 304.
When the frequency conversion circuit 300 as 2A is configured, the number of parts and the mounting area of the external circuit are increased in order to isolate the RF signal and the LO signal in the base 302. However, there was a problem that

【0018】これに対し、特開昭61−224506号
公報では、これらの課題を解決するための周波数変換回
路に関する技術が開示されている。即ち、この特開昭6
1−224506号公報にて開示された技術では、図1
1に示すように、周波数変換回路400が、シングルゲ
ートFET403によるシングルエンド構成を有してい
るとともに、高周波信号成分(雑音成分)をカットする
フィルタ405が接続されている。
On the other hand, Japanese Patent Application Laid-Open No. 61-224506 discloses a technique relating to a frequency conversion circuit for solving these problems. That is, this JP-A-6
In the technique disclosed in Japanese Patent Laid-Open No. 1-222406, FIG.
As shown in FIG. 1, the frequency conversion circuit 400 has a single-ended configuration with a single gate FET 403, and a filter 405 that cuts a high frequency signal component (noise component) is connected.

【0019】これにより、図11に示す周波数変換回路
400では、シングルゲートFET403のゲート40
2にLO信号が入力される一方、フィルタ405にて高
周波信号成分がカットされ、RF信号が低雑音化されて
ソース401に入力される。シングルゲートFET40
3では、このRF信号とゲート402に入力されたLO
信号とをミキシングして周波数変換し、ドレイン404
からIF信号として出力する。
As a result, in the frequency conversion circuit 400 shown in FIG. 11, the gate 40 of the single gate FET 403 is
While the LO signal is input to 2, the high frequency signal component is cut by the filter 405, the RF signal is reduced in noise, and the RF signal is input to the source 401. Single gate FET 40
In 3, the RF signal and the LO input to the gate 402 are input.
The signal is mixed with the signal to convert the frequency, and the drain 404
To output as an IF signal.

【0020】即ち、このシングルゲートFET403を
使用することによって、3次混変調歪みを小さくする
(入力インターセプトポイント〔IIP〕の低下を防
ぐ)ことができるとともに、RF信号をソース401か
ら、LO信号をゲート402からそれぞれ入力すること
により、アイソレーションとる必要がなくなる。しかし
ながら、このシングルゲートFET403は、3次混変
調歪みを小さくする(入力インターセプトポイント〔I
IP〕の低下を防ぐ)ことができるものの、変換利得が
低下するため、増幅器を用いてIF信号を増幅する必要
がある。
That is, by using this single-gate FET 403, it is possible to reduce the third-order intermodulation distortion (to prevent the decrease of the input intercept point [IIP]), and to output the RF signal from the source 401 to the LO signal. By inputting signals from the gate 402 respectively, it is not necessary to obtain isolation. However, this single-gate FET 403 reduces the third-order intermodulation distortion (input intercept point [I
(IP) can be prevented), but the conversion gain decreases, so it is necessary to amplify the IF signal using an amplifier.

【0021】ところが、上述の図11に示すような、こ
のシングルゲートFET403を用いて構成された周波
数変換回路400では、IFポートとしてのドレイン4
04に、RF信号およびLO信号が漏洩するため、ドレ
イン404から出力されたIF信号を増幅器を用いて増
幅すると、漏洩したRF信号およびLO信号も増幅され
て出力されるので、結果的にノイズ成分の多いIF信号
が出力され通信の精度が劣化するという課題がある。
However, in the frequency conversion circuit 400 configured by using the single gate FET 403 as shown in FIG. 11, the drain 4 as the IF port is used.
Since the RF signal and the LO signal leak to 04, if the IF signal output from the drain 404 is amplified using an amplifier, the leaked RF signal and the LO signal are also amplified and output, resulting in a noise component. However, there is a problem in that a large number of IF signals are output and communication accuracy deteriorates.

【0022】本発明は、このような課題に鑑み創案され
たもので、簡素な回路構成により、装置の小型化を実現
しながら、3次混変調歪みを小さくする(入力インター
セプトポイント〔IIP〕の低下を防ぐ)とともに、R
F信号およびLO信号の漏洩を防いでIF信号を増幅す
ることにより、高出力且つ低歪みの周波数変換回路を提
供することを目的とする。
The present invention was devised in view of the above problems, and reduces the third-order intermodulation distortion while realizing the miniaturization of the device with a simple circuit configuration (input intercept point [IIP]). To prevent deterioration) and R
It is an object of the present invention to provide a high-output and low-distortion frequency conversion circuit by preventing leakage of the F signal and LO signal and amplifying the IF signal.

【0023】[0023]

【課題を解決するための手段】このため、第1の発明の
周波数変換回路は、高周波入力信号と局部発振信号とを
ミキシングして中間周波信号を出力する周波数変換回路
において、該高周波入力信号をソース又はエミッタで受
けるとともに該局部発振信号をゲート又はベースで受け
ることにより、該中間周波信号をドレイン又はコレクタ
から出力する周波数変換用の第1トランジスタと、該第
1トランジスタとタンデム接続されて該中間周波信号を
増幅して出力する信号増幅用の第2トランジスタとをそ
なえるとともに、該第1トランジスタからの該中間周波
信号の他所への漏洩を防止しながら、該中間周波信号を
該第2トランジスタのゲート又はベースへ供給すべく、
該第2トランジスタのゲート又はベースに所定の動作点
を得るためにバイアスをかけるキャパシタと、該中間周
波信号に対してオープンになるような特性を有するイン
ダクタとが併設されてなる中間周波信号漏洩防止回路と
をそなえ、該第1トランジスタのドレイン又はコレクタ
が、インダクタを介して該第2トランジスタのソース又
はエミッタに接続されるとともに、該第1トランジスタ
のドレイン又はコレクタがキャパシタを介して該第2ト
ランジスタのゲート又はベースに接続されて構成された
ことを特徴としている(請求項1)。
Therefore, in the frequency conversion circuit of the first invention, in the frequency conversion circuit for mixing the high frequency input signal and the local oscillation signal and outputting the intermediate frequency signal, the high frequency input signal is output. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or collector by receiving at the source or emitter and at the gate or base at the gate or base, and in tandem connection with the first transistor to form the intermediate A second transistor for signal amplification for amplifying and outputting the frequency signal, and preventing the intermediate frequency signal from leaking to another place while transmitting the intermediate frequency signal from the second transistor. To supply to the gate or base ,
A predetermined operating point at the gate or base of the second transistor
Biased to obtain
In which has the characteristic of being open to the wave signal
And an intermediate frequency signal leakage prevention circuit and inductor is formed by features, the drain or collector of said first transistor
Is the source or the source of the second transistor via the inductor.
Is connected to the emitter and the first transistor
The drain or collector of the second capacitor via the capacitor
It is characterized by being connected to the gate or base of the transistor .

【0024】また、第2の発明の周波数変換回路は、高
周波入力信号と局部発振信号とをミキシングして中間周
波信号を出力する周波数変換回路において、該高周波入
力信号をソース又はエミッタで受けるとともに該局部発
振信号をゲート又はベースで受けることにより、該中間
周波信号をドレイン又はコレクタから出力する周波数変
換用の第1トランジスタと、該第1トランジスタとタン
デム接続されて該中間周波信号を増幅して出力する信号
増幅用の第2トランジスタとをそなえ、且つ、該第1ト
ランジスタの上記のゲート又はベースに、抵抗を介して
電圧が印加されるとともに、該第1トランジスタの上記
のソース又はエミッタが、インダクタを介して接地され
て、更に、該第1トランジスタの上記のドレイン又はコ
レクタと該第2トランジスタのゲート又はベースとが、
キャパシタを介して接続されるとともに、該第1トラン
ジスタの上記のドレイン又はコレクタと該第2トランジ
スタのソース又はエミッタとが、該中間周波信号に対し
てオープンになるインダクタを介して接続され、更に、
該第2トランジスタの上記のゲート又はベースに、抵抗
を介して電圧が印加されるとともに、該第2トランジス
タの上記のドレイン又はコレクタに、インダクタを介し
て電圧が印加されていることを特徴としている(請求項
2)。
Further, the frequency conversion circuit of the second invention is a frequency conversion circuit which mixes a high frequency input signal and a local oscillation signal and outputs an intermediate frequency signal. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or collector by receiving the local oscillation signal at the gate or the base, and is tandem-connected to the first transistor to amplify and output the intermediate frequency signal. A second transistor for amplifying a signal, and a voltage is applied to the gate or the base of the first transistor via a resistor, and the source or the emitter of the first transistor is an inductor. Grounded through the drain and collector of the first transistor and the second transistor. And the gate or the base of Njisuta is,
The drain or collector of the first transistor and the source or emitter of the second transistor are connected via a capacitor, and are connected via an inductor that is open to the intermediate frequency signal, and
A voltage is applied to the gate or the base of the second transistor via a resistor, and a voltage is applied to the drain or the collector of the second transistor via an inductor. (Claim 2).

【0025】 さらに、第3の発明の周波数変換回路
は、高周波入力信号と局部発振信号とをミキシングして
中間周波信号を出力する周波数変換回路において、該高
周波入力信号をソース又はエミッタで受けるとともに該
局部発振信号をゲート又はベースで受けることにより、
該中間周波信号をドレイン又はコレクタから出力する周
波数変換用の第1トランジスタと、該第1トランジスタ
とタンデム接続されて該中間周波信号を増幅して出力す
る信号増幅用の第2トランジスタとをそなえ、且つ、該
第1トランジスタの上記のゲート又はベースが、抵抗を
介して接地されるとともに、該第1トランジスタの上記
のソース又はエミッタが、抵抗を介して接地されて、更
に、該第1トランジスタの上記のドレイン又はコレクタ
と該第2トランジスタのゲート又はベースとが、直接接
続されるとともに、該第1トランジスタの上記のドレイ
ン又はコレクタと該第2トランジスタのソース又はエミ
ッタとが、該第2トランジスタのソース又はエミッタに
所定の動作点を得るためにバイアスをかけるための高抵
抗であり該中間周波信号をほとんど通さないような特性
を有する抵抗を介して接続され、更に、該第2トランジ
スタの上記のドレイン又はコレクタに、インダクタを介
して電圧が印加されていることを特徴としている(請求
項3)。
Further, the frequency conversion circuit of the third invention is a frequency conversion circuit which mixes a high frequency input signal and a local oscillation signal to output an intermediate frequency signal, and receives the high frequency input signal at a source or an emitter and By receiving the local oscillation signal at the gate or base,
A first transistor for frequency conversion that outputs the intermediate frequency signal from a drain or a collector; and a second transistor for signal amplification that is tandem-connected to the first transistor and that amplifies and outputs the intermediate frequency signal, The gate or base of the first transistor is grounded via a resistor, and the source or emitter of the first transistor is grounded via a resistor. The drain or collector is directly connected to the gate or base of the second transistor, and the drain or collector of the first transistor and the source or emitter of the second transistor are connected to the second transistor. Source or emitter
High resistance to bias to get the desired operating point
Characteristics that are anti-resistance and hardly pass the intermediate frequency signal
And a voltage is applied to the drain or collector of the second transistor through an inductor (claim 3).

【0026】また、第4の発明の周波数変換回路は、高
周波入力信号と局部発振信号とをミキシングして中間周
波信号を出力する周波数変換回路において、該高周波入
力信号をソース又はエミッタで受けるとともに該局部発
振信号をゲート又はベースで受けることにより、該中間
周波信号をドレイン又はコレクタから出力する周波数変
換用の第1トランジスタと、該第1トランジスタとタン
デム接続されて該中間周波信号を増幅して出力する信号
増幅用の第2トランジスタとをそなえ、且つ、該第1ト
ランジスタの上記のゲート又はベースが、抵抗を介して
接地されるとともに、該第1トランジスタの上記のソー
ス又はエミッタが、該高周波入力信号に対してオープン
になるインダクタおよび抵抗を介して接地されて、更
に、該第1トランジスタの上記のドレイン又はコレクタ
と該第2トランジスタのゲート又はベースとが、直接接
続されるとともに、該第1トランジスタの上記のドレイ
ン又はコレクタと該第2トランジスタのソース又はエミ
ッタとが該中間周波信号に対してオープンになるインダ
クタ及び抵抗を介して接続され、更に、該第2トランジ
スタの上記のドレイン又はコレクタに、インダクタを介
して電圧が印加されていることを特徴としている(請求
項4)。
Further, the frequency conversion circuit of the fourth invention is a frequency conversion circuit which mixes a high frequency input signal and a local oscillation signal to output an intermediate frequency signal, and receives the high frequency input signal at a source or an emitter and A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or collector by receiving the local oscillation signal at the gate or the base, and is tandem-connected to the first transistor to amplify and output the intermediate frequency signal. And a second transistor for amplifying a signal, the gate or base of the first transistor is grounded via a resistor, and the source or emitter of the first transistor is connected to the high frequency input. Grounded through an inductor and a resistor that are open to the signal, and The drain or collector of the first transistor is directly connected to the gate or base of the second transistor, and the drain or collector of the first transistor and the source or emitter of the second transistor are connected to the intermediate frequency signal. Is connected to the drain or collector of the second transistor via an inductor, and a voltage is applied to the drain or collector of the second transistor via the inductor (claim 4).

【0027】また、上述の第2〜第4の発明の周波数変
換回路は、該第2トランジスタの上記のソース又はエミ
ッタを高周波的に接地するキャパシタが設けられてもよ
く(請求項5)、該第2トランジスタの上記のゲート又
はベースを高周波的に接地するキャパシタが設けられて
もよく(請求項6)、該第2トランジスタの上記のソー
ス又はエミッタを高周波的に接地するキャパシタが設け
られるとともに、該第2トランジスタの上記のゲート又
はベースを高周波的に接地するキャパシタが設けられて
もよい(請求項7)。
The frequency conversion circuit of the second to fourth inventions may be provided with a capacitor for grounding the source or the emitter of the second transistor in high frequency (Claim 5). A capacitor for grounding the gate or the base of the second transistor in high frequency may be provided (claim 6), and a capacitor for grounding the source or the emitter of the second transistor in high frequency is provided, and A capacitor for grounding the gate or the base of the second transistor in high frequency may be provided (claim 7).

【0028】さらに、上述の第4の発明の周波数変換回
路は、該第1トランジスタの上記のソース又はエミッタ
に接続された上記のインダクタと抵抗との接続点が、キ
ャパシタを介して接地されてもよく(請求項8)、該第
2トランジスタの上記のソース又はエミッタが他の抵抗
を介して接地されてもよい(請求項9)。
Further, in the frequency conversion circuit according to the fourth aspect of the present invention, even if the connection point between the inductor and the resistor connected to the source or the emitter of the first transistor is grounded via the capacitor. Often (claim 8) the source or emitter of the second transistor may be grounded via another resistor (claim 9).

【0029】[0029]

【作用】上述の第1の発明の周波数変換回路では、ま
ず、周波数変換用の第1トランジスタのソース又はエミ
ッタで高周波入力信号を受けるとともに、ゲート又はベ
ースで局部発振信号を受け、第1トランジスタでこの高
周波入力信号と局部発振信号とをミキシングして、ドレ
イン又はコレクタから中間周波信号を出力する。
In the frequency conversion circuit of the first invention described above, first, the source or the emitter of the first transistor for frequency conversion receives a high frequency input signal, and the gate or the base receives a local oscillation signal, and the first transistor operates. The high frequency input signal and the local oscillation signal are mixed, and an intermediate frequency signal is output from the drain or the collector.

【0030】 第1トランジスタのドレイン又はコレク
タから出力された中間周波信号は、中間周波信号漏洩防
止回路によって他所への漏洩を防止される。次いで、第
1トランジスタとタンデム接続される信号増幅用の第2
トランジスタのゲート又はベースで、第1トランジスタ
から第2トランジスタのゲート又はベースに所定の動作
点を得るためにバイアスをかけるキャパシタと、中間周
波信号に対してオープンになるような特性を有するイン
ダクタとが併設されてなる中間周波信号漏洩防止回路を
介して中間周波信号を受け、第2トランジスタでこの中
間周波信号を増幅して出力する(請求項1)。
The intermediate frequency signal output from the drain or collector of the first transistor is prevented from leaking to another place by the intermediate frequency signal leakage prevention circuit. Then, a second amplifier for signal amplification is connected in tandem with the first transistor.
Predetermined operation from the first transistor to the gate or base of the second transistor by the gate or base of the transistor
Capacitors to bias to get points and intermediate
In which has the characteristic of being open to the wave signal
The intermediate frequency signal is received through the intermediate frequency signal leakage prevention circuit provided with the ductor, and the second transistor amplifies and outputs the intermediate frequency signal (claim 1).

【0031】また、上述の第2の発明の周波数変換回路
では、まず、周波数変換用の第1トランジスタのゲート
又はベースで、抵抗を介して電源によって印加された電
圧を受けるとともに、局部発振信号を受け、且つ、イン
ダクタを介して接地されたソース又はエミッタで、高周
波入力信号を受け、第1トランジスタでこの高周波入力
信号と局部発振信号とをミキシングして、中間周波信号
をドレイン又はコレクタから出力する。
In the frequency conversion circuit according to the second aspect of the invention, first, the gate or the base of the first transistor for frequency conversion receives the voltage applied by the power supply through the resistor and outputs the local oscillation signal. A source or emitter that receives and is grounded via an inductor receives a high frequency input signal, and the first transistor mixes the high frequency input signal with the local oscillation signal and outputs an intermediate frequency signal from the drain or collector. .

【0032】次いで、第1トランジスタとタンデム接続
される信号増幅用の第2トランジスタのゲート又はベー
スで、抵抗を介して電源によって印加された電圧を受
け、さらに、第1トランジスタから入力された中間周波
信号を受けるとともに、第2トランジスタのドレイン又
はコレクタでは、インダクタを介して電源によって印加
された電圧を受け、第2トランジスタでこの中間周波数
信号を増幅して出力する。
Then, the gate or the base of the second transistor for signal amplification, which is tandem-connected to the first transistor, receives the voltage applied by the power supply through the resistor, and further receives the intermediate frequency input from the first transistor. In addition to receiving the signal, the drain or collector of the second transistor receives the voltage applied by the power supply via the inductor, and the second transistor amplifies and outputs the intermediate frequency signal.

【0033】 また、第1トランジスタのドレイン又は
コレクタから第2トランジスタのゲート又はベースに対
して、中間周波信号が出力される際には、中間周波信号
に対してオープンになるインダクタによって、第2トラ
ンジスタのソース又はエミッタへの中間周波信号の漏洩
を防止している(請求項2)。さらに、上述の第3の発
明の周波数変換回路では、まず、周波数変換用の第1ト
ランジスタにおいては、抵抗を介して接地されたゲート
又はベースで局部発振信号を受けるとともに、第2トラ
ンジスタのソース又はエミッタに所定の動作点を得るた
めにバイアスをかけるための高抵抗であり中間周波信号
をほとんど通さないような特性を有する抵抗を介して接
地されたソース又はエミッタで高周波入力信号を受ける
ことにより、高周波入力信号と局部発振信号とをミキシ
ングして、中間周波信号をドレイン又はコレクタから出
力する。
When the intermediate frequency signal is output from the drain or collector of the first transistor to the gate or base of the second transistor, the second transistor is opened by the inductor that is open to the intermediate frequency signal. The intermediate frequency signal is prevented from leaking to the source or the emitter (claim 2). Further, the frequency conversion circuit of the third invention described above, first, in the first transistor for frequency conversion, together with the receiving local oscillation signal at the gate or base is grounded through a resistor, second tiger
The source or emitter of the transistor
A high resistance and intermediate frequency signal for biasing
A high-frequency input signal is mixed with a local oscillation signal by receiving a high-frequency input signal with a source or emitter that is grounded via a resistor having a characteristic that almost does not pass through , and an intermediate-frequency signal is output from the drain or collector. To do.

【0034】次いで、第1トランジスタとタンデム接続
される信号増幅用の第2トランジスタのゲート又はベー
スで、第1トランジスタからの中間周波信号を受けると
ともに、第2トランジスタのドレイン又はコレクタで
は、インダクタを介して電源によって印加された電圧を
受け、この中間周波信号を増幅して出力する。また、第
1トランジスタのドレイン又はコレクタから第2トラン
ジスタのゲート又はベースに対して、中間周波信号が出
力される際には、抵抗によってソース又はエミッタへの
中間周波信号の漏洩を防止している(請求項3)。
Then, the gate or base of the second transistor for signal amplification, which is tandem-connected to the first transistor, receives the intermediate frequency signal from the first transistor, and the drain or collector of the second transistor passes through the inductor. It receives the voltage applied by the power source and amplifies and outputs this intermediate frequency signal. Further, when the intermediate frequency signal is output from the drain or collector of the first transistor to the gate or base of the second transistor, the resistance prevents the intermediate frequency signal from leaking to the source or the emitter ( Claim 3).

【0035】また、上述の第4の発明の周波数変換回路
では、まず、周波数変換用の第1トランジスタにおい
て、抵抗を介して接地されたゲート又はベースで、局部
発振信号を受けるとともに、高周波入力信号に対してオ
ープンになるインダクタおよび抵抗を介して接地された
ソース又はエミッタで、高周波入力信号を受け、高周波
入力信号と局部発振信号とをミキシングして、中間周波
信号をドレイン又はコレクタから出力する。
In the frequency conversion circuit of the above-mentioned fourth invention, first, in the first transistor for frequency conversion, the gate or the base grounded via the resistor receives the local oscillation signal and the high frequency input signal. A source or emitter that is grounded via an inductor and a resistor that are open to receive a high frequency input signal, mix the high frequency input signal and the local oscillation signal, and output an intermediate frequency signal from the drain or collector.

【0036】次いで、第1トランジスタとタンデム接続
される信号増幅用の第2トランジスタのゲート又はベー
スで、第1トランジスタからの中間周波信号を受けると
ともに、第2トランジスタのドレイン又はコレクタで
は、インダクタを介して電源によって印加された電圧を
受け、この中間周波信号を増幅して出力する。また、第
1トランジスタのドレイン又はコレクタから第2トラン
ジスタのゲート又はベースに対して、中間周波信号が出
力される際には、中間周波信号に対してオープンになる
インダクタおよび抵抗によってソース又はエミッタへの
中間周波信号の漏洩を防止している(請求項4)。
Then, the gate or the base of the second transistor for signal amplification, which is tandem-connected to the first transistor, receives the intermediate frequency signal from the first transistor, and the drain or collector of the second transistor passes through the inductor. It receives the voltage applied by the power source and amplifies and outputs this intermediate frequency signal. When an intermediate frequency signal is output from the drain or collector of the first transistor to the gate or base of the second transistor, the source and the emitter are connected to the source or emitter by an inductor and a resistor that are open to the intermediate frequency signal. The leakage of the intermediate frequency signal is prevented (Claim 4).

【0037】なお、上述の第2〜第4の発明の周波数変
換回路では、第2トランジスタのソース又はエミッタを
高周波的に接地するキャパシタを設けることにより、中
間周波数信号の増幅率を高めるようにしており(請求項
5)、さらに、第2トランジスタのゲート又はベースを
高周波的に接地するキャパシタを設けることにより、第
1トランジスタのドレイン又はコレクタに漏洩した高周
波入力信号および局部発振信号が、第2トランジスタの
ゲート又はベースに漏洩することを防いでいる(請求項
6)。
In the frequency conversion circuits of the above-mentioned second to fourth inventions, a capacitor for grounding the source or emitter of the second transistor in high frequency is provided to increase the amplification factor of the intermediate frequency signal. And a capacitor for grounding the gate or the base of the second transistor in a high frequency manner so that the high frequency input signal and the local oscillation signal leaked to the drain or the collector of the first transistor are transmitted to the second transistor. It is prevented from leaking to the gate or the base (claim 6).

【0038】また、第2トランジスタのソース又はエミ
ッタを高周波的に接地するキャパシタを設けるととも
に、第2トランジスタのゲート又はベースを高周波的に
接地するキャパシタを設けることにより、中間周波数信
号の増幅率を高めるとともに、第1トランジスタのドレ
イン又はコレクタに漏洩した高周波入力信号および局部
発振信号が、第2トランジスタのゲート又はベースに漏
洩することを防いでいる(請求項7)。
By providing a capacitor for grounding the source or emitter of the second transistor in high frequency and a capacitor for grounding the gate or base of the second transistor in high frequency, the amplification factor of the intermediate frequency signal is increased. At the same time, the high frequency input signal and the local oscillation signal leaked to the drain or collector of the first transistor are prevented from leaking to the gate or base of the second transistor (claim 7).

【0039】さらに、上述の第4の発明の周波数変換回
路では、第1トランジスタのソース又はエミッタに接続
された上記のインダクタと抵抗との接続点を、キャパシ
タを介して接地することにより、ソース又はエミッタに
入力される高周波入力信号の整合をとり、第1トランジ
スタでの変換利得を高めるようにしており(請求項
8)、また、第2トランジスタのソース又はエミッタを
抵抗を介して接地することにより、第2トランジスタで
の変換利得を高めている(請求項9)。
Furthermore, in the frequency conversion circuit of the above-mentioned fourth invention, the connection point between the above-mentioned inductor connected to the source or the emitter of the first transistor and the resistor is grounded via the capacitor so that the source or The high frequency input signal input to the emitter is matched to increase the conversion gain in the first transistor (claim 8), and the source or emitter of the second transistor is grounded via a resistor. , The conversion gain in the second transistor is increased (claim 9).

【0040】[0040]

【実施例】以下、図面を参照して本発明の実施例を説明
する。 (a)第1実施例の説明 図1は本発明の第1実施例にかかる周波数変換回路を示
す電気回路図であり、この図1に示す周波数変換回路
は、高周波入力信号(RF信号)と局部発振信号(LO
信号)とをミキシングして、中間周波信号(IF信号)
を出力するものであり、前述の図8におけるダウンコン
バータ112のミキシング回路112Aとして用いるこ
とができる。
Embodiments of the present invention will be described below with reference to the drawings. (A) Description of the First Embodiment FIG. 1 is an electric circuit diagram showing a frequency conversion circuit according to the first embodiment of the present invention. The frequency conversion circuit shown in FIG. 1 has a high frequency input signal (RF signal). Local oscillation signal (LO
Signal) and an intermediate frequency signal (IF signal)
Is output and can be used as the mixing circuit 112A of the down converter 112 in FIG. 8 described above.

【0041】ここで、3Aは第1トランジスタであり、
この第1トランジスタ3Aは、RF信号をソース1で受
けるとともに、LO信号をゲート2で受けることによ
り、RF信号,LO信号のミキシングを行なって周波数
変換し、IF信号としてドレイン4から出力するもので
ある。即ち、第1トランジスタ3Aでは、ソース1にR
F信号が入力され、ゲート2にLO信号が入力され、ド
レイン4からIF信号を出力しているので、回路を構成
するための部品点数を多くすることなく、RF信号,L
O信号間のアイソレーションや大信号特性が改善される
ようになっている。
Here, 3A is a first transistor,
The first transistor 3A receives the RF signal at the source 1 and receives the LO signal at the gate 2, thereby mixing the RF signal and the LO signal for frequency conversion and outputting the IF signal from the drain 4 as an IF signal. is there. That is, in the first transistor 3A, the source 1 has R
Since the F signal is input, the LO signal is input to the gate 2, and the IF signal is output from the drain 4, the RF signal, the L signal, and the L signal are increased without increasing the number of components for forming the circuit.
Isolation between O signals and large signal characteristics are improved.

【0042】また、第1トランジスタ3Aのゲート2
は、抵抗5を介して電源6が接続され、ゲート2にはこ
の電源6からの電圧が印加されるようになっている。さ
らに、ソース1はインダクタ7を介して接地されている
が、このインダクタ7は、RF信号に対してオープンに
なるような特性を有しており、これによりソース1に入
力されるRF信号の漏洩を防ぐとともに、RF帯以外の
周波数成分を有する信号がソース1に入力されるのを防
ぎ、RF信号の整合(マッチング)をとるためのもので
ある。
The gate 2 of the first transistor 3A
Is connected to a power source 6 via a resistor 5, and a voltage from the power source 6 is applied to the gate 2. Further, the source 1 is grounded via the inductor 7, but the inductor 7 has a characteristic that it is open to the RF signal, whereby the leakage of the RF signal input to the source 1 is caused. And to prevent signals having frequency components other than the RF band from being input to the source 1, thereby matching the RF signals.

【0043】さらに、第1トランジスタ3Aのドレイン
4は、後述する第2トランジスタ10Aのゲート9とキ
ャパシタ8を介して接続されるとともに、第2トランジ
スタ10Aのソース12とインダクタ11を介して接続
されている。また、第2トランジスタ10Aは、第1ト
ランジスタ3Aとタンデム接続され、第1トランジスタ
3AからのIF信号を増幅して出力するものである。
Further, the drain 4 of the first transistor 3A is connected to the gate 9 of the second transistor 10A, which will be described later, via the capacitor 8 and also connected to the source 12 of the second transistor 10A via the inductor 11. There is. The second transistor 10A is connected in tandem with the first transistor 3A, and amplifies and outputs the IF signal from the first transistor 3A.

【0044】ここで、キャパシタ8は、第2トランジス
タ10Aのゲート9に所定の動作点を得るためにバイア
スをかけるものであり、インダクタ11は、IF信号に
対してオープンになるような特性を有しており、これに
より第1トランジスタ3Aから出力されたIF信号が、
第2トランジスタ10Aのソース12に漏洩することな
く、第2トランジスタ10Aのゲート9に入力されるよ
うになっている。
Here, the capacitor 8 biases the gate 9 of the second transistor 10A in order to obtain a predetermined operating point, and the inductor 11 has a characteristic of being open to the IF signal. As a result, the IF signal output from the first transistor 3A is
It is adapted to be input to the gate 9 of the second transistor 10A without leaking to the source 12 of the second transistor 10A.

【0045】即ち、このキャパシタ8とインダクタ11
とにより、第1トランジスタ3AからのIF信号の他所
への漏洩を防止しながら、IF信号を第2トランジスタ
10Aのゲート9へ供給する中間周波信号漏洩防止回路
60が構成される。また、第2トランジスタ10Aのゲ
ート9は、抵抗13を介して電源14が接続されてお
り、ゲート9はこの電源14により電圧が印加されるよ
うになっている。さらに、ドレイン15は、インダクタ
16を介して電源17が接続されており、ドレイン15
にはこの電源17からの電圧が印加されるようになって
いる。また、このインダクタ16は、IF信号に対して
オープンになるような特性を有しており、これにより、
第2トランジスタ10Aのドレイン15出力としての増
幅されたIF信号の、電源17への漏洩を防ぐととも
に、このIF信号の整合をとるようになっている。
That is, the capacitor 8 and the inductor 11
Thus, the intermediate-frequency signal leakage prevention circuit 60 that supplies the IF signal to the gate 9 of the second transistor 10A while preventing the leakage of the IF signal from the first transistor 3A to other places is configured. A power source 14 is connected to the gate 9 of the second transistor 10A via a resistor 13, and a voltage is applied to the gate 9 by the power source 14. Further, the drain 15 is connected to a power supply 17 via an inductor 16, and the drain 15
The voltage from the power source 17 is applied to the. In addition, the inductor 16 has a characteristic that it is open to the IF signal.
The amplified IF signal as the output of the drain 15 of the second transistor 10A is prevented from leaking to the power supply 17, and the IF signal is matched.

【0046】ところで、第2トランジスタ10Aのゲー
ト9は、キャパシタ18により高周波的に接地されてお
り、これにより第1トランジスタ3Aのドレイン4に漏
洩したRF信号およびLO信号をアース放電し、RF信
号およびLO信号が第2トランジスタ10Aのゲート9
に入力されることを防ぐとともに、IF信号の増幅特性
を高めている。
By the way, the gate 9 of the second transistor 10A is grounded at a high frequency by the capacitor 18, whereby the RF signal and the LO signal leaked to the drain 4 of the first transistor 3A are discharged to the ground, and the RF signal and The LO signal is the gate 9 of the second transistor 10A.
The input signal is prevented from being input to and the amplification characteristic of the IF signal is enhanced.

【0047】さらに、第2トランジスタ10Aのソース
12はキャパシタ19により高周波的に接地されてお
り、これにより上述のキャパシタ8と同様に、第1トラ
ンジスタ3Aのドレイン4に漏洩したRFおよびLO信
号をアース放電し、RFおよびLO信号が第2トランジ
スタ10Aのソース12に入力されることを防ぐととも
に、IFの増幅特性を高めている。
Further, the source 12 of the second transistor 10A is grounded at a high frequency by the capacitor 19, so that the RF and LO signals leaked to the drain 4 of the first transistor 3A are grounded like the capacitor 8 described above. This prevents discharge and input of RF and LO signals to the source 12 of the second transistor 10A, and enhances the IF amplification characteristic.

【0048】なお、上述の接地されたキャパシタ18,
19は、信頼性を増すために設けられているものであ
り、回路設計の際には、要求される回路の性能に応じ
て、これらを省略することができる。上述の構成によ
り、本発明の第1実施例にかかる周波数変換回路は、以
下に示すように動作する。
The above-mentioned grounded capacitor 18,
Reference numeral 19 is provided to increase reliability, and when designing a circuit, these can be omitted depending on the required circuit performance. With the above configuration, the frequency conversion circuit according to the first embodiment of the present invention operates as follows.

【0049】即ち、第1トランジスタ3Aのソース1に
RF信号が、ゲート2にLO信号がそれぞれ入力される
とともに、電源6によりゲート2に対して電圧が印加さ
れると、第1トランジスタ3AはRF信号とLO信号と
をミキシングして、ドレイン4からIF信号を出力す
る。ドレイン4から出力されたIF信号は、中間周波信
号漏洩防止回路60によって、第2トランジスタ10A
のソース12に漏洩することなくゲート9に入力され
る。さらに、第2トランジスタ10Aでは、電源14に
よりゲート9に対して電圧が印加されるとともに、電源
17によりドレイン15に対して電圧が印加されて、I
F信号を増幅し、増幅されたIF信号はドレイン15か
ら出力される。
That is, when the RF signal is input to the source 1 of the first transistor 3A and the LO signal is input to the gate 2 of the first transistor 3A, and a voltage is applied to the gate 2 by the power supply 6, the first transistor 3A outputs the RF signal. The IF signal is output from the drain 4 by mixing the signal and the LO signal. The IF signal output from the drain 4 is supplied to the second transistor 10A by the intermediate frequency signal leakage prevention circuit 60.
Input to the gate 9 without leaking to the source 12 of the. Further, in the second transistor 10A, a voltage is applied to the gate 9 by the power supply 14 and a voltage is applied to the drain 15 by the power supply 17, and
The F signal is amplified and the amplified IF signal is output from the drain 15.

【0050】例えば、第1トランジスタ3Aのソース1
に入力されるRF信号の周波数fRFを1.9GHz,ド
レイン4から出力されるIF信号のfIFを240MHz
とした場合について、3次歪み混変調歪み特性について
ソフトシミュレーションを行なうと、図2に示すような
特性が得られる。即ち、この図2の点Aに示すように、
第1トランジスタ3Aにより高い入力インターセプトポ
イント〔IIP〕を有する特性を得ることができ、3次
歪み混変調歪み特性を改善でき、隣接するチャネルにノ
イズが発生することを防ぐことができる。
For example, the source 1 of the first transistor 3A
The frequency f RF of the RF signal input to the terminal is 1.9 GHz, and the f IF of the IF signal output from the drain 4 is 240 MHz.
In such a case, when the soft simulation is performed on the third-order distortion cross-modulation distortion characteristic, the characteristic as shown in FIG. 2 is obtained. That is, as shown at point A in FIG.
A characteristic having a high input intercept point [IIP] can be obtained by the first transistor 3A, the third-order distortion intermodulation distortion characteristic can be improved, and noise can be prevented from occurring in an adjacent channel.

【0051】なお、第1トランジスタ3Aでは、3次歪
み混変調歪み特性が改善されたことに伴い、IF信号の
変換利得が低下するが、第2トランジスタ10Aによっ
て、変換利得が低下したIF信号を効率よく増幅してい
るので、第1トランジスタ3Aでの利得低下分を吸収
し、回路全体での変換利得の低下を防いでおり、これに
より、高出力且つ低歪みの周波数変換回路を実現してい
る。
In the first transistor 3A, the conversion gain of the IF signal decreases as the third-order distortion cross-modulation distortion characteristic is improved, but the second transistor 10A converts the IF signal whose conversion gain decreases. Since the gain is efficiently amplified, the gain reduction in the first transistor 3A is absorbed and the reduction in the conversion gain of the entire circuit is prevented, thereby realizing a high-output and low-distortion frequency conversion circuit. There is.

【0052】このように、本発明の第1実施例の周波数
変換回路によれば、周波数変換用の第1トランジスタ3
Aと、信号増幅用の第2トランジスタ10Aとをそな
え、且つ、第1トランジスタ3Aのゲート2に、抵抗5
を介して電圧が印加されるとともに、第1トランジスタ
3Aのソース1が、インダクタ7を介して接地されて、
更に、第1トランジスタ3Aのドレイン4と第2トラン
ジスタ10Aのゲート9とが、キャパシタ8を介して接
続されるとともに、第1トランジスタ3Aのドレイン4
と第2トランジスタ10Aのソース12とが、中間周波
信号に対してオープンになるインダクタ11を介して接
続され、第2トランジスタ10Aのゲート9に、抵抗1
3を介して電圧が印加されるとともに、第2トランジス
タ10Aのドレイン15に、インダクタ16を介して電
圧が印加されることにより、第1トランジスタ3Aから
のRF信号,LO信号の第2トランジスタ10Aへの漏
洩を防ぐことができるほか、第1トランジスタ3Aから
のIF信号は、中間周波信号漏洩防止回路60の作用に
より、他所へ漏洩されることなく第2トランジスタ10
Aのゲート9に供給することができるとともにこのIF
信号の整合をとることができるので、高出力且つ低歪み
の回路特性を得ることができる利点がある。
As described above, according to the frequency conversion circuit of the first embodiment of the present invention, the first transistor 3 for frequency conversion is used.
A and a second transistor 10A for amplifying a signal, and a resistor 5 is connected to the gate 2 of the first transistor 3A.
Is applied via the inductor 7, the source 1 of the first transistor 3A is grounded via the inductor 7,
Furthermore, the drain 4 of the first transistor 3A and the gate 9 of the second transistor 10A are connected via the capacitor 8 and the drain 4 of the first transistor 3A is connected.
And a source 12 of the second transistor 10A are connected via an inductor 11 which is open to an intermediate frequency signal, and a resistor 1 is connected to a gate 9 of the second transistor 10A.
3 is applied to the drain 15 of the second transistor 10A via the inductor 16, and the voltage is applied to the drain 15 of the second transistor 10A from the first transistor 3A to the second transistor 10A of the RF signal and the LO signal. The leakage of the IF signal from the first transistor 3A is prevented by the action of the intermediate frequency signal leakage prevention circuit 60, and the IF signal from the first transistor 3A is not leaked to another place.
This IF can be supplied to the gate 9 of A
Since signals can be matched, there is an advantage that high output and low distortion circuit characteristics can be obtained.

【0053】さらに、本実施例の周波数変換回路によれ
ば、第2トランジスタ10Aのソース12に高周波的に
接地するキャパシタ19を設けるとともに、第2トラン
ジスタ10Aのゲート9に高周波的に接地するキャパシ
タ18を設けることにより、第1トランジスタ3Aのド
レイン4に漏洩したRF信号およびLO信号が、第2ト
ランジスタ10Aのゲート9に入力されることを効果的
に防ぎ、IFポートとしてのドレイン15へのRF信号
およびLO信号の漏洩を改善し、第2トランジスタ10
Aでの増幅特性を更に高めることができるので、第2ト
ランジスタ10Aのドレイン15における整合回路の素
子数を減らすことができ、小型でありながら、更なる高
出力且つ低歪みの周波数変換回路を実現できる利点があ
る。
Furthermore, according to the frequency conversion circuit of this embodiment, the source 12 of the second transistor 10A is provided with the capacitor 19 grounded at high frequency, and the gate 18 of the second transistor 10A is grounded at high frequency. By effectively providing the RF signal and the LO signal leaked to the drain 4 of the first transistor 3A to the gate 9 of the second transistor 10A, the RF signal to the drain 15 as an IF port is provided. And the leakage of the LO signal is improved, and the second transistor 10
Since the amplification characteristic at A can be further improved, the number of matching circuit elements in the drain 15 of the second transistor 10A can be reduced, and a frequency conversion circuit with higher output and lower distortion while being compact can be realized. There are advantages.

【0054】また、本実施例の周波数変換回路によれ
ば、第1トランジスタ3Aのソース1にRF信号を、ゲ
ート2にLO信号をそれぞれ入力し、ドレイン4からI
F信号を出力しているので、回路を構成する部品点数を
多くすることなく、RF信号,LO信号間のアイソレー
ションとともに、大信号特性を改善することができる。
なお、上述の本実施例では、第2トランジスタ10Aの
ゲート9を高周波的に接地するキャパシタ18が設けら
れるとともに、第2トランジスタ10Aのソース12を
高周波的に接地するキャパシタ19が設けられている
が、これに限定されず、キャパシタ18又はキャパシタ
19のいずれか一方のみを設けてもよく、このようにし
ても、少なくとも、第2トランジスタ10Aのドレイン
15出力におけるRF信号及びLO信号の漏洩を改善す
ることができるので、上述の本実施例の場合と同様の利
点が得られる。
According to the frequency conversion circuit of the present embodiment, the RF signal is input to the source 1 of the first transistor 3A and the LO signal is input to the gate 2 of the first transistor 3A.
Since the F signal is output, the large signal characteristic can be improved together with the isolation between the RF signal and the LO signal without increasing the number of components forming the circuit.
In the above-described embodiment, the capacitor 18 for grounding the gate 9 of the second transistor 10A in high frequency is provided, and the capacitor 19 for grounding the source 12 of the second transistor 10A in high frequency is provided. However, the present invention is not limited to this, and only one of the capacitors 18 and 19 may be provided. Even in this case, at least the leakage of the RF signal and the LO signal at the drain 15 output of the second transistor 10A is improved. Therefore, the same advantages as in the case of the present embodiment described above can be obtained.

【0055】また、本実施例の周波数変換回路では、ト
ランジスタとして、図1に示すようにシングルゲートF
ETを用いたが、本発明によればこれに限定されず、例
えば第1トランジスタ,第2トランジスタにバイポーラ
トランジスタを用いてもよく、このようにしても上述の
本実施例と同様の利点を得ることができる。この場合に
おいて、特に第1トランジスタ3B及び第2トランジス
タ10Bにバイポーラトランジスタを用いた場合の周波
数変換回路は、図3に示すように、高周波入力信号をエ
ミッタ1Bで受けるとともに局部発振信号をベース2B
で受けることにより、中間周波信号をコレクタ4Bから
出力する周波数変換用の第1トランジスタ3Bと、第1
トランジスタ3Bとタンデム接続されて中間周波信号を
増幅して出力する信号増幅用の第2トランジスタ10B
とをそなえ、且つ、第1トランジスタ3Bのベース2B
に、抵抗5を介して電圧が印加されるとともに、第1ト
ランジスタ3Bのエミッタ1Bが、インダクタ7を介し
て接地されて、更に、第1トランジスタ3Bのコレクタ
4Bと第2トランジスタ10Bのベースと9Bが、キャ
パシタ8を介して接続されるとともに、第1トランジス
タ3Bのコレクタ4Bと第2トランジスタ10Bのエミ
ッタ12Bとが、中間周波信号に対してオープンになる
インダクタ11を介して接続され、更に、第2トランジ
スタ10Bのベース9Bに、抵抗13を介して電圧が印
加されるとともに、第2トランジスタ10Bのコレクタ
15Bに、インダクタ16を介して電圧が印加されてい
るような構成を有している。
Further, in the frequency conversion circuit of this embodiment, as the transistor, a single gate F is used as shown in FIG.
Although the ET is used, the present invention is not limited to this. For example, a bipolar transistor may be used for the first transistor and the second transistor, and even in this case, the same advantages as those of the above-described embodiment can be obtained. be able to. In this case, as shown in FIG. 3, the frequency conversion circuit using bipolar transistors as the first transistor 3B and the second transistor 10B receives the high frequency input signal at the emitter 1B and the local oscillation signal at the base 2B, as shown in FIG.
The first transistor 3B for frequency conversion which outputs the intermediate frequency signal from the collector 4B, and the first
A second transistor 10B for signal amplification, which is connected in tandem with the transistor 3B and amplifies and outputs the intermediate frequency signal.
And the base 2B of the first transistor 3B
Is applied with a voltage via the resistor 5, the emitter 1B of the first transistor 3B is grounded via the inductor 7, and the collector 4B of the first transistor 3B and the base 9B of the second transistor 10B. Is connected via a capacitor 8 and the collector 4B of the first transistor 3B and the emitter 12B of the second transistor 10B are connected via an inductor 11 which is open to an intermediate frequency signal. The voltage is applied to the base 9B of the two-transistor 10B via the resistor 13, and the voltage is applied to the collector 15B of the second transistor 10B via the inductor 16.

【0056】(b)第2実施例の説明 図4は本発明の第2実施例にかかる周波数変換回路を示
す電気回路図であり、この図4に示す周波数変換回路
は、高周波入力信号(RF信号)と局部発振信号(LO
信号)とをミキシングして、中間周波信号(IF信号)
を出力するものであり、本実施例にかかる周波数変換回
路においても、前述の図8におけるダウンコンバータ1
12のミキシング回路112Aとして用いることができ
る。
(B) Description of Second Embodiment FIG. 4 is an electric circuit diagram showing a frequency conversion circuit according to a second embodiment of the present invention. The frequency conversion circuit shown in FIG. 4 has a high frequency input signal (RF). Signal) and local oscillation signal (LO
Signal) and an intermediate frequency signal (IF signal)
In the frequency conversion circuit according to the present embodiment, the down converter 1 in FIG.
It can be used as 12 mixing circuits 112A.

【0057】ここで、22Aは第1トランジスタであ
り、この第1トランジスタ22Aは、RF信号をソース
20で受けるとともに、LO信号をゲート21で受ける
ことにより、RF信号,LO信号のミキシングを行なっ
て周波数変換し、IF信号としてドレイン23から出力
するものである。即ち、第1トランジスタ22Aでは、
ソース20にRF信号が入力され、ゲート21にLO信
号が入力され、ドレイン23からIF信号を出力してい
るので、回路を構成するための部品点数を多くすること
なく、RF信号,LO信号間のアイソレーションや大信
号特性が改善されるようになっている。
Here, 22A is a first transistor, and this first transistor 22A receives an RF signal at the source 20 and an LO signal at the gate 21, thereby mixing the RF signal and the LO signal. The frequency is converted and the IF signal is output from the drain 23. That is, in the first transistor 22A,
Since the RF signal is input to the source 20, the LO signal is input to the gate 21, and the IF signal is output from the drain 23, there is no increase in the number of components for configuring the circuit, The isolation and large signal characteristics are improved.

【0058】また、第1トランジスタ22Aのゲート2
1は抵抗24を介して接地されており、ソース20は抵
抗25を介して接地されているが、これらの抵抗24,
25はともに一電源化のためのものである。即ち、抵抗
24は、LO信号に対してオープンになるような特性を
有しており、これによりゲート21に入力されるLO信
号の漏洩を防ぐとともに、LO帯以外の周波数成分を有
する信号はアース放電してゲート21に入力されるのを
防ぎ、LO信号の整合(マッチング)をとるものであ
る。また、抵抗25は、第1トランジスタ22Aのソー
ス20に、所定の動作点を得るためにバイアスをかける
ものであるほか、RF信号に対してオープンになるよう
な特性を有しており、これによりソース20に入力され
るRF信号の漏洩を防ぐとともに、RF帯以外の周波数
成分を有する信号はアース放電してソース20に入力さ
れるのを防ぎ、RF信号の整合をとるようになってい
る。
In addition, the gate 2 of the first transistor 22A
1 is grounded via a resistor 24, and the source 20 is grounded via a resistor 25.
Both 25 are for one power supply. That is, the resistor 24 has a characteristic of being open to the LO signal, which prevents leakage of the LO signal input to the gate 21 and prevents signals having frequency components other than the LO band from being grounded. The discharge is prevented from being input to the gate 21, and the LO signal is matched. Further, the resistor 25 not only biases the source 20 of the first transistor 22A to obtain a predetermined operating point, but also has a characteristic of being open to an RF signal. The leakage of the RF signal input to the source 20 is prevented, and a signal having a frequency component other than the RF band is prevented from being ground-discharged and input to the source 20, thereby matching the RF signal.

【0059】さらに、第1トランジスタ22Aのドレイ
ン23は、後述する第2トランジスタ29Aのゲート2
6と直接接続されるとともに、第2トランジスタ29A
のソース28と抵抗27を介して接続されている。ま
た、この第2トランジスタ29Aは、第1トランジスタ
22Aとタンデム接続され、第1トランジスタ22Aか
らのIF信号を増幅して出力するものである。
Further, the drain 23 of the first transistor 22A is the gate 2 of the second transistor 29A described later.
6 is directly connected to the second transistor 29A
Is connected to the source 28 via a resistor 27. The second transistor 29A is connected in tandem with the first transistor 22A, and amplifies and outputs the IF signal from the first transistor 22A.

【0060】ここで、抵抗27は、第2トランジスタ2
9Aのソース28に所定の動作点を得るためにバイアス
をかけるための高抵抗であり、IF信号をほとんど通さ
ないような特性を有している。これにより、第1トラン
ジスタ22Aから出力されたIF信号が、第2トランジ
スタ29Aのソース28に漏洩することなく、第2トラ
ンジスタ29Aのゲート26に入力されるようになって
いる。
Here, the resistor 27 is the second transistor 2
It is a high resistance for biasing the source 28 of 9 A to obtain a predetermined operating point, and has a characteristic of hardly passing an IF signal. As a result, the IF signal output from the first transistor 22A is input to the gate 26 of the second transistor 29A without leaking to the source 28 of the second transistor 29A.

【0061】即ち、この抵抗27により、第1トランジ
スタ22AからのIF信号の他所への漏洩を防止しなが
ら、IF信号を第2トランジスタ29Aのゲート26へ
供給する中間周波信号漏洩防止回路70が構成される。
また、第2トランジスタ29Aのドレイン30は、イン
ダクタ31を介して電源32が接続されており、ドレイ
ン30はこの電源32により電圧が印加されるようにな
っている。さらに、このインダクタ31は、IF信号に
対してオープンになるような特性を有しており、これに
より、第2トランジスタ29Aのドレイン30に出力さ
れ、増幅されたIF信号の電源32への漏洩を防ぐとと
もに、このIF信号の整合をとるようになっている。
That is, the resistance 27 prevents the IF signal from leaking to the other place from the first transistor 22A, and the intermediate frequency signal leakage prevention circuit 70 for supplying the IF signal to the gate 26 of the second transistor 29A is constructed. To be done.
A power source 32 is connected to the drain 30 of the second transistor 29A via an inductor 31, and a voltage is applied to the drain 30 by the power source 32. Further, the inductor 31 has a characteristic that it is open to the IF signal, so that leakage of the amplified IF signal output to the drain 30 of the second transistor 29A to the power supply 32 is prevented. In addition to preventing this, the IF signal is matched.

【0062】ところで、第2トランジスタ29Aのゲー
ト26は、キャパシタ33により高周波的に接地されて
おり、これにより第1トランジスタ22Aのドレイン2
3に漏洩したRF信号およびLO信号をアース放電し、
RF信号およびLO信号が第2トランジスタ29Aのゲ
ート26に入力されることを防ぐとともに、IF信号の
増幅特性を高めている。
By the way, the gate 26 of the second transistor 29A is grounded at a high frequency by the capacitor 33, which allows the drain 2 of the first transistor 22A to be grounded.
RF signal and LO signal leaked to 3 are discharged to earth,
The RF signal and the LO signal are prevented from being input to the gate 26 of the second transistor 29A, and the amplification characteristic of the IF signal is improved.

【0063】さらに、第2トランジスタ29Aのソース
28はキャパシタ34により高周波的に接地されてお
り、これにより上述のキャパシタ33と同様に、第1ト
ランジスタ22Aのドレイン23に漏洩したRFおよび
LO信号をアース放電し、RF信号及びLO信号が第2
トランジスタ29Aのソース28に入力されることを防
ぐとともに、IFの増幅特性を高めている。
Further, the source 28 of the second transistor 29A is grounded at a high frequency by the capacitor 34, so that the RF and LO signals leaked to the drain 23 of the first transistor 22A are grounded like the capacitor 33 described above. Discharge, RF signal and LO signal are second
It prevents the input to the source 28 of the transistor 29A and enhances the amplification characteristic of the IF.

【0064】なお、上述の接地されたキャパシタ33,
34は、信頼性を増すために設けられているものであ
り、回路設計の際には、要求される回路の性能に応じ
て、これらを省略することができる。上述の構成によ
り、本発明の第2実施例にかかる周波数変換回路は、以
下に示すように動作する。
The above-mentioned grounded capacitor 33,
Reference numeral 34 is provided to increase reliability, and when designing the circuit, these can be omitted depending on the required circuit performance. With the configuration described above, the frequency conversion circuit according to the second embodiment of the present invention operates as follows.

【0065】即ち、第2トランジスタ29Aで、電源3
2によりドレイン30に対して電圧が印加されるととも
に、第1トランジスタ22Aのソース20にRF信号
が、ゲート21にLO信号がそれぞれ入力されると、第
1トランジスタ22AはRF信号とLO信号をミキシン
グして、ドレイン23からIF信号を出力する。ドレイ
ン23から出力されたIF信号は、中間周波信号漏洩防
止回路70によって、第2トランジスタ29Aのソース
28に漏洩することなくゲート26に入力され、第2ト
ランジスタ29AはIF信号を増幅し、増幅されたIF
信号はドレイン30から出力される。
That is, with the second transistor 29A, the power source 3
When a voltage is applied to the drain 30 by 2 and an RF signal is input to the source 20 of the first transistor 22A and an LO signal is input to the gate 21, the first transistor 22A mixes the RF signal and the LO signal. Then, the IF signal is output from the drain 23. The IF signal output from the drain 23 is input to the gate 26 by the intermediate frequency signal leakage prevention circuit 70 without leaking to the source 28 of the second transistor 29A, and the second transistor 29A amplifies the IF signal and is amplified. IF
The signal is output from the drain 30.

【0066】なお、この図4に示すものにおいても、前
述の図2の場合と同様に、高い入力インターセプトポイ
ント〔IIP〕を有する特性を得ることができ、3次歪
み混変調歪み特性を改善でき、隣接するチャネルにノイ
ズが発生することを防ぐことができる。また、第1トラ
ンジスタ22Aでは、3次歪み混変調歪み特性が改善さ
れたことに伴い、IF信号の変換利得が低下するが、第
2トランジスタ29Aによって、変換利得が低下したI
F信号を効率よく増幅しているので、第1トランジスタ
22Aでの利得低下分を吸収し、回路全体での変換利得
の低下を防いでおり、これにより、高出力且つ低歪みの
周波数変換回路を実現している。
In the structure shown in FIG. 4 as well, similar to the case of FIG. 2 described above, a characteristic having a high input intercept point [IIP] can be obtained and the third-order distortion intermodulation distortion characteristic can be improved. , It is possible to prevent noise from being generated in adjacent channels. Further, in the first transistor 22A, the conversion gain of the IF signal is lowered due to the improvement of the third-order distortion cross-modulation distortion characteristic, but the conversion gain is lowered by the second transistor 29A.
Since the F signal is amplified efficiently, the gain reduction in the first transistor 22A is absorbed, and the reduction in conversion gain in the entire circuit is prevented, which allows the frequency conversion circuit with high output and low distortion to be realized. Has been realized.

【0067】このように、本発明の第2実施例の周波数
変換回路によれば、周波数変換用の第1トランジスタ2
2Aと、信号増幅用の第2トランジスタ29Aとをそな
え、且つ、第1トランジスタ22Aのゲート21が、抵
抗24を介して接地されるとともに、第1トランジスタ
22Aのソース20が、抵抗25を介して接地されて、
更に、第1トランジスタ22Aドレイン23と第2トラ
ンジスタ29Aのゲート26とが、直接接続されるとと
もに、第1トランジスタ22Aのドレイン23と第2ト
ランジスタ29Aのソース28とが抵抗27を介して接
続され、更に、第2トランジスタ29Aのドレイン30
に、インダクタ31を介して電圧が印加されることによ
り、第1トランジスタ22AからのRF信号,LO信号
の第2トランジスタへ29Aの漏洩を防ぐことができる
ほか、第1トランジスタ22AからのIF信号は、中間
周波信号漏洩防止回路70の作用により、他所へ漏洩さ
れることなく第2トランジスタ29Aのゲート26に供
給することができるとともにこのIF信号の整合をとる
ことができるので、高出力且つ低歪みの回路特性を有す
ることができる利点がある。
As described above, according to the frequency conversion circuit of the second embodiment of the present invention, the first transistor 2 for frequency conversion is used.
2A and a second transistor 29A for signal amplification, the gate 21 of the first transistor 22A is grounded via the resistor 24, and the source 20 of the first transistor 22A is connected via the resistor 25. Grounded,
Further, the drain 23 of the first transistor 22A and the gate 26 of the second transistor 29A are directly connected, and the drain 23 of the first transistor 22A and the source 28 of the second transistor 29A are connected via a resistor 27, Further, the drain 30 of the second transistor 29A
By applying a voltage to the second transistor through the inductor 31, the leakage of the RF signal and LO signal from the first transistor 22A to the second transistor 29A can be prevented, and the IF signal from the first transistor 22A can be prevented. By the action of the intermediate frequency signal leakage prevention circuit 70, since it can be supplied to the gate 26 of the second transistor 29A without being leaked to another place and the IF signal can be matched, high output and low distortion can be obtained. It is possible to have the following circuit characteristics.

【0068】さらに、本実施例の周波数変換回路によれ
ば、第2トランジスタ29Aのソース28に高周波的に
接地するキャパシタ34を設けるとともに、第2トラン
ジスタ29Aのゲート26に高周波的に接地するキャパ
シタ33を設けることにより、第1トランジスタ22A
のドレイン23に漏洩したRF信号およびLO信号が、
第2トランジスタ29Aのゲート26に入力されること
を効果的に防ぎ、IFポートとしてのドレイン30への
RF信号およびLO信号の漏洩を改善し、第2トランジ
スタ29Aでの増幅特性を更に高めることができるの
で、第2トランジスタ29Aのドレイン30における整
合回路の素子数を減らすことができ、小型でありなが
ら、更なる高出力且つ低歪みの周波数変換回路を実現で
きる利点がある。
Further, according to the frequency conversion circuit of the present embodiment, the source 28 of the second transistor 29A is provided with the capacitor 34 grounded at high frequency, and the gate 26 of the second transistor 29A is grounded at high frequency with the capacitor 33. By providing the first transistor 22A
RF and LO signals leaked to the drain 23 of
It is possible to effectively prevent the input to the gate 26 of the second transistor 29A, improve the leakage of the RF signal and the LO signal to the drain 30 as an IF port, and further improve the amplification characteristic of the second transistor 29A. Therefore, the number of elements of the matching circuit in the drain 30 of the second transistor 29A can be reduced, and there is an advantage that it is possible to realize a frequency conversion circuit having higher output and lower distortion while being small in size.

【0069】また、本実施例の周波数変換回路によれ
ば、第1トランジスタ22Aのソース20にRF信号
を、ゲート21にLO信号をそれぞれ入力し、ドレイン
23からIF信号を出力しているので、回路を構成する
部品点数を多くすることなく、RF信号,LO信号間の
アイソレーションとともに、大信号特性を改善すること
ができる。
Further, according to the frequency conversion circuit of this embodiment, the RF signal is input to the source 20 of the first transistor 22A, the LO signal is input to the gate 21, and the IF signal is output from the drain 23. It is possible to improve the large signal characteristic as well as the isolation between the RF signal and the LO signal without increasing the number of parts constituting the circuit.

【0070】なお、上述の本実施例では、第2トランジ
スタ29Aのゲート26を高周波的に接地するキャパシ
タ33が設けられるとともに、第2トランジスタ29A
のソース28を高周波的に接地するキャパシタ34が設
けられているが、これに限定されず、キャパシタ33又
はキャパシタ34のいずれか一方のみを設けてもよく、
このようにしても、少なくとも、第2トランジスタ29
Aのドレイン30へのRF信号及びLO信号の漏洩を改
善することができるので、上述の本実施例の場合と同様
の利点が得られる。
In the present embodiment described above, the capacitor 33 for grounding the gate 26 of the second transistor 29A at a high frequency is provided, and the second transistor 29A is also provided.
Is provided with a capacitor 34 for grounding the source 28 of the above in a high frequency, but the present invention is not limited to this, and only one of the capacitors 33 and 34 may be provided,
Even in this way, at least the second transistor 29
Since the leakage of the RF signal and the LO signal to the drain 30 of A can be improved, the same advantages as in the case of this embodiment described above can be obtained.

【0071】また、本実施例の周波数変換回路では、ト
ランジスタとして、図4に示すようにシングルゲートF
ETを用いたが、本発明によればこれに限定されず、例
えば第1トランジスタ,第2トランジスタにバイポーラ
トランジスタを用いてもよく、このようにしても上述の
本実施例と同様の利点を得ることができる。この場合に
おいて、特に第1トランジスタ22B及び第2トランジ
スタ29Bにバイポーラトランジスタを用いた場合の周
波数変換回路は、図5に示すように、高周波入力信号を
エミッタ20Bで受けるとともに局部発振信号をベース
21Bで受けることにより、中間周波信号をコレクタ2
3Bから出力する周波数変換用の第1トランジスタ22
Bと、第1トランジスタ22Bとタンデム接続されて中
間周波信号を増幅して出力する信号増幅用の第2トラン
ジスタ29Bとをそなえ、且つ、第1トランジスタ22
Bのベース21Bが、抵抗24を介して接地されるとと
もに、第1トランジスタ22Bのエミッタ20Bが、抵
抗25を介して接地されて、更に、第1トランジスタ2
2Bのコレクタ23Bと第2トランジスタ29Bのベー
ス26Bとが、直接接続されるとともに、第1トランジ
スタ22Bのコレクタ23Bと第2トランジスタ29B
のエミッタ28Bとが抵抗27を介して接続され、更
に、第2トランジスタ29Bのコレクタ30Bに、イン
ダクタ31を介して電圧が印加されているような構成を
有している。
Further, in the frequency conversion circuit of this embodiment, a single gate F is used as a transistor as shown in FIG.
Although the ET is used, the present invention is not limited to this. For example, a bipolar transistor may be used for the first transistor and the second transistor, and even in this case, the same advantages as those of the above-described embodiment can be obtained. be able to. In this case, in particular, the frequency conversion circuit using bipolar transistors for the first transistor 22B and the second transistor 29B receives a high frequency input signal at the emitter 20B and a local oscillation signal at the base 21B as shown in FIG. By receiving the intermediate frequency signal, the collector 2
First transistor 22 for frequency conversion output from 3B
B and a second transistor 29B for signal amplification which is tandem-connected to the first transistor 22B and amplifies and outputs the intermediate frequency signal, and the first transistor 22
The base 21B of B is grounded via the resistor 24, and the emitter 20B of the first transistor 22B is grounded via the resistor 25.
The collector 23B of 2B and the base 26B of the second transistor 29B are directly connected, and the collector 23B of the first transistor 22B and the second transistor 29B are connected.
Is connected to the emitter 28B of the second transistor 29B via the resistor 27, and a voltage is applied to the collector 30B of the second transistor 29B via the inductor 31.

【0072】(c)第3実施例の説明 図6は本発明の第3実施例にかかる周波数変換回路を示
す電気回路図であり、この図6に示す周波数変換回路
は、高周波入力信号(RF信号)と局部発振信号(LO
信号)とをミキシングして、中間周波信号(IF信号)
を出力するものであり、本実施例にかかる周波数変換回
路においても、前述の図8におけるダウンコンバータ1
12のミキシング回路112Aとして用いることができ
る。
(C) Description of Third Embodiment FIG. 6 is an electric circuit diagram showing a frequency conversion circuit according to a third embodiment of the present invention. The frequency conversion circuit shown in FIG. 6 has a high frequency input signal (RF). Signal) and local oscillation signal (LO
Signal) and an intermediate frequency signal (IF signal)
In the frequency conversion circuit according to the present embodiment, the down converter 1 in FIG.
It can be used as 12 mixing circuits 112A.

【0073】ここで、37Aは第1トランジスタであ
り、この第1トランジスタ37Aは、整合回路50を介
することによりRF信号をソース35で受けるととも
に、インダクタ56を介することによりLO信号をゲー
ト36で受けることにより、RF信号,LO信号のミキ
シングを行なって周波数変換し、IF信号としてドレイ
ン38から出力するものである。
Here, 37A is a first transistor, and the first transistor 37A receives the RF signal at the source 35 via the matching circuit 50 and the LO signal at the gate 36 via the inductor 56. As a result, the RF signal and the LO signal are mixed, the frequency is converted, and the IF signal is output from the drain 38.

【0074】即ち、第1トランジスタ37Aでは、整合
回路50を介することによりソース35にRF信号が入
力される一方、インダクタ56を介することによりゲー
ト36にLO信号が入力され、ドレイン38からIF信
号を出力しているので、回路を構成するための部品点数
を多くすることなく、RF信号,LO信号間のアイソレ
ーションや大信号特性が改善されるようになっている。
That is, in the first transistor 37A, the RF signal is input to the source 35 via the matching circuit 50, while the LO signal is input to the gate 36 via the inductor 56, and the IF signal is output from the drain 38. Since the signal is output, the isolation between the RF signal and the LO signal and the large signal characteristic are improved without increasing the number of components for forming the circuit.

【0075】ここで、整合回路50は、RF信号につい
て整合するものであり、キャパシタ50A,インダクタ
50B及びキャパシタ50Cをそなえている。また、第
1トランジスタ37Aのゲート36は抵抗39を介して
接地されており、ソース35はインダクタ40及び抵抗
41を介して接地されるとともに、インダクタ40及び
キャパシタ51を介して接地されている。なお、これら
の抵抗39,41はともに一電源化のためのものであ
る。
Here, the matching circuit 50 is for matching the RF signal, and includes a capacitor 50A, an inductor 50B and a capacitor 50C. The gate 36 of the first transistor 37A is grounded via the resistor 39, the source 35 is grounded via the inductor 40 and the resistor 41, and is also grounded via the inductor 40 and the capacitor 51. It should be noted that these resistors 39 and 41 are both for one power supply.

【0076】さらに、抵抗39は、LO信号に対してオ
ープンになるような特性を有しており、これによりゲー
ト36に入力されるLO信号の漏洩を防ぐとともに、L
O帯以外の周波数成分を有する信号がゲート36に入力
されるのを防ぎ、LO信号の整合(マッチング)をとる
ようになっている。また、インダクタ40は、RF信号
に対してオープンになるような特性を有しているととも
に、抵抗41は、所定の動作点を得るためにバイアスを
かけるとともに、RF信号に対してオープンになるよう
な特性を有しており、これらにより、ソース35に入力
されるRF信号の漏洩を防ぐとともに、RF帯以外の周
波数成分を有する信号はアース放電してソース35に入
力されるのを防ぎ、RF信号の整合をとるようになって
いる。
Further, the resistor 39 has a characteristic of being open to the LO signal, which prevents the LO signal input to the gate 36 from leaking and at the same time L
A signal having a frequency component other than the O band is prevented from being input to the gate 36, and the LO signal is matched. Further, the inductor 40 has a characteristic that it is open to the RF signal, and the resistor 41 is biased to obtain a predetermined operating point and is open to the RF signal. These characteristics prevent leakage of the RF signal input to the source 35, and prevent signals having frequency components other than the RF band from being ground-discharged and input to the source 35. It is designed to match signals.

【0077】また、第1トランジスタ37Aのソース3
5に接続されたインダクタ40と抵抗41との接続点は
キャパシタ51を介して接地されており、これにより、
第1トランジスタ37Aへの電流を増やし、第1トラン
ジスタ37Aの変換利得を高めている。さらに、第1ト
ランジスタ37Aのドレイン38は、後述する第2トラ
ンジスタ46Aのゲート42に直接接続されるととも
に、第2トランジスタ46Aのソース45にインダクタ
43及び抵抗44を介して接続されている。
The source 3 of the first transistor 37A
The connection point between the inductor 40 and the resistor 41, which is connected to 5, is grounded via the capacitor 51.
The current to the first transistor 37A is increased to increase the conversion gain of the first transistor 37A. Further, the drain 38 of the first transistor 37A is directly connected to the gate 42 of the second transistor 46A described later and is also connected to the source 45 of the second transistor 46A via the inductor 43 and the resistor 44.

【0078】また、46Aは第2トランジスタであり、
この第2トランジスタ46Aは、第1トランジスタ37
Aとタンデム接続され、第1トランジスタ37Aからの
IF信号を増幅して出力するものである。ここで、イン
ダクタ43は、IF信号に対してオープンになるような
特性を有しており、これにより第1トランジスタ37A
から出力されたIF信号が、第2トランジスタ46Aの
ソース45に漏洩することなく、第2トランジスタ46
Aのゲート42に入力されるようになっている。
46A is a second transistor,
The second transistor 46A is the first transistor 37.
It is connected in tandem with A and amplifies and outputs the IF signal from the first transistor 37A. Here, the inductor 43 has a characteristic that it is open with respect to the IF signal, whereby the first transistor 37A
The IF signal output from the second transistor 46A does not leak to the source 45 of the second transistor 46A.
It is input to the gate 42 of A.

【0079】また、抵抗44は、第2トランジスタ46
Aのソース45に所定の動作点を得るためにバイアスを
かけるための高抵抗であり、IF信号をわずかにしか通
さないような特性を有している。これにより、第1トラ
ンジスタ37Aから出力されたIF信号が、第2トラン
ジスタ46Aのソース45に漏洩することなく、第2ト
ランジスタ46Aのゲート42に入力されるようになっ
ている。
The resistor 44 is the second transistor 46.
It is a high resistance for biasing the source 45 of A in order to obtain a predetermined operating point, and has a characteristic of allowing the IF signal to pass only slightly. As a result, the IF signal output from the first transistor 37A is input to the gate 42 of the second transistor 46A without leaking to the source 45 of the second transistor 46A.

【0080】即ち、このインダクタ43及び抵抗44に
より、第1トランジスタ37AからのIF信号の他所へ
の漏洩を防止しながら、IF信号を第2トランジスタ4
6Aのゲート42へ供給する中間周波信号漏洩防止回路
80が構成される。また、第2トランジスタ46Aのド
レイン47は、インダクタ48を介して電源49が接続
されており、ドレイン47にはこの電源49からの電圧
が印加されるようになっている。さらに、このインダク
タ48は、IF信号に対してオープンになるような特性
を有しており、これにより、第2トランジスタ46Aの
ドレイン47に出力され、増幅されたIF信号の電源4
9への漏洩を防ぐとともに、このIF信号の整合をとる
ようになっている。
That is, the IF signal is transmitted to the second transistor 4 while preventing the leakage of the IF signal from the first transistor 37A to another place by the inductor 43 and the resistor 44.
An intermediate frequency signal leakage prevention circuit 80 for supplying to the gate 42 of 6A is configured. A power source 49 is connected to the drain 47 of the second transistor 46A via an inductor 48, and a voltage from the power source 49 is applied to the drain 47. Further, the inductor 48 has a characteristic of being open to the IF signal, whereby the power supply 4 for the IF signal output to the drain 47 of the second transistor 46A and amplified.
The IF signal is adapted to be matched while preventing leakage to the signal line 9.

【0081】ところで、第1トランジスタ37Aのソー
ス35には整合回路50が接続されており、これによ
り、第1トランジスタ37Aのソース35に入力される
RF信号の整合をとるようになっている。さらに、第2
トランジスタ46Aのゲート42は、キャパシタ52に
より高周波的に接地されており、これにより第1トラン
ジスタ37Aのドレイン38に漏洩したRF信号および
LO信号をアース放電し、RF信号およびLO信号が第
2トランジスタ46Aのゲート42に入力されることを
防ぐとともに、IF信号の増幅特性を高めている。
By the way, the matching circuit 50 is connected to the source 35 of the first transistor 37A, so that the RF signal inputted to the source 35 of the first transistor 37A is matched. Furthermore, the second
The gate 42 of the transistor 46A is grounded at a high frequency by the capacitor 52, whereby the RF signal and the LO signal leaked to the drain 38 of the first transistor 37A are discharged to the ground, and the RF signal and the LO signal are discharged to the second transistor 46A. It is prevented from being input to the gate 42 and the amplification characteristic of the IF signal is enhanced.

【0082】また、第2トランジスタ46Aのソース4
5は抵抗53を介して接地されており、これにより、第
2トランジスタ46Aの変換利得を高めている。さら
に、第2トランジスタ46Aのソース45はキャパシタ
54により高周波的に接地されており、これにより上述
のキャパシタ52と同様に、第1トランジスタ37Aの
ドレイン38に漏洩したRFおよびLO信号をアース放
電し、RFおよびLO信号が第2トランジスタ46Aの
ソース45に入力されることを防ぐとともに、IFの増
幅特性を高めている。
Further, the source 4 of the second transistor 46A
Reference numeral 5 is grounded via the resistor 53, thereby increasing the conversion gain of the second transistor 46A. Further, the source 45 of the second transistor 46A is grounded at a high frequency by the capacitor 54, so that the RF and LO signals leaked to the drain 38 of the first transistor 37A are ground-discharged like the capacitor 52 described above. The RF and LO signals are prevented from being input to the source 45 of the second transistor 46A, and the IF amplification characteristic is improved.

【0083】また、第2トランジスタ46Aのドレイン
47はキャパシタ55により高周波的に接地されてお
り、これにより、第2トランジスタ46Aのドレイン4
7に漏洩したRFおよびLO信号をアース放電し、IF
信号の増幅特性を高めている。なお、上述の整合回路5
0, キャパシタ51, 52, 54, 55, 抵抗53は、
信頼性を増すために設けられているものであり、回路設
計の際には、要求される回路の性能に応じて、これらを
省略することができる。
Further, the drain 47 of the second transistor 46A is grounded at a high frequency by the capacitor 55, which allows the drain 4 of the second transistor 46A to be grounded.
The RF and LO signals leaked to 7 are discharged to earth and IF
Improves signal amplification characteristics. The matching circuit 5 described above
0, capacitors 51, 52, 54, 55, and resistor 53 are
It is provided to increase reliability, and these can be omitted in the circuit design depending on the required circuit performance.

【0084】上述の構成により、本発明の第3実施例に
かかる周波数変換回路は、以下に示すように動作する。
即ち、第2トランジスタ46Aで、電源49によりドレ
イン47に対して電圧が印加されるとともに、第1トラ
ンジスタ37Aのソース35に整合回路50を介してR
F信号が入力される一方、インダクタ56を介してゲー
ト36にLO信号が入力されると、第1トランジスタ3
7AはRF信号とLO信号をミキシングして、ドレイン
38からIF信号を出力する。
With the above structure, the frequency conversion circuit according to the third embodiment of the present invention operates as follows.
That is, in the second transistor 46A, a voltage is applied to the drain 47 from the power supply 49, and at the same time, the source 35 of the first transistor 37A is supplied with R via the matching circuit 50.
When the LO signal is input to the gate 36 via the inductor 56 while the F signal is input, the first transistor 3
7A mixes the RF signal and the LO signal and outputs the IF signal from the drain 38.

【0085】ドレイン38から出力されたIF信号は、
中間周波信号漏洩防止回路80によって第2トランジス
タ46Aのソース45に漏洩することなくゲート42に
入力される。第2トランジスタ46AではIF信号を増
幅し、増幅されたIF信号はドレイン47から出力され
る。なお、この図6に示すものにおいても、前述の図2
の場合と同様の、高い入力インターセプトポイント〔I
IP〕を有する特性を得ることができ、3次歪み混変調
歪み特性を改善でき、隣接するチャネルにノイズが発生
することを防ぐことができる。
The IF signal output from the drain 38 is
It is input to the gate 42 by the intermediate frequency signal leakage prevention circuit 80 without leaking to the source 45 of the second transistor 46A. The second transistor 46A amplifies the IF signal, and the amplified IF signal is output from the drain 47. In addition, also in the one shown in FIG.
, The high input intercept point [I
IP] can be obtained, the third-order distortion intermodulation distortion characteristics can be improved, and noise can be prevented from occurring in adjacent channels.

【0086】また、第1トランジスタ37Aでは、3次
歪み混変調歪み特性が改善されたことに伴い、IF信号
の変換利得が低下するが、第2トランジスタ46Aによ
って、変換利得が低下したIF信号を効率よく増幅する
ことができるので、第1トランジスタ37Aでの利得低
下分を吸収し、回路全体での変換利得の低下を防ぐこと
ができ、これにより、高出力且つ低歪みの周波数変換回
路を実現している。
In addition, in the first transistor 37A, the conversion gain of the IF signal decreases as the third-order distortion cross-modulation distortion characteristic is improved, but the second transistor 46A converts the IF signal whose conversion gain decreases. Since the gain can be efficiently amplified, the gain reduction in the first transistor 37A can be absorbed, and the reduction in the conversion gain of the entire circuit can be prevented, thereby realizing a high-output and low-distortion frequency conversion circuit. is doing.

【0087】このように、本発明の第3実施例の周波数
変換回路によれば、第1トランジスタ37Aと第2トラ
ンジスタ46Aとをそなえ、第1トランジスタ37Aの
ゲート36が、抵抗39を介して接地されるとともに、
第1トランジスタ37Aのソース35が、高周波入力信
号に対してオープンになるインダクタ40および抵抗4
1を介して接地されて、更に、第1トランジスタ37A
のドレイン38と第2トランジスタ46Aのゲート42
とが、直接接続されるとともに、第1トランジスタ37
Aのドレイン38と第2トランジスタ46Aのソース4
5とが中間周波信号に対してオープンになるインダクタ
43及び抵抗44を介して接続され、更に、第2トラン
ジスタ46Aのドレイン47に、インダクタ48を介し
て電圧が印加されていることにより、第1トランジスタ
37AからのRF信号,LO信号の第2トランジスタ4
6Aへの漏洩を防ぐことができるほか、第1トランジス
タ37AからのIF信号は、中間周波信号漏洩防止回路
80により、他所へ漏洩されることなく第2トランジス
タ46Aのゲート42に供給することができるとともに
このIF信号の整合をとることができるので、高出力且
つ低歪みの回路特性を有することができる利点がある。
As described above, according to the frequency conversion circuit of the third embodiment of the present invention, it is provided with the first transistor 37A and the second transistor 46A, and the gate 36 of the first transistor 37A is grounded via the resistor 39. As well as
The source 35 of the first transistor 37A has an inductor 40 and a resistor 4 which are open to a high frequency input signal.
1 is grounded through the first transistor 37A
Drain 38 and the gate 42 of the second transistor 46A
Are directly connected to each other, and the first transistor 37
The drain 38 of A and the source 4 of the second transistor 46A
5 is connected via an inductor 43 and a resistor 44 that are open to an intermediate frequency signal, and a voltage is applied to the drain 47 of the second transistor 46A via the inductor 48, so that Second transistor 4 for RF signal and LO signal from transistor 37A
6A can be prevented from leaking, and the IF signal from the first transistor 37A can be supplied to the gate 42 of the second transistor 46A by the intermediate frequency signal leakage prevention circuit 80 without being leaked to another place. At the same time, since the IF signal can be matched, there is an advantage that the circuit characteristics of high output and low distortion can be obtained.

【0088】さらに、本実施例の周波数変換回路によれ
ば、第2トランジスタ46Aのソース45に高周波的に
接地するキャパシタ54を設けるとともに、第2トラン
ジスタ46Aのゲート42に高周波的に接地するキャパ
シタ52を設けることにより、第1トランジスタ37A
のドレイン38に漏洩したRF信号およびLO信号が、
第2トランジスタ46Aのゲート42に入力されること
を効果的に防ぎ、IFポートとしてのドレイン47への
RF信号およびLO信号の漏洩を改善し、第2トランジ
スタ46Aでの増幅特性を更に高めることができるの
で、第2トランジスタ46Aのドレイン47における整
合回路の素子数を減らすことができ、小型でありなが
ら、更なる高出力且つ低歪みの周波数変換回路を実現で
きる利点がある。
Further, according to the frequency conversion circuit of this embodiment, the source 45 of the second transistor 46A is provided with the capacitor 54 grounded in high frequency, and the gate 42 of the second transistor 46A is grounded in high frequency with the capacitor 52. By providing the first transistor 37A
RF signal and LO signal leaked to the drain 38 of
The input to the gate 42 of the second transistor 46A can be effectively prevented, the leakage of the RF signal and the LO signal to the drain 47 as an IF port can be improved, and the amplification characteristic of the second transistor 46A can be further improved. Therefore, the number of elements of the matching circuit in the drain 47 of the second transistor 46A can be reduced, and there is an advantage that it is possible to realize a frequency conversion circuit having higher output and lower distortion while being compact.

【0089】また、本実施例の周波数変換回路によれ
ば、第1トランジスタ37Aのソース35にRF信号
を、ゲート36にLO信号をそれぞれ入力し、ドレイン
38からIF信号を出力しているので、回路を構成する
部品点数を多くすることなく、RF信号,LO信号間の
アイソレーションとともに、大信号特性を改善すること
ができる。
According to the frequency conversion circuit of this embodiment, the RF signal is input to the source 35 of the first transistor 37A, the LO signal is input to the gate 36, and the IF signal is output from the drain 38. It is possible to improve the large signal characteristic as well as the isolation between the RF signal and the LO signal without increasing the number of parts constituting the circuit.

【0090】なお、上述の本実施例では、第2トランジ
スタ46Aのゲート42を高周波的に接地するキャパシ
タ52が設けられるとともに、第2トランジスタ46A
のソース45を高周波的に接地するキャパシタ54が設
けられているが、これに限定されず、キャパシタ52又
はキャパシタ54のいずれか一方のみを設けてもよく、
このようにしても、少なくとも、第2トランジスタ46
Aのドレイン47へのRF信号及びLO信号の漏洩を改
善することができるので、上述の本実施例の場合と同様
の利点が得られる。
In this embodiment described above, the capacitor 52 for grounding the gate 42 of the second transistor 46A at high frequency is provided, and the second transistor 46A is also provided.
Is provided with the capacitor 54 for grounding the source 45 of the above in a high frequency, but the present invention is not limited to this, and only one of the capacitor 52 and the capacitor 54 may be provided,
Even in this case, at least the second transistor 46
Since the leakage of the RF signal and the LO signal to the drain 47 of A can be improved, the same advantages as in the case of this embodiment described above can be obtained.

【0091】また、本実施例の周波数変換回路では、ト
ランジスタとして、図6に示すようにシングルゲートF
ETを用いたが、本発明によればこれに限定されず、例
えば第1トランジスタ,第2トランジスタにバイポーラ
トランジスタを用いてもよく、このようにしても上述の
本実施例と同様の利点を得ることができる。この場合に
おいて、特に第1トランジスタ37B及び第2トランジ
スタ46Bにバイポーラトランジスタを用いた場合の周
波数変換回路は、図7に示すように、高周波入力信号を
エミッタ35Bで受けるとともに局部発振信号をベース
36Bで受けることにより、中間周波信号をコレクタ3
8Bから出力する周波数変換用の第1トランジスタ37
Bと、第1トランジスタ37Bとタンデム接続されて中
間周波信号を増幅して出力する信号増幅用の第2トラン
ジスタ46Bとをそなえ、且つ、第1トランジスタ37
Bベース36Bが、抵抗39を介して接地されるととも
に、第1トランジスタ37Bエミッタ35Bが、高周波
入力信号に対してオープンになるインダクタ40および
抵抗41を介して接地されて、更に、第1トランジスタ
37Bのコレクタ38Bと第2トランジスタ46Bのベ
ース42Bとが、直接接続されるとともに、第1トラン
ジスタ37Bのコレクタ38Bと第2トランジスタ46
Bのエミッタ45Bとが中間周波信号に対してオープン
になるインダクタ43及び抵抗44を介して接続され、
更に、第2トランジスタ46Bのコレクタ47Bに、イ
ンダクタ48を介して電圧が印加されているような構成
を有している。
Further, in the frequency conversion circuit of this embodiment, as the transistor, as shown in FIG.
Although the ET is used, the present invention is not limited to this. For example, a bipolar transistor may be used for the first transistor and the second transistor, and even in this case, the same advantages as those of the above-described embodiment can be obtained. be able to. In this case, the frequency conversion circuit using bipolar transistors as the first transistor 37B and the second transistor 46B receives a high frequency input signal at the emitter 35B and a local oscillation signal at the base 36B, as shown in FIG. By receiving the intermediate frequency signal, the collector 3
First transistor 37 for frequency conversion output from 8B
B, and a second transistor 46B for signal amplification which is connected in tandem with the first transistor 37B and amplifies and outputs the intermediate frequency signal, and the first transistor 37
The B base 36B is grounded via the resistor 39, the first transistor 37B emitter 35B is grounded via the inductor 40 and the resistor 41 which are open to the high frequency input signal, and the first transistor 37B is further grounded. Is directly connected to the collector 38B of the second transistor 46B and the collector 38B of the second transistor 46B.
B emitter 45B is connected through an inductor 43 and a resistor 44 that are open to an intermediate frequency signal,
Furthermore, a voltage is applied to the collector 47B of the second transistor 46B via the inductor 48.

【0092】[0092]

【発明の効果】以上詳述したように、請求項1記載の本
発明の周波数変換回路によれば、周波数変換用の第1ト
ランジスタと、信号増幅用の第2トランジスタと、第2
トランジスタのゲート又はベースに所定の動作点を得る
ためにバイアスをかけるキャパシタと、中間周波信号に
対してオープンになるような特性を有するインダクタと
が併設されてなる中間周波信号漏洩防止回路とをそな
、第1トランジスタのドレイン又はコレクタが、イン
ダクタを介して第2トランジスタのソース又はエミッタ
に接続されるとともに、第1トランジスタのドレイン又
はコレクタがキャパシタを介して第2トランジスタのゲ
ート又はベースに接続されて構成されることにより、第
1トランジスタからのRF信号,LO信号の第2トラン
ジスタへの漏洩を防ぐことができるほか、第1トランジ
スタからのIF信号は、他所へ漏洩されることなく第2
トランジスタのゲート又はベースに供給することができ
るとともにこのIF信号の整合をとることができるの
で、高出力且つ低歪みの回路特性を有することができる
利点がある。
As described above in detail, according to the frequency conversion circuit of the present invention of claim 1, wherein: a first transistor for frequency conversion, and a second transistor for signal amplification, a second
Get a predetermined operating point at the gate or base of a transistor
To bias the capacitor and the intermediate frequency signal
And an inductor that has characteristics that it becomes open
And a drain or collector of the first transistor is connected to the intermediate frequency signal leakage prevention circuit.
Source or emitter of the second transistor via the ductor
Is connected to the drain of the first transistor or
Is the collector of the second transistor via the capacitor.
It is possible to prevent the RF signal and the LO signal from the first transistor from leaking to the second transistor, and the IF signal from the first transistor leaks to another place by being connected to the base or the base. Second without being
Since it can be supplied to the gate or base of the transistor and the IF signal can be matched, there is an advantage that the circuit characteristics can be high output and low distortion.

【0093】また、請求項2記載の本発明の周波数変換
回路によれば、周波数変換用の第1トランジスタと、信
号増幅用の第2トランジスタとをそなえ、且つ、第1ト
ランジスタの上記のゲート又はベースに、抵抗を介して
電圧が印加されるとともに、第1トランジスタの上記の
ソース又はエミッタが、インダクタを介して接地され
て、更に、第1トランジスタの上記のドレイン又はコレ
クタと第2トランジスタのゲート又はベースとが、キャ
パシタを介して接続されるとともに、第1トランジスタ
の上記のドレイン又はコレクタと第2トランジスタのソ
ース又はエミッタとが、中間周波信号に対してオープン
になるインダクタを介して接続され、更に、第2トラン
ジスタの上記のゲート又はベースに、抵抗を介して電圧
が印加されるとともに、第2トランジスタの上記のドレ
イン又はコレクタに、インダクタを介して電圧が印加さ
れることにより、第1トランジスタからのRF信号,L
O信号の第2トランジスタへの漏洩を防ぐことができる
ほか、第1トランジスタからのIF信号は、他所へ漏洩
されることなく第2トランジスタのゲート又はベースに
供給することができるとともにこのIF信号の整合をと
ることができるので、高出力且つ低歪みの回路特性を有
することができる利点がある。
According to a second aspect of the frequency conversion circuit of the present invention, the frequency conversion circuit includes a first transistor for frequency conversion and a second transistor for signal amplification. A voltage is applied to the base via a resistor, the source or emitter of the first transistor is grounded via an inductor, and the drain or collector of the first transistor and the gate of the second transistor are further connected. Alternatively, the base is connected via a capacitor, and the drain or collector of the first transistor and the source or emitter of the second transistor are connected via an inductor that is open to an intermediate frequency signal, Furthermore, when a voltage is applied to the above-mentioned gate or base of the second transistor via a resistor, , To the drain or collector of the second transistor, a voltage is applied via the inductor, RF signal from the first transistor, L
The O signal can be prevented from leaking to the second transistor, and the IF signal from the first transistor can be supplied to the gate or the base of the second transistor without being leaked to another place, and the IF signal Since matching can be achieved, there is an advantage that the circuit characteristics of high output and low distortion can be obtained.

【0094】 さらに、請求項3記載の本発明の周波数
変換回路によれば、周波数変換用の第1トランジスタ
と、信号増幅用の第2トランジスタとをそなえ、且つ、
第1トランジスタの上記のゲート又はベースが、抵抗を
介して接地されるとともに、第1トランジスタの上記の
ソース又はエミッタが、抵抗を介して接地されて、更
に、第1トランジスタの上記のドレイン又はコレクタと
第2トランジスタのゲート又はベースとが、直接接続さ
れるとともに、第1トランジスタの上記のドレイン又は
コレクタと第2トランジスタのソース又はエミッタとが
第2トランジスタのソース又はエミッタに所定の動作点
を得るためにバイアスをかけるための高抵抗であり中間
周波信号をほとんど通さないような特性を有する抵抗を
介して接続され、更に、第2トランジスタの上記のドレ
イン又はコレクタに、インダクタを介して電圧が印加さ
れることにより、第1トランジスタからのRF信号,L
O信号の第2トランジスタへの漏洩を防ぐことができる
ほか、第1トランジスタからのIF信号は、他所へ漏洩
されることなく第2トランジスタのゲート又はベースに
供給することができるとともにこのIF信号の整合をと
ることができるので、高出力且つ低歪みの回路特性を有
することができる利点がある。
Further, according to the frequency conversion circuit of the present invention, the first transistor for frequency conversion and the second transistor for signal amplification are provided, and
The above-mentioned gate or base of the first transistor is grounded via a resistor, and the above-mentioned source or emitter of the first transistor is grounded via a resistor, and the above-mentioned drain or collector of the first transistor is further connected. And the gate or base of the second transistor are directly connected, and the drain or collector of the first transistor and the source or emitter of the second transistor are connected.
Predetermined operating point for the source or emitter of the second transistor
High resistance for biasing to gain
The RF signal from the first transistor is connected to the drain or collector of the second transistor through the inductor, which is connected through a resistor having a characteristic of hardly passing a frequency signal. , L
The O signal can be prevented from leaking to the second transistor, and the IF signal from the first transistor can be supplied to the gate or the base of the second transistor without being leaked to another place, and the IF signal Since matching can be achieved, there is an advantage that the circuit characteristics of high output and low distortion can be obtained.

【0095】また、請求項4記載の本発明の周波数変換
回路によれば、周波数変換用の第1トランジスタと、信
号増幅用の第2トランジスタとをそなえ、且つ、第1ト
ランジスタの上記のゲート又はベースが、抵抗を介して
接地されるとともに、第1トランジスタの上記のソース
又はエミッタが、高周波入力信号に対してオープンにな
るインダクタおよび抵抗を介して接地されて、更に、第
1トランジスタの上記のドレイン又はコレクタと第2ト
ランジスタのゲート又はベースとが、直接接続されると
ともに、第1トランジスタの上記のドレイン又はコレク
タと第2トランジスタのソース又はエミッタとが中間周
波信号に対してオープンになるインダクタ及び抵抗を介
して接続され、更に、第2トランジスタの上記のドレイ
ン又はコレクタに、インダクタを介して電圧が印加され
ることにより、第1トランジスタからのRF信号,LO
信号の第2トランジスタへの漏洩を防ぐことができるほ
か、第1トランジスタからのIF信号は、他所へ漏洩さ
れることなく第2トランジスタのゲート又はベースに供
給することができるとともにこのIF信号の整合をとる
ことができるので、高出力且つ低歪みの回路特性を有す
ることができる利点がある。
According to a fourth aspect of the frequency conversion circuit of the present invention, the frequency conversion circuit includes a first transistor for frequency conversion and a second transistor for signal amplification. The base is grounded via a resistor, and the source or emitter of the first transistor is grounded via an inductor and a resistor that are open to a high frequency input signal. An inductor in which the drain or collector and the gate or base of the second transistor are directly connected, and the drain or collector of the first transistor and the source or emitter of the second transistor are open to an intermediate frequency signal; and Connected via a resistor, and further connected to the drain or collector of the second transistor A voltage is applied via the inductor, RF signal from the first transistor, LO
The signal can be prevented from leaking to the second transistor, and the IF signal from the first transistor can be supplied to the gate or the base of the second transistor without being leaked to another place, and the IF signal can be matched. Therefore, there is an advantage that the circuit characteristics of high output and low distortion can be obtained.

【0096】また、請求項5記載の本発明の周波数変換
回路によれば、第2トランジスタの上記のソース又はエ
ミッタを高周波的に接地するキャパシタが設けられるこ
とにより、第1トランジスタのドレイン又はコレクタに
漏洩したRF信号およびLO信号が、第2トランジスタ
のゲート又はベースに入力されることを効果的に防ぎ、
IFポートとしてのドレイン又はコレクタのRF信号お
よびLO信号の漏洩を改善し、第2トランジスタでの増
幅特性を更に高めることができるので、第2トランジス
タのドレイン又はコレクタにおける整合回路の素子数を
減らすことができ、小型でありながら、更なる高出力且
つ低歪みの周波数変換回路を実現できる利点がある。
According to the frequency conversion circuit of the present invention as defined in claim 5, since the capacitor for grounding the source or the emitter of the second transistor in high frequency is provided, the drain or collector of the first transistor is provided. Effectively prevent the leaked RF signal and LO signal from being input to the gate or base of the second transistor,
Since the leakage of RF and LO signals from the drain or collector serving as the IF port can be improved and the amplification characteristic of the second transistor can be further improved, the number of matching circuit elements in the drain or collector of the second transistor can be reduced. It is possible to realize a frequency conversion circuit with higher output and lower distortion while being compact.

【0097】さらに、請求項6記載の本発明の周波数変
換回路によれば、第2トランジスタの上記のゲート又は
ベースを高周波的に接地するキャパシタが設けられるこ
とにより、第1トランジスタのドレイン又はコレクタに
漏洩したRF信号およびLO信号が、第2トランジスタ
のゲート又はベースに入力されることを効果的に防ぎ、
IFポートとしてのドレイン又はコレクタのRF信号お
よびLO信号の漏洩を改善し、第2トランジスタでの増
幅特性を更に高めることができるので、第2トランジス
タのドレイン又はコレクタにおける整合回路の素子数を
減らすことができ、小型でありながら、更なる高出力且
つ低歪みの周波数変換回路を実現できる利点がある。
Further, according to the frequency conversion circuit of the present invention, the capacitor for grounding the gate or the base of the second transistor in high frequency is provided, so that the drain or collector of the first transistor is provided. Effectively prevent the leaked RF signal and LO signal from being input to the gate or base of the second transistor,
Since the leakage of RF and LO signals from the drain or collector serving as the IF port can be improved and the amplification characteristic of the second transistor can be further improved, the number of matching circuit elements in the drain or collector of the second transistor can be reduced. It is possible to realize a frequency conversion circuit with higher output and lower distortion while being compact.

【0098】また、請求項7記載の本発明の周波数変換
回路によれば、第2トランジスタの上記のソース又はエ
ミッタを高周波的に接地するキャパシタが設けられると
ともに、第2トランジスタの上記のゲート又はベースを
高周波的に接地するキャパシタが設けられることによ
り、第1トランジスタのドレイン又はコレクタに漏洩し
たRF信号およびLO信号が、第2トランジスタのゲー
ト又はベースに入力されることを効果的に防ぎ、IFポ
ートとしてのドレイン又はコレクタのRF信号およびL
O信号の漏洩を改善し、第2トランジスタでの増幅特性
を更に高めることができるので、第2トランジスタのド
レイン又はコレクタにおける整合回路の素子数を減らす
ことができ、小型でありながら、更なる高出力且つ低歪
みの周波数変換回路を実現できる利点がある。
According to a seventh aspect of the frequency conversion circuit of the present invention, a capacitor for grounding the source or emitter of the second transistor in high frequency is provided, and the gate or base of the second transistor is provided. By providing a capacitor for grounding the high frequency with high frequency, it is possible to effectively prevent the RF signal and the LO signal leaked to the drain or collector of the first transistor from being input to the gate or base of the second transistor. Signal or L of drain or collector as
Since the leakage of the O signal can be improved and the amplification characteristic of the second transistor can be further improved, the number of elements of the matching circuit in the drain or collector of the second transistor can be reduced, and the size can be further improved while being small. There is an advantage that a frequency conversion circuit with output and low distortion can be realized.

【0099】さらに、請求項8,9記載の本発明の周波
数変換回路によれば、第1トランジスタの上記のソース
又はエミッタに接続された上記のインダクタと抵抗との
接続点が、キャパシタを介して接地されることにより、
第1トランジスタへの電流を増やし、第1トランジスタ
の変換利得を高めることができ、また、第2トランジス
タの上記のソース又はエミッタが他の抵抗を介して接地
されることにより、第2トランジスタへの電流を増や
し、第2トランジスタの変換利得を高めることができる
ので、更なる高出力且つ低歪みの周波数変換回路を実現
できる利点がある。
Further, according to the frequency conversion circuit of the present invention, the connection point between the inductor and the resistor connected to the source or the emitter of the first transistor is connected via the capacitor. By being grounded,
The current to the first transistor can be increased, the conversion gain of the first transistor can be increased, and the source or the emitter of the second transistor is grounded via another resistor, so that Since the current can be increased and the conversion gain of the second transistor can be increased, there is an advantage that a frequency conversion circuit with higher output and lower distortion can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例にかかる周波数変換回路を
示す電気回路図である。
FIG. 1 is an electric circuit diagram showing a frequency conversion circuit according to a first embodiment of the present invention.

【図2】本発明の第1実施例にかかる周波数変換回路を
用いて行なった3次歪み混変調歪み特性についてのソフ
トシミュレーションの結果を示す図である。
FIG. 2 is a diagram showing a result of soft simulation about a third-order distortion cross-modulation distortion characteristic performed by using the frequency conversion circuit according to the first embodiment of the present invention.

【図3】本発明の第1実施例の変形例にかかる周波数変
換回路を示す電気回路図である。
FIG. 3 is an electric circuit diagram showing a frequency conversion circuit according to a modification of the first embodiment of the present invention.

【図4】本発明の第2実施例にかかる周波数変換回路を
示す電気回路図である。
FIG. 4 is an electric circuit diagram showing a frequency conversion circuit according to a second embodiment of the present invention.

【図5】本発明の第2実施例の変形例にかかる周波数変
換回路を示す電気回路図である。
FIG. 5 is an electric circuit diagram showing a frequency conversion circuit according to a modification of the second embodiment of the present invention.

【図6】本発明の第3実施例にかかる周波数変換回路を
示す電気回路図である。
FIG. 6 is an electric circuit diagram showing a frequency conversion circuit according to a third embodiment of the present invention.

【図7】本発明の第3実施例の変形例にかかる周波数変
換回路を示す電気回路図である。
FIG. 7 is an electric circuit diagram showing a frequency conversion circuit according to a modification of the third embodiment of the present invention.

【図8】一般的な無線装置の構成を説明するためのブロ
ック図である。
FIG. 8 is a block diagram for explaining the configuration of a general wireless device.

【図9】デュアルゲートFETを用いた周波数変換回路
の構成を示す図である。
FIG. 9 is a diagram showing a configuration of a frequency conversion circuit using a dual gate FET.

【図10】バイポーラトランジスタを用いた周波数変換
回路の構成を示す図である。
FIG. 10 is a diagram showing a configuration of a frequency conversion circuit using a bipolar transistor.

【図11】シングルゲートFETを用いた周波数変換回
路の構成を示す図である。
FIG. 11 is a diagram showing a configuration of a frequency conversion circuit using a single gate FET.

【符号の説明】[Explanation of symbols]

1 ソース 1B エミッタ 2 ゲート 2B ベース 3A, 3B 第1トランジスタ 4 ドレイン 4B コレクタ 5 抵抗 6 電源 7 インダクタ 8 キャパシタ 9 ゲート 9B ベース 10A, 10B 第2トランジスタ 11 インダクタ 12 ソース 12B エミッタ 13 抵抗 14 電源 15 ドレイン 15B コレクタ 16 インダクタ 17 電源 18, 19 キャパシタ 60 中間周波漏洩防止回路 20 ソース 20B エミッタ 21 ゲート 21B ベース 22A, 22B 第1トランジスタ 23 ドレイン 23B コレクタ 24, 25 抵抗 26 ゲート 26B ベース 27 抵抗 28 ソース 28B エミッタ 29A, 29B 第2トランジスタ 30 ドレイン 30B コレクタ 31 インダクタ 32 電源 33, 34 キャパシタ 70 中間周波漏洩防止回路 35 ソース 35B エミッタ 36 ゲート 36B ベース 37A, 37B 第1トランジスタ 38 ドレイン 38B コレクタ 39 抵抗 40 インダクタ 41 抵抗 42 ゲート 42B ベース 43 インダクタ 44 抵抗 45 ソース 45B エミッタ 46A, 46B 第2トランジスタ 47 ドレイン 47B コレクタ 48 インダクタ 49 電源 50 整合回路 50A キャパシタ 50B インダクタ 50C キャパシタ 51, 52 キャパシタ 53 抵抗 54, 55 キャパシタ 56 インダクタ 80 中間周波漏洩防止回路 100 高周波送信部 101 変調部 102 アップコンバータ 102A ミキシング回路 102B 電圧制御発振器(VCO) 103 増幅器 104 送受共用器 105 アンテナ 110 高周波受信部 111 低雑音増幅器(LNA) 112 ダウンコンバータ 112A ミキシング回路(周波数変換回路) 112B 電圧制御発振器(VCO) 113 増幅器 114 復調部 200 周波数変換回路 201 第1ゲート 202 第2ゲート 203 ソース 204 デュアルゲートFET 205 ドレイン 206 整合回路 206A キャパシタ 206B インダクタ 206C キャパシタ 207 整合回路 207A キャパシタ 207B インダクタ 207C キャパシタ 208 抵抗 209 キャパシタ 210,211 抵抗 212 インダクタ 213 キャパシタ 214 電源 215 整合回路 215A キャパシタ 215B インダクタ 215C キャパシタ 215D キャパシタ 300 周波数変換回路 301 合成点 302 ベース 303 エミッタ 304 バイポーラトランジスタ 305 コレクタ 306 整合回路 307 トランスミッションライン 308 整合回路 309 トランスミッションライン 310 抵抗 311 キャパシタ 312 抵抗 313 電源 314 キャパシタ 315 インダクタ 316 抵抗 317 整合回路 317A キャパシタ 317B インダクタ 317C キャパシタ 317D キャパシタ 400 周波数変換回路 401 ソース 402 ゲート 403 シングルゲートFET 404 ドレイン 405 フィルタ 1 source 1B emitter 2 gates 2B base 3A, 3B first transistor 4 drain 4B collector 5 resistance 6 power supply 7 inductor 8 capacitors 9 gates 9B base 10A, 10B Second transistor 11 inductor 12 sources 12B emitter 13 resistance 14 power supply 15 drain 15B collector 16 inductor 17 power supply 18, 19 capacitors 60 Intermediate frequency leakage prevention circuit 20 sources 20B emitter 21 gate 21B base 22A, 22B First transistor 23 drain 23B collector 24, 25 resistance 26 gates 26B base 27 Resistance 28 sources 28B emitter 29A, 29B Second transistor 30 drain 30B collector 31 Inductor 32 power supplies 33, 34 capacitors 70 Intermediate frequency leakage prevention circuit 35 sources 35B emitter 36 gates 36B base 37A, 37B First transistor 38 drain 38B collector 39 Resistance 40 inductor 41 Resistance 42 gates 42B base 43 inductor 44 Resistance 45 source 45B emitter 46A, 46B Second transistor 47 drain 47B collector 48 inductor 49 power supply 50 matching circuit 50A capacitor 50B inductor 50C capacitor 51, 52 capacitors 53 resistance 54, 55 capacitors 56 inductor 80 Intermediate frequency leakage prevention circuit 100 high frequency transmitter 101 Modulator 102 up-converter 102A mixing circuit 102B Voltage controlled oscillator (VCO) 103 amplifier 104 duplexer 105 antenna 110 high frequency receiver 111 Low Noise Amplifier (LNA) 112 down converter 112A mixing circuit (frequency conversion circuit) 112B Voltage controlled oscillator (VCO) 113 amplifier 114 demodulator 200 frequency conversion circuit 201 first gate 202 second gate 203 Source 204 Dual gate FET 205 drain 206 matching circuit 206A capacitor 206B inductor 206C capacitor 207 Matching circuit 207A capacitor 207B inductor 207C capacitor 208 resistance 209 capacitor 210, 211 resistance 212 inductor 213 capacitor 214 power supply 215 Matching circuit 215A capacitor 215B inductor 215C capacitor 215D capacitor 300 frequency conversion circuit 301 Composite point 302 base 303 Emitter 304 bipolar transistor 305 collector 306 Matching circuit 307 Transmission line 308 Matching circuit 309 Transmission line 310 resistance 311 Capacitor 312 resistance 313 power supply 314 Capacitor 315 inductor 316 resistance 317 Matching circuit 317A capacitor 317B inductor 317C capacitor 317D capacitor 400 frequency conversion circuit 401 source 402 gate 403 Single gate FET 404 drain 405 filter

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03D 7/12 Continuation of front page (58) Fields investigated (Int.Cl. 7 , DB name) H03D 7/12

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 高周波入力信号と局部発振信号とをミキ
シングして中間周波信号を出力する周波数変換回路にお
いて、 該高周波入力信号をソース又はエミッタで受けるととも
に該局部発振信号をゲート又はベースで受けることによ
り、該中間周波信号をドレイン又はコレクタから出力す
る周波数変換用の第1トランジスタと、 該第1トランジスタとタンデム接続されて該中間周波信
号を増幅して出力する信号増幅用の第2トランジスタと
をそなえるとともに、 該第1トランジスタからの該中間周波信号の他所への漏
洩を防止しながら、該中間周波信号を該第2トランジス
タのゲート又はベースへ供給すべく、該第2トランジス
タのゲート又はベースに所定の動作点を得るためにバイ
アスをかけるキャパシタと、該中間周波信号に対してオ
ープンになるような特性を有するインダクタとが併設さ
れてなる中間周波信号漏洩防止回路とをそなえ 該第1トランジスタのドレイン又はコレクタが、該イン
ダクタを介して該第2トランジスタのソース又はエミッ
タに接続されるとともに、該第1トランジスタのドレイ
ン又はコレクタが該キャパシタを介して該第2トランジ
スタの該ゲート又はベースに接続されて 構成されたこと
を特徴とする、周波数変換回路。
1. A frequency conversion circuit for mixing a high frequency input signal and a local oscillation signal to output an intermediate frequency signal, wherein the high frequency input signal is received by a source or an emitter and the local oscillation signal is received by a gate or a base. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or the collector, and a second transistor for signal amplification that is tandem connected to the first transistor and that amplifies and outputs the intermediate frequency signal. And providing the intermediate frequency signal to the gate or the base of the second transistor while preventing leakage of the intermediate frequency signal from the first transistor to another place .
To get the desired operating point to the gate or base of the
A capacitor that applies astigmatism and an offset for the intermediate frequency signal
An inductor with characteristics that makes it open
Is equipped with an intermediate frequency signal leakage prevention circuit comprising a drain or collector of said first transistor, said in
The source or emitter of the second transistor is connected through the inductor.
Connected to the drain of the first transistor
The second transistor is connected to the second transistor via the capacitor.
A frequency conversion circuit configured to be connected to the gate or the base of the star .
【請求項2】 高周波入力信号と局部発振信号とをミキ
シングして中間周波信号を出力する周波数変換回路にお
いて、 該高周波入力信号をソース又はエミッタで受けるととも
に該局部発振信号をゲート又はベースで受けることによ
り、該中間周波信号をドレイン又はコレクタから出力す
る周波数変換用の第1トランジスタと、 該第1トランジスタとタンデム接続されて該中間周波信
号を増幅して出力する信号増幅用の第2トランジスタと
をそなえ、 且つ、該第1トランジスタの上記のゲート又はベース
に、抵抗を介して電圧が印加されるとともに、該第1ト
ランジスタの上記のソース又はエミッタが、インダクタ
を介して接地されて、 更に、該第1トランジスタの上記のドレイン又はコレク
タと該第2トランジスタのゲート又はベースとが、キャ
パシタを介して接続されるとともに、該第1トランジス
タの上記のドレイン又はコレクタと該第2トランジスタ
のソース又はエミッタとが、該中間周波信号に対してオ
ープンになるインダクタを介して接続され、 更に、該第2トランジスタの上記のゲート又はベース
に、抵抗を介して電圧が印加されるとともに、該第2ト
ランジスタの上記のドレイン又はコレクタに、インダク
タを介して電圧が印加されていることを特徴とする、周
波数変換回路。
2. A frequency conversion circuit which mixes a high frequency input signal and a local oscillation signal and outputs an intermediate frequency signal, wherein the high frequency input signal is received by a source or an emitter and the local oscillation signal is received by a gate or a base. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or the collector, and a second transistor for signal amplification that is tandem connected to the first transistor and that amplifies and outputs the intermediate frequency signal. A voltage is applied to the gate or base of the first transistor via a resistor, and the source or emitter of the first transistor is grounded via an inductor; and The drain or collector of the first transistor and the gate or base of the second transistor are The drain or collector of the first transistor and the source or emitter of the second transistor are connected via an inductor that is open to the intermediate frequency signal, and A voltage is applied to the gate or the base of the second transistor via a resistor, and a voltage is applied to the drain or the collector of the second transistor via an inductor. , Frequency conversion circuit.
【請求項3】 高周波入力信号と局部発振信号とをミキ
シングして中間周波信号を出力する周波数変換回路にお
いて、 該高周波入力信号をソース又はエミッタで受けるととも
に該局部発振信号をゲート又はベースで受けることによ
り、該中間周波信号をドレイン又はコレクタから出力す
る周波数変換用の第1トランジスタと、 該第1トランジスタとタンデム接続されて該中間周波信
号を増幅して出力する信号増幅用の第2トランジスタと
をそなえ、 且つ、該第1トランジスタの上記のゲート又はベース
が、抵抗を介して接地されるとともに、該第1トランジ
スタの上記のソース又はエミッタが、抵抗を介して接地
されて、 更に、該第1トランジスタの上記のドレイン又はコレク
タと該第2トランジスタのゲート又はベースとが、直接
接続されるとともに、該第1トランジスタの上記のドレ
イン又はコレクタと該第2トランジスタのソース又はエ
ミッタとが、該第2トランジスタのソース又はエミッタ
に所定の動作点を得るためにバイアスをかけるための高
抵抗であり該中間周波信号をほとんど通さないような特
性を有する抵抗を介して接続され、 更に、該第2トランジスタの上記のドレイン又はコレク
タに、インダクタを介して電圧が印加されていることを
特徴とする、周波数変換回路。
3. A frequency conversion circuit which mixes a high frequency input signal and a local oscillation signal and outputs an intermediate frequency signal, wherein the high frequency input signal is received by a source or an emitter and the local oscillation signal is received by a gate or a base. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or the collector, and a second transistor for signal amplification that is tandem connected to the first transistor and that amplifies and outputs the intermediate frequency signal. And the gate or base of the first transistor is grounded via a resistor, and the source or emitter of the first transistor is grounded via a resistor. The drain or collector of the transistor and the gate or base of the second transistor are directly connected. Rutotomoni, the source or emitter of the drain or collector and the second transistor of the first transistor, the source or emitter of the second transistor
High to bias to get the desired operating point
It is a resistor and is a special resistor that hardly passes the intermediate frequency signal.
A frequency conversion circuit, characterized in that the voltage is applied to the drain or collector of the second transistor through an inductor, the voltage being applied to the drain or collector of the second transistor.
【請求項4】 高周波入力信号と局部発振信号とをミキ
シングして中間周波信号を出力する周波数変換回路にお
いて、 該高周波入力信号をソース又はエミッタで受けるととも
に該局部発振信号をゲート又はベースで受けることによ
り、該中間周波信号をドレイン又はコレクタから出力す
る周波数変換用の第1トランジスタと、 該第1トランジスタとタンデム接続されて該中間周波信
号を増幅して出力する信号増幅用の第2トランジスタと
をそなえ、 且つ、該第1トランジスタの上記のゲート又はベース
が、抵抗を介して接地されるとともに、該第1トランジ
スタの上記のソース又はエミッタが、該高周波入力信号
に対してオープンになるインダクタおよび抵抗を介して
接地されて、 更に、該第1トランジスタの上記のドレイン又はコレク
タと該第2トランジスタのゲート又はベースとが、直接
接続されるとともに、該第1トランジスタの上記のドレ
イン又はコレクタと該第2トランジスタのソース又はエ
ミッタとが該中間周波信号に対してオープンになるイン
ダクタ及び抵抗を介して接続され、 更に、該第2トランジスタの上記のドレイン又はコレク
タに、インダクタを介して電圧が印加されていることを
特徴とする、周波数変換回路。
4. A frequency conversion circuit for mixing a high frequency input signal and a local oscillation signal to output an intermediate frequency signal, wherein the high frequency input signal is received by a source or an emitter and the local oscillation signal is received by a gate or a base. A first transistor for frequency conversion that outputs the intermediate frequency signal from the drain or the collector, and a second transistor for signal amplification that is tandem connected to the first transistor and that amplifies and outputs the intermediate frequency signal. And an inductor and a resistor in which the gate or base of the first transistor is grounded via a resistor and the source or emitter of the first transistor is open to the high frequency input signal. Grounded through the drain or collector of the first transistor. An inductor in which the gate or base of the second transistor is directly connected, and the drain or collector of the first transistor and the source or emitter of the second transistor are open to the intermediate frequency signal; A frequency conversion circuit, wherein the frequency conversion circuit is connected via a resistor, and a voltage is applied to the drain or collector of the second transistor via an inductor.
【請求項5】 該第2トランジスタの上記のソース又は
エミッタを高周波的に接地するキャパシタが設けられて
いることを特徴とする請求項2〜請求項4のいずれか
に記載の周波数変換回路。
5. any one of claims 2 to 4, characterized in that capacitor to ground the source or emitter of the second transistor a high frequency is provided
The frequency conversion circuit according to item .
【請求項6】 該第2トランジスタの上記のゲート又は
ベースを高周波的に接地するキャパシタが設けられてい
ることを特徴とする請求項2〜請求項4のいずれか1項
に記載の周波数変換回路。
Wherein wherein the gate or the base of the second transistor in any one <br/> of claims 2 to 4, characterized in that the capacitor grounding high frequency manner is provided Frequency conversion circuit.
【請求項7】 該第2トランジスタの上記のソース又は
エミッタを高周波的に接地するキャパシタが設けられる
とともに、該第2トランジスタの上記のゲート又はベー
スを高周波的に接地するキャパシタが設けられているこ
とを特徴とする請求項2〜請求項4のいずれか1項に記
載の周波数変換回路。
7. A capacitor for grounding the source or emitter of the second transistor in a high frequency manner is provided, and a capacitor for grounding the gate or base of the second transistor in a high frequency manner is provided. frequency converter according to any one of claims 2 to 4, characterized in.
【請求項8】 該第1トランジスタの上記のソース又は
エミッタに接続された上記のインダクタと抵抗との接続
点が、キャパシタを介して接地されていることを特徴と
する請求項4記載の周波数変換回路。
8. The frequency converter according to claim 4, wherein a connection point between the inductor and the resistor connected to the source or the emitter of the first transistor is grounded via a capacitor. circuit.
【請求項9】 該第2トランジスタの上記のソース又は
エミッタが他の抵抗を介して接地されていることを特徴
とする請求項4記載の周波数変換回路。
9. The frequency conversion circuit according to claim 4, wherein the source or the emitter of the second transistor is grounded via another resistor.
JP16667695A 1995-06-30 1995-06-30 Frequency conversion circuit Expired - Fee Related JP3495142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16667695A JP3495142B2 (en) 1995-06-30 1995-06-30 Frequency conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16667695A JP3495142B2 (en) 1995-06-30 1995-06-30 Frequency conversion circuit

Publications (2)

Publication Number Publication Date
JPH0918237A JPH0918237A (en) 1997-01-17
JP3495142B2 true JP3495142B2 (en) 2004-02-09

Family

ID=15835667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16667695A Expired - Fee Related JP3495142B2 (en) 1995-06-30 1995-06-30 Frequency conversion circuit

Country Status (1)

Country Link
JP (1) JP3495142B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3503453B2 (en) 1997-12-26 2004-03-08 株式会社日立製作所 Battery system and electric vehicle using the same
JP2000232324A (en) * 1999-02-10 2000-08-22 Matsushita Electric Ind Co Ltd Frequency conversion device and communication device
ATE500648T1 (en) * 2005-04-14 2011-03-15 Nxp Bv MIXER CIRCUIT
KR20230083720A (en) * 2021-12-03 2023-06-12 삼성전기주식회사 Low noise amplifier and operating method thereof

Also Published As

Publication number Publication date
JPH0918237A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
US6847258B2 (en) Power amplifier, power amplifying method and radio communication apparatus
US6600911B1 (en) Even harmonic direct-conversion receiver, and a transmitting and receiving apparatus using the same
EP0643494B1 (en) Radio receiver
US6947720B2 (en) Low noise mixer circuit with improved gain
US10411650B2 (en) Passive mixer with reduced second order intermodulation
US6781467B2 (en) High linearity low noise amplifier
US20080233899A1 (en) High-frequency circuit device
JP3227641B2 (en) Mixer circuit and frequency conversion method
JP3495142B2 (en) Frequency conversion circuit
US7263334B2 (en) Directional coupler for use in VCO unequal power splitting
JP2001127652A (en) High frequency radio equipment
JPH0669829A (en) Receiver made into ic
US6393259B1 (en) Amplifier circuit and transceiver
US6671505B1 (en) Frequency converter
JPH05167352A (en) Frequency converter
US20050136847A1 (en) Communication semiconductor integrated circuit device and electrical apparatus
JP2001111369A (en) Gain control amplifier circuit, mixer circuit, and receiver and transmitter using the same
JPH08148953A (en) Amplifier and communication equipment
JP2894893B2 (en) Mixer circuit
JP2002246858A (en) Gain control amplifier circuit and receiver and transmitter using the same
US20060094389A1 (en) Push-pull amplifier and frequency converter circuit
KR100657009B1 (en) Ultra Wideband Uplink Frequency Converter
JP3983511B2 (en) Variable gain amplifier circuit and receiver and transmitter using the same
JP2000059146A (en) Mixer circuit and receiving circuit
JPS61224506A (en) field effect transistor circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees