Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3495478B2 - Image forming device - Google Patents
[go: Go Back, main page]

JP3495478B2 - Image forming device - Google Patents

Image forming device

Info

Publication number
JP3495478B2
JP3495478B2 JP27232795A JP27232795A JP3495478B2 JP 3495478 B2 JP3495478 B2 JP 3495478B2 JP 27232795 A JP27232795 A JP 27232795A JP 27232795 A JP27232795 A JP 27232795A JP 3495478 B2 JP3495478 B2 JP 3495478B2
Authority
JP
Japan
Prior art keywords
output
input
port
register
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27232795A
Other languages
Japanese (ja)
Other versions
JPH09114617A (en
Inventor
耕司 矢野
好司 石垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP27232795A priority Critical patent/JP3495478B2/en
Publication of JPH09114617A publication Critical patent/JPH09114617A/en
Application granted granted Critical
Publication of JP3495478B2 publication Critical patent/JP3495478B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Printer (AREA)
  • Facsimiles In General (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、CPUとバスライ
ンを介して装置の動作制御を行なう入出力制御の手段を
有する画像形成装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus having an input / output control means for controlling the operation of the apparatus via a CPU and a bus line.

【0002】[0002]

【従来の技術】近年、画像形成装置等の制御において、
マイクロコンピュータを用いてその装置の動作制御を行
なうものが一般的になっている。また、装置の異常検出
に関しても、マイクロコンピュータにより制御される駆
動回路を不作動状態,模擬的作動状態においてチェック
することにより、自動故障診断を行なう発明が特開昭56
−161558号公報に開示されている。前記の自動故障診断
は、自己診断開始信号の検出により、装置の不作動をチ
ェックする動作1と、不作動が確認された際の装置に作
動信号を送る動作2と、その作動をチェックする動作3
との3つの動作を行ない、動作1もしくは動作3で異常
が検知された場合、異常と判定するルーチンにより行な
うのもである。
2. Description of the Related Art In recent years, in controlling image forming apparatuses,
It is common to use a microcomputer to control the operation of the device. Also, regarding the abnormality detection of the apparatus, there is an invention of performing automatic failure diagnosis by checking the drive circuit controlled by the microcomputer in the inactive state and the simulated operating state.
-161558 is disclosed. The automatic failure diagnosis includes the operation 1 for checking the inoperability of the device by the detection of the self-diagnosis start signal, the operation 2 for sending the operation signal to the device when the inoperability is confirmed, and the operation for checking the operation. Three
The above three operations are performed, and when an abnormality is detected in the operation 1 or the operation 3, it is also performed by a routine for determining an abnormality.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな自動故障診断により行なわれるものは、単独負荷の
みの不作動状態,模擬的作動状態のチェックであり、さ
らに検出する負荷やタイミングに多くの限界や制約等が
ある。また、一般的に装置全体の制御を行なう制御部
と、各手段の負荷系,センサ類などの制御検出信号の入
出力を行なう信号入出力部は、多くの場合には独立した
基板構成となる。これは、制御部において動作周波数の
高い高速信号を扱う場合が多く、耐ノイズ,放射ノイズ
等の関係から装置内ではシールドされて設置される。ま
た、信号入出力部は各手段の負荷,センサなどの制御検
出信号を扱うために、構成部品やハーネス、およびその
配廻しの関係から各手段の負荷やセンサの近傍に配置さ
れることが多くなる。このため、制御部と信号入出力部
の信号線の接続、接触が不完全となると装置動作,安全
性が損なわれるという問題があった。
However, what is carried out by such automatic failure diagnosis is to check the inoperative state of only a single load and the simulated operating state, and there are many limits on the load and timing to be detected. There are restrictions. Further, in general, the control unit for controlling the entire apparatus and the signal input / output unit for inputting / outputting control detection signals of the load system of each means, sensors, etc., are often independent board configurations. . In many cases, the control unit handles high-speed signals with a high operating frequency, and is installed shielded in the device due to noise resistance, radiation noise, and the like. In addition, the signal input / output unit is arranged near the load of each means and the sensor in many cases in order to handle the load of each means, the control detection signal of the sensor, etc., due to the relation of components and harnesses and their distribution. Become. Therefore, if the connection and contact between the signal lines of the control unit and the signal input / output unit are incomplete, there is a problem that the operation and safety of the device are impaired.

【0004】本発明は、前記従来技術の問題を解決する
ものであり、信号入出力部から各手段の負荷に対して、
駆動,熱源のオン/オフ等の制御を行なう負荷と接続さ
れた各パラレルポート毎に、その接続,接触を主に検出
し、装置の待機中,動作中にかかわらず接続状態の完
全,不完全を確認できる画像形成装置を提供することを
目的とする。
The present invention is intended to solve the above-mentioned problems of the prior art, in which the load of each means from the signal input / output unit is
Mainly detects the connection and contact of each parallel port connected to the load that controls driving, heat source on / off, etc., and the connection state is complete or incomplete regardless of whether the device is in standby or in operation. It is an object of the present invention to provide an image forming apparatus capable of confirming the above.

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
に、本発明は、装置全体を制御する制御手段と、レーザ
光学系により感光体上に潜像を作る光書込手段と、感光
体上の潜像をトナーにより顕像化する現像手段と、顕像
化した画像を用紙に転写し定着させる転写定着手段と、
用紙や各手段の駆動部分を動かす駆動手段とを備えた画
像形成装置において、制御手段とバスラインにより接続
され制御信号の授受を行なうバスインターフェースと、
少なくとも2つ以上からなり入力用,出力用の設定が任
意に可能で制御信号を保持するレジスタと、レジスタと
各手段との制御信号の入出力を行うレジスタのデータビ
ットに対応した複数の入出力ポートとを有する信号入出
力手段を備え、入出力用にレジスタを設定して、出力用
レジスタの複数の出力ポートの中から信号線を介して
定手段へ制御信号を出力する第1の出力ポートとは別
任意に選択された第2の出力ポートと、第1の出力ポー
トと同じデータビット位置に対応する入力用レジスタの
複数の入力ポートの中の入力ポートとを接続し、制御手
段からのデータ出力に応じたデータ入力の変化によって
レジスタの複数の入出力ポートの接続,接触を確認する
ことを特徴とする。
To achieve this object, the present invention provides a control means for controlling the entire apparatus, an optical writing means for forming a latent image on a photoconductor by a laser optical system, and a photoconductor. A developing unit that visualizes the latent image on the surface with toner; a transfer fixing unit that transfers and fixes the visualized image on a sheet;
In an image forming apparatus provided with a drive unit for moving a sheet and a drive unit of each unit, a bus interface connected to the control unit by a bus line for transmitting and receiving a control signal,
Data registers of at least two, which can be arbitrarily set for input and output and hold a control signal, and a register for inputting and outputting a control signal between the register and each means.
A signal input / output unit having a plurality of input / output ports corresponding to input / output ports, registers are set for input / output, and the output ports of the output registers are connected via signal lines. > Arbitrarily selected second output port different from the first output port for outputting the control signal to the constant means, and the input register corresponding to the same data bit position as the first output port
It connects the input port of the plurality of input ports, a control hand
By changing the data input according to the data output from the stage
It is characterized by confirming the connection and contact of multiple I / O ports of the register .

【0006】 また、画像形成装置において、制御手段
とバスラインにより接続され制御信号の授受を行なうバ
スインターフェースと、少なくとも2つ以上からなり入
力用,出力用の設定が任意に可能で制御信号を保持する
レジスタと、レジスタと各手段との制御信号の入出力を
行うレジスタのデータビットに対応した複数の入出力ポ
ートとを有する信号入出力手段を備え、入出力用にレジ
スタを設定して、出力用レジスタの複数の出力ポートの
中から信号線を介して所定手段へ制御信号を出力する第
1の出力ポートとは別の任意に選択された第2の出力ポ
ートと、第1の出力ポートと同じデータビット位置に対
応する入力用レジスタの複数の入力ポートの中の入力ポ
ートとを接続し、制御手段からのデータ出力に応じたデ
ータ入力の変換によってレジスタの複数の入出力ポート
の接続,接触を確認して、出力用レジスタと入力用レジ
スタを組とした各アドレス設定が“0”,“1”を反転
した組合せとなることを特徴とする。
Further, in the image forming apparatus, a bus interface connected to the control means by a bus line for exchanging control signals and at least two or more input / output settings can be arbitrarily set and control signals can be held. And a signal input / output unit having a plurality of input / output ports corresponding to the data bits of the register for inputting / outputting control signals to / from the unit and each unit, and setting the register for input / output to output. Register for multiple output ports
An arbitrarily selected second output port different from the first output port for outputting a control signal from the inside to a predetermined means via a signal line, and an input corresponding to the same data bit position as the first output port. Connect to the input port among the multiple input ports of the register for data , and connect the device according to the data output from the control means.
Multiple I / O ports of register by converting data input
It is characterized in that the connection and contact are confirmed and each address setting of the output register and the input register is a combination of "0" and "1" inverted.

【0007】 また、画像形成装置において、制御手段
とバスラインにより接続され制御信号の授受を行なうバ
スインターフェースと、少なくとも2つ以上からなり入
力用,出力用の設定が任意に可能で制御信号を保持する
レジスタと、レジスタと各手段との制御信号の入出力を
行うレジスタのデータビットに対応した複数の入出力ポ
ートとを有する信号入出力手段を備え、入出力用にレジ
スタを設定して、出力用レジスタの複数の出力ポートの
中から信号線を介して所定手段へ制御信号を出力する第
1の出力ポートとは別の任意に選択された第2の出力ポ
ートと、第1の出力ポートとデータビット位置が異な
入力用レジスタの複数の入力ポートの中の入力ポート
とを接続し、制御手段からのデータ出力に応じたデータ
入力の変化によってレジスタの複数の入出力ポートの接
続,接触を確認することを特徴とする
Further, in the image forming apparatus, a bus interface which is connected to the control means by a bus line for exchanging control signals, and at least two or more input / output settings can be arbitrarily set and control signals can be held. And a signal input / output unit having a plurality of input / output ports corresponding to the data bits of the register for inputting / outputting control signals to / from the unit and each unit, and setting the register for input / output to output. Register for multiple output ports
Different data bit locations and a second output port selected in another optional from the first output port for outputting a control signal to a predetermined unit, and the first output port via the signal line from being
Connects the input port of the plurality of input ports of the input register that, data corresponding to data output from the control means
Depending on the change of input, the connection of multiple I / O ports of the register
The feature is that the contact is confirmed .

【0008】[0008]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について詳細に説明する。図1は、本発明
の実施の形態における画像形成装置の概略構成を示すブ
ロック図である。図1において、1は装置全体を制御す
る制御部、2はレーザ光学系により感光体上に潜像を作
る光書込部、3は感光体上の潜像をトナーにより顕像化
する現像部、4は顕像化した画像を用紙に転写し定着さ
せる転写定着部、5は用紙や各部の駆動部分を動かす駆
動部、6は、制御部1とバスラインにより接続され制御
信号の授受を行ない、その制御信号を保持し各部の負
荷,センサと制御信号の入出力を行う信号入出力部であ
る。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of an image forming apparatus according to an embodiment of the present invention. In FIG. 1, 1 is a control unit for controlling the entire apparatus, 2 is an optical writing unit for forming a latent image on a photoconductor by a laser optical system, and 3 is a developing unit for visualizing the latent image on the photoconductor with toner. Reference numeral 4 is a transfer fixing unit for transferring and fixing the visualized image on a sheet, 5 is a driving unit for moving a driving unit of the sheet and each unit, and 6 is connected to the control unit 1 by a bus line to exchange control signals. , A signal input / output unit that holds the control signal and inputs / outputs a control signal to / from the load / sensor of each unit.

【0009】制御部1は一般的にCPU,ROM,RA
Mから構成されており、その他のモジュールとして、タ
イマー,DMA(Direct Memory Access),PWM(Pulse
Width Modulation),ADC(Analog Digital Converte
r),DAC(Digital Analog Converter),USAR
T(Universal Synchronous AsynchronousReceiver-Tran
smitter),割込みコントローラ,周辺インターフェース
等が付加されている場合もある。
The control unit 1 is generally a CPU, ROM, RA
It is composed of M, and other modules are timer, DMA (Direct Memory Access), PWM (Pulse
Width Modulation), ADC (Analog Digital Converte
r), DAC (Digital Analog Converter), USAR
T (Universal Synchronous Asynchronous Receiver-Tran
In some cases, a smitter), interrupt controller, peripheral interface, etc. are added.

【0010】 また、制御部1と信号の授受を行なう信
号入出力部6は複数の入出力ポートが接続されたパラレ
ル入出力のレジスタ(以下、パラレルポートという)で構
成され、その他のモジュールとしてタイマー,PWM,
ADC,DAC,USART,割込みコントローラ,周
辺インターフェース等が付加されている場合もある。前
記制御部1から制御信号を信号入出力部6を経て各負荷
出力し、各部に設けたセンサからの装置の状態信号を
逆の経路により制御部1へ入力して装置稼働の制御を行
なう。
The signal input / output unit 6 for exchanging signals with the control unit 1 is composed of a parallel input / output register (hereinafter referred to as a parallel port) to which a plurality of input / output ports are connected, and as another module, a timer. , PWM,
In some cases, ADC, DAC, USART, interrupt controller, peripheral interface, etc. are added. A control signal is sent from the control unit 1 through the signal input / output unit 6 to each load.
The control unit 1 controls the operation of the device by inputting the device status signal from the sensor provided in each unit to the control unit 1 through the reverse path.

【0011】図2は、実施の形態における制御部と信号
入出力部のアドレス線,データ線,制御線のバスライン
と、信号入出力部と各部の負荷系,センサ類の信号線と
の接続を示すブロック図であり、図3は、実施の形態に
おける制御部と信号入出力部のアドレス/データ線,制
御線のバスラインと、信号入出力部と各部の負荷系,セ
ンサ類の信号線との接続を示すブロック図である。図3
において、7はマルチプレクス(時分割処理)可能なアド
レス/データ線を有する信号入出力部である。図2と図
3の違いは、制御部1と信号の授受を行なう信号入出力
部6のアドレス線,データ線を信号入出力部7はマルチ
プレクス(時分割処理)可能なアドレス/データ線とした
ことである。
FIG. 2 shows the connection between the address lines, data lines and bus lines of the control line of the control unit and the signal input / output unit, and the signal line of the signal input / output unit and each unit and the signal lines of the sensors in the embodiment. FIG. 3 is a block diagram showing a signal line of the control unit and the signal input / output unit, a bus line of the control line, the load input / output unit and the load system of each unit, and a signal line of sensors in the embodiment. It is a block diagram showing a connection with. Figure 3
In the figure, 7 is a signal input / output section having address / data lines capable of multiplexing (time division processing). The difference between FIG. 2 and FIG. 3 is that the address line and the data line of the signal input / output unit 6 for exchanging signals with the control unit 1 are the address / data lines capable of multiplexing (time division processing). That is what I did.

【0012】さらに図4は、本発明の実施の形態1にお
ける信号入出力部6のパラレルポートの設定として、出
力ポートと入力ポートの接続例を示す図である。図4に
おいて、パラレルポートPCを出力用パラレルポート,
パラレルポートPFを入力用パラレルポートと設定し、
パラレルポートPCのポート0(PC0)とパラレルポート
PFのポート7(PF7)の接続例を示している。
Further, FIG. 4 is a diagram showing a connection example of an output port and an input port as setting of the parallel port of the signal input / output unit 6 in the first embodiment of the present invention. In FIG. 4, the parallel port PC is a parallel port for output,
Set the parallel port PF as the input parallel port,
A connection example of the port 0 (PC0) of the parallel port PC and the port 7 (PF7) of the parallel port PF is shown.

【0013】[0013]

【表1】 [Table 1]

【0014】まず、信号入出力部6のパラレルポートに
ついて説明する。バスインターフェースから得られる情
報により、(表1)に示したアドレスA3〜A0におい
て、A3〜A0:1000〜1111の領域は、パラレルポート
PA〜PFの入出力方向設定レジスタのアドレスを示
し、データD7〜D0の示す各ビット単位でパラレルポ
ートPA〜PFの入力,出力用パラレルポートの設定が
可能となっている。“1”で入力用パラレルポート、
“0”で出力用パラレルポートの設定となる。これによ
りパラレルポートの出力,入力を任意に設定でき信号入
出力部6に汎用性のある接続形態が可能となる。しか
し、パラレルポートのインターフェースレベルは装置の
レイアウトや基板間の距離等で異なることになる。
First, the parallel port of the signal input / output unit 6 will be described. According to the information obtained from the bus interface, in the addresses A3 to A0 shown in (Table 1), the areas A3 to A0: 1000 to 1111 indicate the addresses of the input / output direction setting registers of the parallel ports PA to PF, and the data D7. It is possible to set input / output parallel ports of the parallel ports PA to PF in units of each bit indicated by D0 to D0. "1" for parallel port for input,
When set to "0", the output parallel port is set. As a result, the output and input of the parallel port can be arbitrarily set, and the signal input / output unit 6 can be connected in a versatile manner. However, the interface level of the parallel port differs depending on the layout of the device and the distance between the boards.

【0015】本実施の形態1では、パラレルポートPA
〜PDまでを出力用パラレルポートに設定してD7〜D
0:オール“0”に、PE,PFを入力用パラレルポー
トに設定してD7〜D0:オール“1”としている。
In the first embodiment, the parallel port PA
~ PD is set to the output parallel port and D7 ~ D
0: all "0", PE and PF are set as input parallel ports, and D7 to D0: all "1".

【0016】[0016]

【表2】 [Table 2]

【0017】仮に出力用パラレルポートに設定されてい
るパラレルポートPCのポート7 (D7)において、(表
2)に示す“*”印に駆動,熱源のオン/オフ出力を制
御される負荷が接続されているとすると、パラレルポー
トPCの残りの各ポートの中から任意の1ポートを選択
し、入力用パラレルポートに設定されているパラレルポ
ートPFのポート7(D7)に(表2)で示す“◎”印に接続
することになる。
In the port 7 (D7) of the parallel port PC which is temporarily set as the output parallel port, the "*" mark shown in (Table 2) is connected to the load for controlling the drive / on / off output of the heat source. If so, one arbitrary port is selected from the remaining ports of the parallel port PC, and the port 7 (D7) of the parallel port PF set as the input parallel port is shown in (Table 2). It will be connected to the "◎" mark.

【0018】制御部1のCPUは動作仕様に従って、パ
ラレルポートPCのポート7(D7)に接続されている負荷
の制御をするためのデータ出力を行なう。その際に、パ
ラレルポートPFのポート7(D7)と接続されているパラ
レルポートPCの任意のポートに対応するデータビット
を任意のタイミングで“0”,“1”となるように書き
換える。実施の形態1では、パラレルポートPCのポー
トはポート0(PC0)となる。その後、パラレルポートP
Fのデータ入力を行ない、パラレルポートPFのポート
7(D7)が“0”,“1”となっていることを確認する。
The CPU of the control unit 1 outputs data for controlling the load connected to the port 7 (D7) of the parallel port PC according to the operating specifications. At that time, the data bit corresponding to an arbitrary port of the parallel port PC connected to the port 7 (D7) of the parallel port PF is rewritten so as to be "0" or "1" at an arbitrary timing. In the first embodiment, the port of the parallel port PC is port 0 (PC0). After that, parallel port P
Input the data of F and confirm that the port 7 (D7) of the parallel port PF is "0" or "1".

【0019】前記入力ポートの変化が出力ポートの書き
換えに同期していれば、アドレス (0010)のパラレルポ
ートPCは正常に接続されており、また、パラレルポー
トPCの任意に選択されたポート0(D0)とパラレルポー
トPFのポート7(D7)の2つの入出力ポートも正常に接
続されていることになる(図4参照)。つまり、パラレル
ポートPFのポート7(D7)も正常に接続されていること
になる。
If the change of the input port is synchronized with the rewriting of the output port, the parallel port PC of the address (0010) is normally connected, and the arbitrarily selected port 0 ( The two input / output ports of D0) and the port 7 (D7) of the parallel port PF are also normally connected (see FIG. 4). That is, the port 7 (D7) of the parallel port PF is normally connected.

【0020】接続コネクタ,接続ハーネスに接触不良、
断線があると“0”,“1”の変化が同期しないため、
制御部1側で異常を検出できる。また、出力用パラレル
ポートのある出力ポートに接続されて制御される負荷
が、常にオン/オフを繰り返す場合には他の出力ポート
を用いずに、その出力ポートを入力用パラレルポートの
設定された入力ポートに接続してもよい。
Poor contact with the connection connector or connection harness,
If there is a wire break, the changes in "0" and "1" are not synchronized,
An abnormality can be detected on the control unit 1 side. If a load connected to an output port with a parallel output port and being controlled is repeatedly turned on / off, that output port is set as an input parallel port without using another output port. You may connect to the input port.

【0021】以上のことから、出力用パラレルポートの
負荷制御用の出力ポートとは異なる他の出力ポートと入
力ポートを接続し、接続確認のデータビットを含むデー
タ出力から入力用パラレルポートでデータ入力したその
データビットの変化を確認することで、接続確認を行な
う特別な装置状態とすることなく、装置の稼働状態にお
いてもその接続を確認可能となる。特に監視を必要とす
る制御負荷の接続された出力ポートと入力ポートのデー
タビットを同じにすることで、制御部1はデータ線を含
み接続状態を確認することができる。
From the above, another output port different from the load control output port of the output parallel port is connected to the input port, and the data output including the data bit for connection confirmation is input from the input parallel port to the data input. By confirming the change in the data bit, the connection can be confirmed even in the operating state of the device without setting a special device state for confirming the connection. In particular, by making the data bits of the output port and the input port connected to the control load requiring monitoring particularly the same, the control unit 1 can check the connection state including the data line.

【0022】図5は、本発明の実施の形態2における信
号入出力部のパラレルポートの設定として、出力ポート
と入力ポートの接続例を示す図である。図5において、
パラレルポートPC,PDを出力用パラレルポート,パ
ラレルポートPF,PEを入力用パラレルポートと設定
し、パラレルポートPCのポート0とパラレルポートP
Fのポート7,パラレルポートPDのポート1とパラレ
ルポートPEのポート6の接続例を示している。
FIG. 5 is a diagram showing a connection example of an output port and an input port as setting of the parallel port of the signal input / output unit in the second embodiment of the present invention. In FIG.
The parallel ports PC and PD are set as output parallel ports, the parallel ports PF and PE are set as input parallel ports, and the port 0 and parallel port P of the parallel port PC are set.
The connection example of the port 7 of F, the port 1 of parallel port PD, and the port 6 of parallel port PE is shown.

【0023】[0023]

【表3】 [Table 3]

【0024】実施の形態1と同様に、出力用パラレルポ
ートに設定されているパラレルポートPCのポート7(D
7)において、(表3)に示す“*”印に駆動,熱源のオン
/オフ出力を制御される負荷が接続され、さらにパラレ
ルポートPDのポート6(D6)にも(表3)に示す“*”印
に駆動,熱源のオン/オフ出力を制御される負荷が接続
されているとすると、パラレルポートPC,PDの各ポ
ートの中から任意の1ポートを入力用パラレルポートに
設定されているパラレルポートPFのポート7(D7),パ
ラレルポートPEのポート6(D6)の“◎”印((表3)参
照)に接続することになる。
Similar to the first embodiment, the port 7 (D
In 7), a load whose driving / on / off output of the heat source is controlled is connected to the “*” mark shown in (Table 3), and the port 6 (D6) of the parallel port PD is also shown in (Table 3). If a load whose driving and heat source on / off outputs are controlled is connected to the "*" mark, one of the parallel port PC and PD ports is set as the input parallel port. It will be connected to the port 7 (D7) of the parallel port PF and the "⊚" mark (see (Table 3)) of the port 6 (D6) of the parallel port PE.

【0025】前記の各入出力用パラレルポートの組合せ
において、A2〜A0のアドレスが“0”,“1”を反
転させたアドレスとし、パラレルポートPC(010)とパ
ラレルポートPF(101),パラレルポートPD(011)とパ
ラレルポートPE(100)の組合せとする。これにより、
アドレス線が不良のときアドレス線の1ビットのみが異
なるアドレス指定の場合に、同じアドレス指定となるこ
とを防ぐことができる。
In the combination of the input / output parallel ports described above, the addresses A2 to A0 are the addresses obtained by inverting "0" and "1", and the parallel port PC (010), the parallel port PF (101), and the parallel port A combination of the port PD (011) and the parallel port PE (100) is used. This allows
When the address line is defective, it is possible to prevent the same address designation when only one bit of the address line is designated differently.

【0026】制御部1のCPUは動作仕様に従って、パ
ラレルポートPCのポート7(D7)に接続されている負荷
の制御をするためのデータ出力を行なう、その際に、パ
ラレルポートPFのポート7(D7)に接続されているパラ
レルポートPCの任意のポートに対応するデータビット
を任意のタイミングで“0”,“1”となるように書き
換える。同様に、パラレルポートPDのポート6(D6)に
接続されている負荷の制御をするためのデータ出力を行
ない、パラレルポートPEのポート6(D6)に接続されて
いるパラレルポートPDの任意のポートに対応するデー
タビットを任意のタイミングで“0”,“1”となるよ
うに書き換える。この実施の形態2では、パラレルポー
トPCのポートはポート0(PC0),パラレルポートPD
はポート1(PD1)となる。
The CPU of the control unit 1 outputs data for controlling the load connected to the port 7 (D7) of the parallel port PC in accordance with the operating specifications. At this time, the port 7 of the parallel port PF ( The data bit corresponding to an arbitrary port of the parallel port PC connected to D7) is rewritten to be "0" or "1" at an arbitrary timing. Similarly, data output for controlling the load connected to the port 6 (D6) of the parallel port PD is performed, and any port of the parallel port PD connected to the port 6 (D6) of the parallel port PE is output. The data bit corresponding to is rewritten to be "0" or "1" at an arbitrary timing. In the second embodiment, the port of the parallel port PC is port 0 (PC0), the parallel port PD
Becomes port 1 (PD1).

【0027】その後、パラレルポートPF,PEのデー
タ入力を行ない、パラレルポートPFのポート7(D7),
パラレルポートPEのポート6(D6)が“0”,“1”と
なることを確認する。これら入力ポートの変化が出力ポ
ートの書き換えに同期していれば、アドレス(0010,001
1)の出力用パラレルポートからアドレス(0101,0100)の
入力用パラレルポートに、制御部1より各パラレルポー
トのアドレスが正常に出力されていることになる。つま
り、アドレスのA2〜A0については、制御部1より正
常に“0”,“1”が出力されていることになり、また
A3はパラレルポートPA〜PF入出力方向設定レジス
タのアドレスに用いられることから、入力用パラレルポ
ート,出力用パラレルポートの設定が可能なことで正常
なことがわかる。
After that, data is input to the parallel ports PF and PE, and the port 7 (D7) of the parallel port PF,
It is confirmed that the port 6 (D6) of the parallel port PE becomes "0" and "1". If these changes in the input port are synchronized with the rewriting of the output port, the address (0010,001)
This means that the control unit 1 normally outputs the address of each parallel port from the output parallel port of 1) to the input parallel port of the address (0101, 0100). That is, for the addresses A2 to A0, "0" and "1" are normally output from the control unit 1, and A3 is used as the address of the parallel port PA to PF input / output direction setting register. Therefore, it can be seen that it is normal because the input parallel port and the output parallel port can be set.

【0028】以上のことから、入力用パラレルポートと
出力用パラレルポートの組合せのアドレスを設定するこ
とにより、複数の組合せにおいてもデータ出力とデータ
入力のデータビットの変化を確認することで、確実にア
ドレス線の接続が確認できる。
From the above, by setting the address of the combination of the input parallel port and the output parallel port, the change in the data bit of the data output and the data input can be surely confirmed even in a plurality of combinations. The address line connection can be confirmed.

【0029】図6は、本発明の実施の形態3における信
号入出力部のパラレルポートの設定として、出力ポート
と入力ポートの接続例を示す図である。図6において、
パラレルポートPCを出力用パラレルポート,パラレル
ポートPFを入力用パラレルポートと設定し、パラレル
ポートPCのポート0(PC0)とパラレルポートPFのポ
ート6(PF6)の接続例を示している。
FIG. 6 is a diagram showing a connection example of an output port and an input port as setting of the parallel port of the signal input / output unit in the third embodiment of the present invention. In FIG.
The parallel port PC is set as the output parallel port and the parallel port PF is set as the input parallel port, and an example of connection between the port 0 (PC0) of the parallel port PC and the port 6 (PF6) of the parallel port PF is shown.

【0030】前記実施の形態1と同様に、パラレルポー
トPCのポート7(PC7)に駆動,熱源のオン/オフ出力
を制御される負荷が接続され、その接続されている負荷
の制御をするためのデータ出力を行なう、その際に、パ
ラレルポートPCの任意に選択したポート0(PC0)に対
応するデータビットを任意のタイミングで“0”,
“1”となるように書き換える。その後、パラレルポー
トPFのデータ入力を行なうが、このとき実施の形態1
と異なる点はパラレルポートPCのポート0が、パラレ
ルポートPCの負荷の接続されたポート7に対応したパ
ラレルポートPFのポート7ではなく、パラレルポート
PFの任意のポートに接続されることである。実施の形
態3では、パラレルポートPFのポート6と接続して
“0”,“1”となっていることを確認する。これによ
り、出力用,入力用パラレルポートが正常に接続されて
いることが確認される。
In the same manner as in the first embodiment, a load whose driving / on / off output of a heat source is controlled is connected to the port 7 (PC7) of the parallel port PC to control the connected load. , The data bit corresponding to the arbitrarily selected port 0 (PC0) of the parallel port PC is set to "0" at any timing.
Rewrite it to be "1". After that, data input to the parallel port PF is performed. At this time, the first embodiment
Is that the port 0 of the parallel port PC is connected to an arbitrary port of the parallel port PF, not the port 7 of the parallel port PF corresponding to the port 7 to which the load of the parallel port PC is connected. In the third embodiment, the connection with the port 6 of the parallel port PF is confirmed to be "0" and "1". This confirms that the output and input parallel ports are properly connected.

【0031】さらに、オープンコレクタ,オープンドレ
イン等の入出力ポートであれば各入出力ポートを直接接
続することができる。例えば、出力用のパラレルポート
PCのポート0,パラレルポートPDのポート1と、入
力用のパラレルポートPEのポート5を接続する。アド
レス(0010)のパラレルポートPCへのデータ出力におい
て、ポート0のデータビットの“0”,“1”の変化
が、アドレス(0100)のパラレルポートPEのデータ入力
でポート5のデータビットが同期した“0”,“1”の
変化を確認して、パラレルポートPCとパラレルポート
PEの接続確認をする。また同様に、アドレス(0011)の
パラレルポートPDのポート1の“0”,“1”の変化
に、アドレス(0100)のパラレルポートPEのポート5が
同期した“0”,“1”の変化をすることで、パラレル
ポートPDとパラレルポートPEの接続確認をする。
Further, if the input / output ports are open collectors, open drains, etc., the respective input / output ports can be directly connected. For example, the port 0 of the parallel port PC for output, the port 1 of the parallel port PD, and the port 5 of the parallel port PE for input are connected. In the data output of the address (0010) to the parallel port PC, the change of the data bit of the port 0 between “0” and “1” is synchronized with the data input of the parallel port PE of the address (0100) and the data bit of the port 5 is synchronized. After confirming the change of "0" and "1", the connection between the parallel port PC and the parallel port PE is confirmed. Similarly, the change of "0" and "1" in synchronization with the change of "0" and "1" of the port 1 of the parallel port PD of the address (0011) and the port 5 of the parallel port PE of the address (0100). By doing this, the connection between the parallel port PD and the parallel port PE is confirmed.

【0032】以上のように、アドレスごとの出力データ
ビットと入力データビットの関係を規定すれば、入力用
パラレルポートに対して複数の出力用パラレルポートを
設けることができ、接続確認を行なうためのコストアッ
プを抑えることができる。さらに、複数の出力用パラレ
ルポートと接続された入力用パラレルポートから得られ
る各データ入力のそれぞれの確認結果より不良のパラレ
ルポートを判別することもできる。
As described above, if the relationship between the output data bit and the input data bit for each address is defined, a plurality of output parallel ports can be provided for the input parallel port, and connection confirmation can be performed. Cost increase can be suppressed. Further, the defective parallel port can be determined from the confirmation result of each data input obtained from the input parallel port connected to the plurality of output parallel ports.

【0033】7は、バスラインのアドレス線,デー
タ線をマルチプレクス(時分割処理)可能な信号入出力部
の入出力ポートの接続例を示す図である。図7におい
て、信号入出力部7の出力ポートと入力ポート接続
し、出力用パラレルポートに制御および確認のデータ出
力後に、入力用パラレルポートのデータ入力を行ない、
出力ポートの変化に同期して入力ポートが変化すること
により確認を行なう点については前記各実施の形態と同
様である。
FIG . 7 is a diagram showing an example of connection of input / output ports of a signal input / output unit capable of multiplexing (time division processing) address lines and data lines of bus lines. In FIG. 7, the output port and the input port of the signal input / output unit 7 are connected, and after the control and confirmation data output to the output parallel port, the input parallel port data is input.
The fact that confirmation is performed by changing the input port in synchronization with the change of the output port is the same as in each of the above-described embodiments.

【0034】なお、制御に未使用の出力,入力ポートは
接続状態としておいても良く、接続する出力ポートと入
力ポート間に、入力ポートからの逆流防止のためのダイ
オードを設けても良い、さらに、制御部1が前記構成に
より異常を確認できたら直ちに通常動作から、安全確保
のためのフェールセーフ動作に移行すれば装置の安全性
が向上し、装置の修理を行なう際に不良箇所の特定にも
利用することができる。
Output and input ports not used for control may be connected, and a diode for preventing backflow from the input port may be provided between the connected output port and the input port. As soon as the control unit 1 can confirm the abnormality by the above configuration, the safety of the device is improved by shifting from the normal operation to the fail-safe operation for ensuring the safety, and the defective portion can be identified when the device is repaired. Can also be used.

【0035】[0035]

【発明の効果】以上説明したように、本発明によれば、
信号入出力部の出力用パラレルポートの出力ポートに、
駆動,熱源のオン/オフ出力を制御される負荷が接続さ
れている場合、その出力ポート以外の出力ポートと入力
用パラレルポートの入力ポートを接続することで、制御
用のデータビット以外のデータビットの変化を確認で
き、装置の稼働状態においても接続を確認可能となる。
さらに、負荷が接続された出力ポートと入力ポートのデ
ータビット位置を同じにすることで、特に監視を必要と
する制御負荷の接続が制御部と信号入出力部間のデータ
線においても確認可能となる。
As described above, according to the present invention,
To the output port of the output parallel port of the signal input / output unit,
When a load whose drive / heat source ON / OFF output is controlled is connected, by connecting an output port other than that output port and an input parallel port input port, data bits other than control data bits Can be confirmed, and the connection can be confirmed even in the operating state of the device.
Furthermore, by making the data bit positions of the output port and the input port to which the load is connected the same, it is possible to check the connection of the control load that requires monitoring, especially in the data line between the control unit and the signal input / output unit. Become.

【0036】また、アドレス線が断線していると、通常
アドレス線をプルアップかターミネイトしているため、
そのアドレス線は“0”,“1”のどちらかの固定とな
る。入出力用パラレルポートの組合せのアドレスを
“0”,“1”が反転するように規定し、またデータ出
力とデータ入力のデータビットの変化を確認すること
で、確実にアドレス線の接続状態が確認できる。さらに
アドレス線,データ線において、時分割処理(マルチプ
レクス)を行なう構成の場合には、データ線についても
同一の線を使用することからその接続を確認することが
できる。
If the address line is broken, the normal address line is pulled up or terminated.
The address line is fixed to either "0" or "1". By defining the address of the combination of the input / output parallel port so that "0" and "1" are inverted, and confirming the change of the data bit of the data output and the data input, the connection state of the address line is surely confirmed. I can confirm. Further, in the case of a configuration in which time division processing (multiplex) is performed on the address line and the data line, the connection can be confirmed by using the same line for the data line.

【0037】また、入力ポートに複数の出力ポートを接
続して、アドレスごとの出力データビットと入力データ
ビットの関係を規定することで、わずかのコストアップ
で接続確認を行なうことができる。さらに複数の出力用
パラレルポートと接続された入力用パラレルポートの各
確認結果により不良のパラレルポートを判別することも
できる。
By connecting a plurality of output ports to the input port and defining the relationship between the output data bit and the input data bit for each address, the connection can be confirmed with a slight increase in cost. Further, a defective parallel port can also be discriminated from each confirmation result of the input parallel port connected to the plurality of output parallel ports.

【0038】以上のことから、接続,接触不良が発生し
た場合でも、制御部にて装置の接続,接触不良を検出
し、誤動作を防止することができるという効果を奏す
る。
From the above, even if a connection or contact failure occurs, the control section can detect the connection or contact failure of the device and prevent an erroneous operation.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態における画像形成装置の概
略構成を示すブロック図である。
FIG. 1 is a block diagram showing a schematic configuration of an image forming apparatus according to an embodiment of the present invention.

【図2】本発明の実施の形態における制御部と信号入出
力部のアドレス線,データ線,制御線のバスラインと、
信号入出力部と各部の負荷,センサの信号線との接続を
示すブロック図である。
FIG. 2 is a bus line of address lines, data lines, and control lines of the control unit and the signal input / output unit according to the embodiment of the present invention;
FIG. 3 is a block diagram showing connections between a signal input / output unit, a load of each unit, and a signal line of a sensor.

【図3】本発明の実施の形態における制御部と信号入出
力部のアドレス/データ線,制御線のバスラインと、信
号入出力部と各部の負荷,センサの信号線との接続を示
すブロック図である。
FIG. 3 is a block diagram showing connections between address / data lines of a control unit and a signal input / output unit, a bus line of a control line, a signal input / output unit and loads of each unit, and a signal line of a sensor according to an embodiment of the present invention. It is a figure.

【図4】本発明の実施の形態1における信号入出力部の
パラレルポートの設定として、出力用パラレルポートと
入力用パラレルポートの接続例を示す図である。
FIG. 4 is a diagram showing a connection example of an output parallel port and an input parallel port as setting of a parallel port of a signal input / output unit according to the first embodiment of the present invention.

【図5】本発明の実施の形態2における信号入出力部の
パラレルポートの設定として、任意の出力用パラレルポ
ートと入力用パラレルポートの任意の各ビットの接続例
を示す図である。
FIG. 5 is a diagram showing a connection example of arbitrary bits of an arbitrary output parallel port and an arbitrary input parallel port as setting of a parallel port of a signal input / output unit according to the second embodiment of the present invention.

【図6】本発明の実施の形態3における信号入出力部の
パラレルポートの設定として、出力用パラレルポートと
入力用パラレルポートの接続例を示す図である。
FIG. 6 is a diagram showing a connection example of an output parallel port and an input parallel port as setting of a parallel port of a signal input / output unit in Embodiment 3 of the present invention.

【図7】アドレス線,データ線をマルチプレクス(時分
割処理)可能な信号入出力部の入出力ポートの接続例を
示す図である。
FIG. 7 is a diagram showing a connection example of input / output ports of a signal input / output unit capable of multiplexing (time division processing) an address line and a data line.

【符号の説明】[Explanation of symbols]

1…制御部、 2…光書込部、 3…現像部、 4…転
写定着部、 5…駆動部、 6,7…信号入出力部。
1 ... Control part, 2 ... Optical writing part, 3 ... Developing part, 4 ... Transfer fixing part, 5 ... Driving part, 6, 7 ... Signal input / output part.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B41J 2/44 G06F 3/00 H04N 1/00 106 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) B41J 2/44 G06F 3/00 H04N 1/00 106

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 装置全体を制御する制御手段と、レーザ
光学系により感光体上に潜像を作る光書込手段と、前記
感光体上の潜像をトナーにより顕像化する現像手段と、
前記顕像化した画像を用紙に転写し定着させる転写定着
手段と、前記用紙や前記各手段の駆動部分を動かす駆動
手段とを備えた画像形成装置において、 前記制御手段とバスラインにより接続され制御信号の授
受を行なうバスインターフェースと、少なくとも2つ以
上からなり入力用,出力用の設定が任意に可能で前記制
御信号を保持するレジスタと、該レジスタと前記各手段
との前記制御信号の入出力を行う前記レジスタのデータ
ビットに対応した複数の入出力ポートとを有する信号入
出力手段を備え、入出力用に前記レジスタを設定して、
出力用レジスタの複数の出力ポートの中から信号線を介
して所定手段へ前記制御信号を出力する第1の出力ポー
とは別の任意に選択された第2の出力ポートと、前記
第1の出力ポートと同じデータビット位置に対応する入
力用レジスタの複数の入力ポートの中の入力ポートとを
接続し、前記制御手段からのデータ出力に応じたデータ
入力の変化によって前記レジスタの複数の入出力ポート
の接続,接触を確認することを特徴とする画像形成装
置。
1. A control unit for controlling the entire apparatus, an optical writing unit for forming a latent image on a photosensitive member by a laser optical system, and a developing unit for developing the latent image on the photosensitive member with toner.
An image forming apparatus comprising a transfer fixing <br/> means for fixing transferred images obtained by the sensible Zoka the paper, and a driving <br/> means for moving the driving part of the paper and each of the units, the control A bus interface connected to the means by a bus line for exchanging control signals, a register consisting of at least two or more and capable of arbitrarily setting input and output, and holding the control signal, the register and each of the means data of the register for inputting and outputting of the control signal and
A signal input / output unit having a plurality of input / output ports corresponding to bits, and setting the register for input / output,
Via the signal line from the multiple output ports of the output register
A second output port selected in another optional from the first output port for outputting said control signal to a predetermined unit by, the input register corresponding to the same data bit position and said first output port Data corresponding to the data output from the control means by connecting with an input port among a plurality of input ports
Multiple I / O ports of the register depending on input changes
An image forming apparatus characterized by confirming connection and contact of .
【請求項2】 装置全体を制御する制御手段と、レーザ
光学系により感光体上に潜像を作る光書込手段と、前記
感光体上の潜像をトナーにより顕像化する現像手段と、
前記顕像化した画像を用紙に転写し定着させる転写定着
手段と、前記用紙や前記各手段の駆動部分を動かす駆動
手段とを備えた画像形成装置において、 前記制御手段とバスラインにより接続され制御信号の授
受を行なうバスインターフェースと、少なくとも2つ以
上からなり入力用,出力用の設定が任意に可能で前記制
御信号を保持するレジスタと、該レジスタと前記各手段
との前記制御信号の入出力を行う前記レジスタのデータ
ビットに対応した複数の入出力ポートとを有する信号入
出力手段を備え、入出力用に前記レジスタを設定して、
出力用レジスタの複数の出力ポートの中から信号線を介
して所定手段へ前記制御信号を出力する第1の出力ポー
とは別の任意に選択された第2の出力ポートと、前記
第1の出力ポートと同じデータビット位置に対応する入
力用レジスタの複数の入力ポートの中の入力ポートとを
接続し、前記制御手段からのデータ出力に応じたデータ
入力の変化によって前記レジスタの複数の入出力ポート
の接続,接触を確認して、前記出力用レジスタと前記入
力用レジスタを組とした各アドレス設定が“0”,
“1”を反転した組合せとなることを特徴とする画像形
成装置。
2. A control means for controlling the entire apparatus, an optical writing means for forming a latent image on a photoconductor by a laser optical system, and a developing means for developing the latent image on the photoconductor with toner.
An image forming apparatus comprising a transfer fixing <br/> means for fixing transferred images obtained by the sensible Zoka the paper, and a driving <br/> means for moving the driving part of the paper and each of the units, the control A bus interface connected to the means by a bus line for exchanging control signals, a register consisting of at least two or more and capable of arbitrarily setting input and output, and holding the control signal, the register and each of the means data of the register for inputting and outputting of the control signal and
A signal input / output unit having a plurality of input / output ports corresponding to bits, and setting the register for input / output,
Via the signal line from the multiple output ports of the output register
A second output port selected in another optional from the first output port for outputting said control signal to a predetermined unit by, the input register corresponding to the same data bit position and said first output port Data corresponding to the data output from the control means by connecting with an input port among a plurality of input ports
Multiple I / O ports of the register depending on input changes
Of the output register and the input register are set to “0”,
An image forming apparatus characterized in that a combination of "1" is reversed.
【請求項3】 装置全体を制御する制御手段と、レーザ
光学系により感光体上に潜像を作る光書込手段と、前記
感光体上の潜像をトナーにより顕像化する現像手段と、
前記顕像化した画像を用紙に転写し定着させる転写定着
手段と、前記用紙や前記各手段の駆動部分を動かす駆動
手段とを備えた画像形成装置において、 前記制御手段とバスラインにより接続され制御信号の授
受を行なうバスインターフェースと、少なくとも2つ以
上からなり入力用,出力用の設定が任意に可能で前記制
御信号を保持するレジスタと、該レジスタと前記各手段
との前記制御信号の入出力を行う前記レジスタのデータ
ビットに対応した複数の入出力ポートとを有する信号入
出力手段を備え、入出力用に前記レジスタを設定して、
出力用レジスタの複数の出力ポートの中から信号線を介
して所定手段へ前記制御信号を出力する第1の出力ポー
とは別の任意に選択された第2の出力ポートと、前記
第1の出力ポートとデータビット位置が異なる入力用
レジスタの複数の入力ポートの中の入力ポートとを接続
し、前記制御手段からのデータ出力に応じたデータ入力
の変化によって前記レジスタの複数の入出力ポートの接
続,接触を確認することを特徴とする画像形成装置。
3. A control unit for controlling the entire apparatus, an optical writing unit for forming a latent image on a photosensitive member by a laser optical system, and a developing unit for developing the latent image on the photosensitive member with toner.
An image forming apparatus comprising a transfer fixing <br/> means for fixing transferred images obtained by the sensible Zoka the paper, and a driving <br/> means for moving the driving part of the paper and each of the units, the control A bus interface connected to the means by a bus line for exchanging control signals, a register consisting of at least two or more and capable of arbitrarily setting input and output, and holding the control signal, the register and each of the means data of the register for inputting and outputting of the control signal and
A signal input / output unit having a plurality of input / output ports corresponding to bits, and setting the register for input / output,
Via the signal line from the multiple output ports of the output register
First and second output ports selected to another optional and the output port, a plurality of said first input register data bit locations is different from the output port for outputting the control signal to the predetermined unit and Connect with the input port of the input port of
Data input according to the data output from the control means
Of the input / output ports of the register
An image forming apparatus characterized by continuously checking contact .
JP27232795A 1995-10-20 1995-10-20 Image forming device Expired - Fee Related JP3495478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27232795A JP3495478B2 (en) 1995-10-20 1995-10-20 Image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27232795A JP3495478B2 (en) 1995-10-20 1995-10-20 Image forming device

Publications (2)

Publication Number Publication Date
JPH09114617A JPH09114617A (en) 1997-05-02
JP3495478B2 true JP3495478B2 (en) 2004-02-09

Family

ID=17512350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27232795A Expired - Fee Related JP3495478B2 (en) 1995-10-20 1995-10-20 Image forming device

Country Status (1)

Country Link
JP (1) JP3495478B2 (en)

Also Published As

Publication number Publication date
JPH09114617A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
US7711879B2 (en) Data transfer method and data transfer device
US6516205B1 (en) Portable terminal with bus manager switching function
JP4040395B2 (en) Tray recognition device and tray recognition method
JP3495478B2 (en) Image forming device
JPH1021176A (en) Two-way communication recognition method, two-way communication recognition device, and storage medium
AU768503B2 (en) Fault tolerant virtual VMEbus backplane design
JPH06259343A (en) Multibus control system and system using the same
KR0121804B1 (en) Data bus controller having a level setting circuit
JP2008198000A (en) Custom integrated circuit, and image forming apparatus with custom integrated circuit
JP2009003863A (en) Interface device and image forming apparatus
US5734845A (en) Bus arbiter provided in a multi-processor system
KR100235248B1 (en) System to check the connection status between hardware according to signal cable
JP3554498B2 (en) Boundary scan chain automatic connection device
JPH087442Y2 (en) Input / output device of programmable controller
JP2008084276A (en) PLC equipment
JP2006243348A (en) Method for detecting failure location of image forming apparatus
JPH07182253A (en) Bus adapter and bus multiplexing method
JP2002011927A (en) Imaging apparatus and optional unit and method for detecting abnormality of wiring
JP3807288B2 (en) Image processing apparatus with optional unit
JP2734627B2 (en) Bus master device
JP3440794B2 (en) Communication terminal device
JP2000347706A (en) Plant control device
JPH0944280A (en) Module exchange method and self-diagnosis method in data processing system
CN101118527A (en) Slave address scanner device of system administration bus slave device and method thereof
JP2001344988A (en) Inspection method, apparatus, and image forming apparatus for semiconductor memory connection system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees