JP3495566B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3495566B2 JP3495566B2 JP19756597A JP19756597A JP3495566B2 JP 3495566 B2 JP3495566 B2 JP 3495566B2 JP 19756597 A JP19756597 A JP 19756597A JP 19756597 A JP19756597 A JP 19756597A JP 3495566 B2 JP3495566 B2 JP 3495566B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- support
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アイランドを省略
した外形寸法の薄型化が可能な半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which an island is omitted and the external dimensions can be reduced.
【0002】[0002]
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、半導体チップの周囲を熱硬化性のエポキシ
樹脂で封止するトランスファーモールド技術である。半
導体チップの支持素材としてリードフレームを用いてお
り、リードフレームのアイランドに半導体チップをダイ
ボンドし、半導体チップのボンディングパッドとリード
をワイヤでワイヤボンドし、所望の外形形状を具備する
金型内にリードフレームをセットし、金型内にエポキシ
樹脂を注入、これを硬化させることにより製造される。2. Description of the Related Art The most popular technique for sealing a semiconductor device is a transfer molding technique for sealing the periphery of a semiconductor chip with a thermosetting epoxy resin. A lead frame is used as a support material for the semiconductor chip, the semiconductor chip is die-bonded to the island of the lead frame, the bonding pad and the lead of the semiconductor chip are wire-bonded with a wire, and the lead is placed in a mold having a desired outer shape. It is manufactured by setting a frame, injecting epoxy resin into a mold, and curing it.
【0003】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれている。そこで、以前から発想としては存在してい
た(例えば、特開昭55ー1111517号)、1つの
パッケージ内に複数の半導体チップを封止する技術が注
目され、実現化する動きが出てきた。つまり、アイラン
ド上に第1の半導体チップを固着し、第1の半導体チッ
プの上に第2の半導体チップを固着し、対応するボンデ
ィングパッドとリードとをボンディングワイヤで接続
し、樹脂で封止したものである。On the other hand, the wave of miniaturization and weight reduction for various electronic devices is unavoidable, and semiconductor devices incorporated therein are also required to have higher capacity, higher functionality and higher integration. Therefore, a technique that has existed as an idea for a long time (for example, Japanese Patent Laid-Open No. 55-1111517) has attracted attention as a technique for encapsulating a plurality of semiconductor chips in one package, and there has been a movement to realize the technique. That is, the first semiconductor chip is fixed on the island, the second semiconductor chip is fixed on the first semiconductor chip, and the corresponding bonding pad and lead are connected by a bonding wire and sealed with resin. It is a thing.
【0004】この構造は、コストアップになるにも拘わ
らず、複数のチップを一体化させることにより、軽薄短
小化が実現できる。故に外形寸法に余裕のあるDIP型
パッケージよりは、表面実装型の、しかも薄型のパッケ
ージに収納したい意向が強く、その方が全体としてのメ
リットが大きい。しかしながら、半導体チップには、そ
の表面に形成した回路素子の支持基板としてある程度の
機械的強度を持たせる必要性から、最低でも約200μ
程度の厚みが必須となり、樹脂には、半導体装置の耐湿
性の点、およびボンディングワイヤのループ高さ等の点
で、半導体チップの上方に最低でも約200μ程度の肉
厚を確保したい。これら製造上から要求される厚みを全
て取り込み、且つ2つ以上のチップを重ね合わせること
は、結局樹脂の外形寸法を大型化させることになり、従
来より準備されているパッケージの外形寸法に収まらな
いと言う欠点があった。更に、金型や試験測定装置等、
後工程で使用する製造装置の殆どを別設計にしなければ
ならず、設備投資によりコストアップが極めて大きくな
ると言う欠点があった。Although this structure increases the cost, it is possible to realize a light, thin and short structure by integrating a plurality of chips. Therefore, rather than the DIP type package having a large outer dimension, there is a strong intention to store it in a surface mount type and thin type package, and this has a great advantage as a whole. However, since it is necessary for the semiconductor chip to have a certain degree of mechanical strength as a support substrate for the circuit element formed on its surface, at least about 200 μm is required.
A certain degree of thickness is essential, and it is desired that the resin has a thickness of at least about 200 μ above the semiconductor chip in terms of the moisture resistance of the semiconductor device and the loop height of the bonding wire. Incorporating all the thicknesses required for manufacturing and stacking two or more chips results in an increase in the external dimensions of the resin, which does not fit into the external dimensions of the conventionally prepared package. There was a drawback to say. Furthermore, such as molds and test measuring equipment,
Most of the manufacturing equipment used in the subsequent process has to be designed differently, and there is a drawback that the cost increase becomes extremely large due to the capital investment.
【0005】そのため、特願平9−55174号(平成
9年3月10日の出願)、図5、図6(図5のA−A線
断面図)および図7(図5のB−B線断面図)のよう
に、半導体チップ20、21を搭載するアイランド22
の裏面が樹脂23の表面に露出するようにリードとアイ
ランドとの段付けを行い、このアイランド上に複数の半
導体チップを積層する事により、樹脂の高さを低減した
ものが発表されている。Therefore, Japanese Patent Application No. 9-55174 (filed on Mar. 10, 1997), FIG. 5, FIG. 6 (cross-sectional view taken along line AA of FIG. 5) and FIG. 7 (BB of FIG. 5). (A cross-sectional view taken along the line), the island 22 on which the semiconductor chips 20, 21 are mounted
It has been announced that the lead and the island are stepped so that the back surface of the resin is exposed on the surface of the resin 23, and a plurality of semiconductor chips are stacked on the island to reduce the height of the resin.
【0006】またアイランド22と樹脂23との熱膨張
係数の違いからパッケージの反りが発生するために、ア
イランドサイズを小さくしていた。つまり図5がその平
面図であり、アイランド22の上には、第1のチップ2
0が、その上には第2のチップ21が設けられ、この第
1、第2のチップ20、21は、チップの周囲に延在さ
れたリード端子24・・・と金属細線25を介して電気
的に接続されている。またアイランド22の各コーナー
からタイバー26a、26b、27aおよび27bを延
在させ、これをリードフレームと一体化させることで、
アイランドの支持、モールド時のねじれを防止してい
る。Further, since the warp of the package occurs due to the difference in thermal expansion coefficient between the island 22 and the resin 23, the island size has been reduced. That is, FIG. 5 is a plan view of the first chip 2 on the island 22.
0, a second chip 21 is provided thereon, and the first and second chips 20 and 21 are provided with lead terminals 24 ... It is electrically connected. Further, by extending the tie bars 26a, 26b, 27a and 27b from the respective corners of the island 22 and integrating them with the lead frame,
Supports islands and prevents twisting during molding.
【0007】[0007]
【発明が解決しようとする課題】ここでアイランド22
に第1の半導体チップ20を絶縁接着剤28で固着する
場合、接着剤をアイランド22に塗布し、半導体チップ
を載せて押圧して固着する。しかし、アイランドの厚み
や接着剤の厚みは、封止樹脂の厚みを未だ厚くする要因
であった。Here, the island 22
When fixing the first semiconductor chip 20 with the insulating adhesive 28, the adhesive is applied to the island 22, and the semiconductor chip is placed and pressed to fix the semiconductor chip. However, the thickness of the island and the thickness of the adhesive are factors that still increase the thickness of the sealing resin.
【0008】[0008]
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第1に、一方の側辺対と対向する他方の
側辺対に対応する位置に於いて、第2の半導体チップが
第1の半導体チップよりも外側に突出して非重畳部を形
成している点に着目し、この突出した非重畳部に対応す
る第2の半導体チップの裏面に第1の支持リードを当接
させ、2階建てのチップをこの支持リードで支持するも
のである。例えば、下側の第1の半導体チップと支持リ
ードの厚みが実質同じで有れば、第1の支持リードは、
第1の半導体チップの裏面から突出せずに第2の半導体
チップを支持でき、従来のアイランドの厚み分を省略す
ることができる。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and firstly, a second semiconductor is provided at a position corresponding to one side pair opposed to the other side pair. Paying attention to the fact that the chip projects outward from the first semiconductor chip to form a non-overlapping portion, and the first support lead is applied to the back surface of the second semiconductor chip corresponding to the projecting non-overlapping portion. The two-story chips are brought into contact with each other and supported by the support leads. For example, if the lower first semiconductor chip and the supporting lead have substantially the same thickness, the first supporting lead is
The second semiconductor chip can be supported without protruding from the back surface of the first semiconductor chip, and the thickness of the conventional island can be omitted.
【0009】第2に、前記第1の支持リードを、4つの
各部の近傍にそれぞれ配置することで、2階建てチップ
をネジレもなく安定して支持することができる。第3
に、第2の構造に於いて、前記他方の側辺に位置する2
本の第1の支持リードの間に、Uの字の底になる部分
が、この他方の側辺に近接して配置した第2の支持リー
ドを設ける事で解決するものである。第1の支持リード
は、細く機械的に弱いため、モールド後の半導体装置を
保持することが難しいが、この第2の支持リードを設け
ることで、この機械的強度を増強させることができる。
また金型の樹脂注入孔の真横に載置すれば、第2の支持
リードに樹脂の流れが当接して、第2の半導体チップの
非重畳部である狭い部分にまで樹脂を流し込むことがで
きる。Secondly, by disposing the first support leads in the vicinity of each of the four parts, the two-story chip can be stably supported without twisting. Third
In the second structure, 2 located on the other side
This is to be solved by providing a second support lead, which is located near the other side of the U-shaped bottom, between the first support leads of the book. Since the first support lead is thin and mechanically weak, it is difficult to hold the semiconductor device after molding. However, by providing the second support lead, the mechanical strength can be increased.
Further, if the resin is placed right next to the resin injection hole of the mold, the resin flow comes into contact with the second support lead, and the resin can be poured into a narrow portion which is a non-overlapping portion of the second semiconductor chip. .
【0010】第4に、Uの字形状のリードに第1の支持
リードを置き換え、底になる部分を前記非重畳部となる
第2の半導体チップの裏面に当接させることで解決する
ものである。Fourth, the problem is solved by replacing the first support lead with a U-shaped lead and bringing the bottom portion into contact with the back surface of the second semiconductor chip which is the non-overlapping portion. is there.
【0011】[0011]
【発明の実施の形態】以下に本発明の第1の実施の形態
を図1を参照しながら詳細に説明する。図中、50、5
1は各々第1と第2の半導体チップを示している。第1
と第2の半導体チップ50、51のシリコン表面には、
前工程において各種の能動、受動回路素子が形成され、
更にはチップの周辺部分に外部接続用のボンディングパ
ッド52が形成されている。そのボンディングパッド5
2を被覆するようにシリコン窒化膜、シリコン酸化膜、
ポリイミド系絶縁膜などのパッシベーション皮膜が形成
され、ボンディングパッド52の上部は電気接続のため
に開口されている。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described in detail below with reference to FIG. In the figure, 50, 5
Reference numeral 1 denotes a first semiconductor chip and a second semiconductor chip, respectively. First
And on the silicon surface of the second semiconductor chips 50, 51,
Various active and passive circuit elements are formed in the previous process,
Further, a bonding pad 52 for external connection is formed on the peripheral portion of the chip. The bonding pad 5
2 to cover the silicon nitride film, the silicon oxide film,
A passivation film such as a polyimide insulating film is formed, and the upper portion of the bonding pad 52 is opened for electrical connection.
【0012】第2の半導体チップ51は第1の半導体チ
ップ50の前記パッシベーション皮膜上に絶縁性の接着
剤、ここではエポキシ系接着剤により固着されている。
ここで第1の半導体チップ50と第2の半導体チップ5
1は、そのサイズが異なり、少なくとも第2の半導体チ
ップ51の左右の側辺が第1の半導体チップ50の側辺
から突出し、非重畳部を形成している。つまり第2の半
導体チップ51の左右の側辺およびその近傍に対応する
裏面は、第1の半導体チップ50が存在せず空間となっ
ている。The second semiconductor chip 51 is fixed on the passivation film of the first semiconductor chip 50 with an insulating adhesive, here an epoxy adhesive.
Here, the first semiconductor chip 50 and the second semiconductor chip 5
1 has different sizes, and at least the left and right sides of the second semiconductor chip 51 project from the sides of the first semiconductor chip 50 to form a non-overlapping portion. That is, the back surface corresponding to the left and right sides of the second semiconductor chip 51 and the vicinity thereof is a space without the first semiconductor chip 50.
【0013】本発明は、この非重畳部である空間に支持
リードを配置し、この支持リードをアイランド代わりに
使用する事である。具体的には先ず、第2の半導体チッ
プ51の左右の側辺、特に4つの角部の近傍に位置する
領域に、第1の支持リード59a、59b、60a、6
0bを配置することである。ここでは図面の枚数を減ら
す為に、右側の支持リード59a、59bと左側の支持
リード60a、60bで2種類の支持リードを示した。
実際は、4本の支持リードは統一されている方がよい。According to the present invention, the support leads are arranged in the non-overlapping space, and the support leads are used instead of the islands. Specifically, first, the first support leads 59a, 59b, 60a, 6 are formed on the left and right sides of the second semiconductor chip 51, particularly in the regions located near the four corners.
0b is to be placed. Here, in order to reduce the number of sheets in the drawing, two types of support leads are shown as the support leads 59a and 59b on the right side and the support leads 60a and 60b on the left side.
In fact, it is better that the four support leads are unified.
【0014】右側の支持リードは、外から封止樹脂に入
ってその幅が広く形成されているが、同じ幅でも良い。
またチップの左右の動きを防止するために、第1の半導
体チップ50の側辺に当接しても良い。また左側の支持
リードは、外から封止樹脂に入ってその幅が広く形成さ
れ、非重畳部でL字型に折り曲げられている。また右側
の支持リードと同様に、同じ幅で構成されても良いし、
第1の半導体チップ50の側辺に当接させても良い。The support lead on the right side is formed to have a wide width by entering the sealing resin from the outside, but the width may be the same.
Further, in order to prevent lateral movement of the chip, the chip may be brought into contact with the side edge of the first semiconductor chip 50. Further, the left side support lead enters the sealing resin from the outside to have a wide width, and is bent into an L shape at the non-overlap portion. Also, like the support lead on the right side, they may have the same width,
It may be brought into contact with the side edge of the first semiconductor chip 50.
【0015】ここで支持リードは、2階建ての半導体チ
ップが支えられれば良く、左右に1本づつでもよいし、
一方の側辺に2本他方の側辺に1本の3本で支えても良
い。また本願では4本であるが、それ以上で支えても良
い。ここで左右の支持リードの間には、第2の支持リー
ド70が設けられている。この支持リードは、第1の支
持リードの強度をサポートするために設けられている。
つまりモールドされた後、この支持リードで半導体装置
を支えながらリード端子をカットし、所定の形状に折り
曲げるが、この第1の支持リードが細いために、別途第
2の支持リード70を設けてその支え強度を増強してい
る。またこの第2の支持リードの底部T側面を金型の樹
脂注入孔の真横に配置すれば、注入された樹脂は、側面
に当接して紙面に対して裏と表にその流れを二分させる
ため、非重畳部の空間に樹脂を良好に流し込むことがで
きる働きも示す。更には支持リードが封止樹脂を出ると
その幅が細くなるのは、水分等の侵入を防止するためで
ある。Here, the support leads only need to support a two-story semiconductor chip, and one support lead may be provided on each side.
It may be supported by three on one side and two on the other side. Further, in the present application, the number is four, but more may be supported. Here, the second support lead 70 is provided between the left and right support leads. The support lead is provided to support the strength of the first support lead.
That is, after being molded, the lead terminals are cut and bent into a predetermined shape while supporting the semiconductor device with the support leads. However, since the first support leads are thin, a second support lead 70 is separately provided. The support strength is increased. If the bottom T side surface of the second support lead is arranged right next to the resin injection hole of the mold, the injected resin comes into contact with the side surface and divides the flow into two sides, the back side and the front side with respect to the paper surface. , Also shows the function of allowing resin to be satisfactorily poured into the space of the non-overlapping portion. Further, the width of the support lead becomes narrower when it comes out of the sealing resin, in order to prevent intrusion of water or the like.
【0016】次に図2の支持リードを説明する。図1と
同様に、右と左で2つのタイプを示している、まず左の
70aを説明する。左側のUの字形状の支持リード70
aは、図1の第2の支持リード70を第2の半導体チッ
プ51の非重畳部まで延在させたものである。これによ
り、モールド前の2階建てチップの支え強度を増強させ
ており、更にはモールド後のリード端子のカット、折り
曲げ時の支持リード59a、59b、60a、60bの
強度をサポートしている。右側の第2の支持リード71
は、Uの字を一直線状に変えただけであり、側辺に3本
以上設けても良い例を示している。Next, the support lead shown in FIG. 2 will be described. Similar to FIG. 1, the left 70a, which shows two types on the right and left, will be described first. U-shaped support lead 70 on the left side
In FIG. 3A, the second support lead 70 of FIG. 1 is extended to the non-overlapping portion of the second semiconductor chip 51. This enhances the support strength of the two-story chip before molding, and further supports the strength of the support leads 59a, 59b, 60a, 60b after cutting and bending of the lead terminals after molding. Right side second support lead 71
Shows only an example in which the U-shape is changed to a straight line, and three or more pieces may be provided on the side edge.
【0017】また支持リードと第2の半導体チップ51
裏面とは、相互の固着を考慮して接着剤が塗布されてい
る。しかし塗布されなくても良い。支持リードは、単に
チップを支えていれば良く、ボンディング時にも2階建
てのチップは、ボンダーの治具で支えることが可能であ
るからである。またワイヤーボンディングが終了すれ
ば、チップはワイヤーでも支えられることになる。Further, the support lead and the second semiconductor chip 51.
An adhesive is applied to the back surface in consideration of mutual fixation. However, it may not be applied. This is because the support lead only needs to support the chip, and the double-layered chip can be supported by the bonder jig even during bonding. When wire bonding is completed, the chip can be supported by wires.
【0018】図1や図2に示すどのタイプでも、支持リ
ードは、非重畳部に位置する第2の半導体チップ51の
裏面に延在されているので、別途アイランドを設けなく
ともすむ効果を有する。また支持リードの厚みを第1の
半導体チップ50の厚みと同じか、それよりも薄く形成
することで、支持リードが封止樹脂から露出されるのを
防止している。図3は、図1のA−A線断面図を示して
おり、支持リードが第1の半導体チップ50の厚みと同
じかそれ以下であれば、接着樹脂の厚み分も含めて支持
リードの裏面にある厚みの樹脂が覆われることになる。In any of the types shown in FIGS. 1 and 2, the support lead extends on the back surface of the second semiconductor chip 51 located in the non-overlapping portion, so that there is an effect that a separate island need not be provided. . Further, by forming the thickness of the support lead to be equal to or thinner than the thickness of the first semiconductor chip 50, the support lead is prevented from being exposed from the sealing resin. FIG. 3 shows a cross-sectional view taken along the line AA of FIG. 1, and if the support lead has a thickness equal to or smaller than the thickness of the first semiconductor chip 50, the back surface of the support lead including the thickness of the adhesive resin is included. The resin of a certain thickness will be covered.
【0019】つづいて半導体チップ50、51表面のボ
ンディングパッド52には、金線等のボンディングワイ
ヤ56の一端がワイヤボンドされており、ボンディング
ワイヤ56の他端は外部導出用のリード端子57の先端
部57aにワイヤボンドされている。これで、各々のボ
ンディングパッド52と各リード57とを電気的に接続
している。Next, one end of a bonding wire 56 such as a gold wire is wire-bonded to the bonding pad 52 on the surface of the semiconductor chips 50 and 51, and the other end of the bonding wire 56 is the tip of a lead terminal 57 for external lead-out. It is wire-bonded to the portion 57a. With this, each bonding pad 52 and each lead 57 are electrically connected.
【0020】半導体チップ50、51、リード端子の先
端部57a、およびワイヤ56を含む主要部は、周囲を
エポキシ系の熱硬化樹脂58でモールドされ、パッケー
ジ化される。リード端子57は、図6,7に示した従来
図面と同様に、パッケージ側壁の、樹脂58の厚みの約
半分の位置から外部に導出される。また樹脂58の外部
に導出されたリード端子57は一端下方に曲げられ、再
度曲げられてZ字型にフォーミングされている。このフ
ォーミング形状は、リード端子57の裏面側固着部分を
プリント基板に形成した導電パターンに対向接着する、
表面実装用途の為の形状である。ここで図1、図2共に
リード端子は、上下の側辺に延在されているが、上下左
右の側辺に延在されても良い。この場合は、Uの字の支
持リードは省略され、第2の半導体チップ51のパッド
とワイヤを介して接続される。The main parts including the semiconductor chips 50 and 51, the tip portions 57a of the lead terminals, and the wires 56 are packaged by molding the periphery with an epoxy thermosetting resin 58. Similar to the conventional drawings shown in FIGS. 6 and 7, the lead terminal 57 is led to the outside from a position on the side wall of the package that is approximately half the thickness of the resin 58. The lead terminal 57 led out of the resin 58 is bent downward at one end, and is bent again to form a Z-shape. The forming shape is such that the back side fixed portion of the lead terminal 57 is adhered to the conductive pattern formed on the printed circuit board so as to face it.
It is a shape for surface mounting applications. Here, the lead terminals extend to the upper and lower sides in both FIGS. 1 and 2, but may extend to the upper, lower, left, and right sides. In this case, the U-shaped support lead is omitted and the pad is connected to the pad of the second semiconductor chip 51 via a wire.
【0021】また従来例でも説明したように、第1の半
導体チップ50の裏面が樹脂58の表面に露出するよう
にリード57と支持リードとの段付けを行い、従来用い
たアイランドの省略、支持リードが非重畳部の空間に配
置される事により、樹脂の高さを大幅に低減した。また
4方向からの支持リードは、これをリードフレームと一
体化させることで、モールド時のねじれを防止をしてい
る。Further, as described in the conventional example, the lead 57 and the support lead are stepped so that the back surface of the first semiconductor chip 50 is exposed on the surface of the resin 58, and the conventionally used island is omitted and supported. By placing the leads in the non-overlapping space, the height of the resin was greatly reduced. The support leads from the four directions are integrated with the lead frame to prevent twisting during molding.
【0022】製法を簡単に説明すると、まずリードフレ
ームの状態で4隅に設けた支持リードに段付け加工を施
すことにより、載置予定の半導体チップ表面とリード端
子先端部57aとの高さを実質同じ位置に配置してお
き、第1と第2の半導体チップ50、51を接着性絶縁
材料で支持リードに接着させ、ボンディングパッド52
とリード端子の先端部57aとをワイヤボンドする。To briefly explain the manufacturing method, first, the supporting leads provided at the four corners in the state of the lead frame are subjected to step processing so that the height of the semiconductor chip surface to be placed and the tip 57a of the lead terminal is adjusted. The first and second semiconductor chips 50 and 51 are arranged at substantially the same position, and the first and second semiconductor chips 50 and 51 are adhered to the support lead with an adhesive insulating material, and the bonding pad 52 is formed.
And the tip portion 57a of the lead terminal are wire-bonded.
【0023】次いで支持リードとワイヤーで支えられた
2階建ての半導体チップを上下金型に設けたキャビティ
内に位置するように、リードフレームの枠体とリード端
子57を上下金型で挟み固定し、斯る状態で樹脂を注
入、硬化させることにより得ることができる。前記リー
ドフレームは、板厚が150〜200μの銅系または鉄
系の板状素材をエッチング加工又はパンチング加工する
ことにより、支持リード、リード端子57等の各パーツ
を成形したもので、モールド工程後に切断されるまでは
各パーツはリードフレームの枠体に保持されている。Next, the frame body of the lead frame and the lead terminal 57 are sandwiched and fixed by the upper and lower molds so that the two-story semiconductor chip supported by the supporting leads and the wires is located in the cavity provided in the upper and lower molds. It can be obtained by injecting and curing the resin in such a state. The lead frame is formed by etching or punching a copper-based or iron-based plate-shaped material having a plate thickness of 150 to 200 μ to mold each part such as the support lead and the lead terminal 57. After the molding step, Until cut, each part is held by the frame of the lead frame.
【0024】保持された状態でリード端子の先端部57
aと前記枠体とは高さが一致しており、支持リードだけ
が段付け加工されて高さが異なる。つまり樹脂58内部
で上方に折り曲げられ、リード14の高さと一致する位
置で再びほぼ水平に延在し、そして樹脂58表面に切断
面が露出して終端する。各半導体チップ50、51は、
組立工程直前にバックグラインド工程により裏面を研磨
して250〜300μの厚みにしている。リード端子5
7の板厚は約130μである。板状材料から同時に形成
するので支持リードの板厚も同じ値であり、この値は各
パーツの機械的強度を保つほぼ限界の値である。The tip portion 57 of the lead terminal in the held state
The heights of a and the frame body are the same, and only the supporting leads are stepped to have different heights. That is, it is bent upward inside the resin 58, extends substantially horizontally again at a position corresponding to the height of the lead 14, and the cut surface is exposed at the surface of the resin 58 and terminates. Each semiconductor chip 50, 51 is
Immediately before the assembly process, the back surface is polished by a back grinding process to a thickness of 250 to 300 μ. Lead terminal 5
The plate thickness of No. 7 is about 130μ. Since the support leads are formed simultaneously from the plate-shaped material, the plate thickness of the support leads has the same value, and this value is a limit value at which the mechanical strength of each part is maintained.
【0025】本発明では、アイランドを省略し、第1の
半導体チップ50の裏面を樹脂58の表面に露出させる
ようにモールドする事で樹脂の肉厚に余裕を持たせた。
またキャビティ内にリードフレームをセットするとき
に、第1の半導体チップ裏面が下金型のキャビティ表面
に当接するように設置し、樹脂封止する事で得ることが
できる。In the present invention, the island is omitted, and molding is performed so that the back surface of the first semiconductor chip 50 is exposed on the surface of the resin 58, so that the resin has a sufficient thickness.
Further, when the lead frame is set in the cavity, it can be obtained by placing the back surface of the first semiconductor chip in contact with the cavity surface of the lower mold and sealing with a resin.
【0026】このように、アイランドを省略し、非重畳
部になる第2の半導体チップの裏面に支持リードが延在
されることにより、樹脂58の肉厚に余裕を持たせるこ
とができ、樹脂の外形寸法を薄型化できるものである。
これにより、1パッケージ内に複数の半導体チップ5
0、51を積層しても外形寸法の厚みを押し上げること
のない半導体装置を提供することができる。As described above, by omitting the island and extending the support lead on the back surface of the second semiconductor chip which becomes the non-overlapping portion, it is possible to allow the resin 58 to have a sufficient thickness. The external dimensions of can be made thinner.
This allows a plurality of semiconductor chips 5 to be included in one package.
It is possible to provide a semiconductor device that does not increase the thickness of the outer dimension even if 0 and 51 are stacked.
【0027】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ50、51の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。Therefore, the conventional equipment such as the mold and the test measuring device can be used as it is by only changing the lead frame, and new equipment investment is not required, so that the cost of the product can be reduced. Moreover, the thickness of the semiconductor chips 50, 51 need not be made thinner than necessary, and the mechanical strength of the silicon wafer can be maintained, so that the wafer can be handled easily after the back grinding process.
【0028】最後に、第1の半導体チップ50の裏面
は、封止樹脂から露出されることになり、実装の関係上
実装基板の配線等と短絡する恐れがあるために、この露
出部は絶縁シールで貼る事が好ましい。またこの露出部
を下方に向けず上方等向くようにリードフレームを折り
曲げても良い。この場合は、実装基板との短絡は防止で
きるが、別の要素との短絡や静電気等の侵入が考えられ
るので、絶縁シールを貼った方がよい。Finally, the back surface of the first semiconductor chip 50 is exposed from the encapsulating resin and may be short-circuited with the wiring of the mounting board or the like due to mounting. Therefore, this exposed portion is insulated. It is preferable to stick it on a sticker. Further, the lead frame may be bent such that the exposed portion faces upward, not downward. In this case, a short circuit with the mounting board can be prevented, but a short circuit with another element or the intrusion of static electricity or the like is considered. Therefore, it is better to attach an insulating seal.
【0029】また本パッケージは、アイランドを省略し
ているため、従来のパッケージ寸法を使用すれぱ、第1
の半導体チップの裏面にまで樹脂を封止することができ
る。従って半導体チップ裏面との短絡、静電破壊等の対
策が従来のパッケージ寸法でとれるIn addition, since the island is omitted in this package, it is possible to use the conventional package size.
The resin can be sealed even on the back surface of the semiconductor chip. Therefore, measures such as short circuit with the back surface of the semiconductor chip and electrostatic breakdown can be taken with the conventional package size.
【0030】[0030]
【発明の効果】以上に説明した通り、本発明によれば、
第1に、突出した非重畳部に対応する第2の半導体チッ
プの裏面に第1の支持リードを当接させ、2階建てのチ
ップをこの支持リードで支持することにより、第2の半
導体チップを支持でき、且つ従来のアイランドを省略す
ることができる。そのためアイランドのの厚み分を減ら
せ、パッケージの厚みを薄くすることができる。As described above, according to the present invention,
First, the first supporting lead is brought into contact with the back surface of the second semiconductor chip corresponding to the projecting non-overlapping portion, and the two-story chip is supported by this supporting lead, whereby the second semiconductor chip Can be supported and the conventional island can be omitted. Therefore, the thickness of the island can be reduced and the thickness of the package can be reduced.
【0031】第2に、第1の支持リードを、4つの各部
の近傍にそれぞれ配置することで、2階建てチップをネ
ジレもなく安定して支持することができ、ねじれを抑制
したパッケージが実現できる。第3に、Uの字の支持リ
ードを他方の側辺に近接して配置することで、第1の支
持リードの機械的強度をサポートすることができる。ま
た金型の樹脂注入孔の真横に載置すれば、支持リードに
樹脂の流れが当接して、第2の半導体チップの非重畳部
である狭い部分にまで樹脂を流し込むことができる。Second, by disposing the first support leads in the vicinity of each of the four parts, the two-story chip can be stably supported without twisting, and a package in which twisting is suppressed is realized. it can. Third, by arranging the U-shaped support lead close to the other side edge, it is possible to support the mechanical strength of the first support lead. Further, if the resin is placed right next to the resin injection hole of the mold, the resin flow comes into contact with the support lead, and the resin can be poured into a narrow portion which is a non-overlapping portion of the second semiconductor chip.
【0032】第4に、Uの字形状のリードに第1の支持
リードを置き換え、底になる部分を前記非重畳部となる
第2の半導体チップの裏面に当接させることで、第1の
支持リードの働きと樹脂注入時の樹脂流れを二分する働
きとを一つの手段により実現させることができる。Fourth, by replacing the first support lead with a U-shaped lead and bringing the bottom portion into contact with the back surface of the second semiconductor chip which is the non-overlapping portion, The function of the support lead and the function of dividing the resin flow at the time of resin injection can be realized by one means.
【図1】本発明の実施の形態を説明するための半導体装
置の平面図である。FIG. 1 is a plan view of a semiconductor device for explaining an embodiment of the present invention.
【図2】別の支持リードを説明するための半導体装置の
平面図である。FIG. 2 is a plan view of a semiconductor device for explaining another support lead.
【図3】図1のA−A線断面図である。3 is a cross-sectional view taken along the line AA of FIG.
【図4】図1のB−B断面図である。FIG. 4 is a sectional view taken along line BB of FIG.
【図5】従来例を説明するための平面図である。FIG. 5 is a plan view for explaining a conventional example.
【図6】図5のA−A線断面図である。6 is a cross-sectional view taken along the line AA of FIG.
【図7】図5のB−B線断面図である。7 is a sectional view taken along line BB of FIG.
Claims (4)
ップと、 この第1の半導体チップの上に固着されて上面に電極が
形成された第2の半導体チップと、 少なくとも前記第1の半導体チップの相対向する一方の
側辺対まで延在されるリード端子と、 前記リード端子と前記第1の半導体チップ、前記リード
端子と前記第2の半導体チップとを電気的に接続する接
続手段と、 前記半導体チップの周囲まで封止する樹脂とを有する半
導体装置に於いて、 前記一方の側辺対と対向する他方の側辺対に対応する位
置には、前記第2の半導体チップが前記第1の半導体チ
ップよりも外側に突出して非重畳部を形成し、 この突出した非重畳部に対応する第2の半導体チップの
裏面と機械的に当接し、前記第2の半導体チップを支持
する第1の支持リードが設けられていることを特徴とし
た半導体装置。1. A first semiconductor chip having an electrode formed on an upper surface thereof, and an electrode fixed on the first semiconductor chip and having an electrode on the upper surface.
A formed second semiconductor chip; a lead terminal extending to at least one opposing side edge pair of the first semiconductor chip; the lead terminal, the first semiconductor chip, and the lead terminal; In a semiconductor device having a connecting means for electrically connecting to the second semiconductor chip and a resin for sealing up to the periphery of the semiconductor chip, the other side pair facing the one side pair. At a position corresponding to, the second semiconductor chip projects outward from the first semiconductor chip to form a non-overlapping portion, and a back surface of the second semiconductor chip corresponding to the projected non-overlapping portion. A semiconductor device comprising a first support lead that mechanically abuts and supports the second semiconductor chip.
前記第2の半導体チップの側辺の中央部よりも角部に近
接して、配置されることを特徴とする請求項1記載の半
導体装置。 2. An end portion of the first support lead is
It is closer to the corner than the center of the side of the second semiconductor chip.
The half according to claim 1, wherein the halves are arranged in contact with each other.
Conductor device.
置する2本の前記第1の支持リードの間には、Uの字のA U-shape is provided between the two first support leads to be placed.
形状でなる第2の支持リードを有し、Having a second support lead in the shape of 前記第2の支持リードのUの字の底になる部分は、樹脂The U-shaped bottom of the second support lead is made of resin.
の周辺部と前記第2の半導体素子の他方の側辺との間にBetween the periphery of the second semiconductor element and the other side of the second semiconductor element
位置することを特徴とする請求項2記載の半導体装置。The semiconductor device according to claim 2, wherein the semiconductor device is located.
でなり、Uの字の底になる部分が前記非重畳部となる第
2の半導体チップの裏面に当接していることを特徴とす
る請求項1記載の半導体装置。4. The first support lead has a U-shape, and a bottom portion of the U-shape is in contact with a back surface of the second semiconductor chip serving as the non-overlapping portion. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756597A JP3495566B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756597A JP3495566B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140743A JPH1140743A (en) | 1999-02-12 |
| JP3495566B2 true JP3495566B2 (en) | 2004-02-09 |
Family
ID=16376625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19756597A Expired - Fee Related JP3495566B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495566B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4637380B2 (en) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| KR100426608B1 (en) | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | Center pad type integrated circuit chip that means for jumpering is mounted on the active layer and manufacturing method thereof and multi chip package |
| JP5217291B2 (en) * | 2006-08-04 | 2013-06-19 | 大日本印刷株式会社 | Resin-sealed semiconductor device and manufacturing method thereof, substrate for semiconductor device, and laminated resin-sealed semiconductor device |
-
1997
- 1997-07-23 JP JP19756597A patent/JP3495566B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140743A (en) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US5543657A (en) | Single layer leadframe design with groundplane capability | |
| US8035204B2 (en) | Large die package structures and fabrication method therefor | |
| US5352632A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| JPH09260568A (en) | Semiconductor device and manufacturing method thereof | |
| US6967395B1 (en) | Mounting for a package containing a chip | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| US20050156322A1 (en) | Thin semiconductor package including stacked dies | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| US8395246B2 (en) | Two-sided die in a four-sided leadframe based package | |
| JPH09102561A (en) | Semiconductor package | |
| JP3495566B2 (en) | Semiconductor device | |
| JPH10256473A (en) | Semiconductor device | |
| JP3174238B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3182374B2 (en) | Semiconductor device | |
| KR100221918B1 (en) | Chip scale package | |
| KR100218335B1 (en) | Chip size package | |
| KR100708050B1 (en) | Semiconductor Package | |
| KR950003904B1 (en) | Semiconductor package | |
| KR100601760B1 (en) | Stacked Packages and Manufacturing Method Thereof | |
| KR100537893B1 (en) | Leadframe and multichip package using the same | |
| KR100566780B1 (en) | Manufacturing method of stacked multi chip package and stacked multi chip package using same | |
| JPH0661371A (en) | Semiconductor device | |
| JPH05235259A (en) | Semiconductor device and semiconductor device unit | |
| JPS6352430A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |