JP3496069B2 - AC-DC converter - Google Patents
AC-DC converterInfo
- Publication number
- JP3496069B2 JP3496069B2 JP2000239103A JP2000239103A JP3496069B2 JP 3496069 B2 JP3496069 B2 JP 3496069B2 JP 2000239103 A JP2000239103 A JP 2000239103A JP 2000239103 A JP2000239103 A JP 2000239103A JP 3496069 B2 JP3496069 B2 JP 3496069B2
- Authority
- JP
- Japan
- Prior art keywords
- switching transistor
- transformer
- auxiliary
- current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、交流電流を直流電
流に変換して出力するAC−DCコンバータに関し、特
に入力の高力率化及び出力される直流電流の安定化を図
るAC−DCコンバータに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AC-DC converter that converts an alternating current into a direct current and outputs the converted direct current, and particularly to an AC-DC converter that achieves a high power factor of the input and a stable direct current output. Regarding
【0002】[0002]
【従来の技術】従来、この種のAC−DCコンバータと
して図5ないし図7に示すものがあった。この図5は従
来のAC−DCコンバータの全体回路構成図、図6は図
5に記載のスイッチングトランジスタを制御する制御回
路の構成図、図7は図5に記載のAC−DCコンバータ
のタイミングチャートを示す。2. Description of the Related Art Conventionally, there has been an AC-DC converter of this type shown in FIGS. FIG. 5 is an overall circuit configuration diagram of a conventional AC-DC converter, FIG. 6 is a configuration diagram of a control circuit that controls the switching transistor shown in FIG. 5, and FIG. 7 is a timing chart of the AC-DC converter shown in FIG. Indicates.
【0003】同図において従来のAC−DCコンバータ
は、商用交流電流iinを供給する交流電源100と、こ
の交流電流iinのノイズ成分をフィルタリング処理する
ノイズフィルタ1と、このフィルタリング処理された交
流電流を整流するダイオードのブリッジ回路からなる整
流回路2と、この整流された直流電流を所定のタイミン
グで充電する充電回路8と、前記整流回路2から出力さ
れる直流電流を高周波交流電流に変換するスイッチング
トランジスタQ1と、前記充電回路8のコンデンサC8の
充放電を制御するスイッチングトランジスタQ3、Q4
と、前記スイッチングトランジスタQ1で変換された交
流電流を差数比n11:n2で変圧して交流電流を出力す
るトランスT1と、このトランスT1から出力される交流
電流を整流平滑化して出力する整流平滑回路60とを備
える構成である。In the figure, a conventional AC-DC converter includes an AC power supply 100 for supplying a commercial AC current iin, a noise filter 1 for filtering a noise component of the AC current iin, and an AC current after the filtering process. A rectifying circuit 2 composed of a diode bridge circuit for rectifying, a charging circuit 8 for charging the rectified DC current at a predetermined timing, and a switching transistor for converting the DC current output from the rectifying circuit 2 into a high frequency AC current. Q1 and switching transistors Q3 and Q4 for controlling charging / discharging of the capacitor C8 of the charging circuit 8.
A transformer T1 for transforming the alternating current converted by the switching transistor Q1 with a difference number ratio n11: n2 to output the alternating current; and a rectifying and smoothing for rectifying and smoothing the alternating current output from the transformer T1 for output. And a circuit 60.
【0004】前記スイッチングトランジスタQ1、Q3、
Q4のターンオン・ターンオフ動作を制御回路9が制御
し、この制御回路9は、前記交流電源100の入力電圧
Viと、充電回路8のコンデンサC8の充電電圧と、イ
ンダクタンスL8の電流iLiと、出力電圧Voとが各々入
力され、この各入力に基づいて演算処理して前記スイッ
チングトランジスタQ1、Q3、Q4へ制御信号を出力す
る構成である。The switching transistors Q1, Q3,
The control circuit 9 controls the turn-on / turn-off operation of Q4. The control circuit 9 controls the input voltage Vi of the AC power supply 100, the charging voltage of the capacitor C8 of the charging circuit 8, the current iLi of the inductance L8, and the output voltage. Vo is input to each of them, arithmetic processing is performed on the basis of each input, and a control signal is output to the switching transistors Q1, Q3 and Q4.
【0005】次に、前記構成に基づく従来のAC−DC
コンバータのAC−DCの変換動作について説明する。
前記入力電圧Vi及び入力電流Iiに基づく入力電力Pi
は出力電力Poに対して上下に変動しており、この入力
電力Piが出力電力Poより高い値である場合には、図7
(A)に示すように制御され充電回路8のコンデンサC
8に電流icsが流れて、電荷がチャージされることとな
る。Next, a conventional AC-DC based on the above configuration
The AC-DC conversion operation of the converter will be described.
Input power Pi based on the input voltage Vi and the input current Ii
Is fluctuating up and down with respect to the output power Po, and when the input power Pi is higher than the output power Po, FIG.
The capacitor C of the charging circuit 8 controlled as shown in FIG.
The current ics flows to 8, and the electric charge is charged.
【0006】また、前記入力電力Piが出力電力Poより
低い値である場合には、前記コンデンサC8にチャージ
された電荷が放出され、出力電圧Voのリプルにより生
じる谷の部分を前記放出された電荷による電圧で補充し
てリプル電圧をより小さくしている。Further, when the input power Pi is lower than the output power Po, the charge charged in the capacitor C8 is discharged, and the released charge is generated in the valley portion generated by the ripple of the output voltage Vo. Is used to reduce the ripple voltage.
【0007】[0007]
【発明が解決しようとする課題】従来のAC−DCコン
バータは以上のように構成されていたことから、三つの
スイッチングトランジスタQ1、Q3、Q4を配設し、こ
のスイッチングトランジスタQ1、Q3、Q4を制御回路
9で個別に独立して制御しなければならず、回路構成が
複雑化すると共に、制御動作も複雑化するという課題を
有する。また、従来のAC−DCコンバータは、トラン
スT1で生じるサージエネルギーについては何ら考慮さ
れておらず、このサージエネルギーの影響を防止するた
めには、RCスナバ等を別途接続しなければならない。
このようにRCスナバ等の抵抗によりサージエネルギー
を消費した場合には、AC−DCの変換効率が極めて低
下するという課題を有する。Since the conventional AC-DC converter is constructed as described above, three switching transistors Q1, Q3 and Q4 are arranged and the switching transistors Q1, Q3 and Q4 are arranged. The control circuit 9 must individually and independently control the circuit, which complicates the circuit configuration and complicates the control operation. Further, the conventional AC-DC converter does not consider surge energy generated in the transformer T1 at all, and an RC snubber or the like must be separately connected in order to prevent the influence of the surge energy.
As described above, when the surge energy is consumed by the resistance of the RC snubber or the like, there is a problem that the conversion efficiency of AC-DC is extremely reduced.
【0008】また、他の従来のAC−DCコンバータと
して、入力電源側の整流回路と入力コンデンサとの間に
力率改善型のコンバータを挿入し、前記入力コンデンサ
の後段にAC−DCコンバータを接続する二段式のもの
も存在するが、回路構成が大型化して電力効率も低下
し、製造コストが高くなるという課題を有する。また、
一段式のAC−DCコンバータで力率改善型コンバータ
を用いるものが存在するが、出力の電流又は電圧のリプ
ルが大きいという課題を有する。As another conventional AC-DC converter, a power factor improving converter is inserted between the rectifier circuit on the input power source side and the input capacitor, and the AC-DC converter is connected to the latter stage of the input capacitor. Although there is a two-stage type, there is a problem that the circuit configuration becomes large, the power efficiency is lowered, and the manufacturing cost becomes high. Also,
Although there is a one-stage AC-DC converter that uses a power factor correction converter, it has a problem that the output current or voltage ripple is large.
【0009】本発明は、前記課題を解消するためになさ
れたもので、簡易な回路構成ででリプル分を極力抑制
し、変換効率及び力率改善を行うことができるAC−D
Cコンバータを提供することを目的とする。The present invention has been made in order to solve the above problems, and AC-D capable of suppressing the ripple component as much as possible and improving the conversion efficiency and the power factor with a simple circuit configuration.
An object is to provide a C converter.
【0010】[0010]
【課題を解決するための手段】本発明に係るAC−DC
コンバータは、電源側から供給される交流電流を整流回
路で脈流の直流電流に変換し、当該直流電流をスイッチ
ングトランジスタで高周波交流電流に変換し、当該高周
波交流の電圧をトランスで昇圧又は降圧して出力し、当
該昇圧又は降圧した高周波交流を整流平滑回路を通して
直流電流を出力するAC−DCコンバータにおいて、前
記トランスの一次側巻線に対して一次側巻線が直列に接
続され、前記トランスの二次側巻線に対して二次側巻線
が並列に接続され、当該各二次側巻線に誘起される各高
周波交流を加算させて前記整流平滑回路へ出力する補助
トランスと、前記補助トランスの一次側巻線に直列に接
続され、前記スイッチングトランジスタに並列に接続さ
れ、充電された電荷を出力側における脈流の直流電流の
谷部分で前記補助トランスを介して出力側へ放出するコ
ンデンサと、前記出力される直流の電圧値、電流値又は
当該各変化分に基づいて前記スイッチングトランジスタ
を帰還制御する帰還制御手段とを備えるものである。 AC-DC according to the present invention
The converter converts the alternating current supplied from the power supply side into a pulsating direct current with a rectifier circuit, converts the direct current into a high frequency alternating current with a switching transistor, and steps up or down the high frequency alternating voltage with a transformer. outputs Te, the AC-DC converter that outputs a DC current to the step-up or step-down high-frequency ac through rectifying and smoothing circuit, the primary winding to the primary winding of the transformer are connected in series, the transformer The secondary winding is connected in parallel to the secondary winding of the
An auxiliary transformer that adds a frequency alternating current and outputs to the rectifying and smoothing circuit, and is connected in series to the primary winding of the auxiliary transformer and connected in parallel to the switching transistor, and the charged electric charge is pulsated at the output side. Of direct current
A capacitor that discharges to the output side through the auxiliary transformer at the valley portion, and feedback control that feedback-controls the switching transistor based on the output DC voltage value, current value, or each variation. And means.
【0011】このように本発明においては、整流回路で
変換された脈流の直流電流からスイッチングトランジス
タにより高周波交流電流を生成し、この交流の電圧を所
定値に昇圧又は降圧するトランスと補助トランスとの各
一次側巻線を直列接続すると共に、各二次側巻線を並列
接続し、この補助トランスの一次側巻線に対して直列且
つ前記スイッチングトランジスタに対して並列にコンデ
ンサを接続し、前記トランス及び補助トランスから整流
平滑回路を介して出力される直流電流に基づいてスイッ
チングトランジスタを帰還制御手段が制御するようにし
ているので、コンデンサに充電された電荷を脈流の谷の
部分で補助トランスを介して出力側へ放出できることと
なり、出力側におけるの直流電流又は電圧の出力リプル
を極力小さく抑制できる。また、この回路構成により、
出力リプルを極力小さく維持した状態で入力電流の波形
歪みを小さくして力率改善を図ることができる。As described above, in the present invention, the rectifier circuit is used.
Generating a high-frequency ac current Ri by the switching transistor from the DC current of the converted ripple, each of the transformer for boosting or stepping down the voltage of the AC to a predetermined <br/> value and the auxiliary transformer
Primary windings are connected in series and each secondary winding is connected in parallel.
A capacitor is connected in series with the primary winding of the auxiliary transformer and in parallel with the switching transistor, and switching is performed based on the DC current output from the transformer and the auxiliary transformer through the rectifying / smoothing circuit. Since the transistor is controlled by the feedback control means, the electric charge charged in the capacitor can be discharged to the output side through the auxiliary transformer in the valley portion of the pulsating current.
Becomes, Ru can as small as possible suppression output ripple dc current or voltage at the output. Also, with this circuit configuration,
The power factor can be improved by reducing the waveform distortion of the input current while keeping the output ripple as small as possible.
【0012】また、本発明に係るAC−DCコンバータ
は必要に応じて、帰還制御手段が、前記電源から供給さ
れる交流電圧の周波数より高い周波数で帰還制御するも
のである。このように本発明においては、スイッチング
トランジスタを帰還制御手段が交流電源の周波数より高
い周波数で帰還制御を行うようにしているので、出力変
動分の応答が遅くなり、出力リプルを有する直流電流の
山の部分に基づく帰還信号によりスイッチングトランジ
スタが交流電流のピーク値を低くし、出力リプルを有す
る直流電流の谷の部分に基づく帰還信号によりスイッチ
ングトランジスタが交流電流を高くするように駆動制御
されることとなり出力の直流電流におけるリプルをより
確実に抑制することができる。Also, in the AC-DC converter according to the present invention, the feedback control means performs feedback control at a frequency higher than the frequency of the AC voltage supplied from the power source, if necessary. As described above, in the present invention, the feedback control means performs feedback control on the switching transistor at a frequency higher than the frequency of the AC power source, so that the response of the output fluctuation is delayed and the peak of the DC current having the output ripple is generated. The feedback signal based on the part of Fig. 2 will drive the switching transistor to lower the peak value of the alternating current, and the feedback signal based on the part of the valley of the direct current with output ripple will drive the switching transistor to increase the alternating current. Ripple in the output DC current can be suppressed more reliably.
【0013】また、本発明に係るAC−DCコンバータ
は必要に応じて、スイッチングトランジスタ及び補助ト
ランスの一次側巻線に対して並列に接続されると共に、
前記コンデンサに対して直列に接続され、当該スイッチ
ングトランジスタのオン・オフ動作に連動して相補的な
オン・オフ動作となるように制御される補助スイッチン
グトランジスタと、前記補助スイッチングトランジスタ
に直列に接続されると共に、前記スイッチングトランジ
スタ及び補助トランスの一次巻線に並列に接続される補
助コンデンサとを備えるものである。このように本発明
においては、スイッチングトランジスタに並列接続され
る補助スイッチングトランジスタを、スイッチングトラ
ンジスタと相補的に駆動制御することにより、トランス
及び補助トランスの寄生インダクタンスによるサージエ
ネルギーをコンデンサ及び補助コンデンサに充電し、こ
の充電した電荷を補助トランスを介して出力側へ回生で
きることとなり、AC−DCの変換効率を向上させると
共に、力率改善を図ることができる。Further, the AC-DC converter according to the present invention may include a switching transistor and an auxiliary transistor if necessary .
Rutotomoni connected in parallel to the lance of the primary winding,
An auxiliary switching transistor that is connected in series to the capacitor and that is controlled to perform a complementary on / off operation in conjunction with the on / off operation of the switching transistor, and is connected in series to the auxiliary switching transistor. And an auxiliary capacitor connected in parallel with the primary winding of the switching transistor and the auxiliary transformer . As described above, in the present invention, the auxiliary switching transistor connected in parallel to the switching transistor is drive-controlled in a complementary manner with the switching transistor, so that the surge energy due to the parasitic inductance of the transformer and the auxiliary transformer is charged in the capacitor and the auxiliary capacitor. The charged electric charge can be regenerated to the output side through the auxiliary transformer, so that the conversion efficiency of AC-DC can be improved and the power factor can be improved.
【0014】また、本発明に係るAC−DCコンバータ
は必要に応じて、補助スイッチングトランジスタが、前
記補助コンデンサに充電された電荷を利用して前記スイ
ッチングトランジスタをゼロ電圧スイッチングでオン動
作するように制御されるものである。このように本発明
においては、スイッチングトランジスタがゼロ電圧スイ
ッチングとなるように、補助スイッチングトランジスタ
を駆動制御することから、スイッチングトランジスタを
トランス及び補助トランスの寄生インダクタンスによる
サージ電圧から保護できると共に高効率化を達成でき
る。Further, in the AC-DC converter according to the present invention, the auxiliary switching transistor is controlled to use the electric charge charged in the auxiliary capacitor so that the switching transistor is turned on by zero voltage switching, if necessary. It is what is done. As described above, in the present invention, since the auxiliary switching transistor is drive-controlled so that the switching transistor has zero voltage switching, the switching transistor can be protected from the surge voltage due to the parasitic inductance of the transformer and the auxiliary transformer and high efficiency can be achieved. Can be achieved.
【0015】[0015]
【発明の実施の形態】(本発明の第1の実施形態)以
下、本発明の第1の実施形態に係るAC−DCコンバー
タを図1及び図2に基づいて説明する。この図1は本実
施形態に係るAC−DCコンバータの全体回路構成図、
図2は図1記載のAC−DCコンバータの低周波領域に
おける動作のタイミングチャートを示す。BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment of the Invention) An AC-DC converter according to a first embodiment of the present invention will be described below with reference to FIGS. 1 and 2. FIG. 1 is an overall circuit configuration diagram of the AC-DC converter according to the present embodiment,
FIG. 2 shows a timing chart of the operation of the AC-DC converter shown in FIG. 1 in the low frequency region.
【0016】前記各図において本実施形態に係るAC−
DCコンバータは、商用交流電源100から供給される
交流電流iinのノイズ成分を除去するノイズフィルタ1
と、このノイズ成分が除去された交流電流iinを整流す
るダイオードのブリッジ回路からなる整流回路2と、こ
の整流された脈流電流i1から平均値が交流電流を生成
するように高周波スイッチングするMOS−FETから
なるスイッチングトランジスタ3と、このスイッチング
トランジスタ3により生成された高周波の交流電圧を所
定の電圧値に昇圧・降圧するトランスT1と、このトラ
ンスT1の一次側巻線n1に対して一次側巻線n21が直列
接続されると共に、トランスT1の二次側巻線n2に対し
て二次側巻線n22が並列接続される補助トランスT2
と、この一次側巻線n21に直列接続されると共に、前記
スイッチングトランジスタ3に対して並列接続されるコ
ンデンサC4と、前記トランスT1、補助トランスT2に
誘起される出力電流を整流・平滑化して出力する整流平
滑回路6と、この出力された直流電圧Voに基づく帰還
信号でスイッチングトランジスタ3をパルス幅変調(P
WM)制御するPWM制御部7とを備える構成である。In each of the above drawings, the AC-
The DC converter is a noise filter 1 that removes a noise component of the AC current iin supplied from the commercial AC power supply 100.
And a rectifier circuit 2 composed of a diode bridge circuit for rectifying the AC current iin from which the noise component has been removed, and a MOS- which performs high-frequency switching so that an average value generates an AC current from the rectified pulsating current i1. A switching transistor 3 composed of an FET, a transformer T1 for stepping up / down a high frequency AC voltage generated by the switching transistor 3 to a predetermined voltage value, and a primary side winding with respect to a primary side winding n1 of the transformer T1. Auxiliary transformer T2 in which n21 is connected in series and the secondary winding n22 is connected in parallel to the secondary winding n2 of the transformer T1.
And the output current induced in the capacitor C4 connected in series with the primary winding n21 and connected in parallel with the switching transistor 3, the transformer T1 and the auxiliary transformer T2, and output. And a pulse width modulation (P) of the switching transistor 3 by a feedback signal based on the output DC voltage Vo.
WM) controlling PWM control section 7.
【0017】このPWM制御部7は、商用交流電源10
0から供給される交流電圧Vinの商用周波数より高い
(例えば、60Hzに対して600Hz)周波数で帰還
制御し、前記直流電圧Voの増減に反比例するようにP
WM制御を実行する構成である。次に本実施形態に係る
AC−DCコンバータのAC−DC変換動作について説
明する。まず、商用交流電源100から交流電圧Vi
n、交流電流iinが入力され、この交流電流iinを整流
回路2が整流して低周波の脈流電圧を生成する。この低
周波の脈流電圧がスイッチングトランジスタ3及びトラ
ンスT1に入力され、このスイッチングトランジスタ3
は高周波レベル(例えば、スイッチング周波数20kH
z以上)のスイッチングにより前記低周波の脈流電圧か
ら高周波の交流電流を生成する。The PWM control section 7 includes a commercial AC power source 10
Feedback control is performed at a frequency higher than the commercial frequency of the AC voltage Vin supplied from 0 (for example, 600 Hz to 60 Hz), and P is adjusted so as to be inversely proportional to the increase or decrease of the DC voltage Vo.
This is a configuration for executing WM control. Next, the AC-DC conversion operation of the AC-DC converter according to this embodiment will be described. First, from the commercial AC power supply 100, the AC voltage Vi
n, the alternating current iin is input, and the rectifying circuit 2 rectifies the alternating current iin to generate a low-frequency pulsating voltage. This low-frequency pulsating current voltage is input to the switching transistor 3 and the transformer T1, and the switching transistor 3
Is a high frequency level (for example, switching frequency 20 kHz
z or more) to generate a high frequency alternating current from the low frequency pulsating voltage.
【0018】このトランスT1は一次側巻線n1、二次側
巻線n2の巻数比に応じて入力された高周波の交流を昇
圧・降圧する。他方、前記高周波の交流が補助トランス
T2の一次側巻線を介してコンデンサC4に充電され、こ
のコンデンサC4は低周波の脈流電圧における波形の谷
部分で充電された電荷を放出し、放出電流ic2を出力す
る。The transformer T1 steps up / down the high frequency alternating current input according to the turn ratio of the primary winding n1 and the secondary winding n2. On the other hand, the high-frequency alternating current is charged into the capacitor C4 through the primary winding of the auxiliary transformer T2, and the capacitor C4 releases the charge charged in the valley portion of the waveform in the low-frequency pulsating voltage, and the emission current. Output ic2.
【0019】この放出電流ic2が補助トランスT2の一
次側巻線に入力され、この補助トランスT2は放出電流
ic2により二次側巻線に誘起される交流電流を出力す
る。この補助トランスT2からの交流電流ic21と前記ト
ランスT1から出力される放出電流i2(放出電流i1を
トランスT1の巻数比の逆数倍した電流に相当する。)
とが加算され、整流平滑回路6を介して図2に示すよう
にリプル分△Voが極力抑制された直流電圧Voが出力さ
れることとなる。The emission current ic2 is input to the primary winding of the auxiliary transformer T2, and the auxiliary transformer T2 outputs an alternating current induced in the secondary winding by the emission current ic2. The alternating current ic21 from the auxiliary transformer T2 and the emission current i2 output from the transformer T1 (corresponding to the emission current i1 multiplied by the reciprocal of the winding ratio of the transformer T1).
And are added, and the DC voltage Vo in which the ripple component ΔVo is suppressed as much as possible is output through the rectifying / smoothing circuit 6, as shown in FIG.
【0020】(本発明の第2の実施形態)本発明の第2
の実施形態に係るAC−DCコンバータを図3及び図4
に基づいて説明する。この図3は本実施形態に係るAC
−DCコンバータの全体回路構成図、図4は図3記載の
AC−DCコンバータにおける動作のタイミングチャー
トを示す。(Second Embodiment of the Present Invention) Second Embodiment of the Present Invention
The AC-DC converter according to the embodiment of FIG.
It will be described based on. This FIG. 3 shows the AC according to the present embodiment.
-DC converter overall circuit configuration diagram, Fig. 4 shows an operation timing chart in the AC-DC converter described in Fig. 3.
【0021】前記各図において本実施形態に係るAC−
DCコンバータは、前記図1に記載の第1の実施形態に
係るAC−DCコンバータと同様に商用交流電源1、整
流回路2、スイッチングトランジスタ3、トランスT
1、補助トランスT2、コンデンサC4、整流平滑回路6
及びPWM制御部7を共通して備え、この構成に加え、
前記スイッチングトランジスタ3に対して並列に接続さ
れ、このスイッチングトランジスタ3のターンオン・タ
ーンオフの動作に連動して相補的にターンオン・ターン
オフするようにPWM制御部7により制御されるアクテ
ィブスナバ回路5を備える構成である。In each of the above figures, the AC-
The DC converter includes a commercial AC power supply 1, a rectifier circuit 2, a switching transistor 3, and a transformer T, like the AC-DC converter according to the first embodiment shown in FIG.
1, auxiliary transformer T2, capacitor C4, rectifying and smoothing circuit 6
And a PWM control unit 7 in common, and in addition to this configuration,
A configuration including an active snubber circuit 5 which is connected in parallel to the switching transistor 3 and is controlled by a PWM control unit 7 so as to complementarily turn on / off in conjunction with a turn-on / turn-off operation of the switching transistor 3. Is.
【0022】このアクティブスナバ回路5は、MOS−
FETトランジスタからなる補助スイッチングMOS−
FETQ2と、この補助スイッチングMOS−FETQ2
の後段側に直列に接続されるスナバコンデンサC5とを
備える構成である。この補助スイッチングMOS−FE
TQ2は、寄生容量として発生する寄生コンデンサCs2
が並列に接続され、ボディダイオードとして発生するダ
イオードDs2が並列逆バイアスで接続される構成であ
る。The active snubber circuit 5 includes a MOS-
Auxiliary switching MOS consisting of FET transistor-
FETQ2 and this auxiliary switching MOS-FETQ2
And a snubber capacitor C5 connected in series on the subsequent stage side. This auxiliary switching MOS-FE
TQ2 is a parasitic capacitor Cs2 generated as a parasitic capacitance.
Are connected in parallel, and the diode Ds2 generated as a body diode is connected in parallel reverse bias.
【0023】前記スイッチングトランジスタ30は、M
OS−FETトランジスタからなる主スイッチングMO
S−FETQ1からなり、この主スイッチングMOS−
FETQ1に寄生容量として発生する寄生コンデンサCs
1が並列に接続され、ボディダイオードとして発生する
ダイオードDs1が並列逆バイアスで接続される構成であ
る。The switching transistor 30 has an M
Main switching MO consisting of OS-FET transistor
It consists of S-FET Q1 and this main switching MOS-
Parasitic capacitor Cs generated as a parasitic capacitance in the FET Q1
1 is connected in parallel, and the diode Ds1 generated as a body diode is connected in parallel reverse bias.
【0024】前記PWM制御部7は、前記第1の実施形
態の場合と同様に、設定されたパルス幅DTsとするPW
M制御に基づく駆動信号で主スイッチングMOS−FE
TQ1を駆動制御し、さらにこの制御信号を所定の遅延
時間に相当するデットタイムt1、t2及びt6、t7を内
蔵する遅延回路で生成させ、この生成された駆動信号を
内蔵するインバータで反転させて前記補助スイッチング
MOS−FETQ2を制御する構成である。As in the case of the first embodiment, the PWM control section 7 sets the PW to the set pulse width DTs.
Main switching MOS-FE with drive signal based on M control
TQ1 is driven and controlled, and this control signal is generated by a delay circuit having dead times t1, t2 and t6, t7 corresponding to a predetermined delay time, and the generated drive signal is inverted by an internal inverter. The auxiliary switching MOS-FET Q2 is controlled.
【0025】次に、前記構成に基づく本実施形態に係る
AC−DCコンバータのAC−DC変換動作を低周波領
域の動作と高周波領域の動作に分けて説明する。まず、
低周波領域の動作において、図2に示すように商用交流
電源100から供給される商用低周波数の交流電流iin
(交流電圧Vin)がノイズフィルタ1及び整流回路2
に入力されて、脈流電圧に整流される。Next, the AC-DC conversion operation of the AC-DC converter according to the present embodiment based on the above configuration will be described separately for the operation in the low frequency region and the operation in the high frequency region. First,
In the operation in the low frequency region, the commercial low frequency alternating current iin supplied from the commercial alternating current power source 100 as shown in FIG.
(AC voltage Vin) is noise filter 1 and rectifier circuit 2
Is input to and rectified into a pulsating voltage.
【0026】この脈流電圧がトランスT1及びスイッチ
ングトランジスタ30に入力され、このスイッチングト
ランジスタ30の主スイッチングMOS−FETQ1は
高周波レベル(例えば、20kHz以上)のタイミング
でスイッチング動作を行い、高周波のパルス電流i1に
変換する。この変換された脈流の振幅をもつ高周波の交
流パルス電流i1をトランスT1で所定電圧に昇圧・降圧
させて整流平滑回路6を介して負荷(図示を省略)側に
直流電圧Voを出力する。This pulsating voltage is input to the transformer T1 and the switching transistor 30, and the main switching MOS-FET Q1 of this switching transistor 30 performs a switching operation at the timing of a high frequency level (for example, 20 kHz or more) to generate a high frequency pulse current i1. Convert to. The high frequency AC pulse current i1 having the converted amplitude of the pulsating current is stepped up / down to a predetermined voltage by the transformer T1, and the DC voltage Vo is output to the load (not shown) side via the rectifying / smoothing circuit 6.
【0027】また、スイッチングトランジスタ30の主
スイッチングMOS−FETQ1がターンオフする際
に、トランスT1及び補助トランスT2の寄生インダクタ
ンスにより生じるサージエネルギーがアクティブスナバ
回路5のスナバコンデンサC5及びコンデンサC4に充電
される。この充電された電荷は、前記トランスT1から
出力される脈流の振幅をもつ高周波の交流パルス電流i
1における波形の谷の部分を補償するように補助トラン
スT2の一次側巻線から出力され、整流平滑回路6を介
して負荷側に出力される。Further, when the main switching MOS-FET Q1 of the switching transistor 30 is turned off, the surge energy generated by the parasitic inductance of the transformer T1 and the auxiliary transformer T2 is charged in the snubber capacitor C5 and the capacitor C4 of the active snubber circuit 5. This charged electric charge is a high frequency AC pulse current i having the amplitude of the pulsating current output from the transformer T1.
It is output from the primary winding of the auxiliary transformer T2 so as to compensate for the valley portion of the waveform in 1, and is output to the load side via the rectifying / smoothing circuit 6.
【0028】次に、高周波領域の動作は図4に示すよう
に、まず、動作期間t1は、主スイッチングMOS−F
ETQ1がオンになり、アクティブスナバ回路5の補助
スイッチングMOS−FETQ2がオフとなる期間であ
る。この場合、トランスT1に励磁電流が流れ、一次側巻
線にエネルギーを蓄積する。同時に、コンデンサC4の蓄
積エネルギーにより補助トランスT2に励磁電流が流
れ、この補助トランスT2の一次側巻線にエネルギーを
蓄積する。Next, as shown in FIG. 4, the operation in the high frequency region is as follows. First, during the operation period t1, the main switching MOS-F is operated.
This is a period in which the ETQ1 is turned on and the auxiliary switching MOS-FET Q2 of the active snubber circuit 5 is turned off. In this case, an exciting current flows through the transformer T1 and energy is accumulated in the primary winding. At the same time, an exciting current flows through the auxiliary transformer T2 due to the energy stored in the capacitor C4, and energy is stored in the primary winding of the auxiliary transformer T2.
【0029】動作期間t2、t3は、主スイッチングMO
S−FETQ1及び補助スイッチングMOS−FETQ2
が共にオフしているデットタイムの期間である。この主
スイッチングMOS−FETQ1の寄生コンデンサCsに
充電電流が流れ、この寄生コンデンサCsの充電が終了
すると、出力ダイオードD61がターンオンになり、トラン
スT1の一次側に蓄積されたエネルギーが負荷側に移
る。続いて、主スイッチングMOS−FETQ1に生じる
サージエネルギーは、補助スイッチングMOS−FET
Q2のボディダイオードDs2を通りコンデンサC4、コン
デンサC5に吸収される。一方、補助トランスT2の寄生
インダクタンスにより生じるサージエネルギーは、ボデ
ィダイオードDs2−コンデンサC5のルートを通りコン
デンサC5に吸収される。従って、主スイッチングMO
S−FETQ1両端の電圧がクランプされることとな
る。During the operation periods t2 and t3, the main switching MO is
S-FET Q1 and auxiliary switching MOS-FET Q2
Is the dead time period when both are off. A charging current flows through the parasitic capacitor Cs of the main switching MOS-FET Q1, and when the charging of the parasitic capacitor Cs is completed, the output diode D61 is turned on, and the energy stored in the primary side of the transformer T1 is transferred to the load side. Then, the surge energy generated in the main switching MOS-FET Q1 is the auxiliary switching MOS-FET.
It passes through the body diode Ds2 of Q2 and is absorbed by the capacitors C4 and C5. On the other hand, surge energy generated by the parasitic inductance of the auxiliary transformer T2 passes through the route of the body diode Ds2-capacitor C5 and is absorbed by the capacitor C5. Therefore, the main switching MO
The voltage across the S-FET Q1 will be clamped.
【0030】動作期間t4、t5は、スイッチングトラン
ジスタ30の主スイッチングMOS−FETQ1がオフ
状態で、アクティブスナバ回路5の補助スイッチングM
OS−FETQ2がオン状態の期間である。この期間に
おいて補助スイッチングMOS−FETQ2のボディダ
イオードDs2がオンしている期間に補助スイッチングM
OS−FETQ2をターンオンすることにより、ゼロ電
圧スイッチングが実現されている。During the operation periods t4 and t5, the main switching MOS-FET Q1 of the switching transistor 30 is in the off state, and the auxiliary switching M of the active snubber circuit 5 is M.
This is a period during which the OS-FET Q2 is in the ON state. During this period, the auxiliary switching M is performed while the body diode Ds2 of the auxiliary switching MOS-FET Q2 is on.
Zero voltage switching is realized by turning on the OS-FET Q2.
【0031】また、トランスT1の二次側巻線において出
力ダイオードD61のオンが続いて負荷側にエネルギーが
伝達されつづけている。この期間に、ダイオードD62が
ターンオンされ、補助トランスT2に蓄積されたエネル
ギー(コンデンサC4の電荷によるエネルギー)が負荷
側に出力される。コンデンサC5に蓄積されているサー
ジエネルギーもこの期間中に負荷側に出力される。この
期間に補助トランスT2から出力される各エネルギーが
低周波リプルを補償することになるため、出力電圧の低
周波リプルが小さく抑えられることとなる。In the secondary winding of the transformer T1, the output diode D61 continues to be turned on and energy is continuously transmitted to the load side. During this period, the diode D62 is turned on, and the energy accumulated in the auxiliary transformer T2 (energy due to the charge of the capacitor C4) is output to the load side. The surge energy stored in the capacitor C5 is also output to the load side during this period. Since each energy output from the auxiliary transformer T2 during this period compensates for the low frequency ripple, the low frequency ripple of the output voltage can be suppressed small.
【0032】動作期間t6は、補助スイッチングMOS
−FETQ2のオン状態が続いているため、補助トラン
スT2に励磁電流が流れている。この期間の後に補助ス
イッチングMOS−FETQ2をターンオフすることに
より、動作期間t7で主スイッチングMOS−FETQ1
の寄生コンデンサCs1に蓄積されているエネルギーを引
き抜く。During the operation period t6, the auxiliary switching MOS
-Because the FET Q2 is kept on, the exciting current is flowing through the auxiliary transformer T2. By turning off the auxiliary switching MOS-FET Q2 after this period, the main switching MOS-FET Q1 is turned on during the operation period t7.
The energy stored in the parasitic capacitor Cs1 of is extracted.
【0033】動作期間t8は、主スイッチングMOS−
FETQ1の寄生コンデンサCs1の放電が終了すると、
主スイッチングMOS−FETQ1のボディダイオード
Ds1がターンオンされ、このボディダイオードDs1のオ
ン期間に主スイッチングMOS−FETQ1をターンオ
ンすることによりゼロ電圧スイッチングが行われる。な
お、前記各実施形態に係るAC−DCコンバータにおい
ては、スイッチングトランジスタをMOS−FETで構
成したが、バイポーラトランジスタ、IGBT等で構成
することもできる。この場合にはダイオードを逆並列接
続する必要がある。During the operation period t8, the main switching MOS-
When the discharge of the parasitic capacitor Cs1 of the FET Q1 is completed,
The body diode Ds1 of the main switching MOS-FET Q1 is turned on, and zero voltage switching is performed by turning on the main switching MOS-FET Q1 while the body diode Ds1 is on. In the AC-DC converter according to each of the above-described embodiments, the switching transistor is composed of MOS-FET, but it may be composed of bipolar transistor, IGBT or the like. In this case, it is necessary to connect the diodes in antiparallel.
【0034】また、前記各実施形態に係るAC−DCコ
ンバータの補助トランスT2の各一次側・二次側の巻線
における各極性関係以外に任意の極性の組合せとするこ
ともできる。また、前記各実施形態に係るAC−DCコ
ンバータのスイッチングトランジスタ3をPWM制御部
7でPWM制御により駆動制御する構成としたが、その
他の制御方式、例えば周波数制御で帰還制御する構成と
することもできる。Further, in addition to the respective polar relations in the primary and secondary windings of the auxiliary transformer T2 of the AC-DC converter according to each of the above-mentioned embodiments, arbitrary polar combinations may be adopted. Further, although the configuration is such that the switching transistor 3 of the AC-DC converter according to each of the above embodiments is driven and controlled by the PWM control unit 7 by PWM control, it may be configured to perform feedback control by another control method, for example, frequency control. it can.
【0035】また、前記第2実施形態に係るAC−DC
コンバータにおけるアクティブスナバ回路5は、前記ス
イッチングトランジスタ3に対して並列に接続され、こ
のスイッチングトランジスタ3のターンオン・ターンオ
フの動作に連動して相補的にターンオン・ターンオフす
るようにPWM制御部7により制御される構成とした
が、スイッチングトランジスタ3及びコンデンサC4に
対して並列に接続する構成とすることもできる。この場
合においても前記と同様にPWM制御部7により制御さ
れ、同様の作用・効果を奏する。Further, the AC-DC according to the second embodiment.
The active snubber circuit 5 in the converter is connected in parallel to the switching transistor 3 and is controlled by the PWM control unit 7 so as to complementarily turn on / off in conjunction with the turn-on / turn-off operation of the switching transistor 3. However, the switching transistor 3 and the capacitor C4 may be connected in parallel. Also in this case, the PWM control unit 7 controls in the same manner as described above, and the same action and effect are obtained.
【0036】なお、トランスT1、補助トランスT2の出
力側に接続されるダイオードD61、D62は、MOS−F
ETトランジスタに置換えて同期整流方式で構成するこ
ともできる。The diodes D61 and D62 connected to the output side of the transformer T1 and the auxiliary transformer T2 are MOS-F.
A synchronous rectification method can be used instead of the ET transistor.
【0037】[0037]
【発明の効果】 本発明においては、整流回路で変換さ
れた脈流の直流電流からスイッチングトランジスタによ
り高周波交流電流を生成し、この交流の電圧を所定値に
昇圧又は降圧するトランスと補助トランスとの各一次側
巻線を直列接続すると共に、各二次側巻線を並列接続
し、この補助トランスの一次側巻線に対して直列且つ前
記スイッチングトランジスタに対して並列にコンデンサ
を接続し、前記トランス及び補助トランスから整流平滑
回路を介して出力される直流電流に基づいてスイッチン
グトランジスタを帰還制御手段が制御するようにしてい
るので、コンデンサに充電された電荷を脈流の谷の部分
で補助トランスを介して出力側へ放出できることとな
り、出力側におけるの直流電流又は電圧の出力リプルを
極力小さく抑制できる。また、この回路構成により、出
力リプルを極力小さく維持した状態で入力電流の波形歪
みを小さくして力率改善を図ることができるという効果
を奏する。According to the present invention, a rectifier circuit is used for conversion.
From the pulsating DC current
Ri to generate a high frequency ac current, the primary side of the transformer and the auxiliary transformer for stepping up or stepping down the voltage of the alternating current to a predetermined value
Connect windings in series and connect each secondary winding in parallel
A capacitor is connected in series to the primary winding of the auxiliary transformer and in parallel with the switching transistor, and the switching transistor is based on the DC current output from the transformer and the auxiliary transformer through the rectifying / smoothing circuit. Is controlled by the feedback control means, the charge charged in the capacitor can be discharged to the output side through the auxiliary transformer at the valley of the pulsating current.
Ri, Ru can as small as possible suppression output ripple dc current or voltage at the output. Further, with this circuit configuration, there is an effect that the waveform distortion of the input current can be reduced and the power factor can be improved while keeping the output ripple as small as possible.
【0038】また、本発明においては、スイッチングト
ランジスタを帰還制御手段が交流電源の周波数より高い
周波数で帰還制御を行うようにしているので、出力変動
分の応答が遅くなり、出力リプルを有する直流電流の山
の部分に基づく帰還信号によりスイッチングトランジス
タが交流電流のピーク値を低くし、出力リプルを有する
直流電流の谷の部分に基づく帰還信号によりスイッチン
グトランジスタが交流電流を高くするように駆動制御さ
れることとなり出力の直流電流におけるリプルをより確
実に抑制することができるという効果を有する。Further, in the present invention, since the feedback control means of the switching transistor performs feedback control at a frequency higher than the frequency of the AC power source, the response of the output fluctuation becomes slower and the DC current having the output ripple. The switching transistor is controlled so that the peak value of the alternating current is lowered by the feedback signal based on the peak portion and the switching transistor is increased by the feedback signal based on the valley portion of the direct current having the output ripple. This has the effect of more reliably suppressing ripples in the output DC current.
【0039】また、本発明においては、スイッチングト
ランジスタに並列接続される補助スイッチングトランジ
スタを、スイッチングトランジスタと相補的に駆動制御
することにより、トランス及び補助トランスの寄生イン
ダクタンスによるサージエネルギーをコンデンサ及び補
助コンデンサに充電し、この充電した電荷を補助トラン
スを介して出力側へ回生できることとなり、AC−DC
の変換効率を向上させると共に、力率改善を図ることが
できるという効果を有する。Further, in the present invention, the auxiliary switching transistor connected in parallel with the switching transistor is driven and controlled complementarily to the switching transistor, so that surge energy due to the parasitic inductance of the transformer and the auxiliary transformer is stored in the capacitor and the auxiliary capacitor. It is possible to recharge the charged electric charge to the output side via the auxiliary transformer, and
It is possible to improve the conversion efficiency and improve the power factor.
【0040】また、本発明においては、スイッチングト
ランジスタがゼロ電圧スイッチングとなるように、補助
スイッチングトランジスタを駆動制御することから、ス
イッチングトランジスタをトランス及び補助トランスの
寄生インダクタンスによるサージ電圧から保護できると
共に高効率化を達成できるという効果を有する。Further, in the present invention, since the auxiliary switching transistor is driven and controlled so that the switching transistor has zero voltage switching, the switching transistor can be protected from surge voltage due to the parasitic inductance of the transformer and the auxiliary transformer, and the efficiency is high. Has the effect that
【図1】本発明の第1の実施形態に係るAC−DCコン
バータの全体回路構成図である。FIG. 1 is an overall circuit configuration diagram of an AC-DC converter according to a first embodiment of the present invention.
【図2】図1記載のAC−DCコンバータの低周波領域
における動作のタイミングチャートである。FIG. 2 is a timing chart of the operation of the AC-DC converter shown in FIG. 1 in a low frequency region.
【図3】本発明の第2の実施形態に係るAC−DCコン
バータの全体回路構成図である。FIG. 3 is an overall circuit configuration diagram of an AC-DC converter according to a second embodiment of the present invention.
【図4】図3記載のAC−DCコンバータにおける動作
のタイミングチャートである。FIG. 4 is a timing chart of the operation of the AC-DC converter shown in FIG.
【図5】従来のAC−DCコンバータの全体回路構成図
である。FIG. 5 is an overall circuit configuration diagram of a conventional AC-DC converter.
【図6】図5に記載のスイッチングトランジスタを制御
する制御回路構成図である。6 is a control circuit configuration diagram for controlling the switching transistor shown in FIG.
【図7】図5に記載のAC−DCコンバータのタイミン
グチャートである。7 is a timing chart of the AC-DC converter shown in FIG.
1 ノイズフィルタ 2 整流回路 3 スイッチングトランジスタ 5 アクティブスナバ回路 6、60 整流平滑回路 7 PWM制御部 8 充電回路 9 制御回路 71 遅延回路 72 インバータ 100 交流電源 1 noise filter 2 rectifier circuit 3 switching transistors 5 Active snubber circuit 6,60 Rectification smoothing circuit 7 PWM control unit 8 charging circuit 9 Control circuit 71 Delay circuit 72 Inverter 100 AC power supply
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森山 展行 佐賀県佐賀市久保泉町大字下和泉一本栗 3144−1 リコー計器株式会社内 (56)参考文献 特開 平8−294278(JP,A) 特開 平2−168856(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/12 H02M 3/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Moriyama Nobuyuki Shimozumi Izumihonkaku 3144-1 Ricoh Keiki Co., Ltd. (56) Reference JP-A-8-294278 (JP, A) ) JP-A-2-168856 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/12 H02M 3/28
Claims (4)
路で脈流の直流電流に変換し、当該直流電流をスイッチ
ングトランジスタで高周波交流電流に変換し、当該高周
波交流の電圧をトランスで昇圧又は降圧して出力し、当
該昇圧又は降圧した高周波交流を整流平滑回路を通して
直流電流を出力するAC−DCコンバータにおいて、 前記トランスの一次側巻線に対して一次側巻線が直列に
接続され、前記トランスの二次側巻線に対して二次側巻
線が並列に接続され、当該各二次側巻線に誘起される各
高周波交流を加算させて前記整流平滑回路へ出力する補
助トランスと、 前記補助トランスの一次側巻線に直列に接続され、前記
スイッチングトランジスタに並列に接続され、充電され
た電荷を出力側における脈流の直流電流の谷部分で前記
補助トランスを介して出力側へ放出するコンデンサと、 前記出力される直流の電圧値、電流値又は当該各変化分
に基づいて前記スイッチングトランジスタを帰還制御す
る帰還制御手段とを備えることを特徴とするAC−DC
コンバータ。1. A rectifier circuit converts an alternating current supplied from a power source side into a pulsating direct current, the switching transistor converts the alternating current into a high frequency alternating current, and the high frequency alternating current voltage is boosted by a transformer or buck and outputs, in the AC-DC converter that outputs a DC current to the step-up or step-down high-frequency ac through rectifying and smoothing circuit, the primary winding to the primary winding of the transformer are connected in series, The secondary winding is connected in parallel to the secondary winding of the transformer, and each of the secondary windings is induced.
A supplementary transformer that adds high-frequency alternating current and outputs it to the rectifying / smoothing circuit, and a primary side winding of the auxiliary transformer, which is connected in series, is connected in parallel to the switching transistor, and is charged.
The charge is output at the valley of the DC current of the pulsating current on the output side.
It is characterized by comprising a capacitor for discharging to the output side via an auxiliary transformer, and feedback control means for feedback-controlling the switching transistor based on the output DC voltage value, current value or each variation. AC-DC
converter.
ータにおいて、 前記帰還制御手段が、前記電源から供給される交流電圧
の周波数より高い周波数で帰還制御することを特徴とす
るAC−DCコンバータ。2. The AC-DC converter according to claim 1, wherein the feedback control means performs feedback control at a frequency higher than the frequency of the AC voltage supplied from the power source. .
のAC−DCコンバータにおいて、 前記スイッチングトランジスタ及び補助トランスの一次
側巻線に対して並列に接続されると共に、前記コンデン
サに対して直列に接続され、当該スイッチングトランジ
スタのオン・オフ動作に連動して相補的なオン・オフ動
作となるように制御される補助スイッチングトランジス
タと、 前記補助スイッチングトランジスタに直列に接続される
と共に、前記スイッチングトランジスタ及び補助トラン
スの一次巻線に並列に接続される補助コンデンサとを備
えることを特徴とするAC−DCコンバータ。3. The AC-DC converter according to claim 1, wherein the primary of the switching transistor and the auxiliary transformer.
Rutotomoni is connected in parallel to the side winding, the capacitor
Are connected in series to the support, the auxiliary switching transistor which is controlled to be complementary on-off operation in synchronization with the on-off operation of the switching transistor, Ru is connected in series with the auxiliary switching transistor
Together with the switching transistor and the auxiliary transistor
And an auxiliary capacitor connected in parallel to the primary winding of the AC-DC converter.
ータにおいて、 前記補助スイッチングトランジスタが、前記補助コンデ
ンサに充電された電荷を利用して前記スイッチングトラ
ンジスタをゼロ電圧スイッチングでターンオン動作する
ように制御されることを特徴とするAC−DCコンバー
タ。4. The AC-DC converter according to claim 3, wherein the auxiliary switching transistor is controlled so as to perform a zero-voltage switching turn-on operation of the switching transistor by using an electric charge charged in the auxiliary capacitor. An AC-DC converter characterized in that
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239103A JP3496069B2 (en) | 2000-08-07 | 2000-08-07 | AC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000239103A JP3496069B2 (en) | 2000-08-07 | 2000-08-07 | AC-DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002058249A JP2002058249A (en) | 2002-02-22 |
| JP3496069B2 true JP3496069B2 (en) | 2004-02-09 |
Family
ID=18730697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000239103A Expired - Fee Related JP3496069B2 (en) | 2000-08-07 | 2000-08-07 | AC-DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496069B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004033994B4 (en) | 2003-07-16 | 2017-07-27 | Denso Corporation | DC-DC converter |
| JP5234784B2 (en) * | 2009-01-14 | 2013-07-10 | 富士通テレコムネットワークス株式会社 | Switching power supply |
| JP5278029B2 (en) * | 2009-02-23 | 2013-09-04 | オムロン株式会社 | Power factor correction circuit |
| JP2010200512A (en) * | 2009-02-26 | 2010-09-09 | Fujitsu Telecom Networks Ltd | Switching power supply device |
| JP5853368B2 (en) * | 2011-01-13 | 2016-02-09 | 富士通株式会社 | DC-DC converter, power supply device, and information processing device |
| EP2677649A4 (en) | 2011-02-14 | 2016-10-12 | Fujitsu Ltd | CORRECTION CIRCUIT FOR POWER FACTOR |
| CN111788768B (en) * | 2018-03-08 | 2024-01-02 | 三菱电机株式会社 | power conversion device |
-
2000
- 2000-08-07 JP JP2000239103A patent/JP3496069B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002058249A (en) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101357070B1 (en) | High-efficiency power converter system | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| US5973946A (en) | Power-factor improvement converter | |
| JP2006187115A (en) | Switching power supply device and control method thereof | |
| CN101120501A (en) | AC/DC Converter | |
| TW202207592A (en) | Controlling reverse current in switched mode power supplies to achieve zero voltage switching | |
| US5822198A (en) | Single stage power converter and method of operation thereof | |
| JP3496069B2 (en) | AC-DC converter | |
| JP3429417B2 (en) | Forward type DC-DC converter | |
| JP3151932B2 (en) | Power supply circuit | |
| JP2019187004A (en) | Switching power supply device | |
| JP3677505B2 (en) | Driving method of switching regulator | |
| JP2004153990A (en) | Power factor improving converter | |
| JP2002112555A (en) | Inverter | |
| JP3232593B2 (en) | Power supply | |
| JP4306234B2 (en) | Switching power supply | |
| JP4000010B2 (en) | Plating power supply | |
| JP2003250272A (en) | Switching power supply | |
| JP2002034254A (en) | Switching power supply | |
| JP2000350457A (en) | Power converter | |
| CN112673561B (en) | Power conversion device and control method of power conversion device | |
| JP2003244962A (en) | Switching power source | |
| JPH0928078A (en) | AC input power supply | |
| JPH08149809A (en) | Switching power supply circuit | |
| KR20250097657A (en) | AC-DC power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |