JP3497066B2 - フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 - Google Patents
フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置Info
- Publication number
- JP3497066B2 JP3497066B2 JP26993397A JP26993397A JP3497066B2 JP 3497066 B2 JP3497066 B2 JP 3497066B2 JP 26993397 A JP26993397 A JP 26993397A JP 26993397 A JP26993397 A JP 26993397A JP 3497066 B2 JP3497066 B2 JP 3497066B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- magic
- written
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】パソコン、ワークステーショ
ン、汎用計算機、スーパーコンピュータ、携帯端末、携
帯電話等を含むコンピュータ、通信機器の内部で、電源
を切っても記憶内容が消えることがないフラッシュメモ
リが多用されるようになってきている。本発明は上記し
たフラッシュメモリにおけるデータの書き込み／読み出
し方法およびフラッシュメモリを用いた記憶装置に関
し、特に本発明は、書き込み途中で突然の電源断が発生
しても記憶内容が失われることがないフラッシュメモリ
におけるデータの書き込み／読み出し方法およびフラッ
シュメモリを用いた記憶装置に関するものである。
ン、汎用計算機、スーパーコンピュータ、携帯端末、携
帯電話等を含むコンピュータ、通信機器の内部で、電源
を切っても記憶内容が消えることがないフラッシュメモ
リが多用されるようになってきている。本発明は上記し
たフラッシュメモリにおけるデータの書き込み／読み出
し方法およびフラッシュメモリを用いた記憶装置に関
し、特に本発明は、書き込み途中で突然の電源断が発生
しても記憶内容が失われることがないフラッシュメモリ
におけるデータの書き込み／読み出し方法およびフラッ
シュメモリを用いた記憶装置に関するものである。
【０００２】
【従来の技術】フラッシュメモリは、それ自身、電源を
切っても記憶が消えない性質を持つメモリデバイスであ
り、従来から携帯電話などの小型電子機器の内部設定値
の記憶や、固定ディスク装置に置き換えて使用できる半
導体ディスク等に応用されている。上記した従来のフラ
ッシュメモリの応用においては、フラッシュメモリへの
データの書き込み途中における突然の電源断の発生につ
いては考慮されておらず、最悪の場合にはそれまでにフ
ラッシュメモリに書き込んだ設定値が失われて装置が起
動しないなどの影響を及ぼす可能性があった。
切っても記憶が消えない性質を持つメモリデバイスであ
り、従来から携帯電話などの小型電子機器の内部設定値
の記憶や、固定ディスク装置に置き換えて使用できる半
導体ディスク等に応用されている。上記した従来のフラ
ッシュメモリの応用においては、フラッシュメモリへの
データの書き込み途中における突然の電源断の発生につ
いては考慮されておらず、最悪の場合にはそれまでにフ
ラッシュメモリに書き込んだ設定値が失われて装置が起
動しないなどの影響を及ぼす可能性があった。
【０００３】
【発明が解決しようとする課題】フラッシュメモリへの
データの書き込みは、通常、チップ全体または全体をい
くつかの部分に分割したブロック単位に消去したのち、
１バイト毎のデータを書き込んでいく。このため、フラ
ッシュメモリのデータを更新する際に、消去を行った直
後またはデータを書き込んでいる最中に電源断が発生す
ると、更新前のデータは消去されたが新しいデータが書
き込まれずに装置が停止することとなる。したがって、
次に装置を起動してデータを読もうとした時に一貫性が
失われて情報が失われるしまう。本発明は上記した従来
技術の問題点を考慮してなされたものであって、その目
的とするところは、データ更新中に電源断になっても、
情報が失われたり不正な値になってしまうことがないフ
ラッシュメモリにおけるデータの書き込み／読み出し方
法およびフラッシュメモリを用いた記憶装置を提供する
ことである。
データの書き込みは、通常、チップ全体または全体をい
くつかの部分に分割したブロック単位に消去したのち、
１バイト毎のデータを書き込んでいく。このため、フラ
ッシュメモリのデータを更新する際に、消去を行った直
後またはデータを書き込んでいる最中に電源断が発生す
ると、更新前のデータは消去されたが新しいデータが書
き込まれずに装置が停止することとなる。したがって、
次に装置を起動してデータを読もうとした時に一貫性が
失われて情報が失われるしまう。本発明は上記した従来
技術の問題点を考慮してなされたものであって、その目
的とするところは、データ更新中に電源断になっても、
情報が失われたり不正な値になってしまうことがないフ
ラッシュメモリにおけるデータの書き込み／読み出し方
法およびフラッシュメモリを用いた記憶装置を提供する
ことである。
【０００４】
【課題を解決するための手段】図１は本発明の原理図で
ある。同図は原理動作を示すため、一つのデータ単位を
扱う記憶装置として構成されている。同図において、１
はフラッシュメモリであり、フラッシュメモリ１はブロ
ック０とブロック１の２つのブロックから構成されてお
り、フラッシュメモリ１の各ブロック０，１には、デー
タの書き込み順序を示すシーケンシャル・ナンバと、デ
ータが有効であるか否かを管理するためのマジック・ナ
ンバと、実際のデータが書き込まれる。２はフラッシュ
メモリを消去したり、フラッシュメモリに、データ、シ
ーケンシャル・ナンバ、マジック・ナンバを書き込む消
去・書き込み手段、３はマジック・ナンバが正しい値で
あるか否かを調べるマジック・ナンバ検査手段である。
ある。同図は原理動作を示すため、一つのデータ単位を
扱う記憶装置として構成されている。同図において、１
はフラッシュメモリであり、フラッシュメモリ１はブロ
ック０とブロック１の２つのブロックから構成されてお
り、フラッシュメモリ１の各ブロック０，１には、デー
タの書き込み順序を示すシーケンシャル・ナンバと、デ
ータが有効であるか否かを管理するためのマジック・ナ
ンバと、実際のデータが書き込まれる。２はフラッシュ
メモリを消去したり、フラッシュメモリに、データ、シ
ーケンシャル・ナンバ、マジック・ナンバを書き込む消
去・書き込み手段、３はマジック・ナンバが正しい値で
あるか否かを調べるマジック・ナンバ検査手段である。
【０００５】４，４’，６はセレクタ手段であり、セレ
クタ手段４，４’はマジック・ナンバ検査手段３により
マジック・ナンバが正しいと判断された場合には、フラ
ッシュメモリ１から読み出されたシーケンシャル・ナン
バを選択して出力し、マジック・ナンバが正しくない場
合、”０”を選択して出力する。セレクタ手段６は、後
述する比較手段５の比較結果に基づき、上記セレクタ手
段４，４’が出力するシーケンシャル・ナンバの値の大
きい方のフラッシュメモリ１のブロックからデータを読
み出す。
クタ手段４，４’はマジック・ナンバ検査手段３により
マジック・ナンバが正しいと判断された場合には、フラ
ッシュメモリ１から読み出されたシーケンシャル・ナン
バを選択して出力し、マジック・ナンバが正しくない場
合、”０”を選択して出力する。セレクタ手段６は、後
述する比較手段５の比較結果に基づき、上記セレクタ手
段４，４’が出力するシーケンシャル・ナンバの値の大
きい方のフラッシュメモリ１のブロックからデータを読
み出す。
【０００６】５は比較手段であり、比較手段５はセレク
タ手段４，４’の出力を比較する。そして、その比較結
果に基づき次のようにしてフラッシュメモリ１からのデ
ータの読み出し、消去、書き込みが行われる。 データの読み出し時、セレクタ手段４，４’が出力
するシーケンシャル・ナンバの内、シーケンシャル・ナ
ンバが大きい方のフラッシュメモリ１のブロックをセレ
クタ手段６により選択し、そのブロックからデータを読
み出す。 データの書き込み時、セレクタ手段４，４’が出力
するシーケンシャル・ナンバの内、シーケンシャル・ナ
ンバが小さい方のフラッシュメモリ１のブロックを消去
してデータを書き込む。また、ブロック０，１のシーケ
ンシャルナンバの内、大きい方のシーケンシャルナンバ
の値を＋１して、データを書き込んだブロックにシーケ
ンシャルナンバの値を書き込む。
タ手段４，４’の出力を比較する。そして、その比較結
果に基づき次のようにしてフラッシュメモリ１からのデ
ータの読み出し、消去、書き込みが行われる。 データの読み出し時、セレクタ手段４，４’が出力
するシーケンシャル・ナンバの内、シーケンシャル・ナ
ンバが大きい方のフラッシュメモリ１のブロックをセレ
クタ手段６により選択し、そのブロックからデータを読
み出す。 データの書き込み時、セレクタ手段４，４’が出力
するシーケンシャル・ナンバの内、シーケンシャル・ナ
ンバが小さい方のフラッシュメモリ１のブロックを消去
してデータを書き込む。また、ブロック０，１のシーケ
ンシャルナンバの内、大きい方のシーケンシャルナンバ
の値を＋１して、データを書き込んだブロックにシーケ
ンシャルナンバの値を書き込む。
【０００７】次に、本発明により〔書き込み〕、〔読み
出し〕を繰り返して行ったときの動作を説明する。な
お、初期状態では、フラッシュメモリ１の値は全て0xFF
である。また、マジック・ナンバの値は任意の特定値を
用いることができるが、ここでは、0x12345678(32bit)
とする。シーケンシャル番号は、４バイト(32bit) で表
される整数でヘッダに書き込まれものとする。次に図２
〜図７により、本発明において、書き込み、読み出しを
繰り返して行う場合の動作を説明する。
出し〕を繰り返して行ったときの動作を説明する。な
お、初期状態では、フラッシュメモリ１の値は全て0xFF
である。また、マジック・ナンバの値は任意の特定値を
用いることができるが、ここでは、0x12345678(32bit)
とする。シーケンシャル番号は、４バイト(32bit) で表
される整数でヘッダに書き込まれものとする。次に図２
〜図７により、本発明において、書き込み、読み出しを
繰り返して行う場合の動作を説明する。
【０００８】(a) データＡの書き込み
初期状態においては、図２に示すように、フラッシュメ
モリ１のそれぞれのブロックのマジックナンバはどちら
も0xFFFFFFFFであり、正しい値ではない。マジックナン
バの値が正しくない時、図１にセレクタ手段４，４’
は”０”を選択する。すなわち、シーケンシャルナンバ
は”０”と見なされる。このようにすれば、”０”より
小さい値はないので、データの書き込み時、マジックナ
ンバの正しくない方のブロックが消去され、データが書
き込まれることとなる（図１に示すようにシーケンシャ
ルナンバの値の小さい方のブロックにデータが書き込ま
れるため）。また、データの読み出し時には、マジック
ナンバの正しい方のブロックからデータが読み出される
こととなる（図１に示すようにシーケンシャルナンバの
大きい方のブロックからデータが読み出されるため）。
モリ１のそれぞれのブロックのマジックナンバはどちら
も0xFFFFFFFFであり、正しい値ではない。マジックナン
バの値が正しくない時、図１にセレクタ手段４，４’
は”０”を選択する。すなわち、シーケンシャルナンバ
は”０”と見なされる。このようにすれば、”０”より
小さい値はないので、データの書き込み時、マジックナ
ンバの正しくない方のブロックが消去され、データが書
き込まれることとなる（図１に示すようにシーケンシャ
ルナンバの値の小さい方のブロックにデータが書き込ま
れるため）。また、データの読み出し時には、マジック
ナンバの正しい方のブロックからデータが読み出される
こととなる（図１に示すようにシーケンシャルナンバの
大きい方のブロックからデータが読み出されるため）。
【０００９】最初は、マジックナンバが両ブロックとも
正しくないので、どちらも０と見なされ、比較の結果は
どちらでもよいが、ここではデータを書き込むブロック
として、ブロック０を選択するとする。ブロック０が選
択されると、図２に示すように、消去・書き込み手段２
はブロック０を消去し、データＡを書き込む。ついで、
ブロック０，１のシーケンシャルナンバの内、大きい方
の値０を＋１して１を得て、ブロック０のシーケンシャ
ルナンバに１を書き込む。最後にマジックナンバ0x1234
5678をブロック０に書き込む。
正しくないので、どちらも０と見なされ、比較の結果は
どちらでもよいが、ここではデータを書き込むブロック
として、ブロック０を選択するとする。ブロック０が選
択されると、図２に示すように、消去・書き込み手段２
はブロック０を消去し、データＡを書き込む。ついで、
ブロック０，１のシーケンシャルナンバの内、大きい方
の値０を＋１して１を得て、ブロック０のシーケンシャ
ルナンバに１を書き込む。最後にマジックナンバ0x1234
5678をブロック０に書き込む。
【００１０】(b) データの読み出し
図３に示すように、ブロック０のマジックナンバは正し
いので、セレクタ手段４を介してブロック０のシーケン
シャルナンバは１と読み出される。また、ブロック１の
マジックナンバは正しくないので、セレクタ手段４’に
よりブロック１のシーケンシャル番号は０とみなされ
る。比較手段５はこれらを比較し、セレクタ手段６が、
シーケンシャルナンバの値の大きい方のブロック０を選
択し、ブロック０に書き込まれたデータＡが読み出され
る。
いので、セレクタ手段４を介してブロック０のシーケン
シャルナンバは１と読み出される。また、ブロック１の
マジックナンバは正しくないので、セレクタ手段４’に
よりブロック１のシーケンシャル番号は０とみなされ
る。比較手段５はこれらを比較し、セレクタ手段６が、
シーケンシャルナンバの値の大きい方のブロック０を選
択し、ブロック０に書き込まれたデータＡが読み出され
る。
【００１１】(c) データＢの書き込み（データＡ→Ｂへ
の内容更新） 図３に示すようにフラッシュメモリ１のブロック０にデ
ータＡが書き込まれた状態からフラッシュメモリ１の内
容をデータＢに更新する場合は、図４に示すようにシー
ケンシャルナンバが０と見なされるブロック１に新たな
データＢが書き込まれ、ブロック１のシーケンシャルナ
ンバに２が設定される。すなわち、次のようにしてデー
タＢが書き込まれる。ブロック０のマジックナンバは正
しいので、ブロック０のシーケンシャルナンバは１と読
み出され、また、ブロック１のマジックナンバは正しく
ないので、０と見なされる。比較手段５はこれらを比較
して、図４に示すように、シーケンシャルナンバの値の
小さい方のブロックであるブロック１を選択し、ブロッ
ク１を消去してデータＢを書き込む。ついで、ブロック
０，１のシーケンシャルナンバの内、大きい方の値１に
１を加えて２を得て、ブロック１のシーケンシャルナン
バに２を書き込む。最後にブロック１にマジックナンバ
0x12345678を書き込む。
の内容更新） 図３に示すようにフラッシュメモリ１のブロック０にデ
ータＡが書き込まれた状態からフラッシュメモリ１の内
容をデータＢに更新する場合は、図４に示すようにシー
ケンシャルナンバが０と見なされるブロック１に新たな
データＢが書き込まれ、ブロック１のシーケンシャルナ
ンバに２が設定される。すなわち、次のようにしてデー
タＢが書き込まれる。ブロック０のマジックナンバは正
しいので、ブロック０のシーケンシャルナンバは１と読
み出され、また、ブロック１のマジックナンバは正しく
ないので、０と見なされる。比較手段５はこれらを比較
して、図４に示すように、シーケンシャルナンバの値の
小さい方のブロックであるブロック１を選択し、ブロッ
ク１を消去してデータＢを書き込む。ついで、ブロック
０，１のシーケンシャルナンバの内、大きい方の値１に
１を加えて２を得て、ブロック１のシーケンシャルナン
バに２を書き込む。最後にブロック１にマジックナンバ
0x12345678を書き込む。
【００１２】(d) データの読み出し
図４に示すデータＡ，Ｂが書き込まれたフラッシュメモ
リ１からのデータの読み出しは次のように行われる。図
５に示すように、ブロック０のマジックナンバは正しい
ので、シーケンシャルナンバは１と読み出される。ま
た、ブロック１のマジックナンバも正しいので、ブロッ
ク１のシーケンシャル番号は２と読み出される。比較手
段５はこれらを比較して、シーケンシャルナンバの値の
大きい方のブロック１が選択され、ブロック１に書き込
まれたデータＢが読み出される。すなわち、新たに書き
込まれたデータＢが読み出され、データがＡ→Ｂに更新
されたように読み出される。ここで、データＢの書き込
み中に電源断になると、更新データＢの書き込みは中断
されデータＢは書き込みが不完全となるが、ブロック０
のデータＡが残っており、データが消えてしまうことが
ない。
リ１からのデータの読み出しは次のように行われる。図
５に示すように、ブロック０のマジックナンバは正しい
ので、シーケンシャルナンバは１と読み出される。ま
た、ブロック１のマジックナンバも正しいので、ブロッ
ク１のシーケンシャル番号は２と読み出される。比較手
段５はこれらを比較して、シーケンシャルナンバの値の
大きい方のブロック１が選択され、ブロック１に書き込
まれたデータＢが読み出される。すなわち、新たに書き
込まれたデータＢが読み出され、データがＡ→Ｂに更新
されたように読み出される。ここで、データＢの書き込
み中に電源断になると、更新データＢの書き込みは中断
されデータＢは書き込みが不完全となるが、ブロック０
のデータＡが残っており、データが消えてしまうことが
ない。
【００１３】(e) データＣの書き込み（データＢ→Ｃへ
の内容更新） 図５に示すようにフラッシュメモリ１のブロック０，１
にそれぞれデータＡ，Ｂが書き込まれた状態からフラッ
シュメモリ１の内容をデータＣに更新する場合は、図６
に示すようにシーケンシャルナンバが１と見なされるブ
ロック０に新たなデータＣが書き込まれ、ブロック０の
シーケンシャルナンバに３が設定される。すなわち、次
のようにしてデータＣが書き込まれる。ブロック０のマ
ジックナンバは正しいので、ブロック０のシーケンシャ
ルナンバは１と読み出され、また、ブロック１のマジッ
クナンバは正しいので、２と読み出される。比較手段５
はこれらを比較して、図６に示すように、シーケンシャ
ルナンバの値の小さい方のブロックであるブロック０を
選択し、ブロック０を消去してデータＣを書き込む。つ
いで、ブロック０，１のシーケンシャルナンバの内、大
きい方の値２に１を加えて３を得て、ブロック０のシー
ケンシャルナンバに３を書き込む。最後にブロック０に
マジックナンバ0x12345678を書き込む。
の内容更新） 図５に示すようにフラッシュメモリ１のブロック０，１
にそれぞれデータＡ，Ｂが書き込まれた状態からフラッ
シュメモリ１の内容をデータＣに更新する場合は、図６
に示すようにシーケンシャルナンバが１と見なされるブ
ロック０に新たなデータＣが書き込まれ、ブロック０の
シーケンシャルナンバに３が設定される。すなわち、次
のようにしてデータＣが書き込まれる。ブロック０のマ
ジックナンバは正しいので、ブロック０のシーケンシャ
ルナンバは１と読み出され、また、ブロック１のマジッ
クナンバは正しいので、２と読み出される。比較手段５
はこれらを比較して、図６に示すように、シーケンシャ
ルナンバの値の小さい方のブロックであるブロック０を
選択し、ブロック０を消去してデータＣを書き込む。つ
いで、ブロック０，１のシーケンシャルナンバの内、大
きい方の値２に１を加えて３を得て、ブロック０のシー
ケンシャルナンバに３を書き込む。最後にブロック０に
マジックナンバ0x12345678を書き込む。
【００１４】(f) データの読み出し
図６に示すデータＢ，Ｃが書き込まれたフラッシュメモ
リ１からのデータの読み出しは次のように行われる。図
７に示すように、ブロック０のマジックナンバは正しい
ので、シーケンシャルナンバは３と読み出される。ま
た、ブロック１のマジックナンバも正しいので、ブロッ
ク１のシーケンシャル番号は２と読み出される。比較手
段５はこれらを比較して、シーケンシャルナンバの値の
大きい方のブロック０が選択され、ブロック９に書き込
まれたデータＣが読み出される。すなわち、新たに書き
込まれたデータＣが読み出され、データがＢ→Ｃに更新
されたように読み出される。
リ１からのデータの読み出しは次のように行われる。図
７に示すように、ブロック０のマジックナンバは正しい
ので、シーケンシャルナンバは３と読み出される。ま
た、ブロック１のマジックナンバも正しいので、ブロッ
ク１のシーケンシャル番号は２と読み出される。比較手
段５はこれらを比較して、シーケンシャルナンバの値の
大きい方のブロック０が選択され、ブロック９に書き込
まれたデータＣが読み出される。すなわち、新たに書き
込まれたデータＣが読み出され、データがＢ→Ｃに更新
されたように読み出される。
【００１５】以上の操作を繰り返すことで、常に更新さ
れたデータが正しく読み出される。以上の過程のどこか
の操作で、突然の電源断などで処理が不完全のままにな
ってしまった場合、上記したように、２つのブロックの
内の一方しか消去／書き込み操作をしておらず、しか
も、マジックナンバおよびシーケンシャルナンバによ
り、それぞれのブロックのデータのどちらが正しいもの
で、かつ新しいものかを管理しているので、データが失
われたり内容が破壊されてしまうことがない。例えば、
図６において、データＣを書き込んだのち、シーケンシ
ャルナンバを書き込んでいるときに電源断が発生した場
合であっても、マジックナンバは最後に書き込まれるの
で、マジックナンバが正しい値にならずそのデータが正
しいものと認識されることがない。
れたデータが正しく読み出される。以上の過程のどこか
の操作で、突然の電源断などで処理が不完全のままにな
ってしまった場合、上記したように、２つのブロックの
内の一方しか消去／書き込み操作をしておらず、しか
も、マジックナンバおよびシーケンシャルナンバによ
り、それぞれのブロックのデータのどちらが正しいもの
で、かつ新しいものかを管理しているので、データが失
われたり内容が破壊されてしまうことがない。例えば、
図６において、データＣを書き込んだのち、シーケンシ
ャルナンバを書き込んでいるときに電源断が発生した場
合であっても、マジックナンバは最後に書き込まれるの
で、マジックナンバが正しい値にならずそのデータが正
しいものと認識されることがない。
【００１６】 以上のように本発明は次のようにして前
記課題を解決する。 （１）ブロック毎に消去ができ、バイト毎に書き込みが
できるフラッシュメモリにおいて、フラッシュメモリを
２つのブロックに分割し、フラッシュメモリの各ブロッ
クに、データが有効であることを示す任意の特定値であ
るマジックナンバと、データの書き込み履歴を示すシー
ケンシャルナンバを書き込むヘッダ領域を設け、フラッ
シュメモリにデータ単位を書き込む際、２つのブロック
のヘッダ領域に格納されたマジックナンバを調べ、マジ
ックナンバがともに正しい値でないとき、第１のブロッ
クを選択してそのブロックを消去して書き込むべきデー
タ単位を第１のブロックに書き込み、ついで該ブロック
のヘッダ領域のシーケンシャル番号に１を書き込み、マ
ジックナンバの一方のみが正しい値のとき、マジックナ
ンバが正しい値でない方のブロックを選択して、該ブロ
ックを消去して、書き込むべきデータ単位を上記ブロッ
クに書き込み、ついで該ブロックのヘッダ領域のシーケ
ンシャル番号に、他方のブロックのヘッダ領域に記憶さ
れているシーケンシャル番号に１を加えた値を書き込
み、マジックナンバが共に正しい値のとき、両方のブロ
ックからシーケンシャルナンバを読み出して比較し、シ
ーケンシャルナンバの値が小さい方のブロックを選択
し、該ブロックを消去して書き込むべきデータ単位を書
き込み、ついで該ブロックのヘッダ領域のシーケンシャ
ル番号に、他方のブロックのヘッダ領域に記憶されてい
るシーケンシャル番号に１を加えた値を書き込み、最後
に、上記ブロックのヘッダ領域にマジックナンバを書き
込む。 （２）フラッシュメモリに格納されたデータ単位を読み
出す際、２つのブロックのヘッダ領域に格納されたマジ
ックナンバを調べ、マジックナンバの一方が正しい値で
あるとき、マジックナンバの正しい値であるブロックか
ら読み出し、 マジックナンバがともに正しい値のと
き、書き込み履歴を示すシーケンャルナンバの値の大き
いブロックから読み出す。
記課題を解決する。 （１）ブロック毎に消去ができ、バイト毎に書き込みが
できるフラッシュメモリにおいて、フラッシュメモリを
２つのブロックに分割し、フラッシュメモリの各ブロッ
クに、データが有効であることを示す任意の特定値であ
るマジックナンバと、データの書き込み履歴を示すシー
ケンシャルナンバを書き込むヘッダ領域を設け、フラッ
シュメモリにデータ単位を書き込む際、２つのブロック
のヘッダ領域に格納されたマジックナンバを調べ、マジ
ックナンバがともに正しい値でないとき、第１のブロッ
クを選択してそのブロックを消去して書き込むべきデー
タ単位を第１のブロックに書き込み、ついで該ブロック
のヘッダ領域のシーケンシャル番号に１を書き込み、マ
ジックナンバの一方のみが正しい値のとき、マジックナ
ンバが正しい値でない方のブロックを選択して、該ブロ
ックを消去して、書き込むべきデータ単位を上記ブロッ
クに書き込み、ついで該ブロックのヘッダ領域のシーケ
ンシャル番号に、他方のブロックのヘッダ領域に記憶さ
れているシーケンシャル番号に１を加えた値を書き込
み、マジックナンバが共に正しい値のとき、両方のブロ
ックからシーケンシャルナンバを読み出して比較し、シ
ーケンシャルナンバの値が小さい方のブロックを選択
し、該ブロックを消去して書き込むべきデータ単位を書
き込み、ついで該ブロックのヘッダ領域のシーケンシャ
ル番号に、他方のブロックのヘッダ領域に記憶されてい
るシーケンシャル番号に１を加えた値を書き込み、最後
に、上記ブロックのヘッダ領域にマジックナンバを書き
込む。 （２）フラッシュメモリに格納されたデータ単位を読み
出す際、２つのブロックのヘッダ領域に格納されたマジ
ックナンバを調べ、マジックナンバの一方が正しい値で
あるとき、マジックナンバの正しい値であるブロックか
ら読み出し、 マジックナンバがともに正しい値のと
き、書き込み履歴を示すシーケンャルナンバの値の大き
いブロックから読み出す。
【００１７】
【００１８】
【発明の実施の形態】次に、計算機のシステムのシステ
ム制御装置において、システムの構成情報などのデータ
をフラッシュメモリにより設定する実施例について説明
する。なお、以下の説明では、ソフトウェアによりフラ
ッシュメモリの消去、書き込み操作に行う場合ついて説
明するが、本発明は、ハードウェアにより実現すること
もできる。
ム制御装置において、システムの構成情報などのデータ
をフラッシュメモリにより設定する実施例について説明
する。なお、以下の説明では、ソフトウェアによりフラ
ッシュメモリの消去、書き込み操作に行う場合ついて説
明するが、本発明は、ハードウェアにより実現すること
もできる。
【００１９】図８は本発明の実施例のシステムの構成を
示す図である。同図において、１０は計算機システム、
１１はホスト計算機であり、ホスト計算機１１は計算機
システム１０のシステム制御装置１２内に設けられたホ
ストインタフェース１２ｂを介して計算機システム１０
と接続されている。計算機システム１０において、１２
はシステム制御装置であり、システム制御装置１２はマ
イククロプロセッサ１２ａと、前記ホストインタフェー
ス１２ｂと、前記システム構成情報等を記憶するフラッ
シュメモリ１２ｃと、複数の演算装置１３およびネット
ワーク装置１４と接続される制御インタフェース１２ｄ
を備えている。演算装置１３はネットワーク装置１４を
介して相互に接続されており、演算装置１３により各種
処理が行われる。また、１５は、プリンタ、キーボー
ド、ディスプレイ、外部記憶装置等の各種Ｉ／Ｏ装置で
ある。
示す図である。同図において、１０は計算機システム、
１１はホスト計算機であり、ホスト計算機１１は計算機
システム１０のシステム制御装置１２内に設けられたホ
ストインタフェース１２ｂを介して計算機システム１０
と接続されている。計算機システム１０において、１２
はシステム制御装置であり、システム制御装置１２はマ
イククロプロセッサ１２ａと、前記ホストインタフェー
ス１２ｂと、前記システム構成情報等を記憶するフラッ
シュメモリ１２ｃと、複数の演算装置１３およびネット
ワーク装置１４と接続される制御インタフェース１２ｄ
を備えている。演算装置１３はネットワーク装置１４を
介して相互に接続されており、演算装置１３により各種
処理が行われる。また、１５は、プリンタ、キーボー
ド、ディスプレイ、外部記憶装置等の各種Ｉ／Ｏ装置で
ある。
【００２０】上記計算機システム１０のシステム制御装
置１２においては、計算機システム１０の電源制御やエ
ラー監視などの機能を実現するため、システム構成要素
（演算装置１３やＩ／Ｏ装置１５）の数や種類を記憶し
ておかなければならない。システムの構成の変更や増設
の際には、この設定値は変更されるが、この情報が失わ
れるとシステム全体の起動／停止やエラー監視が不可能
となり、重大な支障をきたす。そこで、本実施例におい
ては、上記フラッシュメモリ１２ｃを前記したようにブ
ロック０、ブロック１に分け、それぞれのブロックに交
互に上記システム構成要素の数や種類に関するデータを
書き込み、また、それぞれのブロックから交互に上記デ
ータを読み出す。
置１２においては、計算機システム１０の電源制御やエ
ラー監視などの機能を実現するため、システム構成要素
（演算装置１３やＩ／Ｏ装置１５）の数や種類を記憶し
ておかなければならない。システムの構成の変更や増設
の際には、この設定値は変更されるが、この情報が失わ
れるとシステム全体の起動／停止やエラー監視が不可能
となり、重大な支障をきたす。そこで、本実施例におい
ては、上記フラッシュメモリ１２ｃを前記したようにブ
ロック０、ブロック１に分け、それぞれのブロックに交
互に上記システム構成要素の数や種類に関するデータを
書き込み、また、それぞれのブロックから交互に上記デ
ータを読み出す。
【００２１】図９、図１０は本実施例におけるデータの
書き込み／読み出し処理を示すフローチャートであり、
同図を参照しながら本実施例の処理を説明する。フラッ
シュメモリ１２ｃに上記システム構成要素の数や種類に
関するデータを書き込む際、ホスト計算機１１はシステ
ム制御装置１２に対して設定データを書き込むコマンド
を発行し、上記システム構成要素の数や種類に関するデ
ータを送る。上記コマンドとデータはシステム制御装置
１２のホストインタフェース１２ｂで受信され、マイク
ロプロセッサ１２ａは上記データをフラッシュメモリ１
２ｃに書き込む。
書き込み／読み出し処理を示すフローチャートであり、
同図を参照しながら本実施例の処理を説明する。フラッ
シュメモリ１２ｃに上記システム構成要素の数や種類に
関するデータを書き込む際、ホスト計算機１１はシステ
ム制御装置１２に対して設定データを書き込むコマンド
を発行し、上記システム構成要素の数や種類に関するデ
ータを送る。上記コマンドとデータはシステム制御装置
１２のホストインタフェース１２ｂで受信され、マイク
ロプロセッサ１２ａは上記データをフラッシュメモリ１
２ｃに書き込む。
【００２２】図９は上記データを書き込む際のフローチ
ャートである。データの書き込み時、まず、マイクロプ
ロセッサ１２ａは、フラッシュメモリ１２ｃのブロック
０のマジックナンバを読み出してメモリ等の記憶領域ma
gic0に書き込む（図９のステップＳ１）。ついで、magi
c0に書き込まれたブロック０のマジックナンバが0x1234
5678であるか否かを確認する（ステップＳ２）。ブロッ
ク０のマジックナンバが正しい値であると（上記0x1234
5678に等しい）、ステップＳ４に進み、マイクロプロセ
ッサ１２ａは、ブロック０のシーケンシャルナンバを読
み出して、記憶領域seq0に書き込む。また、マジックナ
ンバが正しい値でない場合には（上記0x12345678に等し
くない）、記憶領域seq0に０を書き込み、ステップＳ５
に進む。ステップＳ５において、ブロック１のマジック
ナンバを読み出して、記憶領域magic1に書き込む。
ャートである。データの書き込み時、まず、マイクロプ
ロセッサ１２ａは、フラッシュメモリ１２ｃのブロック
０のマジックナンバを読み出してメモリ等の記憶領域ma
gic0に書き込む（図９のステップＳ１）。ついで、magi
c0に書き込まれたブロック０のマジックナンバが0x1234
5678であるか否かを確認する（ステップＳ２）。ブロッ
ク０のマジックナンバが正しい値であると（上記0x1234
5678に等しい）、ステップＳ４に進み、マイクロプロセ
ッサ１２ａは、ブロック０のシーケンシャルナンバを読
み出して、記憶領域seq0に書き込む。また、マジックナ
ンバが正しい値でない場合には（上記0x12345678に等し
くない）、記憶領域seq0に０を書き込み、ステップＳ５
に進む。ステップＳ５において、ブロック１のマジック
ナンバを読み出して、記憶領域magic1に書き込む。
【００２３】ついで、magic1に書き込まれたブロック１
のマジックナンバが0x12345678であるか否かを確認する
（ステップＳ６）。ブロック１のマジックナンバが正し
い値であると（上記0x12345678に等しい）、ステップＳ
８に進み、マイクロプロセッサ１２ａはブロック１のシ
ーケンシャルナンバを読み出して、記憶領域seq1に書き
込む。また、マジックナンバが正しい値でない場合には
（上記0x12345678に等しくない）、記憶領域seq1に０を
書き込み、ステップＳ９に進む。ステップＳ９におい
て、マイクロプロセッサ１２ａはseq0とseq1の値を比較
し、seq0の値がseq1の値より小さい場合には、ブロック
０を消去して（ステップ１０）、データをブロック０に
書き込む（ステップＳ１１）。そして、ブロック１のシ
ーケンシャルナンバseq1の値に１を加えて、ブロック０
のシーケンシャルナンバ格納域に格納する（ステップＳ
１２）。さらに、ブロック０のマジックナンバ格納域に
マジックナンバ（＝0x12345678）を書き込み（ステップ
Ｓ１３）処理を終了する。
のマジックナンバが0x12345678であるか否かを確認する
（ステップＳ６）。ブロック１のマジックナンバが正し
い値であると（上記0x12345678に等しい）、ステップＳ
８に進み、マイクロプロセッサ１２ａはブロック１のシ
ーケンシャルナンバを読み出して、記憶領域seq1に書き
込む。また、マジックナンバが正しい値でない場合には
（上記0x12345678に等しくない）、記憶領域seq1に０を
書き込み、ステップＳ９に進む。ステップＳ９におい
て、マイクロプロセッサ１２ａはseq0とseq1の値を比較
し、seq0の値がseq1の値より小さい場合には、ブロック
０を消去して（ステップ１０）、データをブロック０に
書き込む（ステップＳ１１）。そして、ブロック１のシ
ーケンシャルナンバseq1の値に１を加えて、ブロック０
のシーケンシャルナンバ格納域に格納する（ステップＳ
１２）。さらに、ブロック０のマジックナンバ格納域に
マジックナンバ（＝0x12345678）を書き込み（ステップ
Ｓ１３）処理を終了する。
【００２４】また、seq0の値がseq1の値より大きい場合
には、ブロック１を消去して（ステップ１４）、データ
をブロック１に書き込む（ステップＳ１５）。そして、
ブロック１のシーケンシャルナンバseq0の値に１を加え
て（ステップＳ１６）、ブロック１のシーケンシャルナ
ンバ格納域に格納する。さらに、ブロック１のマジック
ナンバ格納域にマジックナンバ（＝0x12345678）を書き
込み（ステップＳ１７）、処理を終了する。上記のよう
にして、フラッシュメモリ１２ｃにシステム構成要素の
数や種類に関するデータが書き込まれると、システムの
起動等の際、システム制御装置１２のマイクロプロセッ
サ１２ａは、上記フラッシュメモリ１２ｃに書き込まれ
たデータを読み出し、その情報等にしたがって演算装置
１３等に制御インタフェース１２ｄを介して制御信号等
を送出する。
には、ブロック１を消去して（ステップ１４）、データ
をブロック１に書き込む（ステップＳ１５）。そして、
ブロック１のシーケンシャルナンバseq0の値に１を加え
て（ステップＳ１６）、ブロック１のシーケンシャルナ
ンバ格納域に格納する。さらに、ブロック１のマジック
ナンバ格納域にマジックナンバ（＝0x12345678）を書き
込み（ステップＳ１７）、処理を終了する。上記のよう
にして、フラッシュメモリ１２ｃにシステム構成要素の
数や種類に関するデータが書き込まれると、システムの
起動等の際、システム制御装置１２のマイクロプロセッ
サ１２ａは、上記フラッシュメモリ１２ｃに書き込まれ
たデータを読み出し、その情報等にしたがって演算装置
１３等に制御インタフェース１２ｄを介して制御信号等
を送出する。
【００２５】図１０はフラッシュメモリ１２ｃに書き込
まれたデータを読み出す際の処理を示すフローチャート
である。データの読み出し時、まず、マイクロプロセッ
サ１２ａは、フラッシュメモリ１２ｃのブロック０のマ
ジックナンバを読み出して記憶領域magic0に書き込む
（図１０のステップＳ１）。ついで、magic0に書き込ま
れたブロック０のマジックナンバが0x12345678であるか
否かを確認する（ステップＳ２）。ブロック０のマジッ
クナンバが正しい値であると（上記0x12345678に等し
い）、ステップＳ４に進み、マイクロプロセッサ１２ａ
は、ブロック０のシーケンシャルナンバを読み出して、
記憶領域seq0に書き込む。また、マジックナンバが正し
い値でない場合には（上記0x12345678に等しくない）、
マイクロプロセッサ１２ａの記憶領域seq0に０を書き込
み、ステップＳ５に進む。
まれたデータを読み出す際の処理を示すフローチャート
である。データの読み出し時、まず、マイクロプロセッ
サ１２ａは、フラッシュメモリ１２ｃのブロック０のマ
ジックナンバを読み出して記憶領域magic0に書き込む
（図１０のステップＳ１）。ついで、magic0に書き込ま
れたブロック０のマジックナンバが0x12345678であるか
否かを確認する（ステップＳ２）。ブロック０のマジッ
クナンバが正しい値であると（上記0x12345678に等し
い）、ステップＳ４に進み、マイクロプロセッサ１２ａ
は、ブロック０のシーケンシャルナンバを読み出して、
記憶領域seq0に書き込む。また、マジックナンバが正し
い値でない場合には（上記0x12345678に等しくない）、
マイクロプロセッサ１２ａの記憶領域seq0に０を書き込
み、ステップＳ５に進む。
【００２６】ステップＳ５において、ブロック１のマジ
ックナンバを読み出して、記憶領域magic1に書き込む。
ついで、magic1に書き込まれたブロック１のマジックナ
ンバが0x12345678であるか否かを確認する（ステップＳ
６）。ブロック１のマジックナンバが正しい値であると
（上記0x12345678に等しい）、ステップＳ８に進み、マ
イクロプロセッサ１２ａはブロック１のシーケンシャル
ナンバを読み出して、記憶領域seq1に書き込む。また、
マジックナンバが正しい値でない場合には（上記0x1234
5678に等しくない）、記憶領域seq1に０を書き込み、ス
テップＳ９に進む。
ックナンバを読み出して、記憶領域magic1に書き込む。
ついで、magic1に書き込まれたブロック１のマジックナ
ンバが0x12345678であるか否かを確認する（ステップＳ
６）。ブロック１のマジックナンバが正しい値であると
（上記0x12345678に等しい）、ステップＳ８に進み、マ
イクロプロセッサ１２ａはブロック１のシーケンシャル
ナンバを読み出して、記憶領域seq1に書き込む。また、
マジックナンバが正しい値でない場合には（上記0x1234
5678に等しくない）、記憶領域seq1に０を書き込み、ス
テップＳ９に進む。
【００２７】ステップＳ９において、マイクロプロセッ
サ１２ａはseq0とseq1の値を比較し、seq0の値がseq1の
値より小さい場合には、データをブロック１から読み出
す。（ステップＳ１０）。また、seq0の値がseq1の値よ
り大きい場合には、データをブロック０から読み出す。
（ステップ１１） 以上のように、マジックナンバによりデータの正さを確
認しながら、シーケンシャルナンバによりデータの更新
順序を確認し、フラッシュメモリの２つのブロックに交
互にデータを書き込むとともに、フラッシュメモリの２
つのブロックから交互にデータを読み出すことにより、
電源断になってもデータが失われたり、破壊されること
がない。
サ１２ａはseq0とseq1の値を比較し、seq0の値がseq1の
値より小さい場合には、データをブロック１から読み出
す。（ステップＳ１０）。また、seq0の値がseq1の値よ
り大きい場合には、データをブロック０から読み出す。
（ステップ１１） 以上のように、マジックナンバによりデータの正さを確
認しながら、シーケンシャルナンバによりデータの更新
順序を確認し、フラッシュメモリの２つのブロックに交
互にデータを書き込むとともに、フラッシュメモリの２
つのブロックから交互にデータを読み出すことにより、
電源断になってもデータが失われたり、破壊されること
がない。
【００２８】
【発明の効果】以上説明したように本発明においては、
フラッシュメモリの各ブロックにデータが有効であるこ
とを示すマジックナンバと、データの書き込み履歴を示
すシーケンシャルナンバを示すヘッダ領域を設け、各ブ
ロックのマジックナンバと、シーケンシャルナンバを調
べ、一つの記憶すべきデータ単位をフラッシュメモリの
２つのブロックに交互に書き込み、データ読み出し時、
２つのブロックに格納されたデータ単位の内、正常に書
き込みが行われた最新のデータ単位を読み出すようにし
ているので、いかなるタイミングにおいても装置の電源
断によって情報が失われることがない。また、フラッシ
ュメモリのデータ更新中であった場合には、更新が失敗
するだけであり、以前に書き込まれた情報がなくなって
しまったり、あるいは不正な値になってしまうことがな
い。
フラッシュメモリの各ブロックにデータが有効であるこ
とを示すマジックナンバと、データの書き込み履歴を示
すシーケンシャルナンバを示すヘッダ領域を設け、各ブ
ロックのマジックナンバと、シーケンシャルナンバを調
べ、一つの記憶すべきデータ単位をフラッシュメモリの
２つのブロックに交互に書き込み、データ読み出し時、
２つのブロックに格納されたデータ単位の内、正常に書
き込みが行われた最新のデータ単位を読み出すようにし
ているので、いかなるタイミングにおいても装置の電源
断によって情報が失われることがない。また、フラッシ
ュメモリのデータ更新中であった場合には、更新が失敗
するだけであり、以前に書き込まれた情報がなくなって
しまったり、あるいは不正な値になってしまうことがな
い。
【図１】本発明の原理構成図である。
【図２】本発明における書き込み／読み出し動作を説明
する図（その１）である。
する図（その１）である。
【図３】本発明における書き込み／読み出し動作を説明
する図（その２）である。
する図（その２）である。
【図４】本発明における書き込み／読み出し動作を説明
する図（その３）である。
する図（その３）である。
【図５】本発明における書き込み／読み出し動作を説明
する図（その４）である。
する図（その４）である。
【図６】本発明における書き込み／読み出し動作を説明
する図（その５）である。
する図（その５）である。
【図７】本発明における書き込み／読み出し動作を説明
する図（その６）である。
する図（その６）である。
【図８】本発明の実施例のシステムの構成を示す図であ
る。
る。
【図９】本発明の実施例の書き込み／読み出し処理を示
す図（その１）である。
す図（その１）である。
【図１０】本発明の実施例の書き込み／読み出し処理を
示す図（その２）である。
示す図（その２）である。
１ フラッシュメモリ
２ 消去・書き込み手段
３ マジック・ナンバ検査手段
４，４’，６ セレクタ手段
５ 比較手段
１０ 計算機システム
１１ ホスト計算機
１２ システム制御装置
１２ａ マイククロプロセッサ
１２ｂ ホストインタフェース
１２ｃ フラッシュメモリ
１２ｄ 制御インタフェース
１３ 演算装置
１４ ネットワーク装置
１５ Ｉ／Ｏ装置
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−262099（ＪＰ，Ａ)
特開 平５−143468（ＪＰ，Ａ)
特開 平７−248978（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 12/16
G11C 16/02
Claims (4)
- 【請求項１】 ブロック毎に消去ができ、バイト毎に書
き込みができるフラッシュメモリのデータ更新方法であ
って、 フラッシュメモリを２つのブロックに分割し、フラッシ
ュメモリの各ブロックに、データが有効であることを示
す任意の特定値であるマジックナンバと、データの書き
込み履歴を示すシーケンシャルナンバを書き込むヘッダ
領域を設け、 フラッシュメモリにデータ単位を書き込む際、２つのブ
ロックのヘッダ領域に格納されたマジックナンバを調
べ、マジックナンバがともに正しい値でないとき、第１
のブロックを選択してそのブロックを消去して書き込む
べきデータ単位を第１のブロックに書き込み、ついで該
ブロックのヘッダ領域のシーケンシャル番号に１を書き
込み、 マジックナンバの一方のみが正しい値のとき、マジック
ナンバが正しい値でない方のブロックを選択して、該ブ
ロックを消去して、書き込むべきデータ単位を上記ブロ
ックに書き込み、ついで該ブロックのヘッダ領域のシー
ケンシャル番号に、他方のブロックのヘッダ領域に記憶
されているシーケンシャル番号に１を加えた値を書き込
み、 マジックナンバが共に正しい値のとき、両方のブロック
からシーケンシャルナンバを読み出して比較し、シーケ
ンシャルナンバの値が小さい方のブロックを選択し、該
ブロックを消去して書き込むべきデータ単位を書き込
み、ついで該ブロックのヘッダ領域のシーケンシャル番
号に、他方のブロックのヘッダ領域に記憶されているシ
ーケンシャル番号に１を加えた値を書き込み、 最後に、上記ブロックのヘッダ領域にマジックナンバを
書き込む ことを特徴とするフラッシュメモリのデータ更
新方法。 - 【請求項２】 ブロック毎に消去ができ、バイト毎に書
き込みができるフラッシュメモリを用いた記憶装置であ
って、 フラッシュメモリを２つのブロックに分割し、フラッシ
ュメモリの各ブロックに、データが有効であることを示
す任意の特定値であるマジックナンバと、データの書き
込み履歴を示すシーケンシャルナンバからなるヘッダ領
域を設け、 上記マジックナンバと、シーケンシャルナンバを調べ
て、一つの記憶すべきデータ単位を上記２つのブロック
に交互に書き込み、２つのブロックに格納されたデータ
単位の内、正常に書き込みが行われた最新のデータ単位
を読み出す書き込み／読み出し手段を設け、上記書き込み／読み出し手段は、フラッシュメモリにデ
ータ単位を書き込む際、 ２つのブロックのヘッダ領域に格納されたマジックナン
バを調べ、マジックナンバがともに正しい値でないと
き、第１のブロックを選択してそのブロックを消去して
書き込むべきデータ単位を第１のブロックに書き込み、
ついで該ブロックのヘッダ領域のシーケンシャル番号に
１を書き込み、 マジックナンバの一方のみが正しい値のとき、マジック
ナンバが正しい値でない方のブロックを選択して、該ブ
ロックを消去して、書き込むべきデータ単位を上記ブロ
ックに書き込み、ついで該ブロックのヘッダ領域のシー
ケンシャル番号に、他方のブロックのヘッダ領域に記憶
されているシーケンシャル番号に１を加えた値を書き込
み、 マジックナンバが共に正しい値のとき、両方のブロック
からシーケンシャルナンバを読み出して比較し、シーケ
ンシャルナンバの値が小さい方のブロックを選択し、該
ブロックを消去して書き込むべきデータ単位を書き込
み、ついで該ブロックのヘッダ領域のシーケンシャル番
号に、他方のブロックのヘッダ領域に記憶されているシ
ーケンシャル番号に１を加えた値を書き込み、 最後に、上記ブロックのヘッダ領域にマジックナンバを
書き込む ことを特徴とするフラッシュメモリを用いた記
憶装置。 - 【請求項３】 上記書き込み／読み出し手段は、フラッ
シュメモリに格納されたデータ単位を読み出す際、 ２つのブロックのヘッダ領域に格納されたマジックナン
バを調べ、マジックナンバの一方が正しい値であると
き、マジックナンバの正しい値であるブロックから読み
出し、マジックナンバがともに正しい値のとき、書き込み履歴
を示すシーケンャルナンバの値 の大きいブロックから読
み出す ことを特徴とする請求項２のフラッシュメモリを
用いた記憶装置。 - 【請求項４】 ブロック毎に消去ができ、バイト毎に書
き込みができるフラッシュメモリのデータ書き込み／読
み出しプログラムを記録したコンピュータ読み取り可能
な記録媒体であって、 上記プログラムは、一つの記憶すべきデータ単位を２つ
に分割され、分割された各ブロックに、データが有効で
あることを示す任意の特定値であるマジックナンバと、
データの書き込み履歴を示すシーケンシャルナンバを書
き込むヘッダ領域を備えたフラッシュメモリの各ブロッ
クにデータ単位を書き込む際、 ２つのブロックのヘッダ領域に格納されたマジックナン
バを調べ、マジックナンバがともに正しい値でないと
き、第１のブロックを選択してそのブロックを消去して
書き込むべきデータ単位を第１のブロックに書き込み、
ついで該ブロックのヘッダ領域のシーケンシャル番号に
１を書き込み、 マジックナンバの一方のみが正しい値のとき、マジック
ナンバが正しい値でない方のブロックを選択して、該ブ
ロックを消去して、書き込むべきデータ単位を上記ブロ
ックに書き込み、ついで該ブロックのヘッダ領域のシー
ケンシャル番号に、他方のブロックのヘッダ領域に記憶
されているシーケンシャル番号に１を加えた値を書き込
み、 マジックナンバが共に正しい値のとき、両方のブロック
からシーケンシャルナンバを読み出して比較し、シーケ
ンシャルナンバの値が小さい方のブロックを選択し、該
ブロックを消去して書き込むべきデータ単位を書き込
み、ついで該ブロックのヘッダ領域のシーケンシャル番
号に、他方のブロックのヘッダ領域に記憶されているシ
ーケンシャル番号に１を加えた値を書き込み、 最後に、上記ブロックのヘッダ領域にマジックナンバを
書き込む ことを特徴とするフラッシュメモリのデータ書
き込み／読み出しプログラムを記録したコンピュータ読
み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26993397A JP3497066B2 (ja) | 1996-10-16 | 1997-10-02 | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27356496 | 1996-10-16 | ||
| JP8-273564 | 1996-10-16 | ||
| JP26993397A JP3497066B2 (ja) | 1996-10-16 | 1997-10-02 | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10177527A JPH10177527A (ja) | 1998-06-30 |
| JP3497066B2 true JP3497066B2 (ja) | 2004-02-16 |
Family
ID=26548995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26993397A Expired - Fee Related JP3497066B2 (ja) | 1996-10-16 | 1997-10-02 | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3497066B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990181B1 (ja) * | 1998-09-28 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 |
| JP2001209543A (ja) | 2000-01-28 | 2001-08-03 | Nec Ic Microcomput Syst Ltd | フラッシュ・マイコンにおけるプログラム書き換え方法 |
| JP3709338B2 (ja) | 2000-11-22 | 2005-10-26 | 日本電気株式会社 | 携帯電話のユーザー設定情報管理方法とユーザー設定情報管理システム |
| EP1574952B1 (en) * | 2004-03-10 | 2008-04-16 | Sony Ericsson Mobile Communications AB | Automatic backup store in firmware upgrades |
-
1997
- 1997-10-02 JP JP26993397A patent/JP3497066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10177527A (ja) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154808A (en) | Method and apparatus for controlling data erase operations of a non-volatile memory device | |
| US7840796B2 (en) | Booting to a recovery/maintenance environment | |
| US6671785B2 (en) | Programming protection status indicators for flash memory | |
| US6601132B2 (en) | Nonvolatile memory and method of writing data thereto | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| US20020129195A1 (en) | Microcomputer with built-in programmable nonvolatile memory | |
| JP2002278783A (ja) | ファームウェア書き換えシステム | |
| JP3212960B2 (ja) | フラッシュメモリを利用したデータ管理方法 | |
| US5901311A (en) | Access key protection for computer system data | |
| JP4960364B2 (ja) | ハードウェア支援されたデバイス設定検出 | |
| JP3497066B2 (ja) | フラッシュメモリにおけるデータ書き込み／読み出し方法およびフラッシュメモリを用いた記憶装置 | |
| CN114300026B (zh) | 一种单调计数器、计数方法、电子设备及存储介质 | |
| CN114115700B (zh) | 闪存数据读写方法和闪存数据读写装置 | |
| JP3924568B2 (ja) | フラッシュメモリにおけるデータアクセス制御方法、データアクセス制御プログラム | |
| US6604194B1 (en) | Program updating method and apparatus for communication terminal system | |
| JP2003196165A (ja) | 不揮発性メモリ及びそのデータ更新方法 | |
| JP3376331B2 (ja) | フラッシュメモリを用いる記憶方法及び記憶制御プログラムを記録した記録媒体 | |
| US5901285A (en) | Hierarchical erasure key protection for computer system data | |
| US8225051B2 (en) | Access control method for a memory, memory controller for controlling access to the memory, and data processing apparatus | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| KR100316584B1 (ko) | 시스템에서 부팅 및 수행 프로그램을 공유하는 플래시메모리 및 그 메모리 갱신 방법 | |
| JP2003150458A (ja) | 障害検出装置、障害検出方法、プログラム及びプログラム記録媒体 | |
| CN116126382B (zh) | 复杂可编程逻辑器件在线升级方法和装置 | |
| CN119806889B (zh) | 显示面板的数据烧录及自检方法、装置及Flash IC闪存芯片 | |
| JP2005056144A (ja) | フラッシュメモリ搭載電子装置、そのメモリデータ管理方法およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |