Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3503882B2 - Thermopile manufacturing method - Google Patents
[go: Go Back, main page]

JP3503882B2 - Thermopile manufacturing method - Google Patents

Thermopile manufacturing method

Info

Publication number
JP3503882B2
JP3503882B2 JP22077599A JP22077599A JP3503882B2 JP 3503882 B2 JP3503882 B2 JP 3503882B2 JP 22077599 A JP22077599 A JP 22077599A JP 22077599 A JP22077599 A JP 22077599A JP 3503882 B2 JP3503882 B2 JP 3503882B2
Authority
JP
Japan
Prior art keywords
layer
thermopile
sio
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22077599A
Other languages
Japanese (ja)
Other versions
JP2001044522A (en
Inventor
康広 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP22077599A priority Critical patent/JP3503882B2/en
Publication of JP2001044522A publication Critical patent/JP2001044522A/en
Application granted granted Critical
Publication of JP3503882B2 publication Critical patent/JP3503882B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、サーモパイルの製
造方法技術に関する。 【0002】 【従来の技術】複数の熱電対素子からなるサーモパイル
は接触・非接触温度検出分野の他、さまざまな測定、検
出に用いられている。このような例として、本発明者は
サーモパイル型流速センサを提案(特開平9−2286
20号公報)している。 【0003】このサーモパイル型流速センサは温度補償
回路等の外付け回路等を設ける必要もなく、正確な流量
を算出することができる等の効果を有する優れた流速セ
ンサである。 【0004】このサーモパイル型流速センサのサーモパ
イルはホウ素を高濃度に拡散したシリコン(以下「p++
−Si」と云う)とアルミニウムとによって構成された
熱電対を有する。 【0005】すなわち、この流速センサについて図面を
用いて説明する。図1に符号1を付して示した流速セン
サは、支持基板としてのシリコン基板(Si基板)2
と、二酸化ケイ素層(SiO2層)及び四窒化三ケイ素
層(Si3 4層)から構成されるダイアフラム部として
のダイアフラム3と、ダイアフラム3上に形成されたヒ
ータとしてのマイクロヒータ4と、マイクロヒータ4の
下流側であって冷接点形成部分を除きダイアフラム3上
に形成された下流側サーモパイル5と、電源端子6A、
6Bを有しマイクロヒータ4に駆動電流を供給するため
の電源配線6と、出力端子7A、7Bを有し、下流側サ
ーモパイル5から出力される第1温度検出信号を出力す
るための第1出力配線7と、マイクロヒータ4の上流側
であって冷接点形成部分を除きダイアフラム3上に形成
された上流側サーモパイル8と、出力端子9A、9Bを
有し、上流側サーモパイル8から出力される第2温度検
出信号を出力するための第2出力配線9と、を備えて構
成されている。 【0006】図2にサーモパイルの拡大天面図(図2
(a))及び断面図(図2(b))を示す。この場合に
おいて、下流側サーモパイル5及び上流側サーモパイル
8は同様な構成であるので、下流側サーモパイル5につ
いて説明する。下流側サーモパイル5を構成する熱電対
は、p++−Si及びアルミニウムにより構成され、図2
(b)に示すように、下流側サーモパイル5の冷接点5
Aは、Si基板2(厚さ約400μm)のダイアフラム
3を形成していない部分に設けられ、下流側サーモパイ
ル5の温接点5BはSiO2層及びSi34層から構成
されるダイアフラム3上に設けられている。 【0007】本下流側サーモパイル5によれば、流速範
囲0.01m/sec〜3m/secで数10mVの出
力電圧が得られるため大きな増幅を必要とせず、信号処
理が可能となる。ここで図3を参照してサーモパイルの
形成工程について説明する。 【0008】まず、図3(a)に示すように、Si基板
2の両面の表面を酸化することにより、SiO2層をS
i基板2の両面に形成する。次に図3(b)に示すよう
に、SiO2層をフォトリソグラフィによりエッチング
し、Si基板の上面(図中、上側)に窓を開け、p型不
純物であるホウ素(B;Boron)を高濃度に拡散し、p
++−Si層10を形成する。そして、p++−Si層10
を形成した後、表面のSiO2層を除去する。 【0009】つづいて、図3(c)に示すように、Si
基板(p++−Si層10を含む。)2の両面の表面を酸
化することにより、再びSiO2層をSi基板2の両面
に形成する。 【0010】そして、Si基板2の両面にSi34層を
蒸着により形成し、Si34層を覆うべく表面を酸化す
ることによりSiO2層を形成する。この結果、Si基
板2の両面にSiO2/Si34/SiO2層11が形成
されることとなる。 【0011】次にホトレジスト膜を形成し、上面は配線
用コンタクトホールに対応するマスクで露光を行ない、
図3(d)に示すように、SiO2/Si34/SiO2
層11を除去し、コンタクトホール12を形成する。一
方、下面はダイアフラムに対応するマスクで露光を行な
い、ダイアフラム相当部分のSiO2/Si34/Si
2層11を除去する。 【0012】つづいて図3(e)に示すように、配線用
の導電性物質であるアルミニウム薄膜(Al薄膜)13
を真空蒸着法により形成し、フォトリソグラフィにより
配線パターン部分だけを残し、不要なAl薄膜をエッチ
ングにより除去し、焼成(シンタリング)する。 【0013】次に図3(f)に示すように、保護用のS
iO2層14を蒸着により形成し、フォトリソグラフィ
によりボンディングパッド位置相当部分に窓を開け、S
iO 2層を除去することによりボンディングパッド15
を形成する。 【0014】つづいて、図3(g)に示すように、Si
基板2をSiO2/Si34/SiO2層11をマスクと
して異方性エッチングし、凹部を形成することによりダ
イアフラム3を形成する。以上の工程により、下流側サ
ーモパイル5及び上流側サーモパイル8が形成されるこ
ととなる。 【0015】上記工程中SiO2/Si34/SiO2
11をマスクとしてSi基板2をエッチングする際に
は、p++−Siのエッチング速度が、ボロン拡散をおこ
なっていないシリコンのエッチング速度に比して1/1
00程度であると云うことを利用している。しかしなが
らp++−Siが全くエッチング液に溶解しないと云うも
のではなく、さらに、ボロンの高濃度拡散後に二酸化ケ
イ素膜を成膜したp++−Si表面は比較的エッチング速
度が高く、長時間のエッチング処理により溶解してしま
い、電気抵抗の極端な上昇、あるいは、接点での導通が
断たれるなどの問題が生じた。 【0016】このような問題に対して、本発明者等は、
リアクティブイオンエッチング装置(RIE)を用いて
垂直方向にシリコンをエッチングして、SiO2層など
のエッチングに用いられるSiエッチング液に対して選
択性の高い膜を成膜することでp++−Siの溶解を防ぐ
と云う技術を過去に提案した。 【0017】この技術について図4を用いて説明する。
図4(a)はサーモパイルを示す図であり、この図4
(a)の直線AAでの断面の形成過程を図4(b)〜図
4(h)に示した。 【0018】図4(b)に示すようにSi基板2にp型
不純物であるホウ素をイオン注入等により拡散させ、p
++−Si層10を形成する。次いでフォトリソグラフィ
法によりp++−Si層10上に開口部を有するレジスト
層を形成した(図4(c)参照)。次いで、p++−Si
層10のこの開口部に相当する部分をリアクティブイオ
ンエッチング法によりエッチングする。 【0019】レジスト層を除去した後、熱処理等により
両面にSi02層を形成し、Si02層の上にCVD法等
によりSi34層を形成する(以下、これら2層を併せ
てSi34/Si02層11とも云う)。 【0020】その後、レジスト層を形成して、Si34
/Si02層のうち除去する部分以外をマスクし、露光
を行う。その結果、図4(f)に示すようにSi34
Si02層のうち不要な部分が除去される。 【0021】そして、図4(g)に示すように配線用の
導電性物質であるアルミニウム(あるいは白金)薄膜1
3を真空蒸着等により形成し、フォトリソグラフィ法と
エッチングとにより、配線部分だけを残し、不要なアル
ミニウム薄膜を除去する。最後に、Si基板の2の下側
に足して、異方エッチングを行い、凹部を形成すること
によりダイアフラム3を形成する。 【0022】しかし、このような製造方法において、リ
アクティブイオンエッチングではウェハ面内のエッチン
グ速度のばらつきがあり、その結果、配線抵抗やセンサ
の熱容量がウェハ面内でばらつく原因となる。 【0023】 【発明が解決しようとする課題】本発明は、上記した従
来の問題点を改善する、すなわち、シリコンをエッチン
グする際のp++−Siの溶解を防止し、かつ、製造が容
易なサーモパイルの製造方法を提供することを目的とす
る。 【0024】 【課題を解決するための手段】本発明のサーモパイルの
製造方法は上記課題を解決するため、請求項1に記載の
通り、シリコン基板にダイアフラム部と、該ダイアフラ
ム部に不純物拡散Siと導電性物質とからなるサーモパ
イルとを形成するサーモパイルの製造方法において、シ
リコン基板上にSiO2層を形成後、不純物拡散を行う
部分のSiO2層を除去し、酸素雰囲気中で不純物を拡
散して所望のパターンで不純物拡散Si層と、さらに基
板表面全体に不純物を含有するSiO2層とを形成し、
次いで該不純物を含有するSiO2層上にSi34層等
を形成したのち、サーモパイルの接点形成部及びダイア
フラム穴部形成部分の不純物を含有するSiO2層とS
34層等を除去した後、導電性物質層を設けてサーモ
パイルを形成し、その後シリコンエッチングを行ってダ
イアフラム部を形成するサーモパイルの製造方法であ
る。 【0025】 【発明の実施の形態】本発明のサーモパイルの製造方法
において、不純物拡散に先立ってシリコン基板における
不純物拡散が不要な部分を予め酸化してSiO2とする
ことが必要である。このような、SiO2からなるマス
ク層を形成することにより、不純物の必要箇所への拡散
が容易になる。 【0026】不純物拡散は酸素がある雰囲気(酸素雰囲
気)で行うことが必要である。この雰囲気中の酸素によ
り、不純物が拡散した部分にもその表面にSiO2層が
形成される。拡散する不純物としては、ホウ素などが挙
げられる。 【0027】従来技術において、ホウ素を高濃度に拡散
したシリコンからなるp++−Si層上にSiO2層を形
成していた。このとき、p++−Si層の表面のホウ素濃
度が低下して、この部分がシリコンエッチングの際に、
同時にエッチングされていた。 【0028】しかし、本発明においては上記のようにp
++−Si層の形成時に、ボロンSiO2層が形成された
部分も含め、基板の表面全体にボロンSiO2層が形成
されてp++−Si層のホウ素濃度の低下が防止され、結
果としてSi層のエッチングの際のp++−Si層への影
響が防止される。 【0029】以下、本発明のサーモパイルの製造方法の
一例について、モデル図を用いて説明する。図5(a)
は本発明により作製されるサーモパイルであり、図中A
Aにおける断面についての製造過程をモデル的に図5
(b)〜図5(g)に示す。 【0030】まず、Si基板(シリコン基板)2におい
て酸化雰囲気で加熱して、SiO2(二酸化ケイ素)層
を設け(図4(b)参照)、その後、不純物拡散が不要
な部分のSiO2層を除去する。 【0031】次いで、酸素雰囲気中で、Si基板に不純
物であるホウ素を拡散して所望のパターンで不純物拡散
Si層、すなわち、ホウ素を高濃度に拡散したシリコン
からなるp++−Si層を設ける。このとき、上記で作製
されたSiO2層にはホウ素が拡散してボロンSiO2
となる。 【0032】また、一方、p++−Si層の表面は雰囲気
中の酸素により酸化され、SiO2層が形成されると共
に、このSiO2層にもホウ素が拡散してボロンSiO2
層となり、基板表面全体に不純物であるホウ素を含有す
るSiO2層(ボロンSiO2層)が形成される(図5
(c)参照)。 【0033】次いでこのボロンSiO2層上にSi34
層等をCVD法などにより形成する(図5(d)参
照)。その後、ホトレジスト膜(図示しない)を形成
し、上面は配線用コンタクトホールに対応する部分のみ
マスクを用いて露光を行ない、また、下面はダイアフラ
ムに対応する部分のみマスクを用いて露光を行なって、
これらコンタクトホール12及びダイアフラム形成部分
のSi34/SiO2層11を除去する。 【0034】さらに、アルミニウム、白金などの金属、
または、各種合金などからなり、薄膜配線である導電性
物質層を設けて、p++−Si層と導電性物質とからなる
熱電対を複数備えたサーモパイルを形成し、次いで、ヒ
ドラジン、テトラメチルアンモニウムハイドライド(T
MAH)、水酸化カリウムなどを用いて異方シリコンエ
ッチングを行い、サーモパイル裏面のSi層を除去して
ダイアフラム部を形成する。このエッチングの際、p++
−Si層ではホウ素濃度が低下している箇所がないた
め、エッチングの影響が極めて少ない。 【0035】以上のようなサーモパイルの製造方法によ
り、 p++−Si層を過剰にエッチングするおそれがなくな
り、サーモパイルを精度良く形成することができる。 製造歩留まりの向上、及び、抵抗値のばらつきの抑制
が可能となる。 過剰にエッチングが進行しないため、シリコンエッチ
ングの処理時間の管理が容易であり、得られた製品の信
頼性が極めて高い。 工程が少なく、作製時間の短縮化、コスト削減が可能
となる。 リアクティブイオンエッチングが不要であるため、設
備費を下げることが容易となるとともに、リアクティブ
イオンエッチングの条件出しが不要となる。 等の効果が得られる。 【0036】 【発明の効果】本発明のサーモパイルの製造方法は、p
++−Si層を過剰にエッチングするおそれがなく、精度
が良好で、信頼性が高く、エッチング処理でも工程が少
なくコスト削減が可能など、数多くの効果が得られる優
れたサーモパイルの製造方法である。
DETAILED DESCRIPTION OF THE INVENTION [0001] TECHNICAL FIELD The present invention relates to a thermopile manufacturing method.
Manufacturing technology. [0002] 2. Description of the Related Art Thermopile comprising a plurality of thermocouple elements
In addition to the contact / non-contact temperature detection field,
Used for outing. As such an example, the inventor
Proposal of thermopile type flow velocity sensor (Japanese Unexamined Patent Publication No. 9-2286)
No. 20). [0003] This thermopile type flow velocity sensor is temperature compensated.
Accurate flow rate without the need for external circuits such as circuits
An excellent flow rate sensor that has the effect of being able to calculate
It is a message. The thermopile of the thermopile type flow rate sensor
Il diffused boron into silicon (“p”)++
-Si ") and aluminum
Has a thermocouple. That is, the drawing of this flow sensor is shown in FIG.
It will be described using FIG. The flow rate sensor indicated by reference numeral 1 in FIG.
A silicon substrate (Si substrate) 2 as a support substrate
And a silicon dioxide layer (SiOTwoLayer) and trisilicon tetranitride
Layer (SiThreeN FourLayer)
Of the diaphragm 3 and the fin formed on the diaphragm 3
Micro heater 4 as a heater and micro heater 4
Downstream side, above the diaphragm 3 except for the cold junction forming part
And a power supply terminal 6A,
6B for supplying a drive current to the micro heater 4
Power supply wiring 6 and output terminals 7A and 7B.
-Output the first temperature detection signal output from the mopile 5
Output wiring 7 and the upstream side of the micro heater 4
Formed on the diaphragm 3 except for the cold junction forming portion
The upstream thermopile 8 and the output terminals 9A and 9B
A second temperature detection output from the upstream thermopile 8
A second output wiring 9 for outputting an output signal.
Has been established. FIG. 2 shows an enlarged top view of the thermopile (FIG. 2).
(A)) and a sectional view (FIG. 2 (b)). In this case
The downstream thermopile 5 and the upstream thermopile
8 has the same configuration, so that the downstream thermopile 5
Will be described. Thermocouple constituting downstream thermopile 5
Is p++-Si and aluminum, FIG.
As shown in (b), the cold junction 5 of the downstream thermopile 5
A is a diaphragm of Si substrate 2 (about 400 μm thick)
3 is provided in a portion where no thermopies are formed.
The hot junction 5B of the nozzle 5 is made of SiOTwoLayer and SiThreeNFourComposed of layers
It is provided on the diaphragm 3 to be formed. According to the downstream thermopile 5, the flow velocity range
Output several tens of mV in a range of 0.01 m / sec to 3 m / sec
Since a large voltage is obtained, large amplification is not required and signal processing is performed.
Management becomes possible. Here, referring to FIG.
The formation process will be described. [0008] First, as shown in FIG.
By oxidizing both surfaces of SiO2, SiO 2TwoLayer S
It is formed on both sides of the i-substrate 2. Next, as shown in FIG.
In addition, SiOTwoLayer etched by photolithography
Then, open a window on the upper surface (upper side in the figure) of the Si substrate,
Boron (B), which is a pure substance, is diffused at a high concentration and p
++-Forming a Si layer 10; And p++-Si layer 10
After the formation ofTwoRemove the layer. [0009] Subsequently, as shown in FIG.
Substrate (p++-Si layer 10 is included. 2) Acid on both surfaces
To form SiO 2 again.TwoLayers on both sides of Si substrate 2
Formed. [0010] Then, on both surfaces of the Si substrate 2, SiThreeNFourLayers
Formed by evaporation, SiThreeNFourOxidize the surface to cover the layer
SiOTwoForm a layer. As a result, the Si-based
SiO 2 on both sides of plate 2Two/ SiThreeNFour/ SiOTwoLayer 11 is formed
Will be done. Next, a photoresist film is formed, and the upper surface is
Exposure with a mask corresponding to the contact hole for
As shown in FIG.Two/ SiThreeNFour/ SiOTwo
The layer 11 is removed, and a contact hole 12 is formed. one
The lower surface is exposed with a mask corresponding to the diaphragm.
No, SiO equivalent to the diaphragmTwo/ SiThreeNFour/ Si
OTwoLayer 11 is removed. Subsequently, as shown in FIG.
Thin film (Al thin film) 13 which is a conductive substance of
Is formed by vacuum evaporation and
Unnecessary Al thin film is etched leaving only the wiring pattern
And sintering. Next, as shown in FIG.
iOTwoLayer 14 is formed by vapor deposition and photolithography
To open a window at the position corresponding to the bonding pad position.
iO TwoThe bonding pad 15 is removed by removing the layer.
To form Subsequently, as shown in FIG.
Substrate 2 is made of SiOTwo/ SiThreeNFour/ SiOTwoLayer 11 with mask
And anisotropically etched to form recesses.
The ear flam 3 is formed. Through the above steps, the downstream side
That the mopile 5 and the upstream thermopile 8 are formed.
And In the above process, SiOTwo/ SiThreeNFour/ SiOTwolayer
When etching the Si substrate 2 using 11 as a mask
Is p++-Si etching rate causes boron diffusion.
1/1 compared to the etching rate of unformed silicon
The fact that it is about 00 is used. But
Ra p++-Si does not dissolve in etchant at all
Instead, after the high concentration diffusion of boron,
P with an iodine film formed++-Si surface relatively etching speed
High degree of dissolution due to prolonged etching
Extremely high electrical resistance or continuity at the contacts
Problems such as being cut off occurred. To solve such a problem, the present inventors have
Using Reactive Ion Etching Equipment (RIE)
The silicon is etched vertically and SiOTwoLayers
For Si etchant used for etching
By forming a highly selective film, p++-Prevents dissolution of Si
The technology was proposed in the past. This technique will be described with reference to FIG.
FIG. 4A is a view showing a thermopile, and FIG.
FIGS. 4B to 4C show the process of forming a cross section along the line AA in FIG.
4 (h). As shown in FIG. 4B, a p-type
The impurity boron is diffused by ion implantation or the like, and p
++-Forming a Si layer 10; Then photolithography
By law++Resist having opening on Si layer 10
A layer was formed (see FIG. 4C). Then p++-Si
The portion of layer 10 corresponding to this opening is
Etching is performed by an etching method. After removing the resist layer, heat treatment or the like is performed.
Si0 on both sidesTwoForming a layer,TwoCVD method on the layer
By SiThreeNFourForming a layer (hereinafter, these two layers are combined)
SiThreeNFour/ Si0TwoLayer 11). Thereafter, a resist layer is formed, and SiThreeNFour
/ Si0TwoMask and expose the part of the layer other than the part to be removed
I do. As a result, as shown in FIG.ThreeNFour/
Si0TwoUnwanted portions of the layer are removed. Then, as shown in FIG.
Aluminum (or platinum) thin film 1 which is a conductive substance
3 is formed by vacuum deposition or the like,
By etching, only the wiring part is left, and unnecessary
Remove the minium thin film. Finally, the lower side of 2 of the Si substrate
To form recesses by performing anisotropic etching
To form the diaphragm 3. However, in such a manufacturing method,
In active ion etching, etchant in wafer surface
There is a variation in the switching speed, resulting in wiring resistance and sensor
Causes a variation in the heat capacity of the wafer. [0023] SUMMARY OF THE INVENTION The present invention relates to the above-described configuration.
To improve the problem of the future, ie etch silicon
P when doing++-Prevents dissolution of Si
The purpose is to provide an easy thermopile manufacturing method.
You. [0024] According to the present invention, there is provided a thermopile comprising:
In order to solve the above problem, a manufacturing method according to claim 1
As shown in FIG.
The thermopa made of impurity-diffused Si and conductive material
In the method for producing a thermopile for forming
SiO on recon substrateTwoAfter layer formation, impurity diffusionI do
Partial SiOTwoRemove layer and expand impurities in oxygen atmosphere
Scattered impurity diffusion Si layer in a desired pattern
SiO containing impurities on the entire plate surfaceTwoForming a layer and
Then, the SiO containing the impurityTwoSi on the layerThreeNFourLayers
After forming the contact, the contact forming part of the thermopile and the die
SiO containing impurities in the portion where flam holes are formedTwoLayer and S
iThreeNFourAfter removing the layers, a conductive material layer is
A pile is formed and then silicon etching is performed.
A method for manufacturing a thermopile forming an ear flam portion.
You. [0025] DETAILED DESCRIPTION OF THE INVENTION A method for manufacturing a thermopile according to the present invention.
In the silicon substrate prior to the impurity diffusion
The parts that do not require impurity diffusion are oxidized in advanceTwoTo be
It is necessary. Such SiOTwoTrout consisting of
Diffusion of impurities to necessary parts
Becomes easier. The impurity diffusion is performed in an atmosphere containing oxygen (oxygen atmosphere).
Qi). Due to the oxygen in this atmosphere
In the area where impurities are diffused, SiOTwoLayer
It is formed. Boron is an example of an impurity to diffuse.
I can do it. In the prior art, boron is diffused to a high concentration
Made of silicon++-Si on the Si layerTwoShape layers
Had been done. At this time, p++-Boron concentration on the surface of the Si layer
The degree decreases, and this part is etched during silicon etching,
It was etched at the same time. However, in the present invention, p
++At the time of forming the Si layer;TwoLayer formed
Boron SiOTwoLayer formed
Being p++-A decrease in the boron concentration of the Si layer is prevented,
As a result, p during etching of the Si layer++-Shadow on Si layer
The sound is prevented. Hereinafter, the method for producing the thermopile of the present invention will be described.
An example will be described using a model diagram. FIG. 5 (a)
Is a thermopile produced according to the present invention.
FIG. 5 schematically illustrates the manufacturing process for the cross section in FIG.
(B) to FIG. 5 (g). First, a Si substrate (silicon substrate) 2
Heating in an oxidizing atmosphere,Two(Silicon dioxide) layer
(See FIG. 4B), after which impurity diffusion is unnecessary
Part of SiOTwoRemove the layer. Next, in an oxygen atmosphere, the Si substrate is
Diffuses boron in the desired pattern by diffusing boron
Si layer, that is, silicon with a high concentration of boron
P++Providing a -Si layer; At this time, made above
SiOTwoBoron diffuses into the layer and boron SiOTwolayer
Becomes On the other hand, p++-Atmosphere on the surface of the Si layer
Oxidized by oxygen in theTwoOnce the layer is formed
In addition, this SiOTwoBoron diffuses into the layer and boron SiOTwo
Layer and contains boron as an impurity on the entire substrate surface.
SiOTwoLayer (boron SiOTwoLayer) is formed (FIG. 5).
(C)). Next, the boron SiOTwoSi on the layerThreeNFour
The layers and the like are formed by a CVD method or the like (see FIG. 5D).
See). After that, a photoresist film (not shown) is formed.
And the upper surface is only the part corresponding to the wiring contact hole
Exposure is performed using a mask.
Exposure is performed using only the mask corresponding to the
These contact hole 12 and diaphragm forming portion
SiThreeNFour/ SiOTwoLayer 11 is removed. Further, metals such as aluminum and platinum;
Or, conductive materials that are made of various alloys and are thin film wiring
By providing a material layer, p++-Consists of Si layer and conductive material
Form a thermopile with multiple thermocouples and then heat
Drazine, tetramethylammonium hydride (T
MAH), potassium hydroxide, etc.
To remove the Si layer on the back of the thermopile.
A diaphragm is formed. During this etching, p++
-There was no portion where the boron concentration was reduced in the -Si layer
Therefore, the influence of etching is extremely small. According to the method for producing a thermopile described above,
And p++-Elimination of excessive etching of the Si layer
Therefore, the thermopile can be formed with high accuracy. Improvement of manufacturing yield and suppression of variation in resistance value
Becomes possible. Silicon etching does not proceed excessively
It is easy to manage the processing time of
Very reliable. Fewer processes, shorter production time and reduced cost
Becomes Since reactive ion etching is not required,
It is easy to reduce capital expenses and reactive
It is not necessary to determine the conditions for ion etching. And the like. [0036] According to the method for producing a thermopile of the present invention, p
++-Accuracy without excessive etching of Si layer
Good reliability, high reliability
Cost savings and many other benefits.
This is a method for producing a thermopile.

【図面の簡単な説明】 【図1】サーモパイルを用いる流速センサの一例を示す
図である。 【図2】(a) サーモパイルの拡大天面図を示す図で
ある。 (b) サーモパイルの断面図を示す図である。 【図3】従来技術に係るサーモパイルの製造方法を示す
モデル図である。 (a)〜(g) 製造の各工程を示すモデル図である。 【図4】従来技術に係るサーモパイルの製造方法を示す
モデル図である。 (a)サーモパイルを示す拡大天面図である。 (b)〜(h) (a)のAAにおける断面部の製造過
程を示すモデル図である。 【図5】本発明に係るサーモパイルの製造方法を示すモ
デル図である。 (a)サーモパイルを示す拡大天面図である。 (b)〜(g) (a)のAAにおける断面部の製造過
程を示すモデル図である。 【符号の説明】 1 流速センサ 2 Si基板 3 ダイアフラム 4 マイクロヒータ 5 下流側サーモパイル 5A 冷接点 5B 温接点 6 電源配線 7 第1出力配線 8 上流側サーモパイル 9 第2出力配線 10 p++−Si層 11 (SiO2/)Si34/SiO2層 12 コンタクトホール 13 Al等導電性物質 14 SiO2層 15 ボンディングパッド 16 レジスト
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing an example of a flow sensor using a thermopile. FIG. 2A is an enlarged top view of a thermopile. (B) It is a figure showing the sectional view of a thermopile. FIG. 3 is a model diagram showing a method for manufacturing a thermopile according to the related art. (A)-(g) It is a model figure which shows each process of manufacture. FIG. 4 is a model diagram showing a method for manufacturing a thermopile according to the related art. (A) It is an enlarged top view which shows a thermopile. (B)-(h) It is a model figure which shows the manufacturing process of the cross section in AA of (a). FIG. 5 is a model diagram showing a method for manufacturing a thermopile according to the present invention. (A) It is an enlarged top view which shows a thermopile. It is a model figure showing a manufacturing process of a section in AA of (b)-(g) (a). [Description of Signs] 1 Flow velocity sensor 2 Si substrate 3 Diaphragm 4 Micro heater 5 Downstream thermopile 5A Cold junction 5B Hot junction 6 Power supply wiring 7 First output wiring 8 Upstream thermopile 9 Second output wiring 10 p ++-Si layer 11 ( SiO 2 /) Si 3 N 4 / SiO 2 layer 12 Contact hole 13 Conductive substance such as Al 14 SiO 2 layer 15 Bonding pad 16 Resist

Claims (1)

(57)【特許請求の範囲】 【請求項1】 シリコン基板にダイアフラム部と、該ダ
イアフラム部に不純物拡散Siと導電性物質とからなる
サーモパイルとを形成するサーモパイルの製造方法にお
いて、シリコン基板上にSiO2層を形成後、不純物拡
を行う部分のSiO2層を除去し、酸素雰囲気中で不
純物を拡散して所望のパターンで不純物拡散Si層と、
さらに基板表面全体に不純物を含有するSiO2層とを
形成し、 次いで該不純物を含有するSiO2層上にSi34層等
を形成したのち、サーモパイルの接点形成部及びダイア
フラム穴部形成部分の不純物を含有するSiO2層とS
34層等を除去した後、導電性物質層を設けてサーモ
パイルを形成し、 その後シリコンエッチングを行ってダイアフラム部を形
成することを特徴とするサーモパイルの製造方法。
(1) A method of manufacturing a thermopile comprising: forming a diaphragm portion on a silicon substrate; and a thermopile made of impurity-diffused Si and a conductive material on the diaphragm portion. after forming the SiO 2 layer, to remove the SiO 2 layer part for the impurity diffusion, and the impurity diffusion Si layer in a desired pattern by diffusing impurities in an oxygen atmosphere,
Further, an SiO 2 layer containing impurities is formed on the entire surface of the substrate, and then a Si 3 N 4 layer or the like is formed on the SiO 2 layer containing the impurities, and then a contact forming portion and a diaphragm hole forming portion of a thermopile are formed. SiO 2 layer containing impurities of
A method for manufacturing a thermopile, comprising: forming a thermopile by providing a conductive material layer after removing an i 3 N 4 layer and the like; and performing silicon etching to form a diaphragm portion.
JP22077599A 1999-08-04 1999-08-04 Thermopile manufacturing method Expired - Fee Related JP3503882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22077599A JP3503882B2 (en) 1999-08-04 1999-08-04 Thermopile manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22077599A JP3503882B2 (en) 1999-08-04 1999-08-04 Thermopile manufacturing method

Publications (2)

Publication Number Publication Date
JP2001044522A JP2001044522A (en) 2001-02-16
JP3503882B2 true JP3503882B2 (en) 2004-03-08

Family

ID=16756380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22077599A Expired - Fee Related JP3503882B2 (en) 1999-08-04 1999-08-04 Thermopile manufacturing method

Country Status (1)

Country Link
JP (1) JP3503882B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006215330A (en) * 2005-02-04 2006-08-17 Yazaki Corp Semiconductor device manufacturing method and semiconductor device manufactured by the manufacturing method
JP7428186B2 (en) 2019-07-05 2024-02-06 住友電気工業株式会社 light sensor

Also Published As

Publication number Publication date
JP2001044522A (en) 2001-02-16

Similar Documents

Publication Publication Date Title
JPS63193562A (en) Manufacture of bipolar transistor
JP3503882B2 (en) Thermopile manufacturing method
JPS6336564A (en) Manufacture of semiconductor device
JPS6150371A (en) Semiconductor memory device and manufacture thereof
JPH023238A (en) Manufacture of thin film bipolar transistor
WO1998056036A1 (en) Semiconductor device and method of anodization for the semiconductor device
JP2943855B2 (en) Method for manufacturing semiconductor device
JP3104335B2 (en) Method for manufacturing semiconductor device
JPS63119533A (en) Manufacture of semiconductor device
JPH0320086A (en) Manufacture of semiconductor storage device
JPS5854663A (en) Manufacturing method of semiconductor device
JPS59177941A (en) Manufacture of element isolation region
JPS61240656A (en) Manufacture of semiconductor device
JPH04162631A (en) Manufacture of semiconductor device
JPS6263435A (en) Manufacture of semiconductor device
JPS58103170A (en) Manufacture of semiconductor device
JPH10274581A (en) Semiconductor pressure sensor chip and manufacture thereof
JPH01280352A (en) Manufacture of semiconductor device
JPS60249364A (en) Manufacture of semiconductor device
JPS61137346A (en) Manufacture of semiconductor device
JPH02275639A (en) Manufacturing method of semiconductor device
JPS5994852A (en) Manufacturing method of semiconductor device
JPH09232245A (en) Method for manufacturing semiconductor device
JPS63107020A (en) Manufacture of semiconductor device
JPS6229915B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20031205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees