JP3505380B2 - 整流回路 - Google Patents
整流回路Info
- Publication number
- JP3505380B2 JP3505380B2 JP05153598A JP5153598A JP3505380B2 JP 3505380 B2 JP3505380 B2 JP 3505380B2 JP 05153598 A JP05153598 A JP 05153598A JP 5153598 A JP5153598 A JP 5153598A JP 3505380 B2 JP3505380 B2 JP 3505380B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- rectifier circuit
- potential
- schottky diode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、交流信号を直流信
号に変換する整流回路に関し、特に、整流素子としてＭ
ＯＳＦＥＴを用いた整流回路に関する。
号に変換する整流回路に関し、特に、整流素子としてＭ
ＯＳＦＥＴを用いた整流回路に関する。
【０００２】
【従来の技術】一般的な整流回路に用いる整流素子とし
てはダイオードが知られている。しかしながら、整流回
路を他の半導体回路と同一基板内に形成する場合には、
作り込みの容易さから同時に形成されるトランジスタを
整流素子として用いることがある。
てはダイオードが知られている。しかしながら、整流回
路を他の半導体回路と同一基板内に形成する場合には、
作り込みの容易さから同時に形成されるトランジスタを
整流素子として用いることがある。
【０００３】特に、近年急速に発達してきた非接触型の
ＩＣカードでは、内部電力を賄うために、アンテナコイ
ルで受信した電磁波を整流するための整流素子として、
ＭＯＳＦＥＴをダイオード接続して用いている。図９に
このＭＯＳＦＥＴをダイオード接続して構成した整流回
路の例を示す。
ＩＣカードでは、内部電力を賄うために、アンテナコイ
ルで受信した電磁波を整流するための整流素子として、
ＭＯＳＦＥＴをダイオード接続して用いている。図９に
このＭＯＳＦＥＴをダイオード接続して構成した整流回
路の例を示す。
【０００４】図９において、整流素子である４個のｎチ
ャネルトランジスタＴｒ４１〜４４のうち、トランジス
タＴｒ４１及びＴｒ４４は、そのドレインが入力端子Ｐ
１に接続されており、トランジスタＴｒ４１のソースは
出力端子Ｏ１に、トランジスタＴｒ４４のソースは出力
端子Ｏ２に夫々接続されている。また、トランジスタＴ
ｒ４１のゲートはドレインに接続され、トランジスタＴ
ｒ４４のゲートはソースに接続されている。
ャネルトランジスタＴｒ４１〜４４のうち、トランジス
タＴｒ４１及びＴｒ４４は、そのドレインが入力端子Ｐ
１に接続されており、トランジスタＴｒ４１のソースは
出力端子Ｏ１に、トランジスタＴｒ４４のソースは出力
端子Ｏ２に夫々接続されている。また、トランジスタＴ
ｒ４１のゲートはドレインに接続され、トランジスタＴ
ｒ４４のゲートはソースに接続されている。
【０００５】一方、トランジスタＴｒ４２及びＴｒ４３
は、そのソースが共に入力端子Ｐ２に接続され、トラン
ジスタＴｒ４２のドレインが出力端子Ｏ１に、トランジ
スタＴｒ４３のドレインが出力端子Ｏ２に夫々接続され
ている。また、出力端子Ｏ１とＯ２との間には平滑回路
を構成するコンデンサーＣが接続されている。また、ト
ランジスタＴｒ４２のゲートはソースに接続され、トラ
ンジスタＴｒ４４のゲートはドレインに接続されてい
る。
は、そのソースが共に入力端子Ｐ２に接続され、トラン
ジスタＴｒ４２のドレインが出力端子Ｏ１に、トランジ
スタＴｒ４３のドレインが出力端子Ｏ２に夫々接続され
ている。また、出力端子Ｏ１とＯ２との間には平滑回路
を構成するコンデンサーＣが接続されている。また、ト
ランジスタＴｒ４２のゲートはソースに接続され、トラ
ンジスタＴｒ４４のゲートはドレインに接続されてい
る。
【０００６】上記整流回路は、入力端子Ｐ１のほうが入
力端子Ｐ２より高電位の場合、入力端子Ｐ１からトラン
ジスタＴｒ４１、コンデンサーＣ及びトランジスタＴｒ
４３を通って入力端子Ｐ２に戻るルートで電流が流れ、
コンデンサーＣに蓄積された電荷に対応した電圧が出力
端子Ｏ１、Ｏ２より整流電圧として取り出される。
力端子Ｐ２より高電位の場合、入力端子Ｐ１からトラン
ジスタＴｒ４１、コンデンサーＣ及びトランジスタＴｒ
４３を通って入力端子Ｐ２に戻るルートで電流が流れ、
コンデンサーＣに蓄積された電荷に対応した電圧が出力
端子Ｏ１、Ｏ２より整流電圧として取り出される。
【０００７】一方、入力端子Ｐ２のほうが入力端子Ｐ１
より高電位の場合、入力端子Ｐ２からトランジスタＴｒ
４２、コンデンサーＣ及びトランジスタＴｒ４４を通っ
て入力端子Ｐ１に戻るルートで電流が流れ、出力端子Ｏ
１、Ｏ２より整流電圧が取り出される。上記整流回路で
の整流効率は、主として、トランジスタＴｒ４１〜Ｔｒ
４４での電圧降下に依存している。
より高電位の場合、入力端子Ｐ２からトランジスタＴｒ
４２、コンデンサーＣ及びトランジスタＴｒ４４を通っ
て入力端子Ｐ１に戻るルートで電流が流れ、出力端子Ｏ
１、Ｏ２より整流電圧が取り出される。上記整流回路で
の整流効率は、主として、トランジスタＴｒ４１〜Ｔｒ
４４での電圧降下に依存している。
【０００８】したがって、トランジスタＴｒ４１〜Ｔｒ
４４の駆動能力が十分あり、且つ線形領域で動作させて
いる場合においては、トランジスタＴｒ４１〜Ｔｒ４４
での電圧降下はしきい値電圧に近似できるため、しきい
値電圧が小さい程整流効率よく電圧を取り出せることに
なる。
４４の駆動能力が十分あり、且つ線形領域で動作させて
いる場合においては、トランジスタＴｒ４１〜Ｔｒ４４
での電圧降下はしきい値電圧に近似できるため、しきい
値電圧が小さい程整流効率よく電圧を取り出せることに
なる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
整流回路では、例えば整流素子としてトランジスタＴｒ
４１に着目すると、そのソースが出力端子Ｏ１に接続さ
れているのでソース電位が基準電位（Ｐウェル電位）よ
り高くなり、バックバイアス効果が生じてトランジスタ
Ｔｒ４１のしきい値電圧が上昇し、整流効率が悪化して
しまう。
整流回路では、例えば整流素子としてトランジスタＴｒ
４１に着目すると、そのソースが出力端子Ｏ１に接続さ
れているのでソース電位が基準電位（Ｐウェル電位）よ
り高くなり、バックバイアス効果が生じてトランジスタ
Ｔｒ４１のしきい値電圧が上昇し、整流効率が悪化して
しまう。
【００１０】また、バックバイアス効果を防ぐために、
トランジスタＴｒ４１の代わりに図１０に示すような、
ソースからＰウェルにバックバイアス電圧を供給するよ
うに構成されたトランジスタＴｒ４５を整流素子として
用いた場合、入力端子Ｐ１の電位が出力端子Ｏ１の電位
を下回ると、Ｐウェルの電位がドレイン電位より上回る
ためにＰウェルとドレインの間の寄生ダイオードＤ５が
ＯＮし、平滑コンデンサーＣに蓄積されていた電荷がこ
のダイオードＤ５を通じてリークする。この結果、リー
ク分の電圧降下が生じて出力電圧が低下し、結果として
整流効率が悪くなってしまう。
トランジスタＴｒ４１の代わりに図１０に示すような、
ソースからＰウェルにバックバイアス電圧を供給するよ
うに構成されたトランジスタＴｒ４５を整流素子として
用いた場合、入力端子Ｐ１の電位が出力端子Ｏ１の電位
を下回ると、Ｐウェルの電位がドレイン電位より上回る
ためにＰウェルとドレインの間の寄生ダイオードＤ５が
ＯＮし、平滑コンデンサーＣに蓄積されていた電荷がこ
のダイオードＤ５を通じてリークする。この結果、リー
ク分の電圧降下が生じて出力電圧が低下し、結果として
整流効率が悪くなってしまう。
【００１１】一方、ＩＣカードの内蔵ＩＣに電力を供給
する場合、非常に微少な交流電流を整流する必要がある
ために、高い整流効率が要求される。よって、このよう
な整流方法をＩＣカードの内蔵ＩＣに電力を供給する方
法として用いた場合、上記しきい値電圧の上昇や寄生ダ
イオードからのリークによる電圧降下が整流効率を悪化
させ、内蔵ＩＣに十分な電力を供給できないという問題
点があった。
する場合、非常に微少な交流電流を整流する必要がある
ために、高い整流効率が要求される。よって、このよう
な整流方法をＩＣカードの内蔵ＩＣに電力を供給する方
法として用いた場合、上記しきい値電圧の上昇や寄生ダ
イオードからのリークによる電圧降下が整流効率を悪化
させ、内蔵ＩＣに十分な電力を供給できないという問題
点があった。
【００１２】そこで、本発明の目的は、整流素子として
ＭＯＳＦＥＴを用いた場合にもトランジスタでの電圧降
下を抑制し、整流効率の低下を防止する整流回路を提供
することである。
ＭＯＳＦＥＴを用いた場合にもトランジスタでの電圧降
下を抑制し、整流効率の低下を防止する整流回路を提供
することである。
【００１３】
【課題を解決するための手段】本発明の整流回路は、ソ
ースが入力端子に接続され、ドレイン及びゲートが出力
端子に接続されたｐチャネルＭＯＳＦＥＴと、アノード
端子が前記入力端子に接続された第１のショットキーダ
イオードと、アノード端子が前記出力端子に接続され、
カソード端子が前記第１のショットキーダイオードのカ
ソード端子に接続された第２のショットキーダイオード
と、前記出力端子に接続された平滑コンデンサーと、前
記第１のショットキーダイオードのカソードと前記第２
のショットキーダイオードのカソードとの接続点から前
記ｐチャネルＭＯＳＦＥＴへバックバイアス電圧を供給
するバイアス電圧供給手段とを備えている。
ースが入力端子に接続され、ドレイン及びゲートが出力
端子に接続されたｐチャネルＭＯＳＦＥＴと、アノード
端子が前記入力端子に接続された第１のショットキーダ
イオードと、アノード端子が前記出力端子に接続され、
カソード端子が前記第１のショットキーダイオードのカ
ソード端子に接続された第２のショットキーダイオード
と、前記出力端子に接続された平滑コンデンサーと、前
記第１のショットキーダイオードのカソードと前記第２
のショットキーダイオードのカソードとの接続点から前
記ｐチャネルＭＯＳＦＥＴへバックバイアス電圧を供給
するバイアス電圧供給手段とを備えている。
【００１４】本発明の整流回路の他の様態は、前記ｐチ
ャネルＭＯＳＦＥＴと、前記第１及び前記第２のショッ
トキーダイオードのカソードが共通のＮウェル内に形成
されている。
ャネルＭＯＳＦＥＴと、前記第１及び前記第２のショッ
トキーダイオードのカソードが共通のＮウェル内に形成
されている。
【００１５】また、本発明の整流回路のその他の様態
は、前記バイアス電圧供給手段は、前記ｐチャネルＭＯ
ＳＦＥＴのＮウェル電位が前記ソース及び前記ドレイン
の電位以上になるように前記バックバイアス電圧を供給
する。
は、前記バイアス電圧供給手段は、前記ｐチャネルＭＯ
ＳＦＥＴのＮウェル電位が前記ソース及び前記ドレイン
の電位以上になるように前記バックバイアス電圧を供給
する。
【００１６】また、本発明の整流回路のその他の様態
は、ソースが入力端子に接続され、ドレイン及びゲート
が出力端子に接続されたｎチャネルＭＯＳＦＥＴと、カ
ソード端子が前記入力端子に接続された第１のショット
キーダイオードと、カソード端子が前記出力端子に接続
され、アノード端子が前記第１のショットキーダイオー
ドのアノード端子に接続された第２のショットキーダイ
オードと、前記出力端子に接続された平滑コンデンサー
と、前記第１のショットキーダイオードのアノードと前
記第２のショットキーダイオードのアノードとの接続点
から前記ｎチャネルＭＯＳＦＥＴへバックバイアス電圧
を供給するバイアス電圧供給手段とを備えている。
は、ソースが入力端子に接続され、ドレイン及びゲート
が出力端子に接続されたｎチャネルＭＯＳＦＥＴと、カ
ソード端子が前記入力端子に接続された第１のショット
キーダイオードと、カソード端子が前記出力端子に接続
され、アノード端子が前記第１のショットキーダイオー
ドのアノード端子に接続された第２のショットキーダイ
オードと、前記出力端子に接続された平滑コンデンサー
と、前記第１のショットキーダイオードのアノードと前
記第２のショットキーダイオードのアノードとの接続点
から前記ｎチャネルＭＯＳＦＥＴへバックバイアス電圧
を供給するバイアス電圧供給手段とを備えている。
【００１７】また、本発明の整流回路のその他の様態
は、前記バイアス電圧供給手段は、前記ｎチャネルＭＯ
ＳＦＥＴのＰウェル電位が前記ソース及び前記ドレイン
の電位以下になるように前記バックバイアス電圧を供給
する。
は、前記バイアス電圧供給手段は、前記ｎチャネルＭＯ
ＳＦＥＴのＰウェル電位が前記ソース及び前記ドレイン
の電位以下になるように前記バックバイアス電圧を供給
する。
【００１８】
【００１９】
【００２０】
【００２１】本発明によると、整流用素子であるＭＯＳ
ＦＥＴへバックバイアス電圧を供給する手段を具備し、
ＭＯＳＦＥＴがｐチャネルＭＯＳＦＥＴである場合はＮ
ウェルの電位が２つの端子の電位以上、ＭＯＳＦＥＴが
ｎチャネルＭＯＳＦＥＴである場合はＰウェルの電位が
２つの端子の電位以下となるようにバックバイアス電圧
を供給することで、ＭＯＳＦＥＴのしきい値電圧の上昇
を防止でき、更に、ＭＯＳＦＥＴのソース及びドレイン
とウェルとの間に夫々形成される寄生ダイオードが順方
向にバイアスされることを防ぎ、寄生ダイオードを通じ
てのリークを防止できる。これにより、ＭＯＳＦＥＴで
の電圧降下が防げるため、整流効率が向上する。特に、
本発明においては、整流用トランジスタにおける寄生ダ
イオードのリークを抑制するためにショットキーダイオ
ードを用いているので、所望する整流特性を正確に得る
ことができる。
ＦＥＴへバックバイアス電圧を供給する手段を具備し、
ＭＯＳＦＥＴがｐチャネルＭＯＳＦＥＴである場合はＮ
ウェルの電位が２つの端子の電位以上、ＭＯＳＦＥＴが
ｎチャネルＭＯＳＦＥＴである場合はＰウェルの電位が
２つの端子の電位以下となるようにバックバイアス電圧
を供給することで、ＭＯＳＦＥＴのしきい値電圧の上昇
を防止でき、更に、ＭＯＳＦＥＴのソース及びドレイン
とウェルとの間に夫々形成される寄生ダイオードが順方
向にバイアスされることを防ぎ、寄生ダイオードを通じ
てのリークを防止できる。これにより、ＭＯＳＦＥＴで
の電圧降下が防げるため、整流効率が向上する。特に、
本発明においては、整流用トランジスタにおける寄生ダ
イオードのリークを抑制するためにショットキーダイオ
ードを用いているので、所望する整流特性を正確に得る
ことができる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の第１の実施の形
態による整流回路の回路構成を示す回路図であり、図２
はそのＭＯＳトランジスタ部分の素子構造を示す図であ
る。図１に示すように、整流素子であるｐチャネルＭＯ
ＳトランジスタＴｒ１は、そのソースが入力端子Ｐ１
に、ドレイン及びゲートが出力端子Ｏ１に夫々接続され
ている。出力端子Ｏ１には、平滑コンデンサーＣが接続
されている。
を参照して説明する。図１は、本発明の第１の実施の形
態による整流回路の回路構成を示す回路図であり、図２
はそのＭＯＳトランジスタ部分の素子構造を示す図であ
る。図１に示すように、整流素子であるｐチャネルＭＯ
ＳトランジスタＴｒ１は、そのソースが入力端子Ｐ１
に、ドレイン及びゲートが出力端子Ｏ１に夫々接続され
ている。出力端子Ｏ１には、平滑コンデンサーＣが接続
されている。
【００２３】一方、ＭＯＳトランジスタＴｒ１へのバッ
クバイアス電圧供給用の２つのショットキーダイオード
ＳＤ１、ＳＤ２はアノード端子が入力端子Ｐ１と出力端
子Ｏ１に夫々接続され、カソード端子が共通にＭＯＳト
ランジスタＴｒ１の基板に接続されている。
クバイアス電圧供給用の２つのショットキーダイオード
ＳＤ１、ＳＤ２はアノード端子が入力端子Ｐ１と出力端
子Ｏ１に夫々接続され、カソード端子が共通にＭＯＳト
ランジスタＴｒ１の基板に接続されている。
【００２４】図２に示すように、ｐ型のシリコン基板に
設けられたＮウェル内にＭＯＳトランジスタＴｒ１のソ
ース及びドレインであるｐ+ 層が形成されており、基板
上にはＭＯＳトランジスタのゲートとショットキーダイ
オードＳＤ１、ＳＤ２のアノードである金属配線が形成
されている。
設けられたＮウェル内にＭＯＳトランジスタＴｒ１のソ
ース及びドレインであるｐ+ 層が形成されており、基板
上にはＭＯＳトランジスタのゲートとショットキーダイ
オードＳＤ１、ＳＤ２のアノードである金属配線が形成
されている。
【００２５】また、ＭＯＳトランジスタＴｒ１のソース
及びドレイン（ｐ+ ）とＮウェルとの間に夫々生じるｐ
ｎ接合ダイオード（寄生ダイオード）を図１及び図２に
おいてＤ１及びＤ２と示す。尚、図１及び図２におい
て、出力端子に接続されるべき平滑コンデンサーは図示
を省略している。
及びドレイン（ｐ+ ）とＮウェルとの間に夫々生じるｐ
ｎ接合ダイオード（寄生ダイオード）を図１及び図２に
おいてＤ１及びＤ２と示す。尚、図１及び図２におい
て、出力端子に接続されるべき平滑コンデンサーは図示
を省略している。
【００２６】次に、本実施の形態の整流回路の動作を説
明する。図２において、入力端子Ｐ１の電位が出力端子
Ｏ１の電位より高い場合、ＭＯＳトランジスタＴｒ１が
ＯＮしてソースからドレイン方向に電流が流れ、出力端
子Ｏ１に接続される平滑コンデンサーＣ（図１参照）に
電荷が蓄積される。
明する。図２において、入力端子Ｐ１の電位が出力端子
Ｏ１の電位より高い場合、ＭＯＳトランジスタＴｒ１が
ＯＮしてソースからドレイン方向に電流が流れ、出力端
子Ｏ１に接続される平滑コンデンサーＣ（図１参照）に
電荷が蓄積される。
【００２７】この場合、入力端子Ｐ１にアノードが接続
され、Ｎウェルをカソードとするショットキーダイオー
ドＳＤ１が動作し、ソースとＮウェルとの電位が等しく
なる。よって、バックバイアス効果によるしきい値電圧
の上昇及びソースとＮウェルとの間の寄生ダイオードＤ
１を通じてのリークを防止できる。
され、Ｎウェルをカソードとするショットキーダイオー
ドＳＤ１が動作し、ソースとＮウェルとの電位が等しく
なる。よって、バックバイアス効果によるしきい値電圧
の上昇及びソースとＮウェルとの間の寄生ダイオードＤ
１を通じてのリークを防止できる。
【００２８】一方、入力端子Ｐ１の電位が出力端子Ｏ１
の電位より低くなると、ＭＯＳトランジスタＴｒ１がＯ
ＦＦする。この場合、出力端子Ｏ１にアノードを接続
し、Ｎウェルをカソードとするショットキーダイオード
ＳＤ２が動作してＮウェルの電位をドレインの電位と等
しく保つことができる。これにより、寄生ダイオードＤ
２でのリーク電流を防止できる。
の電位より低くなると、ＭＯＳトランジスタＴｒ１がＯ
ＦＦする。この場合、出力端子Ｏ１にアノードを接続
し、Ｎウェルをカソードとするショットキーダイオード
ＳＤ２が動作してＮウェルの電位をドレインの電位と等
しく保つことができる。これにより、寄生ダイオードＤ
２でのリーク電流を防止できる。
【００２９】要するに、本実施の形態では、入力端子Ｐ
１及び出力端子Ｏ１をそれぞれアノードとし、Ｎウェル
をカソードとするショットキーダイオードＳＤ１、ＳＤ
２を設けることで、この２つのダイオードのうち、ソー
ス及びドレインのうち電位の高いほうと接続されている
ショットキーダイオードのみが動作し、Ｎウェルの電位
を常にソース及びドレインの電位以上に保つことができ
る。
１及び出力端子Ｏ１をそれぞれアノードとし、Ｎウェル
をカソードとするショットキーダイオードＳＤ１、ＳＤ
２を設けることで、この２つのダイオードのうち、ソー
ス及びドレインのうち電位の高いほうと接続されている
ショットキーダイオードのみが動作し、Ｎウェルの電位
を常にソース及びドレインの電位以上に保つことができ
る。
【００３０】よって、ＭＯＳトランジスタＴｒ１のしき
い値電圧の上昇を防止し、また、寄生ダイオードＤ１、
Ｄ２によるリーク電流を防止して出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。なお、従来
に比べ、整流素子にショットキーダイオードＳＤ１、Ｓ
Ｄ２が追加されることで整流回路に必要な面積は増加す
る。しかし、ショットキーダイオードＳＤ１、ＳＤ２の
駆動能力は低くてよいので、ショットキーダイオードＳ
Ｄ１、ＳＤ２の面積を小さくすることが可能である。
い値電圧の上昇を防止し、また、寄生ダイオードＤ１、
Ｄ２によるリーク電流を防止して出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。なお、従来
に比べ、整流素子にショットキーダイオードＳＤ１、Ｓ
Ｄ２が追加されることで整流回路に必要な面積は増加す
る。しかし、ショットキーダイオードＳＤ１、ＳＤ２の
駆動能力は低くてよいので、ショットキーダイオードＳ
Ｄ１、ＳＤ２の面積を小さくすることが可能である。
【００３１】次に、図３に、本発明の第２の実施の形態
による整流回路の回路構成を示し、図４に、そのＭＯＳ
トランジスタ部分の素子構造を示す。図３に示すよう
に、整流素子である第１のｐチャネルＭＯＳトランジス
タＴｒ１は、そのソースが入力端子Ｐ１に、ドレイン及
びゲートが出力端子Ｏ１に夫々接続されている。出力端
子Ｏ１には、平滑コンデンサーＣが接続されている。
による整流回路の回路構成を示し、図４に、そのＭＯＳ
トランジスタ部分の素子構造を示す。図３に示すよう
に、整流素子である第１のｐチャネルＭＯＳトランジス
タＴｒ１は、そのソースが入力端子Ｐ１に、ドレイン及
びゲートが出力端子Ｏ１に夫々接続されている。出力端
子Ｏ１には、平滑コンデンサーＣが接続されている。
【００３２】一方、第１のＭＯＳトランジスタＴｒ１へ
のバックバイアス電圧供給用の第２のｐチャネルＭＯＳ
トランジスタＴｒ２は、そのソースが入力端子Ｐ１に接
続され、ゲートが出力端子Ｏ１に接続されている。ま
た、同じく第１のＭＯＳトランジスタＴｒ１へのバック
バイアス電圧供給用の第３のｐチャネルＭＯＳトランジ
スタＴｒ３は、そのソースが出力端子Ｏ１に接続され、
ゲートが入力端子Ｐ１に接続されている。また、両者の
ドレインは共通に接続され、前記第１のｐチャネルＭＯ
ＳトランジスタＴｒ１の基板へ接続されている。
のバックバイアス電圧供給用の第２のｐチャネルＭＯＳ
トランジスタＴｒ２は、そのソースが入力端子Ｐ１に接
続され、ゲートが出力端子Ｏ１に接続されている。ま
た、同じく第１のＭＯＳトランジスタＴｒ１へのバック
バイアス電圧供給用の第３のｐチャネルＭＯＳトランジ
スタＴｒ３は、そのソースが出力端子Ｏ１に接続され、
ゲートが入力端子Ｐ１に接続されている。また、両者の
ドレインは共通に接続され、前記第１のｐチャネルＭＯ
ＳトランジスタＴｒ１の基板へ接続されている。
【００３３】図４に示すように、ｐ型のシリコン基板に
設けられたＮウェルに第１から第３のＭＯＳトランジス
タＴｒ１〜Ｔｒ３のソース及びドレインであるｐ+ 層と
バックバイアス供給用のｎ+ 層が形成されている。
設けられたＮウェルに第１から第３のＭＯＳトランジス
タＴｒ１〜Ｔｒ３のソース及びドレインであるｐ+ 層と
バックバイアス供給用のｎ+ 層が形成されている。
【００３４】第１のＭＯＳトランジスタＴｒ１のドレイ
ンと第３のＭＯＳトランジスタＴｒ３のソース、及び、
第１及び第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のソ
ースは夫々共通のｐ+ 層を使用しているため、３つのＭ
ＯＳトランジスタに対してｐ+ 層は４つ形成すればよ
い。第２及び第３のＭＯＳトランジスタＴｒ２、Ｔｒ３
のドレインであるｐ+ 層と、これに隣接するバックバイ
アス供給用のｎ+ 層とは配線で共通に接続されている。
また、第２及び基板上には第１から第３のＭＯＳトラン
ジスタＴｒ１〜Ｔｒ３のゲートが形成されている。
ンと第３のＭＯＳトランジスタＴｒ３のソース、及び、
第１及び第２のＭＯＳトランジスタＴｒ１、Ｔｒ２のソ
ースは夫々共通のｐ+ 層を使用しているため、３つのＭ
ＯＳトランジスタに対してｐ+ 層は４つ形成すればよ
い。第２及び第３のＭＯＳトランジスタＴｒ２、Ｔｒ３
のドレインであるｐ+ 層と、これに隣接するバックバイ
アス供給用のｎ+ 層とは配線で共通に接続されている。
また、第２及び基板上には第１から第３のＭＯＳトラン
ジスタＴｒ１〜Ｔｒ３のゲートが形成されている。
【００３５】また、ＭＯＳトランジスタＴｒ１〜Ｔｒ３
のソース及びドレイン（ｐ+ ）とＮウェルとの間に夫々
生じるｐｎ接合ダイオード（寄生ダイオード）を、図３
及び図４において、夫々Ｄ１、Ｄ２、Ｄ３、Ｄ４と示
す。尚、図４において、出力端子Ｏ１に接続されるべき
平滑コンデンサーＣは図示を省略している。
のソース及びドレイン（ｐ+ ）とＮウェルとの間に夫々
生じるｐｎ接合ダイオード（寄生ダイオード）を、図３
及び図４において、夫々Ｄ１、Ｄ２、Ｄ３、Ｄ４と示
す。尚、図４において、出力端子Ｏ１に接続されるべき
平滑コンデンサーＣは図示を省略している。
【００３６】本実施の形態における整流回路の動作は、
図２を用いて説明した第１の実施の形態において、ショ
ットキーダイオードＳＤ１を第２のＭＯＳトランジスタ
Ｔｒ２に、ショットキーダイオードＳＤ２を第３のＭＯ
ＳトランジスタＴｒ３に置き換えたものとして考えれば
よい。
図２を用いて説明した第１の実施の形態において、ショ
ットキーダイオードＳＤ１を第２のＭＯＳトランジスタ
Ｔｒ２に、ショットキーダイオードＳＤ２を第３のＭＯ
ＳトランジスタＴｒ３に置き換えたものとして考えれば
よい。
【００３７】つまり、入力端子Ｐ１の電位が出力端子Ｏ
１の電位より高い場合、第１のＭＯＳトランジスタＴｒ
１と第２のＭＯＳトランジスタＴｒ２がＯＮし、Ｎウェ
ルの電位を第１のＭＯＳトランジスタＴｒ１のソース電
位と等しく保つため、バックバイアス効果によるしきい
値電圧の上昇及び寄生ダイオードＤ１でのリーク電流を
防止でき、整流効率を損なわずに高い出力電圧が得られ
る。
１の電位より高い場合、第１のＭＯＳトランジスタＴｒ
１と第２のＭＯＳトランジスタＴｒ２がＯＮし、Ｎウェ
ルの電位を第１のＭＯＳトランジスタＴｒ１のソース電
位と等しく保つため、バックバイアス効果によるしきい
値電圧の上昇及び寄生ダイオードＤ１でのリーク電流を
防止でき、整流効率を損なわずに高い出力電圧が得られ
る。
【００３８】また、入力端子Ｐ１の電位が出力端子Ｏ１
の電位より低い場合、第１のＭＯＳトランジスタＴｒ１
がＯＦＦする。この時、第３のＭＯＳトランジスタＴｒ
３がＯＮし、Ｎウェルの電位を第１のＭＯＳトランジス
タＴｒ１のドレイン電位と等しく保つため、寄生ダイオ
ードＤ２でのリーク電流を防止でき、整流効率を損なわ
ずに高い出力電圧が得られる。
の電位より低い場合、第１のＭＯＳトランジスタＴｒ１
がＯＦＦする。この時、第３のＭＯＳトランジスタＴｒ
３がＯＮし、Ｎウェルの電位を第１のＭＯＳトランジス
タＴｒ１のドレイン電位と等しく保つため、寄生ダイオ
ードＤ２でのリーク電流を防止でき、整流効率を損なわ
ずに高い出力電圧が得られる。
【００３９】尚、第２及び第３のＭＯＳトランジスタＴ
ｒ２、Ｔｒ３のドレイン電位は常にＮウェル電位と等し
いため、寄生ダイオードＤ３及びＤ４からのリークがな
いことは明らかである。
ｒ２、Ｔｒ３のドレイン電位は常にＮウェル電位と等し
いため、寄生ダイオードＤ３及びＤ４からのリークがな
いことは明らかである。
【００４０】要するに、本実施の形態では、ソースが入
力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続さ
れた第２のｐチャネルＭＯＳトランジスタＴｒ２と、ソ
ースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１
に接続されたｐチャネル第３のＭＯＳトランジスタＴｒ
３とを設け、両者のドレインを第１のｐチャネルＭＯＳ
トランジスタＴｒ１のＮウェルへ接続することで、この
第２、第３のトランジスタのうち、そのゲートが入力端
子及び出力端子のうち電位の低いほうと接続されている
トランジスタのみが動作して、Ｎウェルの電位を常にソ
ース及びドレインの電位以上に保つことができる。
力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続さ
れた第２のｐチャネルＭＯＳトランジスタＴｒ２と、ソ
ースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１
に接続されたｐチャネル第３のＭＯＳトランジスタＴｒ
３とを設け、両者のドレインを第１のｐチャネルＭＯＳ
トランジスタＴｒ１のＮウェルへ接続することで、この
第２、第３のトランジスタのうち、そのゲートが入力端
子及び出力端子のうち電位の低いほうと接続されている
トランジスタのみが動作して、Ｎウェルの電位を常にソ
ース及びドレインの電位以上に保つことができる。
【００４１】これにより、ＭＯＳトランジスタＴｒ１の
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ１〜Ｔｒ３の寄生ダイオードＤ１、Ｄ２、Ｄ３、
Ｄ４によるリーク電流を防止し、出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。なお、従来
に比べ、整流素子に第２、第３のＭＯＳトランジスタＴ
ｒ２、Ｔｒ３が追加されることで整流回路に必要な面積
は増加する。
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ１〜Ｔｒ３の寄生ダイオードＤ１、Ｄ２、Ｄ３、
Ｄ４によるリーク電流を防止し、出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。なお、従来
に比べ、整流素子に第２、第３のＭＯＳトランジスタＴ
ｒ２、Ｔｒ３が追加されることで整流回路に必要な面積
は増加する。
【００４２】しかし、第２、第３のＭＯＳトランジスタ
Ｔｒ２、Ｔｒ３の駆動能力は低くてよいので、これらの
面積は第１のＭＯＳトランジスタＴｒ１に比べて小さく
することが可能である。また、第１から第３のＭＯＳト
ランジスタＴｒ１〜Ｔｒ３は、Ｎウェルやソース、ドレ
インを共有できるため、大幅な工程の増加もなく、本実
施の形態の整流回路の製造が可能である。
Ｔｒ２、Ｔｒ３の駆動能力は低くてよいので、これらの
面積は第１のＭＯＳトランジスタＴｒ１に比べて小さく
することが可能である。また、第１から第３のＭＯＳト
ランジスタＴｒ１〜Ｔｒ３は、Ｎウェルやソース、ドレ
インを共有できるため、大幅な工程の増加もなく、本実
施の形態の整流回路の製造が可能である。
【００４３】次に、図５に本発明の第３の実施の形態に
よる整流回路のＭＯＳトランジスタ部分の素子構造を示
す。本実施の形態における整流回路の回路構成は、図１
を用いて説明した第１の実施の形態において、ショット
キーダイオードＳＤ１及びＳＤ２のアノード端子をカソ
ード端子に、カソード端子をアノード端子に夫々置き換
え、ｐチャネルＭＯＳトランジスタＴｒ１をｎチャネル
ＭＯＳトランジスタＴｒ４に置き換えたものであるの
で、図示を省略する。
よる整流回路のＭＯＳトランジスタ部分の素子構造を示
す。本実施の形態における整流回路の回路構成は、図１
を用いて説明した第１の実施の形態において、ショット
キーダイオードＳＤ１及びＳＤ２のアノード端子をカソ
ード端子に、カソード端子をアノード端子に夫々置き換
え、ｐチャネルＭＯＳトランジスタＴｒ１をｎチャネル
ＭＯＳトランジスタＴｒ４に置き換えたものであるの
で、図示を省略する。
【００４４】図５に示すように、ｎ型のシリコン基板に
設けられたＰウェルにＭＯＳトランジスタＴｒ４のソー
ス及びドレインであるｎ+ 層とバックバイアス供給用の
ｐ+層が形成されており、基板上にはゲートが形成され
ている。前記Ｐウェル以外の領域にショットキーダイオ
ードＳＤ３、ＳＤ４のカソードとなるｎ- 層が形成さ
れ、基板上にはアノードである金属配線が形成されてい
る。尚、基板を通じて前記ショットキーダイオードＳＤ
３、ＳＤ４の両カソードが接続されないように、カソー
ドとなるｎ+ 層を囲むようにｐ- 層が形成されている。
設けられたＰウェルにＭＯＳトランジスタＴｒ４のソー
ス及びドレインであるｎ+ 層とバックバイアス供給用の
ｐ+層が形成されており、基板上にはゲートが形成され
ている。前記Ｐウェル以外の領域にショットキーダイオ
ードＳＤ３、ＳＤ４のカソードとなるｎ- 層が形成さ
れ、基板上にはアノードである金属配線が形成されてい
る。尚、基板を通じて前記ショットキーダイオードＳＤ
３、ＳＤ４の両カソードが接続されないように、カソー
ドとなるｎ+ 層を囲むようにｐ- 層が形成されている。
【００４５】また、ＭＯＳトランジスタＴｒ４のソース
及びドレイン（ｎ+ ）とＰウェルとの間に夫々生じるｐ
ｎ接合ダイオード（寄生ダイオード）を図５において、
夫々Ｄ５及びＤ６と示す。尚、本図において、出力端子
Ｏ１に接続されるべき平滑コンデンサーＣは図示を省略
している。
及びドレイン（ｎ+ ）とＰウェルとの間に夫々生じるｐ
ｎ接合ダイオード（寄生ダイオード）を図５において、
夫々Ｄ５及びＤ６と示す。尚、本図において、出力端子
Ｏ１に接続されるべき平滑コンデンサーＣは図示を省略
している。
【００４６】本実施の形態における整流回路の動作は、
図２に示した第１の実施の形態において、ｐチャネルＭ
ＯＳトランジスタＴｒ１をｎチャネルＭＯＳトランジス
タＴｒ４に置き換え、ショットキーダイオードＳＤ１、
ＳＤ２の接続をそれぞれ逆方向に置換したものとして考
えればよい。
図２に示した第１の実施の形態において、ｐチャネルＭ
ＯＳトランジスタＴｒ１をｎチャネルＭＯＳトランジス
タＴｒ４に置き換え、ショットキーダイオードＳＤ１、
ＳＤ２の接続をそれぞれ逆方向に置換したものとして考
えればよい。
【００４７】つまり、入力端子Ｐ１の電位が出力端子Ｏ
１の電位より高い場合、すなわち、ＭＯＳトランジスタ
Ｔｒ４がＯＦＦである場合、第２のショットキーダイオ
ードＳＤ４が動作し、Ｐウェルの電位をＭＯＳトランジ
スタＴｒ４のドレイン電位と等しく保つため、寄生ダイ
オードＤ６でのリーク電流を防止できる。
１の電位より高い場合、すなわち、ＭＯＳトランジスタ
Ｔｒ４がＯＦＦである場合、第２のショットキーダイオ
ードＳＤ４が動作し、Ｐウェルの電位をＭＯＳトランジ
スタＴｒ４のドレイン電位と等しく保つため、寄生ダイ
オードＤ６でのリーク電流を防止できる。
【００４８】また、入力端子Ｐ１の電位が出力端子Ｏ１
の電位より低い場合、すなわち、ＭＯＳトランジスタＴ
ｒ４がＯＮしている場合、第１のショットキーダイオー
ドＳＤ３が動作し、Ｐウェルの電位をＭＯＳトランジス
タＴｒ４のソース電位と等しく保つため、バックバイア
ス効果によるしきい値電圧の上昇及び寄生ダイオードＤ
５でのリーク電流を防止できる。よって、整流効率を損
なわずに高い出力電圧が得られる。
の電位より低い場合、すなわち、ＭＯＳトランジスタＴ
ｒ４がＯＮしている場合、第１のショットキーダイオー
ドＳＤ３が動作し、Ｐウェルの電位をＭＯＳトランジス
タＴｒ４のソース電位と等しく保つため、バックバイア
ス効果によるしきい値電圧の上昇及び寄生ダイオードＤ
５でのリーク電流を防止できる。よって、整流効率を損
なわずに高い出力電圧が得られる。
【００４９】要するに、本実施の形態では、入力端子Ｐ
１及び出力端子Ｏ１をそれぞれカソードとし、Ｐウェル
に共通接続されたアノードを有するショットキーダイオ
ードＳＤ３、ＳＤ４を設けることで、この２つのダイオ
ードのうち、ソース及びドレインのうち電位の低いほう
と接続されているショットキーダイオードのみが動作
し、Ｐウェルの電位を常にソース及びドレインの電位以
下に保つことができる。
１及び出力端子Ｏ１をそれぞれカソードとし、Ｐウェル
に共通接続されたアノードを有するショットキーダイオ
ードＳＤ３、ＳＤ４を設けることで、この２つのダイオ
ードのうち、ソース及びドレインのうち電位の低いほう
と接続されているショットキーダイオードのみが動作
し、Ｐウェルの電位を常にソース及びドレインの電位以
下に保つことができる。
【００５０】これにより、ＭＯＳトランジスタＴｒ４の
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ４の寄生ダイオードＤ５、Ｄ６によるリーク電流
を防止し、出力電圧の低下を防ぐことができるため、整
流効率が向上される。なお、従来に比べ、整流素子にシ
ョットキーダイオードＳＤ３、ＳＤ４が追加されること
で整流回路に必要な面積は増加する。しかし、ショット
キーダイオードＳＤ３、ＳＤ４の駆動能力は低くてよい
ので、ショットキーダイオードＳＤ３、ＳＤ４の面積を
小さくすることが可能である。
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ４の寄生ダイオードＤ５、Ｄ６によるリーク電流
を防止し、出力電圧の低下を防ぐことができるため、整
流効率が向上される。なお、従来に比べ、整流素子にシ
ョットキーダイオードＳＤ３、ＳＤ４が追加されること
で整流回路に必要な面積は増加する。しかし、ショット
キーダイオードＳＤ３、ＳＤ４の駆動能力は低くてよい
ので、ショットキーダイオードＳＤ３、ＳＤ４の面積を
小さくすることが可能である。
【００５１】次に、図６に本発明の第４の実施の形態に
よる整流回路のＭＯＳトランジスタ部分の素子構造を示
す。本実施の形態における整流回路の回路構成は、図３
を用いて説明した第２の実施の形態において、第１から
第３のｐチャネルＭＯＳトランジスタＴｒ１〜Ｔｒ３を
ｎチャネルＭＯＳトランジスタＴｒ４〜Ｔｒ６に夫々置
き換えたものであるので、図示を省略する。
よる整流回路のＭＯＳトランジスタ部分の素子構造を示
す。本実施の形態における整流回路の回路構成は、図３
を用いて説明した第２の実施の形態において、第１から
第３のｐチャネルＭＯＳトランジスタＴｒ１〜Ｔｒ３を
ｎチャネルＭＯＳトランジスタＴｒ４〜Ｔｒ６に夫々置
き換えたものであるので、図示を省略する。
【００５２】図６に示すように、ｎ型のシリコン基板に
設けられたＰウェルに第１から第３のＭＯＳトランジス
タＴｒ４〜Ｔｒ６のソース及びドレインであるｎ+ 層と
バックバイアス供給用のｐ+ 層が形成されている。第１
と第２ののＭＯＳトランジスタＴｒ４、Ｔｒ５のソー
ス、及び、第１のＭＯＳトランジスタＴｒ４のドレイン
と第３のＭＯＳトランジスタＴｒ６のソースは夫々共通
のｎ+ 層を使用しているため、３つのＭＯＳトランジス
タに対してｎ+ 層は４つ形成すればよい。
設けられたＰウェルに第１から第３のＭＯＳトランジス
タＴｒ４〜Ｔｒ６のソース及びドレインであるｎ+ 層と
バックバイアス供給用のｐ+ 層が形成されている。第１
と第２ののＭＯＳトランジスタＴｒ４、Ｔｒ５のソー
ス、及び、第１のＭＯＳトランジスタＴｒ４のドレイン
と第３のＭＯＳトランジスタＴｒ６のソースは夫々共通
のｎ+ 層を使用しているため、３つのＭＯＳトランジス
タに対してｎ+ 層は４つ形成すればよい。
【００５３】第２及び第３のＭＯＳトランジスタＴｒ
２、Ｔｒ３のドレインであるｎ+ 層と、これに隣接する
バックバイアス供給用のｐ+ 層とは配線で共通に接続さ
れている。基板上には第１から第３のＭＯＳトランジス
タＴｒ４〜Ｔｒ６のゲートが形成されている。
２、Ｔｒ３のドレインであるｎ+ 層と、これに隣接する
バックバイアス供給用のｐ+ 層とは配線で共通に接続さ
れている。基板上には第１から第３のＭＯＳトランジス
タＴｒ４〜Ｔｒ６のゲートが形成されている。
【００５４】また、ＭＯＳトランジスタＴｒ４〜Ｔｒ６
のソース及びドレイン（ｎ+ ）とＰウェルとの間に夫々
生じるｐｎ接合ダイオード（寄生ダイオード）を図６に
おいて、夫々Ｄ５、Ｄ６、Ｄ７、Ｄ８と示す。尚、本図
において、出力端子Ｏ１に接続されるべき平滑コンデン
サーＣは図示を省略している。
のソース及びドレイン（ｎ+ ）とＰウェルとの間に夫々
生じるｐｎ接合ダイオード（寄生ダイオード）を図６に
おいて、夫々Ｄ５、Ｄ６、Ｄ７、Ｄ８と示す。尚、本図
において、出力端子Ｏ１に接続されるべき平滑コンデン
サーＣは図示を省略している。
【００５５】本実施の形態における整流回路の動作は、
図３を用いて説明した第２の実施の形態において、第１
から第３のｐチャネルＭＯＳトランジスタＴｒ１〜Ｔｒ
３をｎチャネルＭＯＳトランジスタＴｒ４〜Ｔｒ６に置
き換えたものとして考えればよい。
図３を用いて説明した第２の実施の形態において、第１
から第３のｐチャネルＭＯＳトランジスタＴｒ１〜Ｔｒ
３をｎチャネルＭＯＳトランジスタＴｒ４〜Ｔｒ６に置
き換えたものとして考えればよい。
【００５６】つまり、入力端子Ｐ１の電位が出力端子Ｏ
１の電位より高い場合、すなわち、第１のｎチャネルＭ
ＯＳトランジスタＴｒ４がＯＦＦである場合、第３のＭ
ＯＳトランジスタＴｒ６がＯＮし、Ｐウェルの電位を第
１のＭＯＳトランジスタＴｒ４のドレイン電位と等しく
保つため、寄生ダイオードＤ６でのリーク電流を防止で
きる。
１の電位より高い場合、すなわち、第１のｎチャネルＭ
ＯＳトランジスタＴｒ４がＯＦＦである場合、第３のＭ
ＯＳトランジスタＴｒ６がＯＮし、Ｐウェルの電位を第
１のＭＯＳトランジスタＴｒ４のドレイン電位と等しく
保つため、寄生ダイオードＤ６でのリーク電流を防止で
きる。
【００５７】また、入力端子Ｐ１の電位が出力端子Ｏ１
の電位より低い場合、すなわち、第１のｎチャネルＭＯ
ＳトランジスタがＯＮしている場合、第２のＭＯＳトラ
ンジスタＴｒ５がＯＮし、Ｐウェルの電位を第１のＭＯ
ＳトランジスタＴｒ４のソース電位と等しく保つため、
バックバイアス効果によるしきい値電圧の上昇及び寄生
ダイオードＤ５でのリーク電流を防止できる。
の電位より低い場合、すなわち、第１のｎチャネルＭＯ
ＳトランジスタがＯＮしている場合、第２のＭＯＳトラ
ンジスタＴｒ５がＯＮし、Ｐウェルの電位を第１のＭＯ
ＳトランジスタＴｒ４のソース電位と等しく保つため、
バックバイアス効果によるしきい値電圧の上昇及び寄生
ダイオードＤ５でのリーク電流を防止できる。
【００５８】よって、整流効率を損なわずに高い出力電
圧が得られる。尚、第２及び第３のＭＯＳトランジスタ
Ｔｒ５、Ｔｒ６のドレイン電位は常にＰウェル電位と等
しいため、寄生ダイオードＤ７及びＤ８からのリークが
ないことは明らかである。
圧が得られる。尚、第２及び第３のＭＯＳトランジスタ
Ｔｒ５、Ｔｒ６のドレイン電位は常にＰウェル電位と等
しいため、寄生ダイオードＤ７及びＤ８からのリークが
ないことは明らかである。
【００５９】要するに、本実施の形態では、ソースが入
力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続さ
れた第２のｎチャネルＭＯＳトランジスタＴｒ５と、ソ
ースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１
に接続された第３のｎチャネルＭＯＳトランジスタＴｒ
６とを設け、両者のドレインを第１のｎチャネルＭＯＳ
トランジスタＴｒ４のＰウェルへ接続することで、この
第２、第３のトランジスタのうち、そのゲートが入力端
子及び出力端子のうち電位の高い方と接続されているト
ランジスタのみが動作して、Ｐウェルの電位を常にソー
ス及びドレインの電位以下に保つことができる。
力端子Ｐ１に接続され、ゲートが出力端子Ｏ１に接続さ
れた第２のｎチャネルＭＯＳトランジスタＴｒ５と、ソ
ースが出力端子Ｏ１に接続され、ゲートが入力端子Ｐ１
に接続された第３のｎチャネルＭＯＳトランジスタＴｒ
６とを設け、両者のドレインを第１のｎチャネルＭＯＳ
トランジスタＴｒ４のＰウェルへ接続することで、この
第２、第３のトランジスタのうち、そのゲートが入力端
子及び出力端子のうち電位の高い方と接続されているト
ランジスタのみが動作して、Ｐウェルの電位を常にソー
ス及びドレインの電位以下に保つことができる。
【００６０】これにより、ＭＯＳトランジスタＴｒ４の
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ４〜Ｔｒ６の寄生ダイオードＤ５、Ｄ６、Ｄ７、
Ｄ８によるリーク電流を防止し、出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。
しきい値電圧の上昇を防止し、また、ＭＯＳトランジス
タＴｒ４〜Ｔｒ６の寄生ダイオードＤ５、Ｄ６、Ｄ７、
Ｄ８によるリーク電流を防止し、出力電圧の低下を防ぐ
ことができるため、整流効率が向上される。
【００６１】なお、従来に比べ、整流素子に第２、第３
のＭＯＳトランジスタＴｒ５、Ｔｒ６が追加されること
で整流回路に必要な面積は増加する。しかし、第２、第
３のＭＯＳトランジスタＴｒ５、Ｔｒ６の駆動能力は低
くてよいので、これらの面積は第１のＭＯＳトランジス
タＴｒ４に比べて小さくすることが可能である。また、
第１から第３のＭＯＳトランジスタＴｒ４〜Ｔｒ６は、
Ｎウェルやソース、ドレインを共有できるため、大幅な
工程の増加もなく、本実施の形態の整流回路の製造が可
能である。
のＭＯＳトランジスタＴｒ５、Ｔｒ６が追加されること
で整流回路に必要な面積は増加する。しかし、第２、第
３のＭＯＳトランジスタＴｒ５、Ｔｒ６の駆動能力は低
くてよいので、これらの面積は第１のＭＯＳトランジス
タＴｒ４に比べて小さくすることが可能である。また、
第１から第３のＭＯＳトランジスタＴｒ４〜Ｔｒ６は、
Ｎウェルやソース、ドレインを共有できるため、大幅な
工程の増加もなく、本実施の形態の整流回路の製造が可
能である。
【００６２】また、本発明の第５の実施の形態として、
図７に示すように、本発明の第２の実施の形態に記載し
た整流回路から平滑コンデンサーＣを除いたバイアス供
給回路付きトランジスタＢＴｒ１、２及び本発明の第４
の実施の形態に記載した整流回路から平滑コンデンサー
Ｃを除いたバイアス供給回路付きトランジスタＢＴｒ
３、４とを用い、これらをダイオードとしてブリッジ型
に接続することにより、全波整流回路を構成することも
可能である。
図７に示すように、本発明の第２の実施の形態に記載し
た整流回路から平滑コンデンサーＣを除いたバイアス供
給回路付きトランジスタＢＴｒ１、２及び本発明の第４
の実施の形態に記載した整流回路から平滑コンデンサー
Ｃを除いたバイアス供給回路付きトランジスタＢＴｒ
３、４とを用い、これらをダイオードとしてブリッジ型
に接続することにより、全波整流回路を構成することも
可能である。
【００６３】図７には、第２の実施の形態の整流回路と
第３の実施の形態の整流回路とを組み合わせて用いてい
るが、第１から第４の実施の形態に示した整流回路のう
ち、任意の４つを組み合わせることも可能である。
第３の実施の形態の整流回路とを組み合わせて用いてい
るが、第１から第４の実施の形態に示した整流回路のう
ち、任意の４つを組み合わせることも可能である。
【００６４】更に、上記バイアス供給回路付きトランジ
スタＢＴｒ１は、整流回路のみならず、バックバイアス
効果によるトランジスタのしきい値変調を極力さけなけ
ればならないような部位に使用することもできる。例え
ば、本発明の第６の実施の形態として図８に示すよう
に、第１のｐチャネルＭＯＳトランジスタＴｒ１のゲー
トをドライバ１の出力に、ソースをＶＤＤに接続し、ド
レインを出力端子Ｏ１及び接地接続することにより、ド
ライバ１の出力を効率よく取り出すことが可能である。
スタＢＴｒ１は、整流回路のみならず、バックバイアス
効果によるトランジスタのしきい値変調を極力さけなけ
ればならないような部位に使用することもできる。例え
ば、本発明の第６の実施の形態として図８に示すよう
に、第１のｐチャネルＭＯＳトランジスタＴｒ１のゲー
トをドライバ１の出力に、ソースをＶＤＤに接続し、ド
レインを出力端子Ｏ１及び接地接続することにより、ド
ライバ１の出力を効率よく取り出すことが可能である。
【００６５】尚、本発明は上記実施の形態に限定される
主旨のものではなく、例えば実施の形態４において、ｎ
型基板でなくｐ型基板を用い、ｐウェルを取り囲む様に
ｎウェルを形成する、いわゆるトリプルウェル構造を用
いるなど、本発明の主旨において様々な設計変更が可能
である。
主旨のものではなく、例えば実施の形態４において、ｎ
型基板でなくｐ型基板を用い、ｐウェルを取り囲む様に
ｎウェルを形成する、いわゆるトリプルウェル構造を用
いるなど、本発明の主旨において様々な設計変更が可能
である。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
整流素子としてＭＯＳＦＥＴを用いた場合にもしきい値
電圧の上昇及び寄生ダイオードによるリークを抑制して
ＭＯＳＦＥＴでの電圧降下を防止し、整流効率の低下を
防止した整流回路が得られる。特に、本発明において
は、整流用トランジスタにおける寄生ダイオードのリー
クを抑制するためにショットキーダイオードを用いたの
で、所望する整流特性を正確に得ることができる。
整流素子としてＭＯＳＦＥＴを用いた場合にもしきい値
電圧の上昇及び寄生ダイオードによるリークを抑制して
ＭＯＳＦＥＴでの電圧降下を防止し、整流効率の低下を
防止した整流回路が得られる。特に、本発明において
は、整流用トランジスタにおける寄生ダイオードのリー
クを抑制するためにショットキーダイオードを用いたの
で、所望する整流特性を正確に得ることができる。
【図１】本発明の第１の実施の形態による整流回路の構
成を示す回路図である。
成を示す回路図である。
【図２】図１の整流回路の素子構造を示す断面図であ
る。
る。
【図３】本発明の第２の実施の形態による整流回路の構
成を示す回路図である。
成を示す回路図である。
【図４】図３の整流回路の素子構造を示す断面図であ
る。
る。
【図５】本発明の第３の実施の形態による整流回路の素
子構造を示す断面図である。
子構造を示す断面図である。
【図６】本発明の第４の実施の形態による整流回路の素
子構造を示す断面図である。
子構造を示す断面図である。
【図７】本発明の第５の実施の形態による整流回路の構
成を示す回路図である。
成を示す回路図である。
【図８】本発明の第６の実施の形態による整流回路の構
成を示す回路図である。
成を示す回路図である。
【図９】従来の整流回路の回路図である。
【図１０】従来の整流素子の構成を示す回路図である。
Ｐ１、Ｐ２ 入力端子
Ｏ１、Ｏ２ 出力端子
Ｔｒ１〜Ｔｒ４ ｐチャネルＭＯＳトランジスタ
Ｔｒ５〜Ｔｒ８ ｎチャネルＭＯＳトランジスタ
Ｄ１〜Ｄ８ 寄生ダイオード
ＳＤ１〜ＳＤ４ ショットキーダイオード
Ｃ 平滑コンデンサー
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/088
H01L 27/04
H02M 7/00
Claims (5)
- 【請求項１】 ソースが入力端子に接続され、ドレイン
及びゲートが出力端子に接続されたｐチャネルＭＯＳＦ
ＥＴと、アノード端子が前記入力端子に接続された第１
のショットキーダイオードと、アノード端子が前記出力
端子に接続され、カソード端子が前記第１のショットキ
ーダイオードのカソード端子に接続された第２のショッ
トキーダイオードと、前記出力端子に接続された平滑コ
ンデンサーと、前記第１のショットキーダイオードのカ
ソードと前記第２のショットキーダイオードのカソード
との接続点から前記ｐチャネルＭＯＳＦＥＴへバックバ
イアス電圧を供給するバイアス電圧供給手段とを備えて
いることを特徴とする整流回路。 - 【請求項２】 前記ｐチャネルＭＯＳＦＥＴと、前記第
１及び前記第２のショットキーダイオードのカソードが
共通のＮウェル内に形成されていることを特徴とする請
求項１に記載の整流回路。 - 【請求項３】 前記バイアス電圧供給手段は、前記ｐチ
ャネルＭＯＳＦＥＴのＮウェル電位が前記ソース及び前
記ドレインの電位以上になるように前記バックバイアス
電圧を供給することを特徴とする請求項１または２に記
載の整流回路。 - 【請求項４】 ソースが入力端子に接続され、ドレイン
及びゲートが出力端子に接続されたｎチャネルＭＯＳＦ
ＥＴと、カソード端子が前記入力端子に接続された第１
のショットキーダイオードと、カソード端子が前記出力
端子に接続され、アノード端子が前記第１のショットキ
ーダイオードのアノード端子に接続された第２のショッ
トキーダイオードと、前記出力端子に接続された平滑コ
ンデンサーと、前記第１のショットキーダイオードのア
ノードと前記第２のショットキーダイオードのアノード
との接続点から前記ｎチャネルＭＯＳＦＥＴへバックバ
イアス電圧を供給するバイアス電圧供給手段とを備えて
いることを特徴とする整流回路。 - 【請求項５】前記バイアス電圧供給手段は、前記ｎチャ
ネルＭＯＳＦＥＴのＰウェル電位が前記ソース及び前記
ドレインの電位以下になるように前記バックバイアス電
圧を供給することを特徴とする請求項４に記載の整流回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05153598A JP3505380B2 (ja) | 1998-02-17 | 1998-02-17 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05153598A JP3505380B2 (ja) | 1998-02-17 | 1998-02-17 | 整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233730A JPH11233730A (ja) | 1999-08-27 |
| JP3505380B2 true JP3505380B2 (ja) | 2004-03-08 |
Family
ID=12889728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05153598A Expired - Fee Related JP3505380B2 (ja) | 1998-02-17 | 1998-02-17 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505380B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4336489B2 (ja) * | 2002-11-18 | 2009-09-30 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| JP4785411B2 (ja) * | 2004-07-16 | 2011-10-05 | セイコーインスツル株式会社 | チャージポンプ回路 |
| WO2006013626A1 (ja) * | 2004-08-04 | 2006-02-09 | Fujitsu Limited | Ｉｃカードおよび半導体装置 |
| JP4657789B2 (ja) | 2005-04-21 | 2011-03-23 | ローム株式会社 | 昇圧型スイッチング電源装置及びこれを備えた電子機器 |
| KR101055772B1 (ko) | 2005-12-15 | 2011-08-11 | 서울반도체 주식회사 | 발광장치 |
| KR100875443B1 (ko) | 2006-03-31 | 2008-12-23 | 서울반도체 주식회사 | 발광 장치 |
| JP4516587B2 (ja) * | 2007-08-29 | 2010-08-04 | 日本電信電話株式会社 | 蓄電回路 |
| JP4859902B2 (ja) * | 2008-10-01 | 2012-01-25 | 株式会社豊田中央研究所 | ホールド回路 |
| JP5629146B2 (ja) * | 2010-06-30 | 2014-11-19 | パナソニック株式会社 | 温度センサ |
| JP5839899B2 (ja) * | 2011-09-05 | 2016-01-06 | ローム株式会社 | 逆流防止回路ならびにそれを用いた降圧型ｄｃ／ｄｃコンバータ、その制御回路、充電回路、電子機器 |
| WO2015170479A1 (ja) * | 2014-05-09 | 2015-11-12 | パナソニックＩｐマネジメント株式会社 | 整流回路および、これを備えた整流器および非接触給電装置 |
| CN105679758B (zh) * | 2016-03-25 | 2017-12-29 | 南京微盟电子有限公司 | 一种具有防电流倒灌的p型金属氧化物半导体场效应管 |
-
1998
- 1998-02-17 JP JP05153598A patent/JP3505380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233730A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3505380B2 (ja) | 整流回路 | |
| US7274071B2 (en) | Electrostatic damage protection device with protection transistor | |
| US7969190B2 (en) | Input stage for mixed-voltage-tolerant buffer with reduced leakage | |
| US8362830B2 (en) | Power semiconductor device | |
| US7183837B2 (en) | Charge pump circuit with latch-up prevention | |
| US6566930B1 (en) | Level shift circuit usable in a semiconductor device operating at low voltage | |
| US7345345B2 (en) | Semiconductor device | |
| US20080111598A1 (en) | Charge pump circuit with reduced parasitic capacitance | |
| US20220407425A1 (en) | Low forward voltage drop passive full-bridge rectifier architectures | |
| US7724070B2 (en) | Charge-pump circuit and boosting method for charge-pump circuit | |
| US6624479B2 (en) | Semiconductor device having a protective circuit | |
| US5449936A (en) | High current MOS transistor bridge structure | |
| US20040141270A1 (en) | Semiconductor integrated circuit with electrostatic discharge protection | |
| US7196379B2 (en) | MOS capacitor device | |
| JP3501541B2 (ja) | 全波整流回路 | |
| US5422507A (en) | Electrical isolation in integrated circuits | |
| US20070132008A1 (en) | High voltage integration circuit with freewheeling diode embedded in transistor | |
| JP2001086641A (ja) | 入力保護回路および半導体集積回路 | |
| EP3993035B1 (en) | Semiconductor chip with gate oxide protection of metal-oxide-semiconductor transistor and/or oxide protection of metal-oxide-metal capacitor | |
| US5930191A (en) | Semiconductor memory device having a plurality of power voltages | |
| US5463240A (en) | CMIS device with increased gain | |
| KR100658549B1 (ko) | 반도체 장치, 전파 정류 회로 및 반파 정류 회로 | |
| JP4435672B2 (ja) | 半導体集積回路装置 | |
| US6372568B1 (en) | Method of manufacture of a semiconductor having a triple well structure | |
| JPH10256483A (ja) | Ｍｏｓ型半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |