JP3507108B2 - Method of forming deposited film by bias sputtering method - Google Patents
Method of forming deposited film by bias sputtering methodInfo
- Publication number
- JP3507108B2 JP3507108B2 JP29245993A JP29245993A JP3507108B2 JP 3507108 B2 JP3507108 B2 JP 3507108B2 JP 29245993 A JP29245993 A JP 29245993A JP 29245993 A JP29245993 A JP 29245993A JP 3507108 B2 JP3507108 B2 JP 3507108B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- deposited film
- film
- forming
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、各種半導体デバイスの
製造において、単結晶ウエハー等の基板上に堆積膜を形
成するについて採用されるスパッタリング法による堆積
膜形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a deposited film forming method by a sputtering method adopted for forming a deposited film on a substrate such as a single crystal wafer in the manufacture of various semiconductor devices.
【0002】[0002]
【従来技術の説明】単結晶ウエハー等の基板上に堆積膜
を形成するについては、比較的低温で堆積膜を形成し得
るスパッタリング法が広く知られている。スパッタリン
グ法においては、一般に真空容器内を10-3〜10-4T
orr程度に減圧し、ターゲット材を保持したターゲッ
ト電極に直流電圧または交流電圧を印加することで真空
容器内にプラズマ放電を生起させ、プラズマ中の陽イオ
ンをターゲット材に加速衝突させる。この衝撃によりタ
ーゲット材からターゲット材を構成する原子が放出さ
れ、真空容器内に配された基板上に付着、堆積して堆積
膜が形成される。近年、こうしたスパッタリング法の中
でも、基板あるいはターゲット電極にバイアス電圧を印
加し、プラズマ中のイオンの基板への入射エネルギーを
制御した状態でスパッタリングを行う、いわゆるバイア
ススパッタリング法が研究されている。バイアススパッ
タリング法は、基板へイオンの入射エネルギーを制御し
た状態で堆積膜を形成できるため、堆積膜のステップカ
バレッジを向上させたり、基板への入射エネルギーを低
く抑えた状態で堆積膜を形成し得る等の利点を有してい
る。基板への入射エネルギーを低く抑えた状態で堆積膜
を形成するバイアススパッタリング装置の一例として、
米国特許第4,874,494号明細書には高周波電源
として100MHz以上の周波数のものを使用する装置
が記載されている。該明細書に開示されたバイアススパ
ッタリング装置は、図7に示す構成のものである。2. Description of the Related Art As a method for forming a deposited film on a substrate such as a single crystal wafer, a sputtering method which can form the deposited film at a relatively low temperature is widely known. In the sputtering method, the inside of the vacuum vessel is generally 10 −3 to 10 −4 T.
By reducing the pressure to about orr and applying a DC voltage or an AC voltage to the target electrode holding the target material, plasma discharge is generated in the vacuum container, and cations in the plasma are accelerated and collide with the target material. Due to this impact, atoms constituting the target material are released from the target material and adhere and deposit on the substrate arranged in the vacuum container to form a deposited film. In recent years, among such sputtering methods, a so-called bias sputtering method has been studied in which a bias voltage is applied to a substrate or a target electrode and sputtering is performed in a state in which the energy of ions in the plasma incident on the substrate is controlled. In the bias sputtering method, the deposited film can be formed in a state in which the incident energy of ions to the substrate is controlled, so that the step coverage of the deposited film can be improved or the deposited film can be formed in a state in which the incident energy to the substrate is suppressed to a low level. And so on. As an example of a bias sputtering device that forms a deposited film with the incident energy to the substrate kept low,
U.S. Pat. No. 4,874,494 describes a device which uses a high frequency power supply having a frequency of 100 MHz or more. The bias sputtering device disclosed in the specification has the configuration shown in FIG.
【0003】図10に示すバイアススパッタリング装置
においては、真空容器705内にターゲット電極702
に保持されたターゲット材701と、基板電極704に
載置されたシリコンウエハー(即ち、基板)703とが
対向して配されており、ターゲット電極702の背面に
はマグネトロン放電のための永久磁石708が配されて
いる。ターゲット電極702には整合回路710を介し
て高周波電源709が接続されている。さらにターゲッ
ト電極702には高周波をカットするためのフィルター
711を介して直流電源706が接続されている。基板
電極704はコンデンサー712により高周波的に接地
され、かつフィルター711を介して直流電源707に
接続されている。713はガス供給系、714は排気系
である。このバイアススパッタリング装置では、プラズ
マポテンシャルをVp、直流電源707の出力電圧を
V1、直流電源706の出力電圧をV2として、Vp+|
V1|、あるいはVp+|V2|で表される自己バイアス
を独立的に制御できるため、|V1|を大きくしてイオ
ンのターゲット材への加速電圧を増大させ、スパッタ率
を大きくして成膜速度を増大させることができるとして
いる。また、高周波電源709に100MHz以上の高
周波電源を用いたことにより、プラズマを高密度で生成
でき、さらにイオンの運動エネルギーの幅を周波数1
3.56MHzの高周波に比べて、1/10以下に抑え
ることができるため、ほとんど全てのイオンを所望の運
動エネルギーで基板703表面にぶつけることが可能と
なり、あまり基板703にイオンダメージを与えること
なく堆積膜の形成ができるとしている。また、当該米国
特許明細書にはシリコン基板上への単結晶Al薄膜の形
成が示されている。In the bias sputtering apparatus shown in FIG. 10, a target electrode 702 is placed in a vacuum chamber 705.
The target material 701 held on the substrate and the silicon wafer (that is, the substrate) 703 placed on the substrate electrode 704 are arranged so as to face each other, and a permanent magnet 708 for magnetron discharge is provided on the back surface of the target electrode 702. Are arranged. A high frequency power source 709 is connected to the target electrode 702 via a matching circuit 710. Further, a DC power supply 706 is connected to the target electrode 702 via a filter 711 for cutting high frequencies. The substrate electrode 704 is grounded at a high frequency by a capacitor 712, and is connected to a DC power source 707 via a filter 711. Reference numeral 713 is a gas supply system, and 714 is an exhaust system. In this bias sputtering device, the plasma potential is V p , the output voltage of the DC power supply 707 is V 1 , and the output voltage of the DC power supply 706 is V 2 , and V p + |
Since the self-bias represented by V 1 | or V p + | V 2 | can be controlled independently, | V 1 | is increased to increase the acceleration voltage of ions to the target material and increase the sputtering rate. It is said that the film formation rate can be increased. Further, by using a high frequency power source of 100 MHz or more as the high frequency power source 709, plasma can be generated at a high density, and the width of the kinetic energy of ions can be set to 1
Since it can be suppressed to 1/10 or less as compared with the high frequency of 3.56 MHz, almost all the ions can be bombarded on the surface of the substrate 703 with a desired kinetic energy, and the substrate 703 is not damaged so much. It is said that a deposited film can be formed. Further, the US patent specification shows formation of a single crystal Al thin film on a silicon substrate.
【0004】国際出願WO91/09161号明細書に
は、上述の米国特許第4,874,494号明細書に開
示されたのと類似のバイアススパッタリング装置を使用
して、真空容器内の雰囲気中のH2O,CO,及びCO2
の分圧を1.0×10-8Torr以下に制御すること
で、基板温度を400℃乃至700℃の範囲でエピタキ
シャル膜を形成し得ることが記載されている。基板温度
の低温化については、半導体デバイス作成時のプロセス
温度に依存して生ずるドーピング原子の熱拡散の問題を
解決し、近年の高性能デバイス作成に要求されるドーパ
ントプロファイルの急峻化に応えるためにも、広く要求
されているところである。ところがエピタキシャル膜を
スパッタリング法を使用して形成することについては、
スパッタリングを生じさせるいわゆるスパッタリングガ
スの膜中への混入、及び膜の粗密化が大きな問題点とし
て上がってくるため、十分研究されていないのが実状で
ある。International application WO 91/09161 discloses a bias sputtering apparatus similar to that disclosed in the above-mentioned US Pat. No. 4,874,494, which is used in an atmosphere inside a vacuum chamber. H 2 O, CO, and CO 2
It is described that the epitaxial film can be formed at a substrate temperature in the range of 400 ° C. to 700 ° C. by controlling the partial pressure of 1.0 × 10 −8 Torr or less. Regarding lowering the substrate temperature, in order to solve the problem of thermal diffusion of doping atoms that occurs depending on the process temperature at the time of semiconductor device fabrication, and to respond to the sharpening of the dopant profile required for recent high-performance device fabrication. Is also widely required. However, regarding the formation of the epitaxial film using the sputtering method,
The fact that so-called sputtering gas, which causes sputtering, into the film and the densification of the film are raised as major problems, have not been sufficiently studied.
【0005】本発明者らは、この問題点を克服するた
め、鋭意研究を行った。本発明者らは当該国際出願WO
91/09161号明細書の開示内容に基づいてシリコ
ンウエハー上にシリコンのエピタキシャル膜を形成する
実験を行った。そうしたところ、基板温度を400℃程
度以上とした際には、比較的安定して良好なエピタキシ
ャル膜を形成し得たが、400℃未満の基板温度では、
良好なエピタキシャル膜は形成できず、半導体特性が劣
ったものとなってしまった。即ち、基板温度を400℃
未満として安定的にエピタキシャル膜を形成するには国
際出願WO91/09161号明細書に開示された技術
ではこと足りない。The present inventors have conducted diligent research in order to overcome this problem. The present inventors have filed the international application WO
An experiment for forming an epitaxial film of silicon on a silicon wafer was conducted based on the disclosure of Japanese Patent No. 91/09161. As a result, when the substrate temperature was set to about 400 ° C. or higher, a good epitaxial film could be formed relatively stably, but at a substrate temperature lower than 400 ° C.
A good epitaxial film could not be formed, resulting in poor semiconductor characteristics. That is, the substrate temperature is 400 ° C
The technique disclosed in the international application WO91 / 09161 is not sufficient for stably forming an epitaxial film with a lesser amount.
【0006】また、国際出願WO91/09150号明
細書には、真空容器の内の試料電極上に被処理試料を載
置し、該真空容器内のプラズマ電位に対する試料電極の
電圧が一定となるように試料電極に負の電圧を制御しな
がら印加し、被処理試料に照射されるイオンのもつエネ
ルギーの分散が所望状態になるようにしてイオンの照射
を行う工程と、試料電極に正の電圧を印加し、電子を被
処理試料に照射する工程とを繰り返すことを特徴とする
プラズマ処理法が記載されている。そして、そのプラズ
マ処理法によれば、真空容器の内のイオンをエネルギー
分散の小さい状態に制御することで、被処理試料への損
傷の少ないプラズマ処理を高速で行い得るとしている。
しかしながら、該公報に記載されたプラズマ処理は具体
的にはプラズマエッチング法あるいはプラズマCVD法
であり、スパッタリング法についてはふれるところがな
い。さらに、エピタキシャル膜の形成についても何等の
開示も示唆もなされていない。Further, in the international application WO91 / 09150, a sample to be processed is placed on a sample electrode in a vacuum container so that the voltage of the sample electrode is constant with respect to the plasma potential in the vacuum container. And applying a negative voltage to the sample electrode while controlling the negative voltage so that the energy distribution of the ions irradiated to the sample to be processed is in a desired state, and the ion irradiation is performed, and a positive voltage is applied to the sample electrode. A plasma processing method is described, which is characterized by repeating the steps of applying and irradiating a sample to be processed with electrons. Then, according to the plasma processing method, by controlling the ions in the vacuum container to a state in which energy dispersion is small, it is possible to perform plasma processing that causes less damage to the sample to be processed at high speed.
However, the plasma treatment described in this publication is specifically a plasma etching method or a plasma CVD method, and there is no mention of the sputtering method. Furthermore, there is no disclosure or suggestion regarding formation of an epitaxial film.
【0007】[0007]
【発明の目的】本発明は、上述した問題点を克服し、4
00℃未満の低温下で高品質なエピタキシャル膜を形成
し得る堆積膜の形成方法を提供することを主たる目的と
する。本発明の他の目的は、基板へのイオンダメージを
少なくして低温下での堆積膜形成を可能とする改善され
たバイアススパッタリングによる堆積膜形成方法を提供
することにある。本発明の更に別の目的は、真空容器内
に配されたターゲット材を保持するターゲット電極と、
前記ターゲット電極に対向して配された堆積膜形成用の
基板を保持する基板電極と、の間に高周波エネルギーを
用いてプラズマを生起させ、前記ターゲット材をスパッ
タリングするとともに、前記ターゲット電極あるいは前
記基板電極の少なくとも一方にバイアス電圧を印加して
前記基板上にスパッタリングされた原子で構成される堆
積膜を形成するバイアススパッタリング法による堆積膜
形成方法において、前記基板に前記プラズマ中のイオン
を照射し、前記ターゲット材のスパッタリングを行い前
記基板上に堆積膜を形成する工程と、前記ターゲット材
のスパッタリングを行わずに前記基板に前記プラズマ中
のイオンを照射する工程と、を交互に繰り返すことを特
徴とするバイアススパッタリング法による堆積膜形成方
法を提供することにある。SUMMARY OF THE INVENTION The present invention overcomes the above-mentioned problems and
It is a main object to provide a method for forming a deposited film capable of forming a high quality epitaxial film at a low temperature of less than 00 ° C. It is another object of the present invention to provide an improved method for forming a deposited film by bias sputtering, which makes it possible to form a deposited film at a low temperature while reducing ion damage to the substrate. Still another object of the present invention is a target electrode for holding a target material arranged in a vacuum container,
A plasma is generated by using high-frequency energy between a substrate electrode that holds a substrate for forming a deposited film that is arranged facing the target electrode, and the target material is sputtered, and the target electrode or the substrate is also formed. In a deposited film forming method by a bias sputtering method for applying a bias voltage to at least one of electrodes to form a deposited film composed of atoms sputtered on the substrate, the substrate is irradiated with ions in the plasma, Characterized in that the step of forming a deposited film on the substrate by sputtering the target material and the step of irradiating the substrate with ions in the plasma without sputtering the target material are alternately repeated. To provide a deposited film forming method by a bias sputtering method A.
【0008】[0008]
【発明の構成・効果】本発明により提供されるバイアス
スパッタリング法による堆積膜形成方法は、つぎのとお
りの構成のものである。即ち、真空容器内に配されたタ
ーゲット材を保持するターゲット電極と、前記ターゲッ
ト電極に対向して配された堆積膜形成用の基板を保持す
る基板電極と、の間に高周波エネルギーを用いてプラズ
マを生起させ、前記ターゲット材をスパッタリングする
とともに、前記ターゲット電極あるいは前記基板電極の
少なくとも一方にバイアス電圧を印加して前記基板上に
スパッタリングされた原子で構成される堆積膜を形成す
るバイアススパッタリング法による堆積膜形成方法にお
いて、前記高周波エネルギーを周波数50MHz〜30
0MHzの範囲の高周波電源より供給し、前記ターゲッ
ト電極に接続される直流電源のON−OFF制御によ
り、前記基板に前記プラズマ中のイオン照射し、前記タ
ーゲット材のスパッタリングを行い前記基板上に堆積膜
を形成する工程と、前記ターゲット材のスパッタリング
を行わずに前記基板に前記プラズマ中のイオンを照射す
る工程とを切り替えて交互に繰り返すことを特徴とする
ものである。The structure and effects of the present invention are as follows. The deposited film forming method by the bias sputtering method provided by the present invention has the following structure. That is, plasma is generated by using high frequency energy between a target electrode that holds a target material that is placed in a vacuum container and a substrate electrode that holds a substrate for forming a deposited film that is placed facing the target electrode. And a target material is sputtered, and a bias voltage is applied to at least one of the target electrode and the substrate electrode to form a deposited film composed of sputtered atoms on the substrate by a bias sputtering method. In the method of forming a deposited film, the high frequency energy has a frequency of 50 MHz to 30.
It is supplied from a high frequency power source in the range of 0 MHz and the target
The ON / OFF control of the DC power supply connected to the
By irradiating the substrate with ions in the plasma, forming a deposited film on the substrate by sputtering the target material, and by sputtering the target material with the ions in the plasma without sputtering the target material. It is characterized by switching the irradiation process and repeating it alternately
It is a thing .
【0009】上述した構成の本発明のバイアススパッタ
リング法による堆積膜形成方法によれば、基板上への堆
積膜形成工程と、基板上あるいは堆積膜上に到達したタ
ーゲット材を構成する原子へのイオンの照射工程とを分
けて行うことにより、Arガス、Neガス等のスパッタ
リング用ガスの堆積膜中への混入を抑制できる。これに
加えて基板上あるいは堆積膜上に到達したターゲット材
を構成する原子へのイオンの照射により、原子のマイグ
レーションが促進されるため400℃未満の低温下でス
テップカバレッジに優れた高品質なエピタキシャル堆積
膜を形成できる。また、400℃未満の低温下でのエピ
タキシャル膜の形成が可能となることから、堆積膜の積
層構造を形成する場合に、積層構造を構成する堆積膜間
の界面状態を極めて好ましい状態とすることができ、望
ましいドーパントプロファイルを達成できる。According to the deposited film forming method by the bias sputtering method of the present invention having the above-described structure, the deposited film forming step on the substrate and the ions to the atoms constituting the target material reaching the substrate or the deposited film By performing the irradiation step separately from the above step, it is possible to suppress mixing of sputtering gas such as Ar gas and Ne gas into the deposited film. In addition to this, irradiation of ions to the atoms constituting the target material reaching the substrate or the deposited film promotes the migration of atoms, so that high-quality epitaxial with excellent step coverage at a low temperature of less than 400 ° C. A deposited film can be formed. Further, since it becomes possible to form an epitaxial film at a low temperature of less than 400 ° C., when forming a laminated structure of deposited films, the interface state between the deposited films forming the laminated structure should be extremely favorable. The desired dopant profile can be achieved.
【0010】本発明者らは、上述した問題を解決し、4
00℃以下の低温下でエピタキシャル膜を安定して形成
し得る堆積膜形成方法を提供すべく下述する実験を行っ
た。The present inventors have solved the above-mentioned problems, and
The experiment described below was conducted in order to provide a deposited film forming method capable of stably forming an epitaxial film at a low temperature of 00 ° C. or lower.
【0011】[0011]
【実験1】上述した特許協力条約に基づいて公開された
国際特許出願WO91/09161号明細書の開示内容
に基づいて、シリコンウエハー上へのシリコンのエピタ
キシャル膜の形成を種々の温度で試み、低温化を達成す
るための問題点について検討した。[Experiment 1] Based on the disclosure content of International Patent Application No. WO91 / 09161 published under the Patent Cooperation Treaty mentioned above, formation of an epitaxial film of silicon on a silicon wafer was tried at various temperatures, and at low temperature. We examined the problems to be achieved.
【0012】ここで使用したバイアススパッタリング装
置を図1に示す。図1に示すバイアススパッタリング装
置においては、真空容器101内にターゲット電極10
2に保持されたターゲット材112と、基板電極105
に載置されたシリコンウエハー(即ち、基板)104と
が対向して配されており、ターゲット電極102の背面
にはマグネトロン放電のための永久磁石103が配され
ている。ターゲット電極102には整合回路107を介
して周波数100MHzの高周波電源106が接続され
ている。さらにターゲット電極102には高周波をカッ
トするためのフィルター111を介して直流電源108
が接続されている。基板電極105はコンデンサー11
3により高周波的に接地され、かつフィルター110を
介して直流電源109に接続されている。106はガス
ボンベ、105はガス精製装置、114はガス排気系で
ある。115は基板搬入用のロードロック室であり、該
ロードロック室はゲートバルブ116を介して真空容器
101に接続されている。The bias sputtering apparatus used here is shown in FIG. In the bias sputtering apparatus shown in FIG. 1, the target electrode 10 is placed in the vacuum chamber 101.
2 and the target material 112 held on the substrate electrode 105.
The silicon wafer (that is, the substrate) 104 placed on the substrate is disposed so as to face it, and the permanent magnet 103 for magnetron discharge is disposed on the back surface of the target electrode 102. A high frequency power supply 106 having a frequency of 100 MHz is connected to the target electrode 102 via a matching circuit 107. Further, a DC power supply 108 is provided to the target electrode 102 via a filter 111 for cutting high frequencies.
Are connected. The substrate electrode 105 is the capacitor 11
3 is grounded at a high frequency and is connected to the DC power supply 109 via the filter 110. Reference numeral 106 is a gas cylinder, 105 is a gas purifier, and 114 is a gas exhaust system. Reference numeral 115 denotes a load-lock chamber for loading a substrate, and the load-lock chamber is connected to the vacuum container 101 via a gate valve 116.
【0013】真空容器101はSUS316製であり、
内壁は電解研磨が施され、表面の平滑度はRmax<0.
1μmに仕上げられている。ガス排気系は、次のように
構成した。即ち、磁気浮上型のタンデムターボ分子ポン
プを二つ直列に接続したものに補助ポンプとしてドライ
ポンプを接続して構成した。この排気系はオイルフリー
システムであり、該システムは真空容器101内への不
純物汚染がないように構成されている。ガスボンベ10
6から5N(純度99.999%)のArガスをガス精
製器105(サエス・ゲッタース社(SAES GET
TERS S.p.A)製PRF700IC−R64)
を通して真空容器101内に導入した。The vacuum container 101 is made of SUS316,
The inner wall is electropolished and the surface smoothness is R max <0.
Finished to 1 μm. The gas exhaust system was constructed as follows. That is, a magnetic levitation type tandem turbo molecular pump was connected in series to a dry pump as an auxiliary pump. This exhaust system is an oil-free system, and the system is configured so that there is no impurity contamination in the vacuum container 101. Gas cylinder 10
6 to 5 N (purity 99.999%) of Ar gas was supplied to the gas purifier 105 (SAES GETS).
TERS S. p. A) PRF700IC-R64)
Was introduced into the vacuum vessel 101.
【0014】本実験では、ターゲット材としてP濃度が
1.8×1018cm-3のn型FZ(100)5インチS
iウエハーを用い、基板としてB濃度が1.0×1015
cm-3のp型FZ(100)4インチウエハーを用い
た。本実験では、シリコン基板上にシリコン膜を形成
し、該シリコン膜について、電子線回折による結晶解
析、四探針法による抵抗値測定、SIMSによるAr,
C,Oの含有量測定、p−n接合の逆電流密度測定を行
った。In this experiment, as a target material, an n-type FZ (100) 5 inch S having a P concentration of 1.8 × 10 18 cm -3 was used.
Using an i-wafer, the substrate has a B concentration of 1.0 × 10 15
A cm -3 p-type FZ (100) 4-inch wafer was used. In this experiment, a silicon film was formed on a silicon substrate, and the silicon film was subjected to crystal analysis by electron diffraction, resistance measurement by the four-point probe method, Ar by SIMS,
The C and O contents were measured and the reverse current density of the pn junction was measured.
【0015】これらの測定を容易にするため、シリコン
基板に図2に示したパターニングを施した後、基板とし
て使用した。まず、シリコン基板201上に抵抗加熱法
により熱酸化膜(SiO2膜)202を約2000Åの
膜厚で形成した(図2)。In order to facilitate these measurements, the silicon substrate was patterned as shown in FIG. 2 and then used as a substrate. First, a thermal oxide film (SiO 2 film) 202 having a film thickness of about 2000 Å was formed on a silicon substrate 201 by a resistance heating method (FIG. 2).
【0016】SiO2膜202上に厚さ1μmのレジス
ト203(OFPR:東京応化株式会社製)を形成した
(図3)。つぎに通常用いられる露光、現像及びエッチ
ング処理を行い、SiO2膜を除去し、レジストを剥離
して実験用の基板とした(図4)。こうして得られた基
板を通常の方法で洗浄処理してから、ロードロック室1
15内に導入した。ロードロック室115内の圧力が不
図示の排気装置により十分減圧されたところで、1×1
0-10Torr程度まで減圧されている真空容器101
内にゲートバルブ116を介して基板104を搬入し、
基板電極105上に設置した。基板を不図示のヒーター
で300℃に加熱した状態での真空容器101内の圧力
(バックグランド真空度)は2.2×10-10Torr
であった。A resist 203 (OFPR: manufactured by Tokyo Ohka Co., Ltd.) having a thickness of 1 μm was formed on the SiO 2 film 202 (FIG. 3). Then, the exposure, development and etching treatments which are usually used were carried out to remove the SiO 2 film and the resist was peeled off to obtain a substrate for experiment (FIG. 4). The substrate thus obtained is washed by a usual method, and then the load lock chamber 1
Introduced in 15. When the pressure in the load lock chamber 115 is sufficiently reduced by an exhaust device (not shown), 1 × 1
Vacuum container 101 whose pressure is reduced to about 0 -10 Torr
The substrate 104 is carried in through the gate valve 116,
It was placed on the substrate electrode 105. The pressure inside the vacuum vessel 101 (background vacuum degree) when the substrate is heated to 300 ° C. by a heater (not shown) is 2.2 × 10 −10 Torr.
Met.
【0017】ガスボンベ106中のArガスをガス精製
器105を介して真空容器101内に導入し、該容器内
の圧力を10mTorrとした。高周波電源106より
100MHz,30Wの電力を投入すると共に、直流電
源108より−30V、直流電源109より+15Vの
電圧を印加して真空容器101内にプラズマを生起さ
せ、基体表面のクリーニングを5分間にわたって行っ
た。ついで、基板温度を300℃〜500℃の範囲(3
00,350,400,450及び500℃)で変化さ
せ、表1に示す条件でシリコン膜の形成を行った。この
成膜によっては膜厚約1000Åのシリコン膜が得られ
た。Ar gas in the gas cylinder 106 was introduced into the vacuum container 101 via the gas purifier 105, and the pressure in the container was set to 10 mTorr. A power of 100 MHz and 30 W is applied from the high frequency power supply 106, a voltage of -30 V is applied from the direct current power supply 108, and a voltage of +15 V is applied from the direct current power supply 109 to generate plasma in the vacuum container 101, and the surface of the substrate is cleaned for 5 minutes. went. Then, the substrate temperature is in the range of 300 ° C to 500 ° C (3
00, 350, 400, 450 and 500 ° C.) to form a silicon film under the conditions shown in Table 1. By this film formation, a silicon film having a film thickness of about 1000 Å was obtained.
【0018】得られたシリコン膜の評価を電子線回折に
よる結晶解析、四探針法による抵抗測定、SIMSによ
るAr,C,Oの含有量測定、p−n接合の逆電流密度
測定により行った。得られた結果を表2に成膜の際のバ
ックグランド真空度とあわせて示す。The obtained silicon film was evaluated by crystal analysis by electron diffraction, resistance measurement by the four-point probe method, Ar, C, O content measurement by SIMS, and reverse current density measurement of pn junction. . The obtained results are shown in Table 2 together with the background vacuum degree at the time of film formation.
【0019】表2に示した実験結果より、以下のことが
判明した。即ち、(1)300℃から500℃の温度範
囲において、電子線回折が菊池線を示す単結晶膜が得ら
れる。(2)半導体デバイス作成に関して最も重要な要
素である電気特性を示す抵抗率及びp−n接合の逆電流
密度については、成膜時の基板温度が400℃以上の場
合には良好な値が得られているのに対し、基板温度が4
00℃未満の場合には、良好な値が得られない。(3)
基板温度が400℃未満の成膜においては、酸素及び炭
素の膜中への混入量は比較的安定しているのに対し、ア
ルゴンの混入量は基板温度が下がるに対応して増加して
おり、基板温度400℃未満におけるアルゴンの基板へ
の付着係数が大きい。(4)基板温度400℃未満にお
ける抵抗率及びp−n接合の逆電流密度値の悪化は基板
への付着係数が大きいアルゴンの膜中への混入によるも
のと考えられる。From the experimental results shown in Table 2, the following was found. That is, (1) in the temperature range of 300 ° C. to 500 ° C., a single crystal film whose electron diffraction shows the Kikuchi line is obtained. (2) Regarding the resistivity showing the electrical characteristics and the reverse current density of the pn junction, which are the most important factors in the production of semiconductor devices, good values are obtained when the substrate temperature during film formation is 400 ° C. or higher. However, the substrate temperature is 4
If the temperature is lower than 00 ° C, good values cannot be obtained. (3)
When the substrate temperature is less than 400 ° C., the amount of oxygen and carbon mixed in the film is relatively stable, while the amount of argon mixed increases as the substrate temperature decreases. The adhesion coefficient of argon to the substrate is large when the substrate temperature is lower than 400 ° C. (4) It is considered that the deterioration of the resistivity and the reverse current density value of the pn junction at the substrate temperature of less than 400 ° C. is due to the incorporation of argon, which has a large adhesion coefficient to the substrate, into the film.
【0020】[0020]
【実験2】上述の実験1の結果に鑑みて、低温下でのシ
リコン膜形成に際してもアルゴンの膜中への混入を低く
抑えることができる成膜法についての検討を行った。エ
ピタキシャル膜を形成するに際しては、エピタキシャル
膜を構成する原子のもつエネルギーを大きくし、基板表
面でのマイグレーションが十分とれるようにすることが
重要である。基板温度が高い場合には、エピタキシャル
膜を構成する原子以外の原子(即ち、エピタキシャル膜
への混入原子)の基板表面への付着係数は小さいことか
らエピタキシャル膜を構成する原子のエネルギーを大き
くすればマイグレーションは十分なものとなる。[Experiment 2] In consideration of the results of Experiment 1 described above, a film forming method was studied in which the mixing of argon into the film could be suppressed even when forming a silicon film at a low temperature. When forming an epitaxial film, it is important to increase the energy of the atoms forming the epitaxial film so that migration on the substrate surface can be sufficiently taken. When the substrate temperature is high, atoms other than the atoms forming the epitaxial film (that is, atoms mixed into the epitaxial film) have a small adhesion coefficient to the substrate surface. Therefore, if the energy of the atoms forming the epitaxial film is increased. Migration will be sufficient.
【0021】一方、基板温度が低い場合には、混入原子
の付着係数が大きくなり、基板上に付着した混入原子が
エピタキシャル膜を構成する原子のマイグレーションを
阻害するのでエピタキシャル膜を構成する原子のエネル
ギーを大きくしただけでは良好なエピタキシャル膜は形
成できない。基板上に付着したエピタキシャル膜を構成
する原子のマイグレーションは、プラズマ中のイオンを
適切なエネルギーで基板に照射すること(イオンアシス
ト)で改善されるが、本発明者らは上述の実験1の成膜
方法においては、アルゴンイオンによるアシストとエピ
タキシャル膜を構成する原子の基板上への付着が同時に
行われていることからアルゴンイオンのエピタキシャル
膜への混入が助長されているのでないかとの見地にたっ
てアルゴンイオンによるアシスト法についての実験を行
った。On the other hand, when the substrate temperature is low, the sticking coefficient of the mixed atoms becomes large, and the mixed atoms adhering on the substrate hinder the migration of the atoms forming the epitaxial film, so that the energy of the atoms forming the epitaxial film is increased. A good epitaxial film cannot be formed only by increasing the value. The migration of atoms constituting the epitaxial film attached on the substrate is improved by irradiating the substrate with ions in plasma at appropriate energy (ion assist). In the film method, since it is assisted by argon ions and the atoms that make up the epitaxial film are simultaneously attached to the substrate, there is a possibility that the mixing of argon ions into the epitaxial film is promoted. An experiment on an assist method using argon ions was conducted.
【0022】本実験では、実験1で使用した図1のスパ
ッタリング装置を利用して、ターゲット電極102に印
加する直流電源106のスイッチを周期的にON−OF
F変化させて成膜を行い、ターゲット電極への直流電圧
印加が成膜にどのような影響を及ぼすかについて検討し
た。具体的には、時間に対する堆積膜の堆積速度の変化
と、時間に対する基板入射イオン量の変化について測定
した。時間に対する堆積膜の堆積速度の変化の測定に際
しては、基板としてB濃度が1.0×1015cm-3のn
型FZ(100)5インチSiウエハーをそのまま使用
したことと、直流電源108のスイッチを3秒間隔で切
り替え、ターゲット電極111に印加される直流電圧を
−200V,0Vに変化させたこと及び基板温度を30
0℃の一点とした以外実験1と同様にして成膜を行っ
た。成膜条件を表3に示す。In this experiment, the switch of the DC power supply 106 applied to the target electrode 102 is periodically turned on and off by using the sputtering apparatus of FIG. 1 used in the experiment 1.
Film formation was performed while changing F, and it was examined how the application of a DC voltage to the target electrode affects the film formation. Specifically, changes in the deposition rate of the deposited film with respect to time and changes in the amount of ions incident on the substrate with respect to time were measured. When the change in the deposition rate of the deposited film with respect to time was measured, n as a substrate with a B concentration of 1.0 × 10 15 cm −3 was used.
The type FZ (100) 5 inch Si wafer was used as it was, the switch of the DC power supply 108 was changed at intervals of 3 seconds, and the DC voltage applied to the target electrode 111 was changed to -200V, 0V and the substrate temperature. 30
Film formation was performed in the same manner as in Experiment 1 except that one point was set at 0 ° C. Table 3 shows the film forming conditions.
【0023】ここで、堆積膜の堆積速度は、Si基板の
近傍に膜厚計を設置し、膜厚計と基板上に実際に形成さ
れた堆積膜の膜厚の校正を行って測定した。得られた結
果を図5に示す。The deposition rate of the deposited film was measured by setting a film thickness meter near the Si substrate and calibrating the film thickness of the deposited film actually formed on the substrate. The obtained results are shown in FIG.
【0024】一方、基板入射イオン量の変化について
は、図1に示したスパッタリング装置の基板電極105
として中央部に10mm径の穴のあいた電極を用意し、
該穴にバルザース社(BALZARS,ELA)製イオ
ン検出計PPM400のイオン収集用オリフィスをセッ
トして、該イオン検出計により基板入射イオン量を測定
した。ここでの成膜条件は、基板電極上に特に基板を置
かない以外、上述の堆積膜の堆積速度の変化の測定と同
様にした。得られた結果を図6に示す。図5及び図6に
より以下のことが判明した。即ち、(1)高周波電源側
に接続した直流電源による電圧の印加をON−OFFす
ることにより、基板への堆積膜形成と、堆積膜の非形成
とを制御できる。(2)高周波電源側に接続した直流電
源による電圧の印加のON−OFF制御によっては、基
板に入射するイオン量の変化はない。On the other hand, regarding the change in the amount of ions incident on the substrate, the substrate electrode 105 of the sputtering apparatus shown in FIG.
As an electrode, prepare an electrode with a 10 mm diameter hole in the center,
An ion collecting orifice of an ion detector PPM400 manufactured by Balzers, Inc. (ELA) was set in the hole, and the amount of ions incident on the substrate was measured by the ion detector. The film forming conditions here were the same as the above-described measurement of the change in the deposition rate of the deposited film except that the substrate was not placed on the substrate electrode. The obtained results are shown in FIG. The following has been found from FIGS. 5 and 6. That is, (1) by turning on and off the application of a voltage by the direct current power source connected to the high frequency power source side, it is possible to control the formation of the deposited film and the non-formation of the deposited film on the substrate. (2) The amount of ions incident on the substrate does not change due to ON-OFF control of voltage application by the DC power source connected to the high frequency power source side.
【0025】[0025]
【実験3】上述の実験2の結果に鑑み、高周波電源側に
接続した直流電源による電圧印加をON−OFF制御す
ることによって、堆積膜上へのイオン入射(イオンアシ
スト)を継続的に行うと同時に、基板上への堆積膜形成
を断続的に行うことでエピタキシャルシリコン膜の形成
を行い、得られたシリコン膜の特性について測定した。
本実験においては実験1と同様の基板を作成し、図1に
示されるスパッタリング装置を使用して成膜を行った。
具体的な成膜条件はターゲット電極に接続された直流電
源108の印加電圧を上述の実験2と同様に−200
V,0Vを3秒間隔で切り替えた以外、実験1と同様に
した。得られたシリコン膜について、実験1と同様に電
子線回折による結晶解析、四探針法による抵抗測定、S
IMSによるAr,C,Oの含有量測定、p−n接合の
逆電流密度測定を行った。得られた結果を表4にまとめ
て示す。[Experiment 3] In view of the results of Experiment 2 described above, when the voltage application by the DC power supply connected to the high frequency power supply side is ON-OFF controlled, the ion injection (ion assist) on the deposited film is continuously performed. At the same time, an epitaxial silicon film was formed by intermittently forming a deposited film on the substrate, and the characteristics of the obtained silicon film were measured.
In this experiment, a substrate similar to that used in Experiment 1 was prepared, and a film was formed using the sputtering apparatus shown in FIG.
The specific film forming condition is that the applied voltage of the DC power source 108 connected to the target electrode is -200 as in Experiment 2 described above.
The same operation as in Experiment 1 was performed except that V and 0 V were switched at 3 second intervals. For the obtained silicon film, crystal analysis by electron diffraction, resistance measurement by four-point probe method, S
The content measurement of Ar, C, O by IMS and the reverse current density measurement of the pn junction were performed. The results obtained are summarized in Table 4.
【0026】表4に示した結果より、以下のことが判明
した。即ち、(1)高周波電源側に接続した直流電源に
よる電圧印加をON−OFF制御することによって、堆
積膜上へのイオン入射(イオンアシスト)を継続的に行
うと同時に、基板上への堆積膜形成を断続的に行うエピ
タキシャルシリコン膜の形成によれば、400℃未満の
低温下であってもアルゴンのシリコン膜への混入を低く
抑えることができる。(2)表2に示した結果と表4に
示した結果との対比より、400℃未満の低温下での成
膜においては、炭素と酸素の混入量については大差はな
いが、抵抗率とp−n接合逆方向電流の値については表
4の方が格段に改善されていることからアルゴンのシリ
コン膜への混入を低く抑えることで抵抗率とp−n接合
逆方向電流の値が改善される。(3)高周波電源側に接
続した直流電源による電圧印加をON−OFF制御する
ことによって、堆積膜上へのイオン入射(イオンアシス
ト)を断続的に行うと同時に、基板上への堆積膜形成を
断続的に行うエピタキシャルシリコン膜の形成によれ
ば、半導体デバイス作成に関して最も重要な要素である
電気特性を示す抵抗率及びp−n接合の逆電流密度に関
して非常に優れた堆積膜を400℃未満の低温下であっ
ても形成できる。From the results shown in Table 4, the following was found. That is, (1) ON / OFF control of voltage application by a DC power source connected to the high frequency power source side allows ion injection (ion assist) on the deposited film to be continuously performed, and at the same time, the deposited film on the substrate. By forming the epitaxial silicon film which is intermittently formed, it is possible to suppress the mixing of argon into the silicon film to a low level even at a low temperature of less than 400 ° C. (2) From the comparison between the results shown in Table 2 and the results shown in Table 4, there is no great difference in the amount of carbon and oxygen mixed in the film formation at a low temperature of less than 400 ° C. Regarding the value of the pn junction reverse direction current, since Table 4 is much improved, the resistivity and the value of the pn junction reverse direction current are improved by suppressing the mixing of argon into the silicon film to a low level. To be done. (3) By applying ON / OFF control of voltage application by a DC power source connected to the high frequency power source side, ion injection (ion assist) is intermittently performed on the deposited film, and at the same time, the deposited film is formed on the substrate. According to the intermittent formation of the epitaxial silicon film, the deposited film having excellent electrical resistivity and reverse current density of the pn junction, which are the most important factors for semiconductor device fabrication, can be formed at a temperature of less than 400 ° C. It can be formed even at low temperatures.
【0027】[0027]
【実験4】上述の実験3の結果に鑑みて、効果的な堆積
膜の形成(成膜)時間と堆積膜上へのイオン入射(イオ
ンアシスト)時間との関係について検討した。[Experiment 4] In view of the results of Experiment 3 described above, the relationship between the effective deposition film formation (deposition) time and the ion incidence (ion assist) time on the deposition film was examined.
【0028】[0028]
【実験4−1】実験3の手法で、ターゲット電極に接続
した直流電源による電圧印加をONとする時間(成膜時
間)とOFFとする時間(非成膜時間、イオンアシスト
のみの時間)とを1:1として種々の時間について実験
を行った。尚、本実験の成膜条件はターゲット電極に接
続した直流電源による電圧印加時間を種々変化させ、堆
積膜の膜厚が約1000Åとなるまで成膜したこと及び
基板温度を300℃とした以外は、実験3の実験条件と
同様にした。ここで成膜工程における堆積膜の平均堆積
速度は、約1.3Å/secであった。20℃における
シリコン結晶の格子定数は5.43Åであることから、
この平均堆積速度によれば1秒当たりシリコン原子が約
1原子層堆積するものと考えられる。得られた堆積膜の
評価はSIMSによるアルゴン、酸素、炭素の含有量測
定で行った。得られた結果を表5にまとめて示す。表5
に示した結果より、成膜時間が4秒以下のとき即ち、約
4原子層以下の成膜の場合にアルゴン含有量の少ない好
ましい膜が得られていることから、発明者らは、堆積速
度をN(Å/s)、成膜時間をTdとして、
Td≦5.43/N
なる関係式が成り立つのではないかと推測した。[Experiment 4-1] According to the method of Experiment 3, the time to turn on the voltage application by the DC power supply connected to the target electrode (deposition time) and the time to turn off the voltage (non-deposition time, time for only ion assist) The experiment was conducted for various times with 1: 1. In addition, the film forming conditions of this experiment are different except that the voltage application time by the DC power supply connected to the target electrode is variously changed, the film is formed until the film thickness of the deposited film is about 1000Å, and the substrate temperature is 300 ° C. The experimental conditions of Experiment 3 were the same. Here, the average deposition rate of the deposited film in the film forming step was about 1.3 Å / sec. Since the lattice constant of silicon crystal at 20 ° C is 5.43Å,
According to this average deposition rate, it is considered that about 1 atomic layer of silicon atoms is deposited per second. The obtained deposited film was evaluated by measuring the contents of argon, oxygen and carbon by SIMS. The results obtained are summarized in Table 5. Table 5
From the results shown in (1), when the film formation time is 4 seconds or less, that is, when the film formation is about 4 atomic layers or less, a preferable film having a low argon content is obtained. Was assumed to be N (Å / s) and the film formation time was T d , and it was speculated that the relational expression T d ≦ 5.43 / N might hold.
【0029】[0029]
【実験4−2】実験4−1で求めた関係式が堆積速度が
異なる場合にも成り立つかどうかを検証するためイオン
アシストの条件をそのままとして堆積速度を変化させて
成膜を行った。具体的には、ターゲット電極に印加する
直流電圧の値を、−100V,−300Vにふって実験
4−1と同様の実験を行った。尚、このときの成膜速度
はそれぞれ0.9Å/s,1.8Å/sであった。得ら
れた堆積膜の評価はSIMSによるアルゴン、酸素、炭
素の含有量測定で行った。得られた結果を表6及び表7
に示す。表6より成膜速度が0.9Å/sの場合にあっ
ては、成膜時間が6秒以下の場合に、アルゴン含有量の
少ない好ましい膜が得られており、表7より成膜速度が
1.8Å/sの場合にあっては成膜時間が3秒以下の場
合に好ましい膜が得られていることから、実験4−1で
求めた関係式が成膜速度が異なる場合であっても成り立
つことが確認された。[Experiment 4-2] In order to verify whether the relational expression obtained in Experiment 4-1 holds even when the deposition rates are different, film formation was performed while changing the deposition rate with the ion assist condition unchanged. Specifically, the same experiment as Experiment 4-1 was conducted by changing the value of the DC voltage applied to the target electrode to −100V and −300V. The film forming rates at this time were 0.9 Å / s and 1.8 Å / s, respectively. The obtained deposited film was evaluated by measuring the contents of argon, oxygen and carbon by SIMS. The obtained results are shown in Tables 6 and 7.
Shown in. According to Table 6, when the film forming rate is 0.9 Å / s, a preferable film having a small argon content was obtained when the film forming time was 6 seconds or less. In the case of 1.8 Å / s, a preferable film was obtained when the film formation time was 3 seconds or less. Therefore, the relational expression obtained in Experiment 4-1 was different when the film formation rate was different. It was confirmed that
【0030】[0030]
【実験4−3】ターゲット電極に接続した直流電源によ
る電圧印加をONとする時間(成膜時間)を3秒間と
し、成膜を行わずにイオンアシストのみ行う時間(非成
膜時間)を1秒〜6秒に変化させて成膜を行った。その
他の成膜条件は実験4−1と同様にした。得られた堆積
膜の評価はSIMSによるアルゴン、酸素、炭素の含有
量測定で行った。得られた結果を表8にまとめて示す。
表8に示した結果よりイオンアシスト時間を3秒以上と
した場合にアルゴン含有量の少ない好ましい膜が得られ
ることがわかる。また本実験では成膜時間を3秒間とし
て実験を行ったことから、イオンアシスト時間(成膜を
行わず、イオンアシストのみ行われる時間)をTaとし
て成膜時間をTdとすると、好ましくは、
Td≦Ta
の関係式が成り立つことがわかった。また、ターゲット
電極に印加する直流電圧の値を変化させ、膜の堆積速度
を変化させた場合であってもこの関係式が成り立つこと
を確認した。[Experiment 4-3] The time for turning on the voltage application by the DC power source connected to the target electrode (deposition time) was 3 seconds, and the time for performing only ion assist without film formation (non-deposition time) was 1 The film formation was performed by changing the time from 6 seconds to 6 seconds. Other film forming conditions were the same as in Experiment 4-1. The obtained deposited film was evaluated by measuring the contents of argon, oxygen and carbon by SIMS. The results obtained are summarized in Table 8.
The results shown in Table 8 show that when the ion assist time is set to 3 seconds or more, a preferable film having a low argon content can be obtained. Further, in this experiment, since the film formation time was set to 3 seconds, the ion assist time (a time during which only film formation is not performed and only ion assist is performed) is T a , and the film formation time is T d. , T d ≦ T a . It was also confirmed that this relational expression holds even when the value of the DC voltage applied to the target electrode is changed and the deposition rate of the film is changed.
【0031】[0031]
【実験5】上述の実験より、膜特性の良いエピタキシャ
ル膜を低温下で形成するには、成膜工程と非成膜工程
(イオンアシストのみの工程)とを真空容器内で、ある
周期をもって交互に行うことが重要であることが理解さ
れた。そこで本実験では、成膜工程と非成膜(イオンア
シスト)工程とを制御性良く行い、エピタキシャル膜を
形成するには、プラズマ放電を生成させるための高周波
電源の周波数をいかなる範囲とするのが好ましいかにつ
いて検討した。具体的な検討項目は、次の2点である。
即ち、(1)ターゲット電極に接続される直流電圧の印
加の有無によって、成膜工程と非成膜工程(イオンアシ
ストのみの工程)とを制御し得るようにターゲット電極
のセルフバイアスが小さくなる高周波電源周波数、及び
(2)エピタキシャル膜形成のため基板に入射するイオ
ンのエネルギー分散値が小さくなる高周波電源周波数で
ある。[Experiment 5] From the above experiment, in order to form an epitaxial film having good film characteristics at a low temperature, the film formation process and the non-film formation process (process only with ion assist) are alternately performed in a vacuum container at a certain cycle. It was understood that it was important to do. Therefore, in this experiment, in order to perform the film formation process and the non-film formation (ion assist) process with good controllability and form the epitaxial film, the frequency range of the high frequency power supply for generating plasma discharge should be set to any range. I examined whether it is preferable. The specific items to be examined are the following two points.
That is, (1) a high frequency in which the self-bias of the target electrode becomes small so that the film formation process and the non-film formation process (process only with ion assist) can be controlled depending on whether or not a DC voltage connected to the target electrode is applied. The power supply frequency and (2) the high frequency power supply frequency at which the energy dispersion value of the ions incident on the substrate for forming the epitaxial film becomes small.
【0032】検討項目(1)の実験に際しては、図1に
示したスパッタリング装置の直流電源108の代わりに
ターゲットに誘起される自己バイアスの直流電圧をモニ
ターする電圧計を配した装置を使用した。基板にはB濃
度が1.0×1015cm-3のn型FZ(100)5イン
チSiウエハーを使用し、アルゴンガスをスパッタリン
グ用ガスとして使用した。具体的な実験は、高周波電源
106を構成するシグナルジェネレーターとアンプの周
波数を10MHz〜400MHzまで変化させた状態で
成膜を行い直流電圧をモニターする電圧計によりターゲ
ット電極のセルフバイアスを測定して行った。成膜条件
を表9に示す。In the experiment of the examination item (1), an apparatus provided with a voltmeter for monitoring the DC voltage of the self-bias induced on the target was used instead of the DC power source 108 of the sputtering apparatus shown in FIG. An n-type FZ (100) 5 inch Si wafer having a B concentration of 1.0 × 10 15 cm −3 was used as a substrate, and argon gas was used as a sputtering gas. A specific experiment is performed by measuring the self-bias of the target electrode with a voltmeter that monitors the DC voltage by forming a film while changing the frequencies of the signal generator and the amplifier that form the high frequency power supply 106 from 10 MHz to 400 MHz. It was Table 9 shows the film forming conditions.
【0033】この実験で得られた放電周波数とターゲッ
ト電極セルフバイアスとの関係を図7に示す。図7より
放電周波数を50MHz〜300MHzの範囲とした場
合には、ターゲット電極のセルフバイアスを|25|V
以下の低い値に制御できることが理解される。尚、本実
験では300MHzをこえる周波数の高周波を使用した
場合には安定した放電を得ることができなかった。FIG. 7 shows the relationship between the discharge frequency and the target electrode self-bias obtained in this experiment. From FIG. 7, when the discharge frequency is in the range of 50 MHz to 300 MHz, the self bias of the target electrode is | 25 | V.
It is understood that the following low values can be controlled. In this experiment, stable discharge could not be obtained when a high frequency of more than 300 MHz was used.
【0034】検討項目(2)の実験に際しては、図1に
示したスパッタリング装置の基板電極105として中央
部に10mm径の穴のあいた電極を用意し、該穴にバル
ザース社(BALZARS,ELA)製イオン検出計P
PM400のイオン収集用オリフィスをセットして、該
イオン検出計によりイオンのエネルギーを測定できるよ
うにした以外検討項目(1)の成膜条件と同様にして実
験を行った。測定したイオンのエネルギーをエネルギー
分散半値幅として、放電周波数とあわせて表10に示
す。表10より、周波数50MHz〜300MHzの範
囲においては、イオンのエネルギー分散値幅が10eV
以下の小さな値となっているのが理解される。高品質な
膜特性を有するエピタキシャル膜を形成するに際して
は、プラズマ中のイオンの堆積膜表面への入射エネルギ
ーが大きい場合には、膜のイオンダメージは大きなもの
となり好ましくない。イオンのエネルギー分散値幅が小
さい場合には、相対的に高エネルギーのイオンの量が減
少するので、制御性が増すとともに堆積膜のイオンダメ
ージが減少し、膜の特性向上が図れることから周波数は
50MHz〜300MHzの範囲とするのが望ましい。In the experiment of examination item (2), an electrode having a hole with a diameter of 10 mm was prepared in the center as the substrate electrode 105 of the sputtering apparatus shown in FIG. 1, and the hole was manufactured by Balzers (ELA). Ion detector P
An experiment was conducted in the same manner as the film forming condition of the examination item (1) except that the ion collecting orifice of PM400 was set and the ion energy could be measured by the ion detector. Table 10 shows the measured ion energy as the half-width of energy dispersion and together with the discharge frequency. From Table 10, in the frequency range of 50 MHz to 300 MHz, the energy dispersion value width of ions is 10 eV.
It is understood that the following small values are obtained. When forming an epitaxial film having high quality film characteristics, if the incident energy of the ions in the plasma to the surface of the deposited film is large, the ion damage to the film becomes large, which is not preferable. When the ion energy dispersion value width is small, the amount of relatively high-energy ions decreases, so the controllability is increased and the ion damage to the deposited film is decreased, and the film characteristics can be improved. It is desirable to set the frequency within the range of to 300 MHz.
【0035】上述の実験1乃至実験5を介して得られた
本発明のバイアススパッタリング法による堆積膜形成方
法は、つぎのとおりの構成のものである。即ち、真空容
器内に配されたターゲット材を保持するターゲット電極
と、前記ターゲット電極に対向して配された堆積膜形成
用の基板を保持する基板電極と、の間に高周波エネルギ
ーを用いてプラズマを生起させ、前記ターゲット材をス
パッタリングするとともに、前記ターゲット電極あるい
は前記基板電極の少なくとも一方にバイアス電圧を印加
して前記基板上にスパッタリングされた原子で構成され
る堆積膜を形成するバイアススパッタリング法による堆
積膜形成方法において、前記基板に前記プラズマ中のイ
オンを照射し、前記ターゲット材のスパッタリングを行
い前記基板上に堆積膜を形成する工程と、前記ターゲッ
ト材のスパッタリングを行わずに前記基板に前記プラズ
マ中のイオンを照射する工程と、を交互に繰り返すこと
を特徴とするバイアススパッタリング法による堆積膜形
成方法である。The deposited film forming method by the bias sputtering method of the present invention obtained through the above Experiments 1 to 5 has the following constitution. That is, plasma is generated by using high frequency energy between a target electrode that holds a target material that is placed in a vacuum container and a substrate electrode that holds a substrate for forming a deposited film that is placed facing the target electrode. And a target material is sputtered, and a bias voltage is applied to at least one of the target electrode and the substrate electrode to form a deposited film composed of sputtered atoms on the substrate by a bias sputtering method. In the deposited film forming method, the step of irradiating the substrate with ions in the plasma, sputtering the target material to form a deposited film on the substrate, and performing the sputtering of the target material on the substrate The feature is that the process of irradiating ions in plasma is alternately repeated. A deposited film forming process according to the bias sputtering method with.
【0036】本発明のバイアススパッタリング法による
堆積膜形成方法によれば、基板上への堆積膜形成工程
と、基板上あるいは堆積膜上に到達したターゲット材を
構成する原子へのイオンの照射工程とを分けて行うこと
により、Arガス、Neガス等のスパッタリング用ガス
の堆積膜中への混入を抑制できる。これに加えて基板上
あるいは堆積膜上に到達したターゲット材を構成する原
子へのイオンの照射により、原子のマイグレーションが
促進されるため400℃未満の低温下でステップカバレ
ッジに優れた高品質なエピタキシャル堆積膜を形成でき
る。また、400℃未満の低温下でのエピタキシャル膜
の形成が可能となることから、堆積膜の積層構造を形成
する場合に、積層構造を構成する堆積膜間の界面状態を
極めて好ましい状態とすることができ、望ましいドーパ
ントプロファイルを達成できる。According to the deposited film forming method by the bias sputtering method of the present invention, the deposited film forming step on the substrate and the ion irradiating step to the atoms constituting the target material reaching the substrate or the deposited film are performed. By separately performing the above, it is possible to suppress mixing of sputtering gas such as Ar gas and Ne gas into the deposited film. In addition to this, irradiation of ions to the atoms constituting the target material reaching the substrate or the deposited film promotes the migration of atoms, so that high-quality epitaxial with excellent step coverage at a low temperature of less than 400 ° C. A deposited film can be formed. Further, since it becomes possible to form an epitaxial film at a low temperature of less than 400 ° C., when forming a laminated structure of deposited films, the interface state between the deposited films forming the laminated structure should be extremely favorable. The desired dopant profile can be achieved.
【0037】本発明においては、ターゲット電極に印加
する高周波電圧は、成膜工程と非成膜(イオンアシスト
のみ)工程とをプラズマ放電を停止することなく、且つ
制御性良く切り替えるためには周波数50MHz〜30
0MHzの範囲のものが好ましい。In the present invention, the high frequency voltage applied to the target electrode has a frequency of 50 MHz in order to switch between the film forming process and the non-film forming process (ion assist only) without stopping plasma discharge and with good controllability. ~ 30
The range of 0 MHz is preferable.
【0038】本発明においては、基板にプラズマ中のイ
オンを照射し、ターゲット材のスパッタリングを行い基
板上に堆積膜を形成する工程と、ターゲット材のスパッ
タリングを行わずに基板にプラズマ中のイオンを照射す
る工程と、の切り替えは例えば、ターゲット電極に接続
した直流電源のスイッチをON−OFF制御することで
行えるが、印加する直流電圧の値を変化させて行うこと
も可能である。In the present invention, the steps of irradiating the substrate with ions in plasma and sputtering the target material to form a deposited film on the substrate, and the steps of sputtering the target material without exposing the substrate to the ions in the plasma Switching between the irradiation step and the irradiation step can be performed, for example, by ON / OFF controlling the switch of the DC power source connected to the target electrode, but it can also be performed by changing the value of the DC voltage to be applied.
【0039】交流電圧に加えてターゲット電極に印加さ
れる直流電圧は、スパッタリングを生起させるために
は、シリコン膜の場合、一般的には−40Vよりも負側
に大きな電圧が必要となる。ターゲット電極に印加され
る直流電圧は、好ましくは−100V〜−500Vの範
囲とするのが望ましい。In addition to the AC voltage, the DC voltage applied to the target electrode generally requires a voltage higher than -40V on the negative side in the case of a silicon film in order to cause sputtering. The DC voltage applied to the target electrode is preferably in the range of -100V to -500V.
【0040】成膜工程と非成膜工程(イオンアシストの
みの工程)との切り替えのタイミングは、形成する堆積
膜の種類や堆積速度に依存するが、シリコンのエピタキ
シャル膜を形成する場合にはつぎの式を満足することが
望ましい。
Td≦5.43/N、及びTd≦Ta
ここで、N:堆積速度(Å/s),Td:成膜時間,
Ta:イオンアシスト時間(成膜を行わず、イオンアシ
ストのみ行われる時間)である。The timing of switching between the film formation process and the non-film formation process (process only for ion assist) depends on the type and deposition rate of the deposited film to be formed. It is desirable to satisfy the formula. T d ≦ 5.43 / N, and T d ≦ T a, where N: deposition rate (Å / s), T d : film formation time,
T a : Ion assist time (time when only ion assist is performed without forming a film).
【0041】成膜を行うに際して、真空容器内に導入す
るスパッタリング用のガスとしては、Arガス,He,
Ne,Xe,Rn等の不活性ガスを挙げることができ
る。これらのガスは高純度のものを使用するのが望まし
いが、ガス精製器を使用して、精製して使用することも
可能である。When forming a film, the gas for sputtering introduced into the vacuum chamber is Ar gas, He,
Inert gases such as Ne, Xe and Rn can be mentioned. It is desirable to use a high-purity gas, but it is also possible to purify and use the gas using a gas purifier.
【0042】使用するターゲットは、形成する膜、に応
じて適宜選択できるが、例えば単結晶Si、多結晶S
i、あるいはGe等の半導体や、Al,Mo等の金属を
使用することができる。また、成膜用の基板としては、
単結晶、多結晶基体を使用できるが、エピタキシャル膜
を形成するためには単結晶基体を使用するのが望まし
い。The target to be used can be appropriately selected according to the film to be formed, but for example, single crystal Si or polycrystalline S
A semiconductor such as i or Ge, or a metal such as Al or Mo can be used. Further, as a substrate for film formation,
Although a single crystal or polycrystal substrate can be used, it is desirable to use a single crystal substrate for forming an epitaxial film.
【0043】成膜を行うに際しての基板温度は、250
〜500℃の範囲で適宜選択し得るが、本発明の効果
は、250〜400℃の低温下で顕著なものとなる。成
膜の際の真空容器内の圧力は、放電が起こる範囲内に保
たれれば良く、好ましい態様においては1mTorr〜
50mTorrの範囲とされる。The substrate temperature during film formation is 250
The temperature can be appropriately selected within a range of up to 500 ° C, but the effect of the present invention becomes remarkable at a low temperature of 250 to 400 ° C. The pressure in the vacuum container at the time of film formation may be maintained within a range where discharge occurs, and in a preferred embodiment, 1 mTorr to
The range is 50 mTorr.
【0044】本発明の堆積膜形成方法を具現化するのに
採用されるスパッタリング装置としては、例えば図1に
示したバイアススパッタリング装置が挙げられる。この
他、ターゲット電極に直流電圧を印加するタイプのバイ
アススパッタリング装置であれば、適宜採用することが
できる。As a sputtering apparatus used for embodying the deposited film forming method of the present invention, for example, the bias sputtering apparatus shown in FIG. 1 can be cited. Other than this, any bias sputtering apparatus of the type that applies a DC voltage to the target electrode can be appropriately used.
【0045】本発明において、成膜工程と非成膜工程と
の切り替えは、ターゲット電極に接続された直流電源の
電圧値を周期的に変化させることで制御し得るが、この
ような制御は機械的な制御のほか電気的な制御で行い得
る。電気的な制御としては例えば、コンピューターを使
用してパルス信号を発生させ、該パルス信号をアンプを
介して直流電源に入力する方法が挙げられる。本発明
は、スパッタリングされたターゲット材料を直接基板に
堆積させる直接スパッタリングのほか、スパッタリング
されたターゲット材料をガスと反応させて堆積させる反
応性スパッタリングにも適用できるのは言うまでもな
い。In the present invention, the switching between the film forming process and the non-film forming process can be controlled by periodically changing the voltage value of the DC power source connected to the target electrode. Besides electrical control, electrical control can be used. Examples of electrical control include a method of generating a pulse signal using a computer and inputting the pulse signal to a DC power source via an amplifier. It goes without saying that the present invention is applicable to not only direct sputtering in which a sputtered target material is directly deposited on a substrate but also reactive sputtering in which a sputtered target material is reacted with a gas to be deposited.
【0046】[0046]
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれらの実施例に何ら限定され
るものではない。The present invention will be described in detail below with reference to specific examples, but the present invention is not limited to these examples.
【0047】[0047]
【実施例1】図9に示されるバイポ−ラトランジスタを
以下の手順に従って作成した(図8及び図9を参照)。Example 1 The bipolar transistor shown in FIG. 9 was prepared according to the following procedure (see FIGS. 8 and 9).
【0048】(1)抵抗率4Ωcmのp型Si基板にn
+型の埋め込み領域52を通常の拡散法により形成し
た。
(2)通常使用されるCVD法を使用してSi基板51
の埋め込み領域52上に膜厚1.2μmのn-型領域5
3を形成した。
(3)n+型の領域54を通常使用される拡散法で形成
した。
(4)n-型領域53にマスキングを施した後、素子分
離領域55形成用の溝を通常使用されるRIE(リアク
ティブイオンエッチング)法によるエッチングにより形
成した。つぎに、該溝の底部に通常のイオン注入法によ
り、Asイオンを2×1013cm-2のドーズ量で注入
し、チャンネルストップ領域56を形成した。マスキン
グを除去した後、素子分離領域55形成用のSiO2膜
を通常のCVD法により2000Åの膜厚で堆積させ、
素子分離領域55を形成した。(1) n on a p-type Si substrate having a resistivity of 4 Ωcm
The + type buried region 52 was formed by a normal diffusion method. (2) Si substrate 51 using a CVD method that is usually used
N − -type region 5 having a film thickness of 1.2 μm on buried region 52 of
Formed 3. (3) The n + type region 54 is formed by a commonly used diffusion method. (4) After masking the n − type region 53, a groove for forming the element isolation region 55 is formed by etching by a commonly used RIE (reactive ion etching) method. Then, As ions were implanted into the bottom of the groove by an ordinary ion implantation method at a dose of 2 × 10 13 cm −2 to form a channel stop region 56. After removing the masking, a SiO 2 film for forming the element isolation region 55 is deposited to a film thickness of 2000 Å by a normal CVD method,
The element isolation region 55 was formed.
【0049】(5)通常のイオン注入法によりp型不純
物としてボロン(B)をドーズ量8×1013cm-2で前
記素子分離領域形成用のSiO2膜を介してn-型領域5
3に注入し、ベース領域57を形成した。ついで通常使
用されるRIE法により、エミッタ58形成用のコンタ
クトホールを形成し、p+型の単結晶からなるベース領
域57を露出させて本発明の堆積膜の形成方法を施すた
めの基板104とした。
(6)こうして得られた基板104を通常の方法で洗浄
処理してから、図1に示したスパッタリング装置のロー
ドロック室115内に導入した。ここではターゲット1
02としてP濃度が1.8×1018cm-3のn型FZ
(100)5インチSiウエハーを用いた。ロードロッ
ク室115内の圧力が不図示の排気装置により十分減圧
されたところで、1×10-10Torr程度まで減圧さ
れている真空容器101内にゲートバルブ116を介し
て基板104を搬入し、基板電極105上に設置した。
基板を不図示のヒーターで300℃に加熱した状態での
真空容器101内の圧力(バックグランド真空度)は、
2.2×10-10Torrであった。ガスボンベ106
中のAr(純度99.999%)ガスをガス精製器10
5を介して真空容器101内に導入し、該容器内の圧力
を10mTorrとした。高周波電源106より100
MHz,30Wの電力を投入すると共に、直流電源10
8より−30V、直流電源109より+15Vの電圧を
印加して真空容器101内にプラズマを生起させ、基体
表面のクリーニングを5分間にわたって行った。つい
で、不図示のマイコンで発生させたパルスをアンプを介
して直流電源108に入力することで直流電源108の
印加電圧を制御しながら堆積膜の形成を行った。具体的
な成膜条件は表11に示すとおりである。(5) Boron (B) as a p-type impurity at a dose of 8 × 10 13 cm -2 by a normal ion implantation method through the SiO 2 film for forming the element isolation region and the n - type region 5
3 to form a base region 57. Then, by a commonly used RIE method, a contact hole for forming the emitter 58 is formed, the base region 57 made of p + -type single crystal is exposed, and a substrate 104 for carrying out the deposited film forming method of the present invention is formed. did. (6) The substrate 104 thus obtained was washed by a usual method and then introduced into the load lock chamber 115 of the sputtering apparatus shown in FIG. Here target 1
N-type FZ with a P concentration of 1.8 × 10 18 cm -3
A (100) 5 inch Si wafer was used. When the pressure in the load lock chamber 115 is sufficiently reduced by an exhaust device (not shown), the substrate 104 is loaded into the vacuum container 101, which has been reduced in pressure to about 1 × 10 −10 Torr, through the gate valve 116, and It was placed on the electrode 105.
The pressure inside the vacuum vessel 101 (background vacuum degree) when the substrate is heated to 300 ° C. by a heater (not shown) is
It was 2.2 × 10 −10 Torr. Gas cylinder 106
Ar (purity 99.999%) gas in the gas purifier 10
It was introduced into the vacuum container 101 through 5 and the pressure in the container was set to 10 mTorr. 100 from the high frequency power supply 106
DC power supply 10 while inputting power of MHz and 30W
A voltage of −30 V from 8 and a voltage of +15 V from a DC power source 109 were applied to generate plasma in the vacuum container 101, and the surface of the substrate was cleaned for 5 minutes. Then, a pulse generated by a microcomputer (not shown) was input to the DC power supply 108 via an amplifier to form a deposited film while controlling the voltage applied to the DC power supply 108. Specific film forming conditions are as shown in Table 11.
【0050】このような成膜により、膜厚約3000Å
のエピタキシャルシリコン膜58が形成された。得られ
たシリコン膜をパターニングしてシリコンエミッタ58
を形成した。By such film formation, the film thickness is about 3000Å
The epitaxial silicon film 58 of was formed. The obtained silicon film is patterned to form a silicon emitter 58.
Was formed.
【0051】(7)膜厚0.5μmのSiO2からなる
絶縁膜59を通常のプラズマCVD法により形成した
後、配線電極形成用のコンタクトホールを形成し、アル
ミニウム膜を通常のスパッタリング法で堆積させた後、
パターニングを行って、電極配線60を得た。
(8)SiO2からなる絶縁膜61をプラズマCVD法
を用いて堆積させ、通常の半導体プロセスを用いて外部
取り出し口を加工した。このような工程を経て、バイポ
ーラトランジスタが形成された。本実施例で形成したバ
イポーラトランジスタは、エミッタ58の形成を300
℃という低温下で行い、その後の工程においても低温プ
ロセスを採用したことにより、ベース領域あるいはエミ
ッタ領域等におけるドーパントの拡散が極めて低く抑え
られることから、hfeが大きく安定した特性を示した。(7) After forming an insulating film 59 of SiO 2 having a film thickness of 0.5 μm by a normal plasma CVD method, a contact hole for forming a wiring electrode is formed and an aluminum film is deposited by a normal sputtering method. After letting
By patterning, the electrode wiring 60 was obtained. (8) An insulating film 61 made of SiO 2 was deposited using a plasma CVD method, and an external extraction port was processed using a normal semiconductor process. A bipolar transistor was formed through these steps. In the bipolar transistor formed in this embodiment, the emitter 58 is formed by 300 times.
Since the diffusion of the dopant in the base region or the emitter region is suppressed to a very low level by performing the process at a low temperature of ℃ and the low temperature process in the subsequent process, h fe shows a large and stable characteristic.
【0052】[0052]
【実施例2】本実施例では、基板にP型(B濃度:1.
0×1015ドープ)シリコン(100)FZウエハーを
使用し、該ウエハー上に膜厚1000Åのエピタキシャ
ルシリコン膜を形成し、膜の特性について検討した。本
実施例では、基板として前記ウエハーを使用したこと、
基板温度を250℃としたこと及びシリコン膜の膜厚を
1000Åとした以外、実施例1と同様にしてシリコン
膜の形成を行った。[Embodiment 2] In this embodiment, a P type (B concentration: 1.
A 0 × 10 15 doped silicon (100) FZ wafer was used, an epitaxial silicon film having a film thickness of 1000 Å was formed on the wafer, and the characteristics of the film were examined. In this embodiment, the wafer is used as the substrate,
A silicon film was formed in the same manner as in Example 1 except that the substrate temperature was 250 ° C. and the film thickness of the silicon film was 1000 Å.
【0053】得られたシリコン膜について、結晶欠陥顕
在化エッチングであるライトエッチング(Wright
etching)法によりエッチピットの密度観察
と、断面TEMによる積層欠陥、転移欠陥の欠陥密度の
観察を行った。その結果、エッチピット密度及び欠陥密
度とも1.0×107〜1.0×108個/cm2であ
り、優れた結晶性を有していることが確認された。更
に、ファンデアパウ法を用いて、電子及び正孔の移動度
を測定したところ、それらの値は常温でバルクシリコン
の値に極めて近い値であることが確認された。このこと
からも本発明の堆積膜形成方法は各種半導体デバイスの
作成に適用可能であることが理解される。With respect to the obtained silicon film, light etching (Wright) which is etching for revealing crystal defects is performed.
Etching method was used to observe the density of etch pits and the cross-sectional TEM was used to observe the defect density of stacking faults and dislocation defects. As a result, both the etch pit density and the defect density were 1.0 × 10 7 to 1.0 × 10 8 pieces / cm 2 , and it was confirmed that they had excellent crystallinity. Further, the van der Pauw method was used to measure the mobility of electrons and holes, and it was confirmed that these values were extremely close to the values of bulk silicon at room temperature. From this, it is understood that the deposited film forming method of the present invention can be applied to the production of various semiconductor devices.
【0054】[0054]
【表1】 [Table 1]
【0055】[0055]
【表2】 [Table 2]
【0056】[0056]
【表3】 [Table 3]
【0057】[0057]
【表4】 [Table 4]
【0058】[0058]
【表5】 [Table 5]
【0059】[0059]
【表6】 [Table 6]
【0060】[0060]
【表7】 [Table 7]
【0061】[0061]
【表8】 [Table 8]
【0062】[0062]
【表9】 [Table 9]
【0063】[0063]
【表10】 [Table 10]
【0064】[0064]
【表11】 [Table 11]
【図1】本発明の堆積膜形成方法を具現化するに採用し
得るバイアススパッタリング装置の一例を示す模式図で
ある。FIG. 1 is a schematic view showing an example of a bias sputtering apparatus that can be adopted to embody a deposited film forming method of the present invention.
【図2】基板作成工程を説明するための模式図である。FIG. 2 is a schematic diagram for explaining a substrate manufacturing process.
【図3】基板作成工程を説明するための模式図である。FIG. 3 is a schematic diagram for explaining a substrate manufacturing process.
【図4】基板作成工程を説明するための模式図である。FIG. 4 is a schematic diagram for explaining a substrate manufacturing process.
【図5】成膜時間と堆積速度との関係を示すグラフであ
る。FIG. 5 is a graph showing the relationship between film formation time and deposition rate.
【図6】成膜時間と基板入射イオン量との関係を示すグ
ラフである。FIG. 6 is a graph showing the relationship between film formation time and substrate incident ion amount.
【図7】放電周波数とターゲット電極に誘起されるバイ
アス電位との関係を示すグラフである。FIG. 7 is a graph showing the relationship between the discharge frequency and the bias potential induced in the target electrode.
【図8】バイポーラトランジスタの作成工程を説明する
ための模式図である。FIG. 8 is a schematic diagram for explaining a manufacturing process of a bipolar transistor.
【図9】バイポーラトランジスタの作成工程を説明する
ための模式図である。FIG. 9 is a schematic diagram for explaining a manufacturing process of a bipolar transistor.
【図10】従来のバイアススパッタリング装置の一例を
示す模式図である。FIG. 10 is a schematic diagram showing an example of a conventional bias sputtering apparatus.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−26361(JP,A) 特開 平2−138456(JP,A) 特開 平5−263227(JP,A) 特開 昭62−213129(JP,A) 特開 昭63−114965(JP,A) 特開 平5−275358(JP,A) 特公 平3−59986(JP,B2) (58)調査した分野(Int.Cl.7,DB名) C23C 14/00 - 14/58 H01L 21/203 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A 63-26361 (JP, A) JP-A 2-138456 (JP, A) JP-A 5-263227 (JP, A) JP-A 62- 213129 (JP, A) JP 63-114965 (JP, A) JP 5-275358 (JP, A) JP-B 3-59986 (JP, B2) (58) Fields investigated (Int.Cl. 7 , DB name) C23C 14/00-14/58 H01L 21/203
Claims (8)
するターゲット電極と、前記ターゲット電極に対向して
配された堆積膜形成用の基板を保持する基板電極と、の
間に高周波エネルギーを用いてプラズマを生起させ、前
記ターゲット材をスパッタリングするとともに、前記タ
ーゲット電極あるいは前記基板電極の少なくとも一方に
バイアス電圧を印加して前記基板上にスパッタリングさ
れた原子で構成される堆積膜を形成するバイアススパッ
タリング法による堆積膜形成方法において、前記高周波
エネルギーを周波数50MHz〜300MHzの範囲の
高周波電源より供給し、前記ターゲット電極に接続され
る直流電源のON−OFF制御により、前記基板に前記
プラズマ中のイオンを照射し、前記ターゲット材のスパ
ッタリングを行い前記基板上に堆積膜を形成する工程
と、前記ターゲット材のスパッタリングを行わずに前記
基板に前記プラズマ中のイオンを照射する工程とを切り
替えて交互に繰り返すことを特徴とするバイアススパッ
タリング法による堆積膜形成方法。1. High frequency energy is applied between a target electrode that holds a target material that is placed in a vacuum container and a substrate electrode that holds a substrate for forming a deposited film that is placed facing the target electrode. A bias that causes plasma to be generated using the target material and sputters the target material and applies a bias voltage to at least one of the target electrode and the substrate electrode to form a deposited film composed of atoms sputtered on the substrate. In the method for forming a deposited film by the sputtering method, the high frequency
Energy in the frequency range of 50MHz to 300MHz
It is supplied from a high frequency power source and connected to the target electrode.
A step of irradiating the substrate with ions in the plasma and performing sputtering of the target material to form a deposited film on the substrate by ON-OFF control of a direct current power supply, and without performing sputtering of the target material. Turn off the irradiating ions in said plasma to the substrate
A method of forming a deposited film by a bias sputtering method, characterized in that the method is repeated alternately.
へイオンを照射する工程と、は前記ターゲット電極に接
続される直流電源にコンピューターを使用して発生させ
たパルス信号を入力することで制御される請求項1に記
載のバイアススパッタリング法による堆積膜形成方法。2. The step of forming the deposited film and the step of irradiating the substrate with ions are performed by inputting a pulse signal generated by using a computer to a DC power source connected to the target electrode. The method for forming a deposited film by the bias sputtering method according to claim 1 , which is controlled.
印加される直流電圧は−100V〜−500Vの範囲に
ある請求項1に記載のバイアススパッタリング法による
堆積膜形成方法。3. The deposited film forming method according to claim 1 , wherein the DC voltage applied to the target electrode from the DC power source is in the range of −100V to −500V.
orrの範囲の圧力に制御してスパッタリングを行う請
求項1に記載のバイアススパッタリング法による堆積膜
形成方法。4. The inside of the vacuum container is 1 mTorr to 50 mT.
The method for forming a deposited film by the bias sputtering method according to claim 1, wherein the sputtering is performed while controlling the pressure within a range of orr.
してスパッタリングを行う請求項1に記載のバイアスス
パッタリング法による堆積膜形成方法。5. The method for forming a deposited film by the bias sputtering method according to claim 1, wherein sputtering is performed while controlling the substrate in the range of 250 to 500 ° C.
してスパッタリングを行う請求項5に記載のバイアスス
パッタリング法による堆積膜形成方法。6. The method for forming a deposited film by the bias sputtering method according to claim 5 , wherein the substrate is controlled to a temperature in the range of 250 to 350 ° C. for sputtering.
イアススパッタリング法による堆積膜形成方法。7. A deposited film forming method by a bias sputtering method according to claim 1, wherein a silicon film is formed.
イオンを照射する工程と、は堆積膜の堆積速度をN、堆
積膜を形成する時間をTd、基板へイオンを照射する時
間をTaとして一般式Td≦5.43/N、及びTd≦Ta
を満足して行われる請求項7に記載のバイアススパッタ
リング法による堆積膜形成方法。8. The step of forming the deposited film and the step of irradiating the substrate with ions include N, a deposition rate of the deposited film, T d , a time of forming the deposited film, and a time of irradiating the substrate with ions. Where T a is the general formula T d ≦ 5.43 / N, and T d ≦ T a
The deposited film forming method by the bias sputtering method according to claim 7 , wherein
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245993A JP3507108B2 (en) | 1993-10-29 | 1993-10-29 | Method of forming deposited film by bias sputtering method |
| US08/362,750 US5510011A (en) | 1992-11-09 | 1994-12-22 | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29245993A JP3507108B2 (en) | 1993-10-29 | 1993-10-29 | Method of forming deposited film by bias sputtering method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07126837A JPH07126837A (en) | 1995-05-16 |
| JP3507108B2 true JP3507108B2 (en) | 2004-03-15 |
Family
ID=17782081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29245993A Expired - Fee Related JP3507108B2 (en) | 1992-11-09 | 1993-10-29 | Method of forming deposited film by bias sputtering method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507108B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140097244A (en) * | 2011-11-08 | 2014-08-06 | 토소우 에스엠디, 인크 | Silicon sputtering target with special surface treatment and good particle performance and methods of making the same |
-
1993
- 1993-10-29 JP JP29245993A patent/JP3507108B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07126837A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5510011A (en) | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature | |
| US5849163A (en) | Process for formation of epitaxial film | |
| Ino et al. | Ion energy, ion flux, and ion species effects on crystallographic and electrical properties of sputter-deposited Ta thin films | |
| JP2642849B2 (en) | Thin film manufacturing method and manufacturing apparatus | |
| US20100221895A1 (en) | Surface treatment apparatus and surface treatment method | |
| Ohmi et al. | Low‐temperature silicon epitaxy by low‐energy bias sputtering | |
| US20230399734A1 (en) | Oxide film preparation method | |
| US5500102A (en) | Method of forming deposited semiconductor film | |
| US6117771A (en) | Method for depositing cobalt | |
| KR102691924B1 (en) | Method and apparatus for deposition of metal nitrides | |
| EP0582228B1 (en) | Process of forming hydrogenated amorphous silicon film | |
| JPH06252059A (en) | Method and apparatus for forming film | |
| JP3838397B2 (en) | Semiconductor manufacturing method | |
| JP3507108B2 (en) | Method of forming deposited film by bias sputtering method | |
| KR100885690B1 (en) | Diamond Film Manufacturing Method and Diamond Film | |
| JPH0682651B2 (en) | Epitaxy insulating film for semiconductor device and manufacturing method thereof | |
| JP3273827B2 (en) | Semiconductor device and manufacturing method thereof | |
| Nelson et al. | Thin silicon oxides grown by low‐temperature rf plasma anodization and deposition | |
| EP0601513B1 (en) | Method for forming deposited epitaxial Si film by sputtering | |
| JPH06293971A (en) | Production of semiconductor substrate | |
| JPH0492423A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH06179968A (en) | High frequency sputtering equipment | |
| Kleinsasser | Relationship between beam and junction parameters in ion beam processed Josephson devices | |
| JP2744505B2 (en) | Silicon sputtering equipment | |
| JP3051363B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |