JP3507697B2 - PLL type oscillation circuit - Google Patents
PLL type oscillation circuitInfo
- Publication number
- JP3507697B2 JP3507697B2 JP14403398A JP14403398A JP3507697B2 JP 3507697 B2 JP3507697 B2 JP 3507697B2 JP 14403398 A JP14403398 A JP 14403398A JP 14403398 A JP14403398 A JP 14403398A JP 3507697 B2 JP3507697 B2 JP 3507697B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- reference voltage
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば周波数シン
セサイザ方式の高周波変調器等に適用されるPLL(Ph
ase locked loop )型発振回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL (Ph) applied to, for example, a frequency synthesizer type high frequency modulator.
ase locked loop) type oscillator circuit.
【0002】[0002]
【従来の技術】この種のPLL型発振回路は、例えば入
力電流に応じて発振周波数が変化する発振回路と、この
発振回路の出力信号を分周するカウンタと、このカウン
タの出力信号の位相と基準信号の位相とを比較する位相
比較回路と、この位相比較回路の出力信号を変換するチ
ャージポンプ回路と、このチャージポンプ回路の出力信
号より制御電圧を生成する例えば低域フィルタからなる
ループフィルタと、このループフィルタから出力される
制御電圧と基準電圧とを比較し制御電流を生成する電流
生成回路と、この電流生成回路から出力される電流を前
記発振回路に伝達する電流伝達回路とから構成されてい
る。2. Description of the Related Art A PLL type oscillation circuit of this type has, for example, an oscillation circuit whose oscillation frequency changes according to an input current, a counter for dividing an output signal of the oscillation circuit, and a phase of an output signal of the counter. A phase comparison circuit that compares the phase of a reference signal, a charge pump circuit that converts the output signal of this phase comparison circuit, and a loop filter that is, for example, a low-pass filter that generates a control voltage from the output signal of this charge pump circuit. A current generation circuit that compares a control voltage output from the loop filter with a reference voltage to generate a control current, and a current transmission circuit that transmits the current output from the current generation circuit to the oscillation circuit. ing.
【0003】[0003]
【発明が解決しようとする課題】ところで、前記電流生
成回路に供給される基準電圧を生成する基準電圧発生回
路は、定電流源とダイオードにより構成されており電源
電圧依存性を有していない。このため、電源電圧が変動
した場合においても、一定電圧の基準電圧を発生する。
しかし、発振回路及びこの発振回路に制御用の電流を供
給する上記電流伝達回路等はバイポーラトランジスタに
より構成されており、電源電圧が変化した場合、アーリ
ー効果によりコレクタ電流が変化してしまう。このた
め、例えば電源電圧にリップル等のノイズが重畳した場
合、発振周波数が変化してしまう不都合を有していた。The reference voltage generating circuit for generating the reference voltage supplied to the current generating circuit is composed of a constant current source and a diode and does not have power supply voltage dependency. Therefore, even when the power supply voltage changes, a constant reference voltage is generated.
However, the oscillating circuit and the current transmitting circuit for supplying the controlling current to the oscillating circuit are composed of bipolar transistors, and when the power supply voltage changes, the collector current changes due to the Early effect. Therefore, for example, when noise such as ripples is superimposed on the power supply voltage, the oscillation frequency changes.
【0004】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、電源電圧が
変動した場合においても発振周波数の変化を防止するこ
とが可能なPLL型発振回路を提供しようとするもので
ある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a PLL type oscillation circuit capable of preventing a change in oscillation frequency even when a power supply voltage changes. Is to provide.
【0005】[0005]
【0006】[0006]
【課題を解決するための手段】本発明のPLL型発振回
路は、上記課題を解決するため、入力電流の変化に応じ
て発振周波数が変化するバイポーラトランジスタにより
構成された発振回路と、前記発振回路の発振周波数に応
じて制御電圧を生成する電圧生成回路と、電源電圧の変
動に応じて変化する基準電圧を発生する基準電圧発生回
路と、前記電圧生成回路から出力される制御電圧と前記
基準電圧発生回路により発生された基準電圧とを比較
し、制御電流を生成するバイポーラトランジスタにより
構成された電流生成回路と、前記電流生成回路から出力
される電流を前記電圧制御発振回路に伝達する電流伝達
回路とを具備している。 A PLL type oscillator circuit according to the present invention
In order to solve the above problems, the path is an oscillation circuit configured by a bipolar transistor whose oscillation frequency changes according to a change in input current, and a voltage generation circuit that generates a control voltage according to the oscillation frequency of the oscillation circuit. A reference voltage generating circuit that generates a reference voltage that changes according to fluctuations in the power supply voltage, a control voltage that is output from the voltage generating circuit, and a reference voltage that is generated by the reference voltage generating circuit. And a current transmission circuit configured to transmit a current output from the current generation circuit to the voltage controlled oscillation circuit.
【0007】また、本発明のPLL型発振回路は、入力
電流の変化に応じて発振周波数が変化するバイポーラト
ランジスタにより構成された発振回路と、前記発振回路
の出力信号を分周するカウンタと、前記カウンタの出力
信号の位相と基準信号の位相とを比較する位相比較回路
と、前記位相比較回路の出力信号を変換するチャージポ
ンプ回路と、前記チャージポンプ回路の出力信号より制
御電圧を生成する例えば低域フィルタからなるループフ
ィルタと、電源電圧の変動に応じて変化する基準電圧を
発生する基準電圧発生回路と、前記ループフィルタから
出力される制御電圧と前記基準電圧発生回路により発生
された基準電圧とを比較し、制御電流を生成するバイポ
ーラトランジスタにより構成された電流生成回路と、前
記電流生成回路から出力される電流を前記電圧制御発振
回路に伝達する電流伝達回路とを具備している。Further, the PLL type oscillation circuit of the present invention comprises an oscillation circuit composed of a bipolar transistor whose oscillation frequency changes according to a change in input current, a counter for dividing an output signal of the oscillation circuit, A phase comparison circuit that compares the phase of the output signal of the counter with the phase of the reference signal, a charge pump circuit that converts the output signal of the phase comparison circuit, and a control voltage that is generated from the output signal of the charge pump circuit, for example, a low voltage. A loop filter including a band-pass filter, a reference voltage generation circuit that generates a reference voltage that changes according to fluctuations in the power supply voltage, a control voltage that is output from the loop filter, and a reference voltage that is generated by the reference voltage generation circuit. And a current generation circuit configured by a bipolar transistor that generates a control current. And comprising a current transfer circuit for transmitting a current to be output to the voltage controlled oscillation circuit.
【0008】前記基準電圧発生回路は、電源と接地間に
直列接続された定電流源、及び流れる電流に応じて電圧
を発生するインピーダンス回路と、前記定電流源に並列
接続された抵抗とを具備している。The reference voltage generating circuit includes a constant current source connected in series between a power source and ground, an impedance circuit generating a voltage according to a flowing current, and a resistor connected in parallel to the constant current source. is doing.
【0009】[0009]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図2は本発明が適用される
PLL型発振回路を示すものである。図2において、発
振回路11はバイポーラトランジスタからなり、入力電
流に応じて発振周波数が変化する回路である。この発振
回路11の出力端にはカウンタ12、位相比較回路1
3、チャージポンプ回路14からなるPLL回路15が
接続されている。前記カウンタ12は発振回路11の出
力信号を分周し、位相比較回路13はカウンタ12の出
力信号の位相と図示せぬ基準信号の位相とを比較する。
チャージポンプ回路14は位相比較回路13の出力信号
を変換する。チャージポンプ回路14の出力信号は例え
ば低域フィルタからなるループフィルタ16に供給され
る。このループフィルタ16は、チャージポンプ回路1
4の出力信号より制御電圧Vpll を生成する。このルー
プフィルタ16から出力される制御電圧Vpll は基準電
圧発生回路17から供給される電源電圧に基準電圧Vre
f とともに、例えば差動増幅器からなる電流生成回路1
8に供給される。この電流生成回路18は、制御電圧V
pll と基準電圧Vref とを比較し、制御電流を生成す
る。この電流生成回路18から出力される電流は電流伝
達回路19を介して前記発振回路11に供給される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows a PLL type oscillation circuit to which the present invention is applied. In FIG. 2, the oscillator circuit 11 is a circuit which is composed of bipolar transistors and whose oscillation frequency changes according to an input current. A counter 12 and a phase comparison circuit 1 are provided at the output end of the oscillation circuit 11.
3, the PLL circuit 15 including the charge pump circuit 14 is connected. The counter 12 divides the output signal of the oscillation circuit 11, and the phase comparison circuit 13 compares the phase of the output signal of the counter 12 with the phase of a reference signal (not shown).
The charge pump circuit 14 converts the output signal of the phase comparison circuit 13. The output signal of the charge pump circuit 14 is supplied to the loop filter 16 formed of, for example, a low pass filter. The loop filter 16 includes the charge pump circuit 1
A control voltage Vpll is generated from the output signal of No. 4. The control voltage Vpll output from the loop filter 16 is the reference voltage Vre of the power supply voltage supplied from the reference voltage generating circuit 17.
Along with f, a current generation circuit 1 including, for example, a differential amplifier
8 are supplied. The current generation circuit 18 controls the control voltage V
The control current is generated by comparing pll with the reference voltage Vref. The current output from the current generation circuit 18 is supplied to the oscillation circuit 11 via the current transmission circuit 19.
【0010】図1は、図2の要部の回路構成を示すもの
であり、図1と同一部分には同一符号を付す。前記基準
電圧発生回路17は、電源電圧Vccが供給される電源端
子21と接地端子22間に直列接続された定電流源I1
と、インピーダンス回路を構成する例えばダイオード接
続されたNPNトランジスタQ1、Q2、Q3、及び前
記定電流源I1に並列接続された抵抗R1とにより構成
され、定電流源I1とトランジスタQ1の接続ノードN
1から基準電圧Vref が出力される。FIG. 1 shows a circuit configuration of a main part of FIG. 2, and the same parts as those in FIG. 1 are designated by the same reference numerals. The reference voltage generating circuit 17 includes a constant current source I1 connected in series between a power supply terminal 21 supplied with a power supply voltage Vcc and a ground terminal 22.
And a resistor R1 connected in parallel to the constant current source I1, for example, diode-connected NPN transistors Q1, Q2, Q3 forming an impedance circuit, and a connection node N of the constant current source I1 and the transistor Q1.
The reference voltage Vref is output from 1.
【0011】前記電流生成回路18は、差動増幅器DF
Aを構成するNPNトランジスタQ5、Q8、抵抗R
2、R3、定電流源I4、カレントミラー回路CM1を
構成するNPNトランジスタQ4、Q6により構成され
ている。定電流源I4とカレントミラー回路CM1は基
準電流部を構成している。すなわち、前記NPNトラン
ジスタQ5のベースには前記基準電圧Vref が供給され
ている。このトランジスタのコレクタは電源端子21に
接続され、エミッタは抵抗R2の一端に接続されてい
る。前記トランジスタQ8のベースには制御電圧Vpll
が供給されている。このトランジスタQ8のコレクタは
電流伝達回路19を構成するPNPトランジスタQ7の
コレクタに接続され、エミッタは抵抗R3の一端に接続
されている。前記定電流源I4の一端は電源端子21に
接続され、他端はトランジスタQ4のコレクタ、ベー
ス、及びトランジスタQ6のベースに接続されている。
これらトランジスタQ4、Q6のエミッタは接地端子2
2に接続され、トランジスタQ6のコレクタは前記抵抗
R2、R3の他端に接続されている。The current generation circuit 18 is a differential amplifier DF.
NPN transistors Q5 and Q8 forming A, and a resistor R
2, R3, a constant current source I4, and NPN transistors Q4 and Q6 forming the current mirror circuit CM1. The constant current source I4 and the current mirror circuit CM1 form a reference current section. That is, the reference voltage Vref is supplied to the base of the NPN transistor Q5. The collector of this transistor is connected to the power supply terminal 21, and the emitter is connected to one end of the resistor R2. A control voltage Vpll is applied to the base of the transistor Q8.
Is being supplied. The collector of the transistor Q8 is connected to the collector of a PNP transistor Q7 that constitutes the current transfer circuit 19, and the emitter is connected to one end of the resistor R3. One end of the constant current source I4 is connected to the power supply terminal 21, and the other end is connected to the collector and base of the transistor Q4 and the base of the transistor Q6.
The emitters of these transistors Q4 and Q6 are the ground terminal 2
2 and the collector of the transistor Q6 is connected to the other ends of the resistors R2 and R3.
【0012】前記電流伝達回路19は、カレントミラー
回路CM2を構成するPNPトランジスタQ7、Q9、
及びカレントミラー回路CM3を構成するNPNトラン
ジスタQ10、Q11、Q12により構成されている。
前記トランジスタQ7、Q9のエミッタは電源端子21
に接続され、各ベースはトランジスタQ7のコレクタに
接続されている。トランジスタQ9のコレクタはトラン
ジスタQ10のコレクタ及びトランジスタQ10、Q1
1、Q12のベースに共通接続されている。これらトラ
ンジスタQ10、Q11、Q12のエミッタは接地端子
22に接続されている。The current transfer circuit 19 includes PNP transistors Q7, Q9, which form a current mirror circuit CM2.
And NPN transistors Q10, Q11 and Q12 which form the current mirror circuit CM3.
The emitters of the transistors Q7 and Q9 are power supply terminals 21.
, And each base is connected to the collector of the transistor Q7. The collector of the transistor Q9 is the collector of the transistor Q10 and the transistors Q10 and Q1.
1, commonly connected to the bases of Q12. The emitters of these transistors Q10, Q11, Q12 are connected to the ground terminal 22.
【0013】発振回路11は、例えばNPNトランジス
タQ13乃至Q18、抵抗R4、R5、R6、R7及び
キャパシタC1とからなるエミッタ結合非安定マルチバ
イブレータにより構成されている。すなわち、トランジ
スタQ14、Q17の各コレクタ及び各ベースは電源端
子21にそれぞれ接続され、各エミッタは抵抗R5、R
6をそれぞれ介して電源端子21に接続されている。前
記トランジスタQ14、Q17の各エミッタは、トラン
ジスタQ13、Q18のベース、及びトランジスタQ1
5、Q16の各コレクタに接続されている。前記トラン
ジスタQ13、Q18の各コレクタは電源端子21に接
続されている。トランジスタQ13のエミッタは抵抗R
4を介して接地端子22に接続され、トランジスタQ1
8のエミッタは抵抗R7を介して接地端子22に接続さ
れている。前記トランジスタQ15のベースは前記トラ
ンジスタQ18のエミッタに接続され、前記トランジス
タQ16のベースは前記トランジスタQ13のエミッタ
に接続されている。トランジスタQ15のエミッタは前
記トランジスタQ11のコレクタに接続され、トランジ
スタQ16のエミッタは前記トランジスタQ12のコレ
クタに接続されている。さらに、トランジスタQ15、
Q16のエミッタ相互間にはキャパシタC1が接続され
ている。この発振回路11の出力信号VC1は前記トラ
ンジスタQ15のコレクタから出力される。The oscillation circuit 11 is composed of an emitter-coupled astable multivibrator including NPN transistors Q13 to Q18, resistors R4, R5, R6, R7 and a capacitor C1, for example. That is, the collectors and bases of the transistors Q14 and Q17 are respectively connected to the power supply terminal 21, and the emitters are resistors R5 and R5.
Power source terminals 21 are connected via 6 respectively. The emitters of the transistors Q14 and Q17 are the bases of the transistors Q13 and Q18, and the transistor Q1.
5, Q16 connected to each collector. The collectors of the transistors Q13 and Q18 are connected to the power supply terminal 21. The emitter of the transistor Q13 is a resistor R
4 is connected to the ground terminal 22 through the transistor Q1
The emitter of 8 is connected to the ground terminal 22 via a resistor R7. The base of the transistor Q15 is connected to the emitter of the transistor Q18, and the base of the transistor Q16 is connected to the emitter of the transistor Q13. The emitter of the transistor Q15 is connected to the collector of the transistor Q11, and the emitter of the transistor Q16 is connected to the collector of the transistor Q12. Furthermore, the transistor Q15,
A capacitor C1 is connected between the emitters of Q16. The output signal VC1 of the oscillator circuit 11 is output from the collector of the transistor Q15.
【0014】この本発明の特徴は、前記基準電圧発生回
路17が電源電圧依存性を有することである。このた
め、図1に示す回路は、前述したように定電流源I1に
並列に抵抗R1を接続している。図3は、電源電圧依存
性を有する従来の基準電圧発生回路23を用いた回路構
成を示しており、図1と同一部分には同一符号を付して
いる。A feature of the present invention is that the reference voltage generating circuit 17 has power supply voltage dependency. Therefore, in the circuit shown in FIG. 1, the resistor R1 is connected in parallel to the constant current source I1 as described above. FIG. 3 shows a circuit configuration using a conventional reference voltage generating circuit 23 having power supply voltage dependency, and the same parts as those in FIG. 1 are designated by the same reference numerals.
【0015】上記構成において、図1に示す回路の動作
を図3に示す回路の動作と比較して説明する。尚、説明
の都合上各トランジスタの電流増幅率は無限大、ベース
電流はゼロと仮定する。In the above structure, the operation of the circuit shown in FIG. 1 will be described in comparison with the operation of the circuit shown in FIG. For convenience of explanation, it is assumed that the current amplification factor of each transistor is infinite and the base current is zero.
【0016】図3に示す従来の基準電圧発生回路23に
おいて、ダイオード接続された3個のトランジスタQ
1、Q2、Q3には定電流源I1より定電流が供給され
ている。各トランジスタの順方向電圧Vfは約0.77
Vである。このため、基準電圧発生回路23は約2.3
Vの基準電圧Vref を出力する。すなわち、基準電圧V
ref は次式(1)で表わされる。In the conventional reference voltage generating circuit 23 shown in FIG. 3, three diode-connected transistors Q are provided.
Constant current is supplied to 1, Q2 and Q3 from the constant current source I1. The forward voltage Vf of each transistor is about 0.77
V. Therefore, the reference voltage generating circuit 23 has about 2.3
The reference voltage Vref of V is output. That is, the reference voltage V
ref is expressed by the following equation (1).
【0017】
Vref =3×Vf …(1)
これに対して、図1に示す本実施の形態では、定電流源
I1に並列に抵抗R1が接続されている。このため、電
源電圧Vccが変化した場合、抵抗R1に流れる電流値が
変化するため、ダイオードに流れる電流値も変化し、出
力電圧が変化する。電源電圧Vccの標準値を電源電圧V
cc0 とすると、基準電圧Vref の変化量が微小な範囲
で、
Vref =3×Vf+(3×Re/(R1+3×Re))×(Vcc−Vcc0 )
…(2)
となる。ここで、Vfは電源電圧Vccが標準値Vcc0 で
あるときのダイオードの順方向電圧、Reはトランジス
タQl〜Q3の動作点における等価抵抗であり、この例
では約130Ωである。前記等価抵抗Reは次式で表わ
される。Vref = 3 × Vf (1) On the other hand, in the present embodiment shown in FIG. 1, the resistor R1 is connected in parallel to the constant current source I1. Therefore, when the power supply voltage Vcc changes, the value of the current flowing through the resistor R1 also changes, so the value of the current flowing through the diode also changes, and the output voltage changes. The standard value of the power supply voltage Vcc is the power supply voltage V
Assuming cc0, Vref = 3 × Vf + (3 × Re / (R1 + 3 × Re)) × (Vcc−Vcc0) (2) within the range in which the change amount of the reference voltage Vref is minute. Here, Vf is the forward voltage of the diode when the power supply voltage Vcc is the standard value Vcc0, and Re is the equivalent resistance at the operating points of the transistors Q1 to Q3, which is about 130Ω in this example. The equivalent resistance Re is expressed by the following equation.
【0018】
Re=Vt/Ie、 Vt=k×T/q …(3)
ここで、Vt:熱電圧、k:ボルツマン定数、Ie:ダ
イオード電流、T:絶対温度、q:電子の電荷である。Re = Vt / Ie, Vt = k × T / q (3) Here, Vt: thermal voltage, k: Boltzmann constant, Ie: diode current, T: absolute temperature, q: electron charge. .
【0019】基準電圧Vref は約2.3Vを中心とし
て、電源電圧Vccに伴い変化する。電源電圧Vccの標準
値は例えば5Vである。定電流源I1の電流値は例えば
59μAに設定されている。これは、標準状態で本発明
と従来例とで基準電圧Vref が同じ電圧VrefOになるよ
うに、トランジスタQ1からトランジスタQ3に流れる
電流値をどちらも200μAとして説明を分かりや易く
するためである。すなわち、
従来例:200μA
本発明:(Vcc0 −VrefO)/R1+I1=(5V−
2. 3V)/19. 1kΩ+59μA=200μA
図4は、本発明の基準電圧発生回路17と従来の基準電
圧発生回路23の動作をシミュレートした結果を示して
いる。この例では電源電圧Vccを4.5Vから5.5V
まで変化させている。従来例では電源電圧が変化しても
基準電圧Vrefは固定値であるが、本発明の場合、電源
電圧の変化に応じて変動する値であることが分かる。The reference voltage Vref is centered at about 2.3 V and changes with the power supply voltage Vcc. The standard value of the power supply voltage Vcc is, for example, 5V. The current value of the constant current source I1 is set to 59 μA, for example. This is because the current values flowing from the transistor Q1 to the transistor Q3 are both 200 μA so that the reference voltage Vref is the same voltage VrefO in the present invention and the conventional example in the standard state, and the description is easy to understand. That is, conventional example: 200 μA Invention: (Vcc0-VrefO) / R1 + I1 = (5V-
2.3 V) /19.1 kΩ + 59 μA = 200 μA FIG. 4 shows the results of simulating the operations of the reference voltage generating circuit 17 of the present invention and the conventional reference voltage generating circuit 23. In this example, the power supply voltage Vcc is 4.5V to 5.5V
Is changing. In the conventional example, the reference voltage Vref is a fixed value even if the power supply voltage changes, but in the case of the present invention, it can be seen that the reference voltage Vref is a value that changes according to the change in the power supply voltage.
【0020】前記電流生成回路18は、定電流源I4に
より発生された基準電流2×I0 が、トランジスタQ4
とトランジスタQ6からなるカレントミラー回路CM1
で折り返される。このため、トランジスタQ6のコレク
タ電流は上記基準電流と同じ2×I0 となり、この値は
常に一定である。この例においてコレクタ電流は200
μAである。差動増幅器DFAは、トランジスタQ5の
ベース(V−:基準電圧Vref )とトランジスタQ8の
ベース(V+:制御電圧Vpll )の差電圧を電流に変換
してトランジスタQ8のコレクタ電流として出力する。
トランジスタQ8のコレクタ電流Ic8は次式で表わさ
せる。In the current generating circuit 18, the reference current 2 × I0 generated by the constant current source I4 is supplied to the transistor Q4.
Current mirror circuit CM1 composed of a transistor and a transistor Q6
Will be folded back. Therefore, the collector current of the transistor Q6 is 2 × I0, which is the same as the reference current, and this value is always constant. In this example, the collector current is 200
μA. The differential amplifier DFA converts the difference voltage between the base (V-: reference voltage Vref) of the transistor Q5 and the base (V +: control voltage Vpll) of the transistor Q8 into a current and outputs it as a collector current of the transistor Q8.
The collector current Ic8 of the transistor Q8 is expressed by the following equation.
【0021】
Ic8=I0+(Vpll −Vref )/(R2+R3) …(4)
尚、上式でトランジスタQ5、Q6のエミッタ等価抵抗
は無視している。2つのカレントミラー回路CM2、C
M3により構成された電流伝達回路19は、理想的に
は、入力電流と出力電流の関係が1対1であることが望
ましい。しかし、一般にトランジスタはアーリー効果を
有するため、電源電圧が変化し、トランジスタのコレク
タ、エミッタ間電圧Vceが変化するとコレクタ電流Ic
が変化する特性を有している。トランジスタのアーリー
電圧をNPN型、PNP型ともVaとすると、トランジ
スタのコレクタ、エミッタ間電圧VceがVce1 のときの
コレクタ電流Ic1と、コレクタ、エミッタ間電圧Vceが
Vce2 のときのコレクタ電流Ic2との関係は、
Ic2/Ic1=(Vce2 +Va)/(Vce1 +Va) …(5)
と表わされる。電源電圧Vccの変動ΔVccからの変動量
は、
Vce2 =Vce1 +ΔVcc
ΔIc =Ic2−Ic1
=(Vce2 +Va)/(Vce1 +Va)×Ic1−Ic1
=(Vce2 −Vce1 )/(Vce1 +Va)×Ic1
ΔVcc/Va×Ic1 (VaはVce1 より十分大きいため) …(6)
したがって、トランジスタQ9のコレクタ電流Ic9は、
電源電圧Vccの変動に従って変動し、電源電圧Vccが標
準値の時の電流値をIc90 とすると、コレクタ電流Ic9
は、
Ic9=Ic90 +(Vcc−Vcc0 )/Va×Ic90
=Ic90 ×(1+(Vcc−Vcc0 )/Va) …(7)
同様に、トランジスタQ11、Q12のコレクタ電流I
c11 、Ic12 は、
Ic11 =Ic12 =Ic110+(Vcc−Vcc0 )/Va×Ic110
=Ic110×(1+(Vcc−Vcc0 )/Va) …(8)
となる。この電流が発振回路11の入力電流となる。こ
の入力電流を制御電流Iosc とする。Vcc=Vcc0 の
時、カレントミラー回路の入出力電流比を1対1と見な
すと、Ic90 =Ic8、Ic110=Ic9であるため、これら
を総合すると、発振回路11の制御電流Iosc は、
Iosc =Ic11
=Ic110×(1+(Vcc−Vcc0 )/Va)
=Ic9×(1+(Vcc−Vcc0 )/Va)
=Ic9×(1+(Vcc−Vcc0 )/Va)
×(1+(Vcc−Vcc0 )/Va)
=Ic8×(1+(Vcc−Vcc0 )/Va)
×(1+(Vcc−Vcc0 )/Va)
Vcc−Vcc0 は微小であるため、Vcc−Vcc0 の2次項
は省略でき、
Ic8×(1+2×(Vcc−Vcc0 )/Va)
=(I0 +(Vpll −Vref )/(R2+R3))
×(1+2×(Vcc−Vcc0 )/Va) …(9)
となる。Ic8 = I0 + (Vpll-Vref) / (R2 + R3) (4) The emitter equivalent resistances of the transistors Q5 and Q6 are ignored in the above equation. Two current mirror circuits CM2 and C
Ideally, the current transfer circuit 19 composed of M3 desirably has a one-to-one relationship between the input current and the output current. However, since the transistor generally has an Early effect, when the power supply voltage changes and the collector-emitter voltage Vce of the transistor changes, the collector current Ic is changed.
Has the property of changing. When the early voltage of the transistor is Va for both NPN type and PNP type, the relation between the collector current Ic1 when the collector-emitter voltage Vce is Vce1 and the collector current Ic2 when the collector-emitter voltage Vce is Vce2 Is expressed as Ic2 / Ic1 = (Vce2 + Va) / (Vce1 + Va) (5). The fluctuation amount from the fluctuation ΔVcc of the power supply voltage Vcc is: Vce2 = Vce1 + ΔVcc ΔIc = Ic2-Ic1 = (Vce2 + Va) / (Vce1 + Va) × Ic1-Ic1 = (Vce2-Vce1) / (Vce1 + Va) × Ic1ΔC1 Va × Ic1 (Va is sufficiently larger than Vce1) (6) Therefore, the collector current Ic9 of the transistor Q9 is
When the power supply voltage Vcc fluctuates according to the fluctuation of the power supply voltage Vcc and the current value when the power supply voltage Vcc is the standard value is Ic90, the collector current Ic9
Ic9 = Ic90 + (Vcc-Vcc0) / Va * Ic90 = Ic90 * (1+ (Vcc-Vcc0) / Va) (7) Similarly, the collector current I of the transistors Q11 and Q12 is
c11 and Ic12 are as follows: Ic11 = Ic12 = Ic110 + (Vcc-Vcc0) / Va * Ic110 = Ic110 * (1+ (Vcc-Vcc0) / Va) (8) This current becomes the input current of the oscillation circuit 11. Let this input current be the control current Iosc. When Vcc = Vcc0, assuming that the input / output current ratio of the current mirror circuit is 1: 1, Ic90 = Ic8 and Ic110 = Ic9. Therefore, when these are combined, the control current Iosc of the oscillation circuit 11 becomes Iosc = Ic11. = Ic110 * (1+ (Vcc-Vcc0) / Va) = Ic9 * (1+ (Vcc-Vcc0) / Va) = Ic9 * (1+ (Vcc-Vcc0) / Va) * (1+ (Vcc-Vcc0) / Va) = Ic8 * (1+ (Vcc-Vcc0) / Va) * (1+ (Vcc-Vcc0) / Va) Since Vcc-Vcc0 is minute, the second term of Vcc-Vcc0 can be omitted, and Ic8 * (1 + 2 * (Vcc) -Vcc0) / Va) = (I0 + (Vpll-Vref) / (R2 + R3)) * (1 + 2 * (Vcc-Vcc0) / Va) (9).
【0022】図5は、Vcc=Vcc0 で、制御電圧Vpll
を変化させた時の発振回路の制御電流Iosc の変化を示
している。電源電圧が変化しない場合、従来も本発明も
全く同様である。In FIG. 5, Vcc = Vcc0 and control voltage Vpll
It shows a change in the control current Iosc of the oscillation circuit when is changed. When the power supply voltage does not change, the conventional method and the present invention are exactly the same.
【0023】図6は、電源電圧Vccを変化した場合のI
osc の変化を示している。この場合、従来の回路では制
御電流Iosc が変化しているが、本発明の回路は安定し
ていることが分かる。FIG. 6 shows I when the power supply voltage Vcc is changed.
It shows the change in osc. In this case, it can be seen that the control current Iosc changes in the conventional circuit, but the circuit of the present invention is stable.
【0024】発振回路11は、上記制御電流Iosc に比
例して発振周波数が変化する。すなわち、キャパシタC
1の両端に制御電流Iosc が供給され、この制御電流I
oscに応じてキャパシタC1が充放電することにより発
振動作し、方形状の出力信号VC1が出力される。この
発振回路11の発振周波数Fは、トランジスタQ14、
Q17の順方向電圧をVosc とすると次式で表わされ
る。The oscillation frequency of the oscillation circuit 11 changes in proportion to the control current Iosc. That is, the capacitor C
A control current Iosc is supplied to both ends of 1, and the control current Iosc
The capacitor C1 is charged and discharged according to osc to perform an oscillating operation, and a square output signal VC1 is output. The oscillation frequency F of the oscillator circuit 11 is
When the forward voltage of Q17 is Vosc, it is expressed by the following equation.
【0025】
F=Iosc /(4×Vosc ×C1) …(10)
上式には、電源電圧Vccが含まれていない。このため、
この関係式は電源電圧に依存しない。この例において、
Iosc =100μA、Vosc =0.7V、C1=10p
Fであり、F=3.5MHzである。F = Iosc / (4 × Vosc × C1) (10) The above equation does not include the power supply voltage Vcc. For this reason,
This relation does not depend on the power supply voltage. In this example,
Iosc = 100 μA, Vosc = 0.7V, C1 = 10p
F and F = 3.5 MHz.
【0026】図7、図8は発振回路11の出力波形を示
している。図7はVcc=Vcc0 であるため、従来例と本
発明の発振周波数に相違はない。これに対して、図8
は、電源電圧Vccを5Vから5.5Vに上昇した場合を
示している。この場合、従来の回路では発振周期が狭ま
り周波数が上昇しているが、本発明の回路は周波数が安
定していることが分かる。7 and 8 show output waveforms of the oscillator circuit 11. In FIG. 7, since Vcc = Vcc0, there is no difference in oscillation frequency between the conventional example and the present invention. On the other hand, FIG.
Shows the case where the power supply voltage Vcc is increased from 5V to 5.5V. In this case, it can be seen that the oscillation frequency is narrowed and the frequency is increased in the conventional circuit, but the frequency is stable in the circuit of the present invention.
【0027】図9は、キャパシタC1の両端の波形を示
している。ここで、発振周波数の式を導くと、
F=1/(4×Vosc ×C1)
×(I0 +(Vpll −Vref )/(R2+R3))
×(1+2×(Vcc−Vcc0 )/Va) …(11)
となる。式を簡略化するため、
1/(4×Vosc ×C1)=A
1/(R2+R3)=l
2/Va=k
とおくと、
F=A×(I0 +l×(Vpll −Vref ))
×(1+k×(Vcc−Vcc0 )) …(12)
となる。本発明の場合、この式で電源電圧Vccに依存す
るのは、VccとVref であり、Vref =Vref0+m×
(Vcc−Vcc0 )とおくと、
F=A×(I0 +l×(Vpll −(Vref0+m×(Vcc−Vcc0 ))))
×(1+k×(Vcc−Vcc0 )) …(13)
この式をVccで微分すると、
dF/dVcc=A×((−l×m)×(1+k×(Vcc−Vcc0 ))
+(I0 +l×(Vpll −(Vref0+m
×(Vcc−Vcc0 ))))×k)
…(14)
微小変化の中では、VccとVcc0 及びVpll とVref0は
それぞれ等しいため、上式は、
dF/dVcc=A×((−l×m)+(I0 +l×(Vpll
−Vref0))×k)
=A×(−l×m+k×I0 ) …(15)
となる。FIG. 9 shows waveforms at both ends of the capacitor C1. Here, when the formula of the oscillation frequency is derived, F = 1 / (4 * Vosc * C1) * (I0 + (Vpll-Vref) / (R2 + R3)) * (1 + 2 * (Vcc-Vcc0) / Va) ... ( 11) becomes. To simplify the formula, if 1 / (4 × Vosc × C1) = A 1 / (R2 + R3) = l 2 / Va = k, then F = A × (I 0 + l × (Vpll −Vref)) × ( 1 + k * (Vcc-Vcc0)) (12). In the case of the present invention, it is Vcc and Vref that depend on the power supply voltage Vcc in this equation, and Vref = Vref0 + mx
When (Vcc-Vcc0) is given, F = A * (I0 + l * (Vpll- (Vref0 + m * (Vcc-Vcc0)))) * (1 + k * (Vcc-Vcc0)) (13) When differentiated, dF / dVcc = A * ((-l * m) * (1 + k * (Vcc-Vcc0)) + (I0 + l * (Vpll- (Vref0 + m * (Vcc-Vcc0)))) * k) ... 14) Among the minute changes, Vcc and Vcc0 and Vpll and Vref0 are equal, so the above equation is: dF / dVcc = A * ((-l * m) + (I0 + l * (Vpll-Vref0)) * k ) = A * (-l * m + k * I0) (15)
【0028】本発明の目的は、発振周波数Fの変動を最
小にすることであり、換言すると、上式の係数mを最適
に設定することである。したがって、周波数Fの電源電
圧Vccの微分係数をゼロとおいて、最適なmの値を求め
る。An object of the present invention is to minimize the fluctuation of the oscillation frequency F, in other words, to optimally set the coefficient m in the above equation. Therefore, the optimum value of m is obtained by setting the differential coefficient of the power source voltage Vcc of the frequency F to zero.
【0029】
A×(−l×m+k×I0 )=0 …(16)
をmについて解くと、Aはゼロではないため、
m=k×I0 /l
となる。上式を元に戻すと、
m=2×I0 ×(R2+R3)/Va …(17)
となる。この条件を満足するように、基準電圧発生回路
17の係数mを設定する。この例において、I0 =10
0μA、R2=R3=5kΩ、Va=100Vとする
と、
m=0.02
となる。When A × (−l × m + k × I0) = 0 (16) is solved for m, A is not zero, so that m = k × I0 / l. When the above equation is restored, m = 2 × I0 × (R2 + R3) / Va (17) The coefficient m of the reference voltage generating circuit 17 is set so as to satisfy this condition. In this example, I0 = 10
If 0 μA, R2 = R3 = 5 kΩ, and Va = 100 V, then m = 0.02.
【0030】一方、基準電圧発生回路17の構成、及び
上式(2)(13)から
m=3×Re/(R1+3×Re) …(18)
であるため、
R1=(1/m−1)×3×Re …(19)
これに上記数値を代入すると、
R1=19.1kΩ
となり、これが抵抗R1の最適値となる。On the other hand, from the configuration of the reference voltage generating circuit 17 and the above equations (2) and (13), m = 3 × Re / (R1 + 3 × Re) (18) Therefore, R1 = (1 / m-1 ) × 3 × Re (19) Substituting the above numerical values into this gives R1 = 19.1 kΩ, which is the optimum value of the resistance R1.
【0031】図4に示す従来例の場合、基準電圧Vref
は電源電圧Vccに依存しないため、発振周波数Fは、
F=A×(I0 +l×(Vpll −Vref ))
×(1+k×(Vcc−Vcc0 )) …(20)
である。このため、これを電源電圧Vccで微分した値
は、
dF/dVcc=A×(I0 +l×(Vpll −Vref ))×k)…(21)
となり、微小変化の中では、Vpll とVref はそれぞれ
等しいため、
dF/dVcc=A×k×I0
=2/(4×Vosc ×C1×Va)×I0 …(22)
となる。このため、周波数Fの電源電圧Vccの微分係数
はゼロとなり得ないため、電源電圧の変動により発振周
波数が変動する。図10、図11に商用交流電圧の周波
数の一例である50Hz信号が電源電圧に重畳された場
合のシミュレーション結果を示している。図10はシミ
ュレーションに使用した電源電圧を示している。この電
圧は図示するように、5Vを中心として±100mV変
動する正弦波である。図11はシミュレーションの結果
を示している。図示するように、本発明の場合、発振回
路11の制御電圧Iosc の変動量が従来に比べて著しく
小さいことが分かる。In the case of the conventional example shown in FIG. 4, the reference voltage Vref
Is independent of the power source voltage Vcc, the oscillation frequency F is F = A * (I0 + l * (Vpll-Vref)) * (1 + k * (Vcc-Vcc0)) (20). Therefore, the value obtained by differentiating this with the power supply voltage Vcc is dF / dVcc = A * (I0 + l * (Vpll-Vref)) * k) (21), and Vpll and Vref are respectively small changes. Since they are equal, dF / dVcc = A.times.k.times.I0 = 2 / (4.times.Vosc.times.C1.times.Va) .times.I0 (22). Therefore, since the differential coefficient of the power supply voltage Vcc of the frequency F cannot be zero, the oscillation frequency fluctuates due to the fluctuation of the power supply voltage. 10 and 11 show simulation results when a 50 Hz signal, which is an example of the frequency of the commercial AC voltage, is superimposed on the power supply voltage. FIG. 10 shows the power supply voltage used for the simulation. As shown, this voltage is a sine wave that fluctuates ± 100 mV around 5V. FIG. 11 shows the result of the simulation. As shown in the figure, in the case of the present invention, the variation amount of the control voltage Iosc of the oscillation circuit 11 is significantly smaller than that in the conventional case.
【0032】上記実施の形態によれば、基準電圧発生回
路17により、電源電圧の変動に依存し、且つ電流生成
回路等を構成するバイポーラトランジスタのアーリー効
果を相殺する基準電圧を生成している。このため、電源
電圧がノイズにより変動した場合においても、発振周波
数を安定に保持できる。According to the above-described embodiment, the reference voltage generating circuit 17 generates the reference voltage which depends on the fluctuation of the power supply voltage and cancels the Early effect of the bipolar transistor which constitutes the current generating circuit and the like. Therefore, even if the power supply voltage changes due to noise, the oscillation frequency can be stably maintained.
【0033】 電源電圧のノイズに強い発振回路を構成
できるため、この発振回路に電源を供給する図示せぬ電
源回路は、その出力電圧に多少のリップルを含んでいて
も支障がない。したがって、電源回路の構成を簡単化で
きる利点を有している。[0033] because it can constitute a strong oscillation circuit to the power supply voltage of the noise, the power supply circuit (not shown) for supplying power to the oscillation circuit, there is no problem even include some ripple in its output voltage. Therefore, there is an advantage that the configuration of the power supply circuit can be simplified.
【0034】図12は、この発明が適用されるバイポー
ラリニア集積回路を示すものであり、例えば周波数シン
セサイザ方式を採用したビデオテープレコーダ用のUH
F帯高周波変調回路を示している。この高周波変調回路
において、図2と同一部分には同一符号を付す。同図に
おいて、本発明と関連のある部分について説明する。本
発明の基準電圧発生回路17、電流生成回路18、電流
伝達回路19、発振回路11は、音声VCO(電圧制御
発振器)30に適用されている。この音声VCO30は
音声入力端(3)から供給されるPAL又はNTSCの
音声入力信号(電圧レベル)を前記電流生成回路18の
出力端と電流伝達回路19の入力端間に取り込み発振す
る。この音声VCO30の出力信号はカウンタ12に供
給されるとともに、選択スイッチ31を介して例えば周
波数変調器からなる周波数変換器32に供給され、RF
キャリアOSC(高周波キャリア発振回路)33から供
給されるキャリア信号により変調される。FIG. 12 shows a bipolar linear integrated circuit to which the present invention is applied. For example, a UH for a video tape recorder adopting a frequency synthesizer system.
The F band high frequency modulation circuit is shown. In this high frequency modulation circuit, the same parts as those in FIG. 2 are designated by the same reference numerals. In the same figure, a portion related to the present invention will be described. The reference voltage generation circuit 17, the current generation circuit 18, the current transmission circuit 19, and the oscillation circuit 11 of the present invention are applied to a voice VCO (voltage controlled oscillator) 30. The voice VCO 30 takes in a PAL or NTSC voice input signal (voltage level) supplied from the voice input end (3) between the output end of the current generation circuit 18 and the input end of the current transfer circuit 19 and oscillates. The output signal of the audio VCO 30 is supplied to the counter 12 and is also supplied to the frequency converter 32 including a frequency modulator via the selection switch 31 for RF.
It is modulated by a carrier signal supplied from a carrier OSC (high frequency carrier oscillator circuit) 33.
【0035】一方、映像信号入力端(2)から供給され
た映像信号はクランプ回路35、ホワイトクリップ回路
36、選択スイッチ37を介してビデオ変調器38に供
給される。このビデオ変調器38に供給された映像信号
は前記RFキャリアOSC33から供給されるキャリア
信号により変調される。このビデオ変調器38から出力
される映像信号はミキサ39により周波数変換器32か
らの音声信号と混合され、バッファアンプ40を介して
RF出力端(11)から出力される。On the other hand, the video signal supplied from the video signal input terminal (2) is supplied to the video modulator 38 via the clamp circuit 35, the white clip circuit 36 and the selection switch 37. The video signal supplied to the video modulator 38 is modulated by the carrier signal supplied from the RF carrier OSC33. The video signal output from the video modulator 38 is mixed with the audio signal from the frequency converter 32 by the mixer 39 and output from the RF output terminal (11) via the buffer amplifier 40.
【0036】尚、41はテストパターン発生回路(TS
G)、42は映像信号系のPLL回路、43は水晶発振
器からなる基準信号発振器、44は入力端子(5)
(7)に例えば図示せぬマイクロコンピュータから供給
されるコマンドに応じてモードを切り換えるモード切り
換え回路(I2 C BUS)、45は入力端子(4)か
ら供給されるSECAM用の音声信号を変調するAM変
調器、46はバッファ回路である。Reference numeral 41 is a test pattern generation circuit (TS
G), 42 is a video signal system PLL circuit, 43 is a reference signal oscillator made of a crystal oscillator, and 44 is an input terminal (5).
In (7), for example, a mode switching circuit (I 2 C BUS) for switching the mode in response to a command supplied from a microcomputer (not shown), and 45 modulates the SECAM audio signal supplied from the input terminal (4). AM modulator, 46 is a buffer circuit.
【0037】上記のように、本発明の回路を高周波変調
回路に適用した場合、電源電圧が変動した場合において
も発振周波数が変動しないため、周波数変換器32にお
いてノイズの発生を低減できる利点を有している。As described above, when the circuit of the present invention is applied to the high frequency modulation circuit, the oscillation frequency does not fluctuate even when the power supply voltage fluctuates, so that the frequency converter 32 has an advantage that noise generation can be reduced. is doing.
【0038】なお、電源電圧の変動に起因する発振周波
数の変動の理由は、トランジスタのアーリー効果に限ら
ず、その他の一般の回路素子の特性変動による場合であ
っても、本発明と同様の補正を行うことが可能である。The reason why the oscillation frequency fluctuates due to the fluctuation of the power supply voltage is not limited to the Early effect of the transistor, and even if the characteristic fluctuation of other general circuit elements causes the same correction as in the present invention. It is possible to
【0039】また、発振回路11の構成は、マルチバイ
ブレータに限定されるものではなく、その他の電流変化
により発振周波数を制御する回路であればよい。され
に、上記実施の形態では、発振回路11に電源電圧に依
存する回路はなかったが、電源電圧に依存して発振周波
数が変化する回路構成の場合でも、電流伝達部での変動
係数に変化分を加算して補正ことにより、発振周波数を
安定化できる。Further, the configuration of the oscillation circuit 11 is not limited to the multivibrator, and any other circuit that controls the oscillation frequency by changing the current may be used. Moreover, in the above-described embodiment, the oscillation circuit 11 does not have a circuit that depends on the power supply voltage, but even in the case of a circuit configuration in which the oscillation frequency changes depending on the power supply voltage, the variation coefficient changes in the current transfer unit. The oscillation frequency can be stabilized by adding and correcting the minutes.
【0040】また、電流生成回路18において、基準電
流が電源電圧に応じて変動する場合においても、基準電
圧発生回路17において発生される基準電圧Vref が電
源電圧に応じて変動するため、電源電圧の変動分を相殺
できる。Further, in the current generation circuit 18, even when the reference current varies according to the power supply voltage, the reference voltage Vref generated in the reference voltage generation circuit 17 varies according to the power supply voltage. Fluctuations can be offset.
【0041】さらに、基準電圧発生回路17の構成は、
電源電圧の変動に応じて基準電圧を発生できる構成であ
ればよく、図1に示す構成に限定されるものではない。
その他、本発明の要旨を変えない範囲で種々変形実施可
能なことは勿論である。Further, the configuration of the reference voltage generating circuit 17 is as follows.
The configuration is not limited to the configuration shown in FIG. 1 as long as the reference voltage can be generated according to the fluctuation of the power supply voltage.
Of course, various modifications can be made without departing from the spirit of the invention.
【0042】[0042]
【発明の効果】以上、詳述したようにこの発明によれ
ば、電源電圧が変動した場合においても発振周波数の変
化を防止することが可能なPLL型発振回路を提供でき
る。As described above in detail, according to the present invention, it is possible to provide a PLL oscillation circuit capable of preventing the oscillation frequency from changing even when the power supply voltage changes.
【図1】本発明の実施の形態を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図2】本発明が適用されるPLL型発振回路を示す構
成図。FIG. 2 is a configuration diagram showing a PLL oscillator circuit to which the present invention is applied.
【図3】従来の基準電圧発生回路を示す回路図。FIG. 3 is a circuit diagram showing a conventional reference voltage generating circuit.
【図4】本発明の基準電圧発生回路と従来の基準電圧発
生回路の動作をシミュレートした結果を示す図。FIG. 4 is a diagram showing the results of simulating the operations of the reference voltage generation circuit of the present invention and the conventional reference voltage generation circuit.
【図5】電源電圧を一定とした場合において、制御電圧
Vpll を変化させた時の発振回路の制御電流Iosc の変
化を示す図。FIG. 5 is a diagram showing changes in the control current Iosc of the oscillation circuit when the control voltage Vpll is changed when the power supply voltage is constant.
【図6】電源電圧を変化した場合における制御電流Ios
c の変化を示す図。FIG. 6 is a control current Ios when the power supply voltage is changed.
The figure which shows the change of c.
【図7】電源電圧を一定とした場合における発振回路の
出力波形を示す図。FIG. 7 is a diagram showing an output waveform of the oscillation circuit when the power supply voltage is constant.
【図8】電源電圧を変化した場合における発振回路の出
力波形を示す図。FIG. 8 is a diagram showing an output waveform of the oscillation circuit when the power supply voltage is changed.
【図9】キャパシタC1の両端の波形を示す図。FIG. 9 is a diagram showing waveforms at both ends of a capacitor C1.
【図10】シミュレーションに使用した電源電圧を示す
図。FIG. 10 is a diagram showing a power supply voltage used for simulation.
【図11】電源電圧の変動による発振周波数の変動をに
関するシミュレーション結果を示す図。FIG. 11 is a diagram showing a simulation result regarding fluctuations in oscillation frequency due to fluctuations in power supply voltage.
【図12】本発明が適用される高周波変調回路の一例を
示す構成図。FIG. 12 is a configuration diagram showing an example of a high frequency modulation circuit to which the present invention is applied.
11…発振回路、 12…カウンタ、 13…位相比較回路、 14…チャージポンプ回路、 15…PLL回路、 16…ループフィルタ、 17…基準電圧発生回路、 18…電流生成回路、 19…電流伝達回路、 I1…定電流源、 Q1、Q2、Q3…ダイオード、 R1…抵抗。 11 ... Oscillation circuit, 12 ... Counter, 13 ... Phase comparison circuit, 14 ... Charge pump circuit, 15 ... PLL circuit, 16 ... loop filter, 17 ... Reference voltage generating circuit, 18 ... current generation circuit, 19 ... Current transfer circuit, I1 ... constant current source, Q1, Q2, Q3 ... Diodes, R1 ... resistance.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03L 7/06 - 7/14 H03B 5/00 - 5/28 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03L 7 /06-7/14 H03B 5/00-5/28
Claims (4)
化するバイポーラトランジスタにより構成された発振回
路と、 前記発振回路の発振周波数に応じて制御電圧を生成する
電圧生成回路と、 電源電圧の変動に応じて変化する基準電圧を発生する基
準電圧発生回路と、 前記電圧生成回路から出力される制御電圧と前記基準電
圧発生回路により発生された基準電圧とを比較し、制御
電流を生成するバイポーラトランジスタにより構成され
た電流生成回路と、 前記電流生成回路から出力される電流を前記電圧制御発
振回路に伝達する電流伝達回路とを具備することを特徴
とするPLL型発振回路。1. An oscillating circuit composed of a bipolar transistor whose oscillating frequency changes according to a change of an input current, a voltage generating circuit for generating a control voltage according to an oscillating frequency of the oscillating circuit, and a fluctuation of a power supply voltage. A reference voltage generating circuit that generates a reference voltage that changes according to the reference voltage, and a bipolar transistor that generates a control current by comparing a control voltage output from the voltage generating circuit with a reference voltage generated by the reference voltage generating circuit. And a current transmitting circuit configured to transmit the current output from the current generating circuit to the voltage controlled oscillator circuit.
化するバイポーラトランジスタにより構成された発振回
路と、 前記発振回路の出力信号を分周するカウンタと、 前記カウンタの出力信号の位相と基準信号の位相とを比
較する位相比較回路と、 前記位相比較回路の出力信号を変換するチャージポンプ
回路と、 前記チャージポンプ回路の出力信号より制御電圧を生成
する例えば低域フィルタからなるループフィルタと、 電源電圧の変動に応じて変化する基準電圧を発生する基
準電圧発生回路と、 前記ループフィルタから出力される制御電圧と前記基準
電圧発生回路により発生された基準電圧とを比較し、制
御電流を生成するバイポーラトランジスタにより構成さ
れた電流生成回路と、 前記電流生成回路から出力される電流を前記発振回路に
伝達する電流伝達回路とを具備することを特徴とするP
LL型発振回路。2. An oscillation circuit composed of a bipolar transistor whose oscillation frequency changes according to a change in input current, a counter for dividing an output signal of the oscillation circuit, a phase of the output signal of the counter and a reference signal. A phase comparison circuit that compares the output signal of the phase comparison circuit, a loop filter that includes a low-pass filter that generates a control voltage from the output signal of the charge pump circuit, and a power supply A reference voltage generating circuit that generates a reference voltage that changes according to a change in voltage, a control voltage that is output from the loop filter, and a reference voltage that is generated by the reference voltage generating circuit are compared to generate a control current. A current generation circuit composed of a bipolar transistor, and a current output from the current generation circuit are supplied to the oscillation circuit. P, characterized by comprising a current transfer circuit for transferring to
LL type oscillator circuit.
に直列接続された定電流源、及び流れる電流に応じて電
圧を発生するインピーダンス回路と、前記定電流源に並
列接続された抵抗とを具備することを特徴とする請求項
1又は2記載のPLL型発振回路。3. The reference voltage generating circuit includes a constant current source connected in series between a power source and ground, an impedance circuit that generates a voltage according to a flowing current, and a resistor connected in parallel to the constant current source. The PLL type oscillation circuit according to claim 1, further comprising:
ラトランジスタのアーリ効果を相殺する基準電圧を発生
することを特徴とする請求項1又は2記載のPLL型発
振回路。 4. The reference voltage generating circuit is the bipolar device.
Generates a reference voltage that cancels the Early effect of the transistor
The PLL type generator according to claim 1 or 2, characterized in that
Swing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403398A JP3507697B2 (en) | 1998-05-26 | 1998-05-26 | PLL type oscillation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14403398A JP3507697B2 (en) | 1998-05-26 | 1998-05-26 | PLL type oscillation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340824A JPH11340824A (en) | 1999-12-10 |
| JP3507697B2 true JP3507697B2 (en) | 2004-03-15 |
Family
ID=15352770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14403398A Expired - Fee Related JP3507697B2 (en) | 1998-05-26 | 1998-05-26 | PLL type oscillation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507697B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014143481A (en) * | 2013-01-22 | 2014-08-07 | Toshiba Corp | Bias current circuit and semiconductor integrated circuit |
-
1998
- 1998-05-26 JP JP14403398A patent/JP3507697B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340824A (en) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581593A (en) | Variable frequency oscillating circuit | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| CA2113761C (en) | A current-controlled oscillator | |
| JP3507697B2 (en) | PLL type oscillation circuit | |
| US4808856A (en) | Low voltage phase comparator | |
| JP3640801B2 (en) | Voltage controlled oscillator | |
| JP2706088B2 (en) | Frequency generator | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| US4709204A (en) | Limiter circuit | |
| JPH02246411A (en) | Reactance control circuit | |
| US4255721A (en) | Temperature compensated integratable RC oscillator | |
| JPS5930337B2 (en) | oscillation circuit | |
| US3315179A (en) | Amplitude-stabilized oscillation generators | |
| JPS5938761Y2 (en) | PLL circuit low-pass filter | |
| JPS5921528Y2 (en) | variable frequency oscillator | |
| JP2798490B2 (en) | Oscillation circuit | |
| JPS6338788B2 (en) | ||
| JP3288814B2 (en) | Variable frequency oscillation circuit | |
| KR960008284B1 (en) | Oscillation circuit | |
| JP2573172B2 (en) | Voltage controlled oscillator | |
| JPH11205095A (en) | Voltage control oscillation circuit | |
| KR880000364Y1 (en) | Fm circuit using bias current control | |
| JP2778029B2 (en) | Frequency modulation circuit | |
| JPS597772Y2 (en) | oscillation circuit | |
| JPS60113A (en) | Voltage control oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |