Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3518344B2 - Half-bridge type inverter circuit - Google Patents
[go: Go Back, main page]

JP3518344B2 - Half-bridge type inverter circuit - Google Patents

Half-bridge type inverter circuit

Info

Publication number
JP3518344B2
JP3518344B2 JP18068198A JP18068198A JP3518344B2 JP 3518344 B2 JP3518344 B2 JP 3518344B2 JP 18068198 A JP18068198 A JP 18068198A JP 18068198 A JP18068198 A JP 18068198A JP 3518344 B2 JP3518344 B2 JP 3518344B2
Authority
JP
Japan
Prior art keywords
capacitor
choke coil
winding
switching element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18068198A
Other languages
Japanese (ja)
Other versions
JP2000014171A (en
Inventor
誠 坂根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuasa Corp
Original Assignee
Yuasa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuasa Corp filed Critical Yuasa Corp
Priority to JP18068198A priority Critical patent/JP3518344B2/en
Publication of JP2000014171A publication Critical patent/JP2000014171A/en
Application granted granted Critical
Publication of JP3518344B2 publication Critical patent/JP3518344B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はハーフブリッジ形イ
ンバータ回路に関するもので、さらに詳しく言えば、直
流電圧の昇圧手段が介挿され、これによって直流電圧を
昇圧するとともに、直列接続された第1、第2のコンデ
ンサに印加される電圧をバランスさせるようにしたハー
フブリッジ形インバータ回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a half-bridge type inverter circuit, and more specifically, to a DC voltage boosting means, which boosts the DC voltage by the first means and which is connected in series. The present invention relates to a half-bridge type inverter circuit configured to balance the voltage applied to the second capacitor.

【0002】[0002]

【従来の技術】ハーフブリッジ形インバータ回路は、直
流電源と、第1、第2のコンデンサの直列接続回路と、
第1、第2のスイッチング素子の直列接続回路とを備
え、前記第1、第2のコンデンサの直列接続点と第1、
第2のスイッチング素子の直列接続点との間に負荷が接
続されてなるもので、フルブリッジ形インバータ回路に
比べてスイッチング素子の数が半分であるという長所が
あるため、交流出力電圧のピーク値の2倍以上の高い直
流電源電圧が入力されるインバータ回路に広く用いられ
ている。
2. Description of the Related Art A half-bridge type inverter circuit includes a DC power supply, a series connection circuit of first and second capacitors,
A series connection circuit of first and second switching elements, and a series connection point of the first and second capacitors and the first and second switching elements.
The load is connected between the second switching element and the series connection point, which has the advantage that the number of switching elements is half that of the full-bridge inverter circuit. It is widely used in inverter circuits to which a DC power supply voltage that is more than twice as high as

【0003】上記したハーフブリッジ形インバータ回路
では、低い直流電源電圧が入力されるインバータ回路の
場合でも、この直流電圧を昇圧する昇圧手段を介挿し、
インバータ回路には前記昇圧手段によって昇圧された直
流電圧を入力することにより、インバータ回路を構成す
るスイッチング素子に流れる電流を低減し、スイッチン
グ素子を小型化したり、配線材料を細くするといったこ
とが行われている。
In the above-mentioned half-bridge type inverter circuit, even in the case of an inverter circuit to which a low DC power supply voltage is input, a boosting means for boosting this DC voltage is inserted,
By inputting the DC voltage boosted by the boosting means to the inverter circuit, the current flowing through the switching element forming the inverter circuit is reduced, the switching element is downsized, and the wiring material is thinned. ing.

【0004】このような昇圧手段が介挿されたハーフブ
リッジ形インバータ回路では、直流電圧を、得ようとす
る交流電圧のピーク値の2倍以上に昇圧する必要があ
り、従来は図5に示したような昇圧チョッパ回路が介挿
されていた。
In the half-bridge type inverter circuit in which such boosting means is inserted, it is necessary to boost the DC voltage to at least twice the peak value of the AC voltage to be obtained. Such a boost chopper circuit was inserted.

【0005】図5に示した昇圧チョッパ回路は、直流電
源1の一端11と他端12との間にチョークコイルL0
とスイッチング素子T0 との直列回路を接続し、このチ
ョークコイルL0 とスイッチング素子T0 との直列接続
点をダイオードD0 を介してインバータ回路3の一方の
入力端子31(第1のコンデンサC1 の一端)に接続す
るとともに、前記直流電源1の他端12をインバータ回
路3の他方の入力端子32(第2のコンデンサC2 の他
端)に接続してなる。なお、2はリップル吸収用のコン
デンサである。
The boost chopper circuit shown in FIG. 5 has a choke coil L 0 between one end 11 and the other end 12 of the DC power supply 1.
And connecting a series circuit of a switching element T 0, one input terminal 31 of the inverter circuit 3 a series connection point between the choke coil L 0 and the switching element T 0 through the diode D 0 (first capacitor C 1 ) and the other end 12 of the DC power supply 1 is connected to the other input terminal 32 of the inverter circuit 3 (the other end of the second capacitor C 2 ). Reference numeral 2 is a ripple absorbing capacitor.

【0006】そして、前記インバータ回路3は、第1の
コンデンサC1 と第2のコンデンサC2 との直列接続回
路と第1のスイッチング素子T1 と第2のスイッチング
素子T2 との直列接続回路とが並列に接続され、前記第
1のコンデンサC1 と第2のコンデンサC2 との直列接
続点と、前記第1のスイッチング素子T1 と第2のスイ
ッチング素子T2 との直列接続点とをリアクトルL3
コンデンサC3 とからなるフィルタ回路4を介して負荷
5に接続したハーフブリッジ形の構成になっている。な
お、このようなインバータ回路3および前述した昇圧チ
ョッパ回路は公知であるので、その動作の説明は省略す
る。
The inverter circuit 3 includes a series connection circuit of the first capacitor C 1 and the second capacitor C 2, and a series connection circuit of the first switching element T 1 and the second switching element T 2. Are connected in parallel, and a series connection point of the first capacitor C 1 and the second capacitor C 2 and a series connection point of the first switching element T 1 and the second switching element T 2 are connected. Is connected to a load 5 via a filter circuit 4 composed of a reactor L 3 and a capacitor C 3 to form a half bridge type. Since the inverter circuit 3 and the boost chopper circuit described above are well known, the description of the operation thereof is omitted.

【0007】[0007]

【発明が解決しようとする課題】上記したインバータ回
路3では、負荷5が不平衡成分を有すると、第1のコン
デンサC1 と第2のコンデンサC2 とに印加される電圧
がアンバランスになり、電圧が小さくなった側からの出
力電圧がピーク値に達しなくなるという問題があった。
In the inverter circuit 3 described above, when the load 5 has an unbalanced component, the voltages applied to the first capacitor C 1 and the second capacitor C 2 become unbalanced. However, there is a problem that the output voltage from the side where the voltage becomes small does not reach the peak value.

【0008】このような問題を解決するために、従来
は、第1のコンデンサC1 と第2のコンデンサC2 に、
それぞれダミー抵抗を並列に接続し、ダミー抵抗に印加
される電圧とダミー抵抗による損失とを釣り合わせるこ
とによって電圧のアンバランスを解消していたが、常に
ダミー抵抗による損失が発生しており、しかもこの損失
は電圧のアンバランスが大きい場合や第1のコンデンサ
1 と第2のコンデンサC2 に印加される電圧が大きい
場合に大きくなるため、このような用途に用いると、変
換効率の低下の原因になって好ましくなかった。
In order to solve such a problem, conventionally, the first capacitor C 1 and the second capacitor C 2 are
The dummy resistors were connected in parallel, and the voltage imbalance was eliminated by balancing the voltage applied to the dummy resistors and the loss due to the dummy resistors, but the loss due to the dummy resistors always occurred. This loss becomes large when the voltage imbalance is large or when the voltage applied to the first capacitor C 1 and the second capacitor C 2 is large. Therefore, when used in such an application, the conversion efficiency is lowered. It was a cause and it was not preferable.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、直流電源と、第1のコンデ
ンサの他端を第2のコンデンサの一端に接続した直列接
続回路と、第1のスイッチング素子の他端を第2のスイ
ッチング素子の一端に接続した直列接続回路とを備えた
ハーフブリッジ形インバータ回路であって、前記第1の
コンデンサと第2のコンデンサとの直列接続点にセンタ
ータップが接続されたチョークコイルを有し、このチョ
ークコイルの第1巻線が第1のダイオードを介して前記
第2のコンデンサの他端に接続されるとともに第2巻線
が第2のダイオードを介して前記第1のコンデンサの一
端に接続され、前記直流電源の一端が前記チョークコイ
ルのセンタータップに接続され、前記チョークコイルの
第2巻線と第2のダイオードとの接続点と前記直流電源
の他端との間に第3のスイッチング素子が接続され、前
記第1のコンデンサに印加される電圧と前記第2のコン
デンサに印加される電圧との和電圧を一定にするととも
に前記直流電源からの入力電流に含まれる交流電源から
のリップルを小さくするようなPWM制御信号を作成
し、このPWM制御信号によって前記第3のスイッチン
グ素子を制御することを特徴とするものであり、これに
より、負荷5が不平衡成分を有していて第1のコンデン
サと第2のコンデンサに印加される電圧のアンバランス
が大きくなることが考えられる場合やハーフブリッジ形
インバータ回路の入力電圧が高くて第1のコンデンサと
第2のコンデンサに印加される電圧が大きい場合であっ
ても、変換効率を低下させずに第1のコンデンサと第2
のコンデンサに印加される電圧をバランスさせることが
できる。
In order to solve the above problems, the invention according to claim 1 is a direct current power source, and a series connection circuit in which the other end of the first capacitor is connected to one end of the second capacitor, A half-bridge inverter circuit comprising a series connection circuit in which the other end of the first switching element is connected to one end of the second switching element, the series connection point of the first capacitor and the second capacitor. Has a choke coil to which a center tap is connected, and the first winding of the choke coil is connected to the other end of the second capacitor through the first diode and the second winding of the second winding is connected to the second winding. It is connected to one end of the first capacitor via a diode, one end of the DC power supply is connected to the center tap of the choke coil, and the second winding and the second inductor of the choke coil are connected. Third switching element is connected a connection point between the diode and between the other end of the DC power source, before
The voltage applied to the first capacitor and the second capacitor
When the sum voltage with the voltage applied to the capacitor is fixed,
From the AC power supply included in the input current from the DC power supply
Create a PWM control signal to reduce the ripple of
The PWM control signal causes the third switch
And characterized in that controlling the grayed element, thereby, the load 5 is that imbalance voltage increases to be applied to the first and second capacitors have unbalanced components Even if it is considered or if the input voltage of the half-bridge inverter circuit is high and the voltage applied to the first capacitor and the second capacitor is large, the conversion efficiency is not reduced and the first capacitor and the second capacitor are not reduced. Two
The voltage applied to the capacitors can be balanced.

【0010】また、請求項2記載の発明は、直流電源
と、第1のコンデンサの他端を第2のコンデンサの一端
に接続した直列接続回路と、第1のスイッチング素子の
他端を第2のスイッチング素子の一端に接続した直列接
続回路とを備えたハーフブリッジ形インバータ回路であ
って、前記第1のコンデンサと第2のコンデンサとの直
列接続点に第1のセンタータップが接続されたチョーク
コイルを有し、このチョークコイルの第1巻線が第1の
ダイオードを介して前記第2のコンデンサの他端に接続
されるとともに第2巻線が第2のダイオードを介して前
記第1のコンデンサの一端に接続され、前記直流電源の
一端が前記チョークコイルの第1のセンタータップに接
続されるとともに、前記チョークコイルの第2巻線に第
2のタップを設け、この第2のタップと前記直流電源の
他端との間に第3のスイッチング素子が接続され、前記
第1のコンデンサに印加される電圧と前記第2のコンデ
ンサに印加される電圧との和電圧を一定にするとともに
前記直流電源からの入力電流に含まれる交流電源からの
リップルを小さくするようなPWM制御信号を作成し、
このPWM制御信号によって前記第3のスイッチング素
子を制御することを特徴とするものであり、これによ
り、第1のコンデンサに印加される電圧と第2のコンデ
ンサに印加される電圧をバランスさせることができると
ともに、第2のタップの比を調整することによって第3
のスイッチング素子のデューティ比を選択することがで
きる。
Further, in the invention according to claim 2, a DC power source, a series connection circuit in which the other end of the first capacitor is connected to one end of the second capacitor, and the other end of the first switching element is the second A half-bridge inverter circuit including a series connection circuit connected to one end of a switching element of the first choke, the first center tap being connected to a series connection point of the first capacitor and the second capacitor. A first winding of the choke coil is connected to the other end of the second capacitor via a first diode, and a second winding of the choke coil is connected to the first winding via a second diode. A second tap is provided on the second winding of the choke coil, while being connected to one end of a capacitor, one end of the DC power supply being connected to a first center tap of the choke coil, The third switching element is connected to the second tap and between the other end of the DC power source, the
The voltage applied to the first capacitor and the second capacitor
While keeping the sum voltage with the voltage applied to the sensor constant,
From the AC power supply included in the input current from the DC power supply
Create a PWM control signal to reduce ripple,
This PWM control signal causes the third switching element to
And characterized in that to control the child, thereby, together with the voltage applied to the voltage and the second capacitor being applied to the first capacitor can be balanced, the ratio of the second tap Third by adjusting
The duty ratio of the switching element can be selected.

【0011】[0011]

【発明の実施の形態】以下、本発明をその実施の形態に
基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described below based on its embodiments.

【0012】図1は本発明の第1の実施の形態に係るハ
ーフブリッジ形インバータ回路の回路図である。
FIG. 1 is a circuit diagram of a half-bridge type inverter circuit according to a first embodiment of the present invention.

【0013】図1に示したハーフブリッジ形インバータ
回路の特徴は、直流電源1と、第1のスイッチング素子
1 の他端を第2のスイッチング素子T2 の一端に接続
した直列接続回路と、第1のコンデンサC1 の他端を第
2のコンデンサC2 の一端に接続した直列接続回路とを
有するとともに、前記第1のコンデンサC1 と第2のコ
ンデンサC2 との直列接続点にセンタータップが接続さ
れたチョークコイルLを有し、このチョークコイルLの
第1巻線L1 が第1のダイオードD1 を介して前記第2
のコンデンサC2 の他端に接続されるとともに第2巻線
2 が第2のダイオードD2 を介して前記第1のコンデ
ンサC1 の一端に接続され、直流電源1の一端11が前
記チョークコイルLのセンタータップに接続され、前記
チョークコイルLの第2巻線L2 と第2のダイオードD
2 との接続点と直流電源1の他端12との間に第3のス
イッチング素子T3 が接続されたことである。なお、2
はリップル吸収用のコンデンサである。
The half-bridge type inverter circuit shown in FIG. 1 is characterized by a DC power supply 1 and a series connection circuit in which the other end of the first switching element T 1 is connected to one end of the second switching element T 2 . which has a series circuit connected to the first end of the capacitor C 1 to the second end of the capacitor C 2, the center to a series connection point of the first capacitor C 1 and the second capacitor C 2 The choke coil L has a tap connected to it, and the first winding L 1 of the choke coil L has the second diode via the first diode D 1 .
Is connected to the other end of the capacitor C 2 and the second winding L 2 is connected to one end of the first capacitor C 1 via the second diode D 2, and one end 11 of the DC power supply 1 is connected to the choke. The second winding L 2 of the choke coil L and the second diode D are connected to the center tap of the coil L.
That is, the third switching element T 3 is connected between the connection point with 2 and the other end 12 of the DC power supply 1. 2
Is a ripple absorbing capacitor.

【0014】上記したハーフブリッジ形インバータ回路
では、その入力電圧、すなわち第1のコンデンサC1
印加される電圧VC1と第2のコンデンサC2に印加され
る電圧VC2との和電圧VCを検出し、これを電圧基準値
との間で誤差増幅して得た誤差電圧を三角波と比較して
PWM制御信号を作成すれば前記和電圧VCが一定にな
るように第3のスイッチング素子T3を制御することが
でき、また前記和電圧VCを検出し、これを電流基準値
との間で誤差増幅して得た誤差電圧を平滑して電流目標
値とし、この電流目標値とハーフブリッジ形インバータ
回路の入力電流の間で誤差増幅して得た誤差電圧を三角
波と比較してPWM制御信号を作成すれば前記入力電流
に含まれる交流電源のリップルが小さくなるように第3
のスイッチング素子T3を制御することができる。
In the above-mentioned half-bridge type inverter circuit, the input voltage, that is, the sum voltage V C of the voltage V C1 applied to the first capacitor C 1 and the voltage V C2 applied to the second capacitor C 2. Is detected, and the error voltage obtained by error-amplifying this with a voltage reference value is compared with a triangular wave to create a PWM control signal, so that the sum voltage V C becomes constant. T 3 can be controlled, the sum voltage V C is detected, and an error voltage obtained by error-amplifying the sum voltage V C with the current reference value is smoothed to obtain a current target value. If the PWM control signal is created by comparing the error voltage obtained by amplifying the error between the input currents of the half-bridge type inverter circuit with the triangular wave, the ripple of the AC power supply contained in the input current is reduced.
It is possible to control the switching element T 3 of.

【0015】次に、上記したハーフブリッジ形インバー
タ回路の動作について説明する。
Next, the operation of the above half bridge type inverter circuit will be described.

【0016】(動作モード1)この動作モード1は第3
のスイッチング素子T3 がオンの場合である。すなわ
ち、第3のスイッチング素子T3 がオンになると、直流
電源1の一端11→チョークコイルLの第2巻線L2
第3のスイッチング素子T3 →直流電源1の他端12な
る経路で電流が流れて前記チョークコイルLにエネルギ
ーが蓄積される。
(Operation Mode 1) This operation mode 1 is the third
This is the case when the switching element T 3 of is on. That is, when the third switching element T 3 is turned on, the one end 11 of the DC power supply 1 → the second winding L 2 of the choke coil L →
A current flows through the path of the third switching element T 3 → the other end 12 of the DC power supply 1 to accumulate energy in the choke coil L.

【0017】(動作モード2)この動作モード2は第3
のスイッチング素子T3 がオフの場合である。すなわ
ち、第3のスイッチング素子T3 がオフになると、動作
モード1でチョークコイルLに蓄積されていたエネルギ
ーが放出されるが、第1のコンデンサC1 に印加される
電圧VC1と第2のコンデンサC2 に印加される電圧VC2
の大小関係によって放出される経路が異なる。
(Operation mode 2) This operation mode 2 is the third
This is the case when the switching element T 3 of is off. That is, when the third switching element T 3 is turned off, the energy stored in the choke coil L in the operation mode 1 is released, but the voltage V C1 applied to the first capacitor C 1 and the second Voltage V C2 applied to capacitor C 2
The route of release is different depending on the magnitude relationship.

【0018】すなわち、チョークコイルLの第1巻線L
1 の巻数=チョークコイルLの第2巻線L2 の巻数とす
れば、VC1>VC2の場合はチョークコイルLの第1巻線
1と第1のダイオードD1 との接続点の電位は第2の
コンデンサC2 の他端の電位(第1のダイオードD1
アノード側の電位)より低くなって第1のダイオードD
1 が順バイアスされるから、チョークコイルLの第1巻
線L1 →第2のコンデンサC2 →第1のダイオードD1
→チョークコイルLの第1巻線L1 なる経路で電流が流
れてチョークコイルLのエネルギーが第2のコンデンサ
2 に移される。この時、チョークコイルLの第2巻線
2 と第2のダイオードD2 との接続点の電位は第1の
コンデンサC1 の一端の電位より低くなって第2のダイ
オードD2 が逆バイアスされるから、チョークコイルL
の第2巻線L2 →第2のダイオードD2 →第1のコンデ
ンサC1 →チョークコイルLの第2巻線L2 なる経路に
は電流は流れない。
That is, the first winding L of the choke coil L
If the number of turns of 1 = the number of turns of the second winding L 2 of the choke coil L, then in the case of V C1 > V C2 , the connection point between the first winding L 1 of the choke coil L and the first diode D 1 The potential becomes lower than the potential at the other end of the second capacitor C 2 (potential on the anode side of the first diode D 1 ) and becomes the first diode D 1.
Since 1 is forward biased, the first winding L 1 of the choke coil L → the second capacitor C 2 → the first diode D 1
→ A current flows in the path of the first winding L 1 of the choke coil L, and the energy of the choke coil L is transferred to the second capacitor C 2 . At this time, the potential at the connection point between the second winding L 2 of the choke coil L and the second diode D 2 becomes lower than the potential at one end of the first capacitor C 1 and the second diode D 2 is reverse biased. Choke coil L
No current flows in the path of the second winding L 2 → the second diode D 2 → the first capacitor C 1 → the second winding L 2 of the choke coil L.

【0019】同様に、VC1<VC2の場合はチョークコイ
ルLの第2巻線L2 と第2のダイオードD2 との接続点
の電位は第1のコンデンサC1 の一端の電位(第2のダ
イオードD2 のカソード側の電位)より高くなって第2
のダイオードD2 が順バイアスされるから、チョークコ
イルLの第2巻線L2 →第2のダイオードD2 →第1の
コンデンサC1 →チョークコイルLの第2巻線L2 なる
経路で電流が流れてチョークコイルLのエネルギーが第
1のコンデンサC1 に移される。この時、チョークコイ
ルLの第1巻線L1 と第1のダイオードD1 との接続点
の電位は第2のコンデンサC2 の他端の電位より高くな
って第1のダイオードD1 が逆バイアスされるから、チ
ョークコイルLの第1巻線L1 →第2のコンデンサC2
→第1のダイオードD1 →チョークコイルLの第1巻線
1 なる経路には電流は流れない。
Similarly, when V C1 <V C2 , the potential at the connection point between the second winding L 2 of the choke coil L and the second diode D 2 is the potential at one end of the first capacitor C 1 (the first Second diode D 2 (cathode side potential) of the second
Since the diode D 2 is forward biased, the second winding of the choke coil L L 2 → second diode D 2 → first capacitor C 1 → second winding L 2 consisting path current of the choke coil L Flows and the energy of the choke coil L is transferred to the first capacitor C 1 . At this time, the potential at the connection point between the first winding L 1 of the choke coil L and the first diode D 1 is higher than the potential at the other end of the second capacitor C 2 , and the first diode D 1 is reversed. Since it is biased, the first winding L 1 of the choke coil L → the second capacitor C 2
→ First diode D 1 → No current flows in the path of the first winding L 1 of the choke coil L.

【0020】上記した各動作モードによれば、VC1>V
C2の場合はチョークコイルLのエネルギーが第2のコン
デンサC2 に移されるから、第2のコンデンサC2 の電
圧VC2が上昇して第2のコンデンサC2 に印加される電
圧VC2と第1のコンデンサC1 に印加される電圧VC1
をバランスさせることができ、VC1<VC2の場合はチョ
ークコイルLのエネルギーが第1のコンデンサC1 に移
されるから、第1のコンデンサC1 の電圧VC1が上昇し
て第1のコンデンサC1 に印加される電圧VC1と第2の
コンデンサC2 に印加される電圧VC2とをバランスさせ
ることができる。
According to the above operation modes, V C1 > V
Since in the case of C2 energy of the choke coil L is transferred to the second capacitor C 2, the voltage V C2 of the second voltage V C2 of the capacitor C 2 is applied to the second capacitor C 2 rises first it is possible to balance the voltage V C1 applied to the first capacitor C 1, in the case of V C1 <V C2 because energy of the choke coil L is transferred to the first capacitor C 1, the first capacitor C 1 voltage V C1 can be balanced with the voltage V C2 applied to the first voltage V C1 applied to the capacitor C 1 to the second capacitor C 2 rises.

【0021】図2は本発明の第2の実施の形態に係るハ
ーフブリッジ形インバータ回路の回路図である。
FIG. 2 is a circuit diagram of a half-bridge type inverter circuit according to the second embodiment of the present invention.

【0022】図2に示した実施の形態の特徴は、図1に
示した実施の形態がチョークコイルLの第1巻線L1
巻数=チョークコイルLの第2巻線L2 の巻数であった
のに対し、チョークコイルLの第1巻線L1 と第2巻線
2 との接続点を第1のセンタータップとし、チョーク
コイルLの第2巻線L2 に第2のタップを設け、この第
2のタップに第3のスイッチング素子T3 を接続したも
のである。
The feature of the embodiment shown in FIG. 2 is that the embodiment shown in FIG. 1 has the number of turns of the first winding L 1 of the choke coil L = the number of turns of the second winding L 2 of the choke coil L. On the other hand, the connection point between the first winding L 1 and the second winding L 2 of the choke coil L is the first center tap, and the second winding L 2 of the choke coil L is the second tap. Is provided, and the third switching element T 3 is connected to this second tap.

【0023】上記した第2の実施の形態によれば、第3
のスイッチング素子T3 がオンすると、チョークコイル
Lにエネルギーが蓄積され、第3のスイッチング素子T
3 がオフすると、チョークコイルLのエネルギーが電圧
の低い方のコンデンサに移されるので、第1のコンデン
サの電圧VC1と第2のコンデンサの電圧VC2をバランス
させることができる。
According to the above-described second embodiment, the third
When the switching element T 3 of the third switching element T 3 is turned on, energy is accumulated in the choke coil L and the third switching element T 3
When 3 is turned off, the energy of the choke coil L is transferred to the lower voltage capacitor, so that the voltage V C1 of the first capacitor and the voltage V C2 of the second capacitor can be balanced.

【0024】さらに、上記した各実施の形態に対し、直
流電源の一端と他端とを逆にした図3、図4のような構
成にすることもできる。
Further, in addition to the above-described respective embodiments, one end and the other end of the DC power supply may be reversed to have a configuration as shown in FIGS.

【0025】[0025]

【発明の効果】上記した如く、本発明は、ハーフブリッ
ジ形インバータ回路において、負荷5が不平衡成分を有
していて第1のコンデンサと第2のコンデンサに印加さ
れる電圧のアンバランスが大きくなることが考えられる
場合や入力電圧が高くて第1のコンデンサと第2のコン
デンサに印加される電圧が大きい場合であっても、変換
効率を低下させずに第1のコンデンサと第2のコンデン
サに印加される電圧をバランスさせることができるの
で、ハーフブリッジ形インバータ回路の用途の拡大に寄
与するところが大である。
As described above, according to the present invention, in the half-bridge type inverter circuit, the load 5 has an unbalanced component and the voltage imbalance applied to the first capacitor and the second capacitor is large. Even if the input voltage is high and the voltage applied to the first capacitor and the second capacitor is high, the first capacitor and the second capacitor are not deteriorated in conversion efficiency. Since the voltage applied to the circuit can be balanced, it largely contributes to the expansion of applications of the half-bridge type inverter circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るハーフブリッ
ジ形インバータ回路の回路図である。
FIG. 1 is a circuit diagram of a half-bridge type inverter circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態に係るハーフブリッ
ジ形インバータ回路の回路図である。
FIG. 2 is a circuit diagram of a half-bridge type inverter circuit according to a second embodiment of the present invention.

【図3】図1の実施の形態に係るハーフブリッジ形イン
バータ回路の変形例の回路図である。
FIG. 3 is a circuit diagram of a modified example of the half-bridge type inverter circuit according to the embodiment of FIG.

【図4】図2の実施の形態に係るハーフブリッジ形イン
バータ回路の変形例の回路図である。
FIG. 4 is a circuit diagram of a modified example of the half-bridge type inverter circuit according to the embodiment of FIG.

【図5】従来のハーフブリッジ形インバータ回路の回路
図である。
FIG. 5 is a circuit diagram of a conventional half-bridge type inverter circuit.

【符号の説明】[Explanation of symbols]

1 直流電源 2 コンデンサ 3 インバータ回路 4 フィルタ回路 5 負荷 1 DC power supply 2 capacitors 3 inverter circuit 4 Filter circuit 5 load

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電源と、第1のコンデンサの他端を
第2のコンデンサの一端に接続した直列接続回路と、第
1のスイッチング素子の他端を第2のスイッチング素子
の一端に接続した直列接続回路とを備えたハーフブリッ
ジ形インバータ回路であって、前記第1のコンデンサと
第2のコンデンサとの直列接続点にセンタータップが接
続されたチョークコイルを有し、このチョークコイルの
第1巻線が第1のダイオードを介して前記第2のコンデ
ンサの他端に接続されるとともに第2巻線が第2のダイ
オードを介して前記第1のコンデンサの一端に接続さ
れ、前記直流電源の一端が前記チョークコイルのセンタ
ータップに接続され、前記チョークコイルの第2巻線と
第2のダイオードとの接続点と前記直流電源の他端との
間に第3のスイッチング素子が接続され、前記第1のコ
ンデンサに印加される電圧と前記第2のコンデンサに印
加される電圧との和電圧を一定にするとともに前記直流
電源からの入力電流に含まれる交流電源からのリップル
を小さくするようなPWM制御信号を作成し、このPW
M制御信号によって前記第3のスイッチング素子を制御
することを特徴とするハーフブリッジ形インバータ回
路。
1. A DC power supply, a series connection circuit in which the other end of the first capacitor is connected to one end of a second capacitor, and the other end of the first switching element is connected to one end of the second switching element. A half-bridge inverter circuit including a series connection circuit, comprising a choke coil having a center tap connected to a series connection point of the first capacitor and the second capacitor, and a first choke coil of the choke coil. A winding is connected to the other end of the second capacitor via a first diode, and a second winding is connected to one end of the first capacitor via a second diode. One end is connected to the center tap of the choke coil, and a third switching element is provided between a connection point between the second winding of the choke coil and the second diode and the other end of the DC power supply. Is connected to the first element.
The voltage applied to the capacitor and the second capacitor
The sum of the applied voltage and the direct current
Ripple from AC power supply included in input current from power supply
Create a PWM control signal to reduce the
Control the third switching element by the M control signal
A half-bridge type inverter circuit characterized in that
【請求項2】 直流電源と、第1のコンデンサの他端を
第2のコンデンサの一端に接続した直列接続回路と、第
1のスイッチング素子の他端を第2のスイッチング素子
の一端に接続した直列接続回路とを備えたハーフブリッ
ジ形インバータ回路であって、前記第1のコンデンサと
第2のコンデンサとの直列接続点に第1のセンタータッ
プが接続されたチョークコイルを有し、このチョークコ
イルの第1巻線が第1のダイオードを介して前記第2の
コンデンサの他端に接続されるとともに第2巻線が第2
のダイオードを介して前記第1のコンデンサの一端に接
続され、前記直流電源の一端が前記チョークコイルの第
1のセンタータップに接続されるとともに、前記チョー
クコイルの第2巻線に第2のタップを設け、この第2の
タップと前記直流電源の他端との間に第3のスイッチン
グ素子が接続され、前記第1のコンデンサに印加される
電圧と前記第2のコンデンサに印加される電圧との和電
圧を一定にするとともに前記直流電源からの入力電流に
含まれる交流電源からのリップルを小さくするようなP
WM制御信号を作成し、このPWM制御信号によって前
記第3のスイッチング素子を制御することを特徴とする
ハーフブリッジ形インバータ回路。
2. A DC power supply, a series connection circuit in which the other end of the first capacitor is connected to one end of a second capacitor, and the other end of the first switching element is connected to one end of the second switching element. A half-bridge inverter circuit including a series connection circuit, comprising a choke coil having a first center tap connected to a series connection point of the first capacitor and the second capacitor. Has a first winding connected to the other end of the second capacitor through a first diode and a second winding connected to a second winding.
Is connected to one end of the first capacitor via the diode, one end of the DC power supply is connected to the first center tap of the choke coil, and the second tap is connected to the second winding of the choke coil. Is provided, and a third switching element is connected between the second tap and the other end of the DC power supply, and is applied to the first capacitor.
Sum of voltage and voltage applied to the second capacitor
While keeping the pressure constant, the input current from the DC power supply
P to reduce the ripple from the included AC power supply
Create a WM control signal and use this PWM control signal to
A half-bridge type inverter circuit characterized by controlling a third switching element .
JP18068198A 1998-06-26 1998-06-26 Half-bridge type inverter circuit Expired - Lifetime JP3518344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18068198A JP3518344B2 (en) 1998-06-26 1998-06-26 Half-bridge type inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18068198A JP3518344B2 (en) 1998-06-26 1998-06-26 Half-bridge type inverter circuit

Publications (2)

Publication Number Publication Date
JP2000014171A JP2000014171A (en) 2000-01-14
JP3518344B2 true JP3518344B2 (en) 2004-04-12

Family

ID=16087452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18068198A Expired - Lifetime JP3518344B2 (en) 1998-06-26 1998-06-26 Half-bridge type inverter circuit

Country Status (1)

Country Link
JP (1) JP3518344B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611302A (en) * 2012-03-06 2012-07-25 浙江大学 Buck-Boost voltage-regulating type voltage balance converter

Also Published As

Publication number Publication date
JP2000014171A (en) 2000-01-14

Similar Documents

Publication Publication Date Title
US6034489A (en) Electronic ballast circuit
US6310785B1 (en) Zero voltage switching DC-DC converter
US8107263B2 (en) Series resonant converter
EP2096746B1 (en) Device and method for extending the input voltage range of a DC/DC converter
JP5125607B2 (en) Power converter
US4736284A (en) Switching power supply circuit including forward converter
US7184287B2 (en) Rectifier clamping circuit with reverse energy recovery
US7206209B2 (en) Switching power supply apparatus with error amplification control
JP2006311689A (en) Dc-dc converter
US7688044B2 (en) Device for transforming and stabilizing a primary AC voltage for supplying an electric load
JP2002315331A (en) Power supply device with DC / DC converter
JP3518344B2 (en) Half-bridge type inverter circuit
KR102616556B1 (en) direct current pulse power supply
JP2735918B2 (en) Positive and negative output power supply
JP4096696B2 (en) Rectifier
JP2001069767A (en) Three-phase half-bridge type inverter circuit
JP2001069768A (en) Half-bridge type inverter circuit
JP3525148B2 (en) converter
JP2001069769A (en) Single-phase full-bridge inverter circuit
JPH08130869A (en) DC-DC converter
JP3175756B2 (en) High power factor converter
JP2000184702A (en) Power supply
JP4641343B2 (en) Inverter ballast
JPH03273865A (en) Switching regulator
JPS5923186B2 (en) switching power supply circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

EXPY Cancellation because of completion of term