JP3519977B2 - 抵抗膜感圧式デジタイザ回路定数推定方法 - Google Patents
抵抗膜感圧式デジタイザ回路定数推定方法Info
- Publication number
- JP3519977B2 JP3519977B2 JP06871599A JP6871599A JP3519977B2 JP 3519977 B2 JP3519977 B2 JP 3519977B2 JP 06871599 A JP06871599 A JP 06871599A JP 6871599 A JP6871599 A JP 6871599A JP 3519977 B2 JP3519977 B2 JP 3519977B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- circuit
- sensitive digitizer
- film pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 3
- 239000012528 membrane Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Description
【０００１】
【発明の属する技術分野】本発明は、抵抗膜感圧式デジ
タイザの評価方法に関し、特に抵抗膜感圧式デジタイザ
の回路定数を推定する方法に関する。
タイザの評価方法に関し、特に抵抗膜感圧式デジタイザ
の回路定数を推定する方法に関する。
【０００２】
【従来の技術】図１に示す様に、抵抗膜感圧式デジタイ
ザ１００は、ガラスやフィルムにより形成されるベース
１０１と、ベース１０１の上層に設けられる導電膜１０
２と、導電膜１０２の上層に設けられる絶縁膜１０３
と、絶縁膜１０３の上層に設けられる座標検出に係わる
主抵抗膜１０４と、主抵抗膜１０４の両端に配した電極
１０５、１０６とを積層形成して構成する場合があり、
この構成は電気的特性や光学的特性（透光性）に優れて
いる。
ザ１００は、ガラスやフィルムにより形成されるベース
１０１と、ベース１０１の上層に設けられる導電膜１０
２と、導電膜１０２の上層に設けられる絶縁膜１０３
と、絶縁膜１０３の上層に設けられる座標検出に係わる
主抵抗膜１０４と、主抵抗膜１０４の両端に配した電極
１０５、１０６とを積層形成して構成する場合があり、
この構成は電気的特性や光学的特性（透光性）に優れて
いる。
【０００３】一般に抵抗膜感圧式デジタイザの特性を表
す指標としては、抵抗膜のリニアリティや電極間抵抗
値、抵抗膜間絶縁抵抗値、抵抗膜間容量値等がある。現
在市販されている抵抗膜感圧式デジタイザは、ペン荷重
を長い時間かけ、測定値が十分安定したところを検出す
る所謂静的な特性の測定方法を用いて動作確認を行い、
その測定結果を公表している。従って、デジタイザを用
いたシステム設計を行う場合、前記静的特性の測定方法
で測定した公表値を参考にし乍ら設計を行っている。
す指標としては、抵抗膜のリニアリティや電極間抵抗
値、抵抗膜間絶縁抵抗値、抵抗膜間容量値等がある。現
在市販されている抵抗膜感圧式デジタイザは、ペン荷重
を長い時間かけ、測定値が十分安定したところを検出す
る所謂静的な特性の測定方法を用いて動作確認を行い、
その測定結果を公表している。従って、デジタイザを用
いたシステム設計を行う場合、前記静的特性の測定方法
で測定した公表値を参考にし乍ら設計を行っている。
【０００４】デジタイザのサンプリング速度等、高速動
作を必要としないシステム設計を行った場合には前述静
的特性の測定方法のみで動作確認されたデジタイザを使
用しても十分対応できるが、デジタイザのサンプリング
速度や動作速度を速くする必要がある場合には、２層構
造のデジタイザ１００では、第１の抵抗膜である主抵抗
膜１０４と第２の抵抗膜である導電膜１０２と間のコン
デンサ成分が影響し、デジタイザを高速で動作させた場
合に、入力に対する出力の応答性が遅く正確な座標値が
得られないものが存在する。
作を必要としないシステム設計を行った場合には前述静
的特性の測定方法のみで動作確認されたデジタイザを使
用しても十分対応できるが、デジタイザのサンプリング
速度や動作速度を速くする必要がある場合には、２層構
造のデジタイザ１００では、第１の抵抗膜である主抵抗
膜１０４と第２の抵抗膜である導電膜１０２と間のコン
デンサ成分が影響し、デジタイザを高速で動作させた場
合に、入力に対する出力の応答性が遅く正確な座標値が
得られないものが存在する。
【０００５】従って、デジタイザを用いたシステム設計
を行う場合には、当該デジタイザが高速動作にも対応で
きるデジタイザか否かを知る必要がある。よって、ペン
荷重を一瞬しか与えない場合等、高速動作した時の応答
速度等を検出する、所謂動的な特性を表す指標が必要と
なる。
を行う場合には、当該デジタイザが高速動作にも対応で
きるデジタイザか否かを知る必要がある。よって、ペン
荷重を一瞬しか与えない場合等、高速動作した時の応答
速度等を検出する、所謂動的な特性を表す指標が必要と
なる。
【０００６】
【発明が解決しようとする課題】本発明は、２層構造の
抵抗膜感圧式デジタイザの動的な特性を表す指標を求め
る方法を提供することを目的とする。
抵抗膜感圧式デジタイザの動的な特性を表す指標を求め
る方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明では、請求項１
は、主抵抗膜の下に絶縁膜を介して第２抵抗膜を有する
２層構造抵抗膜感圧式デジタイザの回路定数推定方法に
於いて、前記主抵抗膜の両端に配設される２電極間を２
端子回路素子とみなし、前記第２抵抗膜に相当する抵抗
素子と、前記主抵抗膜と前記第２抵抗膜との膜間容量に
相当するコンデンサ素子とを直列接続し、これと並列
に、前記主抵抗膜に相当する抵抗素子を並列接続した前
記２層構造抵抗膜感圧式デジタイザの等価回路を構成
し、該等価回路に基づき２層構造抵抗膜感圧式デジタイ
ザの回路定数を推定することを特徴とする。
は、主抵抗膜の下に絶縁膜を介して第２抵抗膜を有する
２層構造抵抗膜感圧式デジタイザの回路定数推定方法に
於いて、前記主抵抗膜の両端に配設される２電極間を２
端子回路素子とみなし、前記第２抵抗膜に相当する抵抗
素子と、前記主抵抗膜と前記第２抵抗膜との膜間容量に
相当するコンデンサ素子とを直列接続し、これと並列
に、前記主抵抗膜に相当する抵抗素子を並列接続した前
記２層構造抵抗膜感圧式デジタイザの等価回路を構成
し、該等価回路に基づき２層構造抵抗膜感圧式デジタイ
ザの回路定数を推定することを特徴とする。
【０００８】請求項２は、請求項１に於いて、前記電極
にステップ入力を行い、出力されるステップ応答を測定
した値と、計算によるステップ応答の値とを比較し、前
記等価回路の膜間容量値及び第２抵抗膜の抵抗値を推定
することを特徴とする。
にステップ入力を行い、出力されるステップ応答を測定
した値と、計算によるステップ応答の値とを比較し、前
記等価回路の膜間容量値及び第２抵抗膜の抵抗値を推定
することを特徴とする。
【０００９】請求項３は、請求項１に於いて、前記被測
定用２層構造抵抗膜感圧式デジタイザと基準となる前記
等価回路とを対向させてホイートストンブリッジを構成
し、前記等価回路の回路定数を調節することにより、均
衡点を検出し、前記等価回路の膜間容量値及び第２抵抗
膜の抵抗値を推定することを特徴とする。
定用２層構造抵抗膜感圧式デジタイザと基準となる前記
等価回路とを対向させてホイートストンブリッジを構成
し、前記等価回路の回路定数を調節することにより、均
衡点を検出し、前記等価回路の膜間容量値及び第２抵抗
膜の抵抗値を推定することを特徴とする。
【００１０】
【００１１】
【発明の実施の形態】図２は、図１に示す２層構造の抵
抗膜感圧式デジタイザの電極１０５及び１０６間を２端
子回路素子とみなし、等価回路で示したものである。
抗膜感圧式デジタイザの電極１０５及び１０６間を２端
子回路素子とみなし、等価回路で示したものである。
【００１２】図２に於いて、２０４は、図１の第１の抵
抗膜である主抵抗膜１０４に相当する主抵抗Ｒ１を表
し、２０２は、図１の第２の抵抗膜である導電膜１０２
に相当する第２抵抗Ｒ２を表し、２０５及び２０６は、
図１の主抵抗膜１０４の両端に配した電極１０５、１０
６に相当する。抵抗が主抵抗膜１０４（主抵抗Ｒ１（２
０４））のみのときは純抵抗として扱って差し支えない
が、２層構造の場合は、膜間容量を通して、導電膜１０
２（第２の抵抗Ｒ２（２０２））に交流電流が流れる経
路ができると推測されるので、主抵抗膜１０４（主抵抗
Ｒ１（２０４））と導電膜１０２（第２の抵抗Ｒ２（２
０２））との間にはコンデンサＣ１（２１１）及びＣ２
（２１２）が発生する。尚、２層構造の抵抗膜感圧式デ
ジタイザを厳密に表現する場合、限りなく小容量のコン
デンサを無数に並べ、抵抗膜も限りなく小さな抵抗素子
を無数に並べる分布定数回路とする必要があるが、デジ
タイザとして通常の電極操作を行う場合には、図１の簡
単な集中回路定数で構成された等価回路で精度よく表す
ことができる。
抗膜である主抵抗膜１０４に相当する主抵抗Ｒ１を表
し、２０２は、図１の第２の抵抗膜である導電膜１０２
に相当する第２抵抗Ｒ２を表し、２０５及び２０６は、
図１の主抵抗膜１０４の両端に配した電極１０５、１０
６に相当する。抵抗が主抵抗膜１０４（主抵抗Ｒ１（２
０４））のみのときは純抵抗として扱って差し支えない
が、２層構造の場合は、膜間容量を通して、導電膜１０
２（第２の抵抗Ｒ２（２０２））に交流電流が流れる経
路ができると推測されるので、主抵抗膜１０４（主抵抗
Ｒ１（２０４））と導電膜１０２（第２の抵抗Ｒ２（２
０２））との間にはコンデンサＣ１（２１１）及びＣ２
（２１２）が発生する。尚、２層構造の抵抗膜感圧式デ
ジタイザを厳密に表現する場合、限りなく小容量のコン
デンサを無数に並べ、抵抗膜も限りなく小さな抵抗素子
を無数に並べる分布定数回路とする必要があるが、デジ
タイザとして通常の電極操作を行う場合には、図１の簡
単な集中回路定数で構成された等価回路で精度よく表す
ことができる。
【００１３】この様なデジタイザを使用して座標検出を
行う場合には、電極２０５及び電極２０６に電位差が印
加され、電極２０５及び２０６間に電位差を印加した状
態と、無印加の状態とを交互に繰り返す。
行う場合には、電極２０５及び電極２０６に電位差が印
加され、電極２０５及び２０６間に電位差を印加した状
態と、無印加の状態とを交互に繰り返す。
【００１４】次に、２層構造の抵抗膜感圧式デジタイザ
がどの程度の集中回路定数に相当するかを推定する方法
について説明する。
がどの程度の集中回路定数に相当するかを推定する方法
について説明する。
【００１５】まず、第１の方法としては、２層構造の抵
抗膜感圧式デジタイザのステップ応答を観測し、論理的
に計算した値と比較することで回路定数を推定する方法
である。
抗膜感圧式デジタイザのステップ応答を観測し、論理的
に計算した値と比較することで回路定数を推定する方法
である。
【００１６】ステップ応答は図３に示す様に、２層構造
の抵抗膜感圧式デジタイザ１００の一方の電極１０５に
抵抗ｒ（３０３）を直列に接続し、入力端子３０１から
ステップ入力を印加し、他方の電極１０６はグランドレ
ベル電位（０Ｖ）を印加する。ステップ応答を観測する
場合は、端子３０２からの出力をステップ応答として観
測する、尚、抵抗ｒ（３０３）は、通常１ＫΩ程度が適
当である。
の抵抗膜感圧式デジタイザ１００の一方の電極１０５に
抵抗ｒ（３０３）を直列に接続し、入力端子３０１から
ステップ入力を印加し、他方の電極１０６はグランドレ
ベル電位（０Ｖ）を印加する。ステップ応答を観測する
場合は、端子３０２からの出力をステップ応答として観
測する、尚、抵抗ｒ（３０３）は、通常１ＫΩ程度が適
当である。
【００１７】一方、図２に示す回路に於けるステップ応
答を計算すると、
答を計算すると、
【００１８】
【数１】
となる。
【００１９】よって、図３により観測したステップ応答
と、前記（１）式の計算により求められるステップ応答
の結果とを比較すれば、図２に於ける、第２の抵抗Ｒ２
（２０２）及びコンデンサＣ（２１１、２１２）の近似
値を推定することができる。
と、前記（１）式の計算により求められるステップ応答
の結果とを比較すれば、図２に於ける、第２の抵抗Ｒ２
（２０２）及びコンデンサＣ（２１１、２１２）の近似
値を推定することができる。
【００２０】第２の方法としては、２層構造の抵抗膜感
圧式デジタイザと等価回路を対向させてホイートストン
ブリッジ構成することにより回路定数を推定する方法で
ある。
圧式デジタイザと等価回路を対向させてホイートストン
ブリッジ構成することにより回路定数を推定する方法で
ある。
【００２１】図４にホイートストンブリッジ構成の一例
を示す。
を示す。
【００２２】測定試料である２層構造の抵抗膜感圧式デ
ジタイザ１００の一方の電極１０６は端子４０９に接続
され、他方の電極１０５は抵抗４０８の端子Ａと接続さ
れている。４０５は抵抗膜感圧式デジタイザ１００の等
価回路であり、主抵抗４０１、第２抵抗膜４０２、主抵
抗４０１と第２抵抗膜（Ｒ４）４０２との膜間容量（コ
ンデンサＣ４）４０３から成り、一端が端子４０９に接
続され、他方の一端が抵抗４０８の端子Ｂと接続されて
いる。
ジタイザ１００の一方の電極１０６は端子４０９に接続
され、他方の電極１０５は抵抗４０８の端子Ａと接続さ
れている。４０５は抵抗膜感圧式デジタイザ１００の等
価回路であり、主抵抗４０１、第２抵抗膜４０２、主抵
抗４０１と第２抵抗膜（Ｒ４）４０２との膜間容量（コ
ンデンサＣ４）４０３から成り、一端が端子４０９に接
続され、他方の一端が抵抗４０８の端子Ｂと接続されて
いる。
【００２３】
【数２】
尚、膜間容量は、簡略化のため同じものであるとみなし
１つにまとめている。４０６乃至４０８は、ホイートス
トンブリッジを構成するための抵抗群であり、約１ＫΩ
程度の抵抗により形成されている。尚、抵抗４０６及び
４０７は端子４１０に接続されている。
１つにまとめている。４０６乃至４０８は、ホイートス
トンブリッジを構成するための抵抗群であり、約１ＫΩ
程度の抵抗により形成されている。尚、抵抗４０６及び
４０７は端子４１０に接続されている。
【００２４】端子４０９にはグランドレベル電位（０
Ｖ）を印加し、端子４１０には、交流波形或いはステッ
プ状波形（連続矩形波）を印加する。この状態で、コン
デンサＣ４（４０３）及び第２抵抗膜Ｒ４（４０２）の
値を調整し、抵抗４０８の両端（Ａ−Ｂ間）の電位差が
０となる値を検出することにより、２層構造の抵抗膜感
圧式デジタイザ１００の第２の抵抗Ｒ２（２０２）及び
コンデンサＣ（２１１、２１２）の近似値を推定するこ
とができる。
Ｖ）を印加し、端子４１０には、交流波形或いはステッ
プ状波形（連続矩形波）を印加する。この状態で、コン
デンサＣ４（４０３）及び第２抵抗膜Ｒ４（４０２）の
値を調整し、抵抗４０８の両端（Ａ−Ｂ間）の電位差が
０となる値を検出することにより、２層構造の抵抗膜感
圧式デジタイザ１００の第２の抵抗Ｒ２（２０２）及び
コンデンサＣ（２１１、２１２）の近似値を推定するこ
とができる。
【００２５】
【発明の効果】本発明を用いると、２層構造の抵抗膜感
圧式デジタイザの動的な特性を検出することができる。
圧式デジタイザの動的な特性を検出することができる。
【００２６】また、抵抗膜感圧式デジタイザとしての使
用状態を想定した場合、簡単な集中定数等価で表現で
き、回路シミュレーション等への応用に有効である。
用状態を想定した場合、簡単な集中定数等価で表現で
き、回路シミュレーション等への応用に有効である。
【００２７】また、２層構造の抵抗膜感圧式デジタイザ
の動的特性を２つのパラメータにより表現可能となり、
２層構造の抵抗膜感圧式デジタイザ製造時の品質管理が
簡単になる。
の動的特性を２つのパラメータにより表現可能となり、
２層構造の抵抗膜感圧式デジタイザ製造時の品質管理が
簡単になる。
【図１】２層構造の抵抗膜感圧式デジタイザの構造の一
実施の形態を示す模式図である。
実施の形態を示す模式図である。
【図２】２層構造の抵抗膜感圧式デジタイザの等価回路
の構成の一実施の形態を示す模式図である。
の構成の一実施の形態を示す模式図である。
【図３】本発明の第１の定数推定方法の回路の一実施の
形態を示す模式図である。
形態を示す模式図である。
【図４】本発明の第２の定数推定方法の回路の一実施の
形態を示す模式図である。
形態を示す模式図である。
１００ ２層構造の抵抗膜感圧式デジタイザ
１０１ ベース
１０２ 導電膜
１０３ 絶縁膜
１０４ 主抵抗膜
１０５、１０６ 電極
２０２ 第２抵抗Ｒ２
２０４ 主抵抗Ｒ１
２０５、２０６ 電極
２１１ 膜間容量コンデンサＣ１
２１２ 膜間容量コンデンサＣ２
３０３ 抵抗ｒ
４０５ ２層構造の抵抗膜感圧式デジタイザの
等価回路 ４０１ 等価回路の主抵抗 ４０２ 等価回路の第２抵抗Ｒ４ ４０３ 等価回路の膜間容量コンデンサＣ４
等価回路 ４０１ 等価回路の主抵抗 ４０２ 等価回路の第２抵抗Ｒ４ ４０３ 等価回路の膜間容量コンデンサＣ４
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 馬場 隆
大阪府守口市京阪本通２丁目５番５号
三洋電機株式会社内
(56)参考文献 特開 平９−305303（ＪＰ，Ａ)
特開 平９−81301（ＪＰ，Ａ)
特開 平８−255050（ＪＰ，Ａ)
特開 平４−102114（ＪＰ，Ａ)
特開 平６−332605（ＪＰ，Ａ)
特開 平８−328742（ＪＰ，Ａ)
特開 平11−161429（ＪＰ，Ａ)
特開 平４−6478（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 3/03 - 3/037
Claims (3)
- 【請求項１】 主抵抗膜の下に絶縁膜を介して第２抵抗
膜を有する２層構造抵抗膜感圧式デジタイザの回路定数
推定方法に於いて、前記主抵抗膜の両端に配設される２電極間を２端子回路
素子とみなし、前記第２抵抗膜に相当する抵抗素子と、
前記主抵抗膜と前記第２抵抗膜との膜間容量に相当する
コンデンサ素子とを直列接続し、これと並列に、前記主
抵抗膜に相当する抵抗素子を並列接続した前記２層構造
抵抗膜感圧式デジタイザの等価回路を構成し、 該等価回
路に基づき２層構造抵抗膜感圧式デジタイザの回路定数
を推定することを特徴とする抵抗膜感圧式デジタイザ回
路定数推定方法。 - 【請求項２】 請求項１に於いて、前記電極にステップ
入力を行い、出力されるステップ応答を測定した値と、
計算によるステップ応答の値とを比較し、前記等価回路
の膜間容量値及び第２抵抗膜の抵抗値を推定することを
特徴とする抵抗膜感圧式デジタイザ回路定数推定方法。 - 【請求項３】 請求項１に於いて、前記被測定用２層構
造抵抗膜感圧式デジタイザと基準となる前記等価回路と
を対向させてホイートストンブリッジを構成し、前記等
価回路の回路定数を調節することにより、均衡点を検出
し、前記等価回路の膜間容量値及び第２抵抗膜の抵抗値
を推定することを特徴とする抵抗膜感圧式デジタイザ回
路定数推定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06871599A JP3519977B2 (ja) | 1998-09-29 | 1999-03-15 | 抵抗膜感圧式デジタイザ回路定数推定方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27554798 | 1998-09-29 | ||
| JP10-275547 | 1998-09-29 | ||
| JP06871599A JP3519977B2 (ja) | 1998-09-29 | 1999-03-15 | 抵抗膜感圧式デジタイザ回路定数推定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000172420A JP2000172420A (ja) | 2000-06-23 |
| JP3519977B2 true JP3519977B2 (ja) | 2004-04-19 |
Family
ID=26409915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06871599A Expired - Fee Related JP3519977B2 (ja) | 1998-09-29 | 1999-03-15 | 抵抗膜感圧式デジタイザ回路定数推定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3519977B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101649260B1 (ko) | 2008-05-07 | 2016-08-19 | 히다치 막셀 가부시키가이샤 | 비수 2차전지 및 전자기기 |
-
1999
- 1999-03-15 JP JP06871599A patent/JP3519977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000172420A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003028900A (ja) | 非接触電圧測定方法およびその装置 | |
| CN111537561B (zh) | 一种测量界面热阻的方法及系统 | |
| CN1973200B (zh) | 特别是湿度的物理量的检测装置和相关检测方法 | |
| JP4344667B2 (ja) | 非接触電圧測定装置 | |
| JP3402274B2 (ja) | 電子部品のインピーダンス測定装置 | |
| JP3519977B2 (ja) | 抵抗膜感圧式デジタイザ回路定数推定方法 | |
| JP4251961B2 (ja) | 非接触電圧測定装置 | |
| KR20100048060A (ko) | 저항 측정장치 및 측정방법 | |
| EP0922928B1 (en) | Measuring strain or stress with an initially unbalanced bridge | |
| JPH05256894A (ja) | 電力ケーブルの絶縁劣化診断法 | |
| JP3351080B2 (ja) | アナログ・タッチスイッチ | |
| GB2144857A (en) | Piezo resistive transducer | |
| JPH06139004A (ja) | 抵抗膜方式タブレット | |
| US12523554B2 (en) | Resistive and capacitive force sensor and method of operating the same | |
| CN114705921A (zh) | 电容容值测量装置及测量方法 | |
| JP2001035759A (ja) | コンデンサのインピーダンス測定装置 | |
| JP3757226B2 (ja) | 搬送波型３線式ひずみ測定システム | |
| JP4209429B2 (ja) | ひずみ・温度測定方法 | |
| JP3106660B2 (ja) | 湿度検出装置 | |
| CN114063830B (zh) | 一种传感器、触摸检测电路、方法和系统 | |
| JP3999380B2 (ja) | コンクリートレベルセンサ | |
| JP2862761B2 (ja) | 静電容量式アルコール濃度測定装置 | |
| JPS645260B2 (ja) | ||
| JP3419409B2 (ja) | 歪検出装置 | |
| JP3004837B2 (ja) | タブレット入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |