JP3526376B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3526376B2 JP3526376B2 JP21998796A JP21998796A JP3526376B2 JP 3526376 B2 JP3526376 B2 JP 3526376B2 JP 21998796 A JP21998796 A JP 21998796A JP 21998796 A JP21998796 A JP 21998796A JP 3526376 B2 JP3526376 B2 JP 3526376B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- groove
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ダマシンプロセス
又はデュアルダマシンプロセスによる多層配線構造を有
する半導体装置及びその製造方法に関する。
又はデュアルダマシンプロセスによる多層配線構造を有
する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】超大規模集積回路（ＵＬＳＩ）では、通
常、３つ以上のレベルに配線層が形成される多層配線構
造が採用される。
常、３つ以上のレベルに配線層が形成される多層配線構
造が採用される。
【０００３】図２２及び図２３は、従来の配線プロセス
による半導体装置を示している。なお、図２３は、図２
２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。
による半導体装置を示している。なお、図２３は、図２
２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。
【０００４】半導体基板１１上には、フィ−ルド酸化層
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
【０００５】半導体基板１１上には、ＭＯＳトランジス
タを完全に覆うような絶縁層１５が形成されている。絶
縁層１５には、その表面からソ−ス・ドレイン領域１３
まで達するコンタクトホ−ル１６が形成されている。絶
縁層１５上には、複数の配線１７を有する第１レベルの
配線層が形成されている。複数の配線１７の各々は、コ
ンタクトホ−ル１６を経由してＭＯＳトランジスタのソ
−ス・ドレイン領域１３に接続されている。
タを完全に覆うような絶縁層１５が形成されている。絶
縁層１５には、その表面からソ−ス・ドレイン領域１３
まで達するコンタクトホ−ル１６が形成されている。絶
縁層１５上には、複数の配線１７を有する第１レベルの
配線層が形成されている。複数の配線１７の各々は、コ
ンタクトホ−ル１６を経由してＭＯＳトランジスタのソ
−ス・ドレイン領域１３に接続されている。
【０００６】絶縁層１５上には、複数の配線１７を完全
に覆うような絶縁層（interlayer dielectric ）１８が
形成されている。絶縁層１８には、その表面から複数の
配線１７まで達するコンタクトホ−ル１９が形成されて
いる。絶縁層１８上には、複数の配線２０を有する第２
レベルの配線層が形成されている。複数の配線２０の各
々は、コンタクトホ−ル１９を経由して第１レベルの配
線層の配線１７に接続されている。
に覆うような絶縁層（interlayer dielectric ）１８が
形成されている。絶縁層１８には、その表面から複数の
配線１７まで達するコンタクトホ−ル１９が形成されて
いる。絶縁層１８上には、複数の配線２０を有する第２
レベルの配線層が形成されている。複数の配線２０の各
々は、コンタクトホ−ル１９を経由して第１レベルの配
線層の配線１７に接続されている。
【０００７】また、絶縁層１８上には、ボンディングパ
ッド２１が形成されている。絶縁層１８上には、配線層
２０及びボンディングパッド２１を完全に覆うような絶
縁層（passivation dielectric）２２が形成されてい
る。絶縁層２２には、ボンディングパッド２１上に開口
２３が形成されている。
ッド２１が形成されている。絶縁層１８上には、配線層
２０及びボンディングパッド２１を完全に覆うような絶
縁層（passivation dielectric）２２が形成されてい
る。絶縁層２２には、ボンディングパッド２１上に開口
２３が形成されている。
【０００８】従来の配線プロセスによる半導体装置で
は、第１レベルの配線層の複数の配線１７、第２レベル
の配線層の複数の配線２０及びボンディングパッド２１
は、それぞれ写真蝕刻工程（ＰＥＰ）、即ちレジストパ
タ−ンを形成し、このレジストパタ−ンをマスクにして
異方性エッチング（ＲＩＥなど）で金属層をエッチング
する工程により形成される。
は、第１レベルの配線層の複数の配線１７、第２レベル
の配線層の複数の配線２０及びボンディングパッド２１
は、それぞれ写真蝕刻工程（ＰＥＰ）、即ちレジストパ
タ−ンを形成し、このレジストパタ−ンをマスクにして
異方性エッチング（ＲＩＥなど）で金属層をエッチング
する工程により形成される。
【０００９】しかし、ＵＬＳＩでは、同じレベルにおけ
る配線同士の間隔は、非常に狭くなってきている。
る配線同士の間隔は、非常に狭くなってきている。
【００１０】このため、第一に、各配線層の配線１７，
２０を正確にパタ−ニングすることが困難になってきて
いる。その理由は、レジストパタ−ンを形成する露光装
置の解像度が微細な配線パタ−ンに追いつかない状態に
なっているためである。
２０を正確にパタ−ニングすることが困難になってきて
いる。その理由は、レジストパタ−ンを形成する露光装
置の解像度が微細な配線パタ−ンに追いつかない状態に
なっているためである。
【００１１】第二に、同じレベルの配線の間の溝を絶縁
層により満たすことが困難で、その配線の間に空洞が形
成される。その理由は、絶縁層のステップカバレ−ジが
悪いためである。この空洞は、多層配線技術に悪影響を
与えるものである。
層により満たすことが困難で、その配線の間に空洞が形
成される。その理由は、絶縁層のステップカバレ−ジが
悪いためである。この空洞は、多層配線技術に悪影響を
与えるものである。
【００１２】図２４及び図２５は、デュアルダマシンプ
ロセスによる半導体装置を示している。なお、図２５
は、図２４のＸＸＶ−ＸＸＶ線に沿う断面図である。
ロセスによる半導体装置を示している。なお、図２５
は、図２４のＸＸＶ−ＸＸＶ線に沿う断面図である。
【００１３】半導体基板１１上には、フィ−ルド酸化層
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
【００１４】半導体基板１１上には、ＭＯＳトランジス
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
【００１５】絶縁層２４上には、絶縁層２５が形成され
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
【００１６】コンタクトホ−ル１６ａ及び溝１６ｂの内
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
【００１７】また、絶縁層２５と第１レベルの配線層の
表面は、一致し、かつ、平坦になっている。第１レベル
の配線層となる複数の配線の各々は、ＭＯＳトランジス
タのソ−ス・ドレイン領域１３に接続されている。
表面は、一致し、かつ、平坦になっている。第１レベル
の配線層となる複数の配線の各々は、ＭＯＳトランジス
タのソ−ス・ドレイン領域１３に接続されている。
【００１８】絶縁層２５上及び第１レベルの配線層上に
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
【００１９】絶縁層２６上には、絶縁層２７が形成され
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
【００２０】コンタクトホ−ル１９ａ及び溝１９ｂの内
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
【００２１】また、絶縁層２７と第２レベルの配線層の
表面は、一致し、かつ、平坦になっている。第２レベル
の配線層となる複数の配線の各々は、第１レベルの配線
層に接続されている。
表面は、一致し、かつ、平坦になっている。第２レベル
の配線層となる複数の配線の各々は、第１レベルの配線
層に接続されている。
【００２２】第２レベルの配線層を最上層をした場合、
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。
【００２３】絶縁層２７上、第２レベルの配線層上及び
ボンディングパッド２１上には、絶縁層（passivation
dielectric）２２が形成されている。絶縁層２２には、
ボンディングパッド２１上に開口２３が形成されてい
る。
ボンディングパッド２１上には、絶縁層（passivation
dielectric）２２が形成されている。絶縁層２２には、
ボンディングパッド２１上に開口２３が形成されてい
る。
【００２４】このようなデュアルダマシンプロセスによ
る半導体装置では、従来の配線プロセスのような露光時
の配線パタ−ンのぼけの問題や配線間の空洞の問題を解
決することが可能である。
る半導体装置では、従来の配線プロセスのような露光時
の配線パタ−ンのぼけの問題や配線間の空洞の問題を解
決することが可能である。
【００２５】しかし、デュアルダマシンプロセスやダマ
シンプロセスでは、ＣＭＰ（化学的機械的研磨）技術が
用いられる。このＣＭＰ技術を用いてボンディングパッ
ド２１を形成する場合、ボンディングパッド２１の中央
部が過大にエッチングされ、ボンディングパッド２１が
皿状になるいわゆるディッシング（dishing ）が生じ
る。
シンプロセスでは、ＣＭＰ（化学的機械的研磨）技術が
用いられる。このＣＭＰ技術を用いてボンディングパッ
ド２１を形成する場合、ボンディングパッド２１の中央
部が過大にエッチングされ、ボンディングパッド２１が
皿状になるいわゆるディッシング（dishing ）が生じ
る。
【００２６】図２６は、ディッシングが生じる様子を示
したものである。
したものである。
【００２７】即ち、ＣＭＰは、機械的に金属層２１´を
エッチングする他、化学的にも金属層２１´をエッチン
グするものである。従って、深さに比べて十分に大きな
幅（通常、ボンディングパッドの大きさは１００μｍ×
１００μｍ程度である）を有する溝１９ｂに金属（ボン
ディングパッド）２１を残すような場合には、溝１９ｂ
の中央部の金属２１は、主として化学的エッチングによ
り過大にエッチングされる。
エッチングする他、化学的にも金属層２１´をエッチン
グするものである。従って、深さに比べて十分に大きな
幅（通常、ボンディングパッドの大きさは１００μｍ×
１００μｍ程度である）を有する溝１９ｂに金属（ボン
ディングパッド）２１を残すような場合には、溝１９ｂ
の中央部の金属２１は、主として化学的エッチングによ
り過大にエッチングされる。
【００２８】このディッシングは、ワイヤボンディング
時において、ワイヤがボンディングパッド２１に正確に
結合されないボンディング不良を起こすものであり、製
造歩留りの低下の原因となるものである。
時において、ワイヤがボンディングパッド２１に正確に
結合されないボンディング不良を起こすものであり、製
造歩留りの低下の原因となるものである。
【００２９】図２７及び図２８は、ディッシングの問題
を解決するために発明されたデュアルダマシンプロセス
による半導体装置を示している。なお、図２８は、図２
７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図であ
る。
を解決するために発明されたデュアルダマシンプロセス
による半導体装置を示している。なお、図２８は、図２
７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿う断面図であ
る。
【００３０】半導体基板１１上には、フィ−ルド酸化層
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
【００３１】半導体基板１１上には、ＭＯＳトランジス
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
【００３２】絶縁層２４上には、絶縁層２５が形成され
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
【００３３】コンタクトホ−ル１６ａ及び溝１６ｂの内
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
【００３４】また、絶縁層２５と第１レベルの配線層の
表面は、一致し、かつ、平坦になっている。第１レベル
の配線層となる複数の配線の各々は、ＭＯＳトランジス
タのソ−ス・ドレイン領域１３に接続されている。
表面は、一致し、かつ、平坦になっている。第１レベル
の配線層となる複数の配線の各々は、ＭＯＳトランジス
タのソ−ス・ドレイン領域１３に接続されている。
【００３５】絶縁層２５上及び第１レベルの配線層上に
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
【００３６】絶縁層２６上には、絶縁層２７が形成され
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
【００３７】コンタクトホ−ル１９ａ及び溝１９ｂの内
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
【００３８】また、絶縁層２７と第２レベルの配線層の
表面は、一致し、かつ、平坦になっている。第２レベル
の配線層となる複数の配線の各々は、第１レベルの配線
層に接続されている。
表面は、一致し、かつ、平坦になっている。第２レベル
の配線層となる複数の配線の各々は、第１レベルの配線
層に接続されている。
【００３９】第２レベルの配線層を最上層をした場合、
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。
【００４０】但し、ＣＭＰ時におけるディッシングを防
止するため、ボンディングパッド２１は、格子状に形成
されている。即ち、ボンディングパッド２１には、行列
状に配置されるドット状の複数の穴が設けられている。
止するため、ボンディングパッド２１は、格子状に形成
されている。即ち、ボンディングパッド２１には、行列
状に配置されるドット状の複数の穴が設けられている。
【００４１】また、絶縁層２７上及び第２レベルの配線
層上には、絶縁層（passivation dielectric）２２が形
成されている。絶縁層２２には、ボンディングパッド２
１上に開口２３が形成されている。
層上には、絶縁層（passivation dielectric）２２が形
成されている。絶縁層２２には、ボンディングパッド２
１上に開口２３が形成されている。
【００４２】このようなデュアルダマシンプロセスによ
る半導体装置では、ボンディングパッド２１が格子状に
形成されている。従って、ＣＭＰ技術を用いてボンディ
ングパッド２１を形成する場合、ボンディングパッド２
１に、過大にエッチングされる部分が生じることがな
く、ディッシングを有効に防止できる。
る半導体装置では、ボンディングパッド２１が格子状に
形成されている。従って、ＣＭＰ技術を用いてボンディ
ングパッド２１を形成する場合、ボンディングパッド２
１に、過大にエッチングされる部分が生じることがな
く、ディッシングを有効に防止できる。
【００４３】次に、図２７及び図２８の半導体装置の製
造方法について説明する。
造方法について説明する。
【００４４】まず、図２９に示すように、ＬＯＣＯＳ法
により、シリコン基板１１上にフィ−ルド酸化層１２を
形成する。この後、フィ−ルド酸化層１２により取り囲
まれた素子領域に、ソ−ス・ドレイン領域１３及びゲ−
ト電極１４を有するＭＯＳトランジスタを形成する。
により、シリコン基板１１上にフィ−ルド酸化層１２を
形成する。この後、フィ−ルド酸化層１２により取り囲
まれた素子領域に、ソ−ス・ドレイン領域１３及びゲ−
ト電極１４を有するＭＯＳトランジスタを形成する。
【００４５】また、例えば、ＣＶＤ法を用いて、シリコ
ン基板１１上に、ＭＯＳトランジスタを完全に覆うよう
な１μｍ程度の絶縁層（ＢＰＳＧ（borophospho silica
te glass）など）１５を形成する。絶縁層１５の表面
は、ＣＭＰによって平坦化される。
ン基板１１上に、ＭＯＳトランジスタを完全に覆うよう
な１μｍ程度の絶縁層（ＢＰＳＧ（borophospho silica
te glass）など）１５を形成する。絶縁層１５の表面
は、ＣＭＰによって平坦化される。
【００４６】次に、図３０に示すように、例えばＣＶＤ
法により、絶縁層１５上に、エッチングストッパ層２４
及び絶縁層２５が連続して形成される。絶縁層２５は、
例えば、酸化シリコンから構成される。絶縁層２５が酸
化シリコンから構成される場合、エッチングストッパ層
２４は、ＲＩＥ（反応性イオンエッチング）における酸
化シリコンに対するエッチング選択比が大きな材料、例
えば窒化シリコンから構成される。
法により、絶縁層１５上に、エッチングストッパ層２４
及び絶縁層２５が連続して形成される。絶縁層２５は、
例えば、酸化シリコンから構成される。絶縁層２５が酸
化シリコンから構成される場合、エッチングストッパ層
２４は、ＲＩＥ（反応性イオンエッチング）における酸
化シリコンに対するエッチング選択比が大きな材料、例
えば窒化シリコンから構成される。
【００４７】エッチングストッパ層２４の厚さは、５０
ｎｍ程度に設定され、絶縁層２５の厚さは、第１レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
ｎｍ程度に設定され、絶縁層２５の厚さは、第１レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
【００４８】次に、図３１に示すように、絶縁層２５に
複数の溝１６ｂを形成する。この複数の溝１６ｂは、写
真蝕刻工程、即ち絶縁層２５上へのレジストの塗布及び
当該レジストのパタ−ニング及び当該レジストをマスク
にしたＲＩＥによる絶縁層２５のエッチング及びレジス
トの剥離により形成される。エッチングストッパ層２４
は、このＲＩＥにおけるエッチングストッパとしての機
能を果たす。
複数の溝１６ｂを形成する。この複数の溝１６ｂは、写
真蝕刻工程、即ち絶縁層２５上へのレジストの塗布及び
当該レジストのパタ−ニング及び当該レジストをマスク
にしたＲＩＥによる絶縁層２５のエッチング及びレジス
トの剥離により形成される。エッチングストッパ層２４
は、このＲＩＥにおけるエッチングストッパとしての機
能を果たす。
【００４９】なお、複数の溝１６ｂのパタ−ンは、第１
レベルの配線層を構成する配線のパタ−ンと同じとなっ
ている。
レベルの配線層を構成する配線のパタ−ンと同じとなっ
ている。
【００５０】次に、図３２に示すように、絶縁層１５，
２４にコンタクトホ−ル１６ａを形成する。コンタクト
ホ−ル１６ａも、複数の溝１６ｂの形成と同様に、写真
蝕刻工程により形成される。即ち、コンタクトホ−ル１
６ａは、絶縁層２５上及び溝１６ｂ内へのレジストの塗
布及び当該レジストのパタ−ニング及び当該レジストを
マスクにしたＲＩＥによる絶縁層１５，２４のエッチン
グ及びレジストの剥離により形成される。
２４にコンタクトホ−ル１６ａを形成する。コンタクト
ホ−ル１６ａも、複数の溝１６ｂの形成と同様に、写真
蝕刻工程により形成される。即ち、コンタクトホ−ル１
６ａは、絶縁層２５上及び溝１６ｂ内へのレジストの塗
布及び当該レジストのパタ−ニング及び当該レジストを
マスクにしたＲＩＥによる絶縁層１５，２４のエッチン
グ及びレジストの剥離により形成される。
【００５１】次に、図３３に示すように、ＣＶＤ法又は
ＰＶＤ法により、絶縁層２５上、コンタクトホ−ル１６
ａの内面及び溝１６ｂの内面に、バリアメタル１７ａが
形成される。バリアメタル１７ａは、例えば、チタンと
窒化チタンの積層や、窒化チタンシリコンなどから構成
される。
ＰＶＤ法により、絶縁層２５上、コンタクトホ−ル１６
ａの内面及び溝１６ｂの内面に、バリアメタル１７ａが
形成される。バリアメタル１７ａは、例えば、チタンと
窒化チタンの積層や、窒化チタンシリコンなどから構成
される。
【００５２】次に、図３４に示すように、ＣＶＤ法又は
ＰＶＤ法により、バリアメタル１７ａ上に、コンタクト
ホ−ル１６ａ及び溝１６ｂを完全に満たす金属（又は金
属合金）１７´が形成される。金属１７´は、例えば、
アルミニウム、銅又はこれらの合金などから構成され
る。
ＰＶＤ法により、バリアメタル１７ａ上に、コンタクト
ホ−ル１６ａ及び溝１６ｂを完全に満たす金属（又は金
属合金）１７´が形成される。金属１７´は、例えば、
アルミニウム、銅又はこれらの合金などから構成され
る。
【００５３】金属１７´の形成にＰＶＤ法を用いる場合
には、高温ＰＶＤ法や、コンタクトホ−ル１６ａ及び溝
１６ｂを完全に満たすような温度処理を含むＰＶＤ法が
使用される。
には、高温ＰＶＤ法や、コンタクトホ−ル１６ａ及び溝
１６ｂを完全に満たすような温度処理を含むＰＶＤ法が
使用される。
【００５４】次に、図３５に示すように、ＣＭＰ法によ
り、コンタクトホ−ル１６ａ及び溝１６ｂの外部に存在
するバリアメタル１７ａ及び金属１７ｂをエッチング
し、コンタクトホ−ル１６ａ及び溝１６ｂの内部のみに
バリアメタル１７ａ及び金属１７ｂを残存させる。
り、コンタクトホ−ル１６ａ及び溝１６ｂの外部に存在
するバリアメタル１７ａ及び金属１７ｂをエッチング
し、コンタクトホ−ル１６ａ及び溝１６ｂの内部のみに
バリアメタル１７ａ及び金属１７ｂを残存させる。
【００５５】これにより、第１レベルの配線層が形成さ
れると共に、第１レベルの配線層と基板中の拡散層（ソ
−ス・ドレイン領域）を電気的に接続するコンタクトプ
ラグが形成される。
れると共に、第１レベルの配線層と基板中の拡散層（ソ
−ス・ドレイン領域）を電気的に接続するコンタクトプ
ラグが形成される。
【００５６】次に、図３６に示すように、ＣＶＤ法を用
いて、絶縁層２５上及び第１レベルの配線層上に、厚さ
約１μｍの絶縁層（酸化シリコンなど）１８を形成す
る。また、例えばＣＶＤ法により、絶縁層１８上に、エ
ッチングストッパ層２６及び絶縁層２７が連続して形成
される。絶縁層２７は、例えば、酸化シリコンから構成
される。絶縁層２７が酸化シリコンから構成される場
合、エッチングストッパ層２６は、ＲＩＥ（反応性イオ
ンエッチング）における酸化シリコンに対するエッチン
グ選択比が大きな材料、例えば窒化シリコンから構成さ
れる。
いて、絶縁層２５上及び第１レベルの配線層上に、厚さ
約１μｍの絶縁層（酸化シリコンなど）１８を形成す
る。また、例えばＣＶＤ法により、絶縁層１８上に、エ
ッチングストッパ層２６及び絶縁層２７が連続して形成
される。絶縁層２７は、例えば、酸化シリコンから構成
される。絶縁層２７が酸化シリコンから構成される場
合、エッチングストッパ層２６は、ＲＩＥ（反応性イオ
ンエッチング）における酸化シリコンに対するエッチン
グ選択比が大きな材料、例えば窒化シリコンから構成さ
れる。
【００５７】エッチングストッパ層２６の厚さは、５０
ｎｍ程度に設定され、絶縁層２７の厚さは、第２レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
ｎｍ程度に設定され、絶縁層２７の厚さは、第２レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
【００５８】次に、図３７及び図３８に示すように、絶
縁層２５に複数の溝１９ｂ，１９ｂ´を形成する。この
複数の溝１９ｂ，１９ｂ´は、写真蝕刻工程、即ち絶縁
層２７上へのレジストの塗布及び当該レジストのパタ−
ニング及び当該レジストをマスクにしたＲＩＥによる絶
縁層２７のエッチング及びレジストの剥離により形成さ
れる。エッチングストッパ層２６は、このＲＩＥにおけ
るエッチングストッパとしての機能を果たす。
縁層２５に複数の溝１９ｂ，１９ｂ´を形成する。この
複数の溝１９ｂ，１９ｂ´は、写真蝕刻工程、即ち絶縁
層２７上へのレジストの塗布及び当該レジストのパタ−
ニング及び当該レジストをマスクにしたＲＩＥによる絶
縁層２７のエッチング及びレジストの剥離により形成さ
れる。エッチングストッパ層２６は、このＲＩＥにおけ
るエッチングストッパとしての機能を果たす。
【００５９】なお、溝１９ｂのパタ−ンは、第２レベル
の配線層を構成する配線のパタ−ンと同じとなってお
り、溝１９ｂ´のパタ−ンは、ボンディングパッド（格
子状）のパタ−ンと同じとなっている（第２レベルの配
線層が最上層の場合）。
の配線層を構成する配線のパタ−ンと同じとなってお
り、溝１９ｂ´のパタ−ンは、ボンディングパッド（格
子状）のパタ−ンと同じとなっている（第２レベルの配
線層が最上層の場合）。
【００６０】また、絶縁層１８，２６にコンタクトホ−
ル１９ａを形成する。コンタクトホ−ル１９ａも、複数
の溝１９ｂ，１９ｂ´の形成と同様に、写真蝕刻工程に
より形成される。即ち、コンタクトホ−ル１９ａは、絶
縁層２７上及び溝１９ｂ，１９ｂ´内へのレジストの塗
布及び当該レジストのパタ−ニング及び当該レジストを
マスクにしたＲＩＥによる絶縁層１８，２６のエッチン
グ及びレジストの剥離により形成される。
ル１９ａを形成する。コンタクトホ−ル１９ａも、複数
の溝１９ｂ，１９ｂ´の形成と同様に、写真蝕刻工程に
より形成される。即ち、コンタクトホ−ル１９ａは、絶
縁層２７上及び溝１９ｂ，１９ｂ´内へのレジストの塗
布及び当該レジストのパタ−ニング及び当該レジストを
マスクにしたＲＩＥによる絶縁層１８，２６のエッチン
グ及びレジストの剥離により形成される。
【００６１】次に、図３９及び図４０に示すように、Ｃ
ＶＤ法又はＰＶＤ法により、絶縁層２７上、コンタクト
ホ−ル１９ａの内面及び溝１９ｂ，１９ｂ´の内面に、
バリアメタル２０ａが形成される。バリアメタル２０ａ
は、例えば、チタンと窒化チタンの積層や、窒化チタン
シリコンなどから構成される。
ＶＤ法又はＰＶＤ法により、絶縁層２７上、コンタクト
ホ−ル１９ａの内面及び溝１９ｂ，１９ｂ´の内面に、
バリアメタル２０ａが形成される。バリアメタル２０ａ
は、例えば、チタンと窒化チタンの積層や、窒化チタン
シリコンなどから構成される。
【００６２】また、ＣＶＤ法又はＰＶＤ法により、バリ
アメタル２０ａ上に、コンタクトホ−ル１９ａ及び溝１
９ｂ，１９ｂ´を完全に満たす金属（又は金属合金）２
０ｂ，２１が形成される。金属２０ｂ，２１は、例え
ば、アルミニウム、銅又はこれらの合金などから構成さ
れる。
アメタル２０ａ上に、コンタクトホ−ル１９ａ及び溝１
９ｂ，１９ｂ´を完全に満たす金属（又は金属合金）２
０ｂ，２１が形成される。金属２０ｂ，２１は、例え
ば、アルミニウム、銅又はこれらの合金などから構成さ
れる。
【００６３】金属２０ｂ，２１の形成にＰＶＤ法を用い
る場合には、高温ＰＶＤ法や、コンタクトホ−ル１９ａ
及び溝１９ｂ，１９ｂ´を完全に満たすような温度処理
を含むＰＶＤ法が使用される。
る場合には、高温ＰＶＤ法や、コンタクトホ−ル１９ａ
及び溝１９ｂ，１９ｂ´を完全に満たすような温度処理
を含むＰＶＤ法が使用される。
【００６４】この後、ＣＭＰ法により、コンタクトホ−
ル１９ａ及び溝１９ｂ，１９ｂ´の外部に存在するバリ
アメタル２０ａ及び金属２０ｂ，２１をエッチングし、
コンタクトホ−ル１９ａ及び溝１９ｂ，１９ｂ´の内部
のみにバリアメタル２０ａ及び金属２０ｂ，２１を残存
させる。
ル１９ａ及び溝１９ｂ，１９ｂ´の外部に存在するバリ
アメタル２０ａ及び金属２０ｂ，２１をエッチングし、
コンタクトホ−ル１９ａ及び溝１９ｂ，１９ｂ´の内部
のみにバリアメタル２０ａ及び金属２０ｂ，２１を残存
させる。
【００６５】これにより、第２レベルの配線層及び格子
状のボンディングパッドが形成されると共に、第１レベ
ルの配線層と第２レベルの配線層を電気的に接続するコ
ンタクトプラグが形成される。
状のボンディングパッドが形成されると共に、第１レベ
ルの配線層と第２レベルの配線層を電気的に接続するコ
ンタクトプラグが形成される。
【００６６】次に、図４１に示すように、例えばＣＶＤ
法により、絶縁層２７上、第２レベルの配線層上及びボ
ンディングパッド上にパッシベ−ション層２２を形成す
る。このパッシベ−ション層２２は、酸化シリコンなど
から構成される。
法により、絶縁層２７上、第２レベルの配線層上及びボ
ンディングパッド上にパッシベ−ション層２２を形成す
る。このパッシベ−ション層２２は、酸化シリコンなど
から構成される。
【００６７】次に、図４２及び図４３に示すように、パ
ッシベ−ション層２２に開口２３が形成される。この開
口２３は、格子状のボンディングパッド２１上に位置
し、写真蝕刻工程により形成される。即ち、開口２３
は、絶縁層２２上へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層２２のエッチング及びレジストの剥離によ
り形成される。
ッシベ−ション層２２に開口２３が形成される。この開
口２３は、格子状のボンディングパッド２１上に位置
し、写真蝕刻工程により形成される。即ち、開口２３
は、絶縁層２２上へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層２２のエッチング及びレジストの剥離によ
り形成される。
【００６８】この開口２３を形成するためのＲＩＥで
は、通常、絶縁層２７も同時にエッチングされてしま
う。これは、絶縁層２２と絶縁層２７が同じ材料（例え
ば酸化シリコン）から構成されているためである。
は、通常、絶縁層２７も同時にエッチングされてしま
う。これは、絶縁層２２と絶縁層２７が同じ材料（例え
ば酸化シリコン）から構成されているためである。
【００６９】上記デュアルダマシンプロセス又はダマシ
ンプロセスにおける半導体装置の特徴は、配線となる金
属自体はパタ−ン化されず、絶縁層がパタ−ン化されて
いる点にある。つまり、配線の間に絶縁層を満たすとい
うプロセスが存在しないため、配線間に空洞が形成され
ることもない。
ンプロセスにおける半導体装置の特徴は、配線となる金
属自体はパタ−ン化されず、絶縁層がパタ−ン化されて
いる点にある。つまり、配線の間に絶縁層を満たすとい
うプロセスが存在しないため、配線間に空洞が形成され
ることもない。
【００７０】また、配線に低抵抗の銅を使用する場合、
銅のパタ−ニングは非常に困難であることが知られてい
る。デュアルダマシンプロセス又はダマシンプロセスで
は、銅のパタ−ニングは行わず、絶縁層の溝内に銅を埋
め込むことにより配線を形成しているため、銅から構成
される配線を実現可能とする。
銅のパタ−ニングは非常に困難であることが知られてい
る。デュアルダマシンプロセス又はダマシンプロセスで
は、銅のパタ−ニングは行わず、絶縁層の溝内に銅を埋
め込むことにより配線を形成しているため、銅から構成
される配線を実現可能とする。
【００７１】また、デュアルダマシンプロセスでは、配
線とコンタクトプラグを同時に形成することができるた
め、製造コストが低減できるという利点を有する。
線とコンタクトプラグを同時に形成することができるた
め、製造コストが低減できるという利点を有する。
【００７２】
【発明が解決しようとする課題】上記デュアルダマシン
プロセスにおいて、ボンディングパッド２１上に開口２
３を設ける際のＲＩＥでは、絶縁層２７も同時にエッチ
ングされてしまう。これは、上述のように、絶縁層２２
と絶縁層２７が同じ材料（例えば酸化シリコン）から構
成されているためである。
プロセスにおいて、ボンディングパッド２１上に開口２
３を設ける際のＲＩＥでは、絶縁層２７も同時にエッチ
ングされてしまう。これは、上述のように、絶縁層２２
と絶縁層２７が同じ材料（例えば酸化シリコン）から構
成されているためである。
【００７３】この場合、図４４及び図４５に示すよう
に、ワイヤボンディングを行うと、ワイヤ２８が格子状
のボンディングパッド２１を押し潰すため、ボンディン
グ不良を発生させることがある。これは、格子状のボン
ディングパッド２１の間が空間になっており、ボンディ
ングパッド２１に変形が生じ易くなっているためであ
る。
に、ワイヤボンディングを行うと、ワイヤ２８が格子状
のボンディングパッド２１を押し潰すため、ボンディン
グ不良を発生させることがある。これは、格子状のボン
ディングパッド２１の間が空間になっており、ボンディ
ングパッド２１に変形が生じ易くなっているためであ
る。
【００７４】本発明は、上記欠点を解決すべくなされた
もので、その目的は、デュアルダマシンプロセス又はダ
マシンプロセスによる半導体装置において、ボンディン
グパッドを格子状にすると共に、格子状のボンディング
パッドの変形を防ぎ、ボンディング不良をなくして、信
頼性や製造歩留りの向上を図ることである。
もので、その目的は、デュアルダマシンプロセス又はダ
マシンプロセスによる半導体装置において、ボンディン
グパッドを格子状にすると共に、格子状のボンディング
パッドの変形を防ぎ、ボンディング不良をなくして、信
頼性や製造歩留りの向上を図ることである。
【００７５】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体装置は、表面が平坦な絶縁層の溝内
に満たされた導電体により構成されるボンディングパッ
ドと、前記絶縁層上に形成され、前記ボンディングパッ
ド上に開口を有するエッチングストッパ層と、前記エッ
チングストッパ層上に形成され、前記ボンディングパッ
ド上に開口を有するパッシベ−ション層とを備えてい
る。
め、本発明の半導体装置は、表面が平坦な絶縁層の溝内
に満たされた導電体により構成されるボンディングパッ
ドと、前記絶縁層上に形成され、前記ボンディングパッ
ド上に開口を有するエッチングストッパ層と、前記エッ
チングストッパ層上に形成され、前記ボンディングパッ
ド上に開口を有するパッシベ−ション層とを備えてい
る。
【００７６】前記絶縁層の溝は、格子状を有し、前記ボ
ンディングパッドも、格子状を有している。前記絶縁層
及び前記パッシベ−ション層は、酸化シリコンから構成
され、前記エッチングストッパ層は、窒化シリコンから
構成されている。
ンディングパッドも、格子状を有している。前記絶縁層
及び前記パッシベ−ション層は、酸化シリコンから構成
され、前記エッチングストッパ層は、窒化シリコンから
構成されている。
【００７７】本発明の半導体装置の製造方法は、表面が
平坦な絶縁層に溝を設け、前記溝内に導電体を満たすこ
とによりボンディングパッドを形成し、前記絶縁層上及
び前記ボンディングパッド上に、少くとも前記絶縁層を
構成する材料に対して選択的にエッチングできる材料か
ら構成されるエッチングストッパ層を形成し、前記エッ
チングストッパ層上に、少くとも前記エッチングストッ
パ層を構成する材料に対して選択的にエッチングできる
材料から構成されるパッシベ−ション層を形成し、前記
ボンディングパッド上に位置する前記パッシベ−ション
層のみを除去し、前記ボンディングパッド上に位置する
前記エッチングストッパ層のみを除去する、という一連
の工程を備えている。
平坦な絶縁層に溝を設け、前記溝内に導電体を満たすこ
とによりボンディングパッドを形成し、前記絶縁層上及
び前記ボンディングパッド上に、少くとも前記絶縁層を
構成する材料に対して選択的にエッチングできる材料か
ら構成されるエッチングストッパ層を形成し、前記エッ
チングストッパ層上に、少くとも前記エッチングストッ
パ層を構成する材料に対して選択的にエッチングできる
材料から構成されるパッシベ−ション層を形成し、前記
ボンディングパッド上に位置する前記パッシベ−ション
層のみを除去し、前記ボンディングパッド上に位置する
前記エッチングストッパ層のみを除去する、という一連
の工程を備えている。
【００７８】前記ボンディングパッドは、前記絶縁層上
に前記溝を完全に満たすような導電体を形成した後に、
ＣＭＰにより前記導電体を研磨することにより形成され
る。前記前記パッシベ−ション層は、ＲＩＥによりエッ
チングされ、前記エッチングストッパ層は、ＲＩＥ又は
ＣＤＥによりエッチングされる。
に前記溝を完全に満たすような導電体を形成した後に、
ＣＭＰにより前記導電体を研磨することにより形成され
る。前記前記パッシベ−ション層は、ＲＩＥによりエッ
チングされ、前記エッチングストッパ層は、ＲＩＥ又は
ＣＤＥによりエッチングされる。
【００７９】前記溝内に導電体を満たすことにより、前
記ボンディングパッドが形成されると共に最上層の配線
層も同時に形成される。
記ボンディングパッドが形成されると共に最上層の配線
層も同時に形成される。
【００８０】
【発明の実施の形態】以下、図面を参照しながら、本発
明の半導体装置及びその製造方法について詳細に説明す
る。
明の半導体装置及びその製造方法について詳細に説明す
る。
【００８１】図１及び図２は、本発明の実施の形態に関
わるデュアルダマシンプロセスによる半導体装置を示し
ている。なお、図２は、図１のＩＩ−ＩＩ線に沿う断面
図である。
わるデュアルダマシンプロセスによる半導体装置を示し
ている。なお、図２は、図１のＩＩ−ＩＩ線に沿う断面
図である。
【００８２】半導体基板１１上には、フィ−ルド酸化層
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
１２が形成されている。フィ−ルド酸化層１２により取
り囲まれた素子領域には、ソ−ス・ドレイン領域１３及
びゲ−ト電極１４を有するＭＯＳトランジスタが形成さ
れている。
【００８３】半導体基板１１上には、ＭＯＳトランジス
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
タを完全に覆うような絶縁層１５，２４が形成されてい
る。絶縁層１５，２４には、その表面からソ−ス・ドレ
イン領域１３まで達するコンタクトホ−ル１６ａが形成
されている。
【００８４】絶縁層２４上には、絶縁層２５が形成され
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
ている。絶縁層２５には、第１レベルの配線層を形成す
るための複数の溝１６ｂが形成されている。複数の溝１
６ｂの底部は、コンタクトホ−ル１６ａまで達してい
る。
【００８５】コンタクトホ−ル１６ａ及び溝１６ｂの内
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
面には、バリアメタル１７ａが形成されている。また、
バリアメタル１７ａ上には、コンタクトホ−ル１６ａ及
び溝１６ｂを完全に満たす金属（又は金属合金）１７ｂ
が形成されている。第１レベルの配線層となる複数の配
線は、バリアメタル１７ａ及び金属１７ｂから構成され
る。
【００８６】また、第１レベルの配線層とＭＯＳトラン
ジスタのソ−ス・ドレイン領域１３を接続するコンタク
トプラグも、バリアメタル１７ａ及び金属１７ｂから構
成される。また、絶縁層２５と第１レベルの配線層の表
面は、一致し、かつ、平坦になっている。
ジスタのソ−ス・ドレイン領域１３を接続するコンタク
トプラグも、バリアメタル１７ａ及び金属１７ｂから構
成される。また、絶縁層２５と第１レベルの配線層の表
面は、一致し、かつ、平坦になっている。
【００８７】絶縁層２５上及び第１レベルの配線層上に
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
は、絶縁層（interlayer dielectric ）１８及び絶縁層
２６が形成されている。絶縁層１８，２６には、その表
面から第１レベルの配線層まで達するコンタクトホ−ル
１９ａが形成されている。
【００８８】絶縁層２６上には、絶縁層２７が形成され
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
ている。絶縁層２７には、第２レベルの配線層を形成す
るための複数の溝１９ｂが形成されている。複数の溝１
９ｂの底部は、コンタクトホ−ル１９ａまで達してい
る。
【００８９】コンタクトホ−ル１９ａ及び溝１９ｂの内
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
面には、バリアメタル２０ａが形成されている。また、
バリアメタル２０ａ上には、コンタクトホ−ル１９ａ及
び溝１９ｂを完全に満たす金属（又は金属合金）２０ｂ
が形成されている。第２レベルの配線層となる複数の配
線は、バリアメタル２０ａ及び金属２０ｂから構成され
る。
【００９０】また、第１レベルの配線層と第２レベルの
配線層を接続するコンタクトプラグも、バリアメタル２
０ａ及び金属２０ｂから構成される。また、絶縁層２７
と第２レベルの配線層の表面は、一致し、かつ、平坦に
なっている。
配線層を接続するコンタクトプラグも、バリアメタル２
０ａ及び金属２０ｂから構成される。また、絶縁層２７
と第２レベルの配線層の表面は、一致し、かつ、平坦に
なっている。
【００９１】第２レベルの配線層を最上層をした場合、
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。但し、ＣＭＰ時におけるディッシングを防止
するため、ボンディングパッド２１は、例えば、格子状
に形成されている。
第２レベルの配線層の一部は、ボンディングパッド２１
を構成している。ボンディングパッド２１は、第２レベ
ルの配線層と同様に、金属（又は金属合金）から構成さ
れている。但し、ＣＭＰ時におけるディッシングを防止
するため、ボンディングパッド２１は、例えば、格子状
に形成されている。
【００９２】また、絶縁層２７上及び第２レベルの配線
層上には、エッチングストッパ層２９が形成されてい
る。エッチングストッパ層２９上には、パッシベ−ショ
ン層（passivation dielectric）２２が形成されてい
る。
層上には、エッチングストッパ層２９が形成されてい
る。エッチングストッパ層２９上には、パッシベ−ショ
ン層（passivation dielectric）２２が形成されてい
る。
【００９３】エッチングストッパ層２９は、絶縁層２７
及びパッシベ−ション層２２を構成する材料に対して選
択的にエッチングできるような材料から構成される。例
えば、絶縁層２７及びパッシベ−ション層２２が酸化シ
リコンから構成されるような場合には、エッチングスト
ッパ層２９は、窒化シリコンから構成される。エッチン
グストッパ層２９は、約５０ｎｍの厚さで形成される。
及びパッシベ−ション層２２を構成する材料に対して選
択的にエッチングできるような材料から構成される。例
えば、絶縁層２７及びパッシベ−ション層２２が酸化シ
リコンから構成されるような場合には、エッチングスト
ッパ層２９は、窒化シリコンから構成される。エッチン
グストッパ層２９は、約５０ｎｍの厚さで形成される。
【００９４】ボンディングパッド２１上において、パッ
シベ−ション層２２及びエッチングストッパ層２９に
は、開口２３が形成されている。
シベ−ション層２２及びエッチングストッパ層２９に
は、開口２３が形成されている。
【００９５】このようなデュアルダマシンプロセスによ
る半導体装置では、ボンディングパッド２１が格子状に
形成されている。従って、ＣＭＰ技術を用いてボンディ
ングパッド２１を形成する場合、ボンディングパッド２
１に、過大にエッチングされる部分が生じることがな
く、ディッシングを有効に防止できる。
る半導体装置では、ボンディングパッド２１が格子状に
形成されている。従って、ＣＭＰ技術を用いてボンディ
ングパッド２１を形成する場合、ボンディングパッド２
１に、過大にエッチングされる部分が生じることがな
く、ディッシングを有効に防止できる。
【００９６】また、格子状のボンディングパッド２１の
間には、絶縁層２７が完全に満たされている。このた
め、ワイヤボンディングにおけるワイヤの圧着時に、ボ
ンディングパッド２１が押し潰されたり又は変形したり
することがない。従って、ボンディング不良の発生を抑
えることができ、信頼性や製造歩留りの向上に貢献する
ことができる。
間には、絶縁層２７が完全に満たされている。このた
め、ワイヤボンディングにおけるワイヤの圧着時に、ボ
ンディングパッド２１が押し潰されたり又は変形したり
することがない。従って、ボンディング不良の発生を抑
えることができ、信頼性や製造歩留りの向上に貢献する
ことができる。
【００９７】また、パッシベ−ション層２２の直下に
は、パッシベ−ション層２２及び絶縁層２７を構成する
材料に対して選択的にエッチングできる材料から構成さ
れるエッチングストッパ層２９が配置されている。従っ
て、パッシベ−ション層２２に開口２３を設ける際に、
格子状のボンディングパッド２１の間の絶縁層２７がエ
ッチングされることもない。
は、パッシベ−ション層２２及び絶縁層２７を構成する
材料に対して選択的にエッチングできる材料から構成さ
れるエッチングストッパ層２９が配置されている。従っ
て、パッシベ−ション層２２に開口２３を設ける際に、
格子状のボンディングパッド２１の間の絶縁層２７がエ
ッチングされることもない。
【００９８】次に、図１及び図２の半導体装置の製造方
法について説明する。
法について説明する。
【００９９】まず、図３に示すように、ＬＯＣＯＳ法に
より、シリコン基板１１上にフィ−ルド酸化層１２を形
成する。この後、フィ−ルド酸化層１２により取り囲ま
れた素子領域に、ソ−ス・ドレイン領域１３及びゲ−ト
電極１４を有するＭＯＳトランジスタを形成する。
より、シリコン基板１１上にフィ−ルド酸化層１２を形
成する。この後、フィ−ルド酸化層１２により取り囲ま
れた素子領域に、ソ−ス・ドレイン領域１３及びゲ−ト
電極１４を有するＭＯＳトランジスタを形成する。
【０１００】また、例えば、ＣＶＤ法を用いて、シリコ
ン基板１１上に、ＭＯＳトランジスタを完全に覆うよう
な１μｍ程度の絶縁層（ＢＰＳＧ（borophospho silica
te glass）など）１５を形成する。絶縁層１５の表面
は、ＣＭＰによって平坦化される。
ン基板１１上に、ＭＯＳトランジスタを完全に覆うよう
な１μｍ程度の絶縁層（ＢＰＳＧ（borophospho silica
te glass）など）１５を形成する。絶縁層１５の表面
は、ＣＭＰによって平坦化される。
【０１０１】次に、図４に示すように、例えばＣＶＤ法
により、絶縁層１５上に、エッチングストッパ層２４及
び絶縁層２５が連続して形成される。絶縁層２５は、例
えば、酸化シリコンから構成される。絶縁層２５が酸化
シリコンから構成される場合、エッチングストッパ層２
４は、ＲＩＥ（反応性イオンエッチング）における酸化
シリコンに対するエッチング選択比が大きな材料、例え
ば窒化シリコンから構成される。
により、絶縁層１５上に、エッチングストッパ層２４及
び絶縁層２５が連続して形成される。絶縁層２５は、例
えば、酸化シリコンから構成される。絶縁層２５が酸化
シリコンから構成される場合、エッチングストッパ層２
４は、ＲＩＥ（反応性イオンエッチング）における酸化
シリコンに対するエッチング選択比が大きな材料、例え
ば窒化シリコンから構成される。
【０１０２】エッチングストッパ層２４の厚さは、５０
ｎｍ程度に設定され、絶縁層２５の厚さは、第１レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
ｎｍ程度に設定され、絶縁層２５の厚さは、第１レベル
の配線層を構成する配線の厚さと同じ厚さ、例えば０．
６μｍ程度に形成される。
【０１０３】次に、図５に示すように、絶縁層２５に複
数の溝１６ｂを形成する。この複数の溝１６ｂは、写真
蝕刻工程、即ち絶縁層２５上へのレジストの塗布及び当
該レジストのパタ−ニング及び当該レジストをマスクに
したＲＩＥによる絶縁層２５のエッチング及びレジスト
の剥離により形成される。エッチングストッパ層２４
は、このＲＩＥにおけるエッチングストッパとしての機
能を果たす。
数の溝１６ｂを形成する。この複数の溝１６ｂは、写真
蝕刻工程、即ち絶縁層２５上へのレジストの塗布及び当
該レジストのパタ−ニング及び当該レジストをマスクに
したＲＩＥによる絶縁層２５のエッチング及びレジスト
の剥離により形成される。エッチングストッパ層２４
は、このＲＩＥにおけるエッチングストッパとしての機
能を果たす。
【０１０４】なお、複数の溝１６ｂのパタ−ンは、第１
レベルの配線層を構成する配線のパタ−ンと同じとなっ
ている。
レベルの配線層を構成する配線のパタ−ンと同じとなっ
ている。
【０１０５】次に、図６に示すように、絶縁層１５，２
４にコンタクトホ−ル１６ａを形成する。コンタクトホ
−ル１６ａも、複数の溝１６ｂの形成と同様に、写真蝕
刻工程により形成される。即ち、コンタクトホ−ル１６
ａは、絶縁層２５上及び溝１６ｂ内へのレジストの塗布
及び当該レジストのパタ−ニング及び当該レジストをマ
スクにしたＲＩＥによる絶縁層１５，２４のエッチング
及びレジストの剥離により形成される。
４にコンタクトホ−ル１６ａを形成する。コンタクトホ
−ル１６ａも、複数の溝１６ｂの形成と同様に、写真蝕
刻工程により形成される。即ち、コンタクトホ−ル１６
ａは、絶縁層２５上及び溝１６ｂ内へのレジストの塗布
及び当該レジストのパタ−ニング及び当該レジストをマ
スクにしたＲＩＥによる絶縁層１５，２４のエッチング
及びレジストの剥離により形成される。
【０１０６】次に、図７に示すように、ＣＶＤ法又はＰ
ＶＤ法により、絶縁層２５上、コンタクトホ−ル１６ａ
の内面及び溝１６ｂの内面に、バリアメタル１７ａが形
成される。バリアメタル１７ａは、例えば、チタンと窒
化チタンの積層や、窒化チタンシリコンなどから構成さ
れる。
ＶＤ法により、絶縁層２５上、コンタクトホ−ル１６ａ
の内面及び溝１６ｂの内面に、バリアメタル１７ａが形
成される。バリアメタル１７ａは、例えば、チタンと窒
化チタンの積層や、窒化チタンシリコンなどから構成さ
れる。
【０１０７】次に、図８に示すように、ＣＶＤ法又はＰ
ＶＤ法により、バリアメタル１７ａ上に、コンタクトホ
−ル１６ａ及び溝１６ｂを完全に満たす金属（又は金属
合金）１７´が形成される。金属１７´は、例えば、ア
ルミニウム、銅又はこれらの合金などから構成される。
ＶＤ法により、バリアメタル１７ａ上に、コンタクトホ
−ル１６ａ及び溝１６ｂを完全に満たす金属（又は金属
合金）１７´が形成される。金属１７´は、例えば、ア
ルミニウム、銅又はこれらの合金などから構成される。
【０１０８】金属１７´の形成にＰＶＤ法を用いる場合
には、高温ＰＶＤ法や、コンタクトホ−ル１６ａ及び溝
１６ｂを完全に満たすような温度処理を含むＰＶＤ法が
使用される。
には、高温ＰＶＤ法や、コンタクトホ−ル１６ａ及び溝
１６ｂを完全に満たすような温度処理を含むＰＶＤ法が
使用される。
【０１０９】次に、図９に示すように、ＣＭＰ法によ
り、コンタクトホ−ル１６ａ及び溝１６ｂの外部に存在
するバリアメタル１７ａ及び金属１７ｂをエッチング
し、コンタクトホ−ル１６ａ及び溝１６ｂの内部のみに
バリアメタル１７ａ及び金属１７ｂを残存させる。
り、コンタクトホ−ル１６ａ及び溝１６ｂの外部に存在
するバリアメタル１７ａ及び金属１７ｂをエッチング
し、コンタクトホ−ル１６ａ及び溝１６ｂの内部のみに
バリアメタル１７ａ及び金属１７ｂを残存させる。
【０１１０】これにより、第１レベルの配線層が形成さ
れると共に、第１レベルの配線層と基板中の拡散層（ソ
−ス・ドレイン領域）を電気的に接続するコンタクトプ
ラグが形成される。
れると共に、第１レベルの配線層と基板中の拡散層（ソ
−ス・ドレイン領域）を電気的に接続するコンタクトプ
ラグが形成される。
【０１１１】次に、図１０に示すように、ＣＶＤ法を用
いて、絶縁層２５上及び第１レベルの配線層上に、厚さ
約１μｍの絶縁層（酸化シリコンなど）１８を形成す
る。また、例えばＣＶＤ法により、絶縁層１８上に、エ
ッチングストッパ層２６及び絶縁層２７が連続して形成
される。絶縁層２７は、例えば、酸化シリコンから構成
される。絶縁層２７が酸化シリコンから構成される場
合、エッチングストッパ層２６は、ＲＩＥ（反応性イオ
ンエッチング）における酸化シリコンに対するエッチン
グ選択比が大きな材料、例えば窒化シリコンから構成さ
れる。
いて、絶縁層２５上及び第１レベルの配線層上に、厚さ
約１μｍの絶縁層（酸化シリコンなど）１８を形成す
る。また、例えばＣＶＤ法により、絶縁層１８上に、エ
ッチングストッパ層２６及び絶縁層２７が連続して形成
される。絶縁層２７は、例えば、酸化シリコンから構成
される。絶縁層２７が酸化シリコンから構成される場
合、エッチングストッパ層２６は、ＲＩＥ（反応性イオ
ンエッチング）における酸化シリコンに対するエッチン
グ選択比が大きな材料、例えば窒化シリコンから構成さ
れる。
【０１１２】エッチングストッパ層２６の厚さは、５０
ｎｍ程度に設定され、絶縁層２７の厚さは、第２レベル
の配線層を構成する配線の厚さと同じ厚さに形成され
る。
ｎｍ程度に設定され、絶縁層２７の厚さは、第２レベル
の配線層を構成する配線の厚さと同じ厚さに形成され
る。
【０１１３】次に、図１１及び図１２に示すように、絶
縁層２５に複数の溝１９ｂ，１９ｂ´を形成する。この
複数の溝１９ｂ，１９ｂ´は、写真蝕刻工程、即ち絶縁
層２７上へのレジストの塗布及び当該レジストのパタ−
ニング及び当該レジストをマスクにしたＲＩＥによる絶
縁層２７のエッチング及びレジストの剥離により形成さ
れる。エッチングストッパ層２６は、このＲＩＥにおけ
るエッチングストッパとしての機能を果たす。
縁層２５に複数の溝１９ｂ，１９ｂ´を形成する。この
複数の溝１９ｂ，１９ｂ´は、写真蝕刻工程、即ち絶縁
層２７上へのレジストの塗布及び当該レジストのパタ−
ニング及び当該レジストをマスクにしたＲＩＥによる絶
縁層２７のエッチング及びレジストの剥離により形成さ
れる。エッチングストッパ層２６は、このＲＩＥにおけ
るエッチングストッパとしての機能を果たす。
【０１１４】なお、溝１９ｂのパタ−ンは、第２レベル
の配線層を構成する配線のパタ−ンと同じとなってお
り、溝１９ｂ´のパタ−ンは、ボンディングパッド（格
子状）のパタ−ンと同じとなっている（第２レベルの配
線層が最上層の場合）。
の配線層を構成する配線のパタ−ンと同じとなってお
り、溝１９ｂ´のパタ−ンは、ボンディングパッド（格
子状）のパタ−ンと同じとなっている（第２レベルの配
線層が最上層の場合）。
【０１１５】次に、図１３及び図１４に示すように、絶
縁層１８，２６にコンタクトホ−ル１９ａを形成する。
コンタクトホ−ル１９ａも、複数の溝１９ｂ，１９ｂ´
の形成と同様に、写真蝕刻工程により形成される。即
ち、コンタクトホ−ル１９ａは、絶縁層２７上及び溝１
９ｂ，１９ｂ´内へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層１８，２６のエッチング及びレジストの剥
離により形成される。
縁層１８，２６にコンタクトホ−ル１９ａを形成する。
コンタクトホ−ル１９ａも、複数の溝１９ｂ，１９ｂ´
の形成と同様に、写真蝕刻工程により形成される。即
ち、コンタクトホ−ル１９ａは、絶縁層２７上及び溝１
９ｂ，１９ｂ´内へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層１８，２６のエッチング及びレジストの剥
離により形成される。
【０１１６】この後、ＣＶＤ法又はＰＶＤ法により、絶
縁層２７上、コンタクトホ−ル１９ａの内面及び溝１９
ｂ，１９ｂ´の内面に、バリアメタル２０ａが形成され
る。バリアメタル２０ａは、例えば、チタンと窒化チタ
ンの積層や、窒化チタンシリコンなどから構成される。
縁層２７上、コンタクトホ−ル１９ａの内面及び溝１９
ｂ，１９ｂ´の内面に、バリアメタル２０ａが形成され
る。バリアメタル２０ａは、例えば、チタンと窒化チタ
ンの積層や、窒化チタンシリコンなどから構成される。
【０１１７】また、ＣＶＤ法又はＰＶＤ法により、バリ
アメタル２０ａ上に、コンタクトホ−ル１９ａ及び溝１
９ｂ，１９ｂ´を完全に満たす金属（又は金属合金）２
０ｂ，２１が形成される。金属２０ｂ，２１は、例え
ば、アルミニウム、銅又はこれらの合金などから構成さ
れる。
アメタル２０ａ上に、コンタクトホ−ル１９ａ及び溝１
９ｂ，１９ｂ´を完全に満たす金属（又は金属合金）２
０ｂ，２１が形成される。金属２０ｂ，２１は、例え
ば、アルミニウム、銅又はこれらの合金などから構成さ
れる。
【０１１８】金属２０ｂ，２１の形成にＰＶＤ法を用い
る場合には、高温ＰＶＤ法や、コンタクトホ−ル１９ａ
及び溝１９ｂ，１９ｂ´を完全に満たすような温度処理
を含むＰＶＤ法が使用される。
る場合には、高温ＰＶＤ法や、コンタクトホ−ル１９ａ
及び溝１９ｂ，１９ｂ´を完全に満たすような温度処理
を含むＰＶＤ法が使用される。
【０１１９】この後、ＣＭＰ法により、コンタクトホ−
ル１９ａ及び溝１９ｂ，１９ｂ´の外部に存在するバリ
アメタル２０ａ及び金属２０ｂ，２１をエッチングし、
コンタクトホ−ル１９ａ及び溝１９ｂ，１９ｂ´の内部
のみにバリアメタル２０ａ及び金属２０ｂ，２１を残存
させる。
ル１９ａ及び溝１９ｂ，１９ｂ´の外部に存在するバリ
アメタル２０ａ及び金属２０ｂ，２１をエッチングし、
コンタクトホ−ル１９ａ及び溝１９ｂ，１９ｂ´の内部
のみにバリアメタル２０ａ及び金属２０ｂ，２１を残存
させる。
【０１２０】これにより、第２レベルの配線層及び格子
状のボンディングパッドが形成されると共に、第１レベ
ルの配線層と第２レベルの配線層を電気的に接続するコ
ンタクトプラグが形成される。
状のボンディングパッドが形成されると共に、第１レベ
ルの配線層と第２レベルの配線層を電気的に接続するコ
ンタクトプラグが形成される。
【０１２１】次に、図１５に示すように、例えばＣＶＤ
法により、絶縁層２７上、第２レベルの配線層上及びボ
ンディングパッド上に、エッチングストッパ層２９及び
パッシベ−ション層２２が連続して形成される。
法により、絶縁層２７上、第２レベルの配線層上及びボ
ンディングパッド上に、エッチングストッパ層２９及び
パッシベ−ション層２２が連続して形成される。
【０１２２】パッシベ−ション層２２は、例えば、酸化
シリコンから構成される。パッシベ−ション層２２が酸
化シリコンから構成される場合、エッチングストッパ層
２９は、ＲＩＥ（反応性イオンエッチング）における酸
化シリコンに対するエッチング選択比が大きな材料、例
えば窒化シリコンから構成される。エッチングストッパ
層２９の厚さは、５０ｎｍ程度に設定される。
シリコンから構成される。パッシベ−ション層２２が酸
化シリコンから構成される場合、エッチングストッパ層
２９は、ＲＩＥ（反応性イオンエッチング）における酸
化シリコンに対するエッチング選択比が大きな材料、例
えば窒化シリコンから構成される。エッチングストッパ
層２９の厚さは、５０ｎｍ程度に設定される。
【０１２３】次に、図１６及び図１７に示すように、パ
ッシベ−ション層２２に開口２３が形成される。この開
口２３は、格子状のボンディングパッド２１上に位置
し、写真蝕刻工程により形成される。即ち、開口２３
は、絶縁層２２上へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層２２のエッチング及びレジストの剥離によ
り形成される。
ッシベ−ション層２２に開口２３が形成される。この開
口２３は、格子状のボンディングパッド２１上に位置
し、写真蝕刻工程により形成される。即ち、開口２３
は、絶縁層２２上へのレジストの塗布及び当該レジスト
のパタ−ニング及び当該レジストをマスクにしたＲＩＥ
による絶縁層２２のエッチング及びレジストの剥離によ
り形成される。
【０１２４】この開口２３を形成するためのＲＩＥで
は、エッチングストッパ層２９が存在するため、絶縁層
２７は、エッチングされることがない。
は、エッチングストッパ層２９が存在するため、絶縁層
２７は、エッチングされることがない。
【０１２５】次に、図１８及び図１９に示すように、パ
ッシベ−ション層２２の開口２３の底部に存在するエッ
チングストッパ層２９のみを除去する。エッチングスト
ッパ層２９の除去は、ＲＩＥなどの異方性エッチングに
より行うことができる他、ＣＤＥ（ケミカルドライエッ
チング）などの等方性エッチングによって行うこともで
きる。
ッシベ−ション層２２の開口２３の底部に存在するエッ
チングストッパ層２９のみを除去する。エッチングスト
ッパ層２９の除去は、ＲＩＥなどの異方性エッチングに
より行うことができる他、ＣＤＥ（ケミカルドライエッ
チング）などの等方性エッチングによって行うこともで
きる。
【０１２６】以上の工程により、上述の図１及び図２の
半導体装置が完成する。
半導体装置が完成する。
【０１２７】上記製造方法の特徴は、パッシベ−ション
層２２の直下にエッチングストッパ層２９を設けている
点にある。このため、ボンディングパッド２１上に開口
２３を設けるためのＲＩＥにおいて、格子状のボンディ
ングパッド２１の間の絶縁層２７がエッチングされるこ
ともない。
層２２の直下にエッチングストッパ層２９を設けている
点にある。このため、ボンディングパッド２１上に開口
２３を設けるためのＲＩＥにおいて、格子状のボンディ
ングパッド２１の間の絶縁層２７がエッチングされるこ
ともない。
【０１２８】つまり、図２０及び図２１に示すように、
格子状のボンディングパッド２１の間には絶縁層２７が
満たされた状態であり、この後、ワイヤボンディングを
行っても、ワイヤ２８が格子状のボンディングパッド２
１を押し潰したり又は変形させたりすることがない。
格子状のボンディングパッド２１の間には絶縁層２７が
満たされた状態であり、この後、ワイヤボンディングを
行っても、ワイヤ２８が格子状のボンディングパッド２
１を押し潰したり又は変形させたりすることがない。
【０１２９】従って、ボンディング不良が発生すること
もなく、信頼性及び製造歩留りの向上を図ることができ
る。
もなく、信頼性及び製造歩留りの向上を図ることができ
る。
【０１３０】
【発明の効果】以上、説明したように、本発明の半導体
装置及びその製造方法によれば、次のような効果を奏す
る。
装置及びその製造方法によれば、次のような効果を奏す
る。
【０１３１】パッシベ−ション層の直下には、エッチン
グストッパ層が設けられている。このため、ボンディン
グパッド上に開口を設ける際のＲＩＥでは、格子状のボ
ンディングパッドの間の絶縁層がエッチングされない。
即ち、格子状のボンディングパッドの間には絶縁層が満
たされている。よって、この後、ワイヤボンディングを
行っても、ワイヤが格子状のボンディングパッドを押し
潰したり又は変形させたりすることがないため、ボンデ
ィング不良が発生することもなく、信頼性及び製造歩留
りの向上を図ることができる。
グストッパ層が設けられている。このため、ボンディン
グパッド上に開口を設ける際のＲＩＥでは、格子状のボ
ンディングパッドの間の絶縁層がエッチングされない。
即ち、格子状のボンディングパッドの間には絶縁層が満
たされている。よって、この後、ワイヤボンディングを
行っても、ワイヤが格子状のボンディングパッドを押し
潰したり又は変形させたりすることがないため、ボンデ
ィング不良が発生することもなく、信頼性及び製造歩留
りの向上を図ることができる。
【図１】本発明の実施の形態に関わる半導体装置を示す
平面図。
平面図。
【図２】図１のＩＩ−ＩＩ線に沿う断面図。
【図３】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図４】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図５】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図６】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図７】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図８】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図９】本発明の実施の形態に関わる製造方法の一工程
を示す断面図。
を示す断面図。
【図１０】本発明の実施の形態に関わる製造方法の一工
程を示す断面図。
程を示す断面図。
【図１１】本発明の実施の形態に関わる製造方法の一工
程を示す平面図。
程を示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】本発明の実施の形態に関わる製造方法の一工
程を示す平面図。
程を示す平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】本発明の実施の形態に関わる製造方法の一工
程を示す断面図。
程を示す断面図。
【図１６】本発明の実施の形態に関わる製造方法の一工
程を示す平面図。
程を示す平面図。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面
図。
図。
【図１８】本発明の実施の形態に関わる製造方法の一工
程を示す平面図。
程を示す平面図。
【図１９】図１８のＸＩＸ−ＸＩＸ線に沿う断面図。
【図２０】図１の半導体装置においてワイヤボンディン
グを行った状態を示す平面図。
グを行った状態を示す平面図。
【図２１】図２０のＸＸＩ−ＸＸＩ線に沿う断面図。
【図２２】従来の半導体装置を示す平面図。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断
面図。
面図。
【図２４】従来の半導体装置を示す平面図。
【図２５】図２４のＸＸＶ−ＸＸＶ線に沿う断面図。
【図２６】従来のダマシンプロセスにおけるディッシン
グ現象を示す図。
グ現象を示す図。
【図２７】従来の半導体装置を示す平面図。
【図２８】図２７のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿
う断面図。
う断面図。
【図２９】従来の製造方法の一工程を示す断面図。
【図３０】従来の製造方法の一工程を示す断面図。
【図３１】従来の製造方法の一工程を示す断面図。
【図３２】従来の製造方法の一工程を示す断面図。
【図３３】従来の製造方法の一工程を示す断面図。
【図３４】従来の製造方法の一工程を示す断面図。
【図３５】従来の製造方法の一工程を示す断面図。
【図３６】従来の製造方法の一工程を示す断面図。
【図３７】従来の製造方法の一工程を示す平面図。
【図３８】図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線
に沿う断面図。
に沿う断面図。
【図３９】従来の製造方法の一工程を示す平面図。
【図４０】図３９のＸＬ−ＸＬ線に沿う断面図。
【図４１】従来の製造方法の一工程を示す断面図。
【図４２】従来の製造方法の一工程を示す平面図。
【図４３】図４２のＸＬＩＩＩ−ＸＬＩＩＩ線に沿う断
面図。
面図。
【図４４】図２７の装置においてワイヤボンディングを
行った状態を示す平面図。
行った状態を示す平面図。
【図４５】図４４のＸＬＶ−ＸＬＶ線に沿う断面図。
１１ ：シリコン基板、
１２ ：フィ−ルド絶縁層、
１３ ：ソ−ス・ドレイン領
域、 １４ ：ゲ−ト電極、 １５，１８，２５，２７ ：絶縁層、 １６，１６ａ，１９，１９ａ ：コンタクトホ−ル、 １６ｂ，１９ｂ ：配線溝、 １７ａ，２０ａ ：バリアメタル、 １７ｂ，２０ｂ ：金属、 １７，２０ ：配線、 ２１ ：ボンディングパッド
（金属）、 ２２ ：パッシベ−ション層、 ２３ ：開口、 ２４，２６，２９ ：エッチングストッパ
層。
域、 １４ ：ゲ−ト電極、 １５，１８，２５，２７ ：絶縁層、 １６，１６ａ，１９，１９ａ ：コンタクトホ−ル、 １６ｂ，１９ｂ ：配線溝、 １７ａ，２０ａ ：バリアメタル、 １７ｂ，２０ｂ ：金属、 １７，２０ ：配線、 ２１ ：ボンディングパッド
（金属）、 ２２ ：パッシベ−ション層、 ２３ ：開口、 ２４，２６，２９ ：エッチングストッパ
層。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60 301
H01L 21/3205
Claims (13)
- 【請求項１】 半導体基板と、前記半導体基板上に形成
される半導体素子と、前記半導体素子の上部に形成さ
れ、平坦な上面を持ち、第１溝とこれに繋がる第２溝と
を有する第１絶縁層と、前記第１溝内に形成され、平坦
な上面を持ち、前記第１溝を格子パターンにする複数の
絶縁ピラーと、前記第１溝内に形成され、平坦な上面を
持ち、ボンディングパッドとして機能する第１導電層
と、前記第１絶縁層上に形成され、前記第１導電層上に
開口を有するパッシベーション層と、前記第２溝内に形
成され、配線として機能する第２導電層と、前記第１絶
縁層と前記パッシベーション層との間に形成され、前記
パッシベーション層に対してエッチング選択比を持ち、
前記開口に一致する開口を有する第２絶縁層とを具備
し、前記第１絶縁層、前記複数の絶縁ピラー及び前記第
１導電層の上面は、一致していることを特徴とする半導
体装置。 - 【請求項２】 前記第１絶縁層と前記パッシベーション
層は、酸化シリコンから構成され、前記第２絶縁層は、
窒化シリコンから構成されることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記第１導電層と前記第２導電層は、バ
リアメタルと金属層とから構成されることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 前記バリアメタルは、チタンと窒化チタ
ンの積層又は窒化チタンシリコンから構成されることを
特徴とする請求項３記載の半導体装置。 - 【請求項５】 前記金属層は、アルミニウム、銅又はこ
れらの合金から構成されることを特徴とする請求項３記
載の半導体装置。 - 【請求項６】 前記第１導電層に接続されるボンディン
グワイヤをさらに具備することを特徴とする請求項１記
載の半導体装置。 - 【請求項７】 半導体基板上に半導体素子を形成する工
程と、前記半導体素子の上部に、平坦な上面を持つ絶縁
層を形成する工程と、前記絶縁層に、平坦な上面を持つ
複数の絶縁ピラーにより格子パターンを有する第１溝と
これに繋がる第２溝を形成する工程と、前記第１溝内
に、平坦な上面を持ち、ボンディングパッドとして機能
する第１導電層を形成する工程と、前記第２溝内に、配
線として機能する第２導電層を形成する工程と、前記絶
縁層、前記第１導電層及び前記第 ２導電層上に、エッチ
ングストッパ層を形成する工程と、前記エッチングスト
ッパ層上にパッシベーション層を形成する工程と、前記
パッシベーション層と前記エッチングストッパ層がエッ
チング選択比を有する条件の下で、前記パッシベーショ
ン層及び前記エッチングストッパ層を順次エッチング
し、前記絶縁層、前記複数の絶縁ピラー及び前記第１導
電層の上面が一致するように、前記第１導電層を露出さ
せる工程とを具備することを特徴とする半導体装置の製
造方法。 - 【請求項８】 前記第１導電層を形成するステップは、
前記第１溝を完全に満たす導電体を形成する工程と、Ｃ
ＭＰにより前記導電体を研磨する工程とから構成される
ことを特徴とする請求項７記載の半導体装置の製造方
法。 - 【請求項９】 前記第２導電層を形成するステップは、
前記第２溝を完全に満たす導電体を形成する工程と、Ｃ
ＭＰにより前記導電体を研磨する工程とから構成される
ことを特徴とする請求項７記載の半導体装置の製造方
法。 - 【請求項１０】 前記パッシベーション層は、ＲＩＥに
よりエッチングされ、前記エッチングストッパ層は、Ｒ
ＩＥ又はＣＤＥによりエッチングされることを特徴とす
る請求項７記載の半導体装置の製造方法。 - 【請求項１１】 前記第１及び第２導電層は、同一材料
を前記第１及び第２溝内に同時に満たすことによって、
同時に形成されることを特徴とする請求項７記載の半導
体装置の製造方法。 - 【請求項１２】 前記第１及び第２導電層は、ダマシン
プロセス又はデュアルダマシンプロセスにより形成され
ることを特徴とする請求項７記載の半導体装置の製造方
法。 - 【請求項１３】 ワイヤボンディングプロセスにより、
前記第１導電層に接続されるボンディングワイヤを形成
する工程をさらに具備することを特徴とする請求項７記
載の半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21998796A JP3526376B2 (ja) | 1996-08-21 | 1996-08-21 | 半導体装置及びその製造方法 |
| TW086111861A TW337035B (en) | 1996-08-21 | 1997-08-19 | Semiconductor device and method of manufacturing the same |
| US08/915,398 US6362528B2 (en) | 1996-08-21 | 1997-08-20 | Semiconductor device and method of manufacturing the same |
| KR1019970039531A KR100276191B1 (ko) | 1996-08-21 | 1997-08-20 | 반도체 장치 및 그 제조 방법 |
| SG1997003001A SG65674A1 (en) | 1996-08-21 | 1997-08-20 | Semiconductor device and method of manufacturing the same |
| EP97114374A EP0825646B1 (en) | 1996-08-21 | 1997-08-20 | Semiconductor device and method of manufacturing the same |
| DE69721411T DE69721411T2 (de) | 1996-08-21 | 1997-08-20 | Halbleiteranordnung und Herstellungsverfahren dafür |
| CN97117718A CN1096116C (zh) | 1996-08-21 | 1997-08-21 | 半导体器件及其制造方法 |
| US09/974,045 US6500748B2 (en) | 1996-08-21 | 2001-10-11 | Semiconductor device and method of manufacturing the same |
| US10/283,253 US6720658B2 (en) | 1996-08-21 | 2002-10-30 | Semiconductor device having a plurality of conductive layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21998796A JP3526376B2 (ja) | 1996-08-21 | 1996-08-21 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1064938A JPH1064938A (ja) | 1998-03-06 |
| JP3526376B2 true JP3526376B2 (ja) | 2004-05-10 |
Family
ID=16744154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21998796A Expired - Fee Related JP3526376B2 (ja) | 1996-08-21 | 1996-08-21 | 半導体装置及びその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US6362528B2 (ja) |
| EP (1) | EP0825646B1 (ja) |
| JP (1) | JP3526376B2 (ja) |
| KR (1) | KR100276191B1 (ja) |
| CN (1) | CN1096116C (ja) |
| DE (1) | DE69721411T2 (ja) |
| SG (1) | SG65674A1 (ja) |
| TW (1) | TW337035B (ja) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3526376B2 (ja) * | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3305211B2 (ja) * | 1996-09-10 | 2002-07-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6437441B1 (en) * | 1997-07-10 | 2002-08-20 | Kawasaki Microelectronics, Inc. | Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure |
| US6731007B1 (en) * | 1997-08-29 | 2004-05-04 | Hitachi, Ltd. | Semiconductor integrated circuit device with vertically stacked conductor interconnections |
| JP4651815B2 (ja) * | 1998-01-23 | 2011-03-16 | ローム株式会社 | ダマシン配線および半導体装置 |
| US6794752B2 (en) * | 1998-06-05 | 2004-09-21 | United Microelectronics Corp. | Bonding pad structure |
| US6232662B1 (en) * | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
| US6566249B1 (en) * | 1998-11-09 | 2003-05-20 | Cypress Semiconductor Corp. | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
| US6303500B1 (en) * | 1999-02-24 | 2001-10-16 | Micron Technology, Inc. | Method and apparatus for electroless plating a contact pad |
| JP3998422B2 (ja) * | 1999-04-30 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6297562B1 (en) | 1999-09-20 | 2001-10-02 | Telefonaktieboalget Lm Ericsson (Publ) | Semiconductive chip having a bond pad located on an active device |
| US6191023B1 (en) * | 1999-11-18 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Method of improving copper pad adhesion |
| US6198170B1 (en) * | 1999-12-16 | 2001-03-06 | Conexant Systems, Inc. | Bonding pad and support structure and method for their fabrication |
| JP2001185552A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2001217242A (ja) * | 2000-02-03 | 2001-08-10 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| WO2001078146A2 (en) * | 2000-04-12 | 2001-10-18 | Koninklijke Philips Electronics N.V. | Bonding pad in semiconductor device |
| JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2002222811A (ja) * | 2001-01-24 | 2002-08-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| TW594993B (en) * | 2001-02-16 | 2004-06-21 | Sanyo Electric Co | Semiconductor device and manufacturing process therefor |
| JP2002329722A (ja) * | 2001-04-27 | 2002-11-15 | Nec Corp | 半導体装置及びその製造方法 |
| US7224063B2 (en) * | 2001-06-01 | 2007-05-29 | International Business Machines Corporation | Dual-damascene metallization interconnection |
| JP4587604B2 (ja) * | 2001-06-13 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4801296B2 (ja) * | 2001-09-07 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US6531384B1 (en) * | 2001-09-14 | 2003-03-11 | Motorola, Inc. | Method of forming a bond pad and structure thereof |
| US6555467B2 (en) * | 2001-09-28 | 2003-04-29 | Sharp Laboratories Of America, Inc. | Method of making air gaps copper interconnect |
| JP2003209134A (ja) * | 2002-01-11 | 2003-07-25 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003218114A (ja) | 2002-01-22 | 2003-07-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2003243443A (ja) * | 2002-02-13 | 2003-08-29 | Mitsubishi Electric Corp | 半導体装置 |
| US6909196B2 (en) * | 2002-06-21 | 2005-06-21 | Micron Technology, Inc. | Method and structures for reduced parasitic capacitance in integrated circuit metallizations |
| JP3779243B2 (ja) * | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2004095916A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7692315B2 (en) | 2002-08-30 | 2010-04-06 | Fujitsu Microelectronics Limited | Semiconductor device and method for manufacturing the same |
| US6825541B2 (en) * | 2002-10-09 | 2004-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump pad design for flip chip bumping |
| KR100448344B1 (ko) * | 2002-10-22 | 2004-09-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 |
| JP4189198B2 (ja) | 2002-10-24 | 2008-12-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| KR100503381B1 (ko) * | 2002-12-30 | 2005-07-26 | 동부아남반도체 주식회사 | 반도체 소자의 금속 배선과 그 형성 방법 |
| JP4213672B2 (ja) * | 2003-04-15 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US20040207093A1 (en) * | 2003-04-17 | 2004-10-21 | Sey-Shing Sun | Method of fabricating an alloy cap layer over CU wires to improve electromigration performance of CU interconnects |
| US7919864B2 (en) * | 2003-10-13 | 2011-04-05 | Stmicroelectronics S.A. | Forming of the last metallization level of an integrated circuit |
| KR100570070B1 (ko) * | 2003-11-18 | 2006-04-10 | 매그나칩 반도체 유한회사 | 습기창을 구비한 구리배선의 신뢰성 측정용 테스트패턴 및그 제조 방법 |
| US20050200026A1 (en) * | 2004-03-10 | 2005-09-15 | Taiwan Semiconductor Manufacturing Co. Ltd. | Contact structure for nanometer characteristic dimensions |
| US6888253B1 (en) * | 2004-03-11 | 2005-05-03 | Northrop Grumman Corporation | Inexpensive wafer level MMIC chip packaging |
| JP2005353740A (ja) * | 2004-06-09 | 2005-12-22 | Toshiba Corp | 半導体素子及び半導体装置 |
| JP4178295B2 (ja) * | 2004-07-14 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 銅からなる配線を有する半導体装置及びその製造方法 |
| US7071575B2 (en) * | 2004-11-10 | 2006-07-04 | United Microelectronics Corp. | Semiconductor chip capable of implementing wire bonding over active circuits |
| US7274108B2 (en) * | 2004-11-15 | 2007-09-25 | United Microelectronics Corp. | Semiconductor chip capable of implementing wire bonding over active circuits |
| US7785947B2 (en) * | 2005-04-28 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma |
| US7952206B2 (en) * | 2005-09-27 | 2011-05-31 | Agere Systems Inc. | Solder bump structure for flip chip semiconductor devices and method of manufacture therefore |
| KR100642480B1 (ko) * | 2005-12-28 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 금속간 절연막 형성 방법 |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
| JP2006157069A (ja) * | 2006-03-17 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7598620B2 (en) * | 2006-05-31 | 2009-10-06 | Hebert Francois | Copper bonding compatible bond pad structure and method |
| US7573115B2 (en) * | 2006-11-13 | 2009-08-11 | International Business Machines Corporation | Structure and method for enhancing resistance to fracture of bonding pads |
| US8134235B2 (en) * | 2007-04-23 | 2012-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional semiconductor device |
| DE102007019647A1 (de) * | 2007-04-26 | 2008-10-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements mit Auffüllschicht und Maskenschicht |
| JP2009088269A (ja) | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置、およびその製造方法 |
| US7888257B2 (en) * | 2007-10-10 | 2011-02-15 | Agere Systems Inc. | Integrated circuit package including wire bonds |
| JP2011502352A (ja) * | 2007-10-31 | 2011-01-20 | アギア システムズ インコーポレーテッド | 半導体デバイスのためのボンド・パッド・サポート構造 |
| KR100933685B1 (ko) * | 2007-12-18 | 2009-12-23 | 주식회사 하이닉스반도체 | 필링 방지를 위한 본딩패드 및 그 형성 방법 |
| US7935979B2 (en) * | 2008-05-01 | 2011-05-03 | Bridgelux, Inc. | Wire bonding to connect electrodes |
| US7968975B2 (en) * | 2008-08-08 | 2011-06-28 | International Business Machines Corporation | Metal wiring structure for integration with through substrate vias |
| US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
| US8053900B2 (en) * | 2008-10-21 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect |
| JP5537016B2 (ja) * | 2008-10-27 | 2014-07-02 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US8259415B2 (en) * | 2009-06-22 | 2012-09-04 | Seagate Technology Llc | Slider bond pad with a recessed channel |
| JP5168265B2 (ja) * | 2009-11-02 | 2013-03-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP5610905B2 (ja) | 2010-08-02 | 2014-10-22 | パナソニック株式会社 | 半導体装置 |
| JP5041088B2 (ja) * | 2011-04-15 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置 |
| US9177914B2 (en) * | 2012-11-15 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal pad structure over TSV to reduce shorting of upper metal layer |
| US9773719B2 (en) * | 2012-11-26 | 2017-09-26 | Infineon Technologies Dresden Gmbh | Semiconductor packages and methods of fabrication thereof |
| MY181531A (en) | 2013-01-18 | 2020-12-25 | Mimos Berhad | Method of fabricating a bond pad in a semiconductor device |
| US9431039B1 (en) | 2013-05-21 | 2016-08-30 | Western Digital (Fremont), Llc | Multiple sensor array usable in two-dimensional magnetic recording |
| US8891207B1 (en) | 2013-06-07 | 2014-11-18 | Western Digital (Fremont), Llc | Connection schemes for a multiple sensor array usable in two-dimensional magnetic recording |
| US9543260B2 (en) * | 2013-08-02 | 2017-01-10 | Infineon Technologies Ag | Segmented bond pads and methods of fabrication thereof |
| US8908333B1 (en) | 2013-08-13 | 2014-12-09 | Western Digital (Fremont), Llc | Shield designed for middle shields in a multiple sensor array |
| US9431032B1 (en) | 2013-08-14 | 2016-08-30 | Western Digital (Fremont), Llc | Electrical connection arrangement for a multiple sensor array usable in two-dimensional magnetic recording |
| US8988812B1 (en) | 2013-11-27 | 2015-03-24 | Western Digital (Fremont), Llc | Multi-sensor array configuration for a two-dimensional magnetic recording (TDMR) operation |
| US9087527B1 (en) | 2014-10-28 | 2015-07-21 | Western Digital (Fremont), Llc | Apparatus and method for middle shield connection in magnetic recording transducers |
| US9786301B1 (en) | 2014-12-02 | 2017-10-10 | Western Digital (Fremont), Llc | Apparatuses and methods for providing thin shields in a multiple sensor array |
| US9768135B2 (en) * | 2015-12-16 | 2017-09-19 | Monolithic Power Systems, Inc. | Semiconductor device having conductive bump with improved reliability |
| JP7117260B2 (ja) * | 2019-03-18 | 2022-08-12 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
| US20220406723A1 (en) * | 2021-06-18 | 2022-12-22 | Taiwan Semiconductor Manufacturing Company Limited | Interposer via interconnect shapes with improved performance characteristics and methods of forming the same |
| US12322715B2 (en) | 2022-01-28 | 2025-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming integrated chip structure having slotted bond pad in stacked wafer structure |
| US12328931B2 (en) * | 2022-03-04 | 2025-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Hybrid integrated circuit dies and methods of forming the same |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197865A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | 樹脂封止形半導体装置 |
| JPS6318590A (ja) * | 1986-07-10 | 1988-01-26 | Matsushita Electric Ind Co Ltd | 蓋開閉装置 |
| US4832789A (en) * | 1988-04-08 | 1989-05-23 | American Telephone And Telegrph Company, At&T Bell Laboratories | Semiconductor devices having multi-level metal interconnects |
| JPH01308036A (ja) * | 1988-06-07 | 1989-12-12 | Toshiba Corp | ボンデイングパッド及びその製造方法 |
| JPH02235350A (ja) * | 1989-03-08 | 1990-09-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2576626B2 (ja) * | 1989-04-24 | 1997-01-29 | 日本電気株式会社 | ボールボンディング用電極を備えた半導体装置 |
| JP2598328B2 (ja) | 1989-10-17 | 1997-04-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2593965B2 (ja) * | 1991-01-29 | 1997-03-26 | 三菱電機株式会社 | 半導体装置 |
| JPH04258145A (ja) * | 1991-02-13 | 1992-09-14 | Toshiba Corp | 半導体装置 |
| US5565378A (en) * | 1992-02-17 | 1996-10-15 | Mitsubishi Denki Kabushiki Kaisha | Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution |
| US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
| JP2972484B2 (ja) * | 1993-05-10 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2560625B2 (ja) * | 1993-10-29 | 1996-12-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5602423A (en) * | 1994-11-01 | 1997-02-11 | Texas Instruments Incorporated | Damascene conductors with embedded pillars |
| JPH09511622A (ja) * | 1994-11-07 | 1997-11-18 | マクロニクス インターナショナル カンパニー リミテッド | 集積回路表面保護方法および構造 |
| JPH08306780A (ja) * | 1995-05-11 | 1996-11-22 | Toshiba Corp | 半導体装置の製造方法 |
| US5659201A (en) * | 1995-06-05 | 1997-08-19 | Advanced Micro Devices, Inc. | High conductivity interconnection line |
| US5686762A (en) * | 1995-12-21 | 1997-11-11 | Micron Technology, Inc. | Semiconductor device with improved bond pads |
| JP3526376B2 (ja) * | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5986343A (en) * | 1998-05-04 | 1999-11-16 | Lucent Technologies Inc. | Bond pad design for integrated circuits |
| US6261944B1 (en) * | 1998-11-24 | 2001-07-17 | Vantis Corporation | Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect |
-
1996
- 1996-08-21 JP JP21998796A patent/JP3526376B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-19 TW TW086111861A patent/TW337035B/zh not_active IP Right Cessation
- 1997-08-20 DE DE69721411T patent/DE69721411T2/de not_active Expired - Lifetime
- 1997-08-20 KR KR1019970039531A patent/KR100276191B1/ko not_active Expired - Fee Related
- 1997-08-20 US US08/915,398 patent/US6362528B2/en not_active Expired - Fee Related
- 1997-08-20 SG SG1997003001A patent/SG65674A1/en unknown
- 1997-08-20 EP EP97114374A patent/EP0825646B1/en not_active Expired - Lifetime
- 1997-08-21 CN CN97117718A patent/CN1096116C/zh not_active Expired - Fee Related
-
2001
- 2001-10-11 US US09/974,045 patent/US6500748B2/en not_active Expired - Fee Related
-
2002
- 2002-10-30 US US10/283,253 patent/US6720658B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| SG65674A1 (en) | 1999-06-22 |
| DE69721411T2 (de) | 2004-03-18 |
| JPH1064938A (ja) | 1998-03-06 |
| DE69721411D1 (de) | 2003-06-05 |
| EP0825646B1 (en) | 2003-05-02 |
| EP0825646A3 (en) | 1999-10-13 |
| KR19980018795A (ko) | 1998-06-05 |
| US20030062625A1 (en) | 2003-04-03 |
| CN1096116C (zh) | 2002-12-11 |
| US6500748B2 (en) | 2002-12-31 |
| US20020020918A1 (en) | 2002-02-21 |
| EP0825646A2 (en) | 1998-02-25 |
| CN1174409A (zh) | 1998-02-25 |
| US20010013657A1 (en) | 2001-08-16 |
| US6720658B2 (en) | 2004-04-13 |
| TW337035B (en) | 1998-07-21 |
| US6362528B2 (en) | 2002-03-26 |
| KR100276191B1 (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526376B2 (ja) | 半導体装置及びその製造方法 | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| US6417087B1 (en) | Process for forming a dual damascene bond pad structure over active circuitry | |
| KR100659801B1 (ko) | 반도체 집적 회로 제조 방법 | |
| US9786601B2 (en) | Semiconductor device having wires | |
| KR100437460B1 (ko) | 본딩패드들을 갖는 반도체소자 및 그 제조방법 | |
| US6348734B1 (en) | Self-aligned copper interconnect architecture with enhanced copper diffusion barrier | |
| US20010001742A1 (en) | Method of fabricating a dual -damascene structure in an integrated cirtcuit with multilevel-interconnect strcture | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
| JPH11312704A (ja) | ボンドパッドを有するデュアルダマスク | |
| US5924006A (en) | Trench surrounded metal pattern | |
| US6838769B1 (en) | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads | |
| US20250349618A1 (en) | Redistribution layer metallic structure and method | |
| US20020068385A1 (en) | Method for forming anchored bond pads in semiconductor devices and devices formed | |
| US6218291B1 (en) | Method for forming contact plugs and simultaneously planarizing a substrate surface in integrated circuits | |
| KR100351058B1 (ko) | 반도체 소자의 금속 배선 및 그 제조방법 | |
| JPH11162980A5 (ja) | ||
| US6686269B2 (en) | Semiconductor device having improved contact hole structure, and method of manufacturing the same | |
| JP3267281B2 (ja) | 半導体装置の製造方法 | |
| JPH05182927A (ja) | 半導体集積回路装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |