JP3529032B2 - Semiconductor wafer etching method - Google Patents
Semiconductor wafer etching methodInfo
- Publication number
- JP3529032B2 JP3529032B2 JP25124998A JP25124998A JP3529032B2 JP 3529032 B2 JP3529032 B2 JP 3529032B2 JP 25124998 A JP25124998 A JP 25124998A JP 25124998 A JP25124998 A JP 25124998A JP 3529032 B2 JP3529032 B2 JP 3529032B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wafer
- outer peripheral
- semiconductor wafer
- gathering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 title claims description 94
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 22
- 235000012431 wafers Nutrition 0.000 claims description 100
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 230000001680 brushing effect Effects 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000007788 liquid Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000007598 dipping method Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は半導体ウェーハの
エッチング方法、詳しくはギャザリングされた各半導体
ウェーハの外周部の略全面を均一にエッチング処理する
半導体ウェーハのエッチング方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a semiconductor wafer, and more particularly to a method for etching a semiconductor wafer which uniformly etches substantially the entire outer peripheral portion of each gathered semiconductor wafer.
【０００２】[0002]
【従来の技術】一般に、シリコンウェーハ（半導体ウェ
ーハ）は、スライシングされたのち、ウェーハ外周部
が、研削砥石により面取り加工される。この面取り時
に、ウェーハ外周部の表層には、研削砥石によるダメー
ジが発生する。そこで、このダメージを除去するため
に、ウェーハ表裏面のラップ工程後、ＣＣＲ（Ｃｈｅｍ
ｉｃａｌ Ｃｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）工程とい
う、このウェーハ面取り部に対するエッチング（以下、
面取りエッチングという場合がある）が行われている。
従来、このＣＣＲ処理の一種として、複数枚のシリコン
ウェーハの面取りエッチングをまとめて行う、ギャザー
エッチングが開発されている。ギャザーエッチングと
は、面取りエッチングの処理前に、シリコンウェーハを
多数枚重ね合わせ、これを回転しながらエッチング液に
浸漬することにより、半導体ウェーハの外周部だけをエ
ッチング処理する方法である。2. Description of the Related Art Generally, after slicing a silicon wafer (semiconductor wafer), the outer peripheral portion of the wafer is chamfered by a grinding wheel. At the time of this chamfering, the surface of the outer peripheral portion of the wafer is damaged by the grinding wheel. Therefore, in order to remove this damage, CCR (Chem
The etching for the chamfered portion of the wafer, which is referred to as an "ical corner rounding" step (hereinafter, referred to as "
(It may be called chamfer etching).
Conventionally, as one type of this CCR processing, gather etching has been developed which collectively chamfers a plurality of silicon wafers. Gather etching is a method of etching only the outer peripheral portion of a semiconductor wafer by stacking a number of silicon wafers and dipping them in an etching solution while rotating them before the chamfering etching process.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、この従
来技術におけるギャザーエッチングでは、ウェーハ外周
部が面取りされたシリコンウェーハ同士を重ね合わせて
いる。そのため、隣接する各ウェーハの外周部間は隙間
を有している。したがって、これらの隙間に異物が付着
したり、エッチング液に浸漬した際に発生する気泡が付
着したりするおそれがある。そこで、この問題を解消す
るために、従来では、このＣＣＲ工程の前に、ギャザリ
ングウェーハを純水で潤して、異物の除去および気泡の
付着を防いでいた。しかしながら、この面取りエッチン
グは、周知の通り、ウェーハ外周部のＳｉ面を、エッチ
ング液との化学反応によって溶損させる面取り方法であ
る。そのため、この面取りエッチング中、各ウェーハ外
周部の表面からは反応ガスが発生する。その結果、例え
ば反応ガスが各ウェーハの外周部間（谷部分）の隙間に
付着た場合は、ギャザリングウェーハの各谷部分および
谷部分間にエッチングムラが生じるおそれがあった。However, in the gather etching in this prior art, the silicon wafers whose outer peripheral portions are chamfered are overlapped with each other. Therefore, there is a gap between the outer peripheral portions of the adjacent wafers. Therefore, there is a possibility that foreign matter may adhere to these gaps or bubbles generated when immersed in the etching solution. Therefore, in order to solve this problem, conventionally, before this CCR step, the gathering wafer was moistened with pure water to prevent the removal of foreign matters and the adhesion of bubbles. However, as is well known, this chamfer etching is a chamfering method in which the Si surface of the outer peripheral portion of the wafer is melted by a chemical reaction with an etching solution. Therefore, during this chamfering etching, a reaction gas is generated from the surface of the outer peripheral portion of each wafer. As a result, for example, when the reaction gas adheres to the gap between the outer peripheral portions (valley portions) of each wafer, etching unevenness may occur between the valley portions and the valley portions of the gathering wafer.
【０００４】[0004]
【発明の目的】この発明は、ギャザリングされた各半導
体ウェーハの外周部の略全面を均一に面取りエッチング
することができる半導体ウェーハのエッチング方法を提
供することを、その目的としている。また、この発明
は、効果的な面取りエッチングを行うことができる半導
体ウェーハのエッチング方法を提供することを、その目
的としている。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor wafer etching method capable of uniformly chamfering the substantially outer peripheral surface of each gathered semiconductor wafer. Another object of the present invention is to provide a method for etching a semiconductor wafer, which enables effective chamfering etching.
【０００５】[0005]
【課題を解決するための手段】請求項１に記載の発明
は、エッチング処理前に、半導体ウェーハを複数枚重ね
合わせ、これにエッチング液を供給して、半導体ウェー
ハの外周部をエッチングする半導体ウェーハのエッチン
グ方法において、隣接する各半導体ウェーハの外周部間
の隙間形成面同士をブラッシングしながら、エッチング
処理する半導体ウェーハのエッチング方法である。According to a first aspect of the present invention, a plurality of semiconductor wafers are stacked before etching treatment.
In addition, in the method of etching a semiconductor wafer in which an outer peripheral portion of a semiconductor wafer is etched by supplying an etching solution to the outer peripheral portion of the semiconductor wafer, an etching treatment is performed while brushing the gap forming surfaces between the outer peripheral portions of adjacent semiconductor wafers. Is the etching method.
【０００６】半導体ウェーハとしては、シリコンウェー
ハ，ガリウム砒素ウェーハなどが挙げられる。半導体ウ
ェーハの重ね合わせ（ギャザー）の枚数は限定されな
い。例えば１０〜５００枚程度である。エッチング液の
種類は限定されない。例えば、フッ酸と硝酸との混酸な
どを採用することができる。また、このエッチング液の
ギャザリングウェーハへの供給は、浸漬でもいいし、吹
きかけでもよい。なお、浸漬の場合において、この浸漬
されるギャザリングウェーハの浸漬部分は、少なくと
も、この面取りエッチングされる各ウェーハ外周部が含
まれていればよい。ブラッシングに使用されるブラシの
形状や大きさは限定されない。ブラシ毛の素材も限定さ
れない。例えばナイロンなどが挙げられる。ただし、ブ
ラッシング時に磨耗およびエッチング液による溶損を起
こしにくいものが好ましい。ブラシ毛の長さは、ブラシ
裏面の全域にわたって均一でもよいし、部分的にブラシ
毛の長さを異ならせてもよい。例えば、ギャザリングウ
ェーハの山部分と谷部分との起伏に合わせて、一定ピッ
チで凹凸を繰り返す山切りカットのブラシ毛としてもよ
い。Examples of semiconductor wafers include silicon wafers and gallium arsenide wafers. The number of semiconductor wafers to be superposed (gathered) is not limited. For example, it is about 10 to 500 sheets. The type of etching solution is not limited. For example, a mixed acid of hydrofluoric acid and nitric acid can be adopted. The etching solution may be supplied to the gathering wafer by dipping or spraying. In the case of dipping, the dipping portion of the dipping gathering wafer may include at least the outer peripheral portion of each wafer to be chamfered and etched. The shape and size of the brush used for brushing are not limited. The material of the brush bristles is not limited. Examples include nylon. However, it is preferable to use one that is less likely to be worn and melted by an etching solution during brushing. The length of the brush bristles may be uniform over the entire back surface of the brush, or the length of the brush bristles may be partially different. For example, a mountain cutting cut bristle may be used in which unevenness is repeated at a constant pitch in accordance with the undulations of the peaks and valleys of the gathering wafer.
【０００７】また、ブラッシングの際には、ブラシ毛を
各ウェーハ外周部に当接して、ギャザリングウェーハを
回転してもよい。また、これとは反対に、ブラシをギャ
ザリングウェーハの外周面に沿わせて回転してもよい。
さらには、両者を回転してもよい。ウェーハ側およびブ
ラシ側を回転する場合の各回転数は限定されない。例え
ば１〜５０ｒｐｍくらいである。この面取りエッチング
時にブラシに加えられる押圧力は０．０１〜２ｋｇｆ／
ｃｍ２、特に０．１〜０．５ｋｇｆ／ｃｍ２が好まし
い。０．０１ｋｇｆ／ｃｍ ２未満ではブラシの変形とい
う不都合が生じる。また、２ｋｇｆ／ｃｍ２を超えると
ブラシ自体の作用により、エッチングムラが発生する。When brushing, brush hair
Gathering wafers
You may rotate. On the contrary, the brush is
You may rotate along the outer peripheral surface of a zering wafer.
Furthermore, both may be rotated. Wafer side and
The number of rotations when rotating on the rack side is not limited. example
For example, it is about 1 to 50 rpm. This chamfer etching
The pressing force sometimes applied to the brush is 0.01 to 2 kgf /
cmTwo, Especially 0.1-0.5 kgf / cmTwoIs preferred
Yes. 0.01 kgf / cm TwoBrush deformation is less than
It causes inconvenience. 2 kgf / cmTwoExceeds
Etching unevenness occurs due to the action of the brush itself.
【０００８】請求項２の発明は、上記エッチング処理
は、それぞれの半導体ウェーハをウェーハ中心部を中心
にして一括して回転させつつ、ブラッシング面にエッチ
ング液を供給しながら行う請求項１に記載の半導体ウェ
ーハのエッチング方法である。エッチング液としては、
例えば上記フッ酸と硝酸との混酸（ＨＦ：ＨＮＯ３）な
どが挙げられる。ブラッシング面へのエッチング液の供
給方法は限定されない。例えば、ノズルを介してブラシ
側にエッチング液を送り込み、その後、このブラシ側か
らブラッシング面にエッチング液を供給するようにして
もよい。または、直接、ブラッシング面にエッチング液
を供給してもよい。このエッチング液の供給量は、０．
５〜１０ミリリットル／秒、特に１〜５ミリリットル／
秒が好ましい。０．５ミリリットル／秒未満では、混酸
液の流れが制御しにくくなり、半導体ウェーハのエッチ
ングの不均一性が生じやすいという不都合が生じる。ま
た、１０ミリリットル／秒を超えるとコスト高になると
いう不都合が生じる。According to a second aspect of the present invention, the etching process is performed while the semiconductor wafers are collectively rotated about the center of the wafer and the etching liquid is supplied to the brushing surface. A method for etching a semiconductor wafer. As an etching solution,
For example, a mixed acid of the above-mentioned hydrofluoric acid and nitric acid (HF: HNO 3 ) and the like can be mentioned. The method of supplying the etching liquid to the brushing surface is not limited. For example, the etching liquid may be sent to the brush side through a nozzle, and then the etching liquid may be supplied to the brushing surface from the brush side. Alternatively, the etching liquid may be directly supplied to the brushing surface. The supply amount of this etching solution is 0.
5-10 ml / sec, especially 1-5 ml / sec
Seconds are preferred. If it is less than 0.5 ml / sec, it becomes difficult to control the flow of the mixed acid solution, and there arises a problem that nonuniformity of etching of the semiconductor wafer is likely to occur. Further, if it exceeds 10 ml / sec, there is a disadvantage that the cost becomes high.
【０００９】[0009]
【作用】この発明によれば、ギャザリングウェーハの各
ウェーハ外周部間の隙間形成面同士にブラシを当接し、
これらの部分をエッチング液に浸漬した状態でブラッシ
ングする。これにより、ギャザリングされた各半導体ウ
ェーハの外周部の略全面を均一に面取りエッチングする
ことができる。According to the present invention, the brush is brought into contact with the gap forming surfaces between the outer peripheral portions of the gathering wafers,
Brushing is performed while these parts are immersed in the etching solution. As a result, it is possible to uniformly chamfer the entire outer peripheral portion of each gathered semiconductor wafer.
【００１０】特に、請求項２に記載の発明によれば、エ
ッチング液に浸漬された半導体ウェーハをウェーハ中心
部を中心にして一括して回転させながら、ブラッシング
面に新たにエッチング液を供給しつつブラッシングする
ので、ギャザリングされた各半導体ウェーハの外周部
に、効果的な面取りエッチングを施すことができる。Particularly, according to the second aspect of the present invention, while the semiconductor wafers immersed in the etching solution are collectively rotated around the wafer center, the etching solution is newly supplied to the brushing surface. Since the brushing is performed, it is possible to effectively chamfer the outer peripheral portion of each gathered semiconductor wafer.
【００１１】[0011]
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図１は、この発明の一実施例に係る
半導体ウェーハのエッチング方法を適用した面取りエッ
チング装置の説明図である。図２は、ギャザリングウェ
ーハの外周部の面取りエッチング中の要部拡大図であ
る。図３は、この発明の一実施例に係るギャザリングウ
ェーハの周方向のエッチングムラを示す要部拡大正面図
である。図４は、この発明と従来手段とのギャザリング
ウェーハの周方向のエッチングムラ発生率を示すグラフ
である。図１において、１０は半導体ウェーハのエッチ
ング方法が適用された面取りエッチング装置である。こ
の面取りエッチング装置１０は、あらかじめ多数枚のシ
リコンウェーハＷを一対のチャック部材１１間で重ね合
わせてギャザリングウェーハＧを作製し、これをエッチ
ング槽（図外）内に収納して、このギャザリングウェー
ハＧの外周部にエッチング液を吹きかけることで、面取
り砥石による機械的面取り時に発生し、それぞれのシリ
コンウェーハＷの外周部の表層に残存している面取りダ
メージ（通常、深さ５〜２０μｍ）を取り除く装置であ
る。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an explanatory diagram of a chamfer etching apparatus to which a semiconductor wafer etching method according to an embodiment of the present invention is applied. FIG. 2 is an enlarged view of a main part during chamfering etching of the outer peripheral portion of the gathering wafer. FIG. 3 is an enlarged front view of a main part showing circumferential etching unevenness of a gathering wafer according to an embodiment of the present invention. FIG. 4 is a graph showing the rate of occurrence of etching unevenness in the circumferential direction of a gathering wafer according to the present invention and the conventional means. In FIG. 1, reference numeral 10 is a chamfer etching apparatus to which a semiconductor wafer etching method is applied. The chamfering etching apparatus 10 preliminarily stacks a large number of silicon wafers W between a pair of chuck members 11 to produce a gathering wafer G, and stores the gathering wafer G in an etching tank (not shown). Equipment for removing chamfering damage (usually 5 to 20 μm in depth) which is generated at the time of mechanical chamfering by a chamfering grindstone and is left on the outer peripheral surface layer of each silicon wafer W by spraying an etching solution on the outer peripheral portion of Is.
【００１２】ギャザリングウェーハＧを構成する各シリ
コンウェーハＷは、隣接するもの同士、その表裏面を接
触させて重ね合わされている。また、エッチング液に
は、フッ酸と硝酸との混酸が用いられている。このエッ
チング液は、図外のエッチング槽外へと導かれ、その
後、循環路の途中部に設けられた温調・濾過装置１４に
より濾過される。この温調・濾過装置１４は、エッチン
グ液を所定温度まで昇温し、かつフィルタリングして異
物などを除去する装置である。それから、昇温および濾
過後のエッチング液は、循環ポンプ１３の圧送力によ
り、エッチング槽の上部内に突出した長尺なノズル１５
を通して、再びギャザリングウェーハＧに吹きかけられ
る。The silicon wafers W constituting the gathering wafer G are superposed on each other such that adjacent wafers are in contact with each other and their front and back surfaces are in contact with each other. A mixed acid of hydrofluoric acid and nitric acid is used as the etching solution. The etching liquid is guided to the outside of the etching tank (not shown) and then filtered by the temperature control / filtering device 14 provided in the middle of the circulation path. The temperature adjusting / filtering device 14 is a device that raises the temperature of the etching liquid to a predetermined temperature and removes foreign matters by filtering. Then, the etching liquid after the temperature rising and filtration is supplied to the long nozzle 15 protruding into the upper portion of the etching tank by the pumping force of the circulation pump 13.
Through the gathering wafer G again.
【００１３】ギャザリングウェーハＧの上方には、各ウ
ェーハ外周部をブラッシングする横長なブラシ１６が配
設されている。ブラシ１６の長さ方向はウェーハ中心軸
に沿っている。また、そのブラシ毛１６ａは、ギャザリ
ングウェーハＧの各シリコンウェーハＷの外周部の山部
分および谷部分に略均等に押し付けられるよう、山ぎり
にカットされている。また、ブラシ１６の直上には、上
記ノズル１５が、このブラシ１６と並行に設けられてい
る。ノズル１５の周側板の下部には、略ノズル全長にわ
たり、多数の噴出口１５ａが穿孔されている。これらの
噴出口１５ａの開口方向は、ブラシ１６方向（下方向）
である。これらの噴出口１５ａからは、上記昇温および
濾過されたエッチング液が、２ミリリットル／秒で、ギ
ャザリングウェーハＧのブラッシング面に向けて噴出さ
れる。Above the gathering wafer G, a horizontally long brush 16 for brushing the outer peripheral portion of each wafer is arranged. The length direction of the brush 16 is along the central axis of the wafer. Further, the brush bristles 16a are cut into a mountain so that the brush bristles 16a are pressed substantially evenly on the peaks and valleys of the outer peripheral portion of each silicon wafer W of the gathering wafer G. Further, the nozzle 15 is provided directly above the brush 16 in parallel with the brush 16. In the lower part of the peripheral side plate of the nozzle 15, a large number of ejection ports 15a are bored over substantially the entire length of the nozzle. The opening direction of these ejection ports 15a is the brush 16 direction (downward).
Is. The heated and filtered etching liquid is ejected toward the brushing surface of the gathering wafer G from these ejection ports 15a at a rate of 2 ml / sec.
【００１４】次に、この面取りエッチング装置１０を用
いたギャザリングウェーハＧの各ウェーハ外周部の面取
りエッチング方法（表面処理方法）を説明する。ギャザ
リングウェーハＧを図外のエッチング槽内に投入し、ウ
ェーハ外周部に、エッチング液を噴射する。その後、回
転中の各シリコンウェーハＷの外周部に、ブラシ毛１６
ａの山切り面を０．２ｋｇｆ／ｃｍ２の押圧力で押し付
ける。それから、この状態を維持して、ウェーハ中心部
を中心に１５ｒｐｍでギャザリングウェーハＧを回転し
ながら、エッチング液による面取りエッチングを行う。Next, a chamfering etching method (surface treatment method) for the outer peripheral portion of each wafer of the gathering wafer G using the chamfering etching apparatus 10 will be described. The gathering wafer G is put into an etching tank (not shown), and the etching liquid is sprayed onto the outer peripheral portion of the wafer. After that, the brush bristles 16 are provided on the outer peripheral portion of each rotating silicon wafer W.
The mountain cutting surface of a is pressed with a pressing force of 0.2 kgf / cm 2 . Then, while maintaining this state, chamfering etching with an etching solution is performed while rotating the gathering wafer G around the center of the wafer at 15 rpm.
【００１５】すなわち、各シリコンウェーハＷの外周部
をブラッシングしながら、面取りエッチングを施す。こ
のようにしたので、従来、面取りエッチング時に各ウェ
ーハ外周部間の隙間形成面に付着していた異物や、ギャ
ザリングウェーハＧのエッチング液浸漬時に発生した気
泡や、さらには面取りエッチング時に発生した反応ガス
といった付着物Ｐ（図２参照）を、このエッチング中、
常時、ブラシ１６により、きれいに除去することができ
る。この結果、従来法に比べて、ギャザリングウェーハ
Ｇの各ウェーハ周方向のエッチングムラが減少する。す
なわち、図３に示すように、従来法ではシリコンウェー
ハＷの面取り部ｗａの谷部分ｗ２に、エッチングムラＸ
が発生しやすかった。なお、図３において、ｗ１は面取
り部ｗａの山部分である。これに対して、この面取りエ
ッチング装置１０を用いた本発明の面取りエッチング方
法では、エッチングムラの発生率が従来法の約１０分の
１まで抑えることができた（図４のグラフ参照）。That is, chamfering etching is performed while brushing the outer peripheral portion of each silicon wafer W. Since this is done, conventionally, foreign matter attached to the gap forming surface between the outer peripheral portions of the wafers during chamfering etching, bubbles generated during immersion of the gathering wafer G in the etching solution, and reaction gas generated during chamfering etching. The deposit P (see FIG. 2) such as
The brush 16 can always remove it cleanly. As a result, etching unevenness in the circumferential direction of each wafer of the gathering wafer G is reduced as compared with the conventional method. That is, as shown in FIG. 3, in the conventional method, the etching unevenness X is formed in the valley portion w2 of the chamfered portion wa of the silicon wafer W.
Was likely to occur. In FIG. 3, w1 is a mountain portion of the chamfered portion wa. On the other hand, in the chamfering etching method of the present invention using the chamfering etching apparatus 10, the occurrence rate of etching unevenness could be suppressed to about 1/10 of that in the conventional method (see the graph in FIG. 4).
【００１６】これにより、ギャザリングされたシリコン
ウェーハＷの外周部の全面を、略均一に面取りエッチン
グすることができる。その結果、今まで以上に高品質な
シリコンウェーハＷを作製することが可能になる。ま
た、面取りエッチング時には、ギャザリングウェーハＧ
をウェーハ中心部を中心にして一括して回転しながら、
ノズル１５の各噴出口１５ａから、上記ブラッシング面
に向かって、昇温および濾過後のエッチング液を噴出さ
せる。これにより、ギャザリングされた各シリコンウェ
ーハＷの外周部に対して、効果的な面取りエッチングを
施すこともできる。As a result, the entire surface of the outer peripheral portion of the gathered silicon wafer W can be chamfered and etched substantially uniformly. As a result, it becomes possible to manufacture a higher quality silicon wafer W than ever before. When chamfering and etching, the gathering wafer G
While collectively rotating the center of the wafer
From each jet port 15a of the nozzle 15, the etching liquid after being heated and filtered is jetted toward the brushing surface. Thereby, the chamfering etching can be effectively performed on the outer peripheral portion of each gathered silicon wafer W.
【００１７】[0017]
【発明の効果】この発明によれば、ギャザリング状態の
各半導体ウェーハの外周部間の隙間部分をブラッシング
しながら面取りエッチングを行うようにしたので、これ
らのウェーハ外周部の全面に、ムラのない均一なエッチ
ング処理を施すことができる。According to the present invention, the chamfering etching is performed while brushing the gaps between the outer peripheral portions of the semiconductor wafers in the gathered state, so that the entire outer peripheral portions of these wafers are evenly and uniformly formed. Etching treatment can be performed.
【００１８】特に、請求項２に記載の発明によれば、請
求項１の効果に加えて、ギャザリングされた各半導体ウ
ェーハを、ウェーハ中心部を中心にして回転しながら、
各ブラッシング面にエッチング液を供給しつつブラッシ
ングするようにしたので、効果的な面取りエッチングが
行える。In particular, according to the invention described in claim 2, in addition to the effect of claim 1, while rotating each gathered semiconductor wafer about the center of the wafer,
Since the brushing is performed while supplying the etching liquid to each brushing surface, effective chamfering etching can be performed.
【図１】この発明の一実施例に係る半導体ウェーハのエ
ッチング方法を適用した面取りエッチング装置の説明図
である。FIG. 1 is an explanatory diagram of a chamfering etching apparatus to which a semiconductor wafer etching method according to an embodiment of the present invention is applied.
【図２】この発明の一実施例に係るギャザリングウェー
ハの外周部の面取りエッチング中の要部拡大図である。FIG. 2 is an enlarged view of a main part during chamfering etching of an outer peripheral portion of a gathering wafer according to an embodiment of the present invention.
【図３】この発明の一実施例に係るギャザリングウェー
ハの周方向のエッチングムラを示す要部拡大正面図であ
る。FIG. 3 is a main part enlarged front view showing etching unevenness in a circumferential direction of a gathering wafer according to an embodiment of the present invention.
【図４】この発明と従来手段とのギャザリングウェーハ
の周方向のエッチングムラ発生率を示すグラフである。FIG. 4 is a graph showing the rate of occurrence of etching unevenness in the circumferential direction of a gathering wafer according to the present invention and conventional means.
１０ 面取りエッチング装置、 １６ ブラシ、 Ｇ ギャザリングウェーハ、 Ｗ シリコンウェーハ。 10 Chamfer etching equipment, 16 brushes, G gathering wafer, W Silicon wafer.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−182939（ＪＰ，Ａ) 特開 平７−283196（ＪＰ，Ａ) 特開 昭57−141926（ＪＰ，Ａ) 特開 平６−77188（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/304 H01L 21/306 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-5-182939 (JP, A) JP-A-7-283196 (JP, A) JP-A-57-141926 (JP, A) JP-A-6- 77188 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/304 H01L 21/306
Claims (2)
複数枚重ね合わせ、これにエッチング液を供給して、半
導体ウェーハの外周部をエッチングする半導体ウェーハ
のエッチング方法において、 隣接する各半導体ウェーハの外周部間の隙間形成面同士
をブラッシングしながら、エッチング処理する半導体ウ
ェーハのエッチング方法。1. A semiconductor wafer is processed before etching.
A method of etching a semiconductor wafer in which a plurality of wafers are stacked and an etching solution is supplied to etch the outer peripheral portion of the semiconductor wafer. Method for etching semiconductor wafer.
体ウェーハをウェーハ中心部を中心にして一括して回転
させつつ、ブラッシング面にエッチング液を供給しなが
ら行う請求項１に記載の半導体ウェーハのエッチング方
法。2. The method for etching a semiconductor wafer according to claim 1, wherein the etching treatment is performed by collectively rotating the respective semiconductor wafers about a wafer central portion and supplying an etching solution to the brushing surface. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25124998A JP3529032B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor wafer etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25124998A JP3529032B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor wafer etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082690A JP2000082690A (en) | 2000-03-21 |
| JP3529032B2 true JP3529032B2 (en) | 2004-05-24 |
Family
ID=17219965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25124998A Expired - Lifetime JP3529032B2 (en) | 1998-09-04 | 1998-09-04 | Semiconductor wafer etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529032B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009124060A1 (en) | 2008-03-31 | 2009-10-08 | Memc Electronic Materials, Inc. | Methods for etching the edge of a silicon wafer |
| KR20110099108A (en) | 2008-11-19 | 2011-09-06 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | Methods and Systems for Stripping Edges of Semiconductor Wafers |
| US8853054B2 (en) | 2012-03-06 | 2014-10-07 | Sunedison Semiconductor Limited | Method of manufacturing silicon-on-insulator wafers |
-
1998
- 1998-09-04 JP JP25124998A patent/JP3529032B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082690A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6273101B1 (en) | Method for post chemical-mechanical planarization cleaning of semiconductor wafers | |
| JP4709346B2 (en) | Wafer edge cleaning equipment | |
| JP3972065B2 (en) | Silicon dust removal wafer grinding and polishing equipment | |
| US6550091B1 (en) | Double-sided wafer edge scrubbing apparatus and method for using the same | |
| EP1046433B1 (en) | Method for removing contaminants by brushing | |
| US5725414A (en) | Apparatus for cleaning the side-edge and top-edge of a semiconductor wafer | |
| US5853522A (en) | Drip chemical delivery apparatus | |
| EP1680260B1 (en) | Methods and materials for making a monolithic porous pad cast onto a rotatable base | |
| US20090056744A1 (en) | Wafer cleaning compositions and methods | |
| EP1107290A2 (en) | Wafer scrubbing brush core | |
| CN101437630A (en) | Apparatus for isolated bevel edge clean and method for using the same | |
| US7179154B1 (en) | Method and apparatus for cleaning a wafer bevel edge and notch using a pin and an abrasive film cassette | |
| WO2000018543A1 (en) | Method of post cmp defect stability improvement | |
| JP2000228389A (en) | Method for manufacturing semiconductor device | |
| JP2003502840A (en) | Method and system for cleaning a semiconductor wafer | |
| JP3529032B2 (en) | Semiconductor wafer etching method | |
| US6502271B1 (en) | Method and apparatus for cleaning workpieces with uniform relative velocity | |
| US20040089326A1 (en) | Method for post chemical-mechanical planarization cleaning of semiconductor wafers | |
| JP4467241B2 (en) | Manufacturing method of semiconductor wafer | |
| WO2003058694A1 (en) | Method for post-etch and strip residue removal on coral films | |
| JP3551301B2 (en) | Wafer chamfer etching system | |
| JP2004214398A (en) | Method of manufacturing semiconductor wafer | |
| JPH076987A (en) | Cleaning equipment | |
| JP2005340328A (en) | Manufacturing method of semiconductor device | |
| JP3225273B2 (en) | Comprehensive polishing equipment for wafer substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |