JP3535876B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP3535876B2 JP3535876B2 JP33426391A JP33426391A JP3535876B2 JP 3535876 B2 JP3535876 B2 JP 3535876B2 JP 33426391 A JP33426391 A JP 33426391A JP 33426391 A JP33426391 A JP 33426391A JP 3535876 B2 JP3535876 B2 JP 3535876B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- oxide film
- insulating film
- gas
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 103
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 78
- 239000007789 gas Substances 0.000 claims abstract description 74
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 51
- 239000001257 hydrogen Substances 0.000 claims abstract description 46
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000005245 sintering Methods 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract 12
- 239000011229 interlayer Substances 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 44
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 8
- 150000002431 hydrogen Chemical class 0.000 claims description 7
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910019142 PO4 Inorganic materials 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims 1
- 239000010452 phosphate Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000002161 passivation Methods 0.000 description 10
- 238000002156 mixing Methods 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 229910016569 AlF 3 Inorganic materials 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 238000009770 conventional sintering Methods 0.000 description 2
- 229910000856 hastalloy Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910001512 metal fluoride Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- FKNQFGJONOIPTF-UHFFFAOYSA-N Sodium cation Chemical compound [Na+] FKNQFGJONOIPTF-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- WAIPAZQMEIHHTJ-UHFFFAOYSA-N [Cr].[Co] Chemical compound [Cr].[Co] WAIPAZQMEIHHTJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係わり、特に信頼性の高い酸化膜/シリコン界面
の形成が可能な半導体装置にその製造方法に関する。The present invention relates relates to a semiconductor device and a manufacturing <br/> how relates to a manufacturing method for a semiconductor device capable of particularly formed of high oxide film / silicon interface reliability.
【0002】[0002]
【従来の技術】従来の技術を、絶縁膜として酸化膜を、
半導体としてシリコンを例にとり説明する。2. Description of the Related Art A conventional technique is to use an oxide film as an insulating film.
Silicon will be described as an example of the semiconductor.
【0003】従来、酸化膜/シリコン界面のダングリン
グボンドを終端する技術の1つとしていわゆるシンタリ
ング法が知られている。この方法は、シリコン基板上に
酸化膜あるいは酸化膜および電極、配線等を形成した
後、水素、不活性ガス等のガス体を混合した水素等を加
熱した酸化膜/シリコン基板に接触させることにより酸
化膜/シリコン界面のダングリングボンドを水素で終端
する方法である。Conventionally, the so-called sintering method is known as one of the techniques for terminating the dangling bond at the oxide film / silicon interface. In this method, after forming an oxide film or an oxide film and electrodes, wirings, etc. on a silicon substrate, hydrogen or a mixed hydrogen gas such as an inert gas is brought into contact with a heated oxide film / silicon substrate. This is a method of terminating dangling bonds at the oxide film / silicon interface with hydrogen.
【0004】また、水素ガスあるいは不活性ガスと水素
ガスとを混合した混合ガスをプラズマ化し、プラズマ中
の水素イオン及び水素活性種を、酸化膜/シリコン基板
に接触させて、ダングリングボンドを水素で終端する技
術も知られている。Further, hydrogen gas or a mixed gas in which an inert gas and hydrogen gas are mixed is turned into plasma, and hydrogen ions and active hydrogen species in the plasma are brought into contact with the oxide film / silicon substrate to dangling bonds with hydrogen. A technique of terminating with is also known.
【0005】[0005]
【発明が解決しようとする課題】しかし、前者の技術に
おいては、導入されたガス体が活性でないため、酸化膜
/シリコン界面のダングリングボンドの終端が不十分で
あり、高い信頼性のデバイスが製造されない。However, in the former technique, since the introduced gas is not active, the dangling bond termination at the oxide film / silicon interface is insufficient and a highly reliable device is obtained. Not manufactured.
【0006】一方、後者の技術は、プラズマ中の水素活
性種を用いてダングリングボンドの終端を行っているた
め、ダングリングボンドは十分に終端され、高い信頼性
を有するデバイスが得られることが期待される。しか
し、実際に後者の技術によりダングリングボンドの終端
を行った場合、必ずしも高い信頼性を有するデバイスが
得られないことが判明した。本発明者は、このように、
期待に反して高い信頼性を有するデバイスが得られない
原因を探求した。その結果、後者の技術では、プラズマ
を発生させているため、そのプラズマが酸化膜及び酸化
膜/シリコン界面に損傷を与えており、そのために新た
に欠陥及びダングリングボンドを生成していることが原
因であることを解明した。On the other hand, in the latter technique, since dangling bonds are terminated by using hydrogen active species in plasma, dangling bonds are sufficiently terminated and a device having high reliability can be obtained. Be expected. However, it has been found that when the dangling bond is actually terminated by the latter technique, a device having high reliability cannot always be obtained. In this way, the inventor
We have searched for the reason why a device with high reliability cannot be obtained contrary to expectations. As a result, in the latter technique, since plasma is generated, the plasma damages the oxide film and the oxide film / silicon interface, and as a result, new defects and dangling bonds are generated. It was clarified that it was the cause.
【0007】結局、現在のところ、酸化膜及び酸化膜/
シリコン界面に損傷をあたえることなく、ダングリング
ボンドを十分に終端し得る技術は存在せず、酸化膜/半
導体界面の界面準位が低く、信頼性の高い半導体装置は
実現されていない。After all, at present, oxide films and oxide films /
There is no technology capable of sufficiently terminating dangling bonds without damaging the silicon interface, the oxide film / semiconductor interface has a low interface state, and a highly reliable semiconductor device has not been realized.
【0008】[0008]
【発明が解決しようとする課題】本発明は、上記従来技
術の課題を解決すべくなされたものであり、信頼性の高
い絶縁膜と半導体との界面(例えば、酸化膜/シリコン
界面)を有する半導体装置及びその製造方法を提供する
ことを目的とする。The present invention has been made to solve the above-mentioned problems of the prior art and has a highly reliable interface between an insulating film and a semiconductor (for example, an oxide film / silicon interface). and to provide a semiconductor device and a manufacturing how.
【0009】[0009]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁膜/半導体界面を有する半導体装置の製
造方法において、該絶縁膜に、プラズマを伴わない水素
活性種を接触させてシンタリングを行うことにより前記
絶縁膜/半導体界面のダングリングボンドを終端するこ
とを特徴とする。本発明の半導体装置は、絶縁膜/半導
体界面を有する半導体装置において、プラズマを伴わな
い水素活性種によるシンタリング処理により前記絶縁膜
/半導体界面のダングリングボンドが終端されているこ
とを特徴とする。According to a method of manufacturing a semiconductor device of the present invention, in the method of manufacturing a semiconductor device having an insulating film / semiconductor interface, a hydrogen active species without plasma is brought into contact with the insulating film. It said by carrying out the ring
It characterized the this <br/> of terminating dangling bonds in the insulating film / semiconductor interface. The semiconductor device of the present invention is an insulating film / semiconductor
In a semiconductor device having a body surface, the insulating film by sintering process that by the activated hydrogen species without plasma
/ The dangling bond at the semiconductor interface is terminated .
【0010】[0010]
【作用】本発明の半導体装置においては、絶縁膜/半導
体界面(例えば、シリコン酸化膜/シリコン界面)を有
する半導体装置の該絶縁膜に、プラズマを伴わない水素
活性種(例えば、300℃以上の温度に加熱したニッケ
ルまたはニッケルを含む材料に接触させて生成せしめた
水素活性種)を接触させることにより形成される。水素
活性種は、絶縁膜に接触すると、絶縁膜中を拡散し、絶
縁膜中および絶縁膜/半導体界面のダングリングボンド
を、ダメージを与えることなく終端する。従って、高い
信頼性の絶縁膜、ひいては半導体装置が得られるIn the semiconductor device of the present invention, a hydrogen activated species (eg, 300 ° C. or higher) without plasma is added to the insulating film of the semiconductor device having an insulating film / semiconductor interface (eg, silicon oxide film / silicon interface). It is formed by bringing into contact with nickel or a material containing nickel heated to a temperature to generate hydrogen active species). Upon contact with the insulating film, the hydrogen active species diffuses in the insulating film and terminates dangling bonds in the insulating film and at the insulating film / semiconductor interface without damaging the dangling bonds. Therefore, a highly reliable insulating film and eventually a semiconductor device can be obtained.
【0011】[0011]
【実施態様例】以下の本発明の実施態様例を説明する。Examples of Embodiments Examples of embodiments of the present invention will be described below.
【0012】(水素活性種発生手段)
本発明では、水素ガス又は水素ガスを含むガスから、プ
ラズマを伴うことなく水素活性種を生成させ、この水素
活性種を用いてダングリングボンドを終端することを一
つの特徴とする。かかる水素活性種を発生させるための
手段(水素活性種発生手段)は、例えば、次のように構
成すればよい。(Means for Generating Hydrogen Active Species) In the present invention, hydrogen active species are generated from hydrogen gas or a gas containing hydrogen gas without plasma and the dangling bond is terminated by using the hydrogen active species. Is one of the features. The means for generating such hydrogen active species (hydrogen active species generating means) may be configured as follows, for example.
【0013】例えば、図3に示すように、ガス導入口3
12に連通させてガス導入管302を、炉心管301に
接続し、かつ、加熱手段309をガス導入管302を加
熱し得るように配置する。その際、ガス導入管302の
内面は、ニッケル又はニッケルを含む材料により構成す
る)。For example, as shown in FIG. 3, the gas inlet 3
The gas introducing pipe 302 is connected to the furnace core pipe 301, and the heating means 309 is arranged so as to heat the gas introducing pipe 302. At that time, the inner surface of the gas introduction pipe 302 is made of nickel or a material containing nickel).
【0014】この場合、加熱手段によりガス導入管30
2の内部を300℃以上に加熱し、ガス導入管302に
水素ガス源から水素ガスを導入すると、ガス導入管30
2の内面に接触した水素ガスから水素活性種が生成す
る。これは、300℃以上の温度においては、ガス導入
管302を構成するニッケル自体あるいはニッケルを含
む材料中のニッケルが触媒作用をなすためと考えられ
る。このように生成された水素活性種は当然プラズマを
ともなっていないため被処理物にダメージを与えること
がない。In this case, the gas introducing pipe 30 is heated by the heating means.
When the inside of 2 is heated to 300 ° C. or higher and hydrogen gas is introduced into the gas introduction pipe 302 from the hydrogen gas source, the gas introduction pipe 30
Active hydrogen species are generated from the hydrogen gas contacting the inner surface of 2. It is considered that this is because at the temperature of 300 ° C. or higher, nickel in the gas introducing pipe 302 or nickel in the material containing nickel has a catalytic action. Since the activated hydrogen species thus generated are naturally not accompanied by plasma, they do not damage the object to be treated.
【0015】また、水素ガスを他のガス(例えば、Ar
等の不活性ガス)とともに炉心管内に導入する場合は、
図4に示すように、分岐管302a,302bを有する
ガス導入管302をガス導入口312に連通させて炉心
管301に接続する。分岐管302aが水素ガス源に接
続される。図4に示した例は分岐管が2つの場合である
が、必要に応じ2以上の分岐管を設けてもよい。Further, hydrogen gas may be replaced with another gas (for example, Ar.
(Inert gas such as
As shown in FIG. 4, the gas introduction pipe 302 having the branch pipes 302a and 302b is connected to the gas introduction port 312 and connected to the core tube 301. The branch pipe 302a is connected to the hydrogen gas source. The example shown in FIG. 4 is a case where there are two branch pipes, but two or more branch pipes may be provided if necessary.
【0016】導入管302の内表面の一部又は全部はニ
ッケル又はニッケルを含む材料により構成する。図4に
示す例では、分岐管302aの内表面をニッケル又はニ
ッケルを含む材料により構成してある。そして、加熱手
段309は、この分岐管302aを加熱し得るように配
置してある。もちろん、分岐管302a,302bが合
流する部分(この部分がそれぞれの分岐管302a,3
02bからのガスの混合部302cとなる)を加熱し得
るように加熱手段309を配置してもよい。Part or all of the inner surface of the introduction pipe 302 is made of nickel or a material containing nickel. In the example shown in FIG. 4, the inner surface of the branch pipe 302a is made of nickel or a material containing nickel. And the heating means 309 is arrange | positioned so that this branch pipe 302a can be heated. Of course, the part where the branch pipes 302a, 302b join (this part is the branch pipes 302a, 3b).
The heating means 309 may be arranged so as to be able to heat the gas mixing part 302c from 02b).
【0017】図3、図4では、導入管302を設けた例
を示したが、かかる導入管を設けず、図5に示すよう
に、炉心管301の内表面をニッケル又はニッケルを含
む材料により構成してもよい。Although FIGS. 3 and 4 show an example in which the introducing pipe 302 is provided, such an introducing pipe is not provided, and as shown in FIG. 5, the inner surface of the core tube 301 is made of nickel or a material containing nickel. You may comprise.
【0018】この場合は、図3、図4で示したような加
熱手段を設ける必要が無く、炉心管加熱手段304によ
り加熱を行うことができるので、炉心管301の内部に
おいて水素活性種を生成させることができる。なお、ニ
ッケル又はニッケルを含む材料により構成する部分は、
被処理物である半導体装置の形成されている基体305
の配置されている位置よりも上流側のみでも足りるが、
残部をかかる材料により構成してもよい。In this case, it is not necessary to provide the heating means as shown in FIGS. 3 and 4, and the heating can be performed by the core tube heating means 304. Therefore, hydrogen active species are generated inside the core tube 301. Can be made. In addition, the part composed of nickel or a material containing nickel,
A substrate 305 on which a semiconductor device which is an object to be processed is formed
Although it is sufficient only on the upstream side of the position where
The balance may be made of such a material.
【0019】なお、以上述べた実施態様では、導入管な
いし炉心管の内表面をニッケル又はニッケルを含む材料
により構成して水素活性種生成手段を構成しているが、
かかる構成以外であってもよい。例えば、水素ガス源と
炉心管との間に、内部にニッケル(例えば、繊維状ニッ
ケル、網状ニッケル、スポンジニッケル等)を充填した
容器を設けることにより水素活性種生成手段を構成して
もよい。この容器内を水素ガスあるいは水素ガスを含む
ガスを通過させれ、この容器を300℃以上に加熱する
ようにすれば、水素活性種が得られ、この水素活性種を
炉心管に導入することができる。In the above-described embodiment, the inner surface of the introduction tube or the core tube is made of nickel or a material containing nickel to form the active hydrogen species generating means.
It may have a configuration other than this. For example, the activated hydrogen species generating means may be configured by providing a container filled with nickel (for example, fibrous nickel, reticulated nickel, sponge nickel, etc.) between the hydrogen gas source and the core tube. If hydrogen gas or a gas containing hydrogen gas is passed through this container and this container is heated to 300 ° C. or higher, hydrogen active species can be obtained, and this hydrogen active species can be introduced into the core tube. it can.
【0020】また、半導体装置の配線部をニッケルある
いはニッケル合金により形成した場合には、この配線部
を300℃以上に加熱し、そこに水素ガスまたは水素ガ
スを含むガスを接触させれば、水素活性種が生成する。When the wiring portion of the semiconductor device is formed of nickel or a nickel alloy, the wiring portion is heated to 300 ° C. or higher, and hydrogen gas or a gas containing hydrogen gas is brought into contact with the wiring portion to generate hydrogen. Active species are generated.
【0021】(ニッケル、ニッケルを含む材料)
次にニッケル又はニッケルを含む材料について説明す
る。(Nickel, Material Containing Nickel) Next, nickel or a material containing nickel will be described.
【0022】ニッケルを含む材料としては、例えば、N
i基合金が好ましい。また、Ni基合金の中でも、Ni
−Mo系合金又はNi−W系合金が好ましい。より具体
的には、例えば、ハステロイ(登録商標)があげられ
る。As the material containing nickel, for example, N
i-based alloys are preferred. In addition, among Ni-based alloys, Ni
A -Mo-based alloy or a Ni-W-based alloy is preferable. More specifically, for example, Hastelloy (registered trademark) can be mentioned.
【0023】また、他のニッケルを含む材料としては、
例えば、表面粗度が、1μm以下の表面粗度に電解研磨
されたステンレス鋼を用いてもよい。この場合、ステン
レス鋼の表面には、不純物濃度が10ppb以下の酸化
性雰囲気中で熱処理することにより形成された不動態膜
が形成されているものを用いることがより好ましく、さ
らに、ステンレス鋼の表面には、酸化性雰囲気中で熱処
理した後、水素雰囲気中で還元処理を行うことにより形
成された不動態膜が形成されているもの(特願平3−2
12592号にて別途提案)を用いることがさらに好ま
しい。かかる不動態膜の表面は、クロム酸化物を主成分
としており、その表面は耐食性に優れ、また、水分の吸
着がきわめて少ないためガス中への不純物の混入をきわ
めて少なくすることができる。なお、不動態膜の表面粗
度は、0.5μm以下が好ましく、0.1μm以下がよ
り好ましい。なお、かかる不動態膜は、クロム酸化物を
主成分としているが、ニッケル酸化物を含んでおり、こ
のニッケル酸化物中のニッケルが触媒の作用をなし、不
動態膜表面に接触した水素ガスから水素活性種が生成す
るものと考えられる。Further, as another material containing nickel,
For example, stainless steel having a surface roughness of 1 μm or less and electrolytically polished may be used. In this case, it is more preferable to use a stainless steel surface on which a passivation film formed by heat treatment in an oxidizing atmosphere having an impurity concentration of 10 ppb or less is formed. Has a passivation film formed by heat treatment in an oxidizing atmosphere and then reduction treatment in a hydrogen atmosphere (Japanese Patent Application No. 3-2.
It is more preferable to use (provided separately in No. 12592). The surface of such a passivation film contains chromium oxide as a main component, and the surface thereof has excellent corrosion resistance, and since the adsorption of water is extremely small, the mixing of impurities into the gas can be extremely reduced. The surface roughness of the passivation film is preferably 0.5 μm or less, more preferably 0.1 μm or less. The passivation film contains chromium oxide as a main component, but contains nickel oxide. Nickel in the nickel oxide acts as a catalyst, and the hydrogen gas contacting the surface of the passivation film is removed. It is considered that hydrogen active species are generated.
【0024】(絶縁膜、半導体)
本発明における半導体としては、例えば、半導体ウエ
ハ、絶縁基体あるいは半導体ウエハ上に形成された半導
体層があげられる。(Insulating Film, Semiconductor) Examples of the semiconductor in the present invention include a semiconductor wafer, an insulating substrate, or a semiconductor layer formed on the semiconductor wafer.
【0025】半導体層としては、例えば、シリコン、ゲ
ルマニウム、GaAs等の化合物半導体があげられる。Examples of the semiconductor layer include compound semiconductors such as silicon, germanium and GaAs.
【0026】また、半導体の結晶状態としては、アモル
ファス、多結晶、単結晶のいずれでもよい。The crystalline state of the semiconductor may be amorphous, polycrystalline or single crystal.
【0027】一方、絶縁膜としては、例えば、酸化膜、
窒化膜があげられる。この絶縁膜は、加熱により形成し
たもの(例えば、熱酸化膜)、堆積により形成したもの
(堆積酸化膜)、その他の方法で形成したもののいずれ
であってもよい。On the other hand, as the insulating film, for example, an oxide film,
An example is a nitride film. This insulating film may be formed by heating (for example, thermal oxide film), formed by deposition (deposited oxide film), or formed by any other method.
【0028】(ニッケル、ニッケルを含む材料の温度)
ニッケル、ニッケルを含む材料の温度は、300℃以上
である。300℃未満では、水素活性種の発生が十分で
はない。特に、300℃〜450℃が好ましく、300
℃〜400℃がさらに好ましい。450℃を越えた場
合、水素活性種の発生量は増加するが、他方、ニッケ
ル、ニッケルを含む材料の表面に不動態膜が形成されて
いないような場合にはその表面から不純物が放出され、
その不純物がガス中に混入するおそれがあるからであ
る。(Temperature of Nickel and Material Containing Nickel) The temperature of nickel and the material containing nickel is 300 ° C. or higher. If the temperature is less than 300 ° C, hydrogen active species are not sufficiently generated. Particularly, 300 ° C to 450 ° C is preferable and 300
More preferably, the temperature is from 400 ° C to 400 ° C. When the temperature exceeds 450 ° C, the amount of active hydrogen species generated increases. On the other hand, when a passive film is not formed on the surface of nickel or a material containing nickel, impurities are released from the surface,
This is because the impurities may be mixed in the gas.
【0029】(処理温度)
本発明において、水素活性種を含むガスを絶縁膜を有す
る基体に接触させる際における基体温度としては、20
〜1200℃が好ましく、20〜600℃がより好まし
く、20〜450℃がさらに好ましい。(Treatment Temperature) In the present invention, the substrate temperature when the gas containing hydrogen active species is brought into contact with the substrate having the insulating film is 20.
-1200 degreeC is preferable, 20-600 degreeC is more preferable, 20-450 degreeC is further more preferable.
【0030】(ガス)
本発明では、ニッケル又はニッケルを含む材料に接触さ
せるガスは、水素ガス又は水素ガスを含むガスである。
水素ガスを含むガスとしては、例えば、水素ガスと不活
性ガス(例えば、Arガス、窒素ガス等)とを混合した
ガスを用いればよい。なお、ガス流量には特に限定され
ない。(Gas) In the present invention, the gas brought into contact with nickel or a material containing nickel is hydrogen gas or a gas containing hydrogen gas.
As the gas containing hydrogen gas, for example, a gas in which hydrogen gas and an inert gas (for example, Ar gas, nitrogen gas, etc.) are mixed may be used. The gas flow rate is not particularly limited.
【0031】[0031]
【実施例】以下、本発明の実施例を図面に基づいて説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【0032】(実施例1)
図1に本実施例に係る半導体装置の基本構造を断面図で
示す。Example 1 FIG. 1 is a sectional view showing the basic structure of a semiconductor device according to this example.
【0033】ここでは半導体装置内に含まれる1対のC
MOSのみを示す。図1で、11は基板裏面の電極、1
1はp+基板、13はn+埋め込み領域、14は高抵抗p
- 領域、15は高抵抗率n-領域、16は絶緑分離領
域、17,18はn+領域、19,20はp+領域、2
1,22,23,24はMoSi2,WSi2,TaSi
2,TiSi2もしくはPd2Si等の金属シリサイド、
25,26はシンタリング処理されたシリコン酸化膜
(ゲート絶縁膜)であり、その処理方法は後に詳述す
る。27,28はゲート電極、29,30,31はA
l,AlSiもしくはAlCu等の金属電極、32,3
3,34は、電極27,28,29,30,31を絶縁
分離するための金属フッ化膜(電極として例えばAlを
用いた場合はAlF3)、35はパッシベーション用P
SG膜もしくは窒化膜である。Here, a pair of C included in the semiconductor device.
Only MOS is shown. In FIG. 1, 11 is an electrode on the back surface of the substrate, 1
1 is a p + substrate, 13 is a n + buried region, 14 is a high resistance p
- regions, 15 high-resistivity n - region, 16 Zemmidori isolation region, 17 and 18 n + region, 19, 20 p + region, 2
1, 22, 23 and 24 are MoSi 2 , WSi 2 and TaSi
2 , metal silicide such as TiSi 2 or Pd 2 Si,
Reference numerals 25 and 26 denote silicon oxide films (gate insulating films) that have been subjected to sintering processing, and the processing method thereof will be described in detail later. 27 and 28 are gate electrodes, 29, 30, and 31 are A
1, metal electrode such as AlSi or AlCu, 32, 3
3 and 34 are metal fluoride films for insulating and separating the electrodes 27, 28, 29, 30 and 31 (AlF 3 when Al is used for the electrodes, for example), and 35 is P for passivation.
It is an SG film or a nitride film.
【0034】図1で、ゲート絶縁膜25と領域14の界
面は領域l7,18と領域14の界面より領域14側に
形成されており、ゲート絶縁膜26と領域15の界面は
領域19,20と領域15との界面より領域15側に形
成されている。この構造では、チャネル部のソースとド
レインの問の電界強度が軽減されるため短チャネル効果
が起こりにくい。In FIG. 1, the interface between the gate insulating film 25 and the region 14 is formed closer to the region 14 than the interface between the regions 17 and 18 and the region 14, and the interface between the gate insulating film 26 and the region 15 is the regions 19 and 20. Is formed on the region 15 side from the interface between the region 15 and the region 15. In this structure, the electric field strength between the source and the drain of the channel portion is reduced, so that the short channel effect hardly occurs.
【0035】図1で、ゲート電極27,28の材料はn
+領域17,18とp+領域19,20の両方の領域に対
して高い拡散電池をもつものが望ましい。例えば、A
l、AlSiもしくはAlCuにすると、高い拡散電位
が得られる。Alでは、n+領域に対して0.7V程
度、p+領域に対して0.4V程度の拡散電位を持つこ
とになる。もちろん、ゲ−ト電極は仕事関数の値がn+
領域、p+領域のいずれに対しても高いバリアを持つも
のであればよく、高融点金属や金属シリサイドでもよ
い。したがって、ゲート電極の抵抗は小さい。In FIG. 1, the material of the gate electrodes 27 and 28 is n.
It is desirable to have a high diffusion cell for both the + regions 17, 18 and p + regions 19, 20. For example, A
High diffusion potential can be obtained by using 1, AlSi or AlCu. Al has a diffusion potential of about 0.7 V for the n + region and about 0.4 V for the p + region. Of course, the gate electrode has a work function value of n +
It may be a refractory metal or a metal silicide as long as it has a high barrier to both the region and the p + region. Therefore, the resistance of the gate electrode is small.
【0036】また、この構造では、n+ソース領域に対
するp+基板12とゲート電極27の拡撒電位によっ
て、およびp+ソース領域に対するn+埋め込み領域13
とゲート電極28の拡散電位によって、チャネル中に電
位障壁を生じさせ、チャネル領域14、l5の不純物密
度が1014〜1016cm-3程度でMOSトランジスタで
のノーマリオフ特性を実現している。すなわち、領域1
4及び15は高抵抗領域であって、不純物濃度は低く保
たれている。したがって、電子やホールが流れるチャネ
ル幅が広く保たれ、チャネルを走るキャリアの移動が低
下することなく短チャネルが実現できる。すなわち、変
換コンダクタンス8mの大きなMOSトランジスタとな
る。Further, in this structure, n + by拡撒potential of the p + substrate 12 and the gate electrode 27 to the source region, and p + n + buried region 13 to the source region
A potential barrier is generated in the channel by the diffusion potential of the gate electrode 28, and the normally-off characteristic of the MOS transistor is realized when the impurity density of the channel regions 14 and 15 is about 10 14 to 10 16 cm −3 . That is, area 1
4 and 15 are high resistance regions, and the impurity concentration is kept low. Therefore, the channel width in which electrons and holes flow is kept wide, and a short channel can be realized without reducing the movement of carriers traveling in the channel. That is, the MOS transistor has a large conversion conductance of 8 m.
【0037】図1で、n+領域17と領域14との接合
面、n+領域18と領域14との接合面、p+領域19と
領域15との接合面、およびp+領域20と領域15と
の接合面は平面であり、接合面の面積が小さいためフリ
ンジ効果が少なくソース領域とドレイン領域間およびソ
ース領域と基板間、ドレイン領域と基板間の容量が小さ
い。In FIG. 1, the junction surface between the n + region 17 and the region 14, the junction surface between the n + region 18 and the region 14, the junction surface between the p + region 19 and region 15, and the p + region 20 and the region. The joint surface with 15 is a flat surface, and since the area of the joint surface is small, the fringe effect is small and the capacitance between the source region and the drain region, between the source region and the substrate, and between the drain region and the substrate is small.
【0038】図1において、電極29,30,31の材
料は、例えばAl,AlSi、AlCu、AlCuSi
であり、ソース電極及びドレイン電極の抵抗が小さい。
ソース抵抗、ドレイン抵抗、ゲート抵抗が小さく、ま
た、ソース、ドレイン容量も小さい上に、変換コンダク
タンスgmが大きいから、高速性能に優れたトランジス
タとなる。もちろん、ソース電極およびドレイン電極は
例えばMo,W,Ta,Ti等の金属でもよい。In FIG. 1, the materials of the electrodes 29, 30, 31 are, for example, Al, AlSi, AlCu, AlCuSi.
And the resistances of the source electrode and the drain electrode are small.
Since the source resistance, the drain resistance, and the gate resistance are small, the source and drain capacitances are small, and the conversion conductance g m is large, the transistor has excellent high-speed performance. Of course, the source electrode and the drain electrode may be made of a metal such as Mo, W, Ta, or Ti.
【0039】図1で、基板としてn+埋め込み領域13
を備えているp+基板12について説明したが、以上述
べた半導体装置の動作はサファイア、スピネル、石英、
AlNもしくはSiC等の絶緑物基板を用いても実現さ
れる。In FIG. 1, an n + buried region 13 is used as a substrate.
Although the p + substrate 12 having the above has been described, the operation of the semiconductor device described above is performed by sapphire, spinel, quartz,
It can also be realized by using an absolutely insulative substrate such as AlN or SiC.
【0040】次に、図1の半導体装置を製作するための
製造工程の一例を図2に示す。基板12にp+基板を用
いた場合につき説明する。p+基板12の領域13に、
例えばCVD法で堆積したPSG膜からPの熱拡散でn
+埋め込み領域を形成する。もちろん領域13はPもし
くはAsのイオン注入及び活性化アニ−ルで形成しても
よい。分離領域16、p-領域14、n-領域15は例え
ば次のように形成する。埋め込み領域13を有する基板
12の表面を数10nm程度熱酸化した後、PSG膜あ
るいはBPSG膜を所定の厚さにCVD法で成膜する。
領域14、15に相当する部分の熱酸化膜及びPSG膜
あるいはBPSG膜をリアクティブイオンエッチングに
より除去する。続いて、SiH4、Si2H6あるいはS
iH2Cl2を用いたCVD法により、領域14,15を
選択エピタキシャル成長させる。このようにして図2
(a)に示す構造が形成されるが、以上の方法に限らず
他のいかなる方怯で形成しても良い。なお、領域14、
15の厚さは、つくるデバイスにより適宜選択すればよ
いが、例えば、0.03〜0.5μm程度の値に選べば
よい。Next, FIG. 2 shows an example of a manufacturing process for manufacturing the semiconductor device of FIG. A case where a p + substrate is used as the substrate 12 will be described. In the region 13 of the p + substrate 12,
For example, by thermal diffusion of P from a PSG film deposited by the CVD method,
+ Form a buried region. Of course, the region 13 may be formed by ion implantation of P or As and activation anneal. The isolation region 16, the p − region 14, and the n − region 15 are formed as follows, for example. After thermally oxidizing the surface of the substrate 12 having the embedded region 13 for several tens of nm, a PSG film or a BPSG film is formed to a predetermined thickness by the CVD method.
The thermal oxide film and the PSG film or BPSG film corresponding to the regions 14 and 15 are removed by reactive ion etching. Then, SiH 4 , Si 2 H 6 or S
The regions 14 and 15 are selectively epitaxially grown by the CVD method using iH 2 Cl 2 . Thus, FIG.
Although the structure shown in (a) is formed, the structure is not limited to the above method and may be formed by any other method. The region 14,
The thickness of 15 may be appropriately selected depending on the device to be manufactured, but for example, a value of about 0.03 to 0.5 μm may be selected.
【0041】次に、領域14,15の表面上に選択的に
10〜20nmの厚さの金属層、例えばW,Ta,T
i,Mo等よりなる層を成長させる。その後、これらの
金属層をスルーするイオン注入によって、領域14に例
えばAsを、領域15に例えばBとSiを選択的に打ち
込み、ついで活性化アニ一ルを施すことによって、図2
(b)に示すように、領域21,22,23,24のシ
リサイド層とn+領域17,18および、領域19,2
0を形成する。Next, a metal layer having a thickness of 10 to 20 nm, for example, W, Ta, T is selectively formed on the surface of the regions 14 and 15.
A layer made of i, Mo, etc. is grown. After that, by ion implantation through these metal layers, for example, As is selectively implanted in the region 14 and, for example, B and Si are selectively implanted in the region 15, and then an activation anneal is performed.
As shown in (b), the silicide layers in the regions 21, 22, 23, 24 and the n + regions 17, 18 and the regions 19, 2
Form 0.
【0042】次に、スパッタ法もしくはCVD法等で、
0.2〜1.0μm程度のたとえばAl膜を形成し、図
2(c)に示すように所定の領域をリアクティブイオン
エッチングによってエッチングする。領域29,30,
31の表面を、超高純度F2ガスを用いて例えば100
℃、4時間程度フッ化し、ついで、不活性ガス(例えば
N2ガス)中で150℃,5時間のアニールを行い、A
l領域表面にAlF3の絶縁層(図2(d)の領域3
2,33,34)を形成する。次に、図2(d)に示す
ように、領域32,33,34をマスクとして、金属シ
リサイド層、n+領域、p+領域の所定の領域をリアクテ
ィブイオンエッチングによりエッチングし、コンタクト
ホールを形成する。Next, by the sputtering method or the CVD method,
For example, an Al film having a thickness of about 0.2 to 1.0 μm is formed, and a predetermined region is etched by reactive ion etching as shown in FIG. Areas 29, 30,
The surface of 31 is, for example, 100 using ultra-pure F 2 gas.
Fluorine at ℃ for 4 hours, then anneal at 150 ℃ for 5 hours in an inert gas (for example, N 2 gas).
Insulating layer of AlF 3 on the surface of the region 1 (region 3 in FIG. 2D)
2, 33, 34) is formed. Next, as shown in FIG. 2D, using the regions 32, 33, and 34 as masks, predetermined regions of the metal silicide layer, the n + region, and the p + region are etched by reactive ion etching to form contact holes. Form.
【0043】次に、コンタクトホールから露出している
面に酸化膜を例えば、熱酸化法で形成する。すなわち、
図2(e)に示すように、シリサイド層、n+領域、p+
領域、n-領域に、熱酸化により酸化膜が形成される。Next, an oxide film is formed on the surface exposed from the contact hole by, for example, a thermal oxidation method. That is,
As shown in FIG. 2E, the silicide layer, the n + region, the p +
An oxide film is formed in the region, n − region by thermal oxidation.
【0044】次いで、以下に述べるシンタリング処理を
行う。以下に述べるシンタリング処理により酸化膜中お
よび酸化膜/シリコン界面のダングリングボンド数が少
なく、トラップ密度が低い酸化膜および酸化膜/シリコ
ン界面を形成される。Next, the sintering process described below is performed. By the sintering process described below, the oxide film and the oxide film / silicon interface having a low number of dangling bonds in the oxide film and the oxide film / silicon interface and a low trap density are formed.
【0045】さらに、図1に示す半導体装置の構造は、
ゲート電極27,28の形成及び所定領域のエッチン
グ、パッシベーション層35の形成、そして電極11の
形成によって作成できる。Further, the structure of the semiconductor device shown in FIG.
It can be formed by forming the gate electrodes 27 and 28, etching a predetermined region, forming the passivation layer 35, and forming the electrode 11.
【0046】図3に、本実施例で用いたシンタリング装
置を示す。FIG. 3 shows the sintering apparatus used in this embodiment.
【0047】本例におけるシンタリング装置は、模型単
管シンタリング炉装置である。なお、以下の説明におい
てお互いに同一又は均等の構成部材は、同一の符号で示
す。The sintering apparatus in this example is a model single tube sintering furnace apparatus. In the following description, the same or equivalent components will be denoted by the same reference numerals.
【0048】図3に示すように、本例の装置において、
炉心管301は、炉心管の長手方向の一端側に外部から
ガスを導入するためのガス導入口312を有し、その外
側には、ガス導入口312に連通させてガス導入管30
2が設けられている。As shown in FIG. 3, in the apparatus of this example,
The furnace core tube 301 has a gas introduction port 312 for introducing gas from the outside at one end side in the longitudinal direction of the core tube, and the gas introduction pipe 30 is communicated with the gas introduction port 312 on the outer side thereof.
Two are provided.
【0049】本例においては、ガス導入管302は、ニ
ッケル合金(ハステロイC:登録商標)で構成されてお
り、また、ガス導入管302の外側には加熱手段たる加
熱源9が設置されている。In this example, the gas introduction pipe 302 is made of a nickel alloy (Hastelloy C: registered trademark), and the heating source 9 as a heating means is installed outside the gas introduction pipe 302. .
【0050】なお、前記ガス導入管302の材質は、ニ
ッケル鋼の他、ステンレス鋼、ハステロイ等でもよい、
すなわち、少なくともニッケル金属を含む材料であれば
よく、望ましくは炉心管301内を汚染しないために表
面処理(例えばドライ酸素酸化不動態化処理)された材
料であればよいことは実施態様の項で述べた通りであ
り、これらについても本例と同様の結果が得られること
が確認されている。The material of the gas introducing pipe 302 may be stainless steel, Hastelloy, etc. in addition to nickel steel.
That is, the material containing at least nickel metal may be used, and preferably the material may be surface-treated (for example, dry oxygen oxidation passivation treatment) so as not to contaminate the core tube 301. As described above, it has been confirmed that the same results as in this example can be obtained.
【0051】ガス導入管302の上流側にはバルブを介
して図示省略のガス供給系が接続されている。前記加熱
源309としては、電気抵抗加熱ヒータ、赤外線ランプ
ヒータ等により構成すればよい。A gas supply system (not shown) is connected to the upstream side of the gas introduction pipe 302 via a valve. The heating source 309 may be composed of an electric resistance heater, an infrared lamp heater, or the like.
【0052】一方、炉心管301内の保持部材たる石英
サセプタ306上には、被処理物、例えば、シリコン基
板305が載置され、炉心管加熱手段である加熱源30
4により加熱されるようになっている。前記加熱源30
4としては、例えば、電気抵抗加熱ヒータ、赤外線ラン
プヒータ等により構成される。なお、炉心管301及び
サセプタ306の材質は、合成石英、溶融石英の他に、
アルミナ、シリコンカーバイト、窒化アルミニウム、窒
化ほう素等が挙げられ、シリコン基板を汚染しない(例
えばナトリウムイオンフリー、重金属フリー、脱ガスフ
リー、パーティクルフリー等)材料が望ましい。On the other hand, an object to be processed, for example, a silicon substrate 305 is placed on the quartz susceptor 306 which is a holding member in the furnace core tube 301, and the heating source 30 serving as the furnace core tube heating means.
It is designed to be heated by 4. The heating source 30
Reference numeral 4 includes, for example, an electric resistance heater, an infrared lamp heater, and the like. The materials of the core tube 301 and the susceptor 306 are synthetic quartz, fused quartz,
Alumina, silicon carbide, aluminum nitride, boron nitride and the like can be mentioned, and materials that do not contaminate the silicon substrate (for example, sodium ion free, heavy metal free, degassing free, particle free, etc.) are desirable.
【0053】以下に、図3に示す装置を用いてシンタリ
ングを行ったより具体的例を述べる。A more specific example of sintering using the apparatus shown in FIG. 3 will be described below.
【0054】コンタクトホールに酸化膜を形成後、シリ
コン基板305を、石英サセプタ306上に設置し、炉
心管301の開口部311の蓋体310を開き、ソフト
ランディング搬送によって炉心管301内に搬入し、蓋
体310を閉めた。その後、前記加熱源304によって
シリコン基板305を300℃に加熱した。After forming the oxide film in the contact hole, the silicon substrate 305 is placed on the quartz susceptor 306, the lid 310 of the opening 311 of the furnace core tube 301 is opened, and the silicon substrate 305 is loaded into the furnace core tube 301 by soft landing transfer. Then, the lid 310 was closed. Then, the silicon substrate 305 was heated to 300 ° C. by the heating source 304.
【0055】ガス導入管302に、水素ガスとアルゴン
ガスの混合ガスを導入した。なお、この混合ガスは、1
0%の水素ガスとアルゴンガスの混合ガスであり、流量
は、1000cc/分に設定した。A mixed gas of hydrogen gas and argon gas was introduced into the gas introduction pipe 302. In addition, this mixed gas is 1
It was a mixed gas of 0% hydrogen gas and argon gas, and the flow rate was set to 1000 cc / min.
【0056】水素ガスとアルゴンガスとの混合ガスを、
加熱源309により400℃に加熱したガス導入管30
2の内表面に接触し、水素活性種を生成させ、ガス導入
口312を介して炉心管301内に導入した。A mixed gas of hydrogen gas and argon gas,
Gas introduction pipe 30 heated to 400 ° C. by a heating source 309
The inner surface of No. 2 was brought into contact with the inner surface of No. 2 to generate hydrogen active species, which was introduced into the furnace core tube 301 through the gas introduction port 312.
【0057】一方、炉心管301内のシリコン基板30
5を300℃に加熱し、混合ガスを炉心管301に導入
後、30分間300℃に保持することによりシンタリン
グ処理を行った。ガス導入口312から導入された水素
活性種を含む混合ガスはこのシリコン基板305の表面
に接触し、酸化膜中を拡散し、酸化膜中及び酸化膜/シ
リコン界面のダングリングボンドを終端した。On the other hand, the silicon substrate 30 in the core tube 301
5 was heated to 300 ° C., the mixed gas was introduced into the furnace core tube 301, and then the mixture was held at 300 ° C. for 30 minutes to perform sintering treatment. The mixed gas containing active hydrogen species introduced from the gas inlet 312 was brought into contact with the surface of the silicon substrate 305, diffused in the oxide film, and terminated dangling bonds in the oxide film and at the oxide film / silicon interface.
【0058】シンタリング処理後、前記ソフトトランデ
ィング搬送の逆の手順によってシリコン基板305及び
石英サセプタ306を炉心管301から外部に搬出し
た。After the sintering process, the silicon substrate 305 and the quartz susceptor 306 were carried out from the furnace core tube 301 by the reverse procedure of the soft landing transfer.
【0059】その後、シンタリング処理後のシリコン基
板305上のMOSダイオードの界面準位密度を擬定容
量−電圧測定により計測した。その実測例としてシンタ
リング後の界面−準位密度2×109cm-2eV-1以下
という結果を得た。After that, the interface state density of the MOS diode on the silicon substrate 305 after the sintering process was measured by quasi-constant capacitance-voltage measurement. As an example of actual measurement, the result was obtained that the interface-level density after sintering was 2 × 10 9 cm −2 eV −1 or less.
【0060】(比較例)
一方、前記ガス導入管302を加熱せずに、活性水素を
生成しないこと以外は、他の工程を前述と同じ条件で、
すなわちシリコン基板305の石英サセプタ306上へ
の設置、ソフトランディング搬送、水素/アルゴン混合
ガス中でのシリコン基板305の30分間300℃での
加熱、ソフトランディング搬送による取り出しを同じ条
件で行なったところ、シリコン基板305上にMOSダ
イオードの界面準位密度は1×1010cm-2eV-1であ
った。Comparative Example On the other hand, except that the gas introduction pipe 302 is not heated and active hydrogen is not produced, the other steps are performed under the same conditions as described above.
That is, when the setting of the silicon substrate 305 on the quartz susceptor 306, the soft landing transfer, the heating of the silicon substrate 305 in a hydrogen / argon mixed gas for 30 minutes at 300 ° C., and the removal by the soft landing transfer were performed under the same conditions, The interface state density of the MOS diode on the silicon substrate 305 was 1 × 10 10 cm -2 eV -1 .
【0061】本発明の実施例における酸化膜/シリコン
界面の界面準位密度は前述した通り2×109cm-2e
V-1以下であるので、両者を比較すると、本発明の実施
例は、酸化膜/シリコン界面のダングリングボンド数が
低減することがわかる。
[0062]
結局、図1で、シリコン酸化膜(ゲート酸化膜)25,
26はプラズマを伴わない水素活性種によりシンタリン
グ処理されているため、酸化膜中の中性トラップ密度が
低い。デバイス動作時にホットエレクトロンが酸化膜中
に注入されてもしきい値電圧のシフト量が小さく信頼性
能に優れたトランジスタとなる。また、プラズマを伴わ
ない水素活性種によりシンタリング処理された酸化膜/
シリコン界面においてダングリングボンド数が少なく、
かつ酸化膜中および酸化膜/シリコン界面のシリコン原
子と水素原子の結合力が強い。デバイス動作時にホット
エレクトロンが酸化膜中に注入されてもシリコン原子と
水素原子との結合が切断されず、酸化膜中のトラップま
た酸化膜/シリコン界面の界面準位が生成されないた
め、変換コンダクタンスが低下せず、信頼性能に優れ、
超高速性能を維持するトランジスタとなる。The interface state density of the oxide film / silicon interface in the embodiment of the present invention is 2 × 10 9 cm −2 e as described above.
Since it is V −1 or less, it can be seen by comparing the two that the number of dangling bonds at the oxide film / silicon interface is reduced in the example of the present invention. [0062] After all, referring to FIG. 1, the silicon oxide film (gate oxide film) 25,
Since 26 is subjected to sintering treatment with active hydrogen species that does not accompany plasma, the neutral trap density in the oxide film is low. Even if hot electrons are injected into the oxide film during device operation, the threshold voltage shift amount is small and the transistor has excellent reliability. In addition, an oxide film / sintered by hydrogen active species without plasma
There are few dangling bonds at the silicon interface,
Moreover, the bonding force between silicon atoms and hydrogen atoms in the oxide film and the oxide film / silicon interface is strong. Even when hot electrons are injected into the oxide film during device operation, the bond between silicon atoms and hydrogen atoms is not broken, and traps in the oxide film or interface levels at the oxide film / silicon interface are not generated. It does not deteriorate, has excellent reliability performance,
It becomes a transistor that maintains ultra-high speed performance.
【0063】このように、本発明で形成された酸化膜を
備えた構造の半導体装置により、超高速性に優れかつ信
頼性に優れた絶縁ゲート型トランジスタを用いた半導体
集積回路を実現できる。As described above, the semiconductor device having the structure including the oxide film formed according to the present invention can realize a semiconductor integrated circuit using an insulated gate transistor having excellent ultra-high speed and excellent reliability.
【0064】(実施例2)
実施例2では、図4に示す装置を用いた。この装置は、
水素ガス又は水素活性種とアルゴンガスとの混合部30
2cをガス導入管302に設けたものである。すなわ
ち、本例では、ガス導入管として、分岐管302a,3
02bを有するガス導入管302を用いた。分岐管30
2a,302bが合流する部分がガスの混合部302c
となる。本例では、分岐管302aは水素ガス源(図示
せず)に接続され、分岐管302bはアルゴンガス源
(図示せず)に接続されている。また、本例では、加熱
手段309は、分岐管302aの近傍に設けた。もちろ
ん混合部302c近傍に設けてもよいことは前述した通
りである。Example 2 In Example 2, the device shown in FIG. 4 was used. This device
Mixing part 30 of hydrogen gas or active hydrogen species and argon gas
2c is provided in the gas introduction pipe 302. That is, in this example, the branch pipes 302a, 302a are used as the gas introduction pipes.
A gas introduction pipe 302 having 02b was used. Branch pipe 30
The portion where the 2a and 302b join together is the gas mixing section 302c.
Becomes In this example, the branch pipe 302a is connected to a hydrogen gas source (not shown), and the branch pipe 302b is connected to an argon gas source (not shown). Further, in this example, the heating means 309 is provided near the branch pipe 302a. Of course, it may be provided near the mixing section 302c as described above.
【0065】本実施例は、ガス混合部をガス導入管に設
けている以外実質的にはその構成及び作用は上記実施例
1と同様である。This embodiment is substantially the same in construction and operation as the above-mentioned Embodiment 1 except that the gas mixing section is provided in the gas introduction pipe.
【0066】すなわち、本実施例の場合、上記実施例1
と同様炉心管301から取り出されたシリコン基板30
5上のMOSダイオードの界面準位密度は2×109c
m-2eV-1以下であった。That is, in the case of the present embodiment, the above-mentioned first embodiment
Silicon substrate 30 taken out from core tube 301
The interface state density of the MOS diode on 5 is 2 × 10 9 c
It was m -2 eV -1 or less.
【0067】(実施例3)
実施例3では図5に示す装置を用いた。この装置は、炉
心管301をニッケル金属で構成したものである。Example 3 In Example 3, the device shown in FIG. 5 was used. In this apparatus, the core tube 301 is made of nickel metal.
【0068】なお、加熱源304は炉心管301を介し
て被加熱部たるシリコン基板を加熱する。The heating source 304 heats the silicon substrate, which is the heated portion, via the furnace tube 301.
【0069】ガス導入管302に流す導入ガスとしての
水素とアルゴンの混合ガスは例えば1000cc/分の
流量に設定されるが炉心管301に導入される間に加熱
されたニッケル金属に接触することはない。本実施例の
場合、反応処理終了後に炉心管から取り出されたシリコ
ン基板305上のMOSダイオードの界面準位密度は2
×109cm-2eV-1以下であった。The mixed gas of hydrogen and argon as the introduction gas flowing in the gas introduction pipe 302 is set to a flow rate of, for example, 1000 cc / min, but it is not possible to come into contact with the heated nickel metal while being introduced into the core tube 301. Absent. In the case of this embodiment, the interface state density of the MOS diode on the silicon substrate 305 taken out from the core tube after the reaction process is 2
It was not more than × 10 9 cm -2 eV -1 .
【0070】なお、縦型に構成されている以外は実質的
にはその構成は、上記実施例1、2、3と同様の実施例
においては、その作用はいずれも上記実施例と同様であ
る。すなわち、上記実施例と同様炉心管301から取り
出されたシリコン基板305上のMOSダイオードの界
面準位密度は2×109cm-2eV-1以下であった。The structure is substantially the same as that of the first, second, and third embodiments except that the structure is vertical, and the operation is the same as that of the first embodiment. . That is, the interface state density of the MOS diode on the silicon substrate 305 taken out from the core tube 301 was 2 × 10 9 cm -2 eV -1 or less as in the above-mentioned embodiment.
【0071】図6は、実施例1に係る装置で形成したM
OSFETと従来の装置で形成したMOSFETのホッ
トエレクトロン耐性を示すグラフである。図6の横軸は
注入したホットエレクトロンの数を表し、縦軸はしきい
値電圧のシフト量を表している。酸化膜の厚さは10n
mである。ゲート電極としてはn+型多結晶シリコンが
使用されている。FIG. 6 shows an M formed by the apparatus according to the first embodiment.
It is a graph which shows the hot electron tolerance of MOSFET formed with OSFET and the conventional device. The horizontal axis of FIG. 6 represents the number of injected hot electrons, and the vertical axis represents the shift amount of the threshold voltage. Thickness of oxide film is 10n
m. N + type polycrystalline silicon is used as the gate electrode.
【0072】実施例1に係る装置で形成したMOSFE
Tは、1×1017のホットエレクトロンを注入してもし
きい値電圧のシフト量は0.03Vと小さい。一方、従
来の装置で形成したMOSFETは、しきい値電圧が
0.2Vと大きくシフトしている。すなわち、実施例1
に係る装置で形成したMOSFETは高い信頼性を示す
ことがわかった。MOSFE formed by the device according to the first embodiment
T has a small shift amount of the threshold voltage of 0.03 V even when 1 × 10 17 hot electrons are injected. On the other hand, the MOSFET formed by the conventional device has a large threshold voltage shift of 0.2V. That is, Example 1
It has been found that the MOSFET formed by the device according to (1) exhibits high reliability.
【0073】図7は、実施例1に係る装置で形成したM
OSFET型TFTと従来の装置で形成したMOSFE
T型TFTのサブスレシュホールド特性を示すグラフで
ある。図7の横軸は、ゲート電圧を表し、横軸はドレイ
ン電流を表している。基板としては、シリコンウエハ上
に酸化膜を形成し、酸化膜上にp型多結晶シリコンを形
成している。MOSFETは、多結晶シリコン上に形成
している。前記多結晶シリコンは、酸化膜の他、ガラス
上に形成される。ゲート電極としてはn+型多結晶シリ
コンが使用されている。MOSFETのチャネル長さは
2μm、チャネル幅は100μmである。ドレイン電圧
としては、5Vが印加されている。FIG. 7 shows an M formed by the apparatus according to the first embodiment.
MOSFET formed by OSFET type TFT and conventional device
6 is a graph showing a sub-threshold characteristic of a T-type TFT. The horizontal axis of FIG. 7 represents the gate voltage, and the horizontal axis represents the drain current. As a substrate, an oxide film is formed on a silicon wafer, and p-type polycrystalline silicon is formed on the oxide film. The MOSFET is formed on polycrystalline silicon. The polycrystalline silicon is formed on the glass in addition to the oxide film. N + type polycrystalline silicon is used as the gate electrode. The channel length of the MOSFET is 2 μm and the channel width is 100 μm. As the drain voltage, 5V is applied.
【0074】実施例1において形成したMOSFET型
TFTは、ゲート電圧が0Vの場合ドレイン電流1×1
0-13A以下である。一方、従来の装置で形成したMO
SFET型TFTは、ゲート電圧が0Vでも1×10-7
A以上の電流が流れている。本実施例の装置で形成した
MOSFET型TFTでは、ゲート酸化膜/多結晶シリ
コン界面のダングリングボンドが水素で終端され、かつ
チャネルを形成する多結晶シリコンの粒界のダングリン
グボンドが水素で終端されるため、ドレイン電流を低減
できている。そのため、実施例1に係る装置で形成した
MOSFET型TFTのサブスレシュホールド特性が向
上している。すなわち、実施例1に係るMOSFET型
TFTは高い性能及び高い信頼性を示すことがわかっ
た。The MOSFET type TFT formed in Example 1 has a drain current of 1 × 1 when the gate voltage is 0V.
It is 0 -13 A or less. On the other hand, the MO formed by the conventional device
SFET type TFT has 1 × 10 −7 even if the gate voltage is 0V.
A current of A or higher is flowing. In the MOSFET TFT formed by the device of this embodiment, the dangling bond at the gate oxide film / polycrystalline silicon interface is terminated with hydrogen, and the dangling bond at the grain boundary of polycrystalline silicon forming the channel is terminated with hydrogen. Therefore, the drain current can be reduced. Therefore, the subthreshold characteristic of the MOSFET TFT formed by the device according to the first embodiment is improved. That is, it was found that the MOSFET TFT according to Example 1 exhibits high performance and high reliability.
【0075】なお、実施例2、実施例3に係る装置にお
いても図6、図7に示すと同様な結果が得られている。The same results as those shown in FIGS. 6 and 7 were obtained in the devices according to the second and third embodiments.
【0076】なお、本発明の半導体装置における絶縁膜
は、膜を形成した後の工程であれば、いずれの工程で処
理したものであって有効である。例えば、パッシベーシ
ョン層35を形成した後にシンタリング処理を行ったも
のであっても有効である。特に、酸化膜を形成した後、
微細パターンを形成するためにシリコン基板は電子ビー
ムおよびプラズマに曝された場合、酸化膜あるいは酸化
膜/シリコン界面が損傷を受けて、中性トラップが生成
される。従来のシンタリング法で処理すると中性トラッ
プが消滅しないが、プラズマを伴わない水素活性種によ
るシンタリングを行ったものは、中性トラップが消滅
し、損傷が回復している。It is to be noted that the insulating film in the semiconductor device of the present invention is effective even if it is processed in any step as long as it is a step after the film is formed. For example, it is effective that the sintering process is performed after forming the passivation layer 35. Especially after forming the oxide film,
When the silicon substrate is exposed to an electron beam and plasma to form a fine pattern, the oxide film or the oxide film / silicon interface is damaged and a neutral trap is generated. The neutral traps do not disappear when treated by the conventional sintering method, but the neutral traps disappear and the damage is recovered in the case where sintering is performed by hydrogen active species without plasma.
【0077】これまで単結晶シリコン表面を主として対
象に取り上げて説明したが、本発明は単結晶シリコン表
面だけでなく、多結晶シリコン表面および非晶質シリコ
ン表面等いかなる結晶性シリコンにも適用できる。例え
ば、TFTトランジスタ製造において、酸化膜/多結晶
シリコン基板の場合、酸化膜中の中性トラップおよび酸
化膜/シリコン界面の界面準位は消滅しており、さらに
多結晶シリコン中の粒界の準位も消滅し、高信頼性かつ
高性能TFTトランジスタを実現できる。Although the single crystal silicon surface has been mainly described above, the present invention can be applied not only to the single crystal silicon surface but also to any crystalline silicon surface such as a polycrystalline silicon surface and an amorphous silicon surface. For example, in the manufacture of a TFT transistor, in the case of an oxide film / polycrystalline silicon substrate, neutral traps in the oxide film and the interface states at the oxide film / silicon interface have disappeared, and the grain boundary level in the polycrystalline silicon has also disappeared. The position also disappears, and a highly reliable and high performance TFT transistor can be realized.
【0078】また、半導体装置の一部にニッケルまたは
ニッケル合金を有する半導体装置の製造において、ニッ
ケルまたはニッケル合金を有する基板を300℃以上の
温度に加熱させて水素ガスまたは水素ガスと不活性ガス
の混合ガスを接触させることにより、本発明の方法と同
様な効果を実現することができる。例えば、図1に示す
半導体装置の電極29,30,31がニッケルまたはニ
ッケル合金である場合、ゲート酸化膜25,26を形成
後、従来のシンタリング法で300℃以上の温度に加熱
することにより、酸化膜中のトラップおよび酸化膜/シ
リコン界面の界面準位を消滅させ、信顕性に優れた半導
体装置を実現できる。In the manufacture of a semiconductor device having nickel or a nickel alloy in a part of the semiconductor device, a substrate having nickel or a nickel alloy is heated to a temperature of 300 ° C. or higher to generate hydrogen gas or hydrogen gas and an inert gas. By bringing the mixed gas into contact, the same effect as that of the method of the present invention can be realized. For example, when the electrodes 29, 30, 31 of the semiconductor device shown in FIG. 1 are made of nickel or nickel alloy, after forming the gate oxide films 25, 26, by heating to a temperature of 300 ° C. or higher by the conventional sintering method. By eliminating the traps in the oxide film and the interface states at the oxide film / silicon interface, it is possible to realize a semiconductor device having excellent reliability.
【0079】[0079]
【発明の効果】本発明によれば、信頼性が高く、超微細
化された半導体装置を実現することができる。According to the present invention, it is possible to realize a highly reliable semiconductor device which is ultra-miniaturized.
【図1】本発明の実施例に係る半導体装置の断面構造図
である。FIG. 1 is a sectional structural view of a semiconductor device according to an embodiment of the present invention.
【図2】本発明の半導体装置の製造行程を示す断面図で
ある。FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device of the present invention.
【図3】実施例1において用いた熱処理装置の概略構成
図である。3 is a schematic configuration diagram of a heat treatment apparatus used in Example 1. FIG.
【図4】実施例2において用いたる熱処理装置の概略構
成図である。FIG. 4 is a schematic configuration diagram of a heat treatment apparatus used in Example 2.
【図5】実施例3において用いた熱処理装置の概略構成
図であるFIG. 5 is a schematic configuration diagram of a heat treatment apparatus used in Example 3.
【図6】実施例1において形成したMOSFETと従来
の技術で形成したMOSFETのホットエレクトロン耐
性を示すグラフである。FIG. 6 is a graph showing hot electron resistance of the MOSFET formed in Example 1 and the MOSFET formed by the conventional technique.
【図7】実施例1において形成したMOSFET型TF
Tトランジスタと従来の技術で形成したMOSFET型
TFTトランジスタのサブスレシュホールド特性を示す
グラフである。7 is a MOSFET type TF formed in Example 1. FIG.
7 is a graph showing subthreshold characteristics of a T-transistor and a MOSFET TFT transistor formed by a conventional technique.
11 基板表面の電極、12 p+基板、13
n+埋め込み領域、14 高抵抗領域、15
高抵抗率n-領域、16 絶縁分離領域、1
7,18 n+領域、19,20 p+領域、21,2
2,23,24 金属シリサイド、25.26 シリコ
ン酸化膜(ゲート絶縁膜)、27,28 ゲート電極、
29,30,31 金属電極、32,33,34 金属
フッ化物(AlF3)、35 PSG膜、窒化
膜、301 炉心管、302 ガス導入管、3
02a 分岐管、302b 分岐管、302c
混合部、304 炉心管加熱手段(加熱源)、30
5 シリコン基板(被処理物)、306 サセ
プタ、307 バルブ、309 ガス導入管を
加熱するための加熱手段(加熱源)。11 electrode on substrate surface, 12 p + substrate, 13
n + buried region, 14 high resistance region, 15
High resistivity n − region, 16 insulating isolation region, 1
7,18 n + regions, 19,20 p + regions, 21,2
2, 23, 24 metal silicide, 25.26 silicon oxide film (gate insulating film), 27, 28 gate electrode,
29, 30, 31 metal electrode, 32, 33, 34 metal fluoride (AlF 3 ), 35 PSG film, nitride film, 301 core tube, 302 gas introduction tube, 3
02a branch pipe, 302b branch pipe, 302c
Mixing part, 304 Core tube heating means (heating source), 30
5 Heating means (heating source) for heating the silicon substrate (object to be processed), 306 susceptor, 307 valve, 309 gas introduction pipe.
Claims (21)
の製造方法において、該絶縁膜に、プラズマを伴わない
水素活性種を接触させてシンタリングを行うことにより
前記絶縁膜/半導体界面のダングリングボンドを終端す
ることを特徴とする半導体の製造方法。1. A method of manufacturing a semiconductor device having an insulating film / semiconductor interface, the insulating film, by performing the sintering by contacting the hydrogen active species without plasma
Terminate the dangling bond at the insulating film / semiconductor interface
Semiconductor manufacturing method, characterized in that that.
300℃以上の温度に加熱したニッケルまたはニッケル
を含む材料に、水素ガスまたは水素ガスを含むガスを接
触させて生成させることを特徴とする請求項1記載の半
導体装置の製造方法。2. The activated hydrogen species without plasma is
2. The method for manufacturing a semiconductor device according to claim 1, wherein hydrogen gas or a gas containing hydrogen gas is brought into contact with nickel or a material containing nickel heated to a temperature of 300.degree.
ガスの混合ガスである請求項2に記載の半導体装置の製
造方法。3. The method of manufacturing a semiconductor device according to claim 2, wherein the gas containing hydrogen gas is a mixed gas of hydrogen and an inert gas.
またはこれらの混合ガスである請求項3に記載の半導体
装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 3, wherein the inert gas is nitrogen, argon, or a mixed gas thereof.
加熱することを特徴とする請求項1乃至請求項4のいず
れか1項に記載の半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is heated at a temperature of 20 to 1200 ° C.
熱することを特徴とする請求項5に記載の半導体装置の
製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the insulating film is heated at a temperature of 20 to 600 ° C.
熱することを特徴とする請求項6に記載の半導体装置の
製造方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein the insulating film is heated at a temperature of 20 to 450 ° C.
を特徴とする請求項1乃至請求項7のいずれか1項に記
載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is a silicon oxide film.
化膜もしくは堆積シリコン酸化膜またはこれらの窒化処
理された膜である請求項8に記載の半導体装置の製造方
法。9. The method for manufacturing a semiconductor device according to claim 8, wherein the silicon oxide film is a thermally oxidized silicon oxide film, a deposited silicon oxide film, or a film obtained by nitriding these films.
絶縁基体もしくはシリコンウエハ上に形成されたシリコ
ン層であることを特徴とする請求項1ないし請求項9の
いずれか1項に記載の半導体装置の製造方法。10. The manufacturing of a semiconductor device according to claim 1, wherein the semiconductor is a silicon wafer or an insulating substrate or a silicon layer formed on the silicon wafer. Method.
ン層、多結晶シリコン層または単結晶シリコン層である
ことを特徴とする請求項10記載の半導体装置の製造方
法。11. The method of manufacturing a semiconductor device according to claim 10, wherein the silicon layer is an amorphous silicon layer, a polycrystalline silicon layer, or a single crystal silicon layer.
ニッケル合金により形成し、水素ガスまたは水素ガスを
含むガスを該配線部に接触させることにより水素活性種
を生成せしめることを特徴とする請求項2記載の半導体
装置の製造方法。12. A wiring part of a semiconductor device is formed of nickel or a nickel alloy, and hydrogen active species is generated by bringing hydrogen gas or a gas containing hydrogen gas into contact with the wiring part. A method for manufacturing a semiconductor device as described above.
置において、プラズマを伴わない水素活性種によるシン
タリング処理により前記絶縁膜/半導体界面のダングリ
ングボンドが終端されていることを特徴とする半導体装
置。13. A semiconductor device having an insulating film / semiconductor interface.
In location, Danguri of the insulating film / semiconductor interface by by that thin <br/> Taringu process hydrogen active species without plasma
A semiconductor device characterized in that the bonding bond is terminated .
素ガスを含むガスを、300℃以上の温度に加熱したニ
ッケルまたはニッケルを含む材料に接触さしめて生成さ
せたものであることを特徴とする請求項13記載の半導
体装置。14. The activated hydrogen species is characterized by a gas containing hydrogen gas or hydrogen gas, in which was generated tighten into contact with materials containing nickel or nickel was heated to 300 ° C. over a temperature The semiconductor device according to claim 13.
該シリコン酸化膜は、MOSのゲート絶縁膜であること
を特徴とする請求項13または請求項14に記載の半導
体装置。15. The insulating film is a silicon oxide film,
15. The semiconductor device according to claim 13, wherein the silicon oxide film is a MOS gate insulating film.
該シリコン酸化膜は、MOSの層間絶縁膜であることを
特徴とする請求項13または請求項14に記載の半導体
装置。16. The insulating film is a silicon oxide film,
15. The semiconductor device according to claim 13, wherein the silicon oxide film is a MOS interlayer insulating film.
該シリコン酸化膜は、MOSのゲート電極とソースまた
はドレイン電極の間を絶縁分離する絶縁膜であることを
特徴とする請求項13または請求項14に記載の半導体
装置。17. The insulating film is a silicon oxide film,
15. The semiconductor device according to claim 13 or 14, wherein the silicon oxide film is an insulating film that insulates and separates a MOS gate electrode and a source or drain electrode.
ウエハまたは絶縁基体もしくはシリコンウエハ上に形成Formed on wafer or insulating substrate or silicon wafer
されたシリコン層であることを特徴とする請求項13乃14. The silicon layer as described above.
至17のいずれか1項記載の半導体装置。18. The semiconductor device according to any one of items 17 to 17.
ハ又はシリコン層との界面準位密度が2×109cm
−2eV−1以下であることを特徴とする請求項請求項
18に記載の半導体装置。19. with the silicon oxide film, silicon wafer
C or the interface state density with the silicon layer is 2 × 10 9 cm
-2 eV -1 or less, The semiconductor device of Claim 18 characterized by the above-mentioned.
ン酸化膜もしくは堆積シリコン酸化膜またはこれらの窒
化処理された膜であることを特徴とする請求項13乃至
請求項19のいずれか1項に記載の半導体装置。20. The silicon oxide film is a thermally oxidized silicon.
The semiconductor device according to any one of claims 13 to claims 1-9, characterized in that a phosphate of film or deposited silicon oxide film or a film which has been treated these nitride.
ン層、多結晶シリコン層または単結晶シリコン層である
ことを特徴とする請求項18記載の半導体装置。21. The semiconductor device according to claim 18, wherein the silicon layer is an amorphous silicon layer, a polycrystalline silicon layer or a single crystal silicon layer.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33426391A JP3535876B2 (en) | 1991-11-22 | 1991-11-22 | Semiconductor device and manufacturing method thereof |
| EP19920924004 EP0614216A4 (en) | 1991-11-22 | 1992-11-24 | APPARATUS FOR FORMING AN OXIDE FILM, HOT PROCESSING APPARATUS, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF. |
| PCT/JP1992/001534 WO1993010556A1 (en) | 1991-11-22 | 1992-11-24 | Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33426391A JP3535876B2 (en) | 1991-11-22 | 1991-11-22 | Semiconductor device and manufacturing method thereof |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001192077A Division JP2002100633A (en) | 2001-06-25 | 2001-06-25 | Heat treatment apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120206A JPH06120206A (en) | 1994-04-28 |
| JP3535876B2 true JP3535876B2 (en) | 2004-06-07 |
Family
ID=18275392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33426391A Expired - Lifetime JP3535876B2 (en) | 1991-11-22 | 1991-11-22 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535876B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9559141B2 (en) | 2014-08-26 | 2017-01-31 | Renesas Electronics Corporation | Manufacturing method of using hydrogen plasma processing on a semiconductor wafer |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3376258B2 (en) | 1996-11-28 | 2003-02-10 | キヤノン株式会社 | Anodizing apparatus and related apparatus and method |
| TW462093B (en) | 1997-03-05 | 2001-11-01 | Hitachi Ltd | Method for manufacturing semiconductor integrated circuit device having a thin insulative film |
| CN1290197C (en) | 2001-03-12 | 2006-12-13 | 株式会社日立制作所 | Method for manufacturing semiconductor integrated circuit device |
| KR100650467B1 (en) | 2001-03-12 | 2006-11-28 | 가부시키가이샤 히타치세이사쿠쇼 | Semiconductor integrated circuit device and manufacturing method thereof |
| JP2012019093A (en) * | 2010-07-08 | 2012-01-26 | Sharp Corp | Semiconductor device and method of manufacturing the same |
-
1991
- 1991-11-22 JP JP33426391A patent/JP3535876B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9559141B2 (en) | 2014-08-26 | 2017-01-31 | Renesas Electronics Corporation | Manufacturing method of using hydrogen plasma processing on a semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120206A (en) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237095B1 (en) | Manufacturing method of semiconductor device | |
| TW569322B (en) | Semiconductor device having a low-resistance gate electrode | |
| US6784038B2 (en) | Process for producing semiconductor integrated circuit device and semiconductor integrated circuit device | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US4385937A (en) | Regrowing selectively formed ion amorphosized regions by thermal gradient | |
| US6723664B2 (en) | Method and apparatus for depositing a thin film, and semiconductor device having a semiconductor-insulator junction | |
| US20050064639A1 (en) | Method of fabricating SiC semiconductor device | |
| TW200427082A (en) | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| JP2609267B2 (en) | Method of manufacturing self-aligned gallium arsenide device | |
| JP2003243653A (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2005047753A (en) | Silicon carbide product, method for manufacturing the same, and method for cleaning silicon carbide product | |
| JP3535876B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3122125B2 (en) | Method of forming oxide film | |
| EP0614216A1 (en) | Apparatus for forming oxide film, heat treatment apparatus, semiconductor device, manufacturing method therefor | |
| JPWO1990013911A1 (en) | Oxide film formation method | |
| JP3187764B2 (en) | GaAs-based MOSFET and its products | |
| JPH11233760A (en) | Laminated structure composed of metal, oxide film and silicon carbide semiconductor | |
| JP4100070B2 (en) | Manufacturing method of semiconductor device | |
| JPH05144804A (en) | Manufacture of semiconductor device | |
| JP2002100633A (en) | Heat treatment apparatus | |
| WO1990013912A1 (en) | Silicon oxide film and semiconductor device having the same | |
| JPH05141871A (en) | Heat treatment device | |
| EP1908118B1 (en) | Method for producing a semiconductor device | |
| US20260059824A1 (en) | Manufacturing method for ni frontside sic ohmic contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |