JP3539738B2 - Impurity addition method - Google Patents
Impurity addition method Download PDFInfo
- Publication number
- JP3539738B2 JP3539738B2 JP17963391A JP17963391A JP3539738B2 JP 3539738 B2 JP3539738 B2 JP 3539738B2 JP 17963391 A JP17963391 A JP 17963391A JP 17963391 A JP17963391 A JP 17963391A JP 3539738 B2 JP3539738 B2 JP 3539738B2
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- impurity
- semiconductor wafer
- ion implantation
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
Description
【0001】
【産業上の利用分野】
本発明は半導体ウエーハに対して電気的に活性な不純物を添加する不純物添加方法および該方法により得ることのできる半導体基板に関する。
【0002】
【発明の概要】
この発明は、通常の半導体デバイス作製において電気的に活性な不純物を添加する技術に関するもので、イオン注入後、高輝度X線ビームを照射することにより、低温で短時間に高効率の電気的活性化を達成できるようにしたものである。
【0003】
【従来の技術】
通常、半導体ウエーハに電気的に活性な不純物を添加する場合には、イオン注入を行う。このイオン注入では高エネルギー粒子を半導体の結晶格子に衝突させるため、結晶構造が破壊され、このままでは、注入不純物は、電気的に活性化しない。したがって、従来はイオン注入後、結晶性の回復および不純物の電気的活性化のために、熱処理を行っていた。
【0004】
この熱処理法としては、電気炉中で上記半導体ウエーハをアニールする方法が最も一般的である。たとえば、ボロン(p型)やリン(n型)のイオンを注入したシリコンウエーハに、900℃以上、数十分程度の条件で電気炉アニールを行う。
【0005】
ところで、不純物を高濃度で注入した場合に電気炉アニールを行うと、不純物の活性化率が顕著に低下する。また、処理が長時間に及ぶため、低コスト化に不利である。さらに、この電気炉アニールによる長時間処理のために、SOI(Silicon on Insulator)など立体積層構造をとるデバイスや、その他アニール回数の多いデバイスでは、熱による構造の劣化が起こる可能性がある。
【0006】
これに対し、パルスレーザー光の照射により、イオン注入層を瞬時に融解−固化させるレーザーアニール法も提案されている。
【0007】
このレーザーアニール法は、1)表面層のみの処理が可能であること、2)空間的な局所処理が可能であること、3)瞬時(数100ナノ秒以内)に処理を終えることが可能であること、4)注入不純物が熱平衡固溶限を越えて、多量に添加できることなど、電気炉アニールでは達成できない点を利点としてもっている。
【0008】
しかしながら、このレーザーアニール法では、1)デバイス構造の劣化、2)デバイス性能に悪影響を及ぼす酸素などの不純物の混入、3)化合物半導体など高温で分解しやすい材料には適さないなど、いずれも融点に近い高温処理であることから生ずる欠点がある。
【0009】
また、電気炉アニールとレーザーアニールの中間的性格をもつ方法として、フラッシュアニール法がある。この方法は、強力なキセノンあるいはハロゲンランプ光をイオン注入層に数秒間照射するものである。この時の半導体ウエーハの温度は、1000〜1100℃程度には達するが結晶融解はしない。しかし、レーザーアニールのような空間的な局所処理は困難である。
【0010】
以上要するに、シリコンについて行われ、あるいは試みられてきたイオン注入後の熱処理は、いずれも900℃以上の高温で行われることからデバイスに熱的な影響を及ぼすこと、特に電気炉アニールやフラッシュアニールでは、そのアニール後の不純物濃度がイオン注入時のピーク濃度を越えることはできないし、活性化すべき不純物の濃度も熱平衡固溶限を越えることはないという欠点を有している。
【0011】
【発明が解決しようとする課題】
本発明は、上記技術的課題を解決するためになされたもので、その目的とするところは、イオン注入により破壊された半導体ウエーハの結晶表面層を融解させることなく低温で短時間に回復でき、かつ注入不純物をその注入プロファイルのピーク濃度を越えて添加できる方法を提供することにある。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の不純物添加方法は、半導体ウエーハに対して電気的に活性な不純物を添加してn型あるいはp型基板とする不純物添加方法であって、前記半導体ウエーハにイオン注入により不純物を注入する工程、および前記工程のイオン注入により破壊された前記半導体ウエーハの結晶表面層にシンクロトロン放射光からウィグラーによる高輝度X線を照射することによって、イオン注入により破壊された結晶表面層を融解することなく結晶性を回復させ、同時に結晶表面層に注入不純物をその注入プロファイルのピーク濃度を越えて偏析させる工程、を含むことを特徴とする。ここで、前記高輝度X線の照射に際して、前記半導体ウエーハの前記結晶表面層に対して熱アニールを補助的に施してもよい。さらに、前記結晶表面層に偏析させる注入不純物の濃度は熱平衡固溶限を越えることができる。
【0013】
【作用】
本発明においては、ドース量の多いイオン注入により破壊され、非晶質化した半導体ウエーハ表面層に高輝度のX線を照射すると、熱平衡濃度以上の多量の空孔が形成される。非晶質化した半導体では多量の空孔を媒介として原子拡散が起こる。この原子拡散により、非晶質化していない半導体ウエーハ深部を種とした固相エピタキシャル成長が低温で促進され、非晶質部分の表面層の結晶性が短時間に回復される。
【0014】
また、本発明においては、ドース量の少ないイオン注入により破壊された半導体ウエーハ表面層は必ずしも非晶質化しないが、高輝度X線照射により形成される空孔を媒介として起こる原子拡散によって損傷した結晶の回復が進行する。
【0015】
さらに、本発明では、高輝度X線照射によって、不純物の拡散が増強されるため、パルスレーザーアニールでの融液成長と同様の成長界面で不純物の偏析が起こる。偏析係数K*が1より小さいほど表面での堆積が大きい。高輝度X線照射によって拡散が増強された固相成長により、表面層では、注入不純物が注入プロファイルのピーク濃度を越えることができ、さらに熱平衡固溶限を越えることもできる。
【0016】
さらに、本発明では、高輝度X線ビームの材料への高い透過性を利用することにより、たとえばSOI(Silicon on Insulator)などの立体積層構造において、多層のイオン注入層を一括処理できる。
【0017】
【実施例】
以下、図面を参照して本発明の一実施例を説明する。
【0018】
図1は本発明の不純物添加方法の各工程を示す立断面図である。図1において符号1は半導体基板ウエーハ(以下、基板と省略する)である。この基板1の材料としては、シリコンあるいはGaAs等の化合物半導体を挙げることができる。この基板1の主面に、図1の(a)に示すように例えばボロン(p型)あるいはリン(n型)の不純物イオンをイオン注入(矢印2で示す)により添加し、(b)に示すようにイオン注入層3を形成する。
【0019】
ここで、イオン注入により基板1の主面に添加される不純物のドース量が多い場合には、イオン注入層3は結晶構造が破壊され、非晶質化したものとなっている。一方、ドース量が少ない場合には、イオン注入層3は非晶質化はしないものの、結晶が損傷したものとなっている。
【0020】
次に、図1の(b)に示すように上記イオン注入層3に高輝度のX線(矢印4で示す)を照射する。このX線4には、シンクロトロン放射光(SOR)を好適に用いることができる。
【0021】
ここで、上記イオン注入層3に対するX線4の照射により、低温で短時間にイオン注入層3の結晶性が回復する。以下、本発明の作用効果を従来の電気炉アニールやフラッシュアニールの作用効果と対比して説明する。
【0022】
イオン注入層3への不純物のドース量がある程度多い場合には、一般に、イオン注入によって、基板1の主面の表面層である注入層3は破壊され、非晶質化する。従って、この注入層3の下側の、非晶質化しない深部を種とする固相エピタキシャル成長によって上記表面層の結晶性を回復させることができる。すなわち、非晶質からの固相成長は、非晶質中での原子拡散に支配されるが、非晶質半導体における原子拡散は空孔を媒介として起こる。
【0023】
ところで、電気炉やフラッシュアニールなどの熱的な従来の方法による固相成長では、アニール温度においての熱平衡濃度の空孔にもとづく原子拡散係数で、アニール時間等の条件が決まる。これに対し、イオン注入基板に高輝度のX線を照射すると、短時間に熱平衡濃度以上の多量の空孔が形成され、これによって、固相成長が低温でも促進される。
【0024】
また、ドース量が少ない場合は、注入層3は必ずしも非晶質化しないが、損傷した結晶の回復は原子拡散によって進行するので非晶質化した場合と同じ効果を期待できる。
【0025】
また、上記イオン注入層3に対するX線4の照射により、不純物を高濃度で添加できる。この高濃度添加について従来法と比較しつつ説明する。
【0026】
電気炉アニールやフラッシュアニールでは、イオン注入層の固相成長時には、注入不純物の成長界面にそのまま取り込まれ、成長後の深さ方向の不純物濃度は、注入時のそれと変わらない。このことは、これらのアニール温度での不純物の拡散係数が、成長速度に比べて著しく小さいことによる。成長後もアニールを続けると(これらのアニール法では通常、成長後のアニールが長い)、成長結晶中での濃度分布にもとづく拡散によって再分布が起こる。従って、これらの従来のアニール法では、熱平衡固溶限はもちろん、注入プロファイルのピーク濃度を越えて不純物を添加することはできない。
【0027】
これに対し、本発明方法では、X線4の照射によって、不純物の拡散が増強されるため、成長界面で不純物の偏析が起こる。
【0028】
図2は、結晶表面から深さx0まで融解し、1より小さい偏析係数K*をもつ不純物が濃度c0で一様に添加された結晶を表面に向けて一方向に固化させた場合における、固化後の計算上の濃度分布を示すグラフである。図2において、Vは成長速度、Dは不純物の拡散係数である。図2から明らかなように、偏析係数K*が小さいほど表面での堆積が大きいことがわかる。これは融液中での不純物の拡散係数が大きいことにもとづいている。高輝度X線照射によって拡散が増強された固相成長でも図2の融液成長での効果があてはまる。例えば、図2において、濃度c0を、イオン注入により達成された注入層3中の不純物濃度に置き換えて考えることができる。すなわち、図1の(b)に示した注入層3の表面層では、注入不純物濃度c 0 を越えた濃度となり得る。
【0029】
図3は本発明の不純物添加方法を好適に適用し得る多層SOI膜を示す立断面図である。図3において符号5はSiO2 等からなる絶縁膜であり、6はシリコン結晶薄膜である。絶縁膜5とシリコン結晶薄膜6とは交互に積層されている。各シリコン結晶薄膜6の、絶縁膜5との接触面には、所定の位置にイオン注入部7が形成されている。
【0030】
次に、このような積層構造体に、高輝度のX線(矢印8で示す)を照射する。X線は上記絶縁膜5やシリコン結晶薄膜6に対して材料透過性を有する。従って、このX線照射により、各イオン注入部7を一括して処理できる。
【0031】
また、X線ビームは、ゾーンプレートや、結晶による干渉などを利用して、絞ったり、パターニングを行うことができるので、きわめて微細でかつ選択的な処理が可能である。
【0032】
上記各実施例では、高輝度X線の照射に際して、イオン注入層3あるいはイオン注入部7に対して必要に応じて照射中、あるいは照射後に熱アニールを施すことができる。熱アニールを施す場合はX線照射中がよい。これは、X線照射量が少ない場合には、熱アニールにより不純物拡散の増強への寄与が期待されるからである。ここでのアニールとしては、例えば上述の電気炉アニール、レーザーアニール、フラッシュアニールなどを挙げることができる。
【0033】
以下、具体例を挙げて本発明をさらに詳述する。
【0034】
図1の(a)に示したように、シリコン基板表面層に不純物リン(P)を液体窒素温度でピーク濃度3.7×1020/cm3 の程度に高濃度にイオン注入して表面層を非晶質化させた。次に、図1の(b)に示したようにこの表面層に高輝度X線を照射して再結晶化させた。X線としては、シンクロトロン放射光からウィグラーによる高輝度X線を用いた(高エネルギー物理学研究所放射光実験施設)。照射条件は、放射光電子蓄積リング電流300mA程度、照射時間1秒程度、照射時の試料温度は800℃程度であった。
【0035】
図4は、SIMS(二次イオン分析)により測定した、リンイオン注入および高輝度X線照射による再結晶化後のシリコン基板表面層におけるリンの深さ方向の濃度分布を示すグラフである。図4において破線はリン(P)イオンをシリコン表面層に注入した直後の表面深さ方向のリン濃度分布を示し、実線はイオン注入後の高輝度X線照射直後の表面層深さ方向のリン濃度分布を示す。
【0036】
図4では、表面直下の浅い領域では高輝度X線照射、再結晶化後の濃度が注入後の濃度を上回り、深部ではその逆になっている。このことは高輝度X線照射による成長過程で深部からPが偏析し、表面に堆積が起こって、図2に示したような濃度分布が実現できていることを示している。さらにこの高輝度X線照射、再結晶化後の浅い領域の濃度は、1000℃程度の熱平衡固溶限を越えている。
【0037】
【発明の効果】
以上説明したように、本発明の不純物添加方法によれば、高輝度X線ビームの照射により、空間的な局所処理が可能であり、高輝度X線の透過性を利用することにより深部あるいはSOIなどの多層膜での一括処理が可能であるという利点の他に、従来の熱処理法に比べて低温で短時間に、不純物のイオン注入により破壊された半導体ウエーハの結晶表面層を回復させることができるとともに、注入不純物を、注入プロファイルのピーク濃度を越えて、さらには熱平衡固溶限を越えて添加できる。
【図面の簡単な説明】
【図1】本発明の不純物添加方法の各工程を示す立断面図である。
【図2】結晶表面から深さx0 まで融解し、1より小さい偏析係数K* をもつ不純物が濃度c0 で一様に添加された結晶を、その表面に向けて一方向に固化させた場合における、固化後の計算上の濃度分布を示すグラフである。
【図3】本発明の不純物添加方法を好適に適用し得る多層SOI膜を示す立断面図である。
【図4】SIMSにより測定した、リンイオン注入およびX線による再結晶化後のシリコン基板表面層におけるリンの深さ方向の濃度分布を示すグラフである。
【符号の説明】
1 半導体基板ウエーハ
2 不純物イオン注入
3 イオン注入層
4 高輝度X線照射
5 絶縁膜
6 半導体結晶薄膜
7 イオン注入部
8 X線照射[0001]
[Industrial applications]
The present invention relates to an impurity doping method for adding an electrically active impurity to a semiconductor wafer , and a semiconductor substrate obtainable by the method.
[0002]
Summary of the Invention
The present invention relates to a technique for adding an electrically active impurity in a usual semiconductor device fabrication, and by irradiating a high-brightness X-ray beam after ion implantation, a high-efficiency electrical activation in a short time at a low temperature. It is possible to achieve the conversion.
[0003]
[Prior art]
Usually, when electrically active impurities are added to a semiconductor wafer, ion implantation is performed. In this ion implantation, the high energy particles collide with the semiconductor crystal lattice, so that the crystal structure is destroyed. In this state, the implanted impurities are not electrically activated. Therefore, conventionally, after ion implantation, heat treatment has been performed to recover crystallinity and electrically activate impurities.
[0004]
As this heat treatment method, a method of annealing the semiconductor wafer in an electric furnace is most common. For example, an electric furnace anneal is performed on a silicon wafer into which boron (p-type) or phosphorus (n-type) ions are implanted at a temperature of 900 ° C. or more and about several tens of minutes.
[0005]
By the way, if electric furnace annealing is performed when impurities are implanted at a high concentration, the activation rate of the impurities is significantly reduced. Further, since the processing takes a long time, it is disadvantageous for cost reduction. Further, due to the long-time treatment by the electric furnace annealing, in a device having a three-dimensional laminated structure such as an SOI (Silicon on Insulator) or a device having a large number of times of annealing, the structure may be deteriorated by heat.
[0006]
On the other hand, a laser annealing method for instantaneously melting and solidifying the ion-implanted layer by irradiation with a pulsed laser beam has been proposed.
[0007]
This laser annealing method is capable of 1) processing only the surface layer, 2) spatially local processing, and 3) instantaneously (within several hundred nanoseconds). There is an advantage in that it cannot be achieved by electric furnace annealing, such as the fact that 4) impurities can be added in large amounts beyond the thermal equilibrium solid solubility limit.
[0008]
However, this laser annealing method is not suitable for materials that are easily decomposed at high temperatures, such as 1) deterioration of device structure, 2) contamination of impurities such as oxygen which adversely affects device performance, and 3) compound semiconductors. There is a drawback caused by the high temperature treatment close to the above.
[0009]
Further, there is a flash annealing method as a method having an intermediate characteristic between electric furnace annealing and laser annealing. In this method, a strong xenon or halogen lamp light is applied to the ion implantation layer for several seconds. At this time, the temperature of the semiconductor wafer reaches about 1000 to 1100 ° C., but the crystal does not melt. However, spatial local processing such as laser annealing is difficult.
[0010]
In short, the heat treatment performed on silicon or after the ion implantation that has been attempted has been performed at a high temperature of 900 ° C. or more, and thus thermally affects the device. The impurity concentration after annealing cannot exceed the peak concentration at the time of ion implantation, and the impurity concentration to be activated does not exceed the thermal equilibrium solid solubility limit.
[0011]
[Problems to be solved by the invention]
The present invention has been made in order to solve the above technical problems, and aims at being able to recover in a short time at a low temperature without melting a crystal surface layer of a semiconductor wafer destroyed by ion implantation, Another object of the present invention is to provide a method capable of adding an implantation impurity beyond a peak concentration of the implantation profile.
[0012]
[Means for Solving the Problems]
To achieve the above object, the doping method of the present invention, the addition of the electrically active impurity to the semiconductor wafer to a doping method of an n-type or p-type substrate, the semiconductor wafer Implanting impurities by ion implantation , and irradiating the crystal surface layer of the semiconductor wafer destroyed by the ion implantation with high-intensity X-rays by wiggler from synchrotron radiation to destroy the semiconductor wafer . Recovering crystallinity without melting the crystal surface layer, and simultaneously segregating implanted impurities in the crystal surface layer beyond the peak concentration of the injection profile . Here, when irradiating the high-brightness X-rays, thermal annealing may be additionally performed on the crystal surface layer of the semiconductor wafer. Further, the concentration of the implanted impurity segregated in the crystal surface layer can exceed the thermal equilibrium solid solubility limit.
[0013]
[Action]
In the present invention, when high-brightness X-rays are irradiated on the surface layer of a semiconductor wafer which has been destroyed and made amorphous by ion implantation with a large dose, a large number of pores having a thermal equilibrium concentration or more are formed. In an amorphous semiconductor, atom diffusion occurs via a large number of vacancies. Due to this atomic diffusion, solid-phase epitaxial growth using a deep portion of the semiconductor wafer that has not been made amorphous as a seed is promoted at a low temperature, and the crystallinity of the surface layer of the amorphous portion is recovered in a short time.
[0014]
Further, in the present invention, the semiconductor wafer surface layer destroyed by ion implantation with a small dose is not necessarily amorphized, but is damaged by atom diffusion caused by vacancies formed by high-brightness X-ray irradiation. Crystal recovery proceeds.
[0015]
Furthermore, in the present invention, the diffusion of impurities is enhanced by high-brightness X-ray irradiation, so that segregation of impurities occurs at the same growth interface as in melt growth by pulsed laser annealing. The smaller the segregation coefficient K * is 1, the greater the deposition on the surface. Due to solid phase growth in which diffusion is enhanced by high-brightness X-ray irradiation, in the surface layer, the implanted impurity can exceed the peak concentration of the implantation profile and can exceed the thermal equilibrium solid solubility limit .
[0016]
Further, in the present invention, by utilizing the high transmittance of a high-brightness X-ray beam to a material, a multilayer ion implantation layer can be collectively processed in a three-dimensional stacked structure such as an SOI (Silicon on Insulator).
[0017]
【Example】
An embodiment of the present invention will be described below with reference to the drawings.
[0018]
FIG. 1 is an elevational sectional view showing each step of the impurity doping method of the present invention. In FIG. 1,
[0019]
Here, when the dose of impurities added to the main surface of the
[0020]
Next, as shown in FIG. 1B, the
[0021]
Here, the crystallinity of the ion-implanted
[0022]
When the dose of impurities into the ion-implanted
[0023]
By the way, in solid phase growth by a conventional thermal method such as an electric furnace or flash annealing, conditions such as an annealing time are determined by an atomic diffusion coefficient based on a hole having a thermal equilibrium concentration at an annealing temperature. On the other hand, when high-intensity X-rays are irradiated on the ion-implanted substrate, a large amount of holes having a thermal equilibrium concentration or more are formed in a short time, thereby promoting solid phase growth even at a low temperature.
[0024]
When the dose is small, the implanted
[0025]
Further, by irradiating the
[0026]
In electric furnace annealing or flash annealing, during the solid phase growth of the ion-implanted layer, the implanted impurities are directly taken into the growth interface, and the impurity concentration in the depth direction after the growth is not different from that at the time of implantation. This is because the diffusion coefficient of impurities at these annealing temperatures is significantly smaller than the growth rate. If annealing is continued after the growth (these annealing methods usually have a longer annealing after the growth), redistribution occurs due to diffusion based on the concentration distribution in the grown crystal. Therefore, these conventional annealing methods cannot add impurities beyond the peak concentration of the injection profile as well as the thermal equilibrium solid solubility limit .
[0027]
On the other hand, in the method of the present invention, the diffusion of the impurity is enhanced by the irradiation of the X-ray 4, so that the impurity is segregated at the growth interface.
[0028]
2, when the melted from the crystal surface to a depth x 0, impurities having less than 1 segregation coefficient K * was solidified in one direction toward the surface uniformly added crystals at a concentration c 0 4 is a graph showing a calculated concentration distribution after solidification. In FIG. 2, V is the growth rate, and D is the diffusion coefficient of the impurity. As is clear from FIG. 2, the smaller the segregation coefficient K * , the greater the deposition on the surface. This is based on the fact that the diffusion coefficient of impurities in the melt is large. The effect of the melt growth shown in FIG. 2 also applies to solid-phase growth in which diffusion is enhanced by high-brightness X-ray irradiation. For example, in FIG. 2, the concentration c 0 can be considered by replacing the concentration c 0 with the impurity concentration in the
[0029]
FIG. 3 is an elevational sectional view showing a multilayer SOI film to which the impurity doping method of the present invention can be suitably applied. In FIG. 3,
[0030]
Next, such a laminated structure is irradiated with high-intensity X-rays (indicated by arrows 8). X-rays have material permeability to the insulating
[0031]
In addition, the X-ray beam can be narrowed down or patterned by utilizing interference by a zone plate or a crystal, so that extremely fine and selective processing can be performed.
[0032]
In each of the above embodiments, when irradiating with high-brightness X-rays, thermal annealing can be performed on the ion-implanted
[0033]
Hereinafter, the present invention will be described in more detail with reference to specific examples.
[0034]
As shown in FIG. 1A, impurity phosphorus (P) is ion-implanted into a silicon substrate surface layer at a liquid nitrogen temperature at a high concentration of about 3.7 × 10 20 / cm 3 to obtain a surface layer. Was made amorphous. Next, as shown in FIG. 1B, this surface layer was irradiated with high-intensity X-rays to be recrystallized. As the X-rays, high-brightness X-rays by wiggler from synchrotron radiation were used (Radiation Experiment Facility, Institute for High Energy Physics). Irradiation conditions were a radiation photoelectron storage ring current of about 300 mA, an irradiation time of about 1 second, and a sample temperature during irradiation of about 800 ° C.
[0035]
FIG. 4 is a graph showing the concentration distribution in the depth direction of phosphorus in the silicon substrate surface layer after phosphorus ion implantation and recrystallization by high-brightness X-ray irradiation , measured by SIMS (secondary ion analysis). In FIG. 4, a broken line indicates a phosphorus concentration distribution in the surface depth direction immediately after phosphorus (P) ions are implanted into the silicon surface layer, and a solid line indicates phosphorus in the surface layer depth direction immediately after high-intensity X-ray irradiation after ion implantation. 3 shows a concentration distribution.
[0036]
In FIG. 4, the concentration after high-intensity X-ray irradiation and recrystallization is higher than the concentration after implantation in a shallow region immediately below the surface, and vice versa in the deeper region. This indicates that P segregates from the deep portion during the growth process by high-brightness X-ray irradiation, deposits occur on the surface, and the concentration distribution as shown in FIG. 2 has been realized. Further, the concentration of the shallow region after the high-brightness X-ray irradiation and recrystallization exceeds the thermal equilibrium solid solubility limit of about 1000 ° C.
[0037]
【The invention's effect】
As described above, according to the impurity doping method of the present invention, spatial local processing can be performed by irradiating a high-brightness X-ray beam, and deep or SOI In addition to the advantage of being able to perform batch processing with multi-layered films, it is possible to recover the crystal surface layer of a semiconductor wafer destroyed by ion implantation of impurities at a lower temperature and in a shorter time than conventional heat treatment methods. In addition, implantation impurities can be added beyond the peak concentration of the implantation profile, and even beyond the thermal equilibrium solid solubility limit .
[Brief description of the drawings]
FIG. 1 is an elevational sectional view showing each step of an impurity doping method of the present invention.
FIG. 2 shows a crystal melted from a crystal surface to a depth x 0 and uniformly doped with an impurity having a segregation coefficient K * smaller than 1 at a concentration c 0 in one direction toward the surface. 7 is a graph showing a calculated concentration distribution after solidification in a case.
FIG. 3 is an elevational sectional view showing a multilayer SOI film to which the impurity doping method of the present invention can be suitably applied.
FIG. 4 is a graph showing the concentration distribution in the depth direction of phosphorus in a silicon substrate surface layer after phosphorus ion implantation and X-ray recrystallization, measured by SIMS.
[Explanation of symbols]
REFERENCE SIGNS
Claims (3)
前記半導体ウエーハにイオン注入により不純物を注入する工程、および
前記半導体ウエーハのイオン注入により破壊された前記結晶表面層にシンクロトロン放射光からウィグラーによる高輝度X線を照射することによって、イオン注入により破壊された結晶表面層を融解することなく結晶性を回復させ、同時に結晶表面層に注入不純物をその注入プロファイルのピーク濃度を越えて偏析させる工程、
含むことを特徴とする不純物添加方法。An impurity doping method in which an electrically active impurity is added to a semiconductor wafer to form an n-type or p-type substrate,
Implanting impurities into the semiconductor wafer by ion implantation, and irradiating the crystal surface layer destroyed by the ion implantation of the semiconductor wafer with high-intensity X-rays by wiggler from synchrotron radiation to destroy the semiconductor wafer. Recovering the crystallinity without melting the crystal surface layer, and simultaneously segregating the impurity implanted in the crystal surface layer beyond the peak concentration of the injection profile ,
An impurity doping method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963391A JP3539738B2 (en) | 1991-07-19 | 1991-07-19 | Impurity addition method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17963391A JP3539738B2 (en) | 1991-07-19 | 1991-07-19 | Impurity addition method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529239A JPH0529239A (en) | 1993-02-05 |
| JP3539738B2 true JP3539738B2 (en) | 2004-07-07 |
Family
ID=16069179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17963391A Expired - Fee Related JP3539738B2 (en) | 1991-07-19 | 1991-07-19 | Impurity addition method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3539738B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479313B1 (en) | 2001-05-25 | 2002-11-12 | Kopin Corporation | Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes |
| JP5004097B2 (en) * | 2008-03-19 | 2012-08-22 | 独立行政法人産業技術総合研究所 | Crystal defect recovery method, crystal body preparation method, pattern formation method, X-ray dose detector |
-
1991
- 1991-07-19 JP JP17963391A patent/JP3539738B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529239A (en) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037640A (en) | Ultra-shallow semiconductor junction formation | |
| EP0201585B1 (en) | Semiconductors having shallow, hyperabrupt doped regions, and process for preparation thereof using ion implanted impurities | |
| Williams | Ion implantation of semiconductors | |
| JP3820424B2 (en) | Activation method of impurity ion implantation layer | |
| EP0971397B1 (en) | Method and device for activating semiconductor impurities | |
| EP0125260A1 (en) | SOLID-PHASE EPITAXIA AND RECRISTALLIZATION PROCESS WITH CONTROLLED DEFECT DENSITY DISTRIBUTION FOR HETEROEPITAXIAL SEMICONDUCTOR-TO-INSULATOR CONNECTING SUBSTRATES. | |
| JP2011503882A (en) | Particle beam assisted modification of thin film materials | |
| Uebbing et al. | Luminescence in slipped and dislocation-free laser-annealed silicon | |
| JP2000277448A (en) | Manufacture of crystal material and semiconductor device | |
| JP3539738B2 (en) | Impurity addition method | |
| Celler et al. | Modification of silicon properties with lasers, electron beams, and incoherent light | |
| US6835626B2 (en) | Method to overcome instability of ultra-shallow semiconductor junctions | |
| Shibata et al. | Resistivity reduction in heavily doped polycrystalline silicon using cw‐laser and pulsed‐laser annealing | |
| Jones et al. | Extended defects from ion implantation and annealing | |
| JP2010251523A (en) | Method of manufacturing partial soi wafer | |
| Lecrosnier | Gettering by ion implantation | |
| Schmidt et al. | Materials processing | |
| JPH08148443A (en) | Method of ion implantation | |
| KR20060096177A (en) | Method for producing n-type semiconductor diamond and n-type semiconductor diamond | |
| JP2943369B2 (en) | Semiconductor substrate manufacturing method | |
| Skorupa et al. | Advanced thermal processing of semiconductor materials by flash lamp annealing | |
| Skorupa et al. | Advanced thermal processing of semiconductor materials in the msec-range | |
| JP2664416B2 (en) | Method for manufacturing semiconductor device | |
| JP3105481B2 (en) | Method for doping donor impurities into silicon carbide semiconductor | |
| CA1332142C (en) | Implantation and electrical activation of dopants into monocrystalline silicon carbide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |