JP3539977B2 - 光電半導体構成素子 - Google Patents

Description

本発明は、電磁ビームの発生に適した半導体を有する光電半導体構成素子に関しており、この半導体では、半導体基板上に活性領域が設けられており、活性領域内で、半導体に電流を流した際に電磁ビームが発生され、活性領域は、少なくとも１つの第１の共振器鏡層と少なくとも１つの第２の共振器鏡層との間に設けられている。
その種の半導体を有する光電半導体構成素子は、例えば、所謂垂直共振器レーザ、つまり、Vertical Cavity Surface Emitting Laser（短縮してVCSELと呼ばれる）である。この構成素子では、ヘテロ構造の活性領域内で発生された光は、両共振器鏡層間の、活性領域を有する層構造に対して垂直方向に、つまり、電流通電方向に反射され、半導体へテロ構造の表面に対して急峻な角度で、各共振器鏡層の１つによって、半導体から出力乃至減結合（auskoppeln）されている。
その種の光電半導体素子及びその機能の原理は、例えば、W.Bludau,Halbleiter−Optoelektronik,Hansa−Verlag,ミュンヘン、ウィーン、1995年、188頁及び189頁から公知である。ここには、VCSEL（垂直共振器レーザ）ダイオードが記載されており、その際、ｎ導電基板上に半導体が堆積されており、この半導体は、ｎドーピング鏡層（下側共振器鏡層）、活性領域を有する領域からなる第１の層シーケンス、及び、ｐドーピング鏡層（上側共振器鏡層）の第２の層シーケンスとからなる。半導体の電気端子は、上側鏡上のオーム表面コンタクト及び基板の下側コンタクトによって構成されている。正確な機能形式は、上述のテキストに記載されており、従って、ここでは、これ以上詳細に説明しない。
下側共振器鏡層は、例えば、活性層シーケンスの析出の前に、半導体基板上にシリコンｎ導電型ドーピングされた、エピタキシャルにより堆積された周期的なシーケンスであり、つまり、交互に、屈折率が高い乃至低いGaAs層乃至AlGaAs層及びAlAs層乃至AlGaAs層のシーケンスであり、このシーケンスの、それぞれの層厚は、材料屈折率によって除算した、活性領域から放射された波長の1/4である。鏡の反射度は、層の対の数によって調整される。この、ｎ導電型の所謂分布反射器（ブラッグレフレクタ）上には、例えば、ｎ導電型の第１の障壁層（例えば、AlGaAs）、活性層（例えば、InGaAs/GaAs多重量子井戸構造（MQW））及びｐ導電型の第２の障壁層（例えば、AlGaAs）が、各障壁層間に活性領域が埋め込まれるように堆積されている。
ｐ導電型の第２の障壁層には、上側の共振器鏡層（例えば、ベリリウム又は炭素ｐ導電型ドーピングGaAs/AlAs分布反射器（ブラッグレフレクタ））が当接しており、この共振器鏡層の上側の面上に、オーム表面コンタクトが設けられている。上側の表面コンタクトと下側の表面コンタクトとの間に、活性領域のpn接合部が導電方向で２倍になるように電圧を印加後、選択された例では、負の荷電担体（キャリア）が基板面からｎ導電型下側ブラッグ鏡を通って活性領域内に注入される。正孔は、表面コンタクトからｐ導電型の上側分布反射器によって注入される。
同様の光電半導体構成素子は、例えば、Iga,Inst.Phys Conf.Ser.145（８）,1996年、967〜972頁に記載されており、電磁放射の種々異なる波長領域で、種々異なる材料から製造することができる。
VCSEL（垂直共振器レーザ）の技術概念では、半導体基板上に横方向に多数のレーザを定義することができ、従って、所謂分離閉じ込め型へテロ接合レーザ、つまり、SCH（Separate Confinement Heterostructure）レーザに比して有利なビーム特性を有するレーザアレイを容易に構成することができる。
上述の半導体レーザ構造では、GaAs/AlAs−,AlGaAs/AlAs−又はAlGaAs/GaAs−層シーケンスからなるｐ導電型分布反射器は、高い電気抵抗を有しており、従って、高い電気損失を生じる。従って、上述の材料の熱伝導度が小さいために、レーザダイオードは、作動中かなり加熱される。それにより、例えば、高い光学出力電力のVCSELレーザ（垂直共振器レーザ）の寿命が強く制限されてしまう。
更に、ｐ導電型鏡での大きな電圧降下によって、論理信号では特徴的な電圧レベル＜5Vでレーザダイオードを制御するのが阻止される。
この問題点を低減するために、VCSEL（垂直共振器レーザ）構造のｐ導電型鏡層は、大抵、半導体から電磁ビームが出力乃至減結合される活性領域の面上に堆積される。つまり、対向するｎ導電型共振器鏡層に比して、この面の反射度を下げるために、この面上に、鏡層対を僅かしか必要とせず、そうすることによって、レーザビームを出力乃至減結合することができる。従って、表面放射型レーザでは、半導体は、大抵ｎ導電型基板上に製造されており、それにより、ｐ導電型表面は、基板面に対して正に極性付ける必要がある。この状態は、レーザダイオードの制御にとっては不利である。特に、レーザアレイのVCSEL（垂直共振器レーザ）ダイオードの所期の電流調整型制御の場合（ヨーロッパ特許公開第709939号公報記載のような）、不利である。
更に、通常のように、上述のVCSEL（垂直共振器レーザ）構造で使用されているGaAs基板をｐ導電型GaAsから製造するのは不利である。と言うのは、GaAs基板をｐ導電型GaAsから製造するのは、高い構造上の質により極めて大きな技術的なコストでしか製造できないからである。従って、GaAs基板をｐ導電型GaAsから製造するのは、例えば、Siのｎ導電型ドーピングGaAs基板よりも明らかに低い構造上の質でしか市販では入手できない。
ｐ導電型分布反射器の電気抵抗を下げるのに、種々異なる解決手段が追求されている。MG Peters et al.,J.Vac.Sci.Bandl2（６）1994,3075〜3083頁には、境界面の材料接合及びドーピングを操作することによって、ｐ導電型ブラッグ鏡（Bragg−Spiegel）での正孔の移動を改善する方法が記載されている。例えば、InGaAlAs上をベースとするVCSEL（垂直共振器レーザ）用の鏡で問題なのは、正孔の有効質量が大きいということと、例えば、AlAs層内のGaAs層から正孔が出る際のエネルギ障壁が高いということである。前述の方法では、GaAs/AlAs境界面を中心にした狭い領域内の材料の構成成分が、種々のやり方で、二元化合物GaAs及びAs間でAlGaAs合金を介して変えられ、それと同時に、例えば、Be,C又はSiの適切なドーピングによって、電位障壁を下げて最小にすることが試みられている。
別の方法では、GaAsの代わりに、AlGaAs/AlAsブラッグ回折格子内にAlGaAs結合が使用されるか、又は、AlAsの代わりに、GaAs/AlGaAsブラッグ回折格子内にAlGaAs結合を使用される。それによると、正孔用の障壁が低くなり、そうすることにより、比較的小さな電気抵抗を達成することができる。しかし、この場合の欠点は、AlGaAsとGaAs乃至AlAsとの間の屈折率差が、GaAs/AlAs製の二元化合物鏡の場合の屈折率差よりも小さいということである。従って、AlAs/GaAs層シーケンスの場合と同様の反射度を達成するためには、明らかに複数の鏡対を堆積する必要があり、そうすることによって、再度、電気抵抗が上昇する。
更に、AlGaAsの熱伝導度は、GaAs又はAlAsよりも明らかに小さく、それにより、レーザで発生した熱エネルギが、不充分にしか導出されない。
上述のｐ導電型分布反射器層内の電気抵抗を下げるのを制限する現象が、自由荷電坦体の発生により生じ、正孔の場合、自由荷電坦体の発生は、電子の場合よりも高い。それにより、ｐブラッグ反射鏡で任意の高さのアクセプタ濃度を使うことができない。アクセプタ材料としてBeを用いると、通常の製造温度では、ドーピング物質が拡散してしまい、それにより、境界面での所望のドーピングプロフィールがずれてしまい、その結果、VCSEL（垂直共振器レーザ）の抵抗及び閾値電流が高くなる。
同様に、VCSEL（垂直共振器レーザ）構成素子に使用されている他の半導体材料、例えば、InGaAsP又はAlInGaAs又はZnMgSSe又はBeMgZnSeのようなII−VI族半導体の場合、同様の条件が生じる。この場合には、更に、例えば、InP基板上のVCSEL（垂直共振器レーザ）構造の場合、ｐ導電型鏡の製造は著しく難しい。と言うのは、使用されたｐ導電型鏡対（例えば、ｐ−InP/p−InGaAsPのように、InP基板に格子整合された）の屈折率差は、非常に小さく、従って、多数の鏡体を堆積する必要がある。
VCSEL（垂直共振器レーザ）構成素子、例えば、ブラッグ反射鏡層を製造する際、分子線ビームエピタキシャル成長（MBE）又は有機金属化学的気相成長法（MOCVD）を用いて製造する際に、層厚及び層の構成を調整することができる再現可能性が高いということが、均一な構成素子特性の基本前提条件である。精度は、３％以上良くする必要がある。例えば、ｐ導電型鏡の基底面に、複雑なバリエーションを加えることによって、この再現可能性を達成するのは極めて困難となる。
従って、本発明の課題は、冒頭に挙げた形式の光電構成素子を改良して、殊に、半導体の電気抵抗を小さくすることにある。
更に、350nm〜３μｍの領域内の電磁ビームを発生することができ、発生した熱エネルギを良好に導出することができて、製造が比較的簡単なように構成素子の電気抵抗が小さい改良されたVCSEL（垂直共振器レーザ）構成素子を使用することができるようにする必要がある。
この課題は、請求の範囲１記載の要件を有する光電半導体構成素子を用いると解決できる。本発明の光電半導体構成素子の有利な実施例は、請求の範囲１の従属請求項に記載されている。
本発明によると、第１及び第２の共振器鏡層は、第１の導電型の半導体材料を有しており、活性領域と両共振器鏡層の一方との間に、第１の導電型の高ドーピング接合層と、第２の導電型の第２の高ドーピング接合層とが設けられており、前記第１の導電型の高ドーピング接合層と、前記第２の導電型の第２の高ドーピング接合層とは、前記第２の高ドーピングされた縮退接合層が前記活性領域と前記第１の高ドーピングされた縮退接合層との間に位置しているように構成されている。第１及び第２の高ドーピング接合層は、有利には、ドーピング物質濃度＞１＊10¹⁷cm^-3を有している。
従って、本発明の光電半導体構成素子では、活性領域は、同じ導電型の２つの共振器鏡層間に設けられる。従って、共振器鏡層内では、１つの荷電坦体型しか電子の移動のために使用されない。高ドーピングされた縮退層内では、この荷電坦体は、相補的な荷電坦体型に変換され、活性領域のpn接合部内に注入される。その際、縮退層のシーケンスは、戻り方向（遮断方向）に極性付けられる。
GaAs半導体材料ベース上のVCSEL（垂直共振器レーザ）構造では、分布反射器鏡層は、有利には、ｎ導型で構成されており、それにより、殊に、高オーミック且つ強い吸収ｐ導電型共振器鏡層及び／又は製造するのにどうしても大きなコストが掛かるｐ導電型のGaAs基板を用いる従来技術のVCSEL（垂直共振器レーザ）構造の既述の欠点を回避することができる。
高ドーピング層のシーケンスは、反射度の小さな分布反射器が設けられている活性領域の面上に設けることができる。他の実施例では、高ドーピング層のシーケンスは、反射度の大きな分布反射器が設けられている活性領域の面上に設けることができる。
電磁ビームは、半導体の、基板と対向する面か、又は、基板又は基板内の孔によって半導体から出力乃至減結合される。
反対導電型の高ドーピングされた縮退半導体層の層対は、例えば、M.Ilegems et al.Integrated Multijunction GaAs photodetector with high output voltage,Applied Physics Letters 33（７）1978,629頁〜631頁に記載されている多層ビーム受信器、又は、例えば、D.L.Miller 他のJournal of Applied Physics 53（１）1982,744頁〜748頁に記載されている多層ソーラセルのような光電構成素子を開発するのに既に使用されている。更に、高ドーピング縮退半導体層からなる、その種のpn接合部は、個別半導体構造の積層をモノリシックに電気的に直列に接続するのに使用されている（例えば、C.P.Lee他、Applied Physics Letters 30（10）1977,533頁〜538頁、又は、米国特許第5212706号明細書に記載されている）。
しかし、前述の場合、高ドーピング層のシーケンスは、光電構成素子間の電気コンタクトとして、光電構成素子を縦列接続して使用される。それとは反対に、上述の本発明の光電構成素子では、高ドーピング半導体層のシーケンスは、第１の導電型の共振器鏡層を、第２の導電型の半導体層に結合するために使用されている。この際、例えば、従来技術から公知のVCSEL（垂直共振器レーザ）構成素子の層シーケンスの部分は、例えば、共振器鏡層の１つ又は複数の層、又は、障壁層を、高ドーピング縮退層によって置き換えられているか、又は、補完されている。
本発明の光電半導体構成素子について、以下、図１〜４の実施例を用いて詳細に説明する。その際：
図１は、第１の実施例の層構造の略図を示し、
図２は、第２の実施例の層構造の略図を示し、
図３は、第３の実施例の層構造の略図を示し、
図４は、第４の実施例の層構造の略図を示す。
図では、実施例の同じ構成部品又は同じ作用の構成部品は、同じ参照番号を付してある。
図１に示した層構造は、VCSEL（垂直共振器レーザ）ダイオードの、表面に対して垂直にレーザを放射する半導体24の層構造であり、レーザビーム22は、半導体基板12に対向する、半導体基板24の面によって、この半導体基板24から出力乃至減結合される。第１の導電型（例えば、ｎ導電型）の半導体基板12上に堆積された半導体24は、多重量子井戸構造として構成されていて、第１の導電型の第１の障壁層８と第２の導電型（例えば、ｐ導電型）の第２の障壁層９との間に挿入された活性領域１から構成されている。第１の障壁層８と活性領域１との間には、第１の導電型の整合層17が設けられており、第２の障壁層９と活性領域１との間には、第２の導電型の第２の整合層18が設けられている。活性領域１及び障壁層8,9用の材料を適切に組合せて選択すると、整合層17,18をなくしてもよい。
基板12と反対側の、活性領域１の面上に設けられた第１の障壁層８は、第１の導電型の第１の中間層16を介して第１の導電型の上側分布反射器層２に接続されている。
基板側の下側分布反射器層３は、第１の導電型であって、第１の導電型の緩衝層13を介して基板12に接続されている。下側分布反射器層３の、基板12と反対側の面には、第１の高ドーピングされた、第１の導電型の縮退接合層11が接続されており、縮退接合層11は、第１の導電型の第２の中間層14によって下側分布反射器層３と接続されている。この中間層14も、材料を適切に選択するとなくすことができる。
第１の高ドーピングされた縮退接合層11の、基板と反対側の面上には、第２の高ドーピングされた、第２の導電型の縮退接合層10が接続されている。この縮退接合層10の上には、第２の導電型の第３の中間層15がオプションで堆積されており、この中間層15の上には、第２の障壁層９が設けられている。
活性領域１と反対側の、上側分布反射器層２の面上には、オーミックコンタクト20が設けられており、その際、このオーミックコンタクト20と上側分布反射器層２との間には、更に第１の導電型の第４の中間層19を設けることができる。別の電気コンタクト21は、基板12の表面に設けられている。
半導体構成素子の作動中、コンタクト20,21を介して、半導体24に電圧が印加され、その際、電圧の印加は、一方では、第１の障壁層８と第１の整合層17と、他方では、第２の障壁層９と第２の整合層18との間の活性領域１に形成されるpn接合部が順方向に極性付けられ、第１の高ドーピングされた縮退接合層11と第２の高ドーピングされた縮退接合層10との間に形成されるpn接合部が、逆方向に極性付けられるように行われる。第１の導電型がｎ導電型であり、第２の導電型がｐ導電型である場合には、荷電坦体が、第２の高ドーピング縮退接合層10内の材料の価電子帯から、エネルギ障壁を、第１の高ドーピングされた縮退接合層11の材料の伝導帯内に拡散し、その結果、第２の高ドーピングされた縮退接合層10の面上を流れる電流は、第２の導電型の荷電坦体によって流される。逆に、第１の導電型がｐ導電型であり、第２の導電型がｎ導電型である場合には、荷電坦体は、第２の高ドーピングされた縮退接合層10内の材料の伝導帯から、第１の高ドーピングされた縮退接合層11の材料の価電子帯内にトンネルする。
図２に示された実施例と、図１に示された実施例との相違点は、図２に示された実施例では、レーザビーム22が半導体基板12を通って半導体24から出力乃至減結合される点である。そのために、基板12及びコンタクト層21内に切欠部23が設けられている。
本発明の構成素子の図１及び図２に示された実施例とは異なり、図３及び図４の実施例では、第１の高ドーピングされた縮退接合層11及び第２の高ドーピングされた縮退接合層10が、活性領域１の、基板12と反対側の面上に設けられている。従って、高ドーピングされた縮退接合層10,11によって形成されたpn接合部は、上側分布反射器層３と活性領域１との間に設けられており、その際、第２の接合層10は、活性領域１と第１の接合層11との間に設けられている。図３の装置構成では、電磁ビームは、半導体24の、基板12に対向する上面に対して急峻な角度で、透明なコンタクト20又は出射開口部23が設けられたコンタクト20を通って出力乃至減結合される。図４の実施例では、光波22は、基板12及び透明なコンタクト21又は貫通出射開口部23が設けられたコンタクト21を通って、又は、基板12及びコンタクト21内に設けられた切欠部23を通って放射される。別の中間層14,15,16,19、整合層17,18、障壁層8,9及び鏡層2,3及び活性領域１の機能は、図１及び図２の実施例と同様に理解できる。
図１及び図３の実施例によると、上側分布反射器層２乃至下側分布反射器層３は、それぞれ高屈折率及び低屈折率の交互に配列された層4,5によって形成され、この層のシーケンスは周期的に繰り返される。同様に、下側分布反射器層３乃至上側分布反射器層２は、それぞれ高屈折率及び低屈折率の交互に配列された6,7から構成されている。それぞれの層の厚みは、放射電磁ビームの波長の1/4を、それぞれの層4,5,6,7に使用されている材料の屈折率によって除算して選定される。その際、層4,5の導電度及び構成は、反射度及び導電度が、上側分布反射器層２乃至下側分布反射器層３の積層に対して垂直方向に最大であるように選定されている。それぞれの分布反射器層2,3の反射度は、層対の個数によって調整される。
本発明の図１乃至図３の実施例では、上側分布反射器層２乃至３の反射度は、下側分布反射器層３乃至２の反射度よりも僅かに小さく調整されており、その結果、発生された電磁波は、半導体24の、基板面に対向する上面を介して、透明の上側コンタクト20又は出射開口部23が設けられた上側コンタクト20を通って出力乃至減結合される。
図２及び図４の実施例では、下側分布反射器層３乃至２の反射度は、上側分布反射器層２乃至３の反射度よりも僅かに小さく調整されており、それにより、光は、基板12を通って、又は、基板12内の切欠部23を通って半導体24から出力乃至減結合される。
有利には、ｎ導電型層4,5,6,7は、例えば、Siドーピングされた分布反射器層2,3に使用される。この層用の材料は、例えば、AlAs,Al_xGa_1-xAs_yP_1-y,GaAs又はAl_xGa_1-xAsSb_1-x,InGa_1-xAs_yP_1-y又はII−VI族半導体材料、例えば、Zn_1-x-yCd_xMg_ySe,Zn_1-xCd_xSe_1-yTe_y,Be_xMg_yZn_1-x-yTe又はBe_xMg_yZn_1-x-ySeである。
光を発生するのに使用される活性領域１は、一般的にドーピングされていないか、又は、少ししかドーピングされていない、単層量子井戸構造又は多重量子井戸構造として構成することができるヘテロ構造から構成することができ、その際、単層量子井戸構造乃至多重量子井戸構造は、逆の導電型の障壁層8,9内に埋め込まれている。そうすることによって、活性領域内の実効荷電坦体を、この荷電坦体を注入する際に、このｐ−ｉ−ｎ構造を順方向に極性付けることによって閉じ込めることができるようになる。ドーピングは、障壁層８及び９の内の１つ障壁層内で電子が伝導される場合には、有利には、１＊10¹⁶cm^-3〜５＊10¹⁹cm^-3の大きさに調整され、そのことは、有利には、Siの組込によって達成される。他の障壁層８及び９内で正孔が伝導される場合には、炭素又はベリリウムのドーピング濃度は、１×10¹⁶cm^-3〜５×10¹⁹cm^-3にするとよい。
発生される電磁ビームの波長は、多重量子井戸構造１、並びに、整合層17,18及び障壁層8,9の組成及び構成を介して調整することができる。活性領域用の有利な材料は、例えば、InGaAsP及びAlGaInAs又はII−VI族半導体、例えば、BeZnCdSe又はZnCdSeTeである。
例えば、InGaAs/GaAsを有する多重量子井戸構造の場合、障壁層8,9は、有利には、AlGaAs製であり、その際、Al含有量は、10〜50％である。整合層17,18には、０％から、例えば、隣接層が有しているAl含有量の程度に応じて、50％のAl含有量が直線状に変化するAlGaAsが用いられている。緩衝層12及び中間層14及び19は、この有利な実施例では、GaAsから構成されており、中間層15及び16は、AlGaAsから構成されている。電気コンタクト20,21用のコンタクト層として、例えば、Au/Ge層シーケンス又はTi/Pt/Au層シーケンスが使用される。
荷電坦体を活性領域内に注入するために、電気コンタクト20,21に、活性領域のｐ−ｉ−ｎ接合部が順方向に極性付けられるように、電圧が印加される。この際、図１及び図２の実施例では、ｎ導電型上面分布反射器層２乃至３を通って活性領域１へ流れる電子の流れが発生される。この極性では、対向する下面コンタクト21から、電子が流れる。図３及び図４の実施例では、電流は反対方向に流れる。
種々異なる導電型を有する高ドーピング縮退接合層10及び11の領域内には、そうすることによって形成されたpn接合部が、逆方向に極性付けられ、それにより、その領域に形成された高電界内の電子は、第１の高ドーピングされた縮退接合層11から、第２の高ドーピングされた縮退接合層10内に引き込まれ、そのことは、実効正孔流に相応する。この際、第１の高ドーピング縮退接合層11の厚みは、有利には、5nm〜200nmであり、第１の導電型としてのｎ導電型のドーピングは、１＊10¹⁷cm^-3〜１＊10²¹cm^-3であり、第１の導電型としてのｐ導電型のドーピングは、１＊10¹⁷cm^-3〜１＊10²¹cm^-3である。第２の高ドーピング縮退接合層10の厚みは、有利には、5nm〜200nmであり、この層内のドーピングは、第２の導電型としてのｎ導電型の場合、１＊10¹⁷cm^-3〜１＊10²¹cm^-3であり、第２の導電型としてのｐ導電型の場合、１＊10¹⁷cm^-3〜１＊10²¹cm^-3である。ドーピング物質濃度と荷電坦体電位との整合のために、高ドーピング縮退接合層10,11の他に、中間層14,15も使用され、その際、中間層14内のドーピングは、第１の高ドーピング縮退層11と同じ導電型であり、中間層15のドーピングは、第２の高ドーピング縮退接合層10と同じ導電型である。場合によっては、第２の高ドーピング縮退接合層10と、第１の高ドーピング縮退接合層11との間に、第１の導電型か第２の導電型か、又はドーピングされない薄い中間層を堆積してもよい。ｎ導電型の調整のために、有利には、Siがドーピング物質として使用され、ｐ導電型の調整のためには、有利には、炭素又はベリリウムをドーピング物質として使用するとよい。高ドーピング縮退層10,11用の材料として、有利には、バンドギャップが狭くて、実効荷電坦体量が少ない、殊に、例えば、InGaAsP,InGaAlSb,InGaAlAs又はInGaAlPが使用される。
中間層14,15,16,17,18の個数、ドーピング物質濃度、層厚及び組成は、異なった実施例では変えることができ、その際、高ドーピング縮退層10,11間の電位障壁は薄く、従って、荷電坦体が容易に拡散により移動することができ、中間層14,15,16,17,18並びに高ドーピング層10,11,障壁層8,9及び活性領域１の層厚及び屈折率は、構成上、両側の分布反射器層2,3の反射度に寄与し、且つ、活性領域１の箇所での電磁波の強度を最大にするのに寄与するように選定される。
図１の実施例の本発明の構成素子と関連する個別層の形式及び機能についての説明は、層番号を相応に示した図２〜４の実施例にも該当する。
本発明の光電半導体構成素子について、実施例を用いて説明したが、この説明は、当然のことながら、本発明をこの実施例に限定するものと理解してはならない。本発明のVCSEL（垂直共振器レーザ）は、例えば、GaAs,InAs,AlAs,GaN,AlN,InN,GaP,InP,AlP,GaSb,InSb,AlSbと同様に、他の半導体材料をベースに構成してもよく、この二元化合物をベースとする混合結晶系、並びに、ZnSe,CdSe,MgSe,BeSe,HgSe,ZnS,CdS,MgS,BeS,HgS,ZnTe,CdTe,MgTe,BeTe,HgTe,及び、それらから形成された混合結晶系で構成してもよい。基板12用の適切な材料は、例えば、Si,Ge,GaAs,InAs,InGaAs,GaP,InP,Al₂O₃,SiC,CdTe,CdZnTe,ZnO,又はZnSeである。
鏡層2,3の内の少なくとも一方は、モノリシックで、半導体の製造過程中堆積される。VCSELでの鏡層の製造については、公知文献から公知であり、例えば、既述のように、W.Bludau,Halbleiter−Optoelektronik,Hansa−Verlag,ミュンヘン、ウィーン、1995年、188頁及び189頁から公知である。
鏡層2,3の内の少なくとも一方は、ハイブリッド技術で、半導体24の製造後堆積される。既述の通り、中間層14,15,16,17,18の個数、ドーピング物質濃度、層厚及び組成は、異なった実施例では変えることができ、中間層14,15,16,17,18並びに高ドーピング層10,11,障壁層8,9及び活性領域１の層厚及び屈折率は、構成上、両側の分布反射器層2,3の反射度に寄与し、且つ、活性領域１の箇所での電磁波の強度を最大にするのに寄与するように選定されるようにして、ハイブリッド技術を実施することができる。

Claims (11)

1. 電磁ビーム（22）の発生に適した少なくとも１つの半導体（24）を有する光電構成素子であって、
   該光電構成素子では、半導体基板（12）上に少なくとも１つの活性領域（１）が設けられており、
   該活性領域（１）内で、前記半導体（24）に電流を流した際に電磁ビーム（22）が発生され、
   前記活性領域（１）は、少なくとも１つの第１の鏡層（２）と、少なくとも１つの第２の鏡層（３）との間に設けられている光電構成素子において、
   第１の鏡層（２）及び第２の鏡層（３）は、第１の導電型の半導体材料を有しており、活性領域（１）と前記両鏡層（2,3）の一方との間に、第１の導電型の、10¹⁷cm^-3よりも高い第１の高ドーピング接合層（11）と、第２の導電型の、10¹⁷cm^-3よりも高い第２の高ドーピング接合層（10）とが設けられており、前記第１の導電型の、10¹⁷cm^-3よりも高い第１の高ドーピング接合層（11）と、前記第２の導電型の、10¹⁷cm^-3よりも高い第２の高ドーピング接合層（10）とは、前記10¹⁷cm^-3よりも高い第２の高ドーピングされた接合層（10）が前記活性領域（１）と前記10¹⁷cm^-3よりも高い第１の高ドーピングされた接合層（11）との間に位置しているように構成されていることを特徴とする光電構成素子。
2. 第１の導電型の高ドーピング接合層（11）と、第２の導電型の第２の高ドーピング接合層（10）とは、縮退半導体材料を有する請求項１記載の光電構成素子。
3. 第１の高ドーピング接合層（11）及び第２の高ドーピング接合層（10）のドーピング物質濃度は、＞１＊10¹⁷cm^-3である請求項２記載の光電構成素子。
4. 第１の鏡層（２）及び第２の鏡層（３）は、分布反射器層として構成されている請求項１〜３迄の何れか１記載の光電構成素子。
5. 鏡層（2,3）は、ｎ導電又はｐ導電型ドーピングされている請求項１〜４迄の何れか１記載の光電構成素子。
6. 第１の高ドーピング接合層（11）及び第２の高ドーピング接合層（10）によって構成されるpn接合部は、構成素子の作動中遮断方向に極性付けられるように設けられている請求項１〜５迄の何れか１記載の光電構成素子。
7. 両鏡層（2,3）の内の一方は、他方よりも小さな反射度を有しており、小さな反射度の前記両鏡層（2,3）には、電磁ビーム（22）の少なくとも一部分を透過するコンタクト層（20,21）が配属されており、該配属は、前記電磁ビーム（22）が実質的に反射度が小さな前記鏡層（2,3）及び前記コンタクト層（20,21）を通って出力乃至減結合可能であるように構成されている請求項１〜６迄の何れか１記載の光電構成素子。
8. ビーム（22）は、透明のコンタクト（20）又は出射開口（23）が設けられているコンタクト（20）を通って、半導体（24）の、基板（12）に対向する面で出力乃至減結合される請求項１〜７迄の何れか１記載の光電構成素子。
9. ビーム（22）は、透明の基板（12）及び透明又は出射開口（23）が設けられたコンタクト（21）又は前記基板（12）内の切欠部（23）を通って半導体（24）から出力乃至減結合される請求項１〜７迄の何れか１記載の光電構成素子。
10. 鏡層（2,3）の内の少なくとも一方は、モノリシックで、半導体の製造過程中堆積される請求項１〜９迄の何れか１記載の光電構成素子。
11. 鏡層（2,3）の内の少なくとも一方は、ハイブリッド技術で、半導体（24）の製造後堆積される請求項１〜９迄の何れか１記載の光電構成素子。

Images