Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3542199B2 - Absolute encoder - Google Patents
[go: Go Back, main page]

JP3542199B2 - Absolute encoder - Google Patents

Absolute encoder Download PDF

Info

Publication number
JP3542199B2
JP3542199B2 JP14125795A JP14125795A JP3542199B2 JP 3542199 B2 JP3542199 B2 JP 3542199B2 JP 14125795 A JP14125795 A JP 14125795A JP 14125795 A JP14125795 A JP 14125795A JP 3542199 B2 JP3542199 B2 JP 3542199B2
Authority
JP
Japan
Prior art keywords
light
power failure
emitting element
light emitting
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14125795A
Other languages
Japanese (ja)
Other versions
JPH08313306A (en
Inventor
慎 小田島
拓己 福田
充 柳澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Precision Corp
Original Assignee
Nidec Copal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Copal Corp filed Critical Nidec Copal Corp
Priority to JP14125795A priority Critical patent/JP3542199B2/en
Publication of JPH08313306A publication Critical patent/JPH08313306A/en
Application granted granted Critical
Publication of JP3542199B2 publication Critical patent/JP3542199B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Optical Transform (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、バッテリ(内部電源)バックアップ機能を持つ多回転アブソリュートエンコーダに関する。より詳しくは、通電時から停電時に切り換わる過渡状態で生じる誤動作の防止技術に関する。さらに詳しくは、高速回転中でも多回転検出に誤差を生じない通電・停電切り換え技術に関する。
【0002】
【従来の技術】
図10に従来のアブソリュートエンコーダの一般的な構成を示す。回転スリット板101の表面には同心円上に複数のトラック102〜105が形成されている。各トラックは回転スリット板101の絶対位置を示すデジタルコードに従ってビット符号化されたコードパタンを有している。回転スリット板101の一面側には受光素子アレイ106が配置されていると共に、他面側には固定マスク107を介して発光素子例えばLED108が配置されている。回転スリット板101上のコードパタンによりLED108からの投光が透過もしくは遮断され、受光素子アレイ106がトラック毎の受光量に応じて周期信号を出力する。この周期信号を処理する事により回転スリット板101の角度的な絶対位置(番地)が読み取れる。即ちこの番地が先に述べたデジタルコードに相当する。
【0003】
番地を表わすデジタルコードとしては種々のシステムが知られている。図11にデジタルコードの一例として純二進法に従って形成されたコードパタンを示す。このパタン図は縦欄にトラック番号を示し横欄に番地を示している。各トラックのコードパタンは二値符号化されており、回転方向に沿った透過部と非透過部からなる。この例では4ビット分のトラックが設けられており、2の4乗=16個の絶対番地が表わされている。
【0004】
従来のアブソリュートエンコーダは回転スリット板の絶対番地(1回転アブソリュート出力)に加え、最上位トラックから得られる周期信号を計数して回転スリット板の回転数(多回転アブソリュート出力)も読み取れる様にしている。さらに、外部電源電圧の供給を受ける通電時に加え、停電時にも連続動作可能な様にバックアップバッテリ(内部電源)を備えたアブソリュートエンコーダが開発されている。バックアップバッテリの消費電力を抑える為、停電時には絶対番地は読み取らず回転数のみを読み取る様にしている。かかる構成を有するバッテリバックアップ方式多回転アブソリュートエンコーダは、例えば特開平6−235645号公報に開示されており、図12に示した様な構成を有している。入力シャフト201には回転スリット板202が取り付けられている。その一面側には発光素子203が配置している一方、他面側には下位トラックから上位トラックに渡って複数の受光素子LSB−1,LSB−2,…,LSB−n,MSBが配置している。通常の通電時には、各受光素子から出力された各ビットの周期信号の変化タイミングを、下位ビットの周期信号の変化タイミングに同期回路205で同期させた後、各ビットの周期信号を1回転アブソリュート出力に使用すると共に、最上位ビットの周期信号を同期回路210、オアゲート211を介して多回転カウンタ213に供給し、多回転アブソリュート出力を得る様にしている。停電時は、停電検出部206からの検出信号により、スイッチ207が最上位受光素子MSBからの周期信号を通常通電時の経路から停電時の経路に切り換え、最上位ビットの周期信号が同期回路210を通らずに直接多回転カウンタ213に送られる様にしている。これにより、停電時は同期回路の様な余分な回路を停止してバックアップバッテリの消費電流を抑制する。
【0005】
【発明が解決しようとする課題】
図12に示した様なバッテリバックアップ方式の多回転アブソリュートエンコーダでは、一般に外部電源電圧を監視して通電時から停電時に変化した時対応する検出信号を出力する停電検出部を備えている。この検出信号に応じて発光素子に供給する駆動電流は通常レベルから微小レベルに切り換えられ、消費電流を抑制している。この時同時に、発光素子に対応する受光素子の負荷抵抗を低レベルから高レベルに切り換え、必要な検出感度を維持している。即ち、停電時では発光素子の駆動電流を下げると同時に受光素子の負荷抵抗を上げる事により対処している。しかしながら、通電時から停電度に変化した時、瞬時に受光素子の負荷抵抗を低レベルから高レベルに上げると、受光素子に残留した電荷の放電に長時間を要し、停電時の定常状態に到るまで不安定な過渡状態が介在する。この為、多回転アブソリュート出力にノイズが加わり誤検出の原因になるという課題があった。特に、スリット板が高速回転していると上述した過渡状態の影響を受け誤動作が多発するという課題がある。
【0006】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明はバッテリバックアップ方式による多回転アブソリュートエンコーダにおいて、高速回転中でも多回転アブソリュート出力に誤差を生じない通電・停電切り換え技術を提供する事を目的とする。かかる目的を達成する為に以下の手段を講じた。即ち、本発明にかかるアブソリュートエンコーダは基本的な構成として回転スリット板と、発光素子と、受光素子と、処理回路と、計数回路とを備えている。回転スリット板は回転方向に沿って透過部と非透過部を周期的に配列したコードパタンを持つ。発光素子は該回転スリット板の一面側に配置され駆動電流に応じて投光を発する。受光素子は該回転スリット板の他面側に配置され該コードパタンを通過した投光を受光してその強度変化に応じた周期信号を負荷抵抗を介して出力する。処理回路は該周期信号を処理して該回転スリット板の絶対位置を読み取る。計数回路は該周期信号を計数して該回転スリット板の回転数を読み取る。本アブソリュートエンコーダは通電時には外部電源電圧の供給を受けて絶対位置及び回転数の読み取りを行なう一方、停電時には内部電源電圧の供給を受けて回転数の読み取りのみを行なう。かかる構成において、本アブソリュートエンコーダは通電・停電切り換え機構として、停電検出部と第1スイッチ手段と遅延回路と第2スイッチ手段とを備えている。停電検出部は外部電源電圧を監視して通電時から停電時に変化した時対応する検出信号を出力する。第1スイッチ手段は該検出信号に応じて動作し該発光素子に供給する駆動電流を通常レベルから微小レベルに切り換える。遅延回路は該検出信号から遅延した制御信号を生成する。第2スイッチ手段は該遅延した制御信号に応じて動作し該発光素子に対応する受光素子の負荷抵抗を低レベルから高レベルに切り換える。
【0007】
本発明の一態様では、該受光素子とは別にモニタ受光素子を備えており、通電時該モニタ受光素子の出力信号を該発光素子の温度補償に使用する一方、停電時該モニタ受光素子の出力信号を該計数回路に入力される周期信号の温度補償に使用している。他の態様では、前記発光素子は下位桁から上位桁に渡って設けたコードパタンに対応して複数個配置されており、前記第1スイッチ手段は該検出信号に応じて絶対番地の読み取りのみに必要な下位桁側の発光素子に対する駆動電流の供給を遮断する。本発明の別の態様では、該発光素子に駆動電流を供給する駆動部を有しており、停電時該発光素子を間欠駆動して平均的に駆動電流を微小レベルにする。
【0008】
【作用】
本発明によれば、停電検出信号により第1スイッチ手段が先ず切り換わり駆動電流を通常レベルから微小レベルに切り換える。次に遅延回路で停電検出信号のタイミングを遅らせ制御信号を生成して、第2スイッチ手段を切り換え受光素子の負荷抵抗を低レベルから高レベルにする。本発明では意図的に発光素子の駆動電流は停電時の微小レベルで受光素子の負荷抵抗は通電時の低レベルという状態を遅延回路により作り出している。これにより通電時受光素子に残留した電荷を低レベルの負荷抵抗で速やかに放電する。受光素子の負荷抵抗が高レベルに切り換わると負荷抵抗の両端電圧は略0から急速に定常状態になり、従来の過渡状態で発生する雑音パルスはなくなる。
【0009】
【実施例】
以下図面を参照して本発明の好適な実施例を詳細に説明する。図1は本発明にかかるアブソリュートエンコーダの基本的な構成を示す回路図である。図示する様に、本アブソリュートエンコーダは回転スリット板1を備えており、入力シャフト2の回りを高速回転する。回転スリット板1は回転方向に沿って透過部と非透過部を周期的に配列したコードパタンを有している。回転スリット板1の一面側にはLED等からなる発光素子3が配置されており、駆動電流に応じて投光を発する。回転スリット板1の他面側には受光素子5が配置されており、回転スリット板1のコードパタンを通過した投光を受光してその強度変化に応じた周期信号を負荷抵抗を介して出力する。本例では下位桁から上位桁に渡って設けたコードパタンに対応して複数個の受光素子5が配列している。このうち、最上位桁に対応する一対の受光素子A,Bが回転数の検出にも用いられる。残りの下位桁側の受光素子は専ら絶対番地の読み取りに用いられる。最上位桁に対応する一対の受光素子A,Bは互いに位相が90°異なる周期信号を出力し、回転数のみならず回転方向も検出できる様にしている。
【0010】
図示しないが複数の受光素子5には処理回路が接続されており、受光素子5から出力された各周期信号を処理して回転スリット板1の絶対位置を読み取る。同じく、図示しないが一対の受光素子A,Bから出力された周期信号を計数して回転スリット板1の回転数を読み取る計数回路が設けられている。かかる構成を有するアブソリュートエンコーダは、通電時には外部電源から電源電圧の供給を受けて絶対位置及び回転数の読み取りを行なう一方、停電時にはバックアップ電源6から内部電源電圧の供給を受けて回転数の読み取りのみを行なう。通電時と停電時のモード切り換えを制御する為、停電検出部7が設けられており、外部電源電圧を監視して通電時から停電時に変化した時対応する検出信号DTを出力する。この停電検出部7には第1スイッチ8が接続されており、停電検出信号DTに応じて発光素子3に供給する駆動電流を通常レベルから微小レベルに切り換える。図1に示した状態は通電時を表わしている。この時、発光素子3には第1スイッチ8を介して低抵抗RL1が接続されており、駆動電流は通常レベルにある。これに対し、停電時には第1スイッチ8が開き発光素子3は高低抗RL2のみに接続される様になる。これにより、発光素子3に供給される駆動電流が微小レベルに切り換わる。さらに、停電検出部7には遅延回路9が接続しており、停電検出信号DTから所定時間だけ遅延した制御信号CTLを生成する。遅延回路9には一対の相補的な第2スイッチ41,42が接続している。通電時には一方の第2スイッチ41が導通状態にあり、他方の第2スイッチ42は非導通状態である。停電時には遅延回路9から出力された制御信号CTLに応じて導通状態/非導通状態が入れ換わる。この一対の第2スイッチ41,42は受光素子Aの出力端子に共通接続しており、遅延した制御信号CTLに応じて受光素子Aの負荷抵抗を低レベルから高レベルに切り換える。具体的には、通電時一方の第2スイッチ41が導通状態にあり、受光素子Aの出力端子には低負荷抵抗RA1が接続する。停電時には他方の第2スイッチ42が導通状態となり受光素子Aの出力端子は高負荷抵抗RA2に接続する。なお、低負荷抵抗RA1の端子電圧は波形整形器10を介して通電A出力として取り出される。一方、高負荷抵抗RA2の端子電圧は同様に波形整形器10を介して停電A出力として取り出される。通電A出力及び停電A出力はオアゲート(OR)11Aを通過し、最終的なA出力が得られる。同様に、遅延回路9には他の一対の相補的な第2スイッチ43,44が接続しており、制御信号CTLに応じて開閉動作する。一対の第2スイッチ43,44は受光素子Bの出力端子に共通接続されている。通電時一方の第2スイッチ43が導通状態にあり、低負荷抵抗RB1の端子電圧は波形整形器10を介して通電B出力として取り出される。停電時には他方の第2スイッチ44が導通状態にあり、高負荷抵抗RB2の端子電圧が波形整形器10を介して停電B出力として取り出される。通電B出力及び停電B出力はオアゲート(OR)11Bを通過し、最終的なB出力が得られる。前述した様に、このA出力及びB出力は計数回路に入力され、回転スリット板1の回転数が読み出される。A出力及びB出力はさらに方向弁別器にも入力され、回転スリット板1の回転方向が弁別される。
【0011】
図2は、アブソリュートエンコーダの参考例を示す回路図である。この参考例は基本的に図1に示した本発明にかかるアブソリュートエンコーダと類似した構成を有しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、この参考例では遅延回路が除かれており、停電検出部7から出力された検出信号DTが直接第2スイッチ41〜44に入力されている事である。換言すると、第1スイッチ8と第2スイッチ41〜44は同時に開閉制御される。前述した様に、RL1<RL2,RA1<RA2,RB1<RB2の関係にある。停電時は停電検出信号DTに応じて各スイッチ8,41〜44が同時に動作し、発光素子3の駆動電流を下げると共に受光素子A,Bの負荷抵抗を大きくする。方向弁別可能な90°位相差を持つ1回転1パルスの多回転周期信号であるA出力及びB出力は、通電時と停電時の出力のオア合成で各々得られる。
【0012】
図3は、入力シャフトが回転している状態での通電時から停電時への切り換えを示すタイミングチャートである。切り換え直後に高負荷抵抗RA2,RB2の両端電圧が定常状態になるまで時間がかかり、オア後A出力及びオア後B出力に点線で示す様なパルスが発生する場合があり、回転数の読み取り(多回転カウント)に誤差を生じる。
【0013】
この点につき、図4を参照して説明を加える。(A)はフォトトランジスタの負荷抵抗とスイッチング時間との関係を示すグラフである。(B)は(A)に示したスイッチング特性の測定回路を例示している。停電時の消費電流をできるだけ下げる為、受光素子の負荷抵抗RA2,RB2の抵抗値を大きくし、且つ発光素子の駆動電流を小さく設定する必要がある。しかしながら、図4(A)のグラフに示す様に、受光素子を構成するフォトトランジスタの応答時間は負荷抵抗が大きくなる程遅延し、入射光がオフした時の遅れ時間ts及び立ち下がり時間tfは長くなる。
【0014】
図5は、通電時から停電時に切り換わった場合の過渡状態を表わしている。図3に示した様に通電時から停電時に切り換わった瞬間、フォトトランジスタ内には直前まで通電時の光照射を受け発生した電荷が残っており、これが高負荷抵抗RA2,RB2に流れる。従って、RA2,RB2の両端の電圧は図5に示す様に、停電直後跳ね上がり、徐々に定常値に向う長い過渡状態を持つ。この為、波形整形部の比較電圧との相対関係によっては、A出力及びB出力に切り換え直後誤パルスが発生する可能性がある。この誤パルスの幅が停電切り換え時の回転速度におけるコードパタンが1/4回転するのに要する時間より長くなると、多回転カウントにエラーが生じる。図2に示した参考例でこのエラーを防止する為には必然的に回転速度が制限される。
【0015】
そこで、図1に示した様に遅延回路を導入して参考例に生じた問題点を解決している。停電検出信号DTにより発光素子の駆動電流を下げる第1スイッチが先ず切り換わり、遅延回路でタイミングを遅らせ受光素子の負荷抵抗を高レベルにする第2スイッチが切り換わる。この切り換わりにおける過渡状態を図6に示す。LED等からなる発光素子の駆動電流は停電時の微小レベルで、フォトトランジスタ等からなる受光素子の負荷抵抗は通電時の低レベルという状態を、遅延回路の遅延時間だけ作成する事により、通電時蓄積されたフォトトランジスタの残留電荷を低負荷抵抗で速やかに放電する。フォトトランジスタの負荷抵抗が高レベルに切り換わるとその両端電圧は略0から急速に定常状態になり、従来の過渡状態で発生するパルスはなくなる。
【0016】
図7は、本発明にかかるアブソリュートエンコーダの具体的な構成例を示す。理解を容易にする為、図1に示したアブソリュートエンコーダと対応する部分には対応する参照番号を付してある。図示する様に、回転スリット板1及び固定マスク21を挟んで、1回転アブソリュート検出用に上位側と下位側の2組のLED3H,3Lと受光素子群5H,5Lが対向配置されている。先ず通電時の構成と動作を説明する。夫々の受光素子5L,5Hの中の1受光素子M1,M2は下位LED3L、上位LED3Hの温度特性補償用のモニタ受光素子として使用される。これらのモニタ受光素子M1,M2に対応する回転スリット板1のパタンは1回転に渡り一定面積の透過光が受光素子M1,M2に入射する様になっている。M1,M2の出力信号は常に一定となる様に、LED駆動部22L,22Hで対応する下位LED3L、上位LED3Hが通電される。残りの受光素子から出力される周期信号はコード生成部(処理回路)23に入力され、1回転nビットアブソリュート出力(絶対番地)に変換される。コード生成部23は、例えば特願平6−72779号及び特願平6−72780号等に開示された方式により構成されている。上位受光素子群5Hに含まれる2つの受光素子A,Bの出力は1回転1周期の90°位相差を有する周期信号であり、コード生成部23に入力され1回転アブソリュート信号の生成に使用されると共に、1回転1パルスの90°位相差を持つ2つのパルス信号TA,TBに変換される。TA,TBは各々対応するオアゲート11A,11Bを通り、方向弁別器24に入力され、カウントパルスとアップダウン信号が得られる。多回転mビットアブソリュート出力(回転数)はカウンタ(計数回路)25でカウントパルスをアップダウン計数する事により得られる。
【0017】
次に停電切り換え時の構成と動作を説明する。外部電源電圧の低下を停電検出部7で検出し、停電検出信号DTを発生させる。停電検出信号DTは下位側LED3Lの駆動電流を遮断する第1スイッチ8Lに入力され、同時に上位側LED3Hを通常通電から抵抗RLで設定される微小電流駆動に切り換える第1スイッチ8Hに入力される。又、停電検出信号DTは遅延回路9にも入力され、停電検出信号から一定時間遅れた制御信号CTLを得る。この制御信号CTLがフォトトランジスタの負荷抵抗を切り換える第2スイッチ4に入力される。この第2スイッチ4は遅延された制御信号CTLに応じて開閉動作し、受光素子A,B,M2の負荷を停電状態の高負荷抵抗に切り換える。A,B,M2から出力された電圧はコンパレータ(comp)26A,26Bに入力される。一方のコンパレータ26AはAとM2から出力された電圧を互いに比較して多回転検出パルスTAXを生成する。M2の出力を比較の為の基準電圧とする事で、等価的に受光素子出力の温度補償が行なえる。他方のコンパレータ26BはBとM2から出力された電圧を互いに比較して多回転検出パルスTBXを生成する。TAXとTBXは互いに90°の位相差を有する。TAX,TBXは夫々対応するオアゲート11A,11Bを通り、通電時と同様に方向弁別され、カウンタ25で回転数が読み取られる。
【0018】
図8は停電切り換え時における各部の動作波形を示す。図示する様に、A,B,M2の出力電圧は切り換え時の過渡状態が短く、誤パルスが発生しない。従って方向弁別器24の入力TAORTAX,TBORTBXはモード切り換えにより誤パルスを発生する事なく、正確な多回転検出が行なえる。
【0019】
遅延回路がなく、停電検出信号DTで受光素子の負荷抵抗も発光素子と同時に切り換えてしまうと、図9に示す動作となり、過渡状態で不定領域が長く、多回転検出信号TAORTAX,TBORTBXに破線の様な誤パルスが発生する。なお、図7に示した実施例では、停電時駆動電流を微小電流に切り換えているが、本発明はこれに限られるものではない。パルス駆動により停電時の消費電力を抑える方式の場合でも、遅延回路によりフォトトランジスタの過渡状態を短縮化することが同様に有効である。
【0020】
【発明の効果】
以上説明した様に、本発明によれば従来に対し遅延回路が追加されており、停電検出信号により発光素子の駆動電流を下げる第1スイッチが先ず切り換わり、遅延回路でタイミングを遅らせた後受光素子の負荷抵抗を高レベルにする第2スイッチが切り換わる。これにより、停電切り換え時の受光素子負荷抵抗大による過渡状態時間の増大を抑える事ができ、高速回転中の停電切り換えにおいても多回転検出に誤差を生じないという効果が得られる。
【図面の簡単な説明】
【図1】本発明にかかるアブソリュートエンコーダの基本的な構成を示すブロック図である。
【図2】アブソリュートエンコーダの参考例を示すブロック図である。
【図3】図2に示した参考例の動作説明に供するタイミングチャートである。
【図4】フォトトランジスタのスイッチング特性を示すグラフ及びその測定回路例を示す模式図である。
【図5】図2に示した参考例の通電/停電切り換え動作を示す波形図である。
【図6】図1に示した本発明のアブソリュートエンコーダの通電/停電切り換え動作を示す波形図である。
【図7】本発明にかかるアブソリュートエンコーダの具体的な構成例を示す回路図である。
【図8】図7に示したアブソリュートエンコーダの動作説明に供する波形図である。
【図9】図7に示したアブソリュートエンコーダの説明に供する参考波形図である。
【図10】従来のアブソリュートエンコーダの一般的な構成を示す斜視図である。
【図11】従来のコードパタンの一例を示す模式図である。
【図12】従来のバッテリバックアップ方式多回転アブソリュートエンコーダの一例を示すブロック図である。
【符号の説明】
1 回転スリット板
2 入力シャフト
3 発光素子
5 受光素子
6 バックアップ電源
7 停電検出部
8 第1スイッチ
9 遅延回路
41 第2スイッチ
42 第2スイッチ
43 第2スイッチ
44 第2スイッチ
[0001]
[Industrial applications]
The present invention relates to a multi-turn absolute encoder having a battery (internal power supply) backup function. More specifically, the present invention relates to a technique for preventing a malfunction that occurs in a transient state where power is switched from energization to power failure. More specifically, the present invention relates to an energization / power failure switching technique that does not cause an error in multi-rotation detection even during high speed rotation.
[0002]
[Prior art]
FIG. 10 shows a general configuration of a conventional absolute encoder. A plurality of tracks 102 to 105 are formed concentrically on the surface of the rotary slit plate 101. Each track has a code pattern that is bit-coded according to a digital code indicating the absolute position of the rotary slit plate 101. A light receiving element array 106 is arranged on one side of the rotary slit plate 101, and a light emitting element, for example, an LED 108 is arranged on the other side via a fixed mask 107. The light emitted from the LED 108 is transmitted or blocked by the code pattern on the rotating slit plate 101, and the light receiving element array 106 outputs a periodic signal according to the amount of light received for each track. By processing this periodic signal, the absolute angular position (address) of the rotary slit plate 101 can be read. That is, this address corresponds to the digital code described above.
[0003]
Various systems are known as digital codes representing addresses. FIG. 11 shows a code pattern formed according to a pure binary system as an example of a digital code. In this pattern diagram, the track numbers are shown in the vertical columns, and the addresses are shown in the horizontal columns. The code pattern of each track is binary-coded, and includes a transparent portion and a non-transparent portion along the rotation direction. In this example, tracks for 4 bits are provided, and 2 4 = 16 absolute addresses are represented.
[0004]
In the conventional absolute encoder, in addition to the absolute address of the rotary slit plate (one-rotation absolute output), the number of rotations of the rotary slit plate (multi-rotation absolute output) can be read by counting the periodic signal obtained from the uppermost track. . Further, an absolute encoder having a backup battery (internal power supply) has been developed so that it can operate continuously even in the event of a power failure, in addition to power supply when an external power supply voltage is supplied. In order to suppress the power consumption of the backup battery, the absolute address is not read at the time of a power failure, and only the rotation speed is read. A battery-backup type multi-turn absolute encoder having such a configuration is disclosed in, for example, Japanese Patent Laid-Open No. 6-235645 and has a configuration as shown in FIG. A rotary slit plate 202 is attached to the input shaft 201. A light emitting element 203 is arranged on one surface side, and a plurality of light receiving elements LSB-1, LSB-2,..., LSB-n and MSB are arranged on the other surface from the lower track to the upper track. ing. At the time of normal energization, the change timing of the periodic signal of each bit output from each light receiving element is synchronized with the change timing of the periodic signal of the lower bit by the synchronizing circuit 205, and then the absolute signal of the periodic signal of each bit is output once. , And supplies the cycle signal of the most significant bit to the multi-rotation counter 213 via the synchronization circuit 210 and the OR gate 211 to obtain a multi-rotation absolute output. At the time of a power failure, the switch 207 switches the periodic signal from the highest-order light receiving element MSB from the path during normal power supply to the path during a power failure according to a detection signal from the power failure detection unit 206, and the periodic signal of the most significant bit It is sent directly to the multi-rotation counter 213 without passing through. Thereby, at the time of a power failure, an extra circuit such as a synchronous circuit is stopped to suppress the current consumption of the backup battery.
[0005]
[Problems to be solved by the invention]
The multi-rotation absolute encoder of the battery backup type as shown in FIG. 12 generally includes a power failure detection unit that monitors an external power supply voltage and outputs a detection signal corresponding to a change from a time of energization to a time of power failure. The driving current supplied to the light emitting element is switched from a normal level to a minute level in response to the detection signal, thereby suppressing current consumption. At the same time, the load resistance of the light receiving element corresponding to the light emitting element is switched from the low level to the high level, and the necessary detection sensitivity is maintained. That is, at the time of a power failure, a countermeasure is taken by lowering the driving current of the light emitting element and simultaneously increasing the load resistance of the light receiving element. However, when the load resistance of the light-receiving element changes instantaneously from a low level to a high level when the power supply changes to a power failure degree, it takes a long time to discharge the electric charge remaining in the light-receiving element, and the steady state at the time of the power failure occurs. Unstable transients intervene. For this reason, there is a problem that noise is added to the multi-rotation absolute output, which causes erroneous detection. In particular, when the slit plate is rotating at high speed, there is a problem that erroneous operations frequently occur due to the influence of the above-mentioned transient state.
[0006]
[Means for Solving the Problems]
SUMMARY OF THE INVENTION In view of the above-described problems of the conventional technology, an object of the present invention is to provide a multi-rotation absolute encoder using a battery backup method that does not cause an error in multi-rotation absolute output even during high-speed rotation. The following measures were taken to achieve this purpose. That is, the absolute encoder according to the present invention includes, as a basic configuration, a rotary slit plate, a light emitting element, a light receiving element, a processing circuit, and a counting circuit. The rotating slit plate has a code pattern in which transmitting portions and non-transmitting portions are periodically arranged along the rotation direction. The light emitting element is arranged on one surface side of the rotary slit plate and emits light according to the drive current. The light receiving element is disposed on the other side of the rotary slit plate, receives the light transmitted through the code pattern, and outputs a periodic signal corresponding to a change in intensity through a load resistor. A processing circuit reads the absolute position of the rotating slit plate by processing the periodic signal. The counting circuit reads the number of rotations of the rotary slit plate by counting the periodic signal. When the absolute encoder is energized, it receives an external power supply voltage to read the absolute position and the number of revolutions, and when a power failure occurs, it receives the internal power supply voltage to read only the number of revolutions. In this configuration, the absolute encoder includes a power failure detection unit, a first switch, a delay circuit, and a second switch as a power supply / power failure switching mechanism. The power failure detection unit monitors the external power supply voltage and outputs a detection signal corresponding to a change from power supply to power failure. The first switch operates in response to the detection signal and switches a drive current supplied to the light emitting element from a normal level to a minute level. The delay circuit generates a delayed control signal from the detection signal. The second switch operates in response to the delayed control signal and switches the load resistance of the light receiving element corresponding to the light emitting element from a low level to a high level.
[0007]
In one embodiment of the present invention, a monitor light-receiving element is provided separately from the light-receiving element, and an output signal of the monitor light-receiving element is used for temperature compensation of the light-emitting element during energization. The signal is used for temperature compensation of the periodic signal input to the counting circuit. In another aspect, a plurality of the light emitting elements are arranged corresponding to a code pattern provided from a lower digit to an upper digit, and the first switch means performs only reading of an absolute address according to the detection signal. The supply of the driving current to the necessary lower-order light emitting element is cut off. According to another aspect of the present invention, a driving unit that supplies a driving current to the light emitting element is provided, and the light emitting element is intermittently driven at the time of a power failure to set the driving current to a minute level on average.
[0008]
[Action]
According to the present invention, the first switch means is first switched by the power failure detection signal to switch the drive current from the normal level to the minute level. Next, a delay circuit delays the timing of the power failure detection signal to generate a control signal, and switches the second switch means to change the load resistance of the light receiving element from a low level to a high level. In the present invention, the delay circuit intentionally creates a state in which the drive current of the light emitting element is at a very low level during a power failure and the load resistance of the light receiving element is at a low level during energization. As a result, the electric charge remaining in the light receiving element during energization is quickly discharged with a low level load resistance. When the load resistance of the light receiving element switches to a high level, the voltage across the load resistance rapidly changes from substantially zero to a steady state, and the noise pulse generated in the conventional transient state disappears.
[0009]
【Example】
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a basic configuration of an absolute encoder according to the present invention. As shown in the drawing, the absolute encoder includes a rotary slit plate 1 and rotates at high speed around an input shaft 2. The rotating slit plate 1 has a code pattern in which transmitting portions and non-transmitting portions are periodically arranged along the rotation direction. A light emitting element 3 composed of an LED or the like is arranged on one surface side of the rotary slit plate 1 and emits light according to a drive current. A light receiving element 5 is disposed on the other surface of the rotary slit plate 1 to receive the light that has passed through the code pattern of the rotary slit plate 1 and output a periodic signal according to the intensity change via a load resistor. I do. In this example, a plurality of light receiving elements 5 are arranged corresponding to the code pattern provided from the lower digit to the upper digit. Among them, a pair of light receiving elements A and B corresponding to the most significant digit are also used for detecting the rotation speed. The remaining light receiving elements on the lower digit side are used exclusively for reading absolute addresses. The pair of light receiving elements A and B corresponding to the most significant digit output periodic signals having phases different from each other by 90 ° so that not only the rotation speed but also the rotation direction can be detected.
[0010]
Although not shown, a processing circuit is connected to the plurality of light receiving elements 5 and processes each periodic signal output from the light receiving elements 5 to read the absolute position of the rotary slit plate 1. Similarly, although not shown, a counting circuit for counting the periodic signals output from the pair of light receiving elements A and B and reading the number of rotations of the rotary slit plate 1 is provided. The absolute encoder having such a configuration receives power supply voltage from an external power supply to read the absolute position and the number of revolutions when energized, and reads only the number of revolutions when supplied with the internal power supply voltage from the backup power supply 6 during a power failure. Perform A power failure detection unit 7 is provided to control mode switching between power supply and power failure, and monitors an external power supply voltage to output a detection signal DT corresponding to a change from power supply to power failure. A first switch 8 is connected to the power failure detection unit 7, and switches a drive current supplied to the light emitting element 3 from a normal level to a minute level according to a power failure detection signal DT. The state shown in FIG. 1 represents the state during energization. At this time, the low resistance RL1 is connected to the light emitting element 3 via the first switch 8, and the driving current is at the normal level. On the other hand, at the time of a power failure, the first switch 8 is opened and the light emitting element 3 is connected only to the high / low resistance RL2. Thereby, the drive current supplied to the light emitting element 3 is switched to a minute level. Further, a delay circuit 9 is connected to the power failure detection unit 7, and generates a control signal CTL delayed by a predetermined time from the power failure detection signal DT. A pair of complementary second switches 41 and 42 are connected to the delay circuit 9. At the time of energization, one second switch 41 is in a conductive state, and the other second switch 42 is in a non-conductive state. At the time of power failure, the conductive state / non-conductive state is switched according to the control signal CTL output from the delay circuit 9. The pair of second switches 41 and 42 are commonly connected to the output terminal of the light receiving element A, and switch the load resistance of the light receiving element A from a low level to a high level according to the delayed control signal CTL. Specifically, one of the second switches 41 is in a conductive state when the power is supplied, and the low load resistance RA1 is connected to the output terminal of the light receiving element A. At the time of a power failure, the other second switch 42 becomes conductive, and the output terminal of the light receiving element A is connected to the high load resistance RA2. Note that the terminal voltage of the low load resistor RA1 is taken out as an energization A output via the waveform shaper 10. On the other hand, the terminal voltage of the high load resistor RA2 is similarly extracted as the power outage A output via the waveform shaper 10. The energized A output and the power outage A output pass through an OR gate (OR) 11A, and a final A output is obtained. Similarly, another pair of complementary second switches 43 and 44 are connected to the delay circuit 9 and open and close in response to the control signal CTL. The pair of second switches 43 and 44 are commonly connected to the output terminal of the light receiving element B. At the time of energization, one of the second switches 43 is in a conductive state, and the terminal voltage of the low load resistor RB1 is taken out as an energized B output via the waveform shaper 10. At the time of a power failure, the other second switch 44 is in a conductive state, and the terminal voltage of the high load resistance RB2 is taken out as a power failure B output via the waveform shaper 10. The energized B output and the power outage B output pass through an OR gate (OR) 11B, and a final B output is obtained. As described above, the A output and the B output are input to the counting circuit, and the rotation speed of the rotary slit plate 1 is read. The A output and the B output are further input to the direction discriminator, and the rotation direction of the rotary slit plate 1 is discriminated.
[0011]
FIG. 2 is a circuit diagram showing a reference example of the absolute encoder. This reference example has a configuration basically similar to that of the absolute encoder according to the present invention shown in FIG. 1, and corresponding portions are denoted by corresponding reference numerals to facilitate understanding. The difference is that in this reference example, the delay circuit is omitted, and the detection signal DT output from the power failure detection unit 7 is directly input to the second switches 41 to 44. In other words, the first switch 8 and the second switches 41 to 44 are simultaneously opened and closed. As described above, there is a relation of RL1 <RL2, RA1 <RA2, RB1 <RB2. At the time of a power failure, the switches 8, 41 to 44 operate simultaneously in response to the power failure detection signal DT, thereby lowering the drive current of the light emitting element 3 and increasing the load resistance of the light receiving elements A and B. The A output and the B output, which are multi-rotation period signals of one rotation and one pulse having a phase difference of 90 ° that can be discriminated in the direction, are obtained by OR-combining the outputs during energization and during a power failure.
[0012]
FIG. 3 is a timing chart showing switching from energization to power outage while the input shaft is rotating. Immediately after the switching, it takes time until the voltage between both ends of the high load resistors RA2 and RB2 reaches a steady state, and a pulse as shown by a dotted line may be generated in the A output after OR and the B output after OR, and the rotation speed is read ( An error occurs in multi-turn count).
[0013]
This will be described with reference to FIG. (A) is a graph showing the relationship between the load resistance of the phototransistor and the switching time. (B) illustrates a circuit for measuring the switching characteristics shown in (A). In order to reduce the current consumption during a power failure as much as possible, it is necessary to increase the resistance values of the load resistors RA2 and RB2 of the light receiving element and set the driving current of the light emitting element small. However, as shown in the graph of FIG. 4A, the response time of the phototransistor constituting the light receiving element is delayed as the load resistance increases, and the delay time ts and the fall time tf when the incident light is turned off are reduced. become longer.
[0014]
FIG. 5 shows a transient state when switching is performed from the time of energization to the time of power failure. As shown in FIG. 3, at the moment of switching from the time of energization to the time of power failure, electric charges generated by light irradiation during energization remain immediately before in the phototransistor, and flow through the high load resistors RA2 and RB2. Therefore, as shown in FIG. 5, the voltage across RA2 and RB2 jumps immediately after a power failure and has a long transient state gradually approaching a steady value. Therefore, an erroneous pulse may be generated immediately after switching to the A output and the B output depending on the relative relationship with the comparison voltage of the waveform shaping unit. If the width of the erroneous pulse is longer than the time required for the code pattern at the rotation speed at the time of the power failure switching to make 1/4 turn, an error occurs in the multi-turn count. In the reference example shown in FIG. 2, in order to prevent this error, the rotational speed is necessarily limited.
[0015]
Therefore, a problem arising in the reference example is solved by introducing a delay circuit as shown in FIG. The first switch for lowering the drive current of the light emitting element is first switched by the power failure detection signal DT, and the second switch for delaying the timing by the delay circuit and setting the load resistance of the light receiving element to a high level is switched. FIG. 6 shows a transient state in this switching. The drive current of the light-emitting element such as an LED is at a very low level at the time of a power failure, and the load resistance of the light-receiving element such as a phototransistor is at a low level at the time of energization. The accumulated residual charge of the phototransistor is quickly discharged with a low load resistance. When the load resistance of the phototransistor is switched to a high level, the voltage across the phototransistor rapidly changes from substantially zero to a steady state, and there is no pulse generated in the conventional transient state.
[0016]
FIG. 7 shows a specific configuration example of the absolute encoder according to the present invention. To facilitate understanding, parts corresponding to those of the absolute encoder shown in FIG. 1 are denoted by corresponding reference numerals. As shown in the figure, two sets of upper and lower LEDs 3H and 3L and light receiving element groups 5H and 5L are arranged to face each other for one-rotation absolute detection with the rotary slit plate 1 and the fixed mask 21 interposed therebetween. First, the configuration and operation during energization will be described. One of the light receiving elements M1 and M2 of the light receiving elements 5L and 5H is used as a monitor light receiving element for compensating the temperature characteristics of the lower LED 3L and the upper LED 3H. The pattern of the rotary slit plate 1 corresponding to these monitor light receiving elements M1 and M2 is such that transmitted light of a certain area enters the light receiving elements M1 and M2 over one rotation. The corresponding lower LEDs 3L and upper LEDs 3H are energized by the LED driving units 22L and 22H so that the output signals of M1 and M2 are always constant. The periodic signals output from the remaining light receiving elements are input to a code generation unit (processing circuit) 23 and are converted into one-turn n-bit absolute outputs (absolute addresses). The code generator 23 is configured by a method disclosed in, for example, Japanese Patent Application Nos. 6-72779 and 6-72780. The outputs of the two light receiving elements A and B included in the higher order light receiving element group 5H are periodic signals having a 90 ° phase difference of one cycle per rotation, and are input to the code generator 23 and used for generating one rotation absolute signal. At the same time, it is converted into two pulse signals TA and TB having a 90 ° phase difference of one pulse per rotation. TA and TB pass through the corresponding OR gates 11A and 11B, respectively, and are input to the direction discriminator 24 to obtain a count pulse and an up / down signal. The multi-rotation m-bit absolute output (rotation speed) is obtained by counting up and down the count pulse by a counter (counting circuit) 25.
[0017]
Next, the configuration and operation at the time of power failure switching will be described. A drop in the external power supply voltage is detected by the power failure detection unit 7, and a power failure detection signal DT is generated. The power failure detection signal DT is input to the first switch 8L that cuts off the drive current of the lower LED 3L, and at the same time, is input to the first switch 8H that switches the upper LED 3H from normal energization to microcurrent drive set by the resistor RL. The power failure detection signal DT is also input to the delay circuit 9 to obtain a control signal CTL that is delayed by a certain time from the power failure detection signal. This control signal CTL is input to the second switch 4 for switching the load resistance of the phototransistor. The second switch 4 opens and closes in response to the delayed control signal CTL, and switches the load of the light receiving elements A, B, and M2 to a high load resistance in a power failure state. The voltages output from A, B and M2 are input to comparators (comp) 26A and 26B. One comparator 26A compares the voltages output from A and M2 with each other to generate a multi-rotation detection pulse TAX. By using the output of M2 as a reference voltage for comparison, the temperature of the light receiving element output can be equivalently compensated. The other comparator 26B compares the voltages output from B and M2 with each other to generate a multi-rotation detection pulse TBX. TAX and TBX have a phase difference of 90 ° from each other. TAX and TBX pass through the corresponding OR gates 11A and 11B, are discriminated in the same direction as when energized, and the number of revolutions is read by the counter 25.
[0018]
FIG. 8 shows operation waveforms of each unit at the time of power failure switching. As shown, the output voltages of A, B, and M2 have a short transient state at the time of switching, and no erroneous pulses are generated. Therefore, the inputs TAORTAX and TBORTBX of the direction discriminator 24 can accurately detect multiple rotations without generating erroneous pulses due to mode switching.
[0019]
If there is no delay circuit and the load resistance of the light receiving element is switched at the same time as the light emitting element by the power failure detection signal DT, the operation shown in FIG. 9 is performed. Such erroneous pulses are generated. In the embodiment shown in FIG. 7, the drive current at the time of power failure is switched to a small current, but the present invention is not limited to this. Even in the case of a method in which power consumption during a power failure is suppressed by pulse driving, it is similarly effective to reduce the transient state of the phototransistor by using a delay circuit.
[0020]
【The invention's effect】
As described above, according to the present invention, a delay circuit is added to the related art, and the first switch that lowers the drive current of the light emitting element by the power failure detection signal is first switched, and after the timing is delayed by the delay circuit, the light is received. A second switch for setting the load resistance of the element to a high level is switched. As a result, it is possible to suppress an increase in the transient state time due to a large light-receiving element load resistance at the time of power failure switching, and it is possible to obtain an effect that no error occurs in multi-rotation detection even during power failure switching during high-speed rotation.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a basic configuration of an absolute encoder according to the present invention.
FIG. 2 is a block diagram showing a reference example of an absolute encoder.
FIG. 3 is a timing chart for explaining the operation of the reference example shown in FIG. 2;
FIG. 4 is a schematic diagram showing a graph showing switching characteristics of a phototransistor and an example of a measurement circuit thereof.
FIG. 5 is a waveform chart showing a power-on / power-off switching operation of the reference example shown in FIG. 2;
FIG. 6 is a waveform diagram showing a power-on / power-off switching operation of the absolute encoder of the present invention shown in FIG.
FIG. 7 is a circuit diagram showing a specific configuration example of an absolute encoder according to the present invention.
8 is a waveform chart for explaining the operation of the absolute encoder shown in FIG. 7;
FIG. 9 is a reference waveform diagram for explaining the absolute encoder shown in FIG. 7;
FIG. 10 is a perspective view showing a general configuration of a conventional absolute encoder.
FIG. 11 is a schematic diagram showing an example of a conventional code pattern.
FIG. 12 is a block diagram showing an example of a conventional battery-backup type multi-rotation absolute encoder.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Rotation slit plate 2 Input shaft 3 Light emitting element 5 Light receiving element 6 Backup power supply 7 Power failure detecting section 8 First switch 9 Delay circuit 41 Second switch 42 Second switch 43 Second switch 44 Second switch

Claims (4)

回転方向に沿って透過部と非透過部を周期的に配列したコードパタンを持つ回転スリット板と、該回転スリット板の一面側に配置され駆動電流に応じて投光を発する発光素子と、該回転スリット板の他面側に配置され該コードパタンを通過した投光を受光してその強度変化に応じた周期信号を負荷抵抗を介して出力する受光素子と、該周期信号を処理して該回転スリット板の絶対位置を読み取る処理回路と、該周期信号を計数して該回転スリット板の回転数を読み取る計数回路とを備え、
通電時には外部電源電圧の供給を受けて絶対位置及び回転数の読み取りを行なう一方、停電時には内部電源電圧の供給を受けて回転数の読み取りのみを行なうアブソリュートエンコーダにおいて、
外部電源電圧を監視して通電時から停電時に変化した時対応する検出信号を出力する停電検出部と、
該検出信号に応じて動作し該発光素子に供給する駆動電流を通常レベルから微小レベルに切り換える第1スイッチ手段と、
該検出信号から遅延した制御信号を生成する遅延回路と、
該遅延した制御信号に応じて動作し該発光素子に対応する受光素子の負荷抵抗を低レベルから高レベルに切り換える第2スイッチ手段とを有する事を特徴とするアブソリュートエンコーダ。
A rotating slit plate having a code pattern in which transmitting portions and non-transmitting portions are periodically arranged along a rotation direction, a light emitting element which is disposed on one surface side of the rotating slit plate and emits light in accordance with a driving current, A light-receiving element disposed on the other side of the rotary slit plate for receiving light emitted through the code pattern and outputting a periodic signal corresponding to a change in intensity through a load resistor; A processing circuit that reads the absolute position of the rotating slit plate, and a counting circuit that counts the periodic signal and reads the number of rotations of the rotating slit plate,
Absolute encoder which receives the supply of external power supply voltage when energized and reads the absolute position and the number of revolutions, but receives the supply of internal power supply voltage and reads only the number of revolutions during a power failure.
A power failure detection unit that monitors an external power supply voltage and outputs a corresponding detection signal when the power supply changes from a power supply to a power failure;
First switch means which operates in response to the detection signal and switches a drive current supplied to the light emitting element from a normal level to a minute level;
A delay circuit for generating a control signal delayed from the detection signal;
An absolute encoder having second switch means which operates in response to the delayed control signal and switches a load resistance of a light receiving element corresponding to the light emitting element from a low level to a high level.
該受光素子とは別にモニタ受光素子を備えており、通電時該モニタ受光素子の出力信号を該発光素子の温度補償に使用する一方、停電時該モニタ受光素子の出力信号を該計数回路に入力される周期信号の温度補償に使用する事を特徴とする請求項1記載のアブソリュートエンコーダ。A monitor light-receiving element is provided separately from the light-receiving element. An output signal of the monitor light-receiving element is used for temperature compensation of the light-emitting element when energized, and an output signal of the monitor light-receiving element is input to the counting circuit during a power failure. 2. The absolute encoder according to claim 1, wherein the absolute encoder is used for temperature compensation of the periodic signal. 前記発光素子は下位桁から上位桁に渡って設けたコードパタンに対応して複数個配置されており、前記第1スイッチ手段は該検出信号に応じて絶対番地の読み取りのみに必要な下位桁側の発光素子に対する駆動電流の供給を遮断する事を特徴とする請求項1記載のアブソリュートエンコーダ。A plurality of the light emitting elements are arranged in correspondence with a code pattern provided from a lower digit to an upper digit, and the first switch means is provided in accordance with the detection signal to determine a lower digit side necessary only for reading an absolute address. 2. The absolute encoder according to claim 1, wherein the supply of the drive current to the light emitting element is interrupted. 該発光素子に駆動電流を供給する駆動部を有しており、停電時該発光素子を間欠駆動して平均的に駆動電流を微小レベルにする事を特徴とする請求項1記載のアブソリュートエンコーダ。2. The absolute encoder according to claim 1, further comprising a driving unit for supplying a driving current to the light emitting element, wherein the light emitting element is intermittently driven at the time of a power failure so that the driving current is reduced to a minute level on average.
JP14125795A 1995-05-16 1995-05-16 Absolute encoder Expired - Fee Related JP3542199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14125795A JP3542199B2 (en) 1995-05-16 1995-05-16 Absolute encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14125795A JP3542199B2 (en) 1995-05-16 1995-05-16 Absolute encoder

Publications (2)

Publication Number Publication Date
JPH08313306A JPH08313306A (en) 1996-11-29
JP3542199B2 true JP3542199B2 (en) 2004-07-14

Family

ID=15287711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14125795A Expired - Fee Related JP3542199B2 (en) 1995-05-16 1995-05-16 Absolute encoder

Country Status (1)

Country Link
JP (1) JP3542199B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69933927T2 (en) 1999-02-26 2007-07-12 Mitsubishi Denki K.K. ABSOLUTE VALUE CODIER
JP5096894B2 (en) * 2007-05-14 2012-12-12 光洋電子工業株式会社 Method for detecting unconnected power supply common terminal in rotary encoder and rotary encoder
JP5096887B2 (en) * 2007-11-20 2012-12-12 光洋電子工業株式会社 Rotary encoder
TWI588450B (en) * 2015-04-21 2017-06-21 村田製作所股份有限公司 Encoder

Also Published As

Publication number Publication date
JPH08313306A (en) 1996-11-29

Similar Documents

Publication Publication Date Title
US4796005A (en) Circuit device for a positional encoder
EP0735654B1 (en) Improved position encoder
KR100397031B1 (en) Angle controller for switched magnetoresistive drives using high frequency clock
US4551676A (en) Pulse coder using magnetoresistance elements having an improved z-phase signal pattern
JP3542199B2 (en) Absolute encoder
US6320373B1 (en) Circuit arrangement and method for selectively operating hall elements and memories of a position sensor
US4698828A (en) Position and direction of motion sensing system
JP2003315099A (en) Multi-turn encoder
JPH0850034A (en) Multi-turn absolute encoder
JPH06235645A (en) Multiple-rotation absolute encoder
JPS6022672Y2 (en) Photoelectric switch device
SU1227505A1 (en) Device for monitoring operation of paging machines
EP0285662B1 (en) Digital pulse circuit
JP3689831B2 (en) Absolute encoder
JP4419225B2 (en) Rotary encoder
SU930725A1 (en) Device for monitoring switching sensor of code combinations
JP2507141B2 (en) Contact type encoder signal processor
JPH065175B2 (en) Absolute type encoder
SU1649523A1 (en) Overflow controlled counter
SU661808A2 (en) Counter operability checkup device
JP4214590B2 (en) Rotary encoder
JP2579675B2 (en) Fire detector
SU1760630A2 (en) Counting device with check-up provision
SU1278865A1 (en) Device for entering information from discrete transducers
SU1378050A1 (en) Self-check countung device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees