JP3546151B2

JP3546151B2 - 歪み検出素子及び歪み検出素子製造方法

Info

Publication number: JP3546151B2
Application number: JP12252999A
Authority: JP
Inventors: 敏男本間; 直樹吉田; 靖司山本
Original assignee: Nagano Keiki Co Ltd
Current assignee: Nagano Keiki Co Ltd
Priority date: 1999-04-28
Filing date: 1999-04-28
Publication date: 2004-07-21
Anticipated expiration: 2019-04-28
Also published as: JP2000315805A

Description

【０００１】
【発明の属する技術分野】
本発明は、歪み抵抗効果に基づいて歪みを検出することにより、例えば物理的変位や加えられる力又は圧力等の各種の物理量を電気信号に変換する歪み検出素子及びその製造方法の技術分野に属し、より詳細には、溶融樹脂内又は車両のエンジンシリンダ内等の高温環境下でも歪みを検出して上記各種物理量を検出することが可能な歪み検出素子及びその製造方法の技術分野に属する。
【０００２】
【従来の技術】
一般に、歪み検出素子としては、その中心材料として金属や半導体を用いたものがあり、また夫々の材料の使用形態としても、いわゆるバルクを用いたものや厚膜化して用いたもの或いは薄膜化して用いたもの等各種あり、夫々にその特徴を生かして種々の用途に対してより適したものが使用されている（歪み検出素子として具体的には、例えば、特開平１０−３８７２７号公報等参照）。
【０００３】
このとき、従来から高感度の歪み検出素子として用いられている半導体薄膜ピエゾ抵抗素子は、ゲージ率が金属を用いた歪み検出素子より大きく、更にその比抵抗も金属を用いた歪み検出素子と比較し調節可能範囲が広いという特徴を有しており、歪み検出素子としては優れたものである。
【０００４】
一方、半導体歪み検出素子として代表的な拡散型半導体歪み検出素子は、その形成方法から起歪部分との接合性に優れ信頼性が高い歪み検出素子である。
【０００５】
ここで、起歪部分としての金属ダイアフラム等の上に形成して使用されるセンサとしてこれらの半導体歪み検出素子を利用する場合、その使用される環境には種々のものがあり、具体的には、エンジンシリンダ内の内圧を検出する場合のように高温下（例えば、４００℃乃至５００℃環境下）で使用されることが頻繁にあり得る。
【０００６】
これに対し、従来から使用されている半導体（シリコン）薄膜ピエゾ抵抗素子では、その種類としては結晶性の異なるもので２乃至３種類あるが、最も高温で使用できる非晶質のものでもその使用温度としては１５０℃乃至２５０℃が上限となっており上記したような高温下では使用できないという欠点があった。
【０００７】
ここで、半導体以外の材料を用いた歪み検出素子としては上記した金属を用いた歪み検出素子があるが、この金属の歪み検出素子では、いわゆるゲージ率が低く抵抗率も半導体に比べて千分の一以下と小さく、更に薄膜化した場合の素子形状のパターンに制約が多く、特に小型化には向いていないという欠点を有している。更に、抵抗率が低いため抵抗素子としての膜厚を薄くする必要があり、表面や絶縁膜との界面の変質の影響が大きくなりその抵抗特性が変化しやすいという欠点も有している。
【０００８】
ところで、上述したように半導体として広く用いられているシリコンに対し、炭化珪素（ＳｉＣ）は、半導体としてのエネルギーギャップがシリコンに対して約２倍広く、このため半導体素子としての特性を維持したまま４００℃乃至５００℃での高温動作が可能となる材料である。従って、この炭化珪素を薄膜化して起歪部に形成すれば、高温環境下でも高感度に歪みを検出できる歪み検出素子を構成することができることとなる。
【０００９】
【発明が解決しようとする課題】
しかしながら、炭化珪素を薄膜ピエゾ抵抗素子として起歪部分に薄膜化して形成するために従来のＣＶＤ法を用いるとすると、一般的には薄膜形成時の基板の温度を６００℃乃至９００℃にする必要があった。
【００１０】
そして、この場合、歪み検出素子の起歪部分（基板）としての金属に起歪効果を高めるべく弾性体を使用する場合を考えると、当該金属が６００℃より高い温度に加熱されたのではその弾性特性に悪影響があり、結果として炭化珪素膜を薄膜ピエゾ抵抗素子として用いた高温下で使用可能な高感度の歪み検出素子は実現できないという問題点があった。
【００１１】
このことは、ピエゾ抵抗素子として半導体を用いると共に金属を起歪部として用いることで歪み検出素子としての用途を大きく広げる可能性のあるＭＩＳ（ＭｅｔａｌＩｎｓｕｌａｔｏｒＳｅｍｉｃｏｎｄｕｃｔｏｒ）構造の歪み検出素子が実現できなくなるという問題点にも繋がるものである。
【００１２】
そこで、本発明は、上記の各問題点に鑑みて為されたもので、その課題は、高温下でも高感度に歪みを検出することにより、各種物理量を検出することが可能な歪み検出素子を提供すると共に、当該歪み検出素子を実現することが可能な歪み検出素子製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、起歪部としての金属ダイアフラム等の金属基板と、前記金属基板上に積層された絶縁膜と、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、前記絶縁膜上に非晶質状態の炭化珪素を結晶化するための結晶化温度より低い温度であって歪み検出素子として必要な前記金属基板の弾性を損なわない温度である５５０℃以上６００℃以下の温度範囲で積層されると共に、レーザアニール法により結晶化された炭化珪素膜と、を備え、前記炭化珪素膜のピエゾ抵抗効果により歪みを検出するように構成される。
【００１４】
よって、結晶化された炭化珪素膜が絶縁膜を介して金属基板上に形成され、当該炭化珪素膜のピエゾ抵抗効果により歪みを検出するので、高温下でも高感度に歪みを検出することができる。また、起歪部として必要な金属基板の弾性を損なうことなく結晶化された炭化珪素膜が形成されているので、高感度で歪みを検出することができる。
【００１７】
上記の課題を解決するために、請求項２に記載の発明は、請求項１に記載の歪み検出素子において、前記炭化珪素膜のゲージ率の温度変化特性が前記金属基板のヤング率の温度変化特性に対応して変化することにより当該炭化珪素膜の温度が変化しても前記歪み検出素子の出力特性が安定化されるように歪み検出素子の前記炭化珪素膜のゲージ率の温度変化特性が−１２００ｐｐｍ／℃に設定されている。
【００１８】
よって、炭化珪素膜の温度が変化しても歪み検出素子の出力特性が安定化されているので、高温下でも安定して歪みを検出することができる。
【００１９】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載の歪み検出素子において、前記炭化珪素膜の結晶化は、エキシマレーザを用いたレーザアニール法により行われている。
【００２０】
よって、より高感度に歪みを検出することができる。
【００２１】
上記の課題を解決するために、請求項４に記載の発明は、起歪部としての金属ダイアフラム等の金属基板上に絶縁膜を積層する絶縁膜積層工程と、プラズマＣＶＤ法を用いて、非晶質状態の炭化珪素を結晶化するための結晶化温度より低く且つ歪み検出素子として必要な前記金属基板の弾性を損なわない温度である５５０℃以上６００℃以下の温度範囲で、ピエゾ抵抗効果により歪みを検出するための炭化珪素膜を前記積層された絶縁膜上に非晶質状態に積層する炭化珪素膜積層工程と、前記積層された炭化珪素膜をレーザアニール法により結晶化する結晶化工程と、を備える。
【００２２】
よって、結晶化された炭化珪素膜を絶縁膜を介して金属基板上に形成し、当該炭化珪素膜のピエゾ抵抗効果により歪みを検出することにより、高温下でも高感度に歪みを検出することが可能な歪み検出素子を製造することができる。
【００２３】
また、起歪部として必要な金属基板の弾性を損なうことなく結晶化された炭化珪素膜を形成することができるので、より高感度で歪みを検出することが可能な歪み検出素子を製造することができる。
【００２４】
上記の課題を解決するために、請求項５に記載の発明は、請求項４に記載の歪み検出素子製造方法において、前記結晶化工程は、エキシマレーザを用いたレーザアニール法により行われる。
【００２５】
よって、一般的に用いられている簡易な方法により結晶化された炭化珪素膜を形成することができる。
【００２６】
上記の課題を解決するために、請求項６に記載の発明は、請求項４又は５に記載の歪み検出素子製造方法において、前記炭化珪素膜積層工程及び前記結晶化工程においては、前記金属基板のヤング率の温度変化特性に対応して、当該炭化珪素膜の温度が変化しても前記歪み検出素子の出力特性が安定化されるように前記炭化珪素膜のゲージ率の温度変化特性を−１２００ｐｐｍ／℃に設定して前記炭化珪素膜の積層及び結晶化を行うように構成する。
【００２７】
よって、温度が変化しても歪み検出素子の出力特性が安定化されるように、炭化珪素膜のゲージ率の温度変化特性が金属基板のヤング率の温度変化特性に基づいて設定されるので、高温下でも安定して歪みを検出すること可能な歪み検出素子を製造することができる。
【００２８】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。なお、以下に説明する各実施の形態は、例えばエンジンシリンダ内等の高温環境下において、その内部圧力等を測定する圧力センサに対して本発明を適用した場合の実施形態である。
（Ｉ）第１実施形態
始めに、本発明に係る第１実施形態について、図１乃至図４を用いて説明する。なお、図１乃至図３は第１実施形態に係る圧力センサの構成を示す図であり、図４は当該圧力センサの製造工程を示す工程図である。
【００２９】
先ず、第１実施形態の圧力センサの全体構成について、図１及び図２を用いて説明する。なお、図１は当該圧力センサの構成を示す平面図（図１（ａ））及び縦断面図（図１（ｂ））であり、図２はその斜視図である。
【００３０】
図１（ａ）及び図２に示すように、第１実施形態に係る圧力センサＳは、その下面から加えられる圧力により変形し歪みを生じる起歪部として機能する金属基板としての金属ダイアフラム１と、当該金属ダイアフラム１上に絶縁膜３を介して形成され金属ダイアフラム１に加わっている圧力に基づいて生じる歪みに起因する電気抵抗の変化（いわゆるピエゾ抵抗効果による電気抵抗の変化）によりその圧力値を検出するゲージ部Ｇと、により構成されている。ここで、金属ダイアフラム１の材質としては、コバルト−ニッケル合金が用いられている。
【００３１】
なお、実際の圧力センサＳにおいては、当該ゲージ部Ｇの一部には当該ゲージ部Ｇを構成する後述の歪みゲージを保護するための保護層２として窒化珪素膜が当該歪みゲージ上に形成されているが、図１（ａ）及び図２においては説明の明確化のため当該保護膜２を破線で示している。
【００３２】
次に、圧力センサＳの断面構造について、図１（ｂ）を用いて説明する。なお、図１（ｂ）は図１（ａ）におけるＡ−Ａ’部断面図である。
【００３３】
図１（ｂ）に示すように、圧力センサＳにおいては、ゲージ部Ｇが形成されている領域における金属ダイアフラム１は他の部分に比して極めて薄く形成されており（具体的には、厚さ０．３ｍｍ程度）、その上に絶縁膜３として例えば酸化珪素膜が形成され、更にその上にゲージ部Ｇが形成され当該ゲージ部Ｇが保護膜２により保護されている構造となっている。
【００３４】
そして、当該金属ダイアフラム１の薄膜化された部分が図１（ｂ）中両矢印方向に生じる圧力の変化により歪み、この歪みに対応してピエゾ抵抗効果によりゲージ部Ｇの電気抵抗が変化することで当該圧力が電気的変化として検出される。
【００３５】
次に、第１実施形態に係る圧力センサＳにおけるゲージ部Ｇの細部構成について、図３を用いて説明する。なお、図３は当該ゲージ部Ｇの構成を示す平面図（図３（ａ））及び断面図（図３（ｂ）、（ｃ）及び（ｄ））である。
【００３６】
図３（ａ）に示すように、ゲージ部Ｇは、金属ダイアフラム１の薄膜化された領域に圧力が加わることにより当該薄膜化された領域に生じる歪みに対応して電気抵抗が変化する歪みゲージ５ａ乃至５ｄと、当該歪みゲージ５ａ乃至５ｄを保護するために当該歪みゲージ５ａ乃至５ｄ上に形成されている窒化珪素膜よりなる保護膜２と、当該保護膜２上に形成されると共に各歪みゲージ５ａ乃至５ｄにコンタクトホール等を介して電気的に接続され、当該歪みゲージ５ａ乃至５ｄに生じている電気抵抗の変化を電気信号の変化として外部に取り出すためのチタニウム等よりなる金属電極４ａ乃至４ｄと、により構成されている。そして、これらの歪みゲージ５ａ乃至５ｄ、保護膜２及び金属電極４ａ乃至４ｄは後述するようにいわゆるフォトリソグラフィ技術により金属ダイアフラム１上に予め形成されている絶縁膜３（厚さは１０μｍ程度である。）の表面に形成されている。
【００３７】
次に、各部の断面形状について説明する。なお、図３（ｂ）は図３（ａ）中Ｂ−Ｂ’部断面図であり、図３（ｃ）は図３（ａ）中Ｃ−Ｃ’部断面図であり、図３（ｄ）は図３（ａ）中Ｄ−Ｄ’部断面図である。
【００３８】
図３（ｂ）に示すように、図３（ａ）中Ｂ−Ｂ’部においては、金属ダイアフラム１の薄膜化された領域に形成されている絶縁膜３上に歪みゲージ５ａが形成されており、更にその上に当該歪みゲージ５ａを保護するように保護膜２が形成されている。そして、当該保護膜２の表面に金属電極４ｂ及び４ａが形成されている。このとき、金属電極４ａと歪みゲージ５ａとは、保護膜２に開口されたコンタクトホールＨを介して電気的に接続されている。
【００３９】
次に、図３（ｃ）に示すように、図３（ａ）中Ｃ−Ｃ’部においては、絶縁膜３上に歪みゲージ５ｂ及び５ｄが形成されており、更にその上に保護膜２が形成されている。
【００４０】
更に、図３（ｄ）に示すように、図３（ａ）中Ｄ−Ｄ’部においては、絶縁膜３上に歪みゲージ５ｃが形成されており、更にその上に保護膜２が形成されている。そして、当該保護膜２の表面に金属電極４ｃ及び４ｄが形成されている。
【００４１】
上述した構成を有するゲージ部Ｇにおいては、上述したように金属ダイアフラム１の薄膜化された領域に生じた歪みにより各歪みゲージ５ａ乃至５ｄにも同様に歪みが生じ、これに起因してピエゾ抵抗効果により各歪みゲージ５ａ乃至５ｄの電気抵抗の値が変化し、これを電気的に各金属電極４ａ乃至４ｄを介して検出することにより当該歪みの原因となった圧力の値が検出される。
【００４２】
なお、各歪みゲージ５ａ乃至５ｄの電気抵抗の変化を外部に取り出すための線は、各金属電極４ａ乃至４ｄにおける円形部分にいわゆるボンディング等の方法により接続される。
【００４３】
次に、上述した構成を有するゲージ部Ｇを製造する際の製造工程について、図４を用いて説明する。なお、図４に示す各工程図は、上記図３（ｂ）に断面を示した部分を例としてゲージ部Ｇの製造工程を説明するものである。
【００４４】
ゲージ部Ｇをフォトリソグラフィ技術により製造する際には、先ず、図４（ａ）に示すように、金属ダイアフラム１の薄膜化された領域上に絶縁膜３としての酸化珪素（ＳｉＯ_２）膜を厚さ１０μｍ程度形成する。この工程においては、具体的には、一般的な常圧ＣＶＤ法又は減圧ＣＶＤ法により、例えばＳｉＨ_４とＮ_２Ｏ_２等を原料ガスとして酸化珪素膜が形成される。
【００４５】
次に、絶縁膜３が形成されると、その上に、ピエゾ抵抗膜としての炭化珪素膜１０を以下の表１に示す諸元にて非晶質状態に厚さ０．６μｍだけ堆積する（図４（ｂ）参照。）。この炭化珪素膜１０の堆積は、具体的には平行平板型プラズマＣＶＤ装置を用いて行われる。
【００４６】
【表１】

【００４７】
ここで、堆積の際の基板温度は、金属ダイアフラム１として用いられているコバルト−ニッケル合金の起歪部としての弾性を加熱により損なうことがない温度として設定されているものである。また、表１において、各ガス流量の単位としては、「ＳｔａｎｄａｒｄＣｕｂｉｃＣｅｎｔｉｍｅｔｅｒ／Ｍｉｎｕｔｅ」を用いている。
【００４８】
なお、このとき、非晶質状態の炭化珪素膜１０という場合には、アモルファス状態の炭化珪素膜と微結晶状態の炭化珪素膜の双方又は少なくともいずれか一方が含まれているものとする（以下、同じ。）。
【００４９】
次に、非晶質状態で堆積されている炭化珪素膜１０をレーザアニール法によりアニール処理して結晶化させ、結晶化された炭化珪素膜１０’を形成する（図４（ｃ）参照。）。
【００５０】
このときのアニール処理にはエキシマレーザアニール装置を用い、そのアニール条件としては、以下の表２に示す諸元を用いる。
【００５１】
【表２】

【００５２】
なお、上述した表１及び２には、炭化珪素膜１０の製造諸元及びそのアニール諸元を具体的に示したが、これらの諸元は、一般的には、アニールされて結晶化された後の炭化珪素膜１０’のゲージ率の温度変化特性が、当該温度変化特性が金属ダイアフラム１のヤング率の温度変化特性に対応して変化することにより、当該炭化珪素膜１０’の温度が変化してもゲージ部Ｇとしての出力特性が安定化されるように最適化されて設定されるものである。
【００５３】
また、上記した諸元によるアニール処理後の結晶化した炭化珪素膜１０’の特性は、以下の表３に示すようなものとなる。
【００５４】
【表３】

【００５５】
次に、アニール処理により結晶化した炭化珪素膜１０’上にレジスト１１を塗布すると共に、フォトリソグラフィ技術を用いて当該レジスト１１を歪みゲージ５ａ乃至５ｄを形成するためのマスクパターンにパターニングする（図４（ｄ）参照。）。
【００５６】
そして、当該パターニングしたレジスト１１を含む炭化珪素膜１１’をドライエッチング法等によりエッチングして歪みゲージ５ａ乃至５ｄを形成し、更に当該形成した歪みゲージ５ａ乃至５ｄを保護する領域に当該歪みゲージ５ａ乃至５ｄ上に積層して保護層２を形成する。この保護層２の形成はＣＶＤ法等を用いて窒化珪素膜を形成することにより行う。この時、当該形成された保護膜２内に、後述する処理により金属電極４ａ乃至４ｄと歪みゲージ５ａ乃至５ｄとを接続するためのコンタクトホールＨをやはりドライエッチング法等により形成しておく（図４（ｅ）参照。）。
【００５７】
次に、形成されているコンタクトホールＨを含めた保護層２上の領域に金属電極４ａ乃至４ｄとなるチタニウム膜１２を真空蒸着法等により形成する。このときのチタニウム膜１２の厚さは、例えば０．８μｍ程度である（図４（ｆ）参照。）。
【００５８】
そして、チタニウム膜１２が形成されると、次に、当該チタニウム膜１２上にレジスト１３を塗布すると共に、フォトリソグラフィ技術を用いて当該レジスト１３を金属電極４ａ乃至４ｄを形成するためのマスクパターンにパターニングする（図４（ｇ）参照。）
そして、当該パターニングしたレジスト１３を含むチタニウム膜１２をドライエッチング法等によりエッチングして金属電極４ａ乃至４ｄを形成し、ゲージ部Ｇが完成する（図４（ｈ）参照。）。
【００５９】
以上説明したように、第１実施形態の圧力センサＳによれば、結晶化された炭化珪素膜１０’よりなる歪みゲージ５ａ乃至５ｄが絶縁膜３を介して金属ダイアフラム１上に形成され、当該歪みゲージ５ａのピエゾ抵抗効果により歪みを検出するので、高温下でも高感度に歪みを検出することができる。
【００６０】
また、炭化珪素膜１０’が、その結晶化温度より低い温度であって金属ダイアフラム１の弾性を損なわない温度で絶縁膜３上に非晶質状態で炭化珪素膜１０が堆積された後、レーザアニール法により結晶化されて形成されているので、起歪部として必要な金属ダイアフラム１の弾性を損なうことなく歪みゲージ５ａ乃至５ｄとしての炭化珪素膜１０’が結晶化されていることとなり、高感度で歪みを検出することができる。
【００６１】
更に、歪みゲージ５ａ乃至５ｄの温度が変化してもゲージ部Ｇの出力特性が安定化されているので、高温下でも安定して歪みを検出することができる。
【００６２】
更にまた、結晶化前の炭化珪素膜１０がプラズマＣＶＤ法により絶縁膜３上に堆積されて形成されると共に、堆積された炭化珪素膜１０の結晶化がエキシマレーザを用いたレーザアニール法により行われているので、より高感度に歪みを検出することができる。
【００６３】
一方、第１実施形態の歪みゲージ５ａ乃至５ｄの製造方法によれば、ピエゾ抵抗効果により歪みを検出する結晶化された炭化珪素膜１０’を絶縁膜３を介して金属ダイアフラム１上に形成するので、高温下でも高感度に歪みを検出することが可能な歪みゲージ５ａ乃至５ｄを製造することができる。
【００６４】
また、起歪部として必要な金属ダイアフラム１の弾性を損なうことなく結晶化された炭化珪素膜１０’を形成することができるので、より高感度で歪みを検出することが可能な歪みゲージ５ａ乃至５ｄを製造することができる。
【００６５】
また、炭化珪素膜積層工程がプラズマＣＶＤ法を用いて実行されると共に、結晶化工程がエキシマレーザを用いたレーザアニール法により行われるので、一般的に用いられている簡易な方法により結晶化された炭化珪素膜１０’を形成することができる。
【００６６】
更に、温度が変化してもゲージ部Ｇの出力特性が安定化されるように、炭化珪素膜１０’のゲージ率の温度変化特性が金属ダイアフラム１のヤング率の温度変化特性に基づいて設定されるので、高温下でも安定して歪みを検出すること可能な歪みゲージ５ａ乃至５ｄを製造することができる。
（ｉｉ）第２実施形態
次に、本発明に係る他の実施形態である第２実施形態について説明する。
【００６７】
上述した第１実施形態においては、圧力センサＳ上のゲージ部Ｇを図４に示す工程により表１及び２に示した諸元を用いて製造したが、第２実施形態においては、当該ゲージ部Ｇを構成する歪みゲージ５ａ乃至５ｄとなる結晶化された炭化珪素膜１０’を以下の表４に示す堆積諸元及び表５に示すアニール諸元により製造する。
【００６８】
なお、第２実施形態の製造方法により製造されるゲージ部を備える圧力センサの構造は、第１実施形態の圧力センサＳと全く同様であり、更に、その製造工程も上記表４及び５に示した諸元以外は第１実施形態の製造方法と全く同様であるので、夫々の細部説明は省略する。
【００６９】
【表４】

【００７０】
【表５】

【００７１】
ここで、表４に示す諸元における基板温度は、金属ダイアフラム１の材質としてＪＩＳ規格ＳＵＳ６３０ステンレス鋼を用いる場合の温度であり、第１実施形態の場合（上述したように、金属ダイアフラム１の材質としてコバルト−ニッケル合金を用いている。）に比して低い値となっている。この温度は、第１実施形態の場合と同様に、起歪部としての金属ダイアフラム１に用いられるＳＵＳ６３０ステンレス鋼の弾性を損なうことがない温度として設定されているものである。
【００７２】
なお、第２実施形態の製造方法においては、非晶質状態の炭化珪素膜１０の堆積は第１実施形態の場合と同様のプラズマＣＶＤ装置を用いて表３に示す諸元により行うのであり、更に堆積された炭化珪素膜１０の結晶化も、第１実施形態の場合と同様のエキシマレーザアニール装置を用いて表４に示す諸元により行う。
【００７３】
更に、上述した表３及び４に示される各諸元は、第１実施形態の場合と同様に、アニールされて結晶化された後の炭化珪素膜１０’のゲージ率の温度変化特性が、金属ダイアフラム１のヤング率の温度変化特性に基づき当該炭化珪素膜１０’の温度が変化してもゲージ部Ｇの出力特性が安定化されるように最適化されて設定されているものである。
【００７４】
以上説明した第２実施形態の製造方法によっても、第１実施形態の場合と同様の効果を奏するゲージ部Ｇが得られる。
【００７５】
なお、上述した各実施形態においては、本発明を圧力センサＳにおけるゲージ部Ｇに対して適用した場合について説明したが、これ以外に、例えば、ピエゾ抵抗効果を用いた変位計における歪みゲージとして本発明の製造方法により製造された炭化珪素膜を用いることも可能であるし、更に、電気抵抗の温度変化を利用した温度計における測温部として本発明の製造方法により製造された炭化珪素膜を用いることも可能である。
【００７６】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、結晶化された炭化珪素膜が絶縁膜を介して金属基板上に形成され、当該炭化珪素膜のピエゾ抵抗効果により歪みを検出するので、高温下でも高感度に歪みを検出することができる。
【００７７】
従って、起歪効果の高い金属基板を用いて高温下でも高感度に歪みを検出し、これにより種々の物理量を高温下で高感度に検出することができる。
【００７８】
また、プラズマＣＶＤ法により、炭化珪素膜がその結晶化温度より低い温度であって歪み検出素子として必要な金属基板の弾性を損なわない温度である５５０℃以上６００℃以下の温度範囲で絶縁膜上に非晶質状態で堆積された後、レーザアニール法により結晶化されて形成されているので、起歪部として必要な金属基板の弾性を損なうことなく炭化珪素膜が結晶化されていることとなり、高感度で歪みを検出することができる。
【００７９】
請求項２に記載の発明によれば、請求項１に記載の発明の効果に加えて、炭化珪素膜の温度が変化しても歪み検出素子の出力特性が安定化されているので、高温下でも安定して歪みを検出することができる。
【００８０】
請求項３に記載の発明によれば、請求項１又は２に記載の発明の効果に加えて、炭化珪素膜の結晶化がエキシマレーザを用いたレーザアニール法により行われているので、より高感度に歪みを検出することができる。
【００８１】
請求項４に記載の発明によれば、プラズマＣＶＤ法を用いてピエゾ抵抗効果により歪みを検出する結晶化された炭化珪素膜を絶縁膜を介して金属基板上に形成するので、高温下でも高感度に歪みを検出することが可能な歪み検出素子を製造することができる。
【００８２】
従って、起歪効果の高い金属基板を用いて高温下でも高感度に歪みを検出し、これにより種々の物理量を高温下で高感度に検出することが可能な歪み検出素子を製造することができる。
【００８３】
また、起歪部として必要な金属基板の弾性を損なうことなく結晶化された炭化珪素膜を形成することができるので、より高感度で歪みを検出することが可能な歪み検出素子を製造することができる。
【００８４】
請求項５に記載の発明によれば、請求項４に記載の発明の効果に加えて、結晶化工程がエキシマレーザを用いたレーザアニール法により行われるので、一般的に用いられている簡易な方法により結晶化された炭化珪素膜を形成することができる。
【００８５】
請求項６に記載の発明によれば、請求項４又は５に記載の発明の効果に加えて、温度が変化しても歪み検出素子の出力特性が安定化されるように、炭化珪素膜のゲージ率の温度変化特性が金属基板のヤング率の温度変化特性に基づいて−１２００ｐｐｍ／℃に設定されるので、高温下でも安定して歪みを検出することが可能な歪み検出素子を製造することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る圧力センサの構成を示す図であり、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＡ−Ａ’部縦断面図である。
【図２】第１実施形態に係る圧力センサの構成を示す斜視図である。
【図３】第１実施形態のゲージ部の構成を示す図であり、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＢ−Ｂ’部断面図であり、（ｃ）は（ａ）におけるＣ−Ｃ’部断面図であり、（ｄ）は（ａ）におけるＤ−Ｄ’部断面図である。
【図４】第１実施形態のゲージ部の製造工程を示す断面工程図であり、（ａ）は第１工程を示す断面工程図であり、（ｂ）は第２工程を示す断面工程図であり、（ｃ）は第３工程を示す断面工程図であり、（ｄ）は第４工程を示す断面工程図であり、（ｅ）は第５工程を示す断面工程図であり、（ｆ）は第６工程を示す断面工程図であり、（ｇ）は第７工程を示す断面工程図であり、（ｈ）は第８工程を示す断面工程図である。
【符号の説明】
１…金属ダイアフラム
２…保護膜
３…絶縁膜
４ａ、４ｂ、４ｃ、４ｄ…金属電極
５ａ、５ｂ、５ｃ、５ｄ…歪みゲージ
１０、１０’…炭化珪素膜
１１、１３…レジスト
１２…チタニウム膜
Ｇ…ゲージ部
Ｈ…コンタクトホール
Ｓ…圧力センサ

Claims

起歪部としての金属基板と、
前記金属基板上に積層された絶縁膜と、
プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により、前記絶縁膜上に非晶質状態の炭化珪素を結晶化するための結晶化温度より低い温度であって、歪み検出素子として必要な前記金属基板の弾性を損なわない温度である５５０℃以上６００℃以下の温度範囲で積層されると共に、レーザアニール法により結晶化された炭化珪素膜と、を備え、
前記炭化珪素膜のピエゾ抵抗効果により歪みを検出することを特徴とする歪み検出素子。
請求項１に記載の歪み検出素子において、
前記炭化珪素膜のゲージ率の温度変化特性が前記金属基板のヤング率の温度変化特性に対応して変化することにより当該炭化珪素膜の温度が変化しても前記歪み検出素子の出力特性が安定化されるように、歪み検出素子の前記炭化珪素膜のゲージ率の温度変化特性が−１２００ｐｐｍ／℃に設定されていることを特徴とする歪み検出素子。
請求項１又は２に記載の歪み検出素子において、
前記炭化珪素膜の結晶化は、エキシマレーザを用いたレーザアニール法により行われていることを特徴とする歪み検出素子。
起歪部としての金属基板上に絶縁膜を積層する絶縁膜積層工程と、
プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて、非晶質状態の炭化珪素を結晶化するための結晶化温度より低く且つ歪み検出素子として必要な前記金属基板の弾性を損なわない温度である５５０℃以上６００℃以下の温度範囲で、ピエゾ抵抗効果により歪みを検出するための炭化珪素膜を前記積層された絶縁膜上に非晶質状態に積層する炭化珪素膜積層工程と、
前記積層された炭化珪素膜をレーザアニール法により結晶化する結晶化工程と、
を備えることを特徴とする歪み検出素子製造方法。
請求項４に記載の歪み検出素子製造方法において、
前記結晶化工程は、エキシマレーザを用いたレーザアニール法により行われることを特徴とする歪み検出素子製造方法。
請求項４又は５に記載の歪み検出素子製造方法において、
前記炭化珪素膜積層工程及び前記結晶化工程においては、前記金属基板のヤング率の温度変化特性に対応して、当該炭化珪素膜の温度が変化しても前記歪み検出素子の出力特性が安定化されるように前記炭化珪素膜のゲージ率の温度変化特性を−１２００ｐｐｍ／℃に設定して前記炭化珪素膜の積層及び結晶化を行うことを特徴とする歪み検出素子製造方法。