JP3551393B2 - 識別回路 - Google Patents
識別回路 Download PDFInfo
- Publication number
- JP3551393B2 JP3551393B2 JP06121095A JP6121095A JP3551393B2 JP 3551393 B2 JP3551393 B2 JP 3551393B2 JP 06121095 A JP06121095 A JP 06121095A JP 6121095 A JP6121095 A JP 6121095A JP 3551393 B2 JP3551393 B2 JP 3551393B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- identification
- modulation
- output
- discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Optical Recording Or Reproduction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、レベル識別によりデータを再生する為の識別回路に関する。
受信信号の波形は伝送歪みを受けたものとなるから、識別回路に於いて所定のレベルと比較してデータを再生することになる。その場合の識別レベル及び識別位相を最適化することが必要である。
【０００２】
【従来の技術】
図２２は、光受信器の概要説明図であり、３０１はｐｉｎダイオード等の受光素子、３０２は出力抵抗、３０３は前置増幅器、３０４は抵抗、３０５は等化増幅器、３０６は識別回路、３０７はタイミング再生部、３０８は微分抽出器、３０９は弾性表面波フィルタ等のフィルタ、３１０は増幅器である。
【０００３】
送信データによって強度変調された光信号を光ファイバ伝送路により伝送し、その光信号を受光素子３０１に入射して電気信号に変換し、前置増幅器３０３によって増幅し、等化増幅器３０５によって伝送路特性を補正するように等化増幅し、等化増幅出力信号を入力データＤｉｎとして識別回路３０６に加える。又等化増幅出力信号をタイミング再生部３０７に加え、微分抽出器３０８により微分し、クロック周波数を中心周波数としたフィルタ３０９によってクロック成分を抽出し、増幅器３１０によって増幅してクロック信号ＣＬＫとする。
【０００４】
識別回路３０６は、予め設定された識別レベルと、入力データＤｉｎとを、クロック信号ＣＬＫのタイミングで比較し、入力データＤｉｎのレベルが識別レベルを越えた時に“１”、越えない時に“０”とした出力データＤｏｕｔ を後段の回路に転送し、且つタイミング再生部３０７からのクロック信号ＣＬＫを後段の回路のクロック信号ＣＬＫｏｕｔ として出力する。
【０００５】
【発明が解決しようとする課題】
前述のように、従来例の識別回路３０６は、固定の識別レベル及びクロック信号位相による識別位相の設定が行われている。その場合、数１００Ｍｂｐｓ程度以上の高速データであると、等化増幅器３０５の等化増幅出力信号のアイパターンを理想状態とすることが容易でなく、従って、誤識別が生じる可能性が大きい問題がある。
【０００６】
図２３は識別動作説明図であり、（Ａ）は、理想状態の場合を示し、黒丸で示すアイパターンの中心位置が識別ポイントとなるように、識別レベルＤＬと識別位相ＤＰとが設定された場合を示す。又（Ｂ）は、（Ａ）の状態となるように識別回路３０６を構成しても、入力データＤｉｎの直流オフセットにより、又はタイミング再生部３０７からのクロック信号ＣＬＫの位相シフト等により、アイパターンと識別レベルＤＬ及び識別位相ＤＰが、相対的にＤＬ１ ，ＤＰ１ に示す状態となった場合を示す。このような状態となると、矢印方向に識別レベルＤＬ１ 及び識別位相ＤＰ１ を補正しなければエラーレートが劣化する。
【０００７】
又（Ｃ）は、識別レベルＤＬ及び識別位相ＤＰが（Ａ）の場合と同一であるが、波形の歪みが大きく、実線のアイパターンが一点鎖線で示すように変化した場合を示し、実線のアイパターンの場合のマージンをＭとすると、一点鎖線のアイパターンの場合のマージンはＭ１ に減少し、エラーレートは劣化する。又（Ｄ）は、温度変化，経年変化，電源電圧変化等によって、識別レベルＤＬがＤＬ２ に、識別位相ＤＰがＤＰ２ に変化した場合を示す。この場合も、識別レベルＤＬ２ 及び識別位相ＤＰ２ を補正しなければエラーレートが劣化する。光増幅器の適用時に発生する各種雑音（自然放出光，誘導ブリリュアン散乱，自己位相変調等による雑音）に対してもエラーレート劣化が発生する。
【０００８】
しかし、従来例の識別回路３０６に於いては、前述のように、識別レベルＤＬと識別位相ＤＰとを初期設定し、エラーレートの劣化が許容値を越えると、再調整を行うものであった。従って、高速データ伝送システムに於ける識別回路に於いては、初期設定の調整も煩雑であり、且つシステム運用中の調整は困難である問題があった。
本発明は、無調整で自動的に識別レベル及び識別位相を最適化することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の識別回路は、図１を参照して説明すると、（１）受信信号を識別レベルを用い且つ識別位相に於いて識別する識別回路に於いて、基準電圧Ｖ１ を第１の識別レベルとして受信信号Ｄｉｎのレベル識別を行う第１の識別器１と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとして受信信号のレベル識別を行う第２の識別器２と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとして受信信号のレベル識別を行う第３の識別器３と、第１の識別器１の識別出力の平均値と、第２及び第３の識別器の識別出力の平均値とが等しくなるように基準電圧Ｖ１ を制御する制御回路とを備えている。
【００１０】
（２）又基準電圧Ｖ１ を第１の識別レベルとして受信信号Ｄｉｎのレベル識別を行う第１の識別器１と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとして受信信号のレベル識別を行う第２の識別器２と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとして受信信号のレベル識別を行う第３の識別器３と、第１の識別器１と第２の識別器２との識別出力の排他的論理和出力の平均値と、第１の識別器１と第３の識別器３との識別出力の排他的論理和出力の平均値とを基に、基準電圧Ｖ１ を制御する制御回路とを備えている。
【００１１】
（３）又基準位相を第１の識別位相として受信信号を識別する基準位相の識別器と、この基準位相に対して所定の進み位相を第２の識別位相として受信信号を識別する進み位相の識別器と、基準位相に対して所定の遅れ位相を第３の識別位相として受信信号を識別する遅れ位相の識別器と、基準位相の識別器の識別出力の平均値と進み位相及び遅れ位相の識別器の識別出力の平均値とが等しくなるように基準位相を制御する制御回路とを備えている。
【００１２】
（４）又基準位相を第１の識別位相として受信信号を識別する基準位相の識別器と、基準位相に対して所定の進み位相を識別位相として受信信号を識別する進み位相の識別器と、基準位相に対して所定の遅れ位相を識別位相として受信信号を識別する遅れ位相の識別器と、基準位相の識別器と進み位相の識別器との識別出力の排他的論理和の平均値と、基準位相の識別器と遅れ位相の識別器との識別出力の排他的論理和の平均値とを基に基準位相を制御する制御回路とを備えている。
【００１３】
（５）又基準電圧を第１の識別レベルとして受信信号を識別する第１の識別器と、基準電圧を受信信号の伝送速度に比較して小さい速度で周波数変調した電圧を第２の識別レベルとして受信信号を識別する第２の識別器と、第１の識別器の識別出力の平均値と第２の識別器の識別出力の平均値とが等しくなるように基準電圧を制御する制御回路とを備えている。
【００１４】
（６）又基準電圧を第１の識別レベルとして受信信号を識別する第１の識別器と、基準電圧を受信の伝送速度に比較して小さい速度で周波数変調した電圧を第２の識別レベルとして受信信号を識別する第２の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との排他的論理和出力を、基準電圧の周波数変調に従った周期で選択して平均値を求め、この平均値に従って基準電圧を制御する制御回路とを備えている。
【００１５】
（７）又基準位相を識別位相として受信信号を識別する基準位相の識別器と、基準位相を変調した識別位相により受信信号を識別する変調位相の識別器と、基準の識別器の識別出力の平均値と変調位相の識別器の識別出力の平均値とが等しくなるように基準位相を制御する制御回路とを備えている。
【００１６】
（８）又基準位相を識別位相として受信信号を識別する基準位相の識別器と、基準位相を変調した識別位相により受信信号をを識別する変調位相の識別器と、基準の識別器の識別出力と変調位相の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する制御回路とを備えている。
【００１７】
（９）又基準位相の識別器と変調位相の識別器とのそれぞれの識別出力を同一位相として出力する為の同一位相で動作する識別器を設けることができる。
【００１８】
（１０）又基準電圧を識別レベルとし、且つ基準位相を識別位相とし受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を識別位相して受信信号を識別する第２の識別器と、基準電圧を識別レベルとし且つ基準位相を周波数変調した位相を識別位相として受信信号を識別する第３の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との平均値が等しくなるように基準電圧を制御する電圧制御回路と、第１の識別器の識別出力と第３の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００１９】
（１１）又基準電圧を識別レベルとし、且つ基準位相を識別位相として受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を識別位相として受信信号を識別する第２の識別器と、基準電圧を識別レベルとし、基準位相を周波数変調した位相を識別位相として受信信号を識別する第３の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との排他的論理和出力を、基準電圧の変調周期に従って選択して平均値を求め、この平均値に従って基準電圧を制御する電圧制御回路と、第１の識別器の識別出力と第３の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００２０】
（１２）又前項に於ける第１の識別器と第３の識別器とのそれぞれの識別出力を同一位相として排他的論理和出力を得る為の同一位相で動作する識別器を設けることができる。
【００２１】
（１３）又基準電圧を識別レベルとし、且つ基準位相を識別位相として前記受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を基準電圧の変調周波数と同一で且つπ／２の位相差の周波数で変調した位相を識別位相として受信信号を識別する第２の識別器と、第１の識別器と第２の識別器との識別出力をそれぞれ同一位相とする為のフリップフロップからなる第４及び第５の識別器と、この第４及び第５の識別器の識別出力の排他的論理和を求める排他的論理和回路と、この排他的論理和回路の出力を、基準電圧の変調周期に従って選択して平均値を求め、この平均値に従って基準電圧を制御する電圧制御回路と、排他的論理和回路の出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００２２】
（１４）又電圧制御回路及び位相制御回路は、検出手段による受信信号のパワーの検出信号に対応して、基準電圧の変調度及び基準位相の変調度を制御する構成を備えている。
【００２３】
【作用】
（１）第１の識別器１は、基準電圧Ｖ１ を第１の識別レベルとし、且つクロック信号ＣＬＫによる基準位相を識別位相として受信信号Ｄｉｎを識別して、識別出力Ｄｏｕｔ を出力する。又第２の識別器２は、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとし、且つ基準位相を識別位相として受信信号Ｄｉｎを識別する。又第３の識別器３は、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとし、且つ基準位相を識別位相として受信信号Ｄｉｎを識別する。理想的な状態から所定の範囲内では、第１〜第３の識別器１〜３の識別出力が同一となるようにオフセット電圧ΔＶを選定する。
【００２４】
受信信号はマーク率が１／２となるように符号化されている場合であり、例えば、基準電圧Ｖ１ がアイパーンの中心位置より低下して、第１の識別器１の識別出力に誤りが生じないが、第３の識別器３の識別出力に誤りが生じる状態となると、第１〜第３の識別器１〜３の識別出力の平均値を積分器５〜７やローパスフィルタ等によって求めて比較器８，９によって比較した時に、第１と第２の識別器１，２の識別出力の平均値は等しいが、第３の識別器３の識別出力の平均値は大きくなる。そこで、この平均値が第１と第２の識別器１，２の識別出力の平均値に等しくなるように、積分器５〜７と比較器８，９等を含む制御回路によって基準電圧発生回路４からの基準電圧Ｖ１ を上昇させるように制御する。従って、自動的に識別レベルを最適化することができる。
【００２５】
（２）又第１の識別器１と第２の識別器２との識別出力の排他的論理和出力は、第１の識別器１と第２の識別器２との識別出力の比較出力に相当し、その平均値が零であれば、第１の識別器１と第２の識別器２との識別出力は等しい状態を示す。同様に、第１の識別器１と第３の識別器３との識別出力の排他的論理和出力の平均値も、第１の識別器１と第３の識別器３との識別出力が等しければ零となるが、識別出力が相違すると、その相違に対応した平均値が得られる。従って、平均値が零となるように、基準電圧発生回路４からの基準電圧Ｖ１ を制御することにより、自動的に識別レベルを最適化することができる。
【００２６】
（３）又識別器１〜３の識別レベルを基準電圧Ｖ１ とし、クロック信号ＣＬＫによる基準位相を識別位相として基準位相の識別器により受信信号を識別し、基準位相に対して所定の進み位相を識別位相として進み位相の識別器により受信信号を識別し、基準位相に対して所定の遅れ位相を識別位相として遅れ位相の識別器により受信信号を識別する。例えば、基準位相がアイパターンの中心位置より進み位相となると、基準位相の識別器の識別出力と遅れ位相の識別器の識別出力とは同一であっても、進み位相の識別器の識別出力に誤りが生じることになる。従って、基準位相と遅れ位相との識別器の識別出力の平均値は等しくなるが、これと進み位相の識別器の識別出力の平均値は相違することになる。そこで、それぞれの平均値が等しくなるように、基準位相を制御回路によって制御する。即ち、自動的に識別位相を最適化することができる。
【００２７】
（４）又基準位相の識別器の識別出力と進み位相の識別器の識別出力との排他的論理和出力及び基準位相の識別器の識別出力と遅れ位相の識別器の識別出力との排他的論理和出力は、それぞれの識別器の識別出力が相違するか否かを示し、従って、それぞれの排他的論理和出力の平均値を求め、それぞれ零か或いは等しい場合は、基準位相が最適であると判定することができ、それ以外は、平均値に応じて基準位相を制御回路によって制御する。即ち、自動的に識別位相を最適化することができる。
【００２８】
（５）又第１の識別器１は、基準電圧を第１の識別レベルとし、且つ基準位相を識別位相として受信信号を識別し、第２の識別器２は、基準電圧を周波数変調した値を第２の識別レベルとし、且つ基準位相を識別位相として受信信号を識別する。第２の識別レベルは、基準電圧Ｖ１ を±ΔＶに変調したものとなり、前述の第２の識別器２と第３の識別器３との作用を時分割的に行わせる場合に相当する。従って、第１の識別器の識別出力の平均値と第２の識別器の識別出力の平均値とが同一となるように、基準電圧発生回路４からの基準電圧Ｖ１ を制御回路によって制御することにより、識別レベルを最適化することができる。
【００２９】
（６）又第１の識別器の識別出力を基準とし、第２の識別器の識別出力との排他的論理和により、第１の識別器と第２の識別器との識別出力の相違を求め、又基準電圧Ｖ１ を±ΔＶに変調した変調周期で排他的論理和出力を選択する。即ち、Ｖ１ ＋ΔＶとなる期間の排他的論理和出力と、Ｖ１ −ΔＶとなる期間の排他的論理出力とをそれぞれ選択して平均値を求める。そして、平均値が零又は等しくなるように基準電圧発生回路４からの基準電圧Ｖ１ を制御回路によって制御する。それによって、識別レベルを最適化することができる。
【００３０】
（７）又基準位相Φ１ を識別位相として受信信号を基準位相の識別器により識別し、基準位相Φ１ を±ΔΦとなるように変調した変調位相を識別位相として受信信号を変調位相の識別器により識別し、それぞれの識別出力の平均値を求めてて比較する。平均値が等しい場合は最適位相であるから、平均値が異なる場合、その差に対応して基準位相Φ１ を制御回路によって制御する。それによって、識別位相を最適化することができる。
【００３１】
（８）又基準位相Φ１ を識別位相として受信信号を基準位相の識別器により識別し、基準位相Φ１ を±ΔΦとなるように変調した変調位相を識別位相として受信信号を変調位相の識別器により識別し、それぞれの識別出力の排他的論理和出力を、変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦとなる期間の排他的論理和出力と、Φ１ −ΔΦとなる期間の排他的論理和出力とをそれぞれ選択して平均値を求める。そして、それぞれの平均値が零又は等しい時に最適位相であるから、平均値が異なる場合に、その差に対応して基準位相Φ１ を制御回路によって制御する。それによって、識別位相を最適化することができる。
【００３２】
（９）又基準位相の識別器と、変調位相の識別器とは、それぞれ異なる位相で受信信号を識別するから、識別出力は異なる位相となる。そこで、異なる位相の識別出力を同一のクロック信号ＣＬＫによって動作するフリップフロップ等による識別器によって同一位相とする。
【００３３】
（１０）又第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第３の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。そして、第１の識別器と第２の識別器との識別出力の平均値が等しくなるように基準電圧Ｖ１ を電圧制御回路によって制御し、又第１の識別器と第３の識別器との識別出力の排他的論理和出力を、基準位相Φ１ の変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに於ける排他的論理出力の平均値をそれぞれ求める。そして、それぞれの平均値が等しい場合は、最適位相であるが、異なる場合は最適位相かずれているので、それぞれの平均値が等しくなるように位相制御回路によって基準位相Φ１ を制御する。それによって、識別レベルと識別位相とを最適化することができる。
【００３４】
（１１）又前述の場合と同様に、第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第３の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。そして、第１の識別器と第２の識別器との識別出力の排他的論理和出力を、基準電圧Ｖ１ の変調周期に従って選択して平均値を求める。即ち、Ｖ１ ＋ΔＶの期間と、Ｖ１ −ΔＶの期間とに於ける排他的論理和出力の平均値をそれぞれ求め、それぞれの平均値が等しくなるように、電圧制御回路によって基準電圧Ｖ１ を制御する。又第１の識別器と第３の識別器との識別出力の排他的論理和出力を、基準位相Φ１ の変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦの期間と、Φ１ −ΔΦの期間とに於ける排他的論理和出力の平均値をそれぞれ求め、それぞれの平均値が等しくなるように、位相制御回路によって基準位相Φ１ を制御する。それによって、識別レベルと識別位相とを最適化することができる。
【００３５】
（１２）又基準位相を識別位相とする第１の識別器の識別出力と、変調位相を識別位相とする第３の識別器の識別出力とは、識別位相が異なるから異なる位相で出力される。これを同一のクロック信号ＣＬＫによって動作するフリップフロップからなる識別器によって同一位相で出力させることができる。
【００３６】
（１３）又第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、且つ基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。従って、第１の識別器はアイパターンの或る一点を識別ポイントとして受信信号を識別し、又第２の識別器はアイパターン内を変調周波数に従って円上或いは楕円上を移動する識別ポイントとして受信信号を識別する。
【００３７】
そして、第１の識別器と第２の識別器との識別出力の排他的論理和出力は、両識別出力の相違を示すものとなり、この排他的論理和出力を、Ｖ１ ＋ΔＶの期間とＶ１ −ΔＶの期間とに於いて選択してそれぞれ平均値を求めると、基準電圧Ｖ１ が最適値であるか否かを判定することができるから、それぞれの平均値を基に電圧制御回路によって基準電圧Ｖ１ を制御する。又排他的論理和出力を、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに於いて選択してそれぞれ平均値を求めると、基準位相Φ１ が最適値であるか否かを判定することができるから、それぞれの平均値を基に位相制御回路によって基準位相Φ１ を制御する。従って、識別レベルと識別位相とを最適化することができる。
【００３８】
（１４）又受信信号パワーが小さくなると、アイパターンの開きも小さくなり、反対に受信信号パワーが大きくなると、アイパターンの開きも大きくなる。そこで、基準電圧Ｖ１ を周波数変調する時の変調度と、基準位相Φ１ を周波数変調する時の変調度とを、受信信号パワーが小さい時は小さくし、受信信号パワーが大きい時は大きくし、アイマージンの変化に適合させる。
【００３９】
【実施例】
図１は本発明の第１の実施例の説明図であり、１〜３は第１〜第３の識別器、４は基準電圧発生回路、５〜７は積分器、８，９は比較器、１０，１１は電圧加算器である。基準電圧発生回路４から基準電圧Ｖ１ を出力し、第１の識別器１にはその基準電圧Ｖ１ を識別レベルとして加え、第２の識別器２には、電圧加算器１０によりΔＶを加算してＶ１ ＋ΔＶを識別レベルとして加え、第３の識別器３には、電圧加算器１１によりΔＶを減算してＶ１ −ΔＶを識別レベルとして加える。この場合、基準電圧発生回路４からＶ１ ，Ｖ１ ＋ΔＶ，Ｖ１ −ΔＶの電圧を出力する構成とし、且つＶ１ を可変とする構成とすることができる。又積分器５〜７と比較器８，９とを含む構成が制御回路となる。
【００４０】
又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１〜第３の識別器１〜３に、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１〜第３の識別器１〜３に加えられ、このクロック信号ＣＬＫは後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又クロック信号ＣＬＫによる識別位相に於いて、第１の識別器１は、基準電圧Ｖ１ を第１の識別レベルとして入力データＤｉｎを比較して出力データＤｏｕｔ とし、且つ積分器５により積分する。又第２の識別器２は、Ｖ１ ＋ΔＶを第２の識別レベルとして入力データＤｉｎを比較し、積分器６により積分する。又第３の識別器３は、Ｖ１ −ΔＶを第３の識別レベルとして入力データＤｉｎを比較し、積分器７により積分する。積分器５〜７の積分時定数は、入力データＤｉｎ（受信信号）の周期に比較して充分に長い値に設定する。
【００４１】
積分器５〜７の出力は、識別出力の平均値を示すことになり、従って、積分器５〜７はローパスフィルタにより構成することも可能であり、又一定時間内の識別出力をカウントするカウンタにより構成することも可能である。比較器８は、第１と第２との識別器１，２の識別出力の平均値を比較し、比較器９は、第１と第３との識別器１，３の識別出力の平均値を比較する。比較器８，９に於ける平均値の比較結果が総て同一であると、識別レベルは最適化されている判定され、基準電圧発生回路４は、基準電圧Ｖ１ の値を前のまま維持する。
【００４２】
図２は本発明の第１の実施例の識別器の動作説明図であり、（Ａ）はアイパターンに於ける識別レベルを示し、基準電圧Ｖ１ を第１の識別レベル、Ｖ１ ＋ΔＶを第２の識別レベル、Ｖ１ −ΔＶを第３の識別レベルとした場合であり、ＬＭは識別レベルマージンを示す。
【００４３】
基準電圧Ｖ１ がアイパターンの中心位置を示す場合は、Ｖ１ ＋ΔＶの第２の識別レベルと、Ｖ１ −ΔＶの第３の識別レベルとによる受信信号の識別出力は総て同一となり、従って、平均値も等しくなる。しかし、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に上昇した場合、第２の識別レベルによる受信信号の識別出力は、第１，第３の識別レベルによる受信信号の識別出力と異なる場合が生じ易くなる。反対に、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に低下した場合、第３の識別レベルによる受信信号の識別出力は、第１，第２の識別レベルによる受信信号の識別出力と異なる場合が生じ易くなる。
【００４４】
例えば、最適な識別レベルによる受信信号の識別出力が、（Ｂ）に示す場合、その平均値はＶＡＶＲ１となる。識別レベルが最適値より上昇すると、同一レベルの受信信号でも“０”と判定する確率が高くなり、例えば、（Ｃ）に示す識別出力となる。この場合の平均値はＶＡＶＲ２となり、ＶＡＶＲ２＜ＶＡＶＲ１の関係となり、比較器８，９によって検出することができる。
【００４５】
このような関係から、第１の識別器１の識別出力の平均値と第２の識別器２の識別出力の平均値とが等しく、第１の識別器１の識別出力の平均値と第３の識別器３の識別出力の平均値とが異なる場合は、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に低下した場合に相当し、基準電圧発生回路４は、比較器９からの平均値の比較相違を示す出力信号によって基準電圧Ｖ１ を上昇させる。反対に、第１の識別器１の識別出力の平均値と第２の識別器２の識別出力の平均値とが異なる場合は、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に上昇した場合に相当し、基準電圧発生回路４は、比較器８からの平均値の比較相違を示す出力信号によって基準電圧Ｖ１ を低下させる。従って、自動的に識別レベルを最適化することができる。
【００４６】
図３は本発明の第２の実施例の説明図であり、１１〜１３は第１〜第３の識別器、１４は基準電圧発生回路、１５，１６は積分器、１７，１８は排他的論理和回路、２０，２１は電圧加算器、２２，２３は比較器、２４は差動増幅器、２５，２６は基準電圧電源である。積分器１５，１６と排他的論理和回路１７，１８と比較器２２，２３と差動増幅器２４とを含めて制御回路が構成されている。
【００４７】
第１〜第３の識別器１１〜１３と、基準電圧Ｖ１ を出力する基準電圧発生回路１４と、基準電圧Ｖ１ にΔＶを加算及び減算する電圧加算器２０，２１とは、前述の第１の実施例に於ける第１〜第３の識別器１〜３と基準電圧発生回路４と電圧加算器１０，１１と同様な構成及び作用を行うものであり、重複した説明を省略する。
【００４８】
排他的論理和回路１７は、第１の識別器１１と第２の識別器１２との識別出力を比較し、相違する場合の誤りパルスを検出して積分器１５に加えて積分する。又排他的論理和回路１８は、第１の識別器１１と第３の識別器１３との識別出力を比較し、相違する場合の誤りパルスを検出して積分器１６に加えて積分する。積分器１５，１６の出力と基準電圧電源２５，２６の電圧と比較器２２，２３により比較し、その基準電圧を超えていると、差動増幅器２４を介して基準電圧発生回路１４に制御信号として加える。
【００４９】
図４は本発明の第２の実施例の誤りパルス検出説明図であり、（ａ）を第１の識別器１１の識別出力とし、（ｂ）を第２又は第３の識別器１２，１３の識別出力とすると、排他的論理和回路１７，１８の出力は（ｃ）に示すものとなる。この（ｃ）に示す誤りパルスを積分器１５，１６により積分し、排他的論理和出力の平均値を求める。
【００５０】
例えば、基準電圧Ｖ１ がアイパターンの中心位置に対して相対的に上昇した場合、第１の識別器１１の識別出力に対して、第２の識別器１２の識別出力が相違する確率が高くなるが、第３の識別器１３の識別出力が相違する確率は零に近いものとなる。従って、積分器１５の出力が高くなり、基準電圧電源２５の電圧を超えると、比較器２２の出力が差動増幅器２４の−端子に入力され、基準電圧発生回路１４に差動増幅器２４の負極性の出力信号が入力され、基準電圧発生回路１４からの基準電圧Ｖ１ は低下される。
【００５１】
前述の場合と反対に、基準電圧Ｖ１ がアイパターンの中心位置に対して相対的に低下した場合、第１の識別器１１の識別出力に対して、第２の識別器１２の識別出力が相違する確率は零に近いが、第３の識別器１３の識別出力が相違する確率が高くなり、従って、積分器１６の出力が高くなって、基準電圧電源２６の電圧を超えると、比較器２３の出力が差動増幅器２４の＋端子に入力され、基準電圧発生回路１４に差動増幅器２４の正極性の出力信号が入力され、基準電圧発生回路１４からの基準電圧Ｖ１ は上昇される。従って、識別レベルは自動的に最適化される。
【００５２】
図５は本発明の第３の実施例の説明図であり、３１〜３３は基準位相，進み位相，遅れ位相の識別器、３４は基準電圧発生回路、３５〜３７は積分器、３８，３９は比較器、４０〜４２は遅延回路（ＤＬ）、４３は位相可変回路、４４は増幅器である。積分器３５〜３７と比較器３８，３９とにより位相可変回路４３を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が基準位相，進み位相，遅れ位相の識別器３１〜３３に加えられ、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが、位相可変回路４３と増幅器４４と遅延回路４０〜４２とを介してそれぞれ基準位相，進み位相，遅れ位相の識別器３１〜３３に加えられ、基準位相の識別器３１に加えられるクロック信号ＣＬＫが、後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又基準位相の識別器３１による識別出力が出力データＤｏｕｔ となる。
【００５３】
遅延回路４０〜４２は、基準位相の識別器３１に於いて基準位相Φ１ を識別位相とし、進み位相の識別器３２に於いてΦ１ ＋ΔΦを識別位相とし、遅れ位相の識別器３３に於いてΦ１ −ΔΦの識別位相とするように、それぞれの遅延時間が設定されている。この場合の位相ΔΦは、アイパターンの位相マージンに対応して選定することができる。又基準電圧発生回路３４からの基準電圧Ｖ１ が、基準位相，進み位相，遅れ位相の識別器３１〜３３の識別レベルとなる。
【００５４】
図６は本発明の第３の実施例の識別位相の説明図であり、（ａ）はアイパターン、（ｂ）は基準位相の識別器３１に加えられるクロック信号、（ｃ）は進み位相の識別器３２に加えられるクロック信号、（ｄ）は遅れ位相の識別器３３に加えられるクロック信号を示し、基準位相の識別器３１は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別する。又進み位相の識別器３２は、基準電圧Ｖ１ を識別レベルとし、Φ１ ＋ΔΦを識別位相として受信信号を識別する。又遅れ位相の識別器３３は、基準電圧Ｖ１ を識別レベルとし、Φ１ −ΔΦを識別位相として受信信号を識別する。従って、識別ポイントはＰ１ 〜Ｐ３ となる。又ＰＭは識別位相マージンを示す。この場合、識別位相マージンＰＭ内に入るように、Φ１ ±ΔΦが選定されている。
【００５５】
基準位相Φ１ が例えばタイミング再生部の温度変動等によって進み位相となると、Φ１ ＋ΔΦの識別位相による進み位相の識別器３２に於ける受信信号の識別に於いて誤り率が増加する。これに対してΦ１ −ΔΦの識別位相による遅れ位相の識別器３３に於ける受信信号の識別に於いては、基準位相Φ１ を識別位相とする基準位相の識別器３１に於ける受信信号の識別の誤り率とほぼ同一となる。従って、積分器３５，３７の積分出力はほぼ同一となるが、積分器３５，３６の積分出力は異なるものなり、比較器３８の出力信号が位相可変回路４３に加えられて、基準位相Φ１ がアイパターンの中心位置に戻るように遅れ位相制御が行われる。
【００５６】
反対に、基準位相Φ１ がアイパターンの中心位置から遅れ位相となると、Φ１ −ΔΦの識別位相による遅れ位相の識別器３３に於ける受信信号の識別に於いて誤り率が増加し、積分器３５，３６の積分出力はほぼ同一となるが、積分器３５，３７の積分出力は相違することになり、比較器３９の出力信号が位相可変回路４３に加えられて、基準位相Φ１ がアイパターンの中心位置に戻るように進み位相制御が行われる。従って、識別位相を自動的に最適化することができる。
【００５７】
図７は本発明の第４の実施例の説明図であり、５１〜５３は基準位相，進み位相，遅れ位相の識別器、５４は基準電圧発生回路、５５，５６は積分器、５７，５８は排他的論理和回路、６０〜６２は遅延回路（ＤＬ）、６３は位相可変回路、６４は増幅器、６６，６７は比較器、６８は差動増幅器であり、積分器５５，５６と排他的論理和回路５７，５８と比較器６６，６７と差動増幅器６８とにより、位相可変回路６３を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が、基準位相，進み位相，遅れ位相の識別器５１〜５３に加えられ、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが、基準位相，進み位相，遅れ位相の識別器５１〜５３に加えられ、このクロック信号ＣＬＫは後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又基準位相の識別器５１による識別出力が出力データＤｏｕｔ となる。
【００５８】
基準位相Φ１ がアイパターンの中心位置から例えば進み位相となると、前述の場合と同様に、基準位相の識別器５１の識別出力と遅れ位相の識別器５３の識別出力とはほぼ同一となるから、排他的論理和回路５８の出力信号は殆ど“０”の連続となるが、基準位相の識別器５１の識別出力と進み位相の識別器５２の識別出力とは相違する確率が大きくなり、それに対応して排他的論理和回路５７の出力信号が“１”となる。従って、積分器５５の積分出力が大きくなり、比較器６６の基準電圧を超えると、差動増幅器６８の−端子に比較器６６の出力信号が加えられて、負極性の信号が位相可変回路６３に加えられ、基準位相Φ１ がアイパターンの中心位置に戻るように遅れ位相制御が行われる。
【００５９】
反対に、基準位相Φ１ がアイパターンの中心位置から遅れ位相となると、基準位相及び進み位相の識別器５１，５２の識別出力はほぼ同一となるが、基準位相及び遅れ位相の識別器５１，５３の識別出力が相違する確率が大きくなり、それによって、積分器５６の積分出力が大きくなり、比較器６７の基準電圧を超えると、差動増幅器６８の＋端子に比較器６７の出力信号が加えられて、正極性の信号が位相可変回路６３に加えられ、基準位相Φ１ がアイパターンの中心位置に戻るように進み位相制御が行われる。従って、識別位相を自動的に最適化することができる。
【００６０】
図８は本発明の第５の実施例の説明図であり、７１，７２は第１，第２の識別器、７３は比較器、７４は基準電圧発生回路、７５は電圧変調回路、７６，７７は積分器であり、積分器７６，７７と比較器７３とにより基準電圧発生回路７４を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１，第２の識別器７１，７２に入力され、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１，第２の識別器７１，７２に加えられる。
【００６１】
又基準電圧発生回路７４からの基準電圧Ｖ１ が第１の識別器７１の識別レベルとして加えられる。又電圧変調回路７５に於いて基準電圧Ｖ１ を入力データＤｉｎの速度に比較して充分に遅い速度で周波数変調した電圧Ｖ１ ±ΔＶが第２の識別器７２に識別レベルとして加えられる。又第１の識別器７１の識別出力が出力データＤｏｕｔ となる。
【００６２】
図９は本発明の第５の実施例の識別レベルの説明図であり、（ａ）は、第１の識別器７１に於ける基準電圧Ｖ１ による識別レベルにより、受信信号を識別する場合を示し、（ｂ）は、第２の識別器７２に於けるＶ１ ±ΔＶの周波数変調識別レベルにより、受信信号を識別する場合を示す。このＶ１ ±ΔＶのレベルが識別レベルマージンＬＭの範囲内であれば、第１，第２の識別器７１，７２の識別出力はほぼ等しいものとなり、従って、積分器７６，７７の積分出力を比較器７３により比較すると、ほぼ等しいものとなるから、基準電圧発生回路７４からの基準電圧Ｖ１ はそのままの状態を維持させる。
【００６３】
例えば、基準電圧Ｖ１ が上昇して、Ｖ１ ＋ΔＶが識別レベルマージンＬＭの範囲を超えると、第１の識別器７１に比較して第２の識別器７２が“１”と識別する確率が低くなる。従って、積分器７６の積分出力が積分器７７の積分出力より大きくなり、比較器７３はその積分出力の差に対応して基準電圧発生回路７４を制御し、基準電圧Ｖ１ を低下させる。
【００６４】
反対に、基準電圧Ｖ１ が低下し、Ｖ１ −ΔＶが識別レベルマージンＬＭの範囲を超えると、第１の識別器７１に比較して第２の識別器７２が“０”と識別する確率が低くなる。従って、積分器７６の積分出力が積分器７７の積分出力より小さくなり、比較器７３はその積分出力の差に対応して基準電圧発生回路７４を制御し、基準電圧Ｖ１ を上昇させる。従って、基準電圧Ｖ１ を自動的に最適化することができる。
【００６５】
図１０は本発明の第６の実施例の説明図であり、８１，８２は第１，第２の識別器、８３は排他的論理和回路、８４は基準電圧発生回路、８５は電圧変調回路、８６，８７はゲート回路、８８，８９は積分器、９０はゲート制御回路、９１，９２は比較器、９３は差動増幅器であり、排他的論理和回路８３とゲート回路８６，８７と積分器８８，８９と比較器９１，９２と差動増幅器９３とゲート制御回路９０とにより、基準電圧発生回路８４を制御する制御回路を構成している。
【００６６】
図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１，第２の識別器８１，８２に入力され、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１，第２の識別器８１，８２に加えられる。又基準電圧発生回路８４からの基準電圧Ｖ１ が第１の識別器８１の識別レベルとして加えられる。又電圧変調回路８５に於いて基準電圧Ｖ１ を入力データ速度に比較して充分に遅い速度で周波数変調した電圧Ｖ１ ±ΔＶが第２の識別器８２に識別レベルとして加えられる。
【００６７】
前述の実施例と同様に、第１の識別器８１は、基準電圧Ｖ１ を識別レベルとし、クロック信号ＣＬＫの位相を識別位相として入力データＤｉｎを識別し、第２の識別器８２は、Ｖ１ ±ΔＶを識別レベルとし、クロック信号ＣＬＫの位相を識別位相として入力データＤｉｎを識別するもので、基準電圧Ｖ１ がアイパターンの中心位置近傍であれば、第１，第２の識別器８１，８２の識別出力は同一となる。従って、排他的論理和回路８３の出力は“０”となる。
【００６８】
又ゲート制御回路９０は相補出力の比較器により構成した場合を示し、基準電圧Ｖ１ とそれを周波数変調した電圧ＶＭ ＝Ｖ１ ±ΔＶとを比較し、例えば、Ｖ１ ＞ＶＭ の期間はゲート回路８６を開き、Ｖ１ ＜ＶＭ の期間はゲート回路８７を開くゲート制御信号を出力し、排他的論理和回路８３の出力を積分器８８，８９に分配する。このゲート制御回路９０は、電圧変調回路８５に於ける周波数変調信号を用いてゲート制御信号を形成する構成とすることも可能である。
【００６９】
図１１は本発明の第６の実施例のゲート制御の説明図であり、（ａ）は基準電圧Ｖ１ を識別レベルとする第１の識別器８１の識別出力の一例を示し、（ｂ）は電圧変調回路８５に於ける変調信号の一例を示す。又（ｃ）は、基準電圧Ｖ１ と周波数変調した電圧ＶＭ とを比較して非反転端子からの出力するゲート制御信号を示す。即ち、変調信号が正極性の時に“１”、負極性の時に“０”のゲート制御信号となる。又（ｄ）は周波数変調した電圧ＶＭ を識別レベルとする第２の識別器８２の識別出力の一例を示す。
【００７０】
従って、排他的論理和回路８３からの（ａ）と（ｄ）との識別出力の排他的論理和出力は、（ｃ）に示すゲート制御信号が“１”（Ｖ１ ＋ΔＶ）の期間に於いて（ｅ）に示すように積分器８８に加えられ、“０”（Ｖ１ −ΔＶ）の期間に於いて（ｆ）に示すように積分器８９に加えられる。積分器８８，８９の積分出力はそれぞれ比較器９１，９２により基準電圧と比較され、基準電圧を超えると差動増幅器９３の正極性又は負極性の出力が基準電圧発生回路８４に加えられて、基準電圧Ｖ１ をアイパターンの中心位置方向に補正するような制御が行われる。即ち、基準電圧Ｖ１ の最適化が行われる。
【００７１】
図１２は本発明の第７の実施例の説明図であり、１０１，１０２は基準位相及び変調位相の識別器、１０３は位相可変回路、１０４は基準電圧発生回路、１０５，１０６は識別器、１０７は積分比較器、１０８は増幅器、１０９は位相変調増幅器である。入力データＤｉｎを、基準電圧発生回路１０４からの基準電圧Ｖ１ を識別レベルとし、位相可変回路１０３と増幅器１０８とを介したクロック信号ＣＬＫの位相を識別位相として識別器１０１で識別し、又基準電圧Ｖ１ を識別レベルとし、位相可変回路１０３と位相変調増幅器１０９とを介したクロック信号ＣＬＫの位相を識別位相として識別器１０２で識別する。
【００７２】
位相変調増幅器１０９は、位相可変回路１０３により位相が制御されたクロック信号の位相を、入力データＤｉｎの速度に比較して遅い速度で周波数変調する。従って、変調位相の識別器１０２は、基準位相をΦ１ とすると、Φ１ ±ΔΦの位相変調された識別位相で識別することになる。又識別器１０５，１０６は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として、それぞれ基準位相及び変調位相の識別器１０１，１０２の識別出力を識別するもので、例えばフリップフロップにより構成することができる。それによって、基準位相及び変調位相の識別器１０１，１０２の識別出力の位相を一致させることができる。そして、識別器１０５の識別出力を出力データＤｏｕｔ とし、基準位相Φ１ のクロック信号ＣＬＫｏｕｔ を後段の回路へ出力する。
【００７３】
積分比較器１０７は、識別器１０５，１０６の出力をそれぞれ積分して比較する構成を有し、基準位相Φ１ がアイパターンの中心位置近傍の場合は、第１，第２の識別器１０１，１０２の識別出力は等しくなり、基準位相Φ１ が進み位相又は遅れ位相となって、Φ１ ＋ΔΦ又はΦ１ −ΔΦが識別位相マージンを超えると識別出力が相違することになり、積分比較器１０７により位相可変回路１０３を制御して、基準位相Φ１ をアイパターンの中心位置方向にシフトさせる。
【００７４】
図１３は本発明の第７の実施例の位相変調の説明図であり、（ａ）は、クロック信号ＣＬＫと変調信号Ｆとを比較する比較器ＣＯＭＰにより、位相変調増幅器１０９を構成した場合を示す。又（ｂ）はクロック信号ＣＬＫ、（ｃ）は変調信号Ｆのそれぞれ一例を示し、（ｄ）は比較器ＣＯＭＰの出力信号を示す。即ち、立上り位相が周波数変調されたものとなり、この立上り位相を識別位相として、第２の識別器１０２に於いて入力データＤｉｎの識別を行うことになる。
【００７５】
図１４は本発明の第７の実施例の識別位相の説明図であり、（ａ）はアイパターンに於ける識別ポイントＰ１ ，Ｐ２ ，Ｐ３ を示し、（ｂ）は基準位相Φ１ のクロック信号、（ｃ）は周波数変調されたクロック信号を示す。又位相の変調範囲は、識別位相マージンＰＭの範囲内に設定した場合を示す。（ａ）のアイパターンに於いて、（ｂ）に示すクロック信号による識別ポイントはＰ１ となる。しかし、（ｃ）に示すクロック信号による識別ポイントは、Ｐ２ からＰ３ に向かって、又Ｐ３ からＰ２ に向かって矢印のように変化する。
【００７６】
従って、基準位相Φ１ がアイパターンの中心位置近傍であると、基準位相及び変調位相の識別器１０１，１０２の識別出力は等しくなり、基準位相Φ１ がアイパターンの中心位置近傍から進み位相又は遅れ位相となると、変調位相の識別器１０２の識別誤りが増加するから、積分比較器１０７に於ける基準位相及び変調位相の識別器１０１，１０２の識別出力を積分した値が異なるものとなり、位相可変回路１０３を制御して基準位相Φ１ をアイパターンの中心位置方向にシフトするように制御する。従って、基準位相Φ１ を自動的に最適化することができる。
【００７７】
図１５は本発明の第７の実施例の識別出力の同期説明図であり、（ａ）は基準位相Φ１ のクロック信号、（ｂ）は基準位相の識別器１０１の識別出力、（ｃ）は変調位相の識別器１０２の識別出力、（ｄ），（ｅ）は識別器１０５，１０６の出力を示す。即ち、基準位相の識別器１０１の識別出力は、基準位相Φ１ を識別位相として（ｂ）に示すものとなるが、変調位相の識別器１０２の識別出力は、Φ１ ±ΔΦを識別位相として（ｃ）に示すように±ΔΦの位相変動が生じているものとなる。
【００７８】
そこで、同一のクロック信号を加えるフリップフロップ等による識別器１０５，１０６を設けることにより、基準位相の識別器１０１の識別出力は（ｄ）に、又変調位相の識別器１０２の識別出力は（ｅ）にそれぞれ示すように、同一の位相として出力することができる。従って、基準位相の識別器１０１と変調位相の識別器１０２との識別出力の積分処理や比較処理の精度を向上することができる。
【００７９】
図１６は本発明の第８の実施例の説明図であり、１１１，１１２は基準位相及び変調位相の識別器、１１３は位相可変回路、１１４は基準電圧発生回路、１１５，１１６は識別器、１１７は排他的論理和回路、１１８は増幅器、１１９は位相変調増幅器、１２０はゲート制御回路、１２１，１２２は比較器、１２３は差動増幅器、１２６，１２７はゲート回路、１２８，１２９は積分器である。
【００８０】
この実施例に於いては、図１２に示す実施例の制御回路に、図１０に示す制御回路を適用した場合に相当し、識別出力の位相を識別器１１５，１１６によって一致させて、排他的論理和回路１１７により識別出力を比較し、不一致の場合の出力信号を、ゲート制御回路１２０からのゲート制御信号によって積分器１２８，１２９に分配する。
【００８１】
従って基準位相Φ１ がアイパターンの中心位置近傍からずれると、基準位相及び変調位相の識別器１１１，１１２の識別出力が相違し、それによって、位相がシフトした側の積分器１２８，１２９の積分出力が大きくなり、比較器１２１，１２２と差動増幅器１２３とにより位相を元の方向に戻すように、位相可変回路１１３を制御することになる。従って、基準位相Φ１ を自動的に最適位相に制御することができる。
【００８２】
図１７は本発明の第９の実施例の説明図であり、１３１〜１３３は第１〜第３の識別器、１３４は基準電圧発生回路、１３５，１３６は識別器、１３７は排他的論理和回路、１３８は増幅器、１３９は位相変調増幅器、１４０はゲート制御回路、１４１は電圧変調回路、１４２は比較器、１４３，１４４は積分器、１４５は比較器、１４６，１４７はゲート回路、１４８，１４９は積分器、１５０は位相可変回路である。
【００８３】
この実施例は、図８に示す実施例と、図１６に示す実施例とを組合せた場合に相当し、各実施例と重複する説明は省略する。この実施例に於いては、第１の識別器１３１は、基準電圧Ｖ１ 及び基準位相Φ１ を識別レベル及び識別位相として入力データＤｉｎを識別し、第２の識別器１３２は、電圧変調回路１４１によるＶ１ ±ΔＶを識別レベル、基準位相Φ１ を識別位相として識別し、第３の識別器１３３は、基準電圧Ｖ１ を識別レベル、位相変調増幅器１３９からのΦ１ ±ΔΦを識別位相として識別し、識別器１３５，１３６は識別出力の位相を一致させて排他的論理和回路１３７に加えるものである。
【００８４】
即ち、第１，第２の識別器１３１，１３２により基準電圧Ｖ１ がアイパターンの中心位置近傍であるか否かを識別する為に用いられ、第１，第３の識別器１３１，１３３により基準位相Φ１ がアイパターンの中心位置近傍であるか否かを識別する為に用いられ、第１の識別器１３１を両者に共用している。
【００８５】
又積分器１４３，１４４と比較器１４２とにより電圧制御回路を構成して、基準電圧発生回路１３４を制御し、自動的に基準電圧Ｖ１ の最適化を図り、又排他的論理和回路１３７とゲート回路１４６，１４７と積分器１４８，１４９とゲート制御回路１４０と比較器１４５とにより位相制御回路を構成して、位相可変回路１５０を制御して、自動的に基準位相Φ１ の最適化を図ることができる。
【００８６】
図１８は本発明の第９の実施例の変調制御の説明図であり、（Ａ），（Ｂ）はアイパターンに対する変調電圧と変調位相とによる識別範囲を示す。（Ａ）に於いて、識別マージンをＭａ で示すと、その識別マージンＭａ の範囲内となるように、基準電圧Ｖ１ を２ΔＶａ の範囲に変調し、基準位相Φ１ を２ΔΦａ の範囲に変調する。即ち、Ｖ１ ±ΔＶａ の変調電圧を第２の識別器１３２の識別レベルとして加える。又Φ１ ±ΔΦａ の変調位相を第３の識別器１３３の識別位相として加える。
【００８７】
従って、基準電圧Ｖ１ の変調範囲と基準位相Φ１ の変調範囲とが識別マージンＭａ の範囲内となるように、前述の各実施例と同様に、基準電圧Ｖ１ 及び基準位相Φ１ を自動的に最適化できることになる。
【００８８】
又アイパターンは、受信信号パワーが大きい時は大きく開くものであり、反対に受信信号パワーが小さい時は開きが小さくなる。そこで、光通信システムに於いては、受信光パワーを検出し、又光通信システムを含む一般的な通信システムに於いて、ＡＧＣ増幅器に於けるＡＧＣ電圧等を検出し、基準電圧Ｖ１ 及び基準位相Φ１ の変調度を制御することができる。
【００８９】
即ち、図１８の（Ａ）を受信信号パワーがＰＷ１ の時のアイパターンとすると、前述のように、基準電圧Ｖ１ を２ΔＶａ の範囲且つ基準位相Φ１ を２ΔΦａ の範囲となるように変調度を制御する。又受信信号パワーが小さくなってＰＷ２ となると、（Ｂ）に示すように、アイパターンの開きが小さくなる。その場合は、基準電圧Ｖ１ を２ΔＶｂ の範囲で且つ基準位相Φ１ を２ΔΦｂ の範囲となるように変調度を制御し、識別マージンＭｂ の範囲となるように、基準電圧Ｖ１ 及び基準位相Φ１ を制御する。その場合の変調度は、電圧変調回路１４１及び位相変調増幅器１３９に、前述の受信信号パワーの検出信号を加えることにより制御することができる。
【００９０】
図１９は本発明の第１０の実施例の説明図であり、１５１〜１５３は第１〜第３の識別器、１５４は基準電圧発生回路、１５５，１５６は識別器、１５７は排他的論理和回路、１５８は増幅器、１５９は位相変調増幅器、１６０はゲート制御回路、１６１は電圧変調回路、１６２は比較器、１６３は排他的論理和回路、１６４はゲート制御回路、１６５は比較器、１６６，１６７，１７１，１７２はゲート回路、１６８，１６９，１７３，１７４は積分器、１７０は位相可変回路である。
【００９１】
この実施例は、図１０に示す実施例と図１６に示す実施例とを組合せた構成に相当し、第１〜第３の識別器１５２〜１５３は図１７に示す実施例に於ける第１〜第３の識別器１３１〜１３３と同一の構成及び作用を行うものであり、重複した説明を省略する。この実施例に於いて、排他的論理和回路１５７とゲート回路１６６，１６７とゲート制御回路１６０と積分器１６８，１６９と比較器１６５とからなる位相制御回路によって位相可変回路１７０を制御して基準位相Φ１ を最適化し、又排他的論理和回路１６３とゲート回路１７１，１７２とゲート制御回路１６４と積分器１７３，１７４と比較器１６２とからなる電圧制御回路によって基準電圧発生回路１５４を制御して基準電圧Ｖ１ を最適化することができる。従って、無調整で識別ポイントを最適な位置に設定することが可能となる。
【００９２】
図２０は本発明の第１１の実施例の説明図であり、１８１，１８２は第１，第２の識別器、１８３は発振器、１８４は基準電圧発生回路、１８５，１８６は第４，第５の識別器、１８７は排他的論理和回路、１８８は増幅器、１８９は位相変調増幅器、１９０，１９４はゲート制御回路、１９１は電圧変調回路、１９２，１９５は比較器、１９３は９０度移相器、１９６，１９７，２０１，２０２はゲート回路、１９８，１９９，２０３，２０４は積分器、２００は位相可変回路である。
【００９３】
この実施例は、発振器１８３の出力信号を、位相変調増幅器１８９に変調信号として加えると共に、９０度移相器１９３を介して電圧変調回路１９１に変調信号として加えるもので、位相変調増幅器１８９と電圧変調回路１９１とは、９０度の位相差の同一周波数の変調信号によって基準位相Φ１ 及び基準電圧Ｖ１ の変調を行うものである。この変調電圧を識別レベルとし、且つ変調位相を識別位相として入力データＤｉｎを識別する第２の識別器１８２に於ける識別ポイントは、アイパターンに対して円或いは楕円を描くように変化する。
【００９４】
又第１の識別器１８１は、基準電圧Ｖ１ を識別レベルとし、且つ基準位相Φ１ を識別位相として入力データＤｉｎを識別し、出力データＤｏｕｔ とすると共に、基準位相Φ１ のクロック信号ＣＬＫｏｕｔ を後段の回路へ送出する。第４，第５の識別器１８５，１８６はフリップフロップによって構成し、異なる位相の第１，第２の識別器１８１，１８２の識別出力を同一位相とするものである。そして、排他的論理和回路１８７によって識別出力を比較し、この比較出力を変調周波数の周期に対応したゲート制御回路１９４，１９０からのゲート制御信号によって分配する。
【００９５】
即ち、Ｖ１ ＋ΔＶの期間の比較出力を積分器２０３に、Ｖ１ −ΔＶの期間の比較出力を積分器２０４に分配し、Φ１ ＋ΔΦの期間の比較出力を積分器１９８に、Φ１ −ΔΦの期間の比較出力を積分器１９９に分配する。そして、比較器１９２により積分器２０３，２０４の積分出力を比較して基準電圧発生回路１８４を制御し、基準電圧Ｖ１ をアイパターンの中心位置近傍となるように制御し、比較器１９５により積分器１９８，１９９の積分出力を比較して位相可変回路２００を制御し、基準位相Φ１ をアイパターンの中心位置近傍となるように制御する。
【００９６】
図２１は本発明の第１１の実施例の識別動作説明図であり、（ａ）はアイパターンに於ける識別ポイントを示し、（ｂ）は発振器１８３から位相変調増幅器１８９に加えられる変調信号Ｆ１ と９０度移相器１９３を介して電圧変調回路１９１に加えられる変調信号Ｆ２ とを示す。９０度位相差の変調信号に従ってアイパターンに於ける識別ポイントが例えば矢印方向に回転する。その場合の変調度を点線で示す識別マージンの範囲内となるように選定する。
【００９７】
又（ｃ）〜（ｆ）はゲート制御信号の一例を示し、（ｃ）は基準電圧Ｖ１ に対して＋領域の変調電圧の時にゲート回路２０１を開くゲート制御信号、（ｅ）は−領域の変調電圧の時にゲート回路２０２を開くゲート制御信号、（ｄ）は基準位相Φ１ に対して進み位相領域の時にゲート回路１９６を開くゲート制御信号、（ｆ）は遅れ位相領域の時にゲート回路１９７を開くゲート制御信号である。このようなゲート制御信号は、（ｂ）に示す変調信号Ｆ１ ，Ｆ２ のレベル比較によって容易に形成することができる。
【００９８】
（ｃ）〜（ｆ）に示すゲート制御信号の場合は、排他的論理和回路１８７の出力信号をそれぞれ積分器に分配することになるが、前述のように、Ｖ１ ＋ΔＶの期間とＶ１ −ΔＶの期間とに対応してゲート回路２０１，２０２を制御し、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに対応してゲート回路１９６，１９７を制御し、例えば、Ｖ１ ＋ΔＶで且つΦ１ ＋ΔΦの期間の排他的論理和回路１８７の出力信号を電圧制御回路側と位相制御回路側との積分器に分配するように構成することも可能である。
【００９９】
前述の各実施例に於いて、受信信号パワーを検出し、基準電圧Ｖ１ の変調度と基準位相Φ１ の変調度との何れか一方又は両方を制御することができる。この場合の受信信号パワーの検出手段は、光通信システムに於いては受信光パワーを検出する構成又はＡＧＣ増幅器のＡＧＣ電圧を検出する構成等を適用できる。又受信信号断検出を行った時に、基準電圧Ｖ１ 及び基準位相Φ１ の制御を停止させる構成を設けることもできる。このような構成は、公知の受信信号断検出回路の検出信号を基準電圧発生回路又は位相可変回路に加えることにより実現することができる。又基準電圧Ｖ１ 又は基準位相Φ１ の変調度を識別マージンを超える程度に設定し、誤り率曲線を基に基準電圧Ｖ１ 又は基準位相Φ１ を制御する構成とすることも可能である。
【０１００】
【発明の効果】
以上説明したように、本発明は、基準電圧Ｖ１ と基準位相Φ１ との何れか一方又は両方について、基準電圧Ｖ１ を識別レベルとし、又基準位相Φ１ を識別位相とした識別出力に対して、基準電圧Ｖ１ を＋ΔＶと−ΔＶとにシフトした電圧を識別レベルとした時の識別出力、又は基準位相Φ１ を＋ΔΦと−ΔΦとにシフトした位相を識別位相とした時の識別出力との差分を基に、基準電圧Ｖ１ 又は基準位相Φ１ を制御するもので、無調整で基準電圧Ｖ１ 又は基準位相Φ１ を最適化することができる利点がある。又経年変化，温度変化，電源電圧変化等による基準電圧Ｖ１ の変化や基準位相Φ１ の変化が発生した場合も、自動的に補正するように制御することになり、従って、常に最適な基準電圧Ｖ１ と基準位相Φ１ を得ることができる利点がある。
【０１０１】
又基準電圧Ｖ１ 又は基準位相Φ１ を周波数変調することにより、識別器の個数を削減することが可能となる。又基準電圧Ｖ１ と基準位相Φ１ との変調周波数を同一とし且つ９０度の位相差を与えることにより、アイパターンに対して円又は楕円の軌跡の識別ポイントが得られるから、アイパターンの歪みが大きい場合に於いても、最適な基準電圧Ｖ１ と基準位相Φ１ とに制御することができる利点がある。
【０１０２】
入力信号パワー等の各種の条件を基に、基準電圧Ｖ１ に対するΔＶの大きさ及び基準位相Φ１ に対するΔΦの大きさ、或いは周波数変調を行う場合の変調度を制御することにより、アイパターンの開きの大小に対応した識別マージンの範囲に従って、最適識別レベルの制御及び最適識別位相の制御が可能となる利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第１の実施例の識別器の動作説明図である。
【図３】本発明の第２の実施例の説明図である。
【図４】本発明の第２の実施例の誤りパルス検出説明図である。
【図５】本発明の第３の実施例の説明図である。
【図６】本発明の第３の実施例の識別位相の説明図である。
【図７】本発明の第４の実施例の説明図である。
【図８】本発明の第５の実施例の説明図である。
【図９】本発明の第５の実施例の識別レベルの説明図である。
【図１０】本発明の第６の実施例の説明図である。
【図１１】本発明の第６の実施例のゲート制御の説明図である。
【図１２】本発明の第７の実施例の説明図である。
【図１３】本発明の第７の実施例の位相変調の説明図である。
【図１４】本発明の第７の実施例の識別位相の説明図である。
【図１５】本発明の第７の実施例の識別出力の同期説明図である。
【図１６】本発明の第８の実施例の説明図である。
【図１７】本発明の第９の実施例の説明図である。
【図１８】本発明の第９の実施例の変調制御の説明図である。
【図１９】本発明の第１０の実施例の説明図である。
【図２０】本発明の第１１の実施例の説明図である。
【図２１】本発明の第１１の実施例の識別動作説明図である。
【図２２】光受信器の概要説明図である。
【図２３】識別動作説明図である。
【符号の説明】
１ 第１の識別器
２ 第２の識別器
３ 第３の識別器
４ 基準電圧発生回路
５〜７ 積分器
８，９ 比較器
１０，１１ 電圧加算器
【産業上の利用分野】
本発明は、レベル識別によりデータを再生する為の識別回路に関する。
受信信号の波形は伝送歪みを受けたものとなるから、識別回路に於いて所定のレベルと比較してデータを再生することになる。その場合の識別レベル及び識別位相を最適化することが必要である。
【０００２】
【従来の技術】
図２２は、光受信器の概要説明図であり、３０１はｐｉｎダイオード等の受光素子、３０２は出力抵抗、３０３は前置増幅器、３０４は抵抗、３０５は等化増幅器、３０６は識別回路、３０７はタイミング再生部、３０８は微分抽出器、３０９は弾性表面波フィルタ等のフィルタ、３１０は増幅器である。
【０００３】
送信データによって強度変調された光信号を光ファイバ伝送路により伝送し、その光信号を受光素子３０１に入射して電気信号に変換し、前置増幅器３０３によって増幅し、等化増幅器３０５によって伝送路特性を補正するように等化増幅し、等化増幅出力信号を入力データＤｉｎとして識別回路３０６に加える。又等化増幅出力信号をタイミング再生部３０７に加え、微分抽出器３０８により微分し、クロック周波数を中心周波数としたフィルタ３０９によってクロック成分を抽出し、増幅器３１０によって増幅してクロック信号ＣＬＫとする。
【０００４】
識別回路３０６は、予め設定された識別レベルと、入力データＤｉｎとを、クロック信号ＣＬＫのタイミングで比較し、入力データＤｉｎのレベルが識別レベルを越えた時に“１”、越えない時に“０”とした出力データＤｏｕｔ を後段の回路に転送し、且つタイミング再生部３０７からのクロック信号ＣＬＫを後段の回路のクロック信号ＣＬＫｏｕｔ として出力する。
【０００５】
【発明が解決しようとする課題】
前述のように、従来例の識別回路３０６は、固定の識別レベル及びクロック信号位相による識別位相の設定が行われている。その場合、数１００Ｍｂｐｓ程度以上の高速データであると、等化増幅器３０５の等化増幅出力信号のアイパターンを理想状態とすることが容易でなく、従って、誤識別が生じる可能性が大きい問題がある。
【０００６】
図２３は識別動作説明図であり、（Ａ）は、理想状態の場合を示し、黒丸で示すアイパターンの中心位置が識別ポイントとなるように、識別レベルＤＬと識別位相ＤＰとが設定された場合を示す。又（Ｂ）は、（Ａ）の状態となるように識別回路３０６を構成しても、入力データＤｉｎの直流オフセットにより、又はタイミング再生部３０７からのクロック信号ＣＬＫの位相シフト等により、アイパターンと識別レベルＤＬ及び識別位相ＤＰが、相対的にＤＬ１ ，ＤＰ１ に示す状態となった場合を示す。このような状態となると、矢印方向に識別レベルＤＬ１ 及び識別位相ＤＰ１ を補正しなければエラーレートが劣化する。
【０００７】
又（Ｃ）は、識別レベルＤＬ及び識別位相ＤＰが（Ａ）の場合と同一であるが、波形の歪みが大きく、実線のアイパターンが一点鎖線で示すように変化した場合を示し、実線のアイパターンの場合のマージンをＭとすると、一点鎖線のアイパターンの場合のマージンはＭ１ に減少し、エラーレートは劣化する。又（Ｄ）は、温度変化，経年変化，電源電圧変化等によって、識別レベルＤＬがＤＬ２ に、識別位相ＤＰがＤＰ２ に変化した場合を示す。この場合も、識別レベルＤＬ２ 及び識別位相ＤＰ２ を補正しなければエラーレートが劣化する。光増幅器の適用時に発生する各種雑音（自然放出光，誘導ブリリュアン散乱，自己位相変調等による雑音）に対してもエラーレート劣化が発生する。
【０００８】
しかし、従来例の識別回路３０６に於いては、前述のように、識別レベルＤＬと識別位相ＤＰとを初期設定し、エラーレートの劣化が許容値を越えると、再調整を行うものであった。従って、高速データ伝送システムに於ける識別回路に於いては、初期設定の調整も煩雑であり、且つシステム運用中の調整は困難である問題があった。
本発明は、無調整で自動的に識別レベル及び識別位相を最適化することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の識別回路は、図１を参照して説明すると、（１）受信信号を識別レベルを用い且つ識別位相に於いて識別する識別回路に於いて、基準電圧Ｖ１ を第１の識別レベルとして受信信号Ｄｉｎのレベル識別を行う第１の識別器１と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとして受信信号のレベル識別を行う第２の識別器２と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとして受信信号のレベル識別を行う第３の識別器３と、第１の識別器１の識別出力の平均値と、第２及び第３の識別器の識別出力の平均値とが等しくなるように基準電圧Ｖ１ を制御する制御回路とを備えている。
【００１０】
（２）又基準電圧Ｖ１ を第１の識別レベルとして受信信号Ｄｉｎのレベル識別を行う第１の識別器１と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとして受信信号のレベル識別を行う第２の識別器２と、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとして受信信号のレベル識別を行う第３の識別器３と、第１の識別器１と第２の識別器２との識別出力の排他的論理和出力の平均値と、第１の識別器１と第３の識別器３との識別出力の排他的論理和出力の平均値とを基に、基準電圧Ｖ１ を制御する制御回路とを備えている。
【００１１】
（３）又基準位相を第１の識別位相として受信信号を識別する基準位相の識別器と、この基準位相に対して所定の進み位相を第２の識別位相として受信信号を識別する進み位相の識別器と、基準位相に対して所定の遅れ位相を第３の識別位相として受信信号を識別する遅れ位相の識別器と、基準位相の識別器の識別出力の平均値と進み位相及び遅れ位相の識別器の識別出力の平均値とが等しくなるように基準位相を制御する制御回路とを備えている。
【００１２】
（４）又基準位相を第１の識別位相として受信信号を識別する基準位相の識別器と、基準位相に対して所定の進み位相を識別位相として受信信号を識別する進み位相の識別器と、基準位相に対して所定の遅れ位相を識別位相として受信信号を識別する遅れ位相の識別器と、基準位相の識別器と進み位相の識別器との識別出力の排他的論理和の平均値と、基準位相の識別器と遅れ位相の識別器との識別出力の排他的論理和の平均値とを基に基準位相を制御する制御回路とを備えている。
【００１３】
（５）又基準電圧を第１の識別レベルとして受信信号を識別する第１の識別器と、基準電圧を受信信号の伝送速度に比較して小さい速度で周波数変調した電圧を第２の識別レベルとして受信信号を識別する第２の識別器と、第１の識別器の識別出力の平均値と第２の識別器の識別出力の平均値とが等しくなるように基準電圧を制御する制御回路とを備えている。
【００１４】
（６）又基準電圧を第１の識別レベルとして受信信号を識別する第１の識別器と、基準電圧を受信の伝送速度に比較して小さい速度で周波数変調した電圧を第２の識別レベルとして受信信号を識別する第２の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との排他的論理和出力を、基準電圧の周波数変調に従った周期で選択して平均値を求め、この平均値に従って基準電圧を制御する制御回路とを備えている。
【００１５】
（７）又基準位相を識別位相として受信信号を識別する基準位相の識別器と、基準位相を変調した識別位相により受信信号を識別する変調位相の識別器と、基準の識別器の識別出力の平均値と変調位相の識別器の識別出力の平均値とが等しくなるように基準位相を制御する制御回路とを備えている。
【００１６】
（８）又基準位相を識別位相として受信信号を識別する基準位相の識別器と、基準位相を変調した識別位相により受信信号をを識別する変調位相の識別器と、基準の識別器の識別出力と変調位相の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する制御回路とを備えている。
【００１７】
（９）又基準位相の識別器と変調位相の識別器とのそれぞれの識別出力を同一位相として出力する為の同一位相で動作する識別器を設けることができる。
【００１８】
（１０）又基準電圧を識別レベルとし、且つ基準位相を識別位相とし受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を識別位相して受信信号を識別する第２の識別器と、基準電圧を識別レベルとし且つ基準位相を周波数変調した位相を識別位相として受信信号を識別する第３の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との平均値が等しくなるように基準電圧を制御する電圧制御回路と、第１の識別器の識別出力と第３の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００１９】
（１１）又基準電圧を識別レベルとし、且つ基準位相を識別位相として受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を識別位相として受信信号を識別する第２の識別器と、基準電圧を識別レベルとし、基準位相を周波数変調した位相を識別位相として受信信号を識別する第３の識別器と、第１の識別器の識別出力と第２の識別器の識別出力との排他的論理和出力を、基準電圧の変調周期に従って選択して平均値を求め、この平均値に従って基準電圧を制御する電圧制御回路と、第１の識別器の識別出力と第３の識別器の識別出力との排他的論理和出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００２０】
（１２）又前項に於ける第１の識別器と第３の識別器とのそれぞれの識別出力を同一位相として排他的論理和出力を得る為の同一位相で動作する識別器を設けることができる。
【００２１】
（１３）又基準電圧を識別レベルとし、且つ基準位相を識別位相として前記受信信号を識別する第１の識別器と、基準電圧を周波数変調した電圧を識別レベルとし、且つ基準位相を基準電圧の変調周波数と同一で且つπ／２の位相差の周波数で変調した位相を識別位相として受信信号を識別する第２の識別器と、第１の識別器と第２の識別器との識別出力をそれぞれ同一位相とする為のフリップフロップからなる第４及び第５の識別器と、この第４及び第５の識別器の識別出力の排他的論理和を求める排他的論理和回路と、この排他的論理和回路の出力を、基準電圧の変調周期に従って選択して平均値を求め、この平均値に従って基準電圧を制御する電圧制御回路と、排他的論理和回路の出力を、基準位相の変調周期に従って選択して平均値を求め、この平均値に従って基準位相を制御する位相制御回路とを備えている。
【００２２】
（１４）又電圧制御回路及び位相制御回路は、検出手段による受信信号のパワーの検出信号に対応して、基準電圧の変調度及び基準位相の変調度を制御する構成を備えている。
【００２３】
【作用】
（１）第１の識別器１は、基準電圧Ｖ１ を第１の識別レベルとし、且つクロック信号ＣＬＫによる基準位相を識別位相として受信信号Ｄｉｎを識別して、識別出力Ｄｏｕｔ を出力する。又第２の識別器２は、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを加算した値（Ｖ１ ＋ΔＶ）を第２の識別レベルとし、且つ基準位相を識別位相として受信信号Ｄｉｎを識別する。又第３の識別器３は、基準電圧Ｖ１ に所定のオフセット電圧ΔＶを減算した値（Ｖ１ −ΔＶ）を第３の識別レベルとし、且つ基準位相を識別位相として受信信号Ｄｉｎを識別する。理想的な状態から所定の範囲内では、第１〜第３の識別器１〜３の識別出力が同一となるようにオフセット電圧ΔＶを選定する。
【００２４】
受信信号はマーク率が１／２となるように符号化されている場合であり、例えば、基準電圧Ｖ１ がアイパーンの中心位置より低下して、第１の識別器１の識別出力に誤りが生じないが、第３の識別器３の識別出力に誤りが生じる状態となると、第１〜第３の識別器１〜３の識別出力の平均値を積分器５〜７やローパスフィルタ等によって求めて比較器８，９によって比較した時に、第１と第２の識別器１，２の識別出力の平均値は等しいが、第３の識別器３の識別出力の平均値は大きくなる。そこで、この平均値が第１と第２の識別器１，２の識別出力の平均値に等しくなるように、積分器５〜７と比較器８，９等を含む制御回路によって基準電圧発生回路４からの基準電圧Ｖ１ を上昇させるように制御する。従って、自動的に識別レベルを最適化することができる。
【００２５】
（２）又第１の識別器１と第２の識別器２との識別出力の排他的論理和出力は、第１の識別器１と第２の識別器２との識別出力の比較出力に相当し、その平均値が零であれば、第１の識別器１と第２の識別器２との識別出力は等しい状態を示す。同様に、第１の識別器１と第３の識別器３との識別出力の排他的論理和出力の平均値も、第１の識別器１と第３の識別器３との識別出力が等しければ零となるが、識別出力が相違すると、その相違に対応した平均値が得られる。従って、平均値が零となるように、基準電圧発生回路４からの基準電圧Ｖ１ を制御することにより、自動的に識別レベルを最適化することができる。
【００２６】
（３）又識別器１〜３の識別レベルを基準電圧Ｖ１ とし、クロック信号ＣＬＫによる基準位相を識別位相として基準位相の識別器により受信信号を識別し、基準位相に対して所定の進み位相を識別位相として進み位相の識別器により受信信号を識別し、基準位相に対して所定の遅れ位相を識別位相として遅れ位相の識別器により受信信号を識別する。例えば、基準位相がアイパターンの中心位置より進み位相となると、基準位相の識別器の識別出力と遅れ位相の識別器の識別出力とは同一であっても、進み位相の識別器の識別出力に誤りが生じることになる。従って、基準位相と遅れ位相との識別器の識別出力の平均値は等しくなるが、これと進み位相の識別器の識別出力の平均値は相違することになる。そこで、それぞれの平均値が等しくなるように、基準位相を制御回路によって制御する。即ち、自動的に識別位相を最適化することができる。
【００２７】
（４）又基準位相の識別器の識別出力と進み位相の識別器の識別出力との排他的論理和出力及び基準位相の識別器の識別出力と遅れ位相の識別器の識別出力との排他的論理和出力は、それぞれの識別器の識別出力が相違するか否かを示し、従って、それぞれの排他的論理和出力の平均値を求め、それぞれ零か或いは等しい場合は、基準位相が最適であると判定することができ、それ以外は、平均値に応じて基準位相を制御回路によって制御する。即ち、自動的に識別位相を最適化することができる。
【００２８】
（５）又第１の識別器１は、基準電圧を第１の識別レベルとし、且つ基準位相を識別位相として受信信号を識別し、第２の識別器２は、基準電圧を周波数変調した値を第２の識別レベルとし、且つ基準位相を識別位相として受信信号を識別する。第２の識別レベルは、基準電圧Ｖ１ を±ΔＶに変調したものとなり、前述の第２の識別器２と第３の識別器３との作用を時分割的に行わせる場合に相当する。従って、第１の識別器の識別出力の平均値と第２の識別器の識別出力の平均値とが同一となるように、基準電圧発生回路４からの基準電圧Ｖ１ を制御回路によって制御することにより、識別レベルを最適化することができる。
【００２９】
（６）又第１の識別器の識別出力を基準とし、第２の識別器の識別出力との排他的論理和により、第１の識別器と第２の識別器との識別出力の相違を求め、又基準電圧Ｖ１ を±ΔＶに変調した変調周期で排他的論理和出力を選択する。即ち、Ｖ１ ＋ΔＶとなる期間の排他的論理和出力と、Ｖ１ −ΔＶとなる期間の排他的論理出力とをそれぞれ選択して平均値を求める。そして、平均値が零又は等しくなるように基準電圧発生回路４からの基準電圧Ｖ１ を制御回路によって制御する。それによって、識別レベルを最適化することができる。
【００３０】
（７）又基準位相Φ１ を識別位相として受信信号を基準位相の識別器により識別し、基準位相Φ１ を±ΔΦとなるように変調した変調位相を識別位相として受信信号を変調位相の識別器により識別し、それぞれの識別出力の平均値を求めてて比較する。平均値が等しい場合は最適位相であるから、平均値が異なる場合、その差に対応して基準位相Φ１ を制御回路によって制御する。それによって、識別位相を最適化することができる。
【００３１】
（８）又基準位相Φ１ を識別位相として受信信号を基準位相の識別器により識別し、基準位相Φ１ を±ΔΦとなるように変調した変調位相を識別位相として受信信号を変調位相の識別器により識別し、それぞれの識別出力の排他的論理和出力を、変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦとなる期間の排他的論理和出力と、Φ１ −ΔΦとなる期間の排他的論理和出力とをそれぞれ選択して平均値を求める。そして、それぞれの平均値が零又は等しい時に最適位相であるから、平均値が異なる場合に、その差に対応して基準位相Φ１ を制御回路によって制御する。それによって、識別位相を最適化することができる。
【００３２】
（９）又基準位相の識別器と、変調位相の識別器とは、それぞれ異なる位相で受信信号を識別するから、識別出力は異なる位相となる。そこで、異なる位相の識別出力を同一のクロック信号ＣＬＫによって動作するフリップフロップ等による識別器によって同一位相とする。
【００３３】
（１０）又第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第３の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。そして、第１の識別器と第２の識別器との識別出力の平均値が等しくなるように基準電圧Ｖ１ を電圧制御回路によって制御し、又第１の識別器と第３の識別器との識別出力の排他的論理和出力を、基準位相Φ１ の変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに於ける排他的論理出力の平均値をそれぞれ求める。そして、それぞれの平均値が等しい場合は、最適位相であるが、異なる場合は最適位相かずれているので、それぞれの平均値が等しくなるように位相制御回路によって基準位相Φ１ を制御する。それによって、識別レベルと識別位相とを最適化することができる。
【００３４】
（１１）又前述の場合と同様に、第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第３の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。そして、第１の識別器と第２の識別器との識別出力の排他的論理和出力を、基準電圧Ｖ１ の変調周期に従って選択して平均値を求める。即ち、Ｖ１ ＋ΔＶの期間と、Ｖ１ −ΔＶの期間とに於ける排他的論理和出力の平均値をそれぞれ求め、それぞれの平均値が等しくなるように、電圧制御回路によって基準電圧Ｖ１ を制御する。又第１の識別器と第３の識別器との識別出力の排他的論理和出力を、基準位相Φ１ の変調周期に従って選択して平均値を求める。即ち、Φ１ ＋ΔΦの期間と、Φ１ −ΔΦの期間とに於ける排他的論理和出力の平均値をそれぞれ求め、それぞれの平均値が等しくなるように、位相制御回路によって基準位相Φ１ を制御する。それによって、識別レベルと識別位相とを最適化することができる。
【００３５】
（１２）又基準位相を識別位相とする第１の識別器の識別出力と、変調位相を識別位相とする第３の識別器の識別出力とは、識別位相が異なるから異なる位相で出力される。これを同一のクロック信号ＣＬＫによって動作するフリップフロップからなる識別器によって同一位相で出力させることができる。
【００３６】
（１３）又第１の識別器は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別し、第２の識別器は、基準電圧Ｖ１ を周波数変調した電圧（Ｖ１ ±ΔＶ）を識別レベルとし、且つ基準位相Φ１ を周波数変調した位相（Φ１ ±ΔΦ）を識別位相として受信信号を識別する。従って、第１の識別器はアイパターンの或る一点を識別ポイントとして受信信号を識別し、又第２の識別器はアイパターン内を変調周波数に従って円上或いは楕円上を移動する識別ポイントとして受信信号を識別する。
【００３７】
そして、第１の識別器と第２の識別器との識別出力の排他的論理和出力は、両識別出力の相違を示すものとなり、この排他的論理和出力を、Ｖ１ ＋ΔＶの期間とＶ１ −ΔＶの期間とに於いて選択してそれぞれ平均値を求めると、基準電圧Ｖ１ が最適値であるか否かを判定することができるから、それぞれの平均値を基に電圧制御回路によって基準電圧Ｖ１ を制御する。又排他的論理和出力を、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに於いて選択してそれぞれ平均値を求めると、基準位相Φ１ が最適値であるか否かを判定することができるから、それぞれの平均値を基に位相制御回路によって基準位相Φ１ を制御する。従って、識別レベルと識別位相とを最適化することができる。
【００３８】
（１４）又受信信号パワーが小さくなると、アイパターンの開きも小さくなり、反対に受信信号パワーが大きくなると、アイパターンの開きも大きくなる。そこで、基準電圧Ｖ１ を周波数変調する時の変調度と、基準位相Φ１ を周波数変調する時の変調度とを、受信信号パワーが小さい時は小さくし、受信信号パワーが大きい時は大きくし、アイマージンの変化に適合させる。
【００３９】
【実施例】
図１は本発明の第１の実施例の説明図であり、１〜３は第１〜第３の識別器、４は基準電圧発生回路、５〜７は積分器、８，９は比較器、１０，１１は電圧加算器である。基準電圧発生回路４から基準電圧Ｖ１ を出力し、第１の識別器１にはその基準電圧Ｖ１ を識別レベルとして加え、第２の識別器２には、電圧加算器１０によりΔＶを加算してＶ１ ＋ΔＶを識別レベルとして加え、第３の識別器３には、電圧加算器１１によりΔＶを減算してＶ１ −ΔＶを識別レベルとして加える。この場合、基準電圧発生回路４からＶ１ ，Ｖ１ ＋ΔＶ，Ｖ１ −ΔＶの電圧を出力する構成とし、且つＶ１ を可変とする構成とすることができる。又積分器５〜７と比較器８，９とを含む構成が制御回路となる。
【００４０】
又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１〜第３の識別器１〜３に、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１〜第３の識別器１〜３に加えられ、このクロック信号ＣＬＫは後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又クロック信号ＣＬＫによる識別位相に於いて、第１の識別器１は、基準電圧Ｖ１ を第１の識別レベルとして入力データＤｉｎを比較して出力データＤｏｕｔ とし、且つ積分器５により積分する。又第２の識別器２は、Ｖ１ ＋ΔＶを第２の識別レベルとして入力データＤｉｎを比較し、積分器６により積分する。又第３の識別器３は、Ｖ１ −ΔＶを第３の識別レベルとして入力データＤｉｎを比較し、積分器７により積分する。積分器５〜７の積分時定数は、入力データＤｉｎ（受信信号）の周期に比較して充分に長い値に設定する。
【００４１】
積分器５〜７の出力は、識別出力の平均値を示すことになり、従って、積分器５〜７はローパスフィルタにより構成することも可能であり、又一定時間内の識別出力をカウントするカウンタにより構成することも可能である。比較器８は、第１と第２との識別器１，２の識別出力の平均値を比較し、比較器９は、第１と第３との識別器１，３の識別出力の平均値を比較する。比較器８，９に於ける平均値の比較結果が総て同一であると、識別レベルは最適化されている判定され、基準電圧発生回路４は、基準電圧Ｖ１ の値を前のまま維持する。
【００４２】
図２は本発明の第１の実施例の識別器の動作説明図であり、（Ａ）はアイパターンに於ける識別レベルを示し、基準電圧Ｖ１ を第１の識別レベル、Ｖ１ ＋ΔＶを第２の識別レベル、Ｖ１ −ΔＶを第３の識別レベルとした場合であり、ＬＭは識別レベルマージンを示す。
【００４３】
基準電圧Ｖ１ がアイパターンの中心位置を示す場合は、Ｖ１ ＋ΔＶの第２の識別レベルと、Ｖ１ −ΔＶの第３の識別レベルとによる受信信号の識別出力は総て同一となり、従って、平均値も等しくなる。しかし、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に上昇した場合、第２の識別レベルによる受信信号の識別出力は、第１，第３の識別レベルによる受信信号の識別出力と異なる場合が生じ易くなる。反対に、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に低下した場合、第３の識別レベルによる受信信号の識別出力は、第１，第２の識別レベルによる受信信号の識別出力と異なる場合が生じ易くなる。
【００４４】
例えば、最適な識別レベルによる受信信号の識別出力が、（Ｂ）に示す場合、その平均値はＶＡＶＲ１となる。識別レベルが最適値より上昇すると、同一レベルの受信信号でも“０”と判定する確率が高くなり、例えば、（Ｃ）に示す識別出力となる。この場合の平均値はＶＡＶＲ２となり、ＶＡＶＲ２＜ＶＡＶＲ１の関係となり、比較器８，９によって検出することができる。
【００４５】
このような関係から、第１の識別器１の識別出力の平均値と第２の識別器２の識別出力の平均値とが等しく、第１の識別器１の識別出力の平均値と第３の識別器３の識別出力の平均値とが異なる場合は、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に低下した場合に相当し、基準電圧発生回路４は、比較器９からの平均値の比較相違を示す出力信号によって基準電圧Ｖ１ を上昇させる。反対に、第１の識別器１の識別出力の平均値と第２の識別器２の識別出力の平均値とが異なる場合は、アイパターンの中心位置に対して基準電圧Ｖ１ が相対的に上昇した場合に相当し、基準電圧発生回路４は、比較器８からの平均値の比較相違を示す出力信号によって基準電圧Ｖ１ を低下させる。従って、自動的に識別レベルを最適化することができる。
【００４６】
図３は本発明の第２の実施例の説明図であり、１１〜１３は第１〜第３の識別器、１４は基準電圧発生回路、１５，１６は積分器、１７，１８は排他的論理和回路、２０，２１は電圧加算器、２２，２３は比較器、２４は差動増幅器、２５，２６は基準電圧電源である。積分器１５，１６と排他的論理和回路１７，１８と比較器２２，２３と差動増幅器２４とを含めて制御回路が構成されている。
【００４７】
第１〜第３の識別器１１〜１３と、基準電圧Ｖ１ を出力する基準電圧発生回路１４と、基準電圧Ｖ１ にΔＶを加算及び減算する電圧加算器２０，２１とは、前述の第１の実施例に於ける第１〜第３の識別器１〜３と基準電圧発生回路４と電圧加算器１０，１１と同様な構成及び作用を行うものであり、重複した説明を省略する。
【００４８】
排他的論理和回路１７は、第１の識別器１１と第２の識別器１２との識別出力を比較し、相違する場合の誤りパルスを検出して積分器１５に加えて積分する。又排他的論理和回路１８は、第１の識別器１１と第３の識別器１３との識別出力を比較し、相違する場合の誤りパルスを検出して積分器１６に加えて積分する。積分器１５，１６の出力と基準電圧電源２５，２６の電圧と比較器２２，２３により比較し、その基準電圧を超えていると、差動増幅器２４を介して基準電圧発生回路１４に制御信号として加える。
【００４９】
図４は本発明の第２の実施例の誤りパルス検出説明図であり、（ａ）を第１の識別器１１の識別出力とし、（ｂ）を第２又は第３の識別器１２，１３の識別出力とすると、排他的論理和回路１７，１８の出力は（ｃ）に示すものとなる。この（ｃ）に示す誤りパルスを積分器１５，１６により積分し、排他的論理和出力の平均値を求める。
【００５０】
例えば、基準電圧Ｖ１ がアイパターンの中心位置に対して相対的に上昇した場合、第１の識別器１１の識別出力に対して、第２の識別器１２の識別出力が相違する確率が高くなるが、第３の識別器１３の識別出力が相違する確率は零に近いものとなる。従って、積分器１５の出力が高くなり、基準電圧電源２５の電圧を超えると、比較器２２の出力が差動増幅器２４の−端子に入力され、基準電圧発生回路１４に差動増幅器２４の負極性の出力信号が入力され、基準電圧発生回路１４からの基準電圧Ｖ１ は低下される。
【００５１】
前述の場合と反対に、基準電圧Ｖ１ がアイパターンの中心位置に対して相対的に低下した場合、第１の識別器１１の識別出力に対して、第２の識別器１２の識別出力が相違する確率は零に近いが、第３の識別器１３の識別出力が相違する確率が高くなり、従って、積分器１６の出力が高くなって、基準電圧電源２６の電圧を超えると、比較器２３の出力が差動増幅器２４の＋端子に入力され、基準電圧発生回路１４に差動増幅器２４の正極性の出力信号が入力され、基準電圧発生回路１４からの基準電圧Ｖ１ は上昇される。従って、識別レベルは自動的に最適化される。
【００５２】
図５は本発明の第３の実施例の説明図であり、３１〜３３は基準位相，進み位相，遅れ位相の識別器、３４は基準電圧発生回路、３５〜３７は積分器、３８，３９は比較器、４０〜４２は遅延回路（ＤＬ）、４３は位相可変回路、４４は増幅器である。積分器３５〜３７と比較器３８，３９とにより位相可変回路４３を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が基準位相，進み位相，遅れ位相の識別器３１〜３３に加えられ、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが、位相可変回路４３と増幅器４４と遅延回路４０〜４２とを介してそれぞれ基準位相，進み位相，遅れ位相の識別器３１〜３３に加えられ、基準位相の識別器３１に加えられるクロック信号ＣＬＫが、後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又基準位相の識別器３１による識別出力が出力データＤｏｕｔ となる。
【００５３】
遅延回路４０〜４２は、基準位相の識別器３１に於いて基準位相Φ１ を識別位相とし、進み位相の識別器３２に於いてΦ１ ＋ΔΦを識別位相とし、遅れ位相の識別器３３に於いてΦ１ −ΔΦの識別位相とするように、それぞれの遅延時間が設定されている。この場合の位相ΔΦは、アイパターンの位相マージンに対応して選定することができる。又基準電圧発生回路３４からの基準電圧Ｖ１ が、基準位相，進み位相，遅れ位相の識別器３１〜３３の識別レベルとなる。
【００５４】
図６は本発明の第３の実施例の識別位相の説明図であり、（ａ）はアイパターン、（ｂ）は基準位相の識別器３１に加えられるクロック信号、（ｃ）は進み位相の識別器３２に加えられるクロック信号、（ｄ）は遅れ位相の識別器３３に加えられるクロック信号を示し、基準位相の識別器３１は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として受信信号を識別する。又進み位相の識別器３２は、基準電圧Ｖ１ を識別レベルとし、Φ１ ＋ΔΦを識別位相として受信信号を識別する。又遅れ位相の識別器３３は、基準電圧Ｖ１ を識別レベルとし、Φ１ −ΔΦを識別位相として受信信号を識別する。従って、識別ポイントはＰ１ 〜Ｐ３ となる。又ＰＭは識別位相マージンを示す。この場合、識別位相マージンＰＭ内に入るように、Φ１ ±ΔΦが選定されている。
【００５５】
基準位相Φ１ が例えばタイミング再生部の温度変動等によって進み位相となると、Φ１ ＋ΔΦの識別位相による進み位相の識別器３２に於ける受信信号の識別に於いて誤り率が増加する。これに対してΦ１ −ΔΦの識別位相による遅れ位相の識別器３３に於ける受信信号の識別に於いては、基準位相Φ１ を識別位相とする基準位相の識別器３１に於ける受信信号の識別の誤り率とほぼ同一となる。従って、積分器３５，３７の積分出力はほぼ同一となるが、積分器３５，３６の積分出力は異なるものなり、比較器３８の出力信号が位相可変回路４３に加えられて、基準位相Φ１ がアイパターンの中心位置に戻るように遅れ位相制御が行われる。
【００５６】
反対に、基準位相Φ１ がアイパターンの中心位置から遅れ位相となると、Φ１ −ΔΦの識別位相による遅れ位相の識別器３３に於ける受信信号の識別に於いて誤り率が増加し、積分器３５，３６の積分出力はほぼ同一となるが、積分器３５，３７の積分出力は相違することになり、比較器３９の出力信号が位相可変回路４３に加えられて、基準位相Φ１ がアイパターンの中心位置に戻るように進み位相制御が行われる。従って、識別位相を自動的に最適化することができる。
【００５７】
図７は本発明の第４の実施例の説明図であり、５１〜５３は基準位相，進み位相，遅れ位相の識別器、５４は基準電圧発生回路、５５，５６は積分器、５７，５８は排他的論理和回路、６０〜６２は遅延回路（ＤＬ）、６３は位相可変回路、６４は増幅器、６６，６７は比較器、６８は差動増幅器であり、積分器５５，５６と排他的論理和回路５７，５８と比較器６６，６７と差動増幅器６８とにより、位相可変回路６３を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が、基準位相，進み位相，遅れ位相の識別器５１〜５３に加えられ、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが、基準位相，進み位相，遅れ位相の識別器５１〜５３に加えられ、このクロック信号ＣＬＫは後段の回路へのクロック信号ＣＬＫｏｕｔ として出力される。又基準位相の識別器５１による識別出力が出力データＤｏｕｔ となる。
【００５８】
基準位相Φ１ がアイパターンの中心位置から例えば進み位相となると、前述の場合と同様に、基準位相の識別器５１の識別出力と遅れ位相の識別器５３の識別出力とはほぼ同一となるから、排他的論理和回路５８の出力信号は殆ど“０”の連続となるが、基準位相の識別器５１の識別出力と進み位相の識別器５２の識別出力とは相違する確率が大きくなり、それに対応して排他的論理和回路５７の出力信号が“１”となる。従って、積分器５５の積分出力が大きくなり、比較器６６の基準電圧を超えると、差動増幅器６８の−端子に比較器６６の出力信号が加えられて、負極性の信号が位相可変回路６３に加えられ、基準位相Φ１ がアイパターンの中心位置に戻るように遅れ位相制御が行われる。
【００５９】
反対に、基準位相Φ１ がアイパターンの中心位置から遅れ位相となると、基準位相及び進み位相の識別器５１，５２の識別出力はほぼ同一となるが、基準位相及び遅れ位相の識別器５１，５３の識別出力が相違する確率が大きくなり、それによって、積分器５６の積分出力が大きくなり、比較器６７の基準電圧を超えると、差動増幅器６８の＋端子に比較器６７の出力信号が加えられて、正極性の信号が位相可変回路６３に加えられ、基準位相Φ１ がアイパターンの中心位置に戻るように進み位相制御が行われる。従って、識別位相を自動的に最適化することができる。
【００６０】
図８は本発明の第５の実施例の説明図であり、７１，７２は第１，第２の識別器、７３は比較器、７４は基準電圧発生回路、７５は電圧変調回路、７６，７７は積分器であり、積分器７６，７７と比較器７３とにより基準電圧発生回路７４を制御する制御回路を構成している。又図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１，第２の識別器７１，７２に入力され、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１，第２の識別器７１，７２に加えられる。
【００６１】
又基準電圧発生回路７４からの基準電圧Ｖ１ が第１の識別器７１の識別レベルとして加えられる。又電圧変調回路７５に於いて基準電圧Ｖ１ を入力データＤｉｎの速度に比較して充分に遅い速度で周波数変調した電圧Ｖ１ ±ΔＶが第２の識別器７２に識別レベルとして加えられる。又第１の識別器７１の識別出力が出力データＤｏｕｔ となる。
【００６２】
図９は本発明の第５の実施例の識別レベルの説明図であり、（ａ）は、第１の識別器７１に於ける基準電圧Ｖ１ による識別レベルにより、受信信号を識別する場合を示し、（ｂ）は、第２の識別器７２に於けるＶ１ ±ΔＶの周波数変調識別レベルにより、受信信号を識別する場合を示す。このＶ１ ±ΔＶのレベルが識別レベルマージンＬＭの範囲内であれば、第１，第２の識別器７１，７２の識別出力はほぼ等しいものとなり、従って、積分器７６，７７の積分出力を比較器７３により比較すると、ほぼ等しいものとなるから、基準電圧発生回路７４からの基準電圧Ｖ１ はそのままの状態を維持させる。
【００６３】
例えば、基準電圧Ｖ１ が上昇して、Ｖ１ ＋ΔＶが識別レベルマージンＬＭの範囲を超えると、第１の識別器７１に比較して第２の識別器７２が“１”と識別する確率が低くなる。従って、積分器７６の積分出力が積分器７７の積分出力より大きくなり、比較器７３はその積分出力の差に対応して基準電圧発生回路７４を制御し、基準電圧Ｖ１ を低下させる。
【００６４】
反対に、基準電圧Ｖ１ が低下し、Ｖ１ −ΔＶが識別レベルマージンＬＭの範囲を超えると、第１の識別器７１に比較して第２の識別器７２が“０”と識別する確率が低くなる。従って、積分器７６の積分出力が積分器７７の積分出力より小さくなり、比較器７３はその積分出力の差に対応して基準電圧発生回路７４を制御し、基準電圧Ｖ１ を上昇させる。従って、基準電圧Ｖ１ を自動的に最適化することができる。
【００６５】
図１０は本発明の第６の実施例の説明図であり、８１，８２は第１，第２の識別器、８３は排他的論理和回路、８４は基準電圧発生回路、８５は電圧変調回路、８６，８７はゲート回路、８８，８９は積分器、９０はゲート制御回路、９１，９２は比較器、９３は差動増幅器であり、排他的論理和回路８３とゲート回路８６，８７と積分器８８，８９と比較器９１，９２と差動増幅器９３とゲート制御回路９０とにより、基準電圧発生回路８４を制御する制御回路を構成している。
【００６６】
図示を省略した前段の等化増幅器からの入力データＤｉｎ（受信信号）が第１，第２の識別器８１，８２に入力され、又図示を省略したタイミング再生部からのクロック信号ＣＬＫが第１，第２の識別器８１，８２に加えられる。又基準電圧発生回路８４からの基準電圧Ｖ１ が第１の識別器８１の識別レベルとして加えられる。又電圧変調回路８５に於いて基準電圧Ｖ１ を入力データ速度に比較して充分に遅い速度で周波数変調した電圧Ｖ１ ±ΔＶが第２の識別器８２に識別レベルとして加えられる。
【００６７】
前述の実施例と同様に、第１の識別器８１は、基準電圧Ｖ１ を識別レベルとし、クロック信号ＣＬＫの位相を識別位相として入力データＤｉｎを識別し、第２の識別器８２は、Ｖ１ ±ΔＶを識別レベルとし、クロック信号ＣＬＫの位相を識別位相として入力データＤｉｎを識別するもので、基準電圧Ｖ１ がアイパターンの中心位置近傍であれば、第１，第２の識別器８１，８２の識別出力は同一となる。従って、排他的論理和回路８３の出力は“０”となる。
【００６８】
又ゲート制御回路９０は相補出力の比較器により構成した場合を示し、基準電圧Ｖ１ とそれを周波数変調した電圧ＶＭ ＝Ｖ１ ±ΔＶとを比較し、例えば、Ｖ１ ＞ＶＭ の期間はゲート回路８６を開き、Ｖ１ ＜ＶＭ の期間はゲート回路８７を開くゲート制御信号を出力し、排他的論理和回路８３の出力を積分器８８，８９に分配する。このゲート制御回路９０は、電圧変調回路８５に於ける周波数変調信号を用いてゲート制御信号を形成する構成とすることも可能である。
【００６９】
図１１は本発明の第６の実施例のゲート制御の説明図であり、（ａ）は基準電圧Ｖ１ を識別レベルとする第１の識別器８１の識別出力の一例を示し、（ｂ）は電圧変調回路８５に於ける変調信号の一例を示す。又（ｃ）は、基準電圧Ｖ１ と周波数変調した電圧ＶＭ とを比較して非反転端子からの出力するゲート制御信号を示す。即ち、変調信号が正極性の時に“１”、負極性の時に“０”のゲート制御信号となる。又（ｄ）は周波数変調した電圧ＶＭ を識別レベルとする第２の識別器８２の識別出力の一例を示す。
【００７０】
従って、排他的論理和回路８３からの（ａ）と（ｄ）との識別出力の排他的論理和出力は、（ｃ）に示すゲート制御信号が“１”（Ｖ１ ＋ΔＶ）の期間に於いて（ｅ）に示すように積分器８８に加えられ、“０”（Ｖ１ −ΔＶ）の期間に於いて（ｆ）に示すように積分器８９に加えられる。積分器８８，８９の積分出力はそれぞれ比較器９１，９２により基準電圧と比較され、基準電圧を超えると差動増幅器９３の正極性又は負極性の出力が基準電圧発生回路８４に加えられて、基準電圧Ｖ１ をアイパターンの中心位置方向に補正するような制御が行われる。即ち、基準電圧Ｖ１ の最適化が行われる。
【００７１】
図１２は本発明の第７の実施例の説明図であり、１０１，１０２は基準位相及び変調位相の識別器、１０３は位相可変回路、１０４は基準電圧発生回路、１０５，１０６は識別器、１０７は積分比較器、１０８は増幅器、１０９は位相変調増幅器である。入力データＤｉｎを、基準電圧発生回路１０４からの基準電圧Ｖ１ を識別レベルとし、位相可変回路１０３と増幅器１０８とを介したクロック信号ＣＬＫの位相を識別位相として識別器１０１で識別し、又基準電圧Ｖ１ を識別レベルとし、位相可変回路１０３と位相変調増幅器１０９とを介したクロック信号ＣＬＫの位相を識別位相として識別器１０２で識別する。
【００７２】
位相変調増幅器１０９は、位相可変回路１０３により位相が制御されたクロック信号の位相を、入力データＤｉｎの速度に比較して遅い速度で周波数変調する。従って、変調位相の識別器１０２は、基準位相をΦ１ とすると、Φ１ ±ΔΦの位相変調された識別位相で識別することになる。又識別器１０５，１０６は、基準電圧Ｖ１ を識別レベルとし、基準位相Φ１ を識別位相として、それぞれ基準位相及び変調位相の識別器１０１，１０２の識別出力を識別するもので、例えばフリップフロップにより構成することができる。それによって、基準位相及び変調位相の識別器１０１，１０２の識別出力の位相を一致させることができる。そして、識別器１０５の識別出力を出力データＤｏｕｔ とし、基準位相Φ１ のクロック信号ＣＬＫｏｕｔ を後段の回路へ出力する。
【００７３】
積分比較器１０７は、識別器１０５，１０６の出力をそれぞれ積分して比較する構成を有し、基準位相Φ１ がアイパターンの中心位置近傍の場合は、第１，第２の識別器１０１，１０２の識別出力は等しくなり、基準位相Φ１ が進み位相又は遅れ位相となって、Φ１ ＋ΔΦ又はΦ１ −ΔΦが識別位相マージンを超えると識別出力が相違することになり、積分比較器１０７により位相可変回路１０３を制御して、基準位相Φ１ をアイパターンの中心位置方向にシフトさせる。
【００７４】
図１３は本発明の第７の実施例の位相変調の説明図であり、（ａ）は、クロック信号ＣＬＫと変調信号Ｆとを比較する比較器ＣＯＭＰにより、位相変調増幅器１０９を構成した場合を示す。又（ｂ）はクロック信号ＣＬＫ、（ｃ）は変調信号Ｆのそれぞれ一例を示し、（ｄ）は比較器ＣＯＭＰの出力信号を示す。即ち、立上り位相が周波数変調されたものとなり、この立上り位相を識別位相として、第２の識別器１０２に於いて入力データＤｉｎの識別を行うことになる。
【００７５】
図１４は本発明の第７の実施例の識別位相の説明図であり、（ａ）はアイパターンに於ける識別ポイントＰ１ ，Ｐ２ ，Ｐ３ を示し、（ｂ）は基準位相Φ１ のクロック信号、（ｃ）は周波数変調されたクロック信号を示す。又位相の変調範囲は、識別位相マージンＰＭの範囲内に設定した場合を示す。（ａ）のアイパターンに於いて、（ｂ）に示すクロック信号による識別ポイントはＰ１ となる。しかし、（ｃ）に示すクロック信号による識別ポイントは、Ｐ２ からＰ３ に向かって、又Ｐ３ からＰ２ に向かって矢印のように変化する。
【００７６】
従って、基準位相Φ１ がアイパターンの中心位置近傍であると、基準位相及び変調位相の識別器１０１，１０２の識別出力は等しくなり、基準位相Φ１ がアイパターンの中心位置近傍から進み位相又は遅れ位相となると、変調位相の識別器１０２の識別誤りが増加するから、積分比較器１０７に於ける基準位相及び変調位相の識別器１０１，１０２の識別出力を積分した値が異なるものとなり、位相可変回路１０３を制御して基準位相Φ１ をアイパターンの中心位置方向にシフトするように制御する。従って、基準位相Φ１ を自動的に最適化することができる。
【００７７】
図１５は本発明の第７の実施例の識別出力の同期説明図であり、（ａ）は基準位相Φ１ のクロック信号、（ｂ）は基準位相の識別器１０１の識別出力、（ｃ）は変調位相の識別器１０２の識別出力、（ｄ），（ｅ）は識別器１０５，１０６の出力を示す。即ち、基準位相の識別器１０１の識別出力は、基準位相Φ１ を識別位相として（ｂ）に示すものとなるが、変調位相の識別器１０２の識別出力は、Φ１ ±ΔΦを識別位相として（ｃ）に示すように±ΔΦの位相変動が生じているものとなる。
【００７８】
そこで、同一のクロック信号を加えるフリップフロップ等による識別器１０５，１０６を設けることにより、基準位相の識別器１０１の識別出力は（ｄ）に、又変調位相の識別器１０２の識別出力は（ｅ）にそれぞれ示すように、同一の位相として出力することができる。従って、基準位相の識別器１０１と変調位相の識別器１０２との識別出力の積分処理や比較処理の精度を向上することができる。
【００７９】
図１６は本発明の第８の実施例の説明図であり、１１１，１１２は基準位相及び変調位相の識別器、１１３は位相可変回路、１１４は基準電圧発生回路、１１５，１１６は識別器、１１７は排他的論理和回路、１１８は増幅器、１１９は位相変調増幅器、１２０はゲート制御回路、１２１，１２２は比較器、１２３は差動増幅器、１２６，１２７はゲート回路、１２８，１２９は積分器である。
【００８０】
この実施例に於いては、図１２に示す実施例の制御回路に、図１０に示す制御回路を適用した場合に相当し、識別出力の位相を識別器１１５，１１６によって一致させて、排他的論理和回路１１７により識別出力を比較し、不一致の場合の出力信号を、ゲート制御回路１２０からのゲート制御信号によって積分器１２８，１２９に分配する。
【００８１】
従って基準位相Φ１ がアイパターンの中心位置近傍からずれると、基準位相及び変調位相の識別器１１１，１１２の識別出力が相違し、それによって、位相がシフトした側の積分器１２８，１２９の積分出力が大きくなり、比較器１２１，１２２と差動増幅器１２３とにより位相を元の方向に戻すように、位相可変回路１１３を制御することになる。従って、基準位相Φ１ を自動的に最適位相に制御することができる。
【００８２】
図１７は本発明の第９の実施例の説明図であり、１３１〜１３３は第１〜第３の識別器、１３４は基準電圧発生回路、１３５，１３６は識別器、１３７は排他的論理和回路、１３８は増幅器、１３９は位相変調増幅器、１４０はゲート制御回路、１４１は電圧変調回路、１４２は比較器、１４３，１４４は積分器、１４５は比較器、１４６，１４７はゲート回路、１４８，１４９は積分器、１５０は位相可変回路である。
【００８３】
この実施例は、図８に示す実施例と、図１６に示す実施例とを組合せた場合に相当し、各実施例と重複する説明は省略する。この実施例に於いては、第１の識別器１３１は、基準電圧Ｖ１ 及び基準位相Φ１ を識別レベル及び識別位相として入力データＤｉｎを識別し、第２の識別器１３２は、電圧変調回路１４１によるＶ１ ±ΔＶを識別レベル、基準位相Φ１ を識別位相として識別し、第３の識別器１３３は、基準電圧Ｖ１ を識別レベル、位相変調増幅器１３９からのΦ１ ±ΔΦを識別位相として識別し、識別器１３５，１３６は識別出力の位相を一致させて排他的論理和回路１３７に加えるものである。
【００８４】
即ち、第１，第２の識別器１３１，１３２により基準電圧Ｖ１ がアイパターンの中心位置近傍であるか否かを識別する為に用いられ、第１，第３の識別器１３１，１３３により基準位相Φ１ がアイパターンの中心位置近傍であるか否かを識別する為に用いられ、第１の識別器１３１を両者に共用している。
【００８５】
又積分器１４３，１４４と比較器１４２とにより電圧制御回路を構成して、基準電圧発生回路１３４を制御し、自動的に基準電圧Ｖ１ の最適化を図り、又排他的論理和回路１３７とゲート回路１４６，１４７と積分器１４８，１４９とゲート制御回路１４０と比較器１４５とにより位相制御回路を構成して、位相可変回路１５０を制御して、自動的に基準位相Φ１ の最適化を図ることができる。
【００８６】
図１８は本発明の第９の実施例の変調制御の説明図であり、（Ａ），（Ｂ）はアイパターンに対する変調電圧と変調位相とによる識別範囲を示す。（Ａ）に於いて、識別マージンをＭａ で示すと、その識別マージンＭａ の範囲内となるように、基準電圧Ｖ１ を２ΔＶａ の範囲に変調し、基準位相Φ１ を２ΔΦａ の範囲に変調する。即ち、Ｖ１ ±ΔＶａ の変調電圧を第２の識別器１３２の識別レベルとして加える。又Φ１ ±ΔΦａ の変調位相を第３の識別器１３３の識別位相として加える。
【００８７】
従って、基準電圧Ｖ１ の変調範囲と基準位相Φ１ の変調範囲とが識別マージンＭａ の範囲内となるように、前述の各実施例と同様に、基準電圧Ｖ１ 及び基準位相Φ１ を自動的に最適化できることになる。
【００８８】
又アイパターンは、受信信号パワーが大きい時は大きく開くものであり、反対に受信信号パワーが小さい時は開きが小さくなる。そこで、光通信システムに於いては、受信光パワーを検出し、又光通信システムを含む一般的な通信システムに於いて、ＡＧＣ増幅器に於けるＡＧＣ電圧等を検出し、基準電圧Ｖ１ 及び基準位相Φ１ の変調度を制御することができる。
【００８９】
即ち、図１８の（Ａ）を受信信号パワーがＰＷ１ の時のアイパターンとすると、前述のように、基準電圧Ｖ１ を２ΔＶａ の範囲且つ基準位相Φ１ を２ΔΦａ の範囲となるように変調度を制御する。又受信信号パワーが小さくなってＰＷ２ となると、（Ｂ）に示すように、アイパターンの開きが小さくなる。その場合は、基準電圧Ｖ１ を２ΔＶｂ の範囲で且つ基準位相Φ１ を２ΔΦｂ の範囲となるように変調度を制御し、識別マージンＭｂ の範囲となるように、基準電圧Ｖ１ 及び基準位相Φ１ を制御する。その場合の変調度は、電圧変調回路１４１及び位相変調増幅器１３９に、前述の受信信号パワーの検出信号を加えることにより制御することができる。
【００９０】
図１９は本発明の第１０の実施例の説明図であり、１５１〜１５３は第１〜第３の識別器、１５４は基準電圧発生回路、１５５，１５６は識別器、１５７は排他的論理和回路、１５８は増幅器、１５９は位相変調増幅器、１６０はゲート制御回路、１６１は電圧変調回路、１６２は比較器、１６３は排他的論理和回路、１６４はゲート制御回路、１６５は比較器、１６６，１６７，１７１，１７２はゲート回路、１６８，１６９，１７３，１７４は積分器、１７０は位相可変回路である。
【００９１】
この実施例は、図１０に示す実施例と図１６に示す実施例とを組合せた構成に相当し、第１〜第３の識別器１５２〜１５３は図１７に示す実施例に於ける第１〜第３の識別器１３１〜１３３と同一の構成及び作用を行うものであり、重複した説明を省略する。この実施例に於いて、排他的論理和回路１５７とゲート回路１６６，１６７とゲート制御回路１６０と積分器１６８，１６９と比較器１６５とからなる位相制御回路によって位相可変回路１７０を制御して基準位相Φ１ を最適化し、又排他的論理和回路１６３とゲート回路１７１，１７２とゲート制御回路１６４と積分器１７３，１７４と比較器１６２とからなる電圧制御回路によって基準電圧発生回路１５４を制御して基準電圧Ｖ１ を最適化することができる。従って、無調整で識別ポイントを最適な位置に設定することが可能となる。
【００９２】
図２０は本発明の第１１の実施例の説明図であり、１８１，１８２は第１，第２の識別器、１８３は発振器、１８４は基準電圧発生回路、１８５，１８６は第４，第５の識別器、１８７は排他的論理和回路、１８８は増幅器、１８９は位相変調増幅器、１９０，１９４はゲート制御回路、１９１は電圧変調回路、１９２，１９５は比較器、１９３は９０度移相器、１９６，１９７，２０１，２０２はゲート回路、１９８，１９９，２０３，２０４は積分器、２００は位相可変回路である。
【００９３】
この実施例は、発振器１８３の出力信号を、位相変調増幅器１８９に変調信号として加えると共に、９０度移相器１９３を介して電圧変調回路１９１に変調信号として加えるもので、位相変調増幅器１８９と電圧変調回路１９１とは、９０度の位相差の同一周波数の変調信号によって基準位相Φ１ 及び基準電圧Ｖ１ の変調を行うものである。この変調電圧を識別レベルとし、且つ変調位相を識別位相として入力データＤｉｎを識別する第２の識別器１８２に於ける識別ポイントは、アイパターンに対して円或いは楕円を描くように変化する。
【００９４】
又第１の識別器１８１は、基準電圧Ｖ１ を識別レベルとし、且つ基準位相Φ１ を識別位相として入力データＤｉｎを識別し、出力データＤｏｕｔ とすると共に、基準位相Φ１ のクロック信号ＣＬＫｏｕｔ を後段の回路へ送出する。第４，第５の識別器１８５，１８６はフリップフロップによって構成し、異なる位相の第１，第２の識別器１８１，１８２の識別出力を同一位相とするものである。そして、排他的論理和回路１８７によって識別出力を比較し、この比較出力を変調周波数の周期に対応したゲート制御回路１９４，１９０からのゲート制御信号によって分配する。
【００９５】
即ち、Ｖ１ ＋ΔＶの期間の比較出力を積分器２０３に、Ｖ１ −ΔＶの期間の比較出力を積分器２０４に分配し、Φ１ ＋ΔΦの期間の比較出力を積分器１９８に、Φ１ −ΔΦの期間の比較出力を積分器１９９に分配する。そして、比較器１９２により積分器２０３，２０４の積分出力を比較して基準電圧発生回路１８４を制御し、基準電圧Ｖ１ をアイパターンの中心位置近傍となるように制御し、比較器１９５により積分器１９８，１９９の積分出力を比較して位相可変回路２００を制御し、基準位相Φ１ をアイパターンの中心位置近傍となるように制御する。
【００９６】
図２１は本発明の第１１の実施例の識別動作説明図であり、（ａ）はアイパターンに於ける識別ポイントを示し、（ｂ）は発振器１８３から位相変調増幅器１８９に加えられる変調信号Ｆ１ と９０度移相器１９３を介して電圧変調回路１９１に加えられる変調信号Ｆ２ とを示す。９０度位相差の変調信号に従ってアイパターンに於ける識別ポイントが例えば矢印方向に回転する。その場合の変調度を点線で示す識別マージンの範囲内となるように選定する。
【００９７】
又（ｃ）〜（ｆ）はゲート制御信号の一例を示し、（ｃ）は基準電圧Ｖ１ に対して＋領域の変調電圧の時にゲート回路２０１を開くゲート制御信号、（ｅ）は−領域の変調電圧の時にゲート回路２０２を開くゲート制御信号、（ｄ）は基準位相Φ１ に対して進み位相領域の時にゲート回路１９６を開くゲート制御信号、（ｆ）は遅れ位相領域の時にゲート回路１９７を開くゲート制御信号である。このようなゲート制御信号は、（ｂ）に示す変調信号Ｆ１ ，Ｆ２ のレベル比較によって容易に形成することができる。
【００９８】
（ｃ）〜（ｆ）に示すゲート制御信号の場合は、排他的論理和回路１８７の出力信号をそれぞれ積分器に分配することになるが、前述のように、Ｖ１ ＋ΔＶの期間とＶ１ −ΔＶの期間とに対応してゲート回路２０１，２０２を制御し、Φ１ ＋ΔΦの期間とΦ１ −ΔΦの期間とに対応してゲート回路１９６，１９７を制御し、例えば、Ｖ１ ＋ΔＶで且つΦ１ ＋ΔΦの期間の排他的論理和回路１８７の出力信号を電圧制御回路側と位相制御回路側との積分器に分配するように構成することも可能である。
【００９９】
前述の各実施例に於いて、受信信号パワーを検出し、基準電圧Ｖ１ の変調度と基準位相Φ１ の変調度との何れか一方又は両方を制御することができる。この場合の受信信号パワーの検出手段は、光通信システムに於いては受信光パワーを検出する構成又はＡＧＣ増幅器のＡＧＣ電圧を検出する構成等を適用できる。又受信信号断検出を行った時に、基準電圧Ｖ１ 及び基準位相Φ１ の制御を停止させる構成を設けることもできる。このような構成は、公知の受信信号断検出回路の検出信号を基準電圧発生回路又は位相可変回路に加えることにより実現することができる。又基準電圧Ｖ１ 又は基準位相Φ１ の変調度を識別マージンを超える程度に設定し、誤り率曲線を基に基準電圧Ｖ１ 又は基準位相Φ１ を制御する構成とすることも可能である。
【０１００】
【発明の効果】
以上説明したように、本発明は、基準電圧Ｖ１ と基準位相Φ１ との何れか一方又は両方について、基準電圧Ｖ１ を識別レベルとし、又基準位相Φ１ を識別位相とした識別出力に対して、基準電圧Ｖ１ を＋ΔＶと−ΔＶとにシフトした電圧を識別レベルとした時の識別出力、又は基準位相Φ１ を＋ΔΦと−ΔΦとにシフトした位相を識別位相とした時の識別出力との差分を基に、基準電圧Ｖ１ 又は基準位相Φ１ を制御するもので、無調整で基準電圧Ｖ１ 又は基準位相Φ１ を最適化することができる利点がある。又経年変化，温度変化，電源電圧変化等による基準電圧Ｖ１ の変化や基準位相Φ１ の変化が発生した場合も、自動的に補正するように制御することになり、従って、常に最適な基準電圧Ｖ１ と基準位相Φ１ を得ることができる利点がある。
【０１０１】
又基準電圧Ｖ１ 又は基準位相Φ１ を周波数変調することにより、識別器の個数を削減することが可能となる。又基準電圧Ｖ１ と基準位相Φ１ との変調周波数を同一とし且つ９０度の位相差を与えることにより、アイパターンに対して円又は楕円の軌跡の識別ポイントが得られるから、アイパターンの歪みが大きい場合に於いても、最適な基準電圧Ｖ１ と基準位相Φ１ とに制御することができる利点がある。
【０１０２】
入力信号パワー等の各種の条件を基に、基準電圧Ｖ１ に対するΔＶの大きさ及び基準位相Φ１ に対するΔΦの大きさ、或いは周波数変調を行う場合の変調度を制御することにより、アイパターンの開きの大小に対応した識別マージンの範囲に従って、最適識別レベルの制御及び最適識別位相の制御が可能となる利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第１の実施例の識別器の動作説明図である。
【図３】本発明の第２の実施例の説明図である。
【図４】本発明の第２の実施例の誤りパルス検出説明図である。
【図５】本発明の第３の実施例の説明図である。
【図６】本発明の第３の実施例の識別位相の説明図である。
【図７】本発明の第４の実施例の説明図である。
【図８】本発明の第５の実施例の説明図である。
【図９】本発明の第５の実施例の識別レベルの説明図である。
【図１０】本発明の第６の実施例の説明図である。
【図１１】本発明の第６の実施例のゲート制御の説明図である。
【図１２】本発明の第７の実施例の説明図である。
【図１３】本発明の第７の実施例の位相変調の説明図である。
【図１４】本発明の第７の実施例の識別位相の説明図である。
【図１５】本発明の第７の実施例の識別出力の同期説明図である。
【図１６】本発明の第８の実施例の説明図である。
【図１７】本発明の第９の実施例の説明図である。
【図１８】本発明の第９の実施例の変調制御の説明図である。
【図１９】本発明の第１０の実施例の説明図である。
【図２０】本発明の第１１の実施例の説明図である。
【図２１】本発明の第１１の実施例の識別動作説明図である。
【図２２】光受信器の概要説明図である。
【図２３】識別動作説明図である。
【符号の説明】
１ 第１の識別器
２ 第２の識別器
３ 第３の識別器
４ 基準電圧発生回路
５〜７ 積分器
８，９ 比較器
１０，１１ 電圧加算器
Claims (8)
- 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準電圧を第１の識別レベルとして前記受信信号を識別する第１の識別器と、
前記基準電圧を前記受信信号の伝送速度に比較して小さい速度で振幅変調した電圧を第２の識別レベルとして前記受信信号を識別する第２の識別器と、
前記第１の識別器の識別出力の平均値と、前記第２の識別器の識別出力の平均値とが等しくなるように前記基準電圧を制御し、且つ前記基準電圧の振幅変調の変調度を前記受信信号パワーに基づいて制御する制御回路と
を備えたことを特徴とする識別回路。 - 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準電圧を第１の識別レベルとして前記受信信号を識別する第１の識別器と、
前記基準電圧を前記受信信号の伝送速度に比較して小さい速度で振幅変調した電圧を第２の識別レベルとして前記受信信号を識別する第２の識別器と、
前記第１の識別器の識別出力と前記第２の識別器の識別出力との排他的論理和出力を、前記基準電圧の変調周期に従い、前記第２の識別レベルと前記第１の識別レベルとの大小関係に応じて選択してそれぞれの平均値を求め、該平均値に従って前記基準電圧を制御し、且つ前記基準電圧の振幅変調の変調度を前記受信信号のパワーに基づいて制御する制御回路と
を備えたことを特徴とする識別回路。 - 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準位相を識別位相として前記受信信号を識別する基準位相の識別器と、
前記基準位相を周波数変調した識別位相により前記受信信号を識別する変調位相の識別器と、
前記基準位相の識別器の識別出力と前記変調位相の識別器の識別出力との排他的論理和出力を、前記基準位相の変調周期に従い、前記基準位相と前記変調位相との大小関係に応じて選択してそれぞれの平均値を求め、該平均値に従って前記基準位相を制御し、且つ前記変調位相の変調度を前記受信信号パワーの検出信号に基づいて制御する制御回路と
を備えたことを特徴とする識別回路。 - 前記基準位相の識別器と前記変調位相の識別器との後段にそれぞれの識別位相を同一位相として出力する為の同一位相で動作する識別器を設けたことを特徴とする請求項３記載の識別回路。
- 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準電圧を第１の識別レベルとし、且つ基準位相を識別位相として前記受信信号を識別する第１の識別器と、
前記基準電圧を振幅変調した電圧を第２の識別レベルとし、且つ前記基準位相を識別位相として前記受信信号を識別する第２の識別器と、
前記基準電圧を第１の識別レベルとし、前記基準位相を周波数変調した位相を識別位相として前記受信信号を識別する第３の識別器と、
前記第１の識別器の識別出力と前記第２の識別器の識別出力との平均値が等しくなるように前記基準電圧を制御する電圧制御回路と、
前記第１の識別器の識別出力と前記第３の識別器の識別出力との排他的論理和出力を、前記基準位相の変調周期に従い、前記基準位相と前記変調位相との大小関係に応じて選択してそれぞれの平均値を求め、該平均値に従って前記基準位相を制御し、且つ前記変調位相の変調度を前記受信信号パワーの検出信号に基づいて制御する位相制御回路と
を備えたことを特徴とする識別回路。 - 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準電圧を第１の識別レベルとし、且つ基準位相を識別位相として前記受信信号を識別する第１の識別器と、
前記基準電圧を振幅変調した電圧を第２の識別レベルとし、且つ前記基準位相を識別位相として前記受信信号を識別する第２の識別器と、
前記基準電圧を第１の識別レベルとし、前記基準位相を周波数変調した位相を識別位相として前記受信信号を識別する第３の識別器と、
前記第１の識別器の識別出力と前記第２の識別器の識別出力との排他的論理和出力を、前記基準電圧の変調周期に従い、前記第１の識別レベルに対する前記第２の識別レベルの極性に応じて選択してそれぞれの平均値を求め、該平均値に従って前記基準位相を制御し、且つ前記基準電圧の振幅変調の変調度を前記受信信号のパワーに基づいて制御する電圧制御回路と、
前記第１の識別器の識別出力と前記第３の識別器の識別出力との排他的論理和出力を、前記基準位相の変調周期に従い、前記基準位相と前記変調位相との大小関係に応じて選択して平均値を求め、該平均値に従って前記基準位相を制御し、且つ前記変調位相の変調度を前記受信信号のパワーに基づいて制御する位相制御回路と
を備えたことを特徴とする識別回路。 - 前記第１の識別器と前記第３の識別器との後段にそれぞれの識別出力を同一位相として出力する為の同一位相で動作する識別器を設けたことを特徴とする請求項５又は６記載の識別回路。
- 受信信号を識別レベルにより且つ識別位相に於いて識別する識別回路に於いて、
基準電圧を第１の識別レベルとし、且つ基準位相を識別位相として前記受信信号を識別する第１の識別器と、
前記基準電圧を振幅変調した電圧を第２の識別レベルとし、且つ前記基準位相を前記基準電圧の変調周波数と同一で且つπ／２の位相差の周波数で変調した位相を識別位相として前記受信信号を識別する第２の識別器と、
前記第１の識別器と前記第２の識別器との識別出力をそれぞれ同一位相とする為の同一位相で動作する第４及び第５の識別器と、
該第４及び第５の識別器の識別出力の排他的論理和を求める排他的論理和回路と、
該排他的論理和回路の出力を、前記基準電圧の変調周期に従い、前記第１の識別レベルに対する前記第２の識別レベルの極性に応じて選択してそれぞれ平均値を求め、該平均値に従って前記基準電圧を制御し、且つ前記基準電圧の振幅変調の変調度を前記受信信号のパワーに基づいて制御する電圧制御回路と、
前記排他的論理和回路の出力を、前記基準位相の変調周期に従い、前記基準位相と前記変調位相との大小関係に応じて選択してそれぞれの平均値を求め、該平均値に従って前記基準位相を制御し、且つ前記変調位相の変調度を前記受信信号のパワーに基づいて制御する位相制御回路と
を備えたことを特徴とする識別回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06121095A JP3551393B2 (ja) | 1995-03-20 | 1995-03-20 | 識別回路 |
| US08/618,941 US5736875A (en) | 1995-03-20 | 1996-03-20 | Discrimination circuit capable of automatically optimizing discrimination level and discrimination phase |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06121095A JP3551393B2 (ja) | 1995-03-20 | 1995-03-20 | 識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265375A JPH08265375A (ja) | 1996-10-11 |
| JP3551393B2 true JP3551393B2 (ja) | 2004-08-04 |
Family
ID=13164617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06121095A Expired - Fee Related JP3551393B2 (ja) | 1995-03-20 | 1995-03-20 | 識別回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5736875A (ja) |
| JP (1) | JP3551393B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
| FR2772923B1 (fr) * | 1997-12-23 | 2000-03-17 | Sextant Avionique | Circuit electronique de surveillance de tension electrique |
| JP3221401B2 (ja) | 1998-06-15 | 2001-10-22 | 日本電気株式会社 | 光信号監視方法及び装置 |
| US6188737B1 (en) | 1999-11-24 | 2001-02-13 | Nortel Networks Limited | Method and apparatus for regenerating data |
| CA2328251C (en) * | 1999-12-15 | 2004-05-25 | Nec Corporation | Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system |
| DE10052279A1 (de) * | 2000-10-20 | 2002-04-25 | Alcatel Sa | Schneller Augenmonitor und Empfänger mit schnellem Augenmonitor |
| EP1282256B1 (en) * | 2001-08-01 | 2006-10-04 | Alcatel | Measurement of the eye-opening of a signal |
| JP3652995B2 (ja) | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| JP4828730B2 (ja) * | 2001-07-05 | 2011-11-30 | 富士通株式会社 | 伝送装置 |
| JP3856101B2 (ja) | 2001-09-03 | 2006-12-13 | 日本電気株式会社 | 受信波形整形機能を有する光受信装置 |
| US20050149791A1 (en) * | 2002-12-05 | 2005-07-07 | Fujitsu Limited | Digital signal receiving apparatus, an optical transmission apparatus therewith, and a discriminating point control method |
| WO2004051950A1 (ja) * | 2002-12-05 | 2004-06-17 | Fujitsu Limited | ディジタル信号受信装置、該ディジタル信号受信装置を有する光伝送装置及び識別点制御方法 |
| ATE363781T1 (de) * | 2002-12-30 | 2007-06-15 | Alcatel Lucent | Vorrichtung und verfahren zu einer augenmustermessung von einem digitalen signal |
| WO2004088912A1 (ja) * | 2003-03-31 | 2004-10-14 | Hitachi, Ltd. | データ再生回路とデータ再生方法 |
| DE10331829B4 (de) * | 2003-07-14 | 2009-04-16 | Qimonda Ag | Verfahren und Vorrichtung zur Erzeugung einer Referenzspannung |
| DE10350261B4 (de) * | 2003-10-28 | 2006-04-20 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Anpassung von Schwellwerten in elektronischen Signalverarbeitungseinrichtungen |
| JP4299179B2 (ja) | 2004-03-31 | 2009-07-22 | 富士通株式会社 | 識別位相余裕モニタ回路、送受信装置、及び通信システム |
| US7386041B2 (en) * | 2005-02-24 | 2008-06-10 | Agilent Technologies, Inc. | Method for normalization of an eye diagram and selection of sampling parameters for a receiver |
| KR100782323B1 (ko) * | 2006-10-16 | 2007-12-06 | 삼성전자주식회사 | 출력 드라이버의 노이즈를 감소시킬 수 있는 반도체 장치및 방법 |
| TWI333740B (en) * | 2007-02-14 | 2010-11-21 | Princeton Technology Corp | Baseline wandering correcting apparatus and the related method |
| US7825697B2 (en) * | 2008-02-29 | 2010-11-02 | Faraday Technology Corp. | Signal detection circuit with deglitch and method thereof |
| WO2010067448A1 (ja) | 2008-12-11 | 2010-06-17 | 富士通株式会社 | 受信装置、伝送装置及び伝送方法 |
| JP2010161692A (ja) * | 2009-01-09 | 2010-07-22 | Nikon Systems Inc | データ転送装置及びカメラ |
| JP5738724B2 (ja) * | 2011-09-07 | 2015-06-24 | ラピスセミコンダクタ株式会社 | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 |
| JP2013219641A (ja) * | 2012-04-11 | 2013-10-24 | Mitsubishi Electric Corp | データ伝送装置 |
| JP2014230043A (ja) * | 2013-05-21 | 2014-12-08 | 富士通オプティカルコンポーネンツ株式会社 | 光受信器および識別レベル制御方法 |
| DE102013214870A1 (de) | 2013-07-30 | 2015-02-05 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung derFehlerrobustheit einer Teilnehmerstation eines Bussystems |
| US10446255B2 (en) * | 2016-06-13 | 2019-10-15 | International Business Machines Corporation | Reference voltage calibration in memory during runtime |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3851259A (en) * | 1973-03-30 | 1974-11-26 | Bendix Corp | Deadzone circuit |
| US3936755A (en) * | 1974-07-19 | 1976-02-03 | Rca Corporation | Proximity switch circuit |
| US4823360A (en) * | 1988-02-12 | 1989-04-18 | Northern Telecom Limited | Binary data regenerator with adaptive threshold level |
| JP2530904B2 (ja) * | 1988-02-22 | 1996-09-04 | 富士通株式会社 | 最適識別レベル制御方式 |
| US5373400A (en) * | 1993-12-01 | 1994-12-13 | Analog Devices, Inc. | Dynamic threshold updating circuit for a maximum likelihood detector using both positive and negative comparators |
| KR0139981B1 (ko) * | 1995-06-12 | 1998-07-15 | 김광호 | 일정한 문턱전압을 갖는 히스테리시스 시스템 |
-
1995
- 1995-03-20 JP JP06121095A patent/JP3551393B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-20 US US08/618,941 patent/US5736875A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265375A (ja) | 1996-10-11 |
| US5736875A (en) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3551393B2 (ja) | 識別回路 | |
| US6496552B2 (en) | Timing circuit | |
| US6188738B1 (en) | Clock extraction circuit | |
| US7254345B2 (en) | Receiver and receiving method capable of detecting an eye aperture size formed by reception data signals | |
| JPH0586096B2 (ja) | ||
| JP2009189016A (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
| US8208596B2 (en) | System and method for implementing a dual-mode PLL to support a data transmission procedure | |
| US6882944B2 (en) | Threshold setting apparatus for adjustably setting a threshold for use in identifying serial data from a baseband signal | |
| CN1611044B (zh) | 产生用于二进制数据的自适应限幅器阈值的装置和方法 | |
| JP3569022B2 (ja) | 自動識別閾値制御装置 | |
| US6959061B1 (en) | Phase comparator circuit | |
| US4320527A (en) | Bit synchronizing system for pulse signal transmission | |
| JP4259683B2 (ja) | 位相比較回路 | |
| WO2021240695A1 (ja) | 光受信装置及びクロック同期方法 | |
| JP3589836B2 (ja) | 光受信器 | |
| EP0840317B1 (en) | Digital signal reproduction | |
| JP4137120B2 (ja) | 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器 | |
| JP4696254B2 (ja) | ロック検出及び動作アラーム検出回路 | |
| EP0659000A2 (en) | Threshold setting and decision circuit | |
| JP3304154B2 (ja) | データ波形整形回路 | |
| JP2004336200A (ja) | バースト信号開始時検出回路、光受信装置、並びに光伝送システム | |
| JP3907318B2 (ja) | 伝送波形変換受信回路および伝送波形変換受信方法 | |
| JPS62220019A (ja) | デイジタル光通信用受信器 | |
| JPH0740697B2 (ja) | 識別回路 | |
| JPH0736500B2 (ja) | Ａｇｃ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |