JP3552350B2 - Method for determining misalignment of resist pattern - Google Patents
Method for determining misalignment of resist pattern Download PDFInfo
- Publication number
- JP3552350B2 JP3552350B2 JP18978095A JP18978095A JP3552350B2 JP 3552350 B2 JP3552350 B2 JP 3552350B2 JP 18978095 A JP18978095 A JP 18978095A JP 18978095 A JP18978095 A JP 18978095A JP 3552350 B2 JP3552350 B2 JP 3552350B2
- Authority
- JP
- Japan
- Prior art keywords
- misalignment
- pattern
- resist
- substrate
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばウエハといった基体上にレジストを形成した後、レジストを露光、現像してレジストパターンを形成する半導体装置の露光方法において、基体上に形成されるであろうパターンが所定の位置に形成されるか否かを判定するレジストパターンの合わせずれ判定方法に関する。
【0002】
【従来の技術】
半導体集積回路の製造工程において、リソグラフィ工程は、それに続くエッチング工程やイオン注入工程におけるエッチング領域やイオン注入領域をレジスト(有機膜)を用いて規定するという役割を担っている。そして、ある特定のレイヤー間の合わせずれ量を測定し、かかる合わせずれ量が予め定められた規格を満足する場合、リソグラフィ作業は合わせずれに関して合格であると判定している。尚、このような判定作業は、IPQC(In Process Quality Control)判定と呼ばれている。レジストは、薬品や酸素プラズマ処理等によって容易に除去することができる。それ故、リソグラフィ工程において形成されたレジストパターンに合わせずれが生じ、IPQC判定で不合格と判断された場合、レジストを剥離して、再びリソグラフィ工程を実行している。
【0003】
【発明が解決しようとする課題】
図4に模式的な一部断面図を示す半導体素子を例にとり、以下、合わせずれについて説明する。ウエハ10上に開口部212が形成された絶縁層11の上に、アルミニウム合金から成る配線層を形成する場合を想定する。この場合、先ず、ウエハ10の上に例えばCVD法でSiO2から成る絶縁層11を形成し、絶縁層11に例えばリアクティブ・イオン・エッチング(RIE)法にて開口部212を設ける。次に、アルミニウムから成る配線層を開口部212の中央部分に形成するために、例えばスパッタリング法でアルミニウム合金層13を全面に形成する。その後、その上に、フォトリソグラフィ法でパターン化されたレジストパターン214を形成する(図4の(A)参照)。このとき、形成されたアルミニウム合金層13のカバレッジは、絶縁層11の段差部において非対称となる場合がある。尚、アルミニウム合金層13の段差部13A,13Bからレジストパターン214の縁部までの距離をA1及びB1とする。
【0004】
次いで、レジストパターン214をマスクとして、アルミニウム合金層13をエッチングし、レジストパターン214を除去する。こうして、図4の(B)に示す構造の半導体素子が得られる。絶縁層11の段差部11A,11Bからパターンニングされたアルミニウム合金層から成る配線層215までの距離を、A2及びB2とする。この場合、絶縁層11の段差部に起因したアルミニウム合金層13の非対称性によって、(A1−B1)/2の値と、(A2−B2)/2の値は異なる。即ち、
(A1−B1)/2≠(A2−B2)/2
となる。尚、(A1−B1)/2の値や(A2−B2)/2の値を合わせずれ量という。また、(A1−B1)/2の値を、以下、レジストパターン合わせずれ量と呼び、エッチング後の(A2−B2)/2の値を、以下、真の合わせずれ量と呼ぶ。
【0005】
絶縁層11の段差部に起因したアルミニウム合金層13の非対称性によって、レジストパターン合わせずれ量と真の合わせずれ量との間に相違が発生するが、他の原因として、アルミニウム合金層13のエッチング時、イオンの入射角度が非対称であること、パターン化されたレジストパターン214の側壁が非対称であること等が挙げられる。
【0006】
エッチング後の半導体素子における半導体素子構成要素(例えば、上述の例においては、絶縁層11と配線層215)との間の真の合わせずれ量が、所定の値より大きい場合、半導体装置には不良が発生する。従って、エッチング前に、半導体素子構成要素相互の合わせずれ量が所定の値より大きいか否かを評価する必要がある。そして、従来技術においては、IPQC判定は、レジストパターン合わせずれ量である(A1−B1)/2の値が、所定の値の範囲内にあるか否かによって行われている。
【0007】
近年の超LSIの高集積化、チップの大型化に伴い合わせずれ量に対する要求は年々厳しいものになってきている。例えば、64M DRAMや16M SRAMといったデザインルール0.35μmクラスのLSIでは、真の合わせずれ量(=(A2−B2)/2)の平均値をOAaveとし、標準偏差をσとした場合、|OAave|+3σの目標値が0.100μm以下という高い合わせずれ精度がウエハ全面に亙って要求されている。尚、添え字「ave」は平均値を意味する。
【0008】
しかしながら、上述したように、レジストパターン合わせずれ量と真の合わせずれ量に相違があるため、IPQC判定で合格であっても、実際に半導体素子を作製したとき、半導体素子構成要素相互の合わせずれが所定の値より大きくなり、半導体装置に不良が発生する場合がある。然るに、現状では、例えばエッチング工程の前後で合わせずれ量が変動することは無視して、レジストパターン合わせずれ量の値のみに基づきIPQC判定を行っている。そして、レジストパターン合わせずれ量から真の合わせずれ量を予想して、その予想結果に基づきIPQC判定を行うといった技術は、本発明者が調べた限りでは、知られていない。
【0009】
従って、本発明の目的は、レジストパターン合わせずれ量から真の合わせずれ量を予想して、その予想結果に基づきレジストパターンの合わせずれの判定を行うことを可能にするレジストパターンの合わせずれ判定方法を提供することにある。
【0010】
【課題を解決するための手段】
上記の目的を達成するための本発明のレジストパターン合わせずれ判定方法は、基体上にレジストを形成した後、該レジストを露光、現像してレジストパターンを形成する半導体装置の露光方法において、基体上に形成されるであろうパターンが所定の位置に形成されるかを判定する、レジストパターンの合わせずれ判定方法である。そして、本発明のレジストパターンの合わせずれ判定方法は、
(イ)基体上に形成されるであろうパターンのX方向及びY方向の誤差であるオフセットdx及びdy、該パターンの回転方向の誤差であるローテーションθ、各該パターンの配列における直交度の誤差である配列直交度α、並びに、該パターンのX方向及びY方向の倍率変動であるスケーリングSX及びSYを、レジストパターンによって基体上に形成されるであろうパターンの位置の変動パラメーターとして予め設定しておき、
(ロ)予め第1の合わせずれ測定用パターンが複数形成された基体上に、レジストパターンから成る第2の合わせずれ測定用パターンを形成し、次いで、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第2の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第2の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔXMi,ΔYMi)(但し、i=0,1,2,・・・,N−1。尚、以下も同様)を求め、
(ハ)下記の式(1)から、レジストパターンによって基体上に形成されるであろうパターンにおけるX方向及びY方向の合わせずれ量(ΔXEi,ΔYEi)を、(イ)で予め変動パラメーターとして設定された値に基づき求め、
【数4】
(ニ)基体上に形成されるであろうパターンの求めた合わせずれ量(ΔXEi,ΔYEi)の平均値及び標準偏差から、基体上に形成されるであろうパターンが所定の位置に形成されるか否かを判定する、
ことを特徴とする。
【0011】
本発明のレジストパターンの合わせずれ判定方法においては、上述した工程(ニ)において、平均値及び標準偏差に基づく判定の代わりに、基体上に形成されるであろうパターンのX方向及びY方向の合わせずれ量(ΔXEi,ΔYEi )と合わせずれ量の規格との比較から、基体上に形成されるであろうパターンが所定の位置に形成されるか否かを判定する態様とすることもできる。
【0012】
これらの本発明のレジストパターン合わせずれ判定方法においては、
(A)基体上に、複数の第1の合わせずれ測定用パターンを形成し、
(B)基体上にレジストを形成し、次いで、該レジストを露光、現像して、第2の合わせずれ測定用パターンを形成した後、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第2の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第2の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔxRj,ΔyRj)(但し、j=0,1,2,・・・,M−1。尚、以下も同様)を求め、
(C)第2の合わせずれ測定用パターンに基づき基体上に第3の合わせずれ測定用パターンを形成した後、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第3の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第3の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔxPj,ΔyPj)を求め、
(D)測定された合わせずれ量(ΔxRj,ΔyRj)及び(ΔxPj,ΔyPj)に基づき、下記の式(2)及び式(3)から、オフセットdx及びdy、ローテーションθ、配列直交度α、並びにスケーリングSX及びSYを求めることができる。
【数5】
【数6】
【0013】
本発明においては、X方向及びY方向の合わせずれ量(ΔXMi,ΔYMi )を求め、これらと、予め変動パラメーターとして設定された値とに基づき、基体上に形成されるであろうパターンの求められた合わせずれ量(ΔXEi,ΔYEi )を求める。即ち、基体上に形成されるであろうパターンが所定の位置に形成されるか否かを予測し判定する。従って、例えばエッチング工程の前後で合わせずれ量が変動することを考慮に入れることができ、レジストパターン合わせずれ量の値のみに基づきIPQC判定を行っても、高い精度でしかも実際のプロセスに即したレジストパターンの合わせずれの判断を行うことができる。
【0014】
【実施例】
以下、図面を参照して、実施例に基づき本発明を説明する。
【0015】
(実施例1)
実施例1は、本発明のレジストパターンの合わせずれ判定方法に関する。実施例1においては、合わせずれ量の測定に基づき、レジストパターンの合わせずれ判定を行う。以下、図1〜図3を参照して、実施例1のレジストパターン合わせずれ判定方法を説明する。尚、実施例1においては、ウエハが基体に相当する。
【0016】
実施例1のレジストパターン合わせずれ判定方法においては、予め、
(1)基体上に形成されるであろうパターンのX方向及びY方向の誤差であるオフセットdx及びdy
(2)基体上に形成されるであろうパターンの回転方向の誤差であるローテーションθ
(3)基体上に形成されるであろう各パターンの配列における直交度の誤差である配列直交度α
(4)基体上に形成されるであろうパターンのX方向及びY方向の倍率変動であるスケーリングSX及びSY
のそれぞれを、レジストパターンによって基体上に形成されるであろうパターンの位置の変動パラメーターとして予め設定しておく。尚、実施例1においては、アルミニウム合金から成る配線層を形成する場合を想定した。
【0017】
この場合、先ず、ウエハ10の上に例えばCVD法でSiO2から成る絶縁層11を形成し、絶縁層11に例えばRIE法にて開口部を設ける。併せて、ウエハ10上に(より具体的には、絶縁層11に)、複数の第1の合わせずれ測定用パターン12を形成する(ウエハ等の模式的な一部断面図である図1の(A)参照)。尚、この状態におけるウエハ10等の模式的な平面図を図3に示すが、図3においては絶縁層11の図示は省略し、ウエハ10及び第1の合わせずれ測定用パターン12の部分を図示し、レジストパターンを矩形で囲んで示した。第1の合わせずれ測定用パターン12の平面形状を正方形とし、かかる正方形の一辺がウエハ10のX方向と平行に延びるように形成した。次に、アルミニウムから成る配線層を開口部の中央部分に形成するために、例えばスパッタリング法でアルミニウム合金層を全面に堆積させた。これによって、第1の合わせずれ測定用パターン12もアルミニウム合金層13で被覆される(図1の(B)参照)。
【0018】
その後、ウエハ10上に(より具体的には、アルミニウム合金層13上に)レジストを形成し、次いで、レジストを露光、現像して、レジストパターンを複数形成する。併せて、第1の合わせずれ測定用パターン12の中心と、第2の合わせずれ測定用パターンの中心が重なることを目標に、複数の第2の合わせずれ測定用パターン14をレジストの露光、現像によって形成する(図2の(A)参照)。しかしながら、実際には、第1の合わせずれ測定用パターン12の中心と、第2の合わせずれ測定用パターンの中心との間には、ずれが生じる。そこで、第2の合わせずれ測定用パターン14のX方向及びY方向の合わせずれ量(ΔxRj,ΔyRj)(但し、j=0,1,2,・・・,M−1。尚、以下も同様)を測定する。
【0019】
具体的には、ウエハ10のX方向及びY方向における、アルミニウム合金層13の段差部13A,13Bから第2の合わせずれ測定用パターン14の縁部までの距離をAX1j,BX1j、及びAY1j,BY1jとする。そして、これらの距離を、例えば、合わせずれ測定機を用いた公知の画像処理方式にて求める。ここで、添え字「j」はj番目の第2の合わせずれ測定用パターンを意味する。そして、以下の式から(ΔxRj,ΔyRj)を求める。尚、AX1j,BX1j,AY1j,BY1jの値は、通常、10〜20μm程度である。
ΔxRj=(AX1j−BX1j)/2 式(4.1)
ΔyRj=(AY1j−BY1j)/2 式(4.2)
【0020】
その後、第2の合わせずれ測定用パターン14に基づきウエハ10上に第3の合わせずれ測定用パターン15を形成する。具体的には、第2の合わせずれ測定用パターン14をエッチングレジストとして用いて、アルミニウム合金層13をRIE法にてエッチングし、アルミニウム合金層から成る第3の合わせずれ測定用パターン15を形成する(図2の(B)参照)。
【0021】
そして、第3の合わせずれ測定用パターン15のX方向及びY方向の合わせずれ量(ΔxPj,ΔyPj)を測定する。具体的には、ウエハ10のX方向及びY方向における、第1の合わせずれ測定用パターン12の縁部(絶縁層11の側壁11A,11B)から第3の合わせずれ測定用パターン15の縁部までの距離をAX2j,BX2j、及びAY2j,BY2jとする。そして、これらの距離を、例えば、合わせずれ測定機を用いた公知の画像処理方式にて求める。そして、以下の式から(ΔxPj,ΔyPj)を求める。
ΔxPj=(AX2j−BX2j)/2 式(5.1)
ΔyPj=(AY2j−BY2j)/2 式(5.2)
【0022】
次いで、式(4.1)、式(4.2)、式(5.1)、及び式(5.2)から求めた合わせずれ量(ΔxRj,ΔyRj)及び(ΔxPj,ΔyPj)に基づき、オフセットdx及びdy、ローテーションθ、配列直交度α、並びにスケーリングSX及びSYを求める。
【0023】
オフセット等の概念を図5及び図6に示す。(1)オフセット(図5の(A)参照)及び(2)ローテーション(図5の(B)参照)は、露光装置のウエハステージへのウエハのローディングに起因する。(3)配列直交度(図6の(A)参照)は、パターンの露光時のウエハステージの精度に起因する。(4)スケーリング(図6の(B)参照)は、成膜工程等の半導体装置の製造プロセス要因に起因する。これらの(1)〜(4)の要因は、必ずしも明確に分離できる訳ではない。尚、図5及び図6では、第2の合わせずれ測定用パターンを模式的に実線で結び、第3の合わせずれ測定用パターンを模式的に点線で結んだ。
【0024】
これらの変動パラメーターに関する変換操作を2×2行列を用いて表わすと、(1)オフセットに関しては、
【数7】
という変換操作を行う。
【0025】
(2)ローテーションに関しては、
【数8】
という変換操作を行う。ここで、θはローテーションの角度(単位:rad)であり、実際においては、θの大きさは10−6radオーダーである。従って、sinθ=θ、cosθ=1と近似しても問題はなく、式(7)のとおりとなる。
【0026】
更には、(3)配列直交度に関しては、
【数9】
という変換操作を行う。ここで、αは配列直交度(単位:rad)を表わし、実際においては、αの大きさは10−6radオーダーである。従って、tanα=αと近似しても問題はなく、式(8)のとおりとなる。
【0027】
一方、(4)スケーリングに関しては、
【数10】
という変換操作を行う。ここで、SX,SYは、X方向及びY方向におけるスケーリングの大きさであり、やはり問題となるオーダーは1ppm程度のレベルである。
【0028】
更には、式(7)、式(8)及び式(9)の3つの変換操作の合成を考えると、
【数11】
となる。(α+θ)SY=0、θ・SX=0、α・θ=0とみなせるので、式(10)を変形して、
【数12】
が得られる。
【0029】
このような近似の下では、これらの3つ変換操作が可換である。更には、オフセットによる位置ずれdx,dyを加味すると、変動パラメーターに基づく第2の合わせずれ測定用パターンのX方向及びY方向における合わせずれ量(ΔxRj,ΔyRj)と、第3の合わせずれ測定用パターンのX方向及びY方向における合わせずれ量(ΔxPj,ΔyPj)の関係は、簡潔に、
ΔxPj=(1+SX)ΔxRj+(α+θ)ΔyRj+dx 式(12.1)
ΔyPj=−θΔxRj+(1+SY)ΔyRj+dy 式(12.2)
と表わすことができる。ここで、
A=1+SX
B=α+θ
C=dx
D=−θ
E=1+SY
F=dy
とすれば、式(12.1)及び式(12.2)は、以下の式(13.1)及び式(13.2)のように表わすことができる。
ΔxPj=A・ΔxRj+B・ΔyRj+C 式(13.1)
ΔyPj=D・ΔxRj+E・ΔyRj+F 式(13.2)
【0030】
従って、残差Exj及びEyjは、j番目の第2の合わせずれ測定用パターン14及び第3の合わせずれ測定用パターン15の測定された合わせずれ量から、
となる。そして、0番目の合わせずれ測定用パターンから(M−1)番目の合わせずれ測定用パターンまでのM個の合わせずれ測定用パターンに関する残差Exj及びEyjのそれぞれの二乗和である、
ΣjExj 2=Σj[ΔxPj−(A・ΔxRj+B・ΔyRj+C)]2
ΣjEyj 2=Σj[ΔyPj−(D・ΔxRj+E・ΔyRj+F)]2
が最小となるように、係数A,B,C,D,E,Fを決定する。即ち、下記の式(2)及び式(3)に基づき、係数A,B,C,D,E,Fを決定することができる。
【数13】
【数14】
【0031】
つまり、一般的には、最小二乗法により各変動パラメーターを一義的に決定することができる。尚、本明細書において、「Σj」は、0番目の合わせずれ測定用パターンから(M−1)番目の合わせずれ測定用パターンまでのM個の合わせずれ測定用パターンに関する物理量(Σの後に続く式で表現される)の和を意味する。
【0032】
実施例1において、こうして求められた変動パラメーターの値を、以下の表1に例示する。
【0033】
【表1】
オフセット(dx) −0.01μm
オフセット(dy) 0.01μm
ローテーション(θ) −0.12ppm
配列直交度(α) −0.40ppm
スケーリング(SX) −2.64ppm
スケーリング(SY) −2.77ppm
【0034】
尚、このような変動パラメーターを求める作業は、適宜、例えば定期的に行えばよい。
【0035】
次に、各基体上にレジストを形成した後、レジストを露光、現像してレジストパターンを形成し、基体上に形成されるであろうパターンが所定の位置に形成されるかを判定する実施例1のレジストパターンの合わせずれ判定方法を、再び、図1及び図2を参照して、説明する。尚、以下の説明においても、アルミニウム合金から成る配線層を形成する場合を想定した。
【0036】
この場合、先ず、ウエハ10の上に例えばCVD法でSiO2から成る絶縁層11を形成し、絶縁層11に例えばRIE法にて開口部を設ける。併せて、ウエハ10上に(より具体的には、絶縁層11に)、複数の第1の合わせずれ測定用パターン12を形成する(図1の(A)参照)。第1の合わせずれ測定用パターン12の平面形状を正方形とし、かかる正方形の一辺がウエハ10のX方向と平行に延びるように形成した。次に、アルミニウムから成る配線層を開口部の中央部分に形成するために、例えばスパッタリング法でアルミニウム合金層を全面に堆積させた。これによって、第1の合わせずれ測定用パターン12もアルミニウム合金層13で被覆される(図1の(B)参照)。
【0037】
その後、ウエハ10上に(より具体的には、アルミニウム合金層13上に)レジストを形成し、次いで、レジストを露光、現像して、レジストパターンを形成する。併せて、第1の合わせずれ測定用パターン12の中心と、第2の合わせずれ測定用パターンの中心が重なることを目標に、第2の合わせずれ測定用パターン14をレジストの露光、現像によって形成する(図2の(A)参照)。しかしながら、実際には、第1の合わせずれ測定用パターン12の中心と、第2の合わせずれ測定用パターンの中心との間には、ずれが生じる。そこで、第2の合わせずれ測定用パターン14のX方向及びY方向の合わせずれ量(ΔXMi,ΔYMi)(但し、i=0,1,2,・・・,N−1。尚、以下も同様)を測定する。
【0038】
具体的には、ウエハ10のX方向及びY方向における、アルミニウム合金層13の段差部13A,13Bから第2の合わせずれ測定用パターン14の縁部までの距離をAX1i,BX1i、及びAY1i,BY1iとする。そして、これらの量を、例えば、合わせずれ測定機を用いた公知の画像処理方式にて求める。ここで、添え字「i」はi番目の第2の合わせずれ測定用パターンを意味する。そして、以下の式から(ΔX Mi ,ΔY Mi )を求める。尚、実施例1においては、1枚のウエハ当たり、5つのレジストパターンにおいて第2の合わせずれ測定用パターンを測定した。従って、N=5である。
ΔXMi=(AX1i−BX1i)/2 式(15.1)
ΔYMi=(AY1i−BY1i)/2 式(15.2)
【0039】
その後、下記の式(1)から、レジストパターンによってウエハ上に形成されるであろうパターンにおけるX方向及びY方向の合わせずれ量(ΔXEi,ΔYEi)を、先に説明した、予め変動パラメーターとして設定された値に基づき求める。
【数15】
【0040】
そして、上記の式(1)から求めた合わせずれ量(ΔXEi,ΔYEi)の平均値及び標準偏差から、ウエハ上に形成されるであろうパターンが所定の位置に形成されるか否かを判定する。
【0041】
式(15.1)及び式(15.2)から求めた(ΔXMi,ΔYMi)に基づき、レジストパターン合わせずれ量のX方向の平均値OAave−M−X、及び、X方向の平均値OAave−M−Yを、以下の式から求めた。
OAave−M−X=[Σi(ΔXMi)]/N 式(16−1)
OAave−M−Y=[Σi(ΔYMi)]/N 式(16−2)
【0042】
また、以下の式(17−1)及び式(17−2)から、X方向の標準偏差σM−X及びY方向の標準偏差σM−Yを求めた。
σM−X=√[Σi(OAave−M−X−ΔXMi)2/(N−1)] 式(17−1)
σM−Y=√[Σi(OAave−M−Y−ΔYMi)2/(N−1)] 式(17−2)
【0043】
尚、「Σi」は、0番目の合わせずれ測定用パターンから(N−1)番目の合わせずれ測定用パターンまでのN個の合わせずれ測定用パターンに関する物理量(Σの後に続く式で表現される)の和を意味する。
【0044】
求められた|OAave−M−X|+3σM−X及び|OAave−M−Y|+3σM−Yの内の大きい方の値は、0.122μmであった。真の合わせずれ量の規格値(|OAave−X|+3σX)及び(|OAave−Y|+3σY)を0.100μm以下とした場合、かかる値0.122μmは規格を外れている。従って、従来のIPQC判定においては、このロットは不合格と判断される。
【0045】
一方、上記の式(1)から求めた合わせずれ量(ΔXEi,ΔYEi)のX方向及びY方向の平均値OAave−E−X及びOAave−E−Y、並びに、X方向及びY方向の標準偏差σE−X及びσE−Yを、以下の式から求める。
OAave−E−X=[Σi(ΔXEi)]/N 式(18−1)
OAave−E−Y=[Σi(ΔYEi)]/N 式(18−2)
σE−X=√[Σi(OAave−E−X−ΔXEi)2/(N−1)] 式(19−1)
σE−Y=√[Σi(OAave−E−Y−ΔYEi)2/(N−1)] 式(19−2)
【0046】
求められた|OAave−E−X|+3σE−X及び|OAave−E−Y|+3σE−Yの内の大きい方の値は、0.095μmであった。従って、この値は規格内であり、従来のIPQC判定とは異なり、このロットは合格と判断される。実際に、第2の合わせずれ測定用パターン14をエッチングレジストとして用いて、アルミニウム合金層13をRIE法にてエッチングし、アルミニウム合金層から成る第3の合わせずれ測定用パターン15を形成して、真のあわせずれ量を測定し、その結果に基づき、|OAave−X|+3σX及び|OAave−Y|+3σYの値を求めたところ、0.100μmの規格値内に収まっていた。
【0047】
(実施例2)
実施例2は実施例1の変形である。実施例1においては、ウエハ上に形成されるであろうパターンの求められた合わせずれ量(ΔXEi,ΔYEi)の平均値及び標準偏差から、ウエハ上に形成されるであろうレジストパターンが所定の位置に形成されるか否かを判定した。これに対して、実施例2においては、基体上に形成されるであろうパターンのX方向及びY方向の合わせずれ量(ΔXEi,ΔYEi )と合わせずれ量の規格との比較から、基体上に形成されるであろうパターンが所定の位置に形成されるか否かを判定する。
【0048】
実施例1と同様の方法で求めた、実施例2における変動パラメーターの値を、以下の表2に例示する。
【0049】
【表2】
オフセット(dx) 0.00μm
オフセット(dy) −0.01μm
ローテーション(θ) −0.09ppm
配列直交度(α) −0.12ppm
スケーリング(SX) 1.96ppm
スケーリング(SY) 2.32ppm
【0050】
尚、実施例2においては、1枚のウエハ当たり、9つのレジストパターンにおいて第2の合わせずれ測定用パターンを測定した。従って、N=9である。
【0051】
実施例2におけるパターン合わせずれ量を、式(15.1)及び(15.2)から求めた。求めたΔXMi及びΔYMiの内、最も絶対値の大きいものから3つを挙げると、0.093μm、−0.090μm、−0.089μmであった。
【0052】
一方、上記の式(1)から求めた合わせずれ量(ΔXEi,ΔYEi)の内、最も絶対値の大きいものから3つを挙げると、0.110μm、0.105μm、−0.103μmであった。規格を「合わせずれ量が0.100μm以上の値が1カ所以下」とすれば、従来のIPQC判定とは異なり、このロットは不合格と判断される。実際に、第2の合わせずれ測定用パターン14をエッチングレジストとして用いて、アルミニウム合金層13をRIE法にてエッチングし、アルミニウム合金層から成る第3の合わせずれ測定用パターン15を形成して、真のあわせずれ量を測定したところ、この規格を満足していなかった。
【0053】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した各種パターンの形状は例示であり、適宜変更することができる。また、実施例においては、専ら配線層の形成を例にとり説明したが、本発明のレジストパターンの合わせずれ判定方法は、レジストを用いてパターンを形成すべき如何なる技術分野にも適用可能であり、この場合、基体は、かかる技術分野に応じて適宜設定すればよい。
【0054】
【発明の効果】
本発明によれば、基体上に形成されるであろうパターンにおける合わせずれ量を、真の合わせずれ量に一層近い状態で予想してIPQC判定を行うことができるので、IPQC判定を高い精度でしかも実際のプロセスに即して行うことができる。従って、本来不合格と判断すべきものを合格と判断することによる製造歩止まりの低下、本来合格と判断すべきものを不合格と判断することによる製造歩止まりの低下を確実に防止することができ、半導体装置の製造コストの低減に寄与することができる。
【図面の簡単な説明】
【図1】実施例1のレジストパターン合わせずれ判定方法を説明するための、ウエハ等の模式的な一部断面図である。
【図2】図1に引き続き、実施例1のレジストパターン合わせずれ判定方法を説明するための、ウエハ等の模式的な一部断面図である。
【図3】実施例1のレジストパターン合わせずれ判定方法を説明するための、ウエハ等の模式的な平面図である。
【図4】レジストパターン合わせずれ量、及び真の合わせずれ量を説明するためのウエハ等の模式的な一部断面図である。
【図5】オフセット及びローテーションの概念を説明するための模式図である。
【図6】配列直交度及びスケーリングの概念を説明するための模式図である。
【符号の説明】
10 ウエハ
11 絶縁層
12 第1の合わせずれ測定用パターン
13 アルミニウム合金層
13A,13B アルミニウム合金層の段差部
14 第2の合わせずれ測定用パターン
15 第3の合わせずれ測定用パターン
114 レジストパターン
115 パターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention provides an exposure method of a semiconductor device in which a resist is formed on a substrate such as a wafer, and then the resist is exposed and developed to form a resist pattern. The present invention relates to a method for determining misregistration of a resist pattern for determining whether or not to be formed.
[0002]
[Prior art]
In a manufacturing process of a semiconductor integrated circuit, a lithography process plays a role of defining an etching region or an ion implantation region in a subsequent etching process or ion implantation process using a resist (organic film). Then, the amount of misalignment between certain layers is measured, and when the amount of misalignment satisfies a predetermined standard, the lithography work is determined to be acceptable with respect to the misalignment. Note that such a determination operation is called IPQC (In Process Quality Control) determination. The resist can be easily removed by a chemical or oxygen plasma treatment. Therefore, when a misalignment occurs in the resist pattern formed in the lithography process, and the IPQC determination is determined to be unacceptable, the resist is removed and the lithography process is performed again.
[0003]
[Problems to be solved by the invention]
FIG.The misalignment will be described below by taking a semiconductor device showing a schematic partial cross-sectional view as an example. It is assumed that a wiring layer made of an aluminum alloy is formed on insulating
[0004]
Next, using the
(A1-B1) / 2 ≠ (A2-B2) / 2
It becomes. In addition, (A1-B1) / 2 or (A2-B2The value of) / 2 is referred to as an amount of misalignment. Also, (A1-B1The value of ()) / 2 is hereinafter referred to as a resist pattern misalignment amount, and the value of (A)2-B2) / 2 is hereinafter referred to as a true misalignment amount.
[0005]
The asymmetry of the
[0006]
If the true misalignment between the semiconductor element components (for example, the
[0007]
The demand for the amount of misalignment has become stricter year by year with the recent increase in the integration of VLSIs and the enlargement of chips. For example, in an LSI of a design rule 0.35 μm class such as a 64M DRAM or a 16M SRAM, a true misalignment amount (= (A2-B2) / 2) the average of OAave| OA where σ is the standard deviationaveA high misalignment accuracy with a target value of | + 3σ of 0.100 μm or less is required over the entire surface of the wafer. The suffix “ave” means an average value.
[0008]
However, as described above, there is a difference between the amount of misalignment of the resist pattern and the amount of true misalignment. Is larger than a predetermined value, and a failure may occur in the semiconductor device. However, at present, the IPQC determination is performed based only on the value of the resist pattern misalignment, ignoring that the misalignment varies before and after the etching process, for example. A technique of estimating a true misregistration amount from the misregistration amount of the resist pattern and performing IPQC determination based on the estimation result is not known as far as the present inventor has examined.
[0009]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a resist pattern misalignment judging method capable of estimating a true misregistration amount from a resist pattern misalignment amount and making a judgment on the resist pattern misalignment based on the prediction result. Is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a resist pattern misalignment judging method of the present invention comprises the steps of: forming a resist on a substrate, exposing and developing the resist to form a resist pattern; This is a method of determining misregistration of a resist pattern, which determines whether a pattern to be formed at a predetermined position is formed at a predetermined position. And the present inventionNoThe method for determining misalignment of
(A) Offsets dx and dy as errors in the X and Y directions of a pattern to be formed on the substrate, rotation θ as an error in the rotation direction of the pattern, and errors in orthogonality in the arrangement of the patterns. And the scaling S, which is the magnification variation of the pattern in the X and Y directions.XAnd SYIs set in advance as a variation parameter of the position of the pattern that will be formed on the substrate by the resist pattern,
(B) forming a second misalignment measurement pattern composed of a resist pattern on a substrate on which a plurality of first misalignment measurement patterns are formed in advance;Based on the measurement of the distance in the X direction and the Y direction to the second misalignment measurement pattern corresponding to the first misalignment measurement pattern, based on each first misalignment measurement pattern,The amount of misalignment of the second misalignment measurement pattern in the X and Y directions (ΔXMi, ΔYMi) (Where i = 0, 1, 2,..., N−1; the same applies to the following).Request,
(C) From the following equation (1), the amount of misalignment (ΔX) in the X direction and the Y direction in a pattern that will be formed on the substrate by the resist patternEi, ΔYEi) Is determined based on the value previously set as the variation parameter in (A),
(Equation 4)
(D) The determined misalignment amount (ΔX) of the pattern that will be formed on the substrateEi, ΔYEi) Is determined from the average value and the standard deviation of whether a pattern that would be formed on the substrate is formed at a predetermined position.
It is characterized by the following.
[0011]
The present inventionNoIn the method for determining misalignment of the distant pattern, in the above-described step (d), instead of the determination based on the average value and the standard deviation,, BasisThe amount of misalignment (ΔX) in the X and Y directions of the pattern that will be formed on the bodyEi, ΔYEi ) And the deviation from the standardAccordingly, an aspect may be adopted in which it is determined whether a pattern that will be formed on the base is formed at a predetermined position.
[0012]
These inventionsNoIn the method for judging misalignment of the gyst pattern,
(A) forming a plurality of first misalignment measurement patterns on a base;
(B) After forming a resist on a substrate, exposing and developing the resist to form a second misalignment measurement pattern,Based on the measurement of the distance in the X direction and the Y direction to the second misalignment measurement pattern corresponding to the first misalignment measurement pattern, based on each first misalignment measurement pattern,The amount of misalignment of the second misalignment measurement pattern in the X and Y directions (ΔxRj, ΔyRj) (Where j = 0, 1, 2,..., M−1; the same applies to the following).Request,
(C) After forming a third misalignment measurement pattern on the base based on the second misalignment measurement pattern,Based on the measurement of the distance in the X direction and the Y direction to the third misalignment measurement pattern corresponding to the first misalignment measurement pattern, based on each first misalignment measurement pattern,The amount of misalignment of the third misalignment measurement pattern in the X and Y directions (ΔxPj, ΔyPj)Request,
(D) The measured misalignment (ΔxRj, ΔyRj) And (ΔxPj, ΔyPj), From the following equations (2) and (3), the offset dx and dy, the rotation θ, the array orthogonality α, and the scaling SXAnd SYCan be requested.
(Equation 5)
(Equation 6)
[0013]
In the present invention, the misalignment amount (ΔXMi, ΔYMi )Based on these values and a value previously set as a variation parameter, the calculated misalignment amount (ΔX) of the pattern that will be formed on the substrate is determined.Ei, ΔYEi )Ask. That is, it is predicted and determined whether or not a pattern that will be formed on the base is formed at a predetermined position. Therefore, for example, it is possible to take into account the fact that the amount of misalignment before and after the etching process fluctuates, and even if the IPQC determination is performed based only on the value of the amount of misalignment of the resist pattern, it is highly accurate and conforms to the actual process. The misalignment of the resist pattern can be determined.
[0014]
【Example】
Hereinafter, the present invention will be described based on embodiments with reference to the drawings.
[0015]
(Example 1)
Example 1 is the present invention.NoThe present invention relates to a method for determining a misalignment of a distant pattern. In the first embodiment, the misalignment of the resist pattern is determined based on the measurement of the misalignment amount. Hereinafter, a method of determining misregistration of a resist pattern according to the first embodiment will be described with reference to FIGS. In the first embodiment, the wafer corresponds to the base.
[0016]
In the method of determining misalignment of the resist pattern according to the first embodiment,
(1) Offsets dx and dy, which are errors in the X and Y directions of a pattern to be formed on a substrate.
(2) Rotation θ, which is the error in the rotational direction of the pattern that will be formed on the substrate
(3) Array orthogonality α, which is an error of the orthogonality in the array of each pattern that will be formed on the substrate.
(4) Scaling S, which is a change in magnification in the X and Y directions of a pattern to be formed on the substrateXAnd SY
Are set in advance as variation parameters of the position of the pattern that will be formed on the substrate by the resist pattern. In the first embodiment, it is assumed that a wiring layer made of an aluminum alloy is formed.
[0017]
In this case, first, for example, the SiO2Is formed, and an opening is provided in the insulating
[0018]
After that, a resist is formed on the wafer 10 (more specifically, on the aluminum alloy layer 13), and then the resist is exposed and developed to form a plurality of resist patterns. In addition, a plurality of second misalignment measurement patterns 14 are exposed and developed with the aim of overlapping the center of the first
[0019]
Specifically, the distance from the
ΔxRj= (AX1j-BX1j) / 2 Expression (4. 1)
ΔyRj= (AY1j-BY1j) / 2 Expression (4. 2)
[0020]
Thereafter, a third
[0021]
Then, the amount of misalignment of the third
ΔxPj= (AX2j-BX2j) / 2 Expression (5. 1)
ΔyPj= (AY2j-BY2j) / 2 Expression (5. 2)
[0022]
Then, the expression (4. 1), the formula (4. 2), the formula (5. 1) and the formula (5. 2) (ΔxRj, ΔyRj) And (ΔxPj, ΔyPj), The offsets dx and dy, the rotation θ, the array orthogonality α, and the scaling SXAnd SYAsk for.
[0023]
Offset and other conceptsFIG.as well asFIG.Shown in (1) Offset (FIG.(A)) and (2) Rotation (FIG.(B) is caused by loading the wafer on the wafer stage of the exposure apparatus. (3) Array orthogonality (FIG.(A) is caused by the accuracy of the wafer stage when the pattern is exposed. (4) Scaling (FIG.(B) is caused by a factor in a semiconductor device manufacturing process such as a film forming process. These factors (1) to (4) cannot always be clearly separated. still,FIG.as well asFIG.Then, the second misalignment measurement pattern is schematically connected by a solid line, and the third misalignment measurement pattern is schematically connected by a dotted line.
[0024]
Expressing the conversion operation regarding these fluctuation parameters using a 2 × 2 matrix, (1) With respect to the offset,
(Equation 7)
Is performed.
[0025]
(2) Regarding rotation,
(Equation 8)
Is performed. Here, θ is the rotation angle (unit: rad), and in practice, the magnitude of θ is 10-6It is a rad order. Therefore, there is no problem even if sin θ = θ and cos θ = 1 are approximated.7).
[0026]
Furthermore, regarding (3) array orthogonality,
(Equation 9)
Is performed. Here, α represents the array orthogonality (unit: rad), and in actuality, the magnitude of α is 10-6It is a rad order. Therefore, there is no problem even if tan α is approximated to α, and the expression (8).
[0027]
On the other hand, regarding (4) scaling,
(Equation 10)
Is performed. Where SX, SYIs the magnitude of the scaling in the X and Y directions, and the order of concern is also on the order of 1 ppm.
[0028]
Furthermore, the expression (7),formula(8) And the formula (9Considering the composition of the three conversion operations
(Equation 11)
It becomes. (Α + θ) SY= 0, θ · SX= 0, α · θ = 0, so the equation (10)
(Equation 12)
Is obtained.
[0029]
Under such approximation, these three transformation operations are commutative. Further, when the positional deviations dx and dy due to the offset are taken into account, the amount of alignment deviation (ΔxRj, ΔyRj) And the amount of misalignment (Δx) of the third misalignment measurement pattern in the X and Y directions.Pj, ΔyPj) Simplicity,
ΔxPj= (1 + SX) ΔxRj+ (Α + θ) ΔyRj+ Dx expression (12. 1)
ΔyPj= −θΔxRj+ (1 + SY) ΔyRj+ Dy expression (12. 2)
Can be expressed as here,
A = 1 + SX
B = α + θ
C = dx
D = -θ
E = 1 + SY
F = dy
Then the expression (12. 1) and the formula (12. 2) is given by the following equation (Thirteen. 1) and the formula (Thirteen. It can be expressed as 2).
ΔxPj= A · ΔxRj+ B · ΔyRj+ C expression (Thirteen. 1)
ΔyPj= D · ΔxRj+ E · ΔyRj+ F expression (Thirteen. 2)
[0030]
Therefore, the residual ExjAnd EyjFrom the measured misalignment amounts of the j-th second misalignment measurement pattern 14 and the third
It becomes. Then, the residual E relating to the M misalignment measurement patterns from the 0th misalignment measurement pattern to the (M−1) th misalignment measurement pattern is obtained.xjAnd EyjIs the sum of the squares of
ΣjExj 2= Σj[ΔxPj− (A · ΔxRj+ B · ΔyRj+ C)]2
ΣjEyj 2= Σj[ΔyPj− (D · ΔxRj+ E · ΔyRj+ F)]2
The coefficients A, B, C, D, E, and F are determined so that is minimized. That is, the coefficients A, B, C, D, E, and F can be determined based on the following equations (2) and (3).
(Equation 13)
[Equation 14]
[0031]
That is, generally, each variation parameter can be uniquely determined by the least squares method. In this specification, “Σj] Is the sum of physical quantities (expressed by the expression following Σ) relating to M misalignment measurement patterns from the 0th misalignment measurement pattern to the (M−1) th misalignment measurement pattern. means.
[0032]
In Example 1, the values of the variation parameters thus determined are exemplified in Table 1 below.
[0033]
[Table 1]
Offset (dx) -0.01 μm
Offset (dy) 0.01 μm
Rotation (θ) -0.12ppm
Array orthogonality (α) -0.40 ppm
Scaling (SX) -2.64 ppm
Scaling (SY) -2.77 ppm
[0034]
The operation for obtaining such a variation parameter may be performed as appropriate, for example, periodically.
[0035]
Next, after a resist is formed on each substrate, the resist is exposed and developed to form a resist pattern, and it is determined whether a pattern to be formed on the substrate is formed at a predetermined position. The method of determining misalignment of the resist pattern 1 will be described with reference to FIGS. 1 and 2 again. In the following description, it is assumed that a wiring layer made of an aluminum alloy is formed.
[0036]
In this case, first, for example, the SiO2Is formed, and an opening is provided in the insulating
[0037]
After that, a resist is formed on the wafer 10 (more specifically, on the aluminum alloy layer 13), and then the resist is exposed and developed to form a resist pattern. At the same time, a second misalignment measurement pattern 14 is formed by exposing and developing the resist, with the aim that the center of the first
[0038]
Specifically, the distance from the
ΔXMi= (AX1i-BX1i) / 2 Expression (Fifteen. 1)
ΔYMi= (AY1i-BY1i) / 2 Expression (Fifteen. 2)
[0039]
Then, from the following equation (1), the amount of misalignment (ΔXEi, ΔYEi) Is determined based on the value previously set as the variation parameter described above.
(Equation 15)
[0040]
Then, the amount of misalignment (ΔX) determined from the above equation (1)Ei, ΔYEiIt is determined from the average value and the standard deviation in (2) whether or not a pattern that will be formed on the wafer is formed at a predetermined position.
[0041]
formula(Fifteen. 1) and the formula (Fifteen. (ΔX)Mi, ΔYMi), The average value OA in the X direction of the resist pattern misalignment amountave-MX, And the average value OA in the X directionave-MYWas determined from the following equation.
OAave-MX= [Σi(ΔXMi)] / N formula (16-1)
OAave-MY= [Σi(ΔYMi)] / N formula (16-2)
[0042]
Also, the following expression (17-1) and the formula (17-2), standard deviation σ in the X directionMXAnd the standard deviation σ in the Y directionMYI asked.
σMX= √ [Σi(OAave-MX-ΔXMi)2/ (N-1)] expression (17-1)
σMY= √ [Σi(OAave-MY−ΔYMi)2/ (N-1)] expression (17-2)
[0043]
In addition, "Σi] Is the sum of physical quantities (expressed by the expression following Σ) relating to N misalignment measurement patterns from the 0th misalignment measurement pattern to the (N−1) th misalignment measurement pattern. means.
[0044]
Sought | OAave-MX| + 3σMXAnd | OAave-MY| + 3σMYThe larger one of the values was 0.122 μm. Standard value of true misalignment (| OAave-X| + 3σX) And (| OAave-Y| + 3σY) Is 0.100 μm or less, such a value of 0.122 μm is out of the standard. Therefore, in the conventional IPQC determination, this lot is determined to be rejected.
[0045]
On the other hand, the misalignment amount (ΔXEi, ΔYEi) Average value OA in the X and Y directionsave-EXAnd OAave-EY, And the standard deviation σ in the X and Y directionsEXAnd σEYIs calculated from the following equation.
OAave-EX= [Σi(ΔXEi)] / N formula (18-1)
OAave-EY= [Σi(ΔYEi)] / N formula (18-2)
σEX= √ [Σi(OAave-EX-ΔXEi)2/ (N-1)] expression (19-1)
σEY= √ [Σi(OAave-EY−ΔYEi)2/ (N-1)] expression (19-2)
[0046]
Sought | OAave-EX| + 3σEXAnd | OAave-EY| + 3σEYThe larger value was 0.095 μm. Therefore, this value is within the standard, and unlike the conventional IPQC determination, this lot is determined to pass. Actually, using the second misalignment measurement pattern 14 as an etching resist, the
[0047]
(Example 2)
The second embodiment is a modification of the first embodiment. In the first embodiment, the determined misalignment amount (ΔX) of the pattern that will be formed on the waferEi, ΔYEiFrom the average value and the standard deviation of (1), it was determined whether a resist pattern that would be formed on the wafer was formed at a predetermined position. On the other hand, in the second embodiment,Is the baseThe amount of misalignment (ΔX) in the X and Y directions of the pattern that will be formed on the bodyEi, ΔYEi ) And the deviation from the standardThen, it is determined whether or not a pattern to be formed on the base is formed at a predetermined position.
[0048]
Table 2 below shows values of the fluctuation parameters in Example 2 obtained by the same method as in Example 1.
[0049]
[Table 2]
Offset (dx) 0.00 μm
Offset (dy) -0.01 μm
Rotation (θ) -0.09ppm
Sequence orthogonality (α) -0.12 ppm
Scaling (SX) 1.96 ppm
Scaling (SY) 2.32 ppm
[0050]
In Example 2, the second misalignment measurement pattern was measured for nine resist patterns per wafer. Therefore, N = 9.
[0051]
The amount of pattern misalignment in the second embodiment is calculated by the formula (Fifteen. 1) and (Fifteen. Determined from 2). ΔX foundMiAnd ΔYMiAmong them, the three having the largest absolute value were 0.093 μm, −0.090 μm, and −0.089 μm.
[0052]
On the other hand, the misalignment amount (ΔXEi, ΔYEi), The three with the largest absolute value were 0.110 μm, 0.105 μm, and −0.103 μm. If the standard is set to "one or less value where the amount of misalignment is 0.100 μm or more", unlike the conventional IPQC determination, this lot is determined to be rejected. Actually, using the second misalignment measurement pattern 14 as an etching resist, the
[0053]
Although the present invention has been described based on the preferred embodiments, the present invention is not limited to these embodiments. The shapes of the various patterns described in the embodiments are merely examples, and can be changed as appropriate. Further, in the embodiments, the explanation has been made by taking only the formation of the wiring layer as an example, but the misalignment determination method of the resist pattern of the present invention can be applied to any technical field in which a pattern should be formed using a resist. In this case, the base may be appropriately set according to the technical field.
[0054]
【The invention's effect】
According to the present invention, misalignment in a pattern that will be formed on a substrateThe amount, True misalignmentTo quantitySince the IPQC determination can be performed in a closer state, the IPQC determination can be performed with high accuracy and in accordance with the actual process. Therefore, it is possible to reliably prevent a decrease in manufacturing yield by determining what should be judged as reject as a pass, and a decrease in manufacturing yield by judging what should be judged as reject as reject, This can contribute to a reduction in manufacturing cost of the semiconductor device.
[Brief description of the drawings]
FIG. 1 is a schematic partial cross-sectional view of a wafer or the like for explaining a method of determining a resist pattern misalignment according to a first embodiment.
FIG. 2 is a schematic partial cross-sectional view of a wafer or the like for explaining the method of determining a resist pattern misalignment according to the first embodiment, following FIG. 1;
FIG. 3 is a schematic plan view of a wafer or the like for describing a method of determining a misregistration of a resist pattern according to the first embodiment.
FIG. 4FIG. 3 is a schematic partial cross-sectional view of a wafer or the like for explaining a resist pattern misalignment amount and a true misalignment amount.
FIG. 5It is a schematic diagram for explaining the concept of offset and rotation.
FIG. 6It is a schematic diagram for explaining the concept of array orthogonality and scaling.
[Explanation of symbols]
10 wafers
11 Insulation layer
12 First misalignment measurement pattern
13 Aluminum alloy layer
13A, 13B Stepped portion of aluminum alloy layer
14 Second misalignment measurement pattern
15 Third misalignment measurement pattern
114 resist pattern
115 patterns
Claims (3)
(イ)基体上に形成されるであろうパターンのX方向及びY方向の誤差であるオフセットdx及びdy、該パターンの回転方向の誤差であるローテーションθ、各該パターンの配列における直交度の誤差である配列直交度α、並びに、該パターンのX方向及びY方向の倍率変動であるスケーリングSX及びSYを、レジストパターンによって基体上に形成されるであろうパターンの位置の変動パラメーターとして予め設定しておき、
(ロ)予め第1の合わせずれ測定用パターンが複数形成された基体上に、レジストパターンから成る第2の合わせずれ測定用パターンを形成し、次いで、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第2の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第2の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔXMi,ΔYMi)(但し、i=0,1,2,・・・,N−1。尚、以下も同様)を求め、
(ハ)下記の式(1)から、レジストパターンによって基体上に形成されるであろうパターンにおけるX方向及びY方向の合わせずれ量(ΔXEi,ΔYEi)を、(イ)で予め変動パラメーターとして設定された値に基づき求め、
ことを特徴とするレジストパターンの合わせずれ判定方法。In a method of exposing a semiconductor device, in which a resist is formed on a substrate and then exposed and developed to form a resist pattern, it is determined whether a pattern to be formed on the substrate is formed at a predetermined position. A method of determining misregistration of a resist pattern,
(A) Offsets dx and dy as errors in the X and Y directions of a pattern to be formed on the substrate, rotation θ as an error in the rotation direction of the pattern, and errors in orthogonality in the arrangement of the patterns. SEQ orthogonality α is, and, a scaling S X and S Y is a change in magnification in the X direction and Y direction of the pattern, in advance as variations parameters of position of the pattern that will be formed on the substrate by the resist pattern Set it up,
(B) A second misalignment measurement pattern composed of a resist pattern is formed on a substrate on which a plurality of first misalignment measurement patterns have been formed in advance, and then each of the first misalignment measurement patterns is used as a reference. Based on the measurement of the distance in the X direction and the Y direction to the second misalignment measurement pattern corresponding to the first misalignment measurement pattern, the X misalignment and the Y misalignment of the second misalignment measurement pattern are determined. The direction misalignment amount (ΔX Mi , ΔY Mi ) (where i = 0, 1, 2,..., N−1; the same applies to the following) is obtained .
(C) From the following equation (1), the amount of misalignment (ΔX Ei , ΔY Ei ) in the X direction and the Y direction in the pattern that will be formed on the substrate by the resist pattern is determined in advance by Calculated based on the value set as
A method for judging misalignment of a resist pattern.
(B)基体上にレジストを形成し、次いで、該レジストを露光、現像して、第2の合わせずれ測定用パターンを形成した後、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第2の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第2の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔxRj,ΔyRj)(但し、j=0,1,2,・・・,M−1。尚、以下も同様)を求め、
(C)第2の合わせずれ測定用パターンに基づき基体上に第3の合わせずれ測定用パターンを形成した後、各第1の合わせずれ測定用パターンを基準とした、該第1の合わせずれ測定用パターンに対応する第3の合わせずれ測定用パターンまでのX方向及びY方向の距離の測定に基づき、第3の合わせずれ測定用パターンのX方向及びY方向の合わせずれ量(ΔxPj,ΔyPj)を求め、
(D)測定された合わせずれ量(ΔxRj,ΔyRj)及び(ΔxPj,ΔyPj)に基づき、下記の式(2)及び式(3)から、オフセットdx及びdy、ローテーションθ、配列直交度α、並びにスケーリングSX及びSYを求めることを特徴とする請求項1又は請求項2に記載のレジストパターンの合わせずれ判定方法。
(B) forming a resist on a substrate, exposing and developing the resist to form a second misalignment measurement pattern, and then using the first misalignment measurement pattern as a reference, Based on the measurement of the distance in the X and Y directions to the second misalignment measurement pattern corresponding to the first misalignment measurement pattern, the misalignment of the second misalignment measurement pattern in the X and Y directions is measured. the amount (Δx Rj, Δy Rj) (where, j = 0,1,2, ···, M -1. In addition, similarly hereinafter) sought,
(C) After forming a third misalignment measurement pattern on the base based on the second misalignment measurement pattern, the first misalignment measurement is performed based on each of the first misalignment measurement patterns. Based on the measurement of the distance in the X and Y directions to the third misalignment measurement pattern corresponding to the third misalignment measurement pattern, the misalignment amounts (Δx Pj , Δy) in the X and Y directions of the third misalignment measurement pattern Pj) the request,
(D) Based on the measured misalignment amounts (Δx Rj , Δy Rj ) and (Δx Pj , Δy Pj ), the following formulas (2) and (3) are used to determine the offsets dx and dy, the rotation θ, and the array orthogonality. 3. The method according to claim 1, wherein the degree α and the scalings S X and S Y are obtained. 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18978095A JP3552350B2 (en) | 1995-07-03 | 1995-07-03 | Method for determining misalignment of resist pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18978095A JP3552350B2 (en) | 1995-07-03 | 1995-07-03 | Method for determining misalignment of resist pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0917726A JPH0917726A (en) | 1997-01-17 |
| JP3552350B2 true JP3552350B2 (en) | 2004-08-11 |
Family
ID=16247087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18978095A Expired - Fee Related JP3552350B2 (en) | 1995-07-03 | 1995-07-03 | Method for determining misalignment of resist pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552350B2 (en) |
-
1995
- 1995-07-03 JP JP18978095A patent/JP3552350B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0917726A (en) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101535898B (en) | A method and a system for reducing overlay errors within exposure fields by apc control strategies | |
| US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
| US20030143761A1 (en) | Method of manufacturing a semiconductor device | |
| CN117916672A (en) | Hybrid Development of EUV Resists | |
| US6251745B1 (en) | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits | |
| KR20190137132A (en) | Method and apparatus for optimization of lithography process | |
| JP2003203841A (en) | Evaluation method, manufacturing condition correction method, and semiconductor device manufacturing method | |
| KR101328611B1 (en) | pattern matching method for semiconductor memory device manufacturing | |
| TWI820371B (en) | Inspection tool for use in lithographic device manufacturing processes and metrology method | |
| US7419882B2 (en) | Alignment mark and alignment method for the fabrication of trench-capacitor dram devices | |
| US6962854B2 (en) | Marks and method for multi-layer alignment | |
| US7333173B2 (en) | Method to simplify twin stage scanner OVL machine matching | |
| US7642021B2 (en) | Method of mapping lithography focus errors | |
| JP3552350B2 (en) | Method for determining misalignment of resist pattern | |
| JP3959212B2 (en) | Mask pattern correction method and exposure mask using the same | |
| US7693682B2 (en) | Method for measuring critical dimensions of a pattern using an overlay measuring apparatus | |
| JP2003512738A (en) | Reticle, wafer, measurement stepper and preventive maintenance method | |
| KR100559619B1 (en) | Alignment mark for measuring the degree of overlap and its manufacturing method | |
| KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
| CN119486139B (en) | A method for improving the uniformity of NAND block word lines and select tubes | |
| TWI811952B (en) | Metrology methods and appratuses | |
| EP4687171A1 (en) | Method and apparatus for bonding substrates | |
| KR20010028305A (en) | Method for revising registration | |
| KR20050111821A (en) | Overlay mark | |
| KR19990006078A (en) | Method of forming overlay measurement mark of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |