JP3552509B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP3552509B2 JP3552509B2 JP34605997A JP34605997A JP3552509B2 JP 3552509 B2 JP3552509 B2 JP 3552509B2 JP 34605997 A JP34605997 A JP 34605997A JP 34605997 A JP34605997 A JP 34605997A JP 3552509 B2 JP3552509 B2 JP 3552509B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- transistor
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は入力信号を電圧増幅したのち電力増幅する増幅回路に関するものである。
【0002】
【従来の技術】
近年、音響用増幅回路において要求される出力が増大してきている。しかしながら価格は年々下降してきており、増幅回路の出力増大とコストダウンとを両立させなければならなくなっている。
【0003】
【発明が解決しようとする課題】
基本回路構成を変えずに増幅回路の出力を上げるには、電源の電圧を高くする必要がある。そのためには、定電圧回路に使用するトランジスタは高コレクタ損失(Pc)の部品を使わなければならず、コストアップの要因となっていた。
【0004】
本発明は、増幅回路の出力増大のため電源電圧を上げても、定電圧回路に使用するトランジスタに従来のように高コレクタ損失のものを必要としないようにする手段を提供することを目的とする。
【0005】
【課題を解決するための手段】
上記課題を解決するために、本発明の増幅回路は、入力信号を電圧増幅するための電圧増幅手段と、前記電圧増幅手段の出力を入力して電力増幅する電力増幅手段と、前記電力増幅手段へ直流電源電圧を供給する電源手段と、前記電源手段の直流電源電圧を定電圧化して前記電圧増幅手段へ定電圧直流電源電圧として供給する定電圧回路手段とを備え、前記定電圧回路手段は、前記電源手段の直流電源電圧を検出して、それが高いときには直流出力電圧を高くするように作用する。
【0006】
これにより小出力時の定電圧回路手段内部の電圧低下すなわち損失を少なくでき、コレクタ損失の小さいトランジスタを用いることができてコストを安くすることができる。
【0009】
そして請求項2の増幅回路は、請求項1または2の構成において、定電圧回路手段の出力変化は電力増幅手段の出力変化または電源手段の直流電源電圧の変化に対してヒステリシス特性を持つように作用するものであり、微細な電源電圧変動の影響を受けにくくするものである。
【0010】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施の形態1の増幅回路について、図面を参照しながら説明する。図1は本発明の実施の形態1の増幅回路のブロック図である。増幅回路1は簡単のために4チャンネルの増幅回路のうち1チャンネル分だけを示す。増幅回路1は電圧増幅手段である電圧増幅段2と電力増幅手段である電力増幅段3とよりなり、この増幅回路1を動作させるための電源電圧をトランス4で変圧したAC電圧を整流回路7で整流する電源手段で直流電源電圧として電力増幅段3に供給するとともに、さらに定電圧回路手段である正電圧側の定電圧回路5と負電圧側の定電圧回路6とで定電圧化して定電圧直流電源電圧として電圧増幅段2に供給する。制御切り替え回路8は2チャンネル時と4チャンネル時とで定電圧回路5,6の出力電圧を切り換えることによって4チャンネル時に増幅回路1の最大出力を低下させるためのものである。
【0011】
入力信号は増幅回路1で増幅された後出力されるが、増幅回路1は一般的に入力信号は電圧増幅段2でその振幅を増幅され、その後電力増幅段3で電流を増幅して出力される構成となっている。ここで増幅回路1の出力しうる最大出力電圧は電圧増幅段2で決まり、電圧増幅段2が出力しうる最大電圧は、電圧増幅段2に供給される電圧すなわち定電圧回路5の直流出力電圧である。言い替えればこの電圧によって増幅回路1の最大出力を制限している。
【0012】
定電圧回路5の入力側の電圧をVc、出力側の電圧をVeとし、流れる電流をIceとすると、定電圧回路5中のトランジスタに必要なコレクタ損失Pcは、
Pc=(Vc−Ve)*Ice
となる。しかしながら実際に使用するトランス4は、その内部抵抗のために高負荷時すなわち電力増幅段3の大出力時に、無負荷時(小出力時)より出力される電圧が低くなるのが一般的である。ここで高負荷時の電圧をVload、無負荷時の電圧をVload+Vαとすれば、高負荷時にトランジスタに必要なコレクタ損失Pcは、
Pc=(Vload−Ve)*Ice
であり、無負荷時では、
Pc=(Vload+Vα−Ve)*Ice
となる。故に無負荷時には高負荷時より、トランジスタに必要なコレクタ損失PcはVα*Iceだけ大きくなり、その分だけ高価なコレクタ損失Pcの大きなトランジスタを使用しなくてはならなくなる。
【0013】
ここでVeを高く設定できれば、前述の式、
Pc=(Vload+Vα−Ve)*Ice
より、トランジスタのコレクタ損失Pcを低く設定できるころがわかるが、Veは電圧増幅段2の最大出力を制限している電圧であるので、無条件に高く設定できない。
【0014】
ここで、本発明では、無負荷時に限りこの定電圧回路より出力される電圧を高く設定することにした。すなわち無負荷時には入力信号が無いので、出力を制限する必要はない。ゆえに上記の定電圧回路の出力電圧Veを高く設定してもよい訳で、これにより、従来よりコレクタ損失Pcの小さいトランジスタを使用できることとなり、コストダウンできる。
【0015】
図2は図1の中の定電圧回路5の実際の回路図である。トランジスタ51は電圧増幅段2に供給する電圧Veを制御する。定電圧ダイオード52,53は抵抗器R1とともに定電圧回路5の入力側の電圧Vcを分圧してトランジスタ51のベース電位を規定し出力側の電圧Veを決定する。トランジスタ54は定電圧ダイオード53を短絡することによってトランジスタ51のベース電位を変化させる。トランジスタ54のベース−エミッタ間に接続されたトランジスタ55のベースと電圧比較器57の中点との間には図の極性の定電圧ダイオード56が接続され、電圧比較器57は定電圧回路5の入力側の電圧Vcとグランドの間に接続されている。さらにトランジスタ54のコレクタと電圧比較器57の中点の間には抵抗器R2が接続され、この接続点とグランドの間にはコンデンサC1が接続されている。トランジスタ54のベースには制御切り替え回路8からのon/off制御端子が接続されている。
【0016】
このように構成され、つぎにその動作を説明する。2チャンネル使用時には増幅回路1の出力電力を低下させる必要がないので、制御切り替え回路8はon/off制御端子をローにして、トランジスタ54をトランジスタ55の入力の状態に無関係にオフにし、トランジスタ51のベースは定電圧ダイオード52,53が直列になった電圧で制御され、定電圧回路5の出力側の電圧Veは高く制御される。
【0017】
4チャンネル使用時には、4つの増幅回路が使用されるので、総合の消費電力が増え、個々の増幅回路の出力を低下させる必要があり、制御切り替え回路8はon/off制御端子に制御電圧ハイを加えてトランジスタ54をオンにし、定電圧ダイオード53を短絡してトランジスタ51のベースは定電圧ダイオード52の電圧で制御され、定電圧回路5の出力側の電圧Veは低く制御される。
【0018】
この状態で増幅回路1の入力がないとき、すなわち無負荷時には、定電圧回路5の入力側の電圧Vcが高く、電圧比較器57の中点電圧も高くなり定電圧ダイオード56の電圧を超えるとトランジスタ55をオンにし、トランジスタ54をオフにさせるので、トランジスタ51のベースは定電圧ダイオード52と53が直列になった高い電圧で制御され、定電圧回路5の出力側の電圧Veが高くなる。
【0019】
増幅回路1の入力が大きく電力増幅段3の出力が大きいときには、トランス4から出力される電圧すなわち定電圧回路5の入力側の電圧Vcが小出力時に比べて低くなり、電圧比較器57の中点電圧も低くなり定電圧ダイオード56の電圧を超えられずトランジスタ55はオフとなり、トランジスタ54をオンにさせるので、定電圧ダイオード53はトランジスタ54で短絡され、トランジスタ51のベースは定電圧ダイオード52のみの低い電圧で制御され、定電圧回路5の出力側の電圧Veが低くなり、電圧増幅段2の出力電圧を制限する。
【0020】
ここで抵抗器R2の動作を説明すると、定電圧回路5の入力側の電圧Vcの細かい変化で出力側の電圧Veが細かく変化するのを防ぐためのもので、電圧Vcが低くなろうとするとき、電圧比較器57の中点は、抵抗器R2によってトランジスタ54のコレクタ電圧を印加され、電圧比較器57で規定された電圧より高い電圧に維持され、中点電圧がより低い電圧にならないとトランジスタ55はオフにならない。またそうしてトランジスタ54がいったんオフになるとトランジスタ54がオンとなり、抵抗器R2によって電圧比較器57の中点に低い電圧が印加されるので、Vcがより高くなって電圧比較器57の中点がより高くならないとトランジスタ55がオンにならないという正帰還によるヒステリシス現象を用いて電圧切り替えを安定に行うものである。コンデンサC1は電圧比較器57の中点に加わる電源のリップルの影響を除くためのものである。
【0021】
以上のようにトランジスタ51は、Vcの高い時にはVeも高く、Vcの低いときにはVeも低く出力すればよいので、Veの電圧が一定の回路よりもコレクタ損失Pcの低いトランジスタを使用することができ、コストダウンできることになる。
【0022】
ここでは定電圧回路5のみについて説明したが、定電圧回路6についても相補的に同様の回路で同様の動作を行い、無負荷時には−Vcの絶対値が高くなれば−Veの絶対値も高くなるように動作する。
【0023】
またこの実施形態では定電圧回路5は2段階に直流出力電圧を変化し得るように説明したが、3段階以上に変化するようにしても、また図2の定電圧回路のトランジスタ54,55で構成する部分を入力電圧をアナログ的に増幅するようにして、定電圧ダイオード52,53に代えてトランジスタの内部抵抗の変化でトランジスタ51の出力電圧Veを連続的に変化させても同様の効果を得ることができる。
【0024】
このように本実施の形態では、定電圧回路手段は電源手段の直流電源電圧を検出してそれが高いときには直流出力電圧を高くするように作用することにより、定電圧回路手段の直流出力電圧が一定のときよりも定電圧制御用のトランジスタ51内部の損失を少なくでき、コレクタ損失Pcの小さいトランジスタでよく、コストを低減することができる。
【0025】
(実施の形態2)
図3は本発明の実施の形態2の増幅回路のブロック図である。実施の形態1では、電力増幅段の小出力時に定電圧回路の出力電圧を高めるために電源電圧の低下を検出することにより電力増幅段の出力を検出したが、本実施形態では電力増幅段の出力そのものを検出しようとするものである。増幅回路全体の構成は図1とほぼ同一であり、出力信号を分岐して定電圧回路5a,6aに加えて電力増幅段3の出力を検出する点が異なる。図3の中の定電圧回路5aの実際の回路図を図4に示す。図4において、トランジスタ51aは電圧増幅段2に供給する電圧Veを制御する。定電圧ダイオード52a,53aは抵抗器R1とともに定電圧回路5aの入力側の電圧Vcを分圧してトランジスタ51aのベース電位を規定し出力側の電圧Veを決定する。トランジスタ54aは定電圧ダイオード53aを短絡することによってトランジスタ51aのベース電位を変化させる。トランジスタ54aのエミッタとグランド間に接続されたトランジスタ55aのベースと電圧比較器57aの中点との間には図の極性の定電圧ダイオード56aが接続され、電圧比較器57aは、電力増幅段3の出力を抵抗器R3を介して整流するダイオード58によって充電されるコンデンサC2と並列に接続されている。トランジスタ54aのベースには制御切り替え回路8からのon/off制御端子が接続されている。
【0026】
このように構成され、つぎにその動作を説明する。2チャンネル使用時には増幅回路1の出力電力を低下させる必要がないので、制御切り替え回路8はon/off制御端子をローにして、トランジスタ54aをオフにし、トランジスタ55aの状態に関わりなくトランジスタ51aのベースは定電圧ダイオード52a,53aが直列になった電圧で制御され、定電圧回路5の出力側の電圧Veは高く制御される。
【0027】
4チャンネル使用時には、4つの増幅回路が使用されるので、総合の消費電力が増え、個々の増幅回路の出力を低下させる必要があり、制御切り替え回路8はon/off制御端子に制御電圧ハイを加えてトランジスタ54をオン可能な状態にする。
【0028】
この状態で増幅回路1の入力(したがって出力)がないとき、すなわち無負荷時には、電圧比較器57aの中点電圧が定電圧ダイオード56aのツェナー電圧を超えないため、トランジスタ55aはオフとなり、トランジスタ54aはオン可能であってもトランジスタ54aのコレクタはオープンとなり、トランジスタ51のベースは定電圧ダイオード52と53が直列になった高い電圧で制御され、定電圧回路5の出力側の電圧Veが高くなる。
【0029】
on/off制御端子の制御電圧がハイで、トランジスタ54がオン可能な状態において、電力増幅段3の出力が大きくなると、抵抗器R3を介してコンデンサC2が充電され、電圧比較器57aに印加され、その中点の電圧が定電圧ダイオード56aのツェナー電圧を超えたとき、トランジスタ55aはオンとなり、したがってトランジスタ54aのコレクタはグランド電位となり、定電圧ダイオード53aを短絡してトランジスタ51aのベースは定電圧ダイオード52aの電圧で制御され、定電圧回路5の出力側の電圧Veは低く制御される。
【0030】
このように本実施の形態では、定電圧回路手段は電力増幅段の出力を検出してそれが小さいときには直流出力電圧を高くするように作用することにより、定電圧回路手段の直流出力電圧が一定のときよりも定電圧制御用のトランジスタ51a内部の損失を少なくでき、コレクタ損失Pcの小さいトランジスタでよく、コストを低減することができる。本実施の形態においても実施の形態1における変形は同様に可能である。たとえば出力の微少な変化に対して定電圧回路手段の出力電圧がヒステリシス特性を持つようにすることもできる。
【0031】
【発明の効果】
以上説明したように本発明の増幅回路は、定電圧回路手段は電源手段の直流電源電圧を検出してそれが高いときには直流出力電圧を高くするように作用するものであり、電源電圧の変動を検出して出力を知ることができ、小出力時の定電圧回路手段内部の電圧低下すなわち損失を少なくでき、コレクタ損失の小さいトランジスタを用いることができてコストを安くすることができる。
【0033】
さらに、定電圧回路手段の出力変化は電力増幅手段の出力変化または電源手段の直流電源電圧の変化に対してヒステリシス特性を持つので、微細な電源電圧変動の影響を受けないという効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の増幅回路のブロック図
【図2】同じく図1中の定電圧回路5の回路図
【図3】同じく実施の形態2の増幅回路のブロック図
【図4】同じく図3中の定電圧回路5aの回路図
【符号の説明】
1 増幅回路
2 電圧増幅段
3 電力増幅段
4 トランス
5 定電圧回路(正電圧側)
6 定電圧回路(負電圧側)
7 整流回路
8 制御切り替え回路
51,51a 定電圧回路の出力トランジスタ
52,52a ツェナーダイオード
53,53a ツェナーダイオード
54,54a トランジスタ
55,55a トランジスタ
56,56a ツェナーダイオード
57,57a 電圧比較器
58 ダイオード
R1,R2,R3 抵抗器
C1,C2 コンデンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an amplifier circuit that amplifies a voltage of an input signal and then amplifies power.
[0002]
[Prior art]
2. Description of the Related Art In recent years, the output required of an audio amplifier circuit has been increasing. However, the price is decreasing year by year, and it is necessary to achieve both an increase in the output of the amplifier circuit and a reduction in cost.
[0003]
[Problems to be solved by the invention]
To increase the output of the amplifier circuit without changing the basic circuit configuration, it is necessary to increase the voltage of the power supply. To this end, the transistors used in the constant voltage circuit must use parts having a high collector loss (Pc), which has caused a cost increase.
[0004]
SUMMARY OF THE INVENTION It is an object of the present invention to provide means for preventing a transistor used in a constant voltage circuit from having a high collector loss as in the related art even when a power supply voltage is increased to increase the output of an amplifier circuit. I do.
[0005]
[Means for Solving the Problems]
In order to solve the above problem, an amplifier circuit according to the present invention includes a voltage amplifying unit for amplifying a voltage of an input signal, a power amplifying unit for inputting an output of the voltage amplifying unit and amplifying power, and a power amplifying unit. Power supply means for supplying a DC power supply voltage to the power supply means, and constant voltage circuit means for converting the DC power supply voltage of the power supply means to a constant voltage and supplying the voltage as a constant voltage DC power supply voltage to the voltage amplification means, wherein the constant voltage circuit means The DC power supply voltage of the power supply means is detected, and when the DC power supply voltage is high, the DC output voltage is increased .
[0006]
As a result, the voltage drop, that is, the loss inside the constant voltage circuit means at the time of small output can be reduced, and a transistor having a small collector loss can be used, so that the cost can be reduced.
[0009]
According to a second aspect of the present invention, in the configuration of the first or second aspect, the output change of the constant voltage circuit means has a hysteresis characteristic with respect to the output change of the power amplifying means or the change of the DC power supply voltage of the power supply means. It acts to make it less susceptible to minute power supply voltage fluctuations.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, the amplifier circuit according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of an amplifier circuit according to
[0011]
The input signal is output after being amplified by the
[0012]
Assuming that the voltage on the input side of the
Pc = (Vc−Ve) * Ice
It becomes. However, the output voltage of the transformer 4 actually used is generally lower at the time of high load, that is, at the time of large output of the
Pc = (Vload−Ve) * Ice
And at no load,
Pc = (Vload + Vα−Ve) * Ice
It becomes. Therefore, when there is no load, the collector loss Pc required for the transistor is larger than that at the time of high load by Vα * Ice, and a transistor having a large collector loss Pc must be used accordingly.
[0013]
If Ve can be set high here,
Pc = (Vload + Vα−Ve) * Ice
From this, it can be seen that the collector loss Pc of the transistor can be set low, but since Ve is a voltage limiting the maximum output of the
[0014]
Here, in the present invention, the voltage output from the constant voltage circuit is set high only when there is no load. That is, since there is no input signal when there is no load, there is no need to limit the output. Therefore, the output voltage Ve of the above-described constant voltage circuit may be set to be higher, which makes it possible to use a transistor having a smaller collector loss Pc than the conventional case, and to reduce the cost.
[0015]
FIG. 2 is an actual circuit diagram of the
[0016]
The operation is described below. Since it is not necessary to reduce the output power of the
[0017]
When four channels are used, since four amplifier circuits are used, the total power consumption increases, and it is necessary to reduce the output of each amplifier circuit. The
[0018]
In this state, when there is no input to the
[0019]
When the input of the amplifying
[0020]
Here, the operation of the resistor R2 will be described. This is to prevent the output voltage Ve from being finely changed by the fine change of the input voltage Vc of the
[0021]
As described above, the
[0022]
Although only the
[0023]
In this embodiment, the
[0024]
As described above, in the present embodiment, the constant voltage circuit means detects the DC power supply voltage of the power supply means and acts to increase the DC output voltage when it is high, so that the DC output voltage of the constant voltage circuit means is increased. The internal loss of the constant
[0025]
(Embodiment 2)
FIG. 3 is a block diagram of an amplifier circuit according to
[0026]
The operation is described below. Since it is not necessary to reduce the output power of the
[0027]
When four channels are used, since four amplifier circuits are used, the total power consumption increases, and it is necessary to reduce the output of each amplifier circuit. The
[0028]
In this state, when there is no input (therefore, output) of the
[0029]
When the control voltage of the on / off control terminal is high and the
[0030]
As described above, in the present embodiment, the constant voltage circuit means detects the output of the power amplifying stage, and when the output is small, acts to increase the DC output voltage, so that the DC output voltage of the constant voltage circuit means is constant. In this case, the internal loss of the constant
[0031]
【The invention's effect】
As described above, in the amplifier circuit of the present invention , the constant voltage circuit means detects the DC power supply voltage of the power supply means and acts to increase the DC output voltage when it is high. The output can be detected to detect the output, the voltage drop inside the constant voltage circuit means at the time of small output , that is, the loss can be reduced, and a transistor having a small collector loss can be used, so that the cost can be reduced.
[0033]
Further, since the output change of the constant voltage circuit means has a hysteresis characteristic with respect to the output change of the power amplifying means or the change of the DC power supply voltage of the power supply means, it is possible to obtain the effect of not being affected by minute power supply voltage fluctuations.
[Brief description of the drawings]
1 is a block diagram of an amplifier circuit according to a first embodiment of the present invention; FIG. 2 is a circuit diagram of a
1 amplifying
6 Constant voltage circuit (negative voltage side)
7
Claims (2)
前記電圧増幅手段の出力を入力して電力増幅する電力増幅手段と、
前記電力増幅手段へ直流電源電圧を供給する電源手段と、
前記電源手段の直流電源電圧を定電圧化して前記電圧増幅手段へ定電圧直流電源電圧として供給する定電圧回路手段とを備え、
前記定電圧回路手段は、前記電源手段の直流電源電圧を検出して、それが高いときには直流出力電圧を高くすることを特徴とする増幅回路。Voltage amplifying means for amplifying the voltage of the input signal;
Power amplifying means for inputting the output of the voltage amplifying means and amplifying the power,
Power supply means for supplying a DC power supply voltage to the power amplification means,
Constant voltage circuit means for converting the DC power supply voltage of the power supply means to a constant voltage and supplying it as a constant voltage DC power supply voltage to the voltage amplification means,
The amplifying circuit, wherein the constant voltage circuit means detects a DC power supply voltage of the power supply means, and increases the DC output voltage when the voltage is high .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34605997A JP3552509B2 (en) | 1997-12-16 | 1997-12-16 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34605997A JP3552509B2 (en) | 1997-12-16 | 1997-12-16 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177350A JPH11177350A (en) | 1999-07-02 |
| JP3552509B2 true JP3552509B2 (en) | 2004-08-11 |
Family
ID=18380868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34605997A Expired - Fee Related JP3552509B2 (en) | 1997-12-16 | 1997-12-16 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552509B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239505A (en) * | 2008-03-26 | 2009-10-15 | Roland Corp | Amplifier for audio |
-
1997
- 1997-12-16 JP JP34605997A patent/JP3552509B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009239505A (en) * | 2008-03-26 | 2009-10-15 | Roland Corp | Amplifier for audio |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177350A (en) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8311243B2 (en) | Energy-efficient consumer device audio power output stage | |
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| JP3522969B2 (en) | BTL amplifier device | |
| JP2586495B2 (en) | High frequency detection circuit | |
| JP2004214793A (en) | Amplifier circuit | |
| JPH04372212A (en) | Amplifying circuit | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
| US6348783B2 (en) | DC/DC converter for suppressing effects of spike noise | |
| AU1016800A (en) | Power amplifier arrangement | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| HK1000749B (en) | Amplifier having two operating modes | |
| US5164679A (en) | AC power amplifier having current limit control | |
| JP3552509B2 (en) | Amplifier circuit | |
| US20030001547A1 (en) | Switching regulator and amplifier utilizing said regulator | |
| US6812788B2 (en) | Amplifying circuit | |
| US6023193A (en) | High power bridge amplifier | |
| JPH05502357A (en) | Power amplifier with current limiting means | |
| US7535267B2 (en) | Output circuit and operational amplifier | |
| US6538505B1 (en) | Distortion reduction technique for inductive boost amplifier | |
| JP3360419B2 (en) | Amplifier circuit | |
| JPS59103571A (en) | Switching regulator circuit | |
| US20030169074A1 (en) | Low-voltage drive circuit and method for the same | |
| EP1127407B1 (en) | An amplifier for use in a mobile phone | |
| JPH1079630A (en) | Power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |