JP3554966B2 - 配線形成方法及び電子部品 - Google Patents
配線形成方法及び電子部品 Download PDFInfo
- Publication number
- JP3554966B2 JP3554966B2 JP2000008247A JP2000008247A JP3554966B2 JP 3554966 B2 JP3554966 B2 JP 3554966B2 JP 2000008247 A JP2000008247 A JP 2000008247A JP 2000008247 A JP2000008247 A JP 2000008247A JP 3554966 B2 JP3554966 B2 JP 3554966B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- power supply
- plating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
- H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線形成方法及び電子部品に関し、特にセミアディティブ法による微細配線の形成方法と当該方法により配線を形成された電子部品に関する。
【０００２】
【従来の技術】
半導体集積回路や半導体デバイス、配線基板等においては、微細かつ低抵抗の配線パターンが必要とされており、そのためには配線パターンのアスペクト比（配線厚さ／配線幅）を高くする必要がある。高アスペクト比の微細配線を形成するためには、一般にセミアディティブ法が用いられている。
【０００３】
従来のセミアディティブ法による配線パターンの形成方法を図１（ａ）〜（ｄ）に示す。まず、基板１の表面全体に給電膜２を形成した後、その上にフォトレジストを塗布し、これをパターニングすることにより、図１（ａ）に示すように給電膜２の上に選択的電解メッキ用のレジストパターン３を形成する。給電膜２としては、一般に、Ｃｕメッキの場合には上層Ｃｕ／下層Ｔｉの２層膜などが用いられ、Ａｕメッキの場合には上層Ｐｄ／下層Ｔｉなどが用いられる。
【０００４】
ついで、基板１を電解メッキ液に浸漬し、給電膜２を電解メッキ用電極として通電すると、図１（ｂ）に示すように、レジストパターン３から露出した領域で、給電膜２の上にメッキ金属が析出し、メッキ配線４が形成される。電解メッキが終了したら、基板１を洗浄した後、図１（ｃ）に示すように、レジストパターン３を剥離させる。
【０００５】
この後、メッキ配線４から露出している給電膜２を完全にエッチングすることにより、図１（ｄ）に示すように給電膜２とメッキ配線４からなる所望パターンの配線パターンが得られる。
【０００６】
【発明が解決しようとする課題】
上記のような微細配線の形成方法においては、図１（ｄ）に示すように、メッキ配線４を形成した後、給電膜２の露出部分をエッチングによって除去しているが、そのエッチング方法にはドライエッチングによる方法とウエットエッチングによる方法とがあった。
【０００７】
ドライエッチングによる方法には、イオンミリングや反応性イオンエッチング（ＲＩＥ）等を用いるものがあり、これらの方法によれば、ライン・アンド・スペース（以下、Ｌ／Ｓと記す）が５μｍ以下の微細な配線パターンを形成することが可能である。
【０００８】
しかし、ドライエッチングによる方法では、いずれにしても高価な装置が必要となり、コストがきわめて高くつく問題がある。さらに、イオンミリングでは、給電膜のみを選択的にエッチングすることができず、給電膜と共にメッキ配線や基板もエッチングしてしまい、エッチング残渣や下地損傷の問題が発生する。また、反応性イオンエッチングでは、給電膜として用いることのできる材料が見あたらないという問題がある。
【０００９】
一方、ウエットエッチングによる方法では、ＣｕやＴｉの給電膜の場合にはフッ酸などが用いられ、Ｐｄの給電膜の場合には硝酸＋塩酸などが用いられる。ウエットエッチングによる方法では、ドライエッチングによる方法に比べてコストが非常に安価で、また給電膜のみを選択的にエッチングすることも容易である。
【００１０】
しかしながら、ウエットエッチングは等方的であるため、給電膜２をウエットエッチングすると、図２に示すようにメッキ配線４の下の給電膜２までがサイドエッチされてメッキ配線４の下にアンダーカット５が入り、配線の密着不良や剥離等の欠点が生じる恐れがある。そのため、ウエットエッチングでは、Ｌ／Ｓ＝５〜１０μｍに微細化限界があり、Ｌ／Ｓが５μｍ以下の微細配線を得ることはできなかった。
【００１１】
本発明は、上記の従来例の問題点に鑑みてなされたものであり、その目的とするところは、給電膜を除去するのにウエットエッチングを用いたセミアディティブ法により、微細な配線を形成することができる配線形成方法及び電子部品を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の配線形成方法は、基板上に部分的に線状の給電膜を形成する工程と、前記線状の給電膜の一部で線幅全域に重複するようにして前記基板の上に物理的成膜法でメッキ下地膜を形成する工程と、電解メッキによって前記メッキ下地膜の上にメッキ配線を形成する工程と、前記給電膜のうち少なくともメッキ配線から露出している領域をウエットエッチングにより選択的に除去する工程とを備えたことを特徴としている。
【００１３】
ここで、基板の種類は特に限定されるものでなく、半導体集積回路や半導体デバイス、配線基板用の半導体基板やセラミック基板、ガラスエポキシ基板などが含まれる。また、基板上にメッキ下地膜を形成する方法としては、基板の全面に下地用金属を形成した後、これをエッチングして所定パターンのメッキ下地膜を形成してもよく、レジストパターンの上から下地用金属を基板上に堆積させ、リフトオフ法によってメッキ下地膜を形成してもよい。
【００１４】
請求項２に記載の配線形成方法は、基板上に部分的に線状の給電膜を形成する工程と、該基板の上に開口部が配線形成領域となるようにレジストパターンを形成して、該レジストパターンの各開口部の一部で前記線状の給電膜の一部を、形成される配線の線幅全域に亘って露出させる工程と、物理的成膜法によって少なくともレジストパターンの開口内にメッキ用下地膜を形成する工程と、電解メッキによって前記レジストパターンの開口部内のメッキ用下地膜の上にメッキ配線を形成する工程と、前記レジストパターンを除去する工程と、ウエットエッチングにより前記給電膜のうち少なくともメッキ配線から露出している領域を選択的に除去する工程とを備えたことを特徴としている。
【００１５】
請求項３に記載の配線形成方法は、請求項１又は請求項２に記載した配線の形成方法において、上記メッキ下地膜のうち前記給電膜と重複している部分の線幅を該給電膜の最小線幅よりも広くしたことを特徴としている。
【００１６】
請求項４に記載の配線形成方法は、請求項１、請求項２又は請求項３に記載した配線形成方法において、上記メッキ下地膜の下面に接着層又は拡散防止層を形成することを特徴としている。
【００１７】
請求項５に記載の電子部品は、請求項１ないし請求項４に記載の配線形成方法を用いて製造したことを特徴とするものである。
【００１８】
【作用】
請求項１に記載の配線形成方法にあっては、線状に形成された給電膜の一部で線幅全域に重複するようにして基板上に物理的成膜法でメッキ下地膜を形成し、その上にメッキ配線を形成しているから、給電膜をウエットエッチングしたとき仮にすべての給電膜がエッチング除去されたとしても、メッキ下地膜の一部でアンダーカットもしくは空所が生じてメッキ下地膜の一部が基板から浮くに過ぎず、メッキ下地膜の大部分が基板から剥離してしまう恐れがない。従って、微細な線幅のパターンを含む配線パターンにも用いることができ、ウエットエッチングで給電膜を除去するセミアディティブ法において、線幅の微細な配線パターンを形成することが可能になる。
【００１９】
なお、本発明は配線パターンの一部に適用される場合も含む。例えば、線幅の比較的広い部分については従来方法を用い、線幅の微細な部分にのみ本発明の方法を適用してもよい。
【００２０】
請求項２に記載の配線形成方法は、レジストパターンの開口部の一部で線状の給電膜の一部を、形成される配線の線幅全域に亘って露出させ、物理的成膜法によって少なくともレジストパターンの開口内にメッキ下地膜を形成しているから、該メッキ下地膜によって給電膜と一部が重複するようにしてメッキ下地膜を形成することができ、給電膜をウエットエッチングしたとき仮にすべての給電膜がエッチング除去されたとしても、メッキ下地膜の一部でアンダーカットが生じてメッキ下地膜の一部が基板から浮くに過ぎず、メッキ下地膜が基板から剥離してしまう恐れがない。従って、微細な線幅のパターンを含む配線パターンにも用いることができ、ウエットエッチングで給電膜を除去するセミアディティブ法において、線幅の微細な配線パターンを形成することが可能になる。
【００２１】
また、請求項２に記載の方法によれば、レジストパターンの開口部内でメッキ配線を成長させているので、メッキ金属が開口部の外に析出することがなく、メッキ配線のパターン精度を高くすることができる。
【００２２】
請求項３に記載の配線形成方法にあっては、メッキ下地膜のうち給電膜と重複している部分の線幅を広くしているから、給電膜のエッチング時にメッキ下地膜と重なった箇所でアンダーカットが生じてもメッキ下地膜が完全に基板から浮いてしまうのを防止でき、メッキ下地膜と基板との密着性を高くすることができる。
【００２３】
請求項４に記載の配線形成方法にあっては、メッキ下地膜の下層が接着層や拡散防止層になっているので、例えばメッキ下地膜の下層を接着層とすることにより、メッキ下地膜と基板との密着性を高めることができる。また、メッキ下地膜の下層を拡散防止層によって形成することにより、上層のメッキ下地膜が半導体集積回路等の基板中へ拡散するのを防止できる。
【００２４】
請求項５に記載の電子部品にあっては、微細な配線を有し、高周波領域での使用に適した電子部品が得られる。
【００２５】
【発明の実施の形態】
（第１の実施形態）
図３（ａ）（ｂ）（ｃ）（ｄ）及び図４（ｅ）（ｆ）（ｇ）は本発明の一実施形態による微細配線の形成方法を説明する説明図、図５（ａ）（ｂ）（ｃ）は図３（ｂ）のＸ１−Ｘ１線断面図、Ｙ１−Ｙ１線断面図及びＺ１−Ｚ１線断面図、図６（ａ）（ｂ）（ｃ）は図３（ｃ）のＸ２−Ｘ２線断面図、Ｙ２−Ｙ２線断面図及びＺ２−Ｚ２線断面図、図７（ａ）（ｂ）（ｃ）は図３（ｄ）のＸ３−Ｘ３線断面図、Ｙ３−Ｙ３線断面図及びＺ３−Ｚ３線断面図、図８（ａ）（ｂ）（ｃ）は図４（ｅ）のＸ４−Ｘ４線断面図、Ｙ４−Ｙ４線断面図及びＺ４−Ｚ４線断面図、図９（ａ）（ｂ）（ｃ）は図４（ｆ）のＸ５−Ｘ５線断面図、Ｙ５−Ｙ５線断面図及びＺ５−Ｚ５線断面図、図１０（ａ）（ｂ）（ｃ）は図４（ｇ）のＸ６−Ｘ６線断面図、Ｙ６−Ｙ６線断面図及びＺ６−Ｚ６線断面図である。以下、図３（ａ）（ｂ）（ｃ）〜図１０（ａ）（ｂ）（ｃ）に従って当該実施形態を説明する。
【００２６】
まず、基板１１（例えば、直径３インチの鏡面アルミナ基板）の表面全体に、スパッタリングにより膜厚１００ｎｍのＴｉ膜を形成し、続けてＴｉ膜の上に膜厚１００ｎｍのＣｕ膜を形成する。ついで、Ｃｕ膜の上にフォトレジストを塗布し、これをフォトリソグラフィ法によりパターニングし、給電膜パターン形状をしたレジストパターンを得る。このレジストパターンをマスクとしてフッ酸でウエットエッチングすることにより、基板１１の上に上層Ｃｕ／下層Ｔｉからなる所望パターンの給電膜１２を形成する。このような給電膜１２のパターンの一例を図３（ａ）に示し、そのＸ部を拡大したものを図３（ｂ）に示す。また、図３（ｂ）の断面図を図５（ａ）（ｂ）（ｃ）に示す。
【００２７】
ここに示す給電膜１２のパターンは一例であって、適宜任意のパターンを用いることができる。また、給電膜１２のパターン線幅は、電解メッキ時の給電路として機能させるために必要な線幅を有しているものとする。給電膜１２の材料は、特に限定するものではないが、基板１１と密着性のよい材料が好ましい。また、給電膜１２をパターニングするには、エッチングに限らず、リフトオフ法でもよく、蒸着又はスパッタ時にメタルマスクを用いてパターニングする方法でもよく、またスクリーン印刷を用いて所定パターンの給電膜を形成してもよい。
【００２８】
つぎに、給電膜１２の上から基板１１の表面全体にフォトレジスト１３を塗布し、これをフォトリソグラフィによってパターニングすることによりフォトレジスト１３に開口１４をあける。この開口１４は、作製しようとするメッキ配線パターンと同じ形状に開口されている。こうしてフォトレジスト１３に開口１４を設けた状態を図３（ｃ）に示し、その断面図を図６（ａ）（ｂ）（ｃ）に示す。
【００２９】
ここで、メッキ配線パターン形成用のいずれの開口１４においても、開口１４から給電膜１２が露出しており、しかも、開口１４の一部分でのみ給電膜１２の一部が露出している。また、フォトレジスト１３は断面逆テーパー状となっている。
【００３０】
ついで、蒸着法やスパッタリング法等によりフォトレジスト１３の上から基板１１の全面にＮｉＣｒを５０ｎｍの膜厚に堆積させ、ついでＮｉＣｒ膜の上にＡｕを１００ｎｍの膜厚に成膜し、基板１１の上に上層Ａｕ／下層ＮｉＣｒという構造のメッキ下地膜１５を形成する。このメッキ下地膜１５のうち、開口１４内で基板１１上に設けられている部分（メッキ下地膜１６）は、目的とするメッキ配線パターンと同じパターン形状となっている。また、このメッキ下地膜１６は、給電膜１２と電気的に導通している。こうして基板１１の上にメッキ下地膜１５を形成した状態を図３（ｄ）に示し、その断面図を図７（ａ）（ｂ）（ｃ）に示す。
【００３１】
なお、メッキ下地膜１５も上記材料に限らず、その上にメッキ金属を析出させることができるものであればよい。例えば、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、Ｐｔを用いることができ、またこれらの合金や多層膜でもよい。さらに、その下に、基板との密着性を高めるための接着層、メッキ下地膜１６の材料が基板１１へ拡散するのを防止するための拡散防止層などを形成してもよい。また、メッキ下地膜１６の合計膜厚は、平均で０．１μｍ〜１μｍとする。ここで、メッキ下地膜１６の膜厚が下限値（０．１μｍ）に近い場合には、連続膜でなく斑に薄膜材料が付着していてもよい。メッキ下地膜１６は、エッチングによってパターニングしてもよいが、フォトレジスト１３によってリフトオフすることにより、容易にパターニングすることができる。
【００３２】
この後、基板１１全体を金メッキ浴に浸漬し、電解メッキ用電源のマイナス端子を給電膜１２に接続し、プラス端子を金メッキ浴中の白金電極に接続して通電する。これにより、フォトレジスト１３の開口１４内に形成されたメッキ下地膜１６の上にメッキ金属であるＡｕが析出する。所望の膜厚のＡｕメッキ配線１７が得られた時点で通電を停止し、基板１１全体を純水で洗浄し、乾燥させる。こうして開口１４内でメッキ下地膜１６の上にＡｕメッキ配線１７が形成された様子を図４（ｅ）に示し、その断面図を図８（ａ）（ｂ）（ｃ）に示す。
【００３３】
なお、フォトレジスト１３は逆テーパー状に形成されていて両肩部分が張り出している（オーバーハング）ので、フォトレジスト１３の側面にメッキ下地膜１５が付着して基板１１の上のメッキ下地膜１６とフォトレジスト１３の上面のメッキ下地膜１５がつながることがなく、フォトレジスト１３の上面のメッキ下地膜１５の上にメッキ金属が析出することがない。
【００３４】
基板１１の洗浄と乾燥が完了したら、基板１１全体をアセトン中に浸漬し、基板１１に超音波を印加する。こうしてアセトン中で超音波を印加すると、フォトレジスト１３が基板１１から剥離し、それと同時にフォトレジスト１３の上に堆積していたメッキ下地膜１５（Ａｕ／ＮｉＣｒ膜）もリフトオフによって除去される。図４（ｆ）は、こうして基板表面に給電膜１２、メッキ下地膜１６及びメッキ配線１７だけが残った状態を表しており、図９（ａ）（ｂ）（ｃ）はその断面を表している。
【００３５】
ついで、メッキ下地膜１６及びメッキ配線１７に対して給電膜１２を選択的に除去できるエッチャント、例えばフッ酸に基板１１を浸漬し、基板１１表面でメッキ配線１７から露出した給電膜１２を選択的にエッチング除去する。この結果、基板１１の表面には、メッキ下地膜１６とメッキ配線１７とからなるメッキＡｕ／蒸着Ａｕ／ＮｉＣｒという構造の微細配線（特に、Ｌ／Ｓ＝５μｍ以下の微細配線）が得られる。このときの状態を図４（ｇ）に示し、その断面図を図１０（ａ）（ｂ）（ｃ）に示す。
【００３６】
こうして給電膜１２の露出部分をウエットエッチングすると、メッキ下地膜１６の下には、給電膜１２のアンダーカット（図２参照）が生じたり、あるいは図１０（ａ）（ｂ）（ｃ）に示すように給電膜１２が完全にエッチングされた場合には、メッキ下地膜１６の下に空洞１８が生じたりするが、アンダーカットや空洞１８は微細配線の一部に生じるだけであるので、微細配線はほぼ全体が基板１１に密着した状態に保たれ、微細配線が基板１１から剥離する恐れがない。
【００３７】
また、この実施形態では、メッキ下地膜１６をリフトオフ法によって形成しているので、メッキ下地膜１５を基板１１全体に形成した後、エッチングによってパターニングする方法に比較して、容易に、かつ精度良く所望パターンのメッキ下地膜１６を形成することができる。
【００３８】
また、給電膜１２をエッチングによって除去しているので、微細配線を基板１１上の任意の位置に任意の形状のパターンで形成することができる。さらに、給電膜１２をウエットエッチングによって除去しているので、ドライエッチングを用いた場合と比較すると、基板１１に対するダメージを小さくできる。
【００３９】
なお、給電膜１２やメッキ下地膜１５、メッキ配線１７の材料は上記のようなものに限らないが、給電膜１２を選択的にウエットエッチングするためには、給電膜材料とメッキ下地膜材料およびメッキ配線材料とは異なるものを用いる必要がある。特に、給電膜１２は、使用するエッチャントに対してメッキ下地膜１５およびメッキ配線１７よりもエッチングレートの大きなものを用いる。
【００４０】
（第２の実施形態）
本発明の別な実施形態による微細配線形成方法を図１１、図１２及び図１３（ａ）（ｂ）（ｃ）により説明する。図１１はメッキ下地膜１６の上にメッキ配線１７を形成した後、リフトオフ用のフォトレジスト１３を剥離させた状態を示す平面図である。この実施形態にあっては、フォトレジスト１３に開口１４をあける際、給電膜１２の通過している箇所１９では、開口１４のパターン幅を広くしてあり、したがって開口１４内に形成されるメッキ下地膜１６もメッキ配線１７も給電膜１２と重なり合う箇所では、図１１に示すように、それぞれの線幅が広くなっている。
【００４１】
図１２はメッキ配線１７から露出している給電膜１２をエッチングにより除去した状態を示す平面図であって、図１３（ａ）（ｂ）（ｃ）は図１２のＸ７−Ｘ７線断面図、Ｙ７−Ｙ７線断面図、Ｚ７−Ｚ７線断面図である。上記のようにして作製された給電膜１２は、微細配線の電極パッド等の比較的線幅の広い領域に接続されている。従って、給電膜１２と重なっていない領域における微細配線の線幅がどんなに細くても、給電膜１２を選択的にエッチング除去するときにメッキ下地膜１６の下の給電膜１２がサイドエッチングされてアンダーカット２０が生じても、図１２及び図１３に示すように微細配線の線幅方向に給電膜１２が残るようにできるため、さらに微細配線の密着強度が向上する。
【００４２】
なお、本発明は配線パターンの一部に適用することもできる。すなわち線幅の狭い部分については本発明により、線幅の広い部分については従来方法によって微細配線を形成してもよい。また、給電膜は連続している必要はないが、メッキ下地膜を形成したときには、メッキ下地膜と給電膜とが連続した状態となり、１点で給電膜１２に電圧を印加できるようにすることが望ましい。
【００４３】
【発明の効果】
請求項１に記載の配線形成方法によれば、給電膜をウエットエッチングしてもメッキ下地膜のほぼ全体が基板から剥離することがなく、セミアディティブ法において線幅の微細な配線パターンを形成することが可能になる。
【００４４】
請求項２に記載の配線形成方法によれば、給電膜をウエットエッチングしてメッキ下地膜が基板から剥離することがなく、セミアディティブ法において線幅の微細な配線パターンを形成することが可能になり、しかもメッキ金属がレジストパターンの開口部の外に析出することがなく、メッキ配線のパターン精度を高くすることができる。
【００４５】
請求項３に記載の配線形成方法によれば、メッキ下地膜のうち給電膜と重複している部分の線幅を広くしているから、給電膜のエッチング時にメッキ下地膜と重なった箇所でアンダーカットが生じてもその箇所でメッキ下地膜が完全に基板から浮いてしまうのを防止でき、メッキ下地膜と基板との密着性を高くすることができる。
【００４６】
請求項４に記載の配線形成方法によれば、例えばメッキ下地膜の下層を接着層とすることにより、メッキ下地膜と基板との密着性を高めることができる。また、メッキ下地膜の下層を拡散防止層によって形成することにより、上層のメッキ下地膜が半導体集積回路等の基板中へ拡散するのを防止できる。
【００４７】
請求項５に記載の電子部品によれば、微細な配線を有し、高周波領域での使用に適した電子部品が得られる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）（ｄ）は従来のセミアディティブ法による微細配線形成方法を説明する概略断面図である。
【図２】同上の微細配線形成方法における問題点を説明する図である。
【図３】（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施形態による微細配線形成方法を説明する図である。
【図４】（ｅ）（ｆ）（ｇ）は図３の続図である。
【図５】（ａ）（ｂ）（ｃ）は図３（ｂ）のＸ１−Ｘ１線断面図、Ｙ１−Ｙ１線断面図及びＺ１−Ｚ１線断面図である。
【図６】（ａ）（ｂ）（ｃ）は図３（ｃ）のＸ２−Ｘ２線断面図、Ｙ２−Ｙ２線断面図及びＺ２−Ｚ２線断面図である。
【図７】（ａ）（ｂ）（ｃ）は図３（ｄ）のＸ３−Ｘ３線断面図、Ｙ３−Ｙ３線断面図及びＺ３−Ｚ３線断面図である。
【図８】（ａ）（ｂ）（ｃ）は図４（ｅ）のＸ４−Ｘ４線断面図、Ｙ４−Ｙ４線断面図及びＺ４−Ｚ４線断面図である。
【図９】（ａ）（ｂ）（ｃ）は図４（ｆ）のＸ５−Ｘ５線断面図、Ｙ５−Ｙ５線断面図及びＺ５−Ｚ５線断面図である。
【図１０】（ａ）（ｂ）（ｃ）は図４（ｇ）のＸ６−Ｘ６線断面図、Ｙ６−Ｙ６線断面図及びＺ６−Ｚ６線断面図である。
【図１１】本発明の別な実施形態による微細配線配線形成方法を示す図であって、メッキ配線形成後、給電膜除去前の状態を示す平面図である。
【図１２】同上の給電膜をエッチングにより除去した状態を示す平面図である。
【図１３】（ａ）（ｂ）（ｃ）は図１２のＸ７−Ｘ７線断面図、Ｙ７−Ｙ７線断面図及びＺ７−Ｚ７線断面図である。
【符号の説明】
１１ 基板
１２ 給電膜
１３ フォトレジスト
１５、１６ メッキ下地膜
１７ メッキ配線
【発明の属する技術分野】
本発明は、配線形成方法及び電子部品に関し、特にセミアディティブ法による微細配線の形成方法と当該方法により配線を形成された電子部品に関する。
【０００２】
【従来の技術】
半導体集積回路や半導体デバイス、配線基板等においては、微細かつ低抵抗の配線パターンが必要とされており、そのためには配線パターンのアスペクト比（配線厚さ／配線幅）を高くする必要がある。高アスペクト比の微細配線を形成するためには、一般にセミアディティブ法が用いられている。
【０００３】
従来のセミアディティブ法による配線パターンの形成方法を図１（ａ）〜（ｄ）に示す。まず、基板１の表面全体に給電膜２を形成した後、その上にフォトレジストを塗布し、これをパターニングすることにより、図１（ａ）に示すように給電膜２の上に選択的電解メッキ用のレジストパターン３を形成する。給電膜２としては、一般に、Ｃｕメッキの場合には上層Ｃｕ／下層Ｔｉの２層膜などが用いられ、Ａｕメッキの場合には上層Ｐｄ／下層Ｔｉなどが用いられる。
【０００４】
ついで、基板１を電解メッキ液に浸漬し、給電膜２を電解メッキ用電極として通電すると、図１（ｂ）に示すように、レジストパターン３から露出した領域で、給電膜２の上にメッキ金属が析出し、メッキ配線４が形成される。電解メッキが終了したら、基板１を洗浄した後、図１（ｃ）に示すように、レジストパターン３を剥離させる。
【０００５】
この後、メッキ配線４から露出している給電膜２を完全にエッチングすることにより、図１（ｄ）に示すように給電膜２とメッキ配線４からなる所望パターンの配線パターンが得られる。
【０００６】
【発明が解決しようとする課題】
上記のような微細配線の形成方法においては、図１（ｄ）に示すように、メッキ配線４を形成した後、給電膜２の露出部分をエッチングによって除去しているが、そのエッチング方法にはドライエッチングによる方法とウエットエッチングによる方法とがあった。
【０００７】
ドライエッチングによる方法には、イオンミリングや反応性イオンエッチング（ＲＩＥ）等を用いるものがあり、これらの方法によれば、ライン・アンド・スペース（以下、Ｌ／Ｓと記す）が５μｍ以下の微細な配線パターンを形成することが可能である。
【０００８】
しかし、ドライエッチングによる方法では、いずれにしても高価な装置が必要となり、コストがきわめて高くつく問題がある。さらに、イオンミリングでは、給電膜のみを選択的にエッチングすることができず、給電膜と共にメッキ配線や基板もエッチングしてしまい、エッチング残渣や下地損傷の問題が発生する。また、反応性イオンエッチングでは、給電膜として用いることのできる材料が見あたらないという問題がある。
【０００９】
一方、ウエットエッチングによる方法では、ＣｕやＴｉの給電膜の場合にはフッ酸などが用いられ、Ｐｄの給電膜の場合には硝酸＋塩酸などが用いられる。ウエットエッチングによる方法では、ドライエッチングによる方法に比べてコストが非常に安価で、また給電膜のみを選択的にエッチングすることも容易である。
【００１０】
しかしながら、ウエットエッチングは等方的であるため、給電膜２をウエットエッチングすると、図２に示すようにメッキ配線４の下の給電膜２までがサイドエッチされてメッキ配線４の下にアンダーカット５が入り、配線の密着不良や剥離等の欠点が生じる恐れがある。そのため、ウエットエッチングでは、Ｌ／Ｓ＝５〜１０μｍに微細化限界があり、Ｌ／Ｓが５μｍ以下の微細配線を得ることはできなかった。
【００１１】
本発明は、上記の従来例の問題点に鑑みてなされたものであり、その目的とするところは、給電膜を除去するのにウエットエッチングを用いたセミアディティブ法により、微細な配線を形成することができる配線形成方法及び電子部品を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に記載の配線形成方法は、基板上に部分的に線状の給電膜を形成する工程と、前記線状の給電膜の一部で線幅全域に重複するようにして前記基板の上に物理的成膜法でメッキ下地膜を形成する工程と、電解メッキによって前記メッキ下地膜の上にメッキ配線を形成する工程と、前記給電膜のうち少なくともメッキ配線から露出している領域をウエットエッチングにより選択的に除去する工程とを備えたことを特徴としている。
【００１３】
ここで、基板の種類は特に限定されるものでなく、半導体集積回路や半導体デバイス、配線基板用の半導体基板やセラミック基板、ガラスエポキシ基板などが含まれる。また、基板上にメッキ下地膜を形成する方法としては、基板の全面に下地用金属を形成した後、これをエッチングして所定パターンのメッキ下地膜を形成してもよく、レジストパターンの上から下地用金属を基板上に堆積させ、リフトオフ法によってメッキ下地膜を形成してもよい。
【００１４】
請求項２に記載の配線形成方法は、基板上に部分的に線状の給電膜を形成する工程と、該基板の上に開口部が配線形成領域となるようにレジストパターンを形成して、該レジストパターンの各開口部の一部で前記線状の給電膜の一部を、形成される配線の線幅全域に亘って露出させる工程と、物理的成膜法によって少なくともレジストパターンの開口内にメッキ用下地膜を形成する工程と、電解メッキによって前記レジストパターンの開口部内のメッキ用下地膜の上にメッキ配線を形成する工程と、前記レジストパターンを除去する工程と、ウエットエッチングにより前記給電膜のうち少なくともメッキ配線から露出している領域を選択的に除去する工程とを備えたことを特徴としている。
【００１５】
請求項３に記載の配線形成方法は、請求項１又は請求項２に記載した配線の形成方法において、上記メッキ下地膜のうち前記給電膜と重複している部分の線幅を該給電膜の最小線幅よりも広くしたことを特徴としている。
【００１６】
請求項４に記載の配線形成方法は、請求項１、請求項２又は請求項３に記載した配線形成方法において、上記メッキ下地膜の下面に接着層又は拡散防止層を形成することを特徴としている。
【００１７】
請求項５に記載の電子部品は、請求項１ないし請求項４に記載の配線形成方法を用いて製造したことを特徴とするものである。
【００１８】
【作用】
請求項１に記載の配線形成方法にあっては、線状に形成された給電膜の一部で線幅全域に重複するようにして基板上に物理的成膜法でメッキ下地膜を形成し、その上にメッキ配線を形成しているから、給電膜をウエットエッチングしたとき仮にすべての給電膜がエッチング除去されたとしても、メッキ下地膜の一部でアンダーカットもしくは空所が生じてメッキ下地膜の一部が基板から浮くに過ぎず、メッキ下地膜の大部分が基板から剥離してしまう恐れがない。従って、微細な線幅のパターンを含む配線パターンにも用いることができ、ウエットエッチングで給電膜を除去するセミアディティブ法において、線幅の微細な配線パターンを形成することが可能になる。
【００１９】
なお、本発明は配線パターンの一部に適用される場合も含む。例えば、線幅の比較的広い部分については従来方法を用い、線幅の微細な部分にのみ本発明の方法を適用してもよい。
【００２０】
請求項２に記載の配線形成方法は、レジストパターンの開口部の一部で線状の給電膜の一部を、形成される配線の線幅全域に亘って露出させ、物理的成膜法によって少なくともレジストパターンの開口内にメッキ下地膜を形成しているから、該メッキ下地膜によって給電膜と一部が重複するようにしてメッキ下地膜を形成することができ、給電膜をウエットエッチングしたとき仮にすべての給電膜がエッチング除去されたとしても、メッキ下地膜の一部でアンダーカットが生じてメッキ下地膜の一部が基板から浮くに過ぎず、メッキ下地膜が基板から剥離してしまう恐れがない。従って、微細な線幅のパターンを含む配線パターンにも用いることができ、ウエットエッチングで給電膜を除去するセミアディティブ法において、線幅の微細な配線パターンを形成することが可能になる。
【００２１】
また、請求項２に記載の方法によれば、レジストパターンの開口部内でメッキ配線を成長させているので、メッキ金属が開口部の外に析出することがなく、メッキ配線のパターン精度を高くすることができる。
【００２２】
請求項３に記載の配線形成方法にあっては、メッキ下地膜のうち給電膜と重複している部分の線幅を広くしているから、給電膜のエッチング時にメッキ下地膜と重なった箇所でアンダーカットが生じてもメッキ下地膜が完全に基板から浮いてしまうのを防止でき、メッキ下地膜と基板との密着性を高くすることができる。
【００２３】
請求項４に記載の配線形成方法にあっては、メッキ下地膜の下層が接着層や拡散防止層になっているので、例えばメッキ下地膜の下層を接着層とすることにより、メッキ下地膜と基板との密着性を高めることができる。また、メッキ下地膜の下層を拡散防止層によって形成することにより、上層のメッキ下地膜が半導体集積回路等の基板中へ拡散するのを防止できる。
【００２４】
請求項５に記載の電子部品にあっては、微細な配線を有し、高周波領域での使用に適した電子部品が得られる。
【００２５】
【発明の実施の形態】
（第１の実施形態）
図３（ａ）（ｂ）（ｃ）（ｄ）及び図４（ｅ）（ｆ）（ｇ）は本発明の一実施形態による微細配線の形成方法を説明する説明図、図５（ａ）（ｂ）（ｃ）は図３（ｂ）のＸ１−Ｘ１線断面図、Ｙ１−Ｙ１線断面図及びＺ１−Ｚ１線断面図、図６（ａ）（ｂ）（ｃ）は図３（ｃ）のＸ２−Ｘ２線断面図、Ｙ２−Ｙ２線断面図及びＺ２−Ｚ２線断面図、図７（ａ）（ｂ）（ｃ）は図３（ｄ）のＸ３−Ｘ３線断面図、Ｙ３−Ｙ３線断面図及びＺ３−Ｚ３線断面図、図８（ａ）（ｂ）（ｃ）は図４（ｅ）のＸ４−Ｘ４線断面図、Ｙ４−Ｙ４線断面図及びＺ４−Ｚ４線断面図、図９（ａ）（ｂ）（ｃ）は図４（ｆ）のＸ５−Ｘ５線断面図、Ｙ５−Ｙ５線断面図及びＺ５−Ｚ５線断面図、図１０（ａ）（ｂ）（ｃ）は図４（ｇ）のＸ６−Ｘ６線断面図、Ｙ６−Ｙ６線断面図及びＺ６−Ｚ６線断面図である。以下、図３（ａ）（ｂ）（ｃ）〜図１０（ａ）（ｂ）（ｃ）に従って当該実施形態を説明する。
【００２６】
まず、基板１１（例えば、直径３インチの鏡面アルミナ基板）の表面全体に、スパッタリングにより膜厚１００ｎｍのＴｉ膜を形成し、続けてＴｉ膜の上に膜厚１００ｎｍのＣｕ膜を形成する。ついで、Ｃｕ膜の上にフォトレジストを塗布し、これをフォトリソグラフィ法によりパターニングし、給電膜パターン形状をしたレジストパターンを得る。このレジストパターンをマスクとしてフッ酸でウエットエッチングすることにより、基板１１の上に上層Ｃｕ／下層Ｔｉからなる所望パターンの給電膜１２を形成する。このような給電膜１２のパターンの一例を図３（ａ）に示し、そのＸ部を拡大したものを図３（ｂ）に示す。また、図３（ｂ）の断面図を図５（ａ）（ｂ）（ｃ）に示す。
【００２７】
ここに示す給電膜１２のパターンは一例であって、適宜任意のパターンを用いることができる。また、給電膜１２のパターン線幅は、電解メッキ時の給電路として機能させるために必要な線幅を有しているものとする。給電膜１２の材料は、特に限定するものではないが、基板１１と密着性のよい材料が好ましい。また、給電膜１２をパターニングするには、エッチングに限らず、リフトオフ法でもよく、蒸着又はスパッタ時にメタルマスクを用いてパターニングする方法でもよく、またスクリーン印刷を用いて所定パターンの給電膜を形成してもよい。
【００２８】
つぎに、給電膜１２の上から基板１１の表面全体にフォトレジスト１３を塗布し、これをフォトリソグラフィによってパターニングすることによりフォトレジスト１３に開口１４をあける。この開口１４は、作製しようとするメッキ配線パターンと同じ形状に開口されている。こうしてフォトレジスト１３に開口１４を設けた状態を図３（ｃ）に示し、その断面図を図６（ａ）（ｂ）（ｃ）に示す。
【００２９】
ここで、メッキ配線パターン形成用のいずれの開口１４においても、開口１４から給電膜１２が露出しており、しかも、開口１４の一部分でのみ給電膜１２の一部が露出している。また、フォトレジスト１３は断面逆テーパー状となっている。
【００３０】
ついで、蒸着法やスパッタリング法等によりフォトレジスト１３の上から基板１１の全面にＮｉＣｒを５０ｎｍの膜厚に堆積させ、ついでＮｉＣｒ膜の上にＡｕを１００ｎｍの膜厚に成膜し、基板１１の上に上層Ａｕ／下層ＮｉＣｒという構造のメッキ下地膜１５を形成する。このメッキ下地膜１５のうち、開口１４内で基板１１上に設けられている部分（メッキ下地膜１６）は、目的とするメッキ配線パターンと同じパターン形状となっている。また、このメッキ下地膜１６は、給電膜１２と電気的に導通している。こうして基板１１の上にメッキ下地膜１５を形成した状態を図３（ｄ）に示し、その断面図を図７（ａ）（ｂ）（ｃ）に示す。
【００３１】
なお、メッキ下地膜１５も上記材料に限らず、その上にメッキ金属を析出させることができるものであればよい。例えば、Ｃｕ、Ａｕ、Ｎｉ、Ｐｄ、Ｐｔを用いることができ、またこれらの合金や多層膜でもよい。さらに、その下に、基板との密着性を高めるための接着層、メッキ下地膜１６の材料が基板１１へ拡散するのを防止するための拡散防止層などを形成してもよい。また、メッキ下地膜１６の合計膜厚は、平均で０．１μｍ〜１μｍとする。ここで、メッキ下地膜１６の膜厚が下限値（０．１μｍ）に近い場合には、連続膜でなく斑に薄膜材料が付着していてもよい。メッキ下地膜１６は、エッチングによってパターニングしてもよいが、フォトレジスト１３によってリフトオフすることにより、容易にパターニングすることができる。
【００３２】
この後、基板１１全体を金メッキ浴に浸漬し、電解メッキ用電源のマイナス端子を給電膜１２に接続し、プラス端子を金メッキ浴中の白金電極に接続して通電する。これにより、フォトレジスト１３の開口１４内に形成されたメッキ下地膜１６の上にメッキ金属であるＡｕが析出する。所望の膜厚のＡｕメッキ配線１７が得られた時点で通電を停止し、基板１１全体を純水で洗浄し、乾燥させる。こうして開口１４内でメッキ下地膜１６の上にＡｕメッキ配線１７が形成された様子を図４（ｅ）に示し、その断面図を図８（ａ）（ｂ）（ｃ）に示す。
【００３３】
なお、フォトレジスト１３は逆テーパー状に形成されていて両肩部分が張り出している（オーバーハング）ので、フォトレジスト１３の側面にメッキ下地膜１５が付着して基板１１の上のメッキ下地膜１６とフォトレジスト１３の上面のメッキ下地膜１５がつながることがなく、フォトレジスト１３の上面のメッキ下地膜１５の上にメッキ金属が析出することがない。
【００３４】
基板１１の洗浄と乾燥が完了したら、基板１１全体をアセトン中に浸漬し、基板１１に超音波を印加する。こうしてアセトン中で超音波を印加すると、フォトレジスト１３が基板１１から剥離し、それと同時にフォトレジスト１３の上に堆積していたメッキ下地膜１５（Ａｕ／ＮｉＣｒ膜）もリフトオフによって除去される。図４（ｆ）は、こうして基板表面に給電膜１２、メッキ下地膜１６及びメッキ配線１７だけが残った状態を表しており、図９（ａ）（ｂ）（ｃ）はその断面を表している。
【００３５】
ついで、メッキ下地膜１６及びメッキ配線１７に対して給電膜１２を選択的に除去できるエッチャント、例えばフッ酸に基板１１を浸漬し、基板１１表面でメッキ配線１７から露出した給電膜１２を選択的にエッチング除去する。この結果、基板１１の表面には、メッキ下地膜１６とメッキ配線１７とからなるメッキＡｕ／蒸着Ａｕ／ＮｉＣｒという構造の微細配線（特に、Ｌ／Ｓ＝５μｍ以下の微細配線）が得られる。このときの状態を図４（ｇ）に示し、その断面図を図１０（ａ）（ｂ）（ｃ）に示す。
【００３６】
こうして給電膜１２の露出部分をウエットエッチングすると、メッキ下地膜１６の下には、給電膜１２のアンダーカット（図２参照）が生じたり、あるいは図１０（ａ）（ｂ）（ｃ）に示すように給電膜１２が完全にエッチングされた場合には、メッキ下地膜１６の下に空洞１８が生じたりするが、アンダーカットや空洞１８は微細配線の一部に生じるだけであるので、微細配線はほぼ全体が基板１１に密着した状態に保たれ、微細配線が基板１１から剥離する恐れがない。
【００３７】
また、この実施形態では、メッキ下地膜１６をリフトオフ法によって形成しているので、メッキ下地膜１５を基板１１全体に形成した後、エッチングによってパターニングする方法に比較して、容易に、かつ精度良く所望パターンのメッキ下地膜１６を形成することができる。
【００３８】
また、給電膜１２をエッチングによって除去しているので、微細配線を基板１１上の任意の位置に任意の形状のパターンで形成することができる。さらに、給電膜１２をウエットエッチングによって除去しているので、ドライエッチングを用いた場合と比較すると、基板１１に対するダメージを小さくできる。
【００３９】
なお、給電膜１２やメッキ下地膜１５、メッキ配線１７の材料は上記のようなものに限らないが、給電膜１２を選択的にウエットエッチングするためには、給電膜材料とメッキ下地膜材料およびメッキ配線材料とは異なるものを用いる必要がある。特に、給電膜１２は、使用するエッチャントに対してメッキ下地膜１５およびメッキ配線１７よりもエッチングレートの大きなものを用いる。
【００４０】
（第２の実施形態）
本発明の別な実施形態による微細配線形成方法を図１１、図１２及び図１３（ａ）（ｂ）（ｃ）により説明する。図１１はメッキ下地膜１６の上にメッキ配線１７を形成した後、リフトオフ用のフォトレジスト１３を剥離させた状態を示す平面図である。この実施形態にあっては、フォトレジスト１３に開口１４をあける際、給電膜１２の通過している箇所１９では、開口１４のパターン幅を広くしてあり、したがって開口１４内に形成されるメッキ下地膜１６もメッキ配線１７も給電膜１２と重なり合う箇所では、図１１に示すように、それぞれの線幅が広くなっている。
【００４１】
図１２はメッキ配線１７から露出している給電膜１２をエッチングにより除去した状態を示す平面図であって、図１３（ａ）（ｂ）（ｃ）は図１２のＸ７−Ｘ７線断面図、Ｙ７−Ｙ７線断面図、Ｚ７−Ｚ７線断面図である。上記のようにして作製された給電膜１２は、微細配線の電極パッド等の比較的線幅の広い領域に接続されている。従って、給電膜１２と重なっていない領域における微細配線の線幅がどんなに細くても、給電膜１２を選択的にエッチング除去するときにメッキ下地膜１６の下の給電膜１２がサイドエッチングされてアンダーカット２０が生じても、図１２及び図１３に示すように微細配線の線幅方向に給電膜１２が残るようにできるため、さらに微細配線の密着強度が向上する。
【００４２】
なお、本発明は配線パターンの一部に適用することもできる。すなわち線幅の狭い部分については本発明により、線幅の広い部分については従来方法によって微細配線を形成してもよい。また、給電膜は連続している必要はないが、メッキ下地膜を形成したときには、メッキ下地膜と給電膜とが連続した状態となり、１点で給電膜１２に電圧を印加できるようにすることが望ましい。
【００４３】
【発明の効果】
請求項１に記載の配線形成方法によれば、給電膜をウエットエッチングしてもメッキ下地膜のほぼ全体が基板から剥離することがなく、セミアディティブ法において線幅の微細な配線パターンを形成することが可能になる。
【００４４】
請求項２に記載の配線形成方法によれば、給電膜をウエットエッチングしてメッキ下地膜が基板から剥離することがなく、セミアディティブ法において線幅の微細な配線パターンを形成することが可能になり、しかもメッキ金属がレジストパターンの開口部の外に析出することがなく、メッキ配線のパターン精度を高くすることができる。
【００４５】
請求項３に記載の配線形成方法によれば、メッキ下地膜のうち給電膜と重複している部分の線幅を広くしているから、給電膜のエッチング時にメッキ下地膜と重なった箇所でアンダーカットが生じてもその箇所でメッキ下地膜が完全に基板から浮いてしまうのを防止でき、メッキ下地膜と基板との密着性を高くすることができる。
【００４６】
請求項４に記載の配線形成方法によれば、例えばメッキ下地膜の下層を接着層とすることにより、メッキ下地膜と基板との密着性を高めることができる。また、メッキ下地膜の下層を拡散防止層によって形成することにより、上層のメッキ下地膜が半導体集積回路等の基板中へ拡散するのを防止できる。
【００４７】
請求項５に記載の電子部品によれば、微細な配線を有し、高周波領域での使用に適した電子部品が得られる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）（ｃ）（ｄ）は従来のセミアディティブ法による微細配線形成方法を説明する概略断面図である。
【図２】同上の微細配線形成方法における問題点を説明する図である。
【図３】（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施形態による微細配線形成方法を説明する図である。
【図４】（ｅ）（ｆ）（ｇ）は図３の続図である。
【図５】（ａ）（ｂ）（ｃ）は図３（ｂ）のＸ１−Ｘ１線断面図、Ｙ１−Ｙ１線断面図及びＺ１−Ｚ１線断面図である。
【図６】（ａ）（ｂ）（ｃ）は図３（ｃ）のＸ２−Ｘ２線断面図、Ｙ２−Ｙ２線断面図及びＺ２−Ｚ２線断面図である。
【図７】（ａ）（ｂ）（ｃ）は図３（ｄ）のＸ３−Ｘ３線断面図、Ｙ３−Ｙ３線断面図及びＺ３−Ｚ３線断面図である。
【図８】（ａ）（ｂ）（ｃ）は図４（ｅ）のＸ４−Ｘ４線断面図、Ｙ４−Ｙ４線断面図及びＺ４−Ｚ４線断面図である。
【図９】（ａ）（ｂ）（ｃ）は図４（ｆ）のＸ５−Ｘ５線断面図、Ｙ５−Ｙ５線断面図及びＺ５−Ｚ５線断面図である。
【図１０】（ａ）（ｂ）（ｃ）は図４（ｇ）のＸ６−Ｘ６線断面図、Ｙ６−Ｙ６線断面図及びＺ６−Ｚ６線断面図である。
【図１１】本発明の別な実施形態による微細配線配線形成方法を示す図であって、メッキ配線形成後、給電膜除去前の状態を示す平面図である。
【図１２】同上の給電膜をエッチングにより除去した状態を示す平面図である。
【図１３】（ａ）（ｂ）（ｃ）は図１２のＸ７−Ｘ７線断面図、Ｙ７−Ｙ７線断面図及びＺ７−Ｚ７線断面図である。
【符号の説明】
１１ 基板
１２ 給電膜
１３ フォトレジスト
１５、１６ メッキ下地膜
１７ メッキ配線
Claims (5)
- 基板上に部分的に線状の給電膜を形成する工程と、
前記線状の給電膜の一部で線幅全域に重複するようにして前記基板の上に物理的成膜方法でメッキ下地膜を形成する工程と、
電解メッキによって前記メッキ下地膜の上にメッキ配線を形成する工程と、
前記給電膜のうち少なくともメッキ配線から露出している領域をウエットエッチングにより選択的に除去する工程と
を備えた配線形成方法。 - 基板上に部分的に線状の給電膜を形成する工程と、
該基板の上に開口部が配線形成領域となるようにレジストパターンを形成して、該レジストパターンの開口部の一部で前記線状の給電膜の一部を、形成される配線の線幅全域に亘って露出させる工程と、
物理的成膜法によって少なくともレジストパターンの開口内にメッキ下地膜を形成する工程と、
電解メッキによって前記レジストパターンの開口部内のメッキ下地膜の上にメッキ配線を形成する工程と、
前記レジストパターンを除去する工程と、
ウエットエッチングにより前記給電膜のうち少なくともメッキ配線から露出している領域を選択的に除去する工程と
を備えた配線形成方法。 - 上記メッキ下地膜のうち前記給電膜と重複している部分の線幅を該給電膜の最小線幅よりも広くしたことを特徴とする、請求項１または請求項２に記載の配線形成方法。
- 上記メッキ下地膜の下面に接着層又は拡散防止層を形成することを特徴とする、請求項１、請求項２又は請求項３に記載の配線形成方法。
- 請求項１ないし請求項４に記載の配線形成方法を用いて製造したことを特徴とする電子部品。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008247A JP3554966B2 (ja) | 2000-01-17 | 2000-01-17 | 配線形成方法及び電子部品 |
| US09/761,317 US6808641B2 (en) | 2000-01-17 | 2001-01-17 | Method of wiring formation and method for manufacturing electronic components |
| US10/885,306 US7316783B2 (en) | 2000-01-17 | 2004-07-07 | Method of wiring formation and method for manufacturing electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000008247A JP3554966B2 (ja) | 2000-01-17 | 2000-01-17 | 配線形成方法及び電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001196369A JP2001196369A (ja) | 2001-07-19 |
| JP3554966B2 true JP3554966B2 (ja) | 2004-08-18 |
Family
ID=18536555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000008247A Expired - Fee Related JP3554966B2 (ja) | 2000-01-17 | 2000-01-17 | 配線形成方法及び電子部品 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6808641B2 (ja) |
| JP (1) | JP3554966B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962521B2 (en) | 2000-07-10 | 2005-11-08 | Shin-Etsu Handotai Co., Ltd. | Edge polished wafer, polishing cloth for edge polishing, and apparatus and method for edge polishing |
| US7538035B2 (en) * | 2005-03-18 | 2009-05-26 | Hitachi Global Storage Technologies Netherlands B.V. | Lapping of gold pads in a liquid medium for work hardening the surface of the pads |
| JP2007234889A (ja) * | 2006-03-01 | 2007-09-13 | Shinko Electric Ind Co Ltd | 配線の形成方法 |
| KR20100033467A (ko) * | 2007-03-15 | 2010-03-30 | 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 | 평판 디스플레이 제조를 위한 구리 상호접속 |
| KR100834234B1 (ko) * | 2007-06-20 | 2008-05-30 | 주식회사 동부하이텍 | 반도체 장치 제조용 마스크 패턴 결정 방법 |
| JP2014194980A (ja) * | 2013-03-28 | 2014-10-09 | Taiyo Yuden Co Ltd | 積層型電子部品及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293637A (en) * | 1977-05-31 | 1981-10-06 | Matsushita Electric Industrial Co., Ltd. | Method of making metal electrode of semiconductor device |
| JPH02139934A (ja) * | 1988-11-21 | 1990-05-29 | Seiko Epson Corp | 集積回路の製造方法 |
| JP2779207B2 (ja) * | 1989-06-06 | 1998-07-23 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2962490B2 (ja) * | 1991-02-15 | 1999-10-12 | 日本電信電話株式会社 | 配線構体形成法 |
| US5550068A (en) * | 1990-11-05 | 1996-08-27 | Nippon Telegraph And Telephone Corporation | Process of fabricating a circuit element for transmitting microwave signals |
| JPH05206301A (ja) * | 1991-11-19 | 1993-08-13 | Nec Corp | 金属の埋め込み構造およびその製造方法 |
| JPH06260482A (ja) | 1993-03-05 | 1994-09-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2674528B2 (ja) * | 1994-09-21 | 1997-11-12 | 日本電気株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-01-17 JP JP2000008247A patent/JP3554966B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-17 US US09/761,317 patent/US6808641B2/en not_active Expired - Fee Related
-
2004
- 2004-07-07 US US10/885,306 patent/US7316783B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6808641B2 (en) | 2004-10-26 |
| US20040245110A1 (en) | 2004-12-09 |
| US20010008225A1 (en) | 2001-07-19 |
| US7316783B2 (en) | 2008-01-08 |
| JP2001196369A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| JP3554966B2 (ja) | 配線形成方法及び電子部品 | |
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
| JP3703455B2 (ja) | 二層バンプの形成方法 | |
| JPS58501649A (ja) | 電子薄膜回路及びその製法 | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| CN115066109A (zh) | 具有电镀硬金孤立pad的柔性线路板及其制作方法 | |
| JP4077666B2 (ja) | コンタクトプローブの製造方法 | |
| JP2004140085A (ja) | 回路基板及びその製造方法 | |
| JP4077665B2 (ja) | コンタクトプローブの製造方法 | |
| JP2000124217A (ja) | 配線パターンの構造及び配線パターンの形成方法 | |
| JP2004087862A (ja) | 半導体装置用テープキャリア | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH07161712A (ja) | パターン形成方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JP3695816B2 (ja) | 配線のエッチング方法 | |
| JPH0582970A (ja) | 混成回路基板 | |
| JPH05308182A (ja) | 膜回路基板の製造方法 | |
| JP2001028477A (ja) | 金属配線の形成方法および金属配線 | |
| JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
| JPWO2000052977A1 (ja) | 多層配線基板の製造方法 | |
| JPH0745951A (ja) | 多層基板 | |
| JP2003318513A (ja) | 基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |