JP3557797B2

JP3557797B2 - Semiconductor device

Info

Publication number: JP3557797B2
Application number: JP18955396A
Authority: JP
Inventors: 浩三清水; 俊也赤松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-07-18
Filing date: 1996-07-18
Publication date: 2004-08-25
Anticipated expiration: 2016-07-18
Also published as: JPH1041303A

Description

【０００１】
【発明の属する技術分野】
本発明は、ベアチップをフリップチップ接合して構成される半導体パッケージおよびＢＧＡ、ＱＦＰ等とプリント基板を接合してなるマルチチップモジュール（ＭＣＭ）といった半導体装置に関する。
【０００２】
【従来の技術】
図５は従来の説明図である。
図において、１は半導体チップ、２ははんだバンプ、４はＮｉ膜、６はＡｕ膜である。
【０００３】
近年、電子部品の高密度実装化に伴い、入出力端子数の多端子化、および端子間のピッチの微細化が進行し、ＣＭＯＳ素子と基板の接合方法として、ワイヤボンディング法から、配線長が短く一括接合が可能なフリップチップ接合を行なっている。
【０００４】
フリップチップ接合はでは、はんだバンプ、電極を介して直接ＬＳＩと基板を接合している。接合に用いるはんだ材料としては、これまでに鉛（Ｐｂ）−錫（Ｓｎ）系の合金が多く使用されていた。
【０００５】
しかし、Ｐｂは複数の同位体が存在し、それら同位体はウラン（Ｕ）、トリウム（Ｔｈ）の崩壊系列中の、中間生成物あるいは最終生成物であり、崩壊の際、Ｈｅ原子を放出するα崩壊を伴うことから、はんだ中よりα線を生じる。そしてそのα線がＣＭＯＳ素子に到達してソフトエラーを発生する。
【０００６】
また、Ｐｂは土壌に流出すると酸性雨によって溶け出し、環境に影響を及ぼすことがわかっており、環境の面からもＰｂを使わないはんだ材料が強く求められている。
【０００７】
そこで、Ｐｂ系はんだに代わる材料として、Ｓｎに銀（Ａｇ）、Ｂｉ（蒼鉛）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）を混合或いは添加したはんだ材料がつかわれ始めている。
【０００８】
これらのはんだ材料は、混合する量あるいは添加量は、使用するはんだ材料の温度階層によって異なるが、ＣＭＯＳ素子等のはんだ接合においては、Ｓｎの組成比が９０％以上含まれる、２００℃以上の比較的高融点のはんだ材料が用いられている。
【０００９】
【発明が解決しようとする課題】
従来、Ｐｂ系はんだ接合に用いる下地電極膜の材料としては、図５に示すようにＣＭＯし等の半導体チップ１のアルミニウム（Ａｌ）電極上から順に、チタン（Ｔｉ）膜３、ニッケル（Ｎｉ）膜４、金（Ａｕ）膜６の膜構成となっている。これまでの半導体チップ１接合に用いる、例えばＰｂ−５％Ｓｎといったはんだ材料では、Ｓｎの組成は１０％以下であり、上述の下地電極の膜構成によって信頼性の高い接合体を形成することができた。
【００１０】
しかし、Ｓｎの組成比が９０％以上であるＳｎ系のはんだ材料を使用した場合、上述の下地電極の膜構成で接合を行なうと、最も膜厚の大きいＮｉ膜４は、はんだ接合工程の際の温度サイクル間にはんだバンプ２中のＳｎと反応してはんだ中に拡散し、その結果、下地電極におけるＮｉ膜４の膜厚は減少し、接合強度の低下、さらにはバンプ欠け、破断等が生じるといった問題が生じた。
【００１１】
本発明は、以上の点を鑑み、下地電極膜の材料のＮｉがはんだ材料中へ拡散するのを遅らせるか、或いは阻止する半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
図１は本発明の原理説明図である。
図において、１は半導体チップ、２ははんだバンプ、３はＴｉ膜、４はＮｉ膜、５はＣｒ膜、６はＡｕ膜、７はＮｉである。
【００１３】
本発明では、下地電極膜の材料のＮｉがはんだ材料の中へ拡散するのを遅らせるために、図１に示すように、Ｎｉ膜４中にＳｎに対する拡散を抑制する金属層を設けること、およびＮｉ膜４の膜厚を大きくしてはんだ付け工程が終了した時点でも下地電極膜にＮｉが残存し得る膜厚とすること等により、上記の問題点を解決する。
【００１４】
すなわち、クロム（Ｃｒ）膜５をＮｉ膜４の中間に挿入することにより、以下に述べる効果が得られる。
はんだ付け工程中において、はんだ接合部では、図２（ａ）に平面図で模式拡大図で、また図２（ｂ）に断面図で示すように、はんだ側のＮｉが前述の図５に示すように、はんだのＳｎ中に拡散が進行し、Ｃｒ膜５が直接Ｓｎと接触する。ＳｎとＣｒは濡れ性が低く、金属化合物を形成しないため、反応速度は低下する。しかし、Ｃｒ膜５の膜厚は２００〜２０００Å程度と薄く、スパッタ直後は図１に示すように積層状態となっているが、転写やウエットバック等のはんだ付け工程中に、図２（ａ）に平面図で模式拡大図で、また図２（ｂ）に断面図で示すように、Ｃｒ膜５にある欠陥（隙間）にＮｉ７が拡散移動してそれが島状に分布しており、徐々にＮｉ７がＣｒとともに拡散するため、接合強度を損なうことなくＮｉ７の拡散速度を抑制することができる。
【００１５】
また、Ｎｉ膜４の膜厚を１μｍ以上にすることによって、はんだ付けプロセス終了時において、下地電極膜上に０．５μｍ程度のＮｉ膜４が残っており、良好な接合体を得ることができる。
【００１６】
ここで、Ｃｒ膜５の膜厚を２００〜２０００Åに限定した理由として、２００Å以下ではＣｒ膜５による拡散抑制効果は得られず、また、２０００Å以上では、Ｓｉ側のＮｉ膜４の拡散はＣｒ膜５によって遮られ、Ｃｒ膜５の上でははんだをはじき、バンプ欠けを生じるためである。
【００１７】
すなわち、本発明の目的は、半導体のチップ１或いはパッケージ上に形成されたはんだバンプ２の下地電極膜が、チタン、ニッケル、クロム、ニッケル、金の順に積層された膜からなることにより、
また、前記下地電極膜はＮｉ膜４が１μｍを超える厚さであることにより、
また、前記下地電極膜はクロム膜が２００〜２０００Åの厚さであることにより達成される。
【００１８】
【発明の実施の形態】
図１は本発明の原理説明図兼一実施例の説明図、図３は本発明を適用した半導体パッケージ断面構造図、図４は本発明を適用したＭＣＭ外観図である。
【００１９】
図において、１は半導体チップ、２ははんだバンプ、３はＴｉ膜、４はＮｉ膜、５はＣｒ膜、６はＡｕ膜、８はＡｌＮ基板、９はＣｕ−ポリイミド薄膜配線層、１０は外部リード、１１はキャップ、１２はＭＣＭ基板である。
【００２０】
本発明の実施例について、先ず図１により説明する。
表１に膜構成、およびはんだ付け後の接合状態、バンプ欠けについて示す。
【００２１】
【表１】

【００２２】
本発明の第一の実施例では、ＬＳＩ等の半導体チップ１に対して、はんだバンプ２の電極として、Ｔｉ膜３を１０００Å、Ｎｉ膜４を１μｍ、Ｃｒ膜５を１０００Å、Ｎｉ膜４を１μｍ、Ａｕ膜６を１０００Åの厚さに蒸着法あるいはスパッタ法により形成する。
【００２３】
はんだ材料は、表２に示す組成の合金の内、融点２４０〜２４５℃のＮｏ６、融点２３０〜２３５℃のＮｏ９、融点２２１℃のＮｏ１６の三種類で評価した。
【００２４】
【表２】

【００２５】
そして、図３に断面図で示すように、半導体チップ１に対してめっき法およびはんだボールによってはんだバンプ２を形成し、フラックスを塗布した後、コンベア炉中でＡｌＮ基板８とフリップチップ接合を行なった。はんだ付けの条件はリフロー温度が最高で融点＋３０℃で、リフロー時間は１２分、その内最高温度には２分間保つ。
【００２６】
尚、はんだバンプ径は１００μｍであり、バンプ間のピッチは２１０μｍである。
第二の実施例では、ＬＳＩ等の半導体チップ１に対して、はんだバンプ２の下地電極膜として、Ｔｉ膜３を１０００Å、Ｎｉ膜４を２０００Å、５０００Å、１μｍ、Ｃｒ膜５を１０００Å、Ｎｉ膜４を２０００Å、５０００Å、１μｍ、Ａｕ膜６を１０００Åの厚さに蒸着法あるいはスパッタ法により形成し、Ｎｉ膜４の膜厚を変えた影響を調べた。そして、第一の実施例と同様にして、フリップチップ接合を行なった。
【００２７】
その結果、Ｎｉ膜４の膜厚が２０００Å＋２０００Åではんだ付け終了後において、バンプ欠けが数十個見られたのに対して、Ｎｉ膜４の膜厚が５０００Å×２の場合、１μｍ×２の場合は、いずれもバンプ欠けが生じないで、良好なはんだ接合体が得られた。
【００２８】
第三の実施例では、ＬＳＩ等の半導体チップ１に対して、はんだバンプ２の電極として、Ｔｉ膜３を１０００Å、Ｎｉ膜４を２０００Å、５０００Å、１μｍに可変、Ｃｒ膜５を２００〜２０００Å、Ｎｉ膜４を２０００Å、５０００Å、１μｍに可変、Ａｕを１０００Åの厚さに蒸着法あるいはスパッタ法により形成し、Ｎｉの膜厚とともに、Ｃｒの膜厚を変えて、その影響を調べた。そして、第一、第二の実施例と同様にして、フリップチップ接合を行なった。
【００２９】
その結果、Ｎｉ膜４の膜厚が２０００Å×２の場合、あるいはＣｒ膜５の膜厚が２０００Å以上でＮｉ膜４の膜厚が５０００Å×２以下の場合には、はんだ付け終了後においてバンプ欠けが数十個見られたのに対して、Ｎｉ膜４の膜厚が５０００Å×２で、Ｃｒ膜５の膜厚が２００〜２０００Åの場合は、いずれもバンプ欠けが生じないで、良好なはんだ接合体が得られた。
【００３０】
次に、第一〜第三の実施例により作製したＣＭＯＳデバイスを用い、図３に示すような半導体パッケージを作製した。
続いて、第一の実施例と同じ工程により作製したＣＭＯＳデバイス、およびその他のデバイスを搭載して、図４に示すようなマルチチップモジュール構成体を作製した。
【００３１】
その結果、表１に示すように、各はんだ材料とも、Ｎｉ膜４は０．２μｍ以上残存しており、良好なはんだ接合部を作製できた。
本発明はＣＭＯＳ等の半導体チップ１のフリップチップ接合のみならず、Ｓｎを主成分としたはんだで接合を行なうその他のＢＧＡ、ＱＦＰ等の接合方式においても、その電極材料として使うことにより同様の効果が期待される。
【００３２】
【発明の効果】
以上説明したように、Ｐｂフリー化に対応したＳｎ系のはんだ合金でフリップチップ接合、あるいは他の接合方式の電極に対して本発明を実施することにより、バンプ欠け、はんだ付け不良といった障害を発生することなく、良好なはんだ接合部を形成することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図
【図２】本発明のＣｒ膜の作用の説明図
【図３】本発明を適用した半導体パッケージ断面構造図
【図４】本発明を適用したＭＣＭ外観図
【図５】従来例の説明図
【符号の説明】
図において、
１半導体チップ
２はんだバンプ
３Ｔｉ膜
４Ｎｉ膜
５Ｃｒ膜
６Ａｕ膜
７Ｎｉ
８ＡｌＮ基板
９Ｃｕ−ポリイミド薄膜配線層
１０外部リード
１１キャップ
１２ＭＣＭ基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor package such as a flip-chip bonded bare chip and a semiconductor device such as a multi-chip module (MCM) formed by bonding a BGA, a QFP or the like to a printed circuit board.
[0002]
[Prior art]
FIG. 5 is an explanatory diagram of the related art.
In the figure, 1 is a semiconductor chip, 2 is a solder bump, 4 is a Ni film, and 6 is an Au film.
[0003]
In recent years, with the high density mounting of electronic components, the number of input / output terminals has been increased and the pitch between the terminals has been reduced, and the wiring length has been changed from the wire bonding method to the CMOS element and substrate bonding method. Flip-chip bonding that enables short batch bonding is performed.
[0004]
In flip chip bonding, an LSI and a substrate are directly bonded via solder bumps and electrodes. As a solder material used for joining, a lead (Pb) -tin (Sn) -based alloy has often been used so far.
[0005]
However, Pb has a plurality of isotopes, which are intermediate products or end products in the decay series of uranium (U) and thorium (Th), and emit He atoms upon decay. Due to the α collapse, α rays are generated from the solder. Then, the α-ray reaches the CMOS element and generates a soft error.
[0006]
Also, it has been found that Pb melts out due to acid rain when it flows into the soil, which affects the environment. Therefore, there is a strong demand for a solder material that does not use Pb from the viewpoint of the environment.
[0007]
Therefore, as a material replacing the Pb-based solder, a solder material in which silver (Ag), Bi (blue lead), antimony (Sb), and zinc (Zn) are mixed or added to Sn has begun to be used.
[0008]
The mixing amount or the addition amount of these solder materials differs depending on the temperature hierarchy of the solder material to be used. However, in a solder joint such as a CMOS device, the composition ratio of Sn is 90% or more. A high melting point solder material is used.
[0009]
[Problems to be solved by the invention]
Conventionally, as a material of a base electrode film used for Pb-based solder bonding, as shown in FIG. 5, a titanium (Ti) film 3 and a nickel (Ni) film are formed in order from the aluminum (Al) electrode of the semiconductor chip 1 by CMO or the like. It has a film configuration of a film 4 and a gold (Au) film 6. In a conventional solder material such as Pb-5% Sn used for bonding the semiconductor chip 1, the composition of Sn is 10% or less, and a highly reliable bonded body can be formed by the above-described film configuration of the base electrode. did it.
[0010]
However, when an Sn-based solder material in which the Sn composition ratio is 90% or more is used, if the bonding is performed with the above-described film configuration of the base electrode, the Ni film 4 having the largest film thickness will be formed in the solder bonding step. Reacts with Sn in the solder bumps 2 and diffuses into the solder during the temperature cycle described above, and as a result, the thickness of the Ni film 4 in the base electrode decreases, the bonding strength decreases, and furthermore, the bumps are chipped or broken. A problem has arisen.
[0011]
In view of the above, an object of the present invention is to provide a method of manufacturing a semiconductor device which delays or prevents Ni of a material of a base electrode film from diffusing into a solder material.
[0012]
[Means for Solving the Problems]
FIG. 1 is a diagram illustrating the principle of the present invention.
In the figure, 1 is a semiconductor chip, 2 is a solder bump, 3 is a Ti film, 4 is a Ni film, 5 is a Cr film, 6 is an Au film, and 7 is Ni.
[0013]
In the present invention, as shown in FIG. 1, a metal layer for suppressing the diffusion of Sn into the Ni film 4 is provided in order to delay the diffusion of Ni of the material of the base electrode film into the solder material; The above problem is solved by increasing the thickness of the Ni film 4 to a thickness that allows Ni to remain in the base electrode film even at the time when the soldering step is completed.
[0014]
That is, by inserting the chromium (Cr) film 5 in the middle of the Ni film 4, the following effects can be obtained.
During the soldering process, as shown in the plan view in FIG. 2A and the schematic enlarged view in FIG. 2A and in the cross-sectional view in FIG. As described above, the diffusion proceeds into the Sn of the solder, and the Cr film 5 comes into direct contact with the Sn. Since Sn and Cr have low wettability and do not form metal compounds, the reaction rate decreases. However, the thickness of the Cr film 5 is as thin as about 200 to 2000 ° and is in a laminated state immediately after sputtering, as shown in FIG. 1, but during the soldering process such as transfer or wet back, FIG. As shown in a plan view and a schematic enlarged view, and as a cross-sectional view in FIG. 2B, Ni7 diffuses and moves to a defect (gap) in the Cr film 5 and is distributed in an island shape. Since Ni7 diffuses together with Cr, the diffusion rate of Ni7 can be suppressed without impairing the bonding strength.
[0015]
Further, by setting the thickness of the Ni film 4 to 1 μm or more, the Ni film 4 having a thickness of about 0.5 μm remains on the base electrode film at the end of the soldering process, and a good bonded body can be obtained. .
[0016]
Here, the reason why the thickness of the Cr film 5 is limited to 200 to 2000 ° is that the diffusion suppression effect by the Cr film 5 cannot be obtained below 200 °, and the diffusion of the Ni film 4 on the Si side becomes more than 2000 °. This is because it is blocked by the film 5 and repels the solder on the Cr film 5 to cause the chipping of the bump.
[0017]
In other words, an object of the present invention is to provide a semiconductor chip 1 or a solder bump 2 formed on a package, in which a base electrode film of a titanium, nickel, chromium, nickel, and gold is laminated in this order,
Further, the base electrode film has a Ni film 4 having a thickness exceeding 1 μm,
The base electrode film is achieved by a chromium film having a thickness of 200 to 2,000 mm.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is an explanatory view of the principle of the present invention and an explanatory view of one embodiment, FIG. 3 is a sectional view of a semiconductor package to which the present invention is applied, and FIG. 4 is an external view of an MCM to which the present invention is applied.
[0019]
In the figure, 1 is a semiconductor chip, 2 is a solder bump, 3 is a Ti film, 4 is a Ni film, 5 is a Cr film, 6 is an Au film, 8 is an AlN substrate, 9 is a Cu-polyimide thin film wiring layer, and 10 is an outside. A lead, 11 is a cap, and 12 is an MCM substrate.
[0020]
An embodiment of the present invention will be described first with reference to FIG.
Table 1 shows the film configuration, the bonding state after soldering, and the lack of bumps.
[0021]
[Table 1]

[0022]
In the first embodiment of the present invention, as the electrodes of the solder bumps 2, the Ti film 3, the Ni film 4 is 1 μm, the Cr film 5 is 1000 μm, and the Ni film 4 is 1 μm as the electrodes of the solder bumps 2 with respect to the semiconductor chip 1 such as LSI. , Au film 6 is formed to a thickness of 1000 ° by vapor deposition or sputtering.
[0023]
Among the alloys having the compositions shown in Table 2, three types of solder materials were evaluated: No. 6 having a melting point of 240 to 245 ° C., No. 9 having a melting point of 230 to 235 ° C., and No. 16 having a melting point of 221 ° C.
[0024]
[Table 2]

[0025]
Then, as shown in the sectional view of FIG. 3, a solder bump 2 is formed on the semiconductor chip 1 by a plating method and a solder ball, and after applying a flux, flip chip bonding with the AlN substrate 8 is performed in a conveyor furnace. Was. The soldering conditions are as follows: the reflow temperature is the highest and the melting point is + 30 ° C., the reflow time is 12 minutes, and the maximum temperature is kept at 2 minutes.
[0026]
The solder bump diameter is 100 μm, and the pitch between the bumps is 210 μm.
In the second embodiment, for a semiconductor chip 1 such as an LSI, as a base electrode film of a solder bump 2, a Ti film 3 is 1000Å, a Ni film 4 is 2000Å, 5000Å, 1 μm, a Cr film 5 is 1000Å, and a Ni film is 4 was formed to a thickness of 2000Å, 5000Å, 1 μm, and Au film 6 to a thickness of 1000Å by a vapor deposition method or a sputtering method, and the effect of changing the film thickness of the Ni film 4 was examined. Then, flip-chip bonding was performed in the same manner as in the first embodiment.
[0027]
As a result, after the soldering was completed with the thickness of the Ni film 4 being 2000 ° + 2000 °, dozens of bumps were found. On the other hand, when the Ni film 4 was 5000 mm × 2 and 1 μm × 2. In each case, a good solder joint was obtained without any bump chipping.
[0028]
In the third embodiment, as the electrodes of the solder bumps 2, the Ti film 3 can be changed to 1000 °, the Ni film 4 can be changed to 2000 °, 5000 °, 1 μm, and the Cr film 5 can be changed to 200 ° to 2000 ° for the semiconductor chip 1 such as an LSI. The Ni film 4 was formed to a thickness of 2000 °, 5000 °, and 1 μm, and Au was formed to a thickness of 1000 ° by a vapor deposition method or a sputtering method. The effect was examined by changing the Cr film thickness together with the Ni film thickness. Then, flip-chip bonding was performed in the same manner as in the first and second embodiments.
[0029]
As a result, when the film thickness of the Ni film 4 is 2000 mm × 2, or when the film thickness of the Cr film 5 is 2000 mm or more and the film thickness of the Ni film 4 is 5000 mm × 2 or less, the bump is missing after the soldering is completed. In the case where the thickness of the Ni film 4 is 5000５ × 2 and the thickness of the Cr film 5 is 200 to 2000Å, no bump chipping occurs and good soldering is obtained. A conjugate was obtained.
[0030]
Next, a semiconductor package as shown in FIG. 3 was manufactured using the CMOS devices manufactured according to the first to third embodiments.
Subsequently, a CMOS device manufactured by the same process as in the first embodiment and other devices were mounted thereon to manufacture a multi-chip module structure as shown in FIG.
[0031]
As a result, as shown in Table 1, in each of the solder materials, the Ni film 4 remained at 0.2 μm or more, and a good solder joint was produced.
The present invention can be applied not only to the flip chip bonding of the semiconductor chip 1 such as a CMOS but also to other bonding methods such as BGA, QFP, etc. in which the bonding is carried out by using solder containing Sn as a main component. There is expected.
[0032]
【The invention's effect】
As described above, by applying the present invention to flip-chip bonding or an electrode of another bonding method using an Sn-based solder alloy corresponding to Pb-free, failures such as chipping of bumps and defective soldering occur. A good solder joint can be formed without performing.
[Brief description of the drawings]
FIG. 1 is an explanatory view of the principle of the present invention. FIG. 2 is an explanatory view of the operation of a Cr film of the present invention. FIG. 3 is a sectional view of a semiconductor package to which the present invention is applied. FIG. FIG. 5 is an explanatory diagram of a conventional example.
In the figure,
DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Solder bump 3 Ti film 4 Ni film 5 Cr film 6 Au film 7 Ni
Reference Signs List 8 AlN substrate 9 Cu-polyimide thin film wiring layer 10 External lead 11 Cap 12 MCM substrate

Claims

A semiconductor device, wherein a base electrode film of a solder bump formed on a semiconductor chip or a package is a film laminated in the order of titanium, nickel, chromium, nickel, and gold.

The thickness of the nickel film between the titanium and the chromium is 0.5 to 1 μm, and the thickness of the nickel film between the chromium and the gold is 0.5 to 1 μm. Item 2. The semiconductor device according to item 1.

2. The semiconductor device according to claim 1, wherein said base electrode film has a chromium film having a thickness of 200 to 2000 [deg.].