Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3560417B2 - Method for manufacturing plasma display panel - Google Patents
[go: Go Back, main page]

JP3560417B2 - Method for manufacturing plasma display panel - Google Patents

Method for manufacturing plasma display panel Download PDF

Info

Publication number
JP3560417B2
JP3560417B2 JP19476296A JP19476296A JP3560417B2 JP 3560417 B2 JP3560417 B2 JP 3560417B2 JP 19476296 A JP19476296 A JP 19476296A JP 19476296 A JP19476296 A JP 19476296A JP 3560417 B2 JP3560417 B2 JP 3560417B2
Authority
JP
Japan
Prior art keywords
layer
external connection
connection terminals
insulating material
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19476296A
Other languages
Japanese (ja)
Other versions
JPH1040819A (en
Inventor
文博 並木
圭一 別井
誠一 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19476296A priority Critical patent/JP3560417B2/en
Publication of JPH1040819A publication Critical patent/JPH1040819A/en
Application granted granted Critical
Publication of JP3560417B2 publication Critical patent/JP3560417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、PDP(Plasma Display Panel:プラズマディスプレイパネル)の製造方法に関する。
【0002】
PDPは、高速の大画面表示が可能であることから、ハイビジョン用のカラー表示デバイスとして注目されている。市場における低価格化の要求に応える上でPDPの生産性を高める技術は重要である。
【0003】
【従来の技術】
PDPは、一対の基板(通常はガラス板)を微小間隙を設けて対向配置し、周囲を封止することによって内部に放電空間を形成した自己発光型の表示パネルである。一般に、マトリクス表示形式のPDPでは、一方の基板に行方向に延びる多数の電極が設けられ、他方の基板に列方向に延びる多数の電極が設けられている。各基板において、各電極は基板の端縁部まで導出され、それぞれの端部は外部接続端子として局部的に膨大化されている。各基板の端縁部において電極配列方向に沿って外部接続端子が並び、これら外部接続端子は、フレキシブル配線板を介して外部の駆動回路と電気的に接続される。一群の外部接続端子とフレキシブル配線板との圧着を可能にするため、各基板の大きさは、外部接続端子の配置された端縁部が他方の基板の外側に張り出すように選定される。
【0004】
従来において、各外部接続端子の間に絶縁材料からなる突起(隔壁)を有したパネル構造が知られている(特開平5−217509号)。この構造によれば、フレキシブル配線板が適正に位置決めされ、端子間の短絡が防止される。つまり、互いに近接した外部接続端子の間に突起が無い場合には、フレキシブル配線板の圧着に際してフレキシブル配線板の位置が外部接続端子の配列方向にずれると、配線板側の導体が隣接する2つの外部接続端子の両方と接触して端子間の短絡が生じてしまう。
【0005】
【発明が解決しようとする課題】
表示が高精細になるにつれて外部接続端子の配置ピッチが小さくなり、端子間の距離も短くなる。スクリーン印刷法によるパターン幅の下限値は50μm程度であるので、上述した短絡防止用の突起を形成するには、一様な厚さの絶縁層をフォトリソグラフィによってパターニングする手法を用いなければならない。しかし、端子間の短絡防止のために特別に絶縁層を設けると、その分だけPDPの製造工数が増加し、コスト上昇を招いてしまう。
【0006】
本発明は、端子間の短絡を防止する突起を設けるための特別の工程をできるだけ低減し、生産性を高めることを目的としている。
【0009】
【課題を解決するための手段】
請求項の発明の方法は、一方向に並ぶ外部接続端子を含む電極パターン、前記電極パターンのうちの表示領域内の部分を被覆する絶縁体層、及び隣接した外部接続端子どうしの短絡を防止するための突起を有したプラズマディスプレイパネルの製造方法であって、前記電極パターンの形成された基板の上に、前記絶縁体層を含む層であって前記表示領域とその外側の端子形成領域とに跨がって拡がる絶縁材料層を形成する工程と、前記絶縁材料層の上に、感光性材料のパターン露光によって前記突起の配置パターンに対応したマスク層を形成する工程と、前記絶縁材料層のうちの前記表示領域の外側における露出部分を除去して、前記突起を形成する工程とを含むものである。
【0010】
電極パターンを被覆する絶縁体層をパターニングすることによって突起を形成するので、突起を形成するために特別に絶縁材料層を設ける必要がない。
【0011】
【発明の実施の形態】
図1は第1実施形態に係るPDP1の内部構造を示す分解斜視図である。
PDP1は、AC駆動形式の面放電型PDPである。前面側のガラス基板11の内面に、マトリクス表示のライン毎に一対のサステイン電極X,Yが配列されている。サステイン電極X,Yは、それぞれが透明導電膜41と金属膜42とからなり、AC駆動のための誘電体層17で被覆されている。誘電体層17の表面には酸化マグネシウム(MgO)からなる保護膜18が蒸着されている。
【0012】
一方、背面側のガラス基板21の内面には、アドレス電極A、隔壁29、及びカラー表示のための蛍光体層28が設けられている。各アドレス電極Aはマトリクス表示の1列に対応する。各隔壁29の平面視形状は直線状である。これらの隔壁29によって放電空間30がマトリクス表示のライン方向にサブピクセルEU毎に区画され、且つ放電空間30の間隙寸法が一定値に規定されている。表示の1ピクセル(画素)EGは、ライン方向に並ぶ3つのサブピクセルEUからなる。PDP1では、隔壁29の配置パターンがいわゆるストライプパターンであることから、放電空間30の内の各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルEUの発光色は同一である。
【0013】
ピクセルEGはほぼ正方形であり、サブピクセルEUは列方向に長い四角形である。このため、必然的にアドレス電極Aの配列ピッチがサステイン電極X,Yの配列ピッチに比べて小さく、アドレス電極Aの端子間の短絡が生じ易い。言い換えれば、サステイン電極X,Yについては、短絡防止の上で十分に大きい端子間距離を確保することができる。したがって、PDP1では、特にアドレス電極Aについて端子間の短絡に対する配慮が必要である。
【0014】
図2はアドレス電極Aの端子構造を示す斜視図、図3はアドレス電極Aと外部導体とを接続した状態を示す断面図である。
図2において、各アドレス電極Aは、ガラス基板21の端縁部に導出され、外部接続端子Aaと一体に形成されている。各外部接続端子Aaは等間隔に配置され、各外部接続端子Aaの間には短絡防止のための壁状の突起51が設けられている。
【0015】
PDP1の使用に際して、図3のようにガラス基板21にはフレキシブル配線板90が圧着される。フレキシブル配線板90には、外部接続端子Aaと同一ピッチで端子92が設けられている。フレキシブル配線板90とガラス基板21との重ね合わせに際して、端子92は突起51によって位置決めされて外部接続端子Aaと当接する。突起51の高さは、外部接続端子Aaの厚さ(例えば2μm)と端子92の厚さ(例えば30μm)との和より若干小さい値(例えば30μm)に選定されている。
【0016】
以上の構成のPDP1は、各ガラス基板11,21について別個に所定の構成要素を設けて前面側パネル及び背面側パネルを作製し、その後に両パネルを重ね合わせて封止を行い、内部の排気及び放電ガスの充填を行う一連の工程によって製造される。以下、本発明に特有の工程を含む背面側パネルの製造方法を説明する。
【0017】
図4は第1実施形態の製造方法の模式図である。
まず、ガラス基板21の上に、金属薄膜のパターニングによって、外部接続端子Aaを有した多数のアドレス電極Aからなる電極パターンPAを形成する〔図4(A)〕。図示の例では、各アドレス電極Aは1本ずつ交互にガラス基板21の列方向の一端部と他端部とに振り分けて導出され、外部接続端子Aaが列方向の両側に分散配置されている。
【0018】
次に、ガラス基板21のほぼ全面にガラスペーストを塗布して乾燥させ、表示領域E1とその外側の端子形成領域EAaとに跨がって拡がるペースト層290を形成する。このとき、後工程の焼成での収縮を見込み、焼成後の厚さが表示領域E1では隔壁29の高さに相当し、端子形成領域EAaでは突起51の高さに相当するように、ペースト層290の各部の厚さを選定する〔図4(B)〕。このような部位によって厚さの異なるペースト層290は、開口サイズの異なる2つのスクリーンマスクを用いる重ね印刷によって容易に形成することができる。
【0019】
乾燥状態のペースト層290の上に、例えばドライフィルム状のレジストをラミネータを用いて貼り付け、パターン露光と現像とを行うフォトリソグラフィによって、隔壁29に対応した平面視形状のマスク層63及び突起51に対応した平面視形状のマスク層64を形成する〔図4(C)(D)〕。
【0020】
続いて、サンドブラストによってペースト層290の露出部分を除去し、所定形状のペースト層29s,51sを形成する〔図4(E)〕。そして、ペースト層29s,51sを一括に焼成し、隔壁29及び突起51を同時に形成する。以降は、3色の蛍光体を1色ずつ順に塗布して背面パネルを完成させる。
【0021】
図5は第2実施形態に係るPDP2の構造を示す図である。同図において図1及び図2のPDP1の構成要素と同一の機能を有した構成要素には、同一の符合を付してある。
【0022】
PDP2の基本構成は上述のPDP1と同一である。PDP2とPDP1との構造上の相違点は、図5(A)のようにアドレス電極Aが絶縁体層(誘電体)24で被覆されている点、及び各アドレス電極Aの外部接続端子Aaどうしの間に絶縁体層24と同一材料からなる突起52が設けられている点である。
【0023】
突起52は端子間の短絡を防止する構造体であり、その高さは外部接続端子Aaの厚さ(例えば2μm)と図示しないフレキシブル配線板の端子の厚さ(例えば30μm)との和より若干小さい値(例えば30μm)に選定されている。
【0024】
図6は第2実施形態の製造方法の模式図である。
まず、ガラス基板21の上に、金属薄膜のパターニングによって、外部接続端子Aaを有した所定数のアドレス電極Aからなる電極パターンPAを形成する〔図6(A)〕。図示の例では、各アドレス電極Aは1本ずつ交互にガラス基板21の列方向の一端部と他端部とに振り分けて導出され、外部接続端子Aaが列方向の両側に分散配置されている。
【0025】
次に、ガラス基板21のほぼ全面にガラスペーストを塗布して焼成し、表示領域E1とその外側の端子形成領域EAaとに跨がって拡がるガラス層240を形成する。このとき、焼成での収縮を見込み、焼成後の厚さが表示領域E1では絶縁体層24の厚さ(例えば10μm)に相当し、端子形成領域EAaでは突起52の高さに相当するように、ガラス層240の各部の厚さを選定する〔図6(B)〕。つまり、ガラス層240は絶縁体層24を含んだ層である。このような部位によって厚さの異なるガラス層240は、開口パターンの異なる2つのスクリーンマスクを用いてガラスペーストの重ね印刷をすることによって容易に形成することができる。
【0026】
ガラス層240の上に隔壁29を形成する〔図6(C)(D)〕。形成の手順は次のとおりである。〔1〕ガラスペーストを一様に塗布して乾燥させる。〔2〕フォトリソグラフィによって所定パターンのマスク層を設ける。〔3〕サンドブラストによりペースト層をパターニングする。〔4〕パターニング後のペースト層を焼成する。
【0027】
隔壁29を形成した後、ガラス層240の上に耐酸性のレジストを塗布し、パターン露光を行って突起52に対応した平面視形状のマスク層65を設ける〔図6(E)〕。そして、硝酸溶液などのエッチング液に、ガラス基板21の列方向の一端部及び他端部を順に浸漬することによって、ガラス層240のうちの不要部分を除去して突起52を形成する〔図6(F)〕。以降は、3色の蛍光体を1色ずつ順に塗布して背面パネルを完成させる。
【0028】
なお、製造段階におけるアドレス電極Aの酸化を防止する層としてガラス層240を利用する場合には、ガラス層240のエッチングを行う以前に、マスク層65の形成に続けて蛍光体層28を設け、一対のガラス基板11,21の封止を終えておく。マスク層65の材料として耐熱性レジストを用いることにより、封止時の熱処理によるマスク層65の劣化を避けることができる。封止後にガラス層240を部分的にエッチングして突起52を形成する。アドレス電極Aがアルミニウムなどの酸化のしにくい材料からなる場合には、上述のように突起52の形成した後に基板の封止を行っても支障はない。
【0029】
以上の第1及び第2の実施形態においては、アドレス電極Aの外部接続端子Aaの間に突起51,52を設ける例を挙げたが、サステイン電極X,Yの短絡を防止するための突起を設けてもよい。その場合、誘電体層17と突起とについて工程の共通化が可能である。
【0030】
【発明の効果】
請求項1の発明によれば、端子間の短絡を防止する突起を設けるための特別の工程をできるだけ低減し、PDPの生産性を高めることができる。
【図面の簡単な説明】
【図1】第1実施形態に係るPDPの内部構造を示す分解斜視図である。
【図2】アドレス電極の端子構造を示す斜視図である。
【図3】アドレス電極と外部導体とを接続した状態を示す断面図である。
【図4】第1実施形態の製造方法の模式図である。
【図5】第2実施形態に係るPDP2の構造を示す図である。
【図6】第2実施形態の製造方法の模式図である。
【符号の説明】
1,2 PDP(プラズマディスプレイパネル)
29 隔壁
24 絶縁体層
51,52 突起
63,64 マスク層
65 マスク層
240 ガラス層(絶縁材料層)
290 ペースト層(絶縁材料層)
Aa 外部接続端子
E1 表示領域
EAa 端子形成領域
PA 電極パターン
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a PDP (Plasma Display Panel).
[0002]
PDPs are attracting attention as high-definition color display devices because they are capable of high-speed large-screen display. Technologies for increasing the productivity of PDPs are important in meeting the demand for lower prices in the market.
[0003]
[Prior art]
A PDP is a self-luminous display panel in which a pair of substrates (usually a glass plate) are opposed to each other with a minute gap therebetween, and a discharge space is formed inside by sealing the periphery. Generally, in a matrix display type PDP, a large number of electrodes extending in a row direction are provided on one substrate, and a large number of electrodes extending in a column direction are provided on the other substrate. In each board, each electrode is led out to the edge of the board, and each end is locally enlarged as an external connection terminal. External connection terminals are arranged along the electrode arrangement direction at the edge of each substrate, and these external connection terminals are electrically connected to an external drive circuit via a flexible wiring board. In order to enable a group of external connection terminals to be crimped to the flexible wiring board, the size of each substrate is selected so that the edge where the external connection terminals are arranged protrudes outside the other substrate.
[0004]
2. Description of the Related Art Conventionally, a panel structure having projections (partitions) made of an insulating material between each external connection terminal is known (JP-A-5-217509). According to this structure, the flexible wiring board is properly positioned, and a short circuit between the terminals is prevented. That is, when there is no protrusion between the external connection terminals adjacent to each other, if the position of the flexible wiring board is shifted in the direction in which the external connection terminals are arranged at the time of crimping of the flexible wiring board, the conductor on the wiring board side becomes adjacent to the two adjacent connection terminals. Contact with both of the external connection terminals causes a short circuit between the terminals.
[0005]
[Problems to be solved by the invention]
As the display becomes higher definition, the arrangement pitch of the external connection terminals becomes smaller and the distance between the terminals becomes shorter. Since the lower limit of the pattern width by the screen printing method is about 50 μm, a technique of patterning an insulating layer having a uniform thickness by photolithography must be used to form the above-described short-circuit prevention projection. However, if an insulating layer is specially provided to prevent a short circuit between terminals, the number of man-hours for manufacturing a PDP is increased by that amount, resulting in an increase in cost.
[0006]
SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of special steps for providing a projection for preventing a short circuit between terminals as much as possible and to increase productivity.
[0009]
[Means for Solving the Problems]
The method according to claim 1 , wherein an electrode pattern including external connection terminals arranged in one direction, an insulator layer covering a portion of the electrode pattern in a display area, and a short circuit between adjacent external connection terminals are prevented. A method for manufacturing a plasma display panel having projections for forming, on a substrate on which the electrode pattern is formed, a layer including the insulator layer, the display region and a terminal forming region outside the display region. Forming an insulating material layer extending over the insulating material layer; forming a mask layer corresponding to the arrangement pattern of the protrusions on the insulating material layer by pattern exposure of a photosensitive material; Forming a projection by removing an exposed portion outside the display region.
[0010]
Since the protrusion is formed by patterning the insulator layer covering the electrode pattern, it is not necessary to provide a special insulating material layer to form the protrusion.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is an exploded perspective view showing the internal structure of the PDP 1 according to the first embodiment.
The PDP 1 is an AC-driven surface discharge type PDP. On the inner surface of the glass substrate 11 on the front side, a pair of sustain electrodes X and Y are arranged for each matrix display line. The sustain electrodes X and Y each include a transparent conductive film 41 and a metal film 42, and are covered with a dielectric layer 17 for AC driving. A protective film 18 made of magnesium oxide (MgO) is deposited on the surface of the dielectric layer 17.
[0012]
On the other hand, an address electrode A, partition walls 29, and a phosphor layer 28 for color display are provided on the inner surface of the glass substrate 21 on the back side. Each address electrode A corresponds to one column of the matrix display. The shape of each partition wall 29 in plan view is linear. These partition walls 29 divide the discharge space 30 into sub-pixels EU in the line direction of the matrix display, and the gap size of the discharge space 30 is defined to a constant value. One pixel (pixel) EG of the display includes three sub-pixels EU arranged in the line direction. In the PDP 1, since the arrangement pattern of the partition walls 29 is a so-called stripe pattern, a portion corresponding to each column in the discharge space 30 is continuous in the column direction across all the lines. The emission colors of the sub-pixels EU in each column are the same.
[0013]
The pixel EG is substantially square, and the sub-pixel EU is a rectangle long in the column direction. For this reason, the arrangement pitch of the address electrodes A is inevitably smaller than the arrangement pitch of the sustain electrodes X and Y, and a short circuit between the terminals of the address electrodes A is likely to occur. In other words, for the sustain electrodes X and Y, it is possible to secure a sufficiently large inter-terminal distance in order to prevent a short circuit. Therefore, in the PDP 1, it is necessary to particularly consider the short circuit between the terminals of the address electrode A.
[0014]
FIG. 2 is a perspective view showing a terminal structure of the address electrode A, and FIG. 3 is a sectional view showing a state where the address electrode A is connected to an external conductor.
In FIG. 2, each address electrode A is led out to the edge of the glass substrate 21 and is formed integrally with the external connection terminal Aa. The external connection terminals Aa are arranged at equal intervals, and wall-shaped projections 51 are provided between the external connection terminals Aa to prevent a short circuit.
[0015]
When the PDP 1 is used, a flexible wiring board 90 is crimped to the glass substrate 21 as shown in FIG. Terminals 92 are provided on the flexible wiring board 90 at the same pitch as the external connection terminals Aa. When the flexible wiring board 90 and the glass substrate 21 are overlapped, the terminal 92 is positioned by the protrusion 51 and comes into contact with the external connection terminal Aa. The height of the protrusion 51 is set to a value (for example, 30 μm) slightly smaller than the sum of the thickness of the external connection terminal Aa (for example, 2 μm) and the thickness of the terminal 92 (for example, 30 μm).
[0016]
In the PDP 1 having the above-described configuration, predetermined components are separately provided for each of the glass substrates 11 and 21 to produce a front panel and a rear panel. And a series of steps for filling the discharge gas. Hereinafter, a method of manufacturing a rear panel including a process unique to the present invention will be described.
[0017]
FIG. 4 is a schematic view of the manufacturing method according to the first embodiment.
First, an electrode pattern PA including a large number of address electrodes A having external connection terminals Aa is formed on a glass substrate 21 by patterning a metal thin film (FIG. 4A). In the illustrated example, each address electrode A is alternately distributed to one end and the other end in the column direction of the glass substrate 21 one by one, and the external connection terminals Aa are dispersedly arranged on both sides in the column direction. .
[0018]
Next, a glass paste is applied to almost the entire surface of the glass substrate 21 and dried to form a paste layer 290 extending over the display region E1 and the terminal formation region EAa outside the display region E1. At this time, the paste layer is expected to shrink in the subsequent baking, so that the thickness after baking corresponds to the height of the partition wall 29 in the display region E1 and corresponds to the height of the protrusion 51 in the terminal formation region EAa. The thickness of each part of the 290 is selected (FIG. 4B). The paste layers 290 having different thicknesses depending on such portions can be easily formed by overlapping printing using two screen masks having different opening sizes.
[0019]
On the paste layer 290 in a dry state, for example, a dry film-shaped resist is attached by using a laminator, and the mask layer 63 and the protrusion 51 in a plan view shape corresponding to the partition wall 29 are formed by photolithography for performing pattern exposure and development. (FIG. 4C and FIG. 4D).
[0020]
Subsequently, the exposed portions of the paste layer 290 are removed by sand blasting to form paste layers 29s and 51s having a predetermined shape (FIG. 4E). Then, the paste layers 29 s and 51 s are fired at a time to form the partition walls 29 and the projections 51 at the same time. Thereafter, phosphors of three colors are sequentially applied one by one to complete the rear panel.
[0021]
FIG. 5 is a diagram illustrating the structure of the PDP 2 according to the second embodiment. In the figure, components having the same functions as those of the components of the PDP 1 of FIGS. 1 and 2 are denoted by the same reference numerals.
[0022]
The basic configuration of PDP2 is the same as PDP1 described above. The structural differences between the PDP 2 and the PDP 1 are that the address electrodes A are covered with an insulator layer (dielectric) 24 as shown in FIG. 5A, and the external connection terminals Aa of each address electrode A are different. The point is that a projection 52 made of the same material as the insulator layer 24 is provided between them.
[0023]
The protrusion 52 is a structure for preventing a short circuit between the terminals, and its height is slightly larger than the sum of the thickness of the external connection terminal Aa (for example, 2 μm) and the thickness of the terminal of the flexible wiring board (not shown) (for example, 30 μm). A small value (for example, 30 μm) is selected.
[0024]
FIG. 6 is a schematic view of the manufacturing method according to the second embodiment.
First, an electrode pattern PA including a predetermined number of address electrodes A having external connection terminals Aa is formed on a glass substrate 21 by patterning a metal thin film (FIG. 6A). In the illustrated example, each address electrode A is alternately distributed to one end and the other end in the column direction of the glass substrate 21 one by one, and the external connection terminals Aa are dispersedly arranged on both sides in the column direction. .
[0025]
Next, a glass paste is applied to almost the entire surface of the glass substrate 21 and baked to form a glass layer 240 extending over the display region E1 and the terminal formation region EAa outside the display region E1. At this time, shrinkage due to baking is expected, and the thickness after baking corresponds to the thickness of the insulator layer 24 (for example, 10 μm) in the display region E1, and corresponds to the height of the protrusion 52 in the terminal formation region EAa. Then, the thickness of each part of the glass layer 240 is selected (FIG. 6B). That is, the glass layer 240 is a layer including the insulator layer 24. The glass layers 240 having different thicknesses depending on such portions can be easily formed by overlapping printing of a glass paste using two screen masks having different opening patterns.
[0026]
The partition wall 29 is formed on the glass layer 240 (FIGS. 6C and 6D). The procedure of formation is as follows. [1] A glass paste is uniformly applied and dried. [2] A mask layer having a predetermined pattern is provided by photolithography. [3] Pattern the paste layer by sandblasting. [4] The paste layer after patterning is fired.
[0027]
After the partition walls 29 are formed, an acid-resistant resist is applied on the glass layer 240, and pattern exposure is performed to provide a mask layer 65 having a plan view shape corresponding to the projections 52 (FIG. 6E). Then, one end and the other end of the glass substrate 21 in the column direction are sequentially immersed in an etching solution such as a nitric acid solution to remove unnecessary portions of the glass layer 240 to form the projections 52 (FIG. 6). (F)]. Thereafter, phosphors of three colors are sequentially applied one by one to complete the rear panel.
[0028]
When the glass layer 240 is used as a layer for preventing the oxidation of the address electrode A in the manufacturing stage, the phosphor layer 28 is provided following the formation of the mask layer 65 before the etching of the glass layer 240. The sealing of the pair of glass substrates 11 and 21 has been completed. By using a heat-resistant resist as a material of the mask layer 65, deterioration of the mask layer 65 due to heat treatment at the time of sealing can be avoided. After the sealing, the projections 52 are formed by partially etching the glass layer 240. When the address electrode A is made of a material such as aluminum which is hardly oxidized, there is no problem even if the substrate is sealed after the projections 52 are formed as described above.
[0029]
In the first and second embodiments described above, the example in which the protrusions 51 and 52 are provided between the external connection terminals Aa of the address electrode A has been described. It may be provided. In that case, the process can be shared for the dielectric layer 17 and the projection.
[0030]
【The invention's effect】
According to the first aspect of the present invention, a special process for providing a projection for preventing a short circuit between terminals can be reduced as much as possible, and PDP productivity can be increased.
[Brief description of the drawings]
FIG. 1 is an exploded perspective view showing an internal structure of a PDP according to a first embodiment.
FIG. 2 is a perspective view showing a terminal structure of an address electrode.
FIG. 3 is a cross-sectional view showing a state where an address electrode and an external conductor are connected.
FIG. 4 is a schematic view of the manufacturing method according to the first embodiment.
FIG. 5 is a diagram illustrating a structure of a PDP 2 according to a second embodiment.
FIG. 6 is a schematic view of a manufacturing method according to a second embodiment.
[Explanation of symbols]
1,2 PDP (plasma display panel)
29 Partition wall 24 Insulator layers 51, 52 Projections 63, 64 Mask layer 65 Mask layer 240 Glass layer (insulating material layer)
290 Paste layer (insulating material layer)
Aa External connection terminal E1 Display area EAa Terminal formation area PA Electrode pattern

Claims (1)

一方向に並ぶ外部接続端子を含む電極パターン、前記電極パターンのうちの表示領域内の部分を被覆する絶縁体層、及び隣接した外部接続端子どうしの短絡を防止するための突起を有したプラズマディスプレイパネルの製造方法であって、
前記電極パターンの形成された基板の上に、前記絶縁体層を含む層であって前記表示領域とその外側の端子形成領域とに跨がって拡がる絶縁材料層を形成する工程と、
前記絶縁材料層の上に、感光性材料のパターン露光によって前記突起の配置パターンに対応したマスク層を形成する工程と、
前記絶縁材料層のうちの前記表示領域の外側における露出部分を除去して、前記突起を形成する工程とを含む
ことを特徴とするプラズマディスプレイパネルの製造方法。
A plasma display having an electrode pattern including external connection terminals arranged in one direction, an insulator layer covering a portion of the electrode pattern in a display area, and a protrusion for preventing a short circuit between adjacent external connection terminals. A method of manufacturing a panel,
Forming an insulating material layer on the substrate on which the electrode pattern is formed, the insulating material layer including the insulator layer and extending over the display region and a terminal formation region outside the display region.
Forming a mask layer corresponding to the arrangement pattern of the protrusions by pattern exposure of a photosensitive material on the insulating material layer,
Removing the exposed portion of the insulating material layer outside the display region to form the protrusion.
JP19476296A 1996-07-24 1996-07-24 Method for manufacturing plasma display panel Expired - Fee Related JP3560417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19476296A JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19476296A JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Publications (2)

Publication Number Publication Date
JPH1040819A JPH1040819A (en) 1998-02-13
JP3560417B2 true JP3560417B2 (en) 2004-09-02

Family

ID=16329822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19476296A Expired - Fee Related JP3560417B2 (en) 1996-07-24 1996-07-24 Method for manufacturing plasma display panel

Country Status (1)

Country Link
JP (1) JP3560417B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295786A (en) * 2002-02-01 2003-10-15 Matsushita Electric Ind Co Ltd Manufacturing method of plasma display device
JP2004095349A (en) * 2002-08-30 2004-03-25 Fujitsu Hitachi Plasma Display Ltd Manufacturing method of plasma display panel
KR100829744B1 (en) 2006-08-11 2008-05-15 삼성에스디아이 주식회사 Plasma display device and manufacturing method thereof
WO2010010602A1 (en) * 2008-07-25 2010-01-28 株式会社日立製作所 Plasma display panel

Also Published As

Publication number Publication date
JPH1040819A (en) 1998-02-13

Similar Documents

Publication Publication Date Title
US7040947B2 (en) Method of forming electrode layers
US20040000873A1 (en) Plasma display panel including barrier ribs and method for manufacturing barrier ribs
EP1596413A1 (en) Plasma display panel and method of fabricating the same
JP3560417B2 (en) Method for manufacturing plasma display panel
US20080036381A1 (en) Plasma display panel and method of fabricating the same
EP1069590A1 (en) Flat type plasma discharge display device and manufacturing method thereof
KR100667925B1 (en) Plasma Display Panel And Method Of Manufacturing The Same
KR100429486B1 (en) Manufacturing Method of Plasma Display Panel
US6670755B2 (en) Plasma display panel and method for manufacturing the same
US7220653B2 (en) Plasma display panel and manufacturing method thereof
JP3054489B2 (en) Method for manufacturing plasma display panel
JPH10241576A (en) Color plasma display panel
JPH07320641A (en) Partitioning method for PDP
JP3960019B2 (en) Method for manufacturing plasma display panel
KR100416090B1 (en) Plasma display panel and the fabrication method thereof
KR100560484B1 (en) Plasma display panel
JP4221974B2 (en) Method for manufacturing plasma display panel
KR100670285B1 (en) Plasma Display Panel And Method Of Manufacturing The Same
US7498121B2 (en) Manufacturing method of plasma display panel
US20090021165A1 (en) Plasma display panel and method of manufacturing the same
JP2003162958A (en) Method of manufacturing surface discharge type plasma display panel
KR100467686B1 (en) Fabrication method for plasma display panel
JP2002025450A (en) Substrate for AC surface discharge type plasma display panel, AC surface discharge type plasma display panel, and AC surface discharge type plasma display device
KR100560511B1 (en) Manufacturing Method Of Plasma Display Panel
JP2002163989A (en) Plasma display panel and its manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040301

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Effective date: 20040430

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040525

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090604

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100604

LAPS Cancellation because of no payment of annual fees