JP3563221B2 - Cell division type ATM switch with cell restoration inspection function - Google Patents
Cell division type ATM switch with cell restoration inspection function Download PDFInfo
- Publication number
- JP3563221B2 JP3563221B2 JP399597A JP399597A JP3563221B2 JP 3563221 B2 JP3563221 B2 JP 3563221B2 JP 399597 A JP399597 A JP 399597A JP 399597 A JP399597 A JP 399597A JP 3563221 B2 JP3563221 B2 JP 3563221B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- partial
- cells
- unit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はスイッチングシステムに関連し、具体例としては広帯域ISDN(Broadband Integrated Service Digital Network)交換機に適用されるATMスイッチに関連する。
【0002】
【従来の技術】
大容量ATMスイッチを構成する方法として、セル分割形ATMスイッチが特開平4−98937号公報の「ATMスイッチおよびその制御方法」等において提案されている。この方式の利点としてはセルを分割し、分割された各部分セルを、独立に複数のスイッチングボードでスイッチング制御することで、スイッチングボードのピンネックおよび処理能力を、単一のスイッチングボードで構成する場合に比べて軽減できる点である。
【0003】
従来技術によるセルを4分割した場合のセル分割形ATMスイッチの構成例を図2に示す。セル分割形ATMスイッチは、セル分割部1―0〜1―n、セルの分割数と同数の部分セルスイッチ2―0〜2―3、およびセル結合部3―0〜3―nより構成される。ここでは、セル分割部1−0にATMセル5A、7Aが、セル分割部1−nにATMセル6Aがそれぞれ入力側回線対応部より入力され、方路nにスイッチングされると仮定した場合の各部の動作例を示す。
【0004】
セル分割部では、入力側回線対応部へ到着したセル5A、6A、7Aをそれぞれ4つの部分セル5−0〜5−3、6−0〜6−3、7−0〜7−3に分割し、各部分セルに出力方路n行きのルーチングタグを付与した後に、各部分セルを対応する部分セルスイッチ2−0〜2−3に同期的に送信する。
【0005】
部分セルスイッチ2−0〜2−3は、各入力ハイウェイに属するセル分割部からの部分セルが、各部分セルに付与されているルーチングタグに示された出力方路nに対応したキューバッファ8−0〜8−3にバッファリングされるように、制御部4により、同期的にスイッチング制御される。
【0006】
出力方路nに対応したセル結合部3−nでは、各部分セルスイッチから同期して出力される部分セルを合流させ、元のATMセル5A、6A、7Aを再生し、出力側回線対応部に送出する。
【0007】
【発明が解決しようとする課題】
ところでセル分割形スイッチは、部分スイッチ間で全く同一の動作が要求される。従って、部分セルスイッチの一つに瞬時的なエラーが発生し、部分セルの誤ルーティングが起こると、ある出力方路に該当する部分セルのバッファリング動作が他の部分セルスイッチと異なってしまい、分割元が同一の部分セルが同期して出力されず、セル結合部においてセルが正しく復元されないという問題点がある。
【0008】
この例を図3を用いて示す。部分セルスイッチ2―1の出力方路nに対応するキューバッファ8―1にバッファリングされるはずの部分セル6−1が誤ルーティングされたために、他の部分セルスイッチのキューバッファ8−0、8−2、8−3と異なる動作をする。キューバッファ8から出力された部分セルを復元するためのセル結合部3―nでは、分割元が同一の部分セルが同期して出力されないためにセルが正しく復元されない。
【0009】
さらに、この影響は後続の正しくルーティングされた部分セルにも伝搬し、キューバッファ8が空になるまで継続する。よって、セル分割形スイッチのセル結合部においては、分割元が同一の部分セルが正しく同期して入力されているかを検出し、誤動作が検出された場合には、各セル分割形スイッチの該当するキューバッファをリセットする必要がある。
【0010】
特開平4−98937号公報「ATMスイッチおよびその制御方法」においてもこの必要性を取りあげており、セル分割前にエラー訂正符号を付与し、セル結合部においてこれの検査を行う方式が提案されているが、この方法だと、エラー訂正符号部分の占めるビット数がかなり大きくなり、本来の主信号のスループットに制限を与えてしまうという欠点がある。
【0011】
本発明の第1の目的は、セル分割形ATMスイッチにおいて、エラー訂正符号を使用することなく、そのセル結合部において、分割元が同一であるかを検出する手段を提供することにある。
【0012】
本発明の第2の目的は、セル分割形ATMスイッチにおいて、瞬時的なルーティングエラーによるバッファリセットをできるだけ避けるため、部分セルの損失もしくは部分セルの誤挿入の影響を受けて、セル結合部にタイミングがずれて入力された後続部分セルのタイミング補正を行い、元のセルに正しく復元する手段を提供することにある。
【0013】
【課題を解決するための手段】
前記第1の目的を達成するために本発明では、セル分割手段と部分セルスイッチ手段とセル結合手段とを有するATMスイッチにおいて、前記複数の部分セルスイッチ手段から出力される、分割元のセルが同一である全ての部分セルに共通の符号を付与する符号付与手段を有し、前記セル結合手段は、入力される複数の部分セルに付与された符号を互いに比較し、該部分セルの分割元セルが同一であるかを判定する符号比較手段と、該符号比較手段の比較結果に応じてセルの復元動作を制御するための制御部とを有する。
【0014】
また、前記第1の目的を達成するために本発明では、セル分割手段と部分セルスイッチ手段とセル結合手段とを有するATMスイッチにおいて、前記複数の部分セルスイッチ手段の各々は、入力される部分セル毎に変化するように生成された符号を、分割元のセルが同一である全ての部分セルに共通して付与するための符号付与手段を有し、前記セル結合手段は、入力される複数の部分セルに付与された符号を互いに比較し、該部分セルの分割元セルが同一であるかを判定する符号比較手段と、該符号比較手段の比較結果に応じてセルの復元動作を制御するための制御部とを有する。
【0015】
前記第2の目的を達成するために本発明では、セル分割手段と部分セルスイッチ手段とセル結合手段とを有するATMスイッチにおいて、前記セル結合手段が元のセルを正しく復元するために、分割元が同じである部分セルのタイミングずれを検知し、該検知したタイミングずれを補正して部分セルの復元を行なうための結合タイミング補正手段を有する。
【0016】
より具体的には、例えば、上記第1の目的を達成するための発明において、前記部分セルスイッチ手段は、各入力方路からの部分セル待ち合わせのための出力方路毎のキューバッファと、該キューバッファから部分セルを読み出す際に、該キューバッファに蓄えられている出力方路毎の部分セル数を示すキュー長情報を付与するためのキュー長情報付与部とをさらに有し、前記セル結合手段は、各部分セルスイッチ手段から出力された部分セルをそれぞれ格納するための結合タイミング補正用バッファと、当該結合タイミング補正用バッファから読み出される部分セルを集めて元のセルを復元するセル復元部と、各部分セルに付与されている前記キュー長情報を比較するキュー長比較手段と、前記キュー長および前記符号の比較結果に応じて前記結合タイミング補正用バッファの読み出し動作を制御する読み出し制御部とをさらに有するものとする。
【0017】
【発明の実施の形態】
本発明によるATMスイッチの第1の実施形態を図1、図4を用いて説明する。なお、以下の説明では、例えば上記従来の技術の欄で説明した従来の分割形ATMスイッチの構成とは異なる部分についてのみ説明し、同じ構成についてはその説明を省略する。
【0018】
本実施形態の特徴的構成の一つであるATMスイッチの各部分セルスイッチの構成の一例を図1に示す。
【0019】
本実施形態による各部分セルスイッチは、入力ハイウェイ10(10−0〜10−n)、セル多重部12、制御部4、タイムスタンプ付与部13、セルバッファ部15、セル分離部16、および出力ハイウェイ17(17−0〜17−n)から構成される。
【0020】
タイムスタンプ付与部13は、例えば、タイムスタンプ値として付与すべき連続した数値を生成するカウンタ部と、該カウンタ部が示す値を各部分セルの特定の領域に書き込む付与部と、入力されるリセット信号に応じて当該カウンタ部の値をリセットするリセット部とを有する。前記カウンタ部は、当該ATMスイッチに含まれている全ての部分スイッチ間で同期してその値をインクリメントするもので、例えば、図示されていない当該ATMスイッチにおけるシステム共通クロック生成部からのクロック信号に基づいて動作する。
【0021】
各入力ハイウェイより入力される部分セル18(18−0〜18−n)にはルーチングタグ18R(18R−0〜18R−n)が付与されており、セル多重部12において多重される。セル多重部12から出力された部分セルには、多重後の1部分セル時間(多重スロット時間)毎に更新されるタイムスタンプ値19がタイムスタンプ付与部13により付与される。
【0022】
タイムスタンプ付与部13の前記カウンタ部は、全ての部分セルスイッチ部間で同期したリセットパルス信号20により定期的にリセットされ、全ての部分セルスイッチボード間で同期したタイムスタンプの付与を可能にしている。リセットパルス信号20は、全ての部分スイッチ間で同期して入力する必要があるため、例えば、上述したシステム共通クロック生成部からのクロック信号に基づいて周期的あるいは他のタイミングに応じて生成されるものとする。
【0023】
例えば、カウンタリセットの契機としては、リセットパルス信号20の代わりに、特定の回線対応部において同期デジタルハイアラキー(SDH)との速度整合のために定期的に挿入される速度整合用空セル等のタイミングを使用しても良い。
【0024】
各部分セルに付与されているルーチングタグ18Rからはルーチング情報18Cが取り出され、各部分セルがセル多重部12へ入力される前、または入力された後に制御部4へ送られる。
【0025】
ルーチング情報18Cが取り出された後、各部分セルのルーチングタグ18Rの領域は、前述のタイムスタンプを書き込む領域として使用することができる。制御部4は、このルーチング情報18Cにより、各部分セルをセルバッファ15内に構成された所望の出力方路に該当するキューバッファ21(21−0〜21−n)にキューイングするための書き込み用アドレス(WA)22を生成する制御と、セルバッファ15から各出力方路ごとにセルを巡回的に読み出すための、読み出し用アドレス(RA)23を生成する制御を行う。
【0026】
セルバッファ部15から巡回的に読み出された部分セル24(24−0〜24−n)はセル分離部16で各出力方路に振り分けられ、出力ハイウェイ17を通じてセル結合部3に送信される。
【0027】
次に、上記部分セルスイッチ2に対応して設けられる本実施形態のセル結合部3の構成の一例を図4を参照して説明する。
【0028】
本実施形態のセル結合部は、復元判定レジスタ31(31−0〜31−3)、タイムスタンプ比較部32、レジスタ読み出し制御部33、及びセル復元部34から構成される。
【0029】
各部分セルスイッチ2から出力された部分セル30(30−0〜30−3)は、復元判定レジスタ31(31−0〜31−3)に取り込まれ、各部分セルに付与されたタイムスタンプT0〜T3の値がすべて同一かどうかの比較をタイムスタンプ比較部32にて行い、比較結果をレジスタ読み出し制御部33に通知する。
【0030】
レジスタ読み出し制御部33では、各部分セルのタイムスタンプ値が全て同一である場合には、復元判定レジスタ31から全ての部分セルを読み出し、セル復元部34にて元のセル30Aに復元した後、出力側回線対応部に送信する。また、タイムスタンプが全て同一でない場合には、復元判定レジスタ内の部分セルを全て廃棄する。
【0031】
さらに、タイムスタンプが全て同一でない場合がN回(Nは保護回数)連続して起こった場合には、全ての部分セルスイッチ2の該当する方路のキューバッファがリセットされるように、各部分セルスイッチ2の制御部4を制御する。
【0032】
以上に示した構成によれば、本実施形態のセル結合部において、部分セルを復元する際に、部分セルの分割元が同一であるかどうかを確認し、正しく復元されたセルのみを出力側回線対応部へ送出することができる。
【0033】
なお、本実施形態で用いるタイムスタンプとしてカウンタが生成する連続数値を利用したが、本発明ではこれに限定されるものではない。本発明では、全ての部分スイッチから同期して送られる分割元が同じ部分セルを、誤挿入等された他の部分セルから区別するためにタイムスタンプを利用している。このため、時間的に連続する部分セルに付与される符号が同一とならないものであれば、その他の構成のタイムスタンプ付与部を用いても良い。
【0034】
次に、本発明によるATMスイッチの第2の実施形態について説明する。以下の説明で上記第1の実施形態と同じ構成については同じ符号を付し、その説明を省略する。
【0035】
本実施形態の部分セルスイッチ2は、図5に示すように、上記第1の実施形態の部分セルスイッチにおいて、セルバッファ部15とセル分離部16との間に、キュー長情報付与部25を設けたものである。
【0036】
本実施形態の部分セルスイッチ2では、上記第1の実施形態の例で示した場合と同様に、各部分セルは多重された後、全てのスイッチボード間で同期したタイムスタンプ19が付与される。制御部4はセルバッファ部15内に形成されたキューバッファにキューイングされている部分セルのセル数(キュー長情報)を、各出力方路毎に管理しており、各部分セルの読み出しを行う際に、キュー長情報付与部25を介してキュー長情報(もしくはキュー長情報の下位の数ビット)を付与する。
【0037】
タイムスタンプとキュー長情報は、各部分セルの多重後には不要となるルーチングタグ18Rの領域を使用して書き込むものとする。このような構成により、セル分離部16より各出力ハイウェイ17に出力された部分セル24(24−0〜24−n)には、それぞれ、タイムスタンプ24T(24T−0〜24T−n)とキュー長情報24C(24C−0〜24C−n)が付与される。
【0038】
本実施形態におけるセル結合部3の構成の一例を図6に示す。本実施形態のセル結合部3は、上記第1の実施形態におけるセル結合部において、復元判定レジスタ31及びレジスタ読み出し制御部33の代わりに、結合タイミング補正用バッファ35(35−0〜35−3)及びバッファ読み出し制御部37を設けると共に、キュー長比較部37をさらに設けたものである。
【0039】
本実施形態において、各部分セルスイッチ2(2−0〜2−3)から出力された部分セルは、セル結合部3内の結合タイミング補正用バッファ35(35−0〜35−3)に入力される。タイムスタンプ比較部32では、各結合タイミング補正用バッファ35の先頭の部分セルに付与されているタイムスタンプT0〜T3の比較が行われ、この結果をバッファ読み出し制御部37へ通知する。キュー長比較部36では、各部分セルに付与されているキュー長情報C0〜C3の比較が行われ、その結果をバッファ読み出し制御部37へ通知する。
【0040】
バッファ読み出し制御部37ではタイムスタンプ比較部32およびキュー長比較部36からの情報を元に、結合タイミング補正用バッファ35からの部分セル読み出しを制御する。この制御アルゴリズムの例を図7に示す。
【0041】
本例の制御アルゴリズムでは最初、タイムスタンプ比較部32により各部分セルからのタイムスタンプを比較し(ステップ40)、全てのタイムスタンプが同一であると判定された場合には、全ての結合タイミング補正用バッファ35から部分セルを読み出して、セル復元部34に送出し、元のセルの復元を行う(ステップ41)。
【0042】
また、ある方路kからの部分セルに付与されたタイムスタンプTkのみが、他の方路からのタイムスタンプと異なり、かつ、それがN回連続して起こっていない場合(ステップ40、ステップ43、ステップ44のすべてでNの場合)には、キュー長比較結果を元に部分セルの読み出しを制御する(ステップ42)。読み出し制御は次の3通りに場合分けできる。
【0043】
▲1▼方路kからの部分セルに付与されたキュー長情報Ckのみが、他の方路からのキュー長情報より1少ない場合には、部分セルスイッチkでセルロスが発生したと判定し、方路kの部分セルをホールド、他の方路の部分セルを廃棄するように結合タイミング補正用バッファ35を制御する。
【0044】
▲2▼方路kからの部分セルに付与されたキュー長情報Ckのみが、他の方路からのキュー長情報より1大きい場合には、部分セルスイッチkでセルの誤挿入が発生したと判定し、方路kの部分セルを廃棄、他の方路の部分セルをホールドするように結合タイミング補正用バッファ35を制御する。
【0045】
▲3▼キュー長情報間の関係が上記▲1▼および▲2▼のいずれにも当てはまらない場合には、部分セルスイッチのエラーは瞬時的なものでないと推定されるため、全ての方路の部分セルの廃棄を行い、全ての部分セルスイッチの該当する方路のキューバッファを同期的にリセットする。同期リセットの方法としては、例えば、セル分割部の1つの方路から、部分セルスイッチを同期的にインチャンネル制御するための制御セルを送出し、全ての部分セルスイッチを同期的にリセットする方法がある。
【0046】
また、タイムスタンプ比較部32において、全てのタイムスタンプが同一でない事象がN回連続(Nは保護回数)して発生した場合(ステップ43でY)や、複数のタイムスタンプが異なる場合(ステップ44でY)には、部分セルスイッチの該当するキューバッファをリセットする(ステップ45)。
【0047】
なお、本実施形態では、部分セルに付与されたタイムスタンプとキュー長情報とを調べることによって、部分セルのタイミングのずれを検知する構成としたが、本発明ではこれに限定されるものではない。例えばセルの分割数が2であるような単純な構成の場合には、部分セル自体を比較し、分割元のセルが同じであると判定できればそのまま結合し、分割元が同じではないと判定された場合には上述したような結合タイミング補正用バッファを利用して、片方の部分セルを1セル分だけ進めたり、遅らせたりした後、前記判定を再度行なうという構成としても良い。
【0048】
次に、本実施形態の部分セルスイッチの一つにおいて、瞬時的なエラーの発生のため、ある出力方路に対して部分セルの損失が発生した場合の動作例について説明する。図8には、上述した部分セルスイッチ及びセル結合部を備えたATMスイッチの構成の一例を示す。
【0049】
本実施形態の部分セルスイッチ2−1内の出力方路nに対応するセルバッファ8−1において、セル6Aの部分セルの1つである6−1が他の方路へ誤ルーティングされた場合には、部分セルバッファ8−1のキューイング状態は他の部分セルスイッチのセルバッファ8−0、8−2、8−3のキューイング状態とは異なる。
【0050】
この状態において、各セルバッファから部分セルが読み出されると、図9に示されるように、対応するセル結合部においては、まず、部分セル5−0〜5−3が結合タイミング補正用バッファ35に入力される。部分セル5−0〜5−3に付与されているタイムスタンプ5T−0〜5T−3は全て同一であるため、バッファ読み出し制御部37により、部分セル5−0〜5−3は一斉に読み出され、セル復元部34にて元のセル5Aに復元される。
【0051】
次のタイミングにおいては、図10に示されるように、部分セル6−0、7−1、6−2、6−3が、結合タイミング補正用バッファ35に入力される。タイムスタンプ比較部32、キュー長比較部36において、部分セル7−1に付与されたタイムスタンプ7T−1のみが他と異なり、且つ部分セル7−1に付与されたキュー長情報7C−1が、他のキュー長情報6C−0、6C−2、6C−3より1少ないことより、部分セルスイッチ2−1においてセルロスが発生したと判定される。
【0052】
その結果、バッファ読み出し制御部37から結合タイミング補正用バッファ35−0、35−2、35−3には部分セル6−0、6−2、6−3を廃棄するように、また結合タイミング補正用バッファ35−1には部分セル7−1をホールドするように指示をするのでセルの復元は実行されない。
【0053】
次のタイミングにおいては、図11に示されるように、部分セル7−0、7−2、7−3が、結合タイミング補正用バッファ35−0、35−2、35−3に入力される。これらの部分セルと、結合タイミング補正用バッファ35−1にホールドされている部分セル部分セル7−1は、タイムスタンプ7T−0〜7T−3が全て同一であるために、一斉に読み出され、セル復元部において元のセルに復元される。
【0054】
次に、本実施形態の部分セルスイッチの一つの瞬時的なエラーより、ある出力方路に対して部分セルの誤挿入が発生した場合の動作例について説明する。
【0055】
本実施形態において、図12に示すように、部分セルスイッチ2−1内の出力方路nに対応するセルバッファ8−1において、他の出力方路へルーティングされるはずの部分セル9−1が誤ルーティングされると、部分セルバッファの8−1のキューイング状態は他の部分セルスイッチのセルバッファ8−0、8−2、8−3のキューイング状態とは異なる。
【0056】
この状態において、各セルバッファから部分セルが読み出されると、上記図9に示すように、対応するセル結合部においては、まず、部分セル5−0〜5−3が、結合タイミング補正用バッファ35に入力される。部分セル5−0〜5−3に付与されているタイムスタンプ5T−0〜5T−3は全て同一であるため、バッファ読み出し制御部37により、部分セル5−0〜5−3は一斉に読み出され、セル復元部34にて元のセル5Aに復元される。
【0057】
次のタイミングにおいては、図13に示されるように、部分セル6−0、9−1、6−2、6−3が、結合タイミング補正用バッファ35に入力される。タイムスタンプ比較部32、キュー長比較部36において、部分セル9−1に付与されたタイムスタンプ9T−1のみが他と異なり、且つ部分セル9−1に付与されたキュー長情報9C−1が、他のキュー長情報6C−0、6C−2、6C−3より1大きいことより、部分セルスイッチ2−1において部分セルの誤挿入が発生したと判定される。
【0058】
その結果、バッファ読み出し制御部37から結合タイミング補正用バッファ35−0、35−2、35−3には部分セル6−0、6−2、6−3をホールドするように、また結合タイミング補正用バッファ35−1には部分セル9−1を廃棄するように指示をするのでセルの復元は実行されない。
【0059】
次タイミングにおいては、図14に示されるように、部分セル7−0、6−1、7−2、7−3が、結合タイミング補正用バッファ35−0、35−1、35−2、35−3に入力される。結合タイミング補正用バッファ35−1に入力された部分セル6−1と、結合タイミング補正用バッファ35−0、35−2、35−3にホールドされている部分セル6−0、6−2、6−3は、タイムスタンプ6T(6T−0〜6T−3)が全て同一であるために、一斉に読み出され、セル復元部34において元のセル6Aに復元される。
【0060】
次のタイミングでは図15に示されるように、部分セル7−1が、結合タイミング補正用バッファ35−1に入力される。部分セル7−1と、結合タイミング補正用バッファ35−0、35−2、35−3の先頭の部分セル7−0、7−2、7−3は、タイムスタンプ7T(7T−0〜7T−3)が全て同一であるために、一斉に読み出され、セル復元部において元のセル7Aに復元される。
【0061】
【発明の効果】
本発明によれば、セル分割形ATMスイッチのセル結合部において、エラー訂正符号等を使用することなく、各部分セルを元のセルに復元する前に、分割元が同一であるかを検出する手段を提供することが可能となる。
【0062】
さらに、本発明によれば、部分セルの損失もしくは部分セルの誤挿入の影響を受けて、セル結合部にタイミングがずれて入力された後続部分セルのセル結合タイミングを補正する手段を提供することが可能となる。これによって、瞬時的なルーティングエラーによる部分セルスイッチのバッファの不必要なリセットを避けることができる。
【図面の簡単な説明】
【図1】本発明によるタイムスタンプ付与部を持つ部分セルスイッチの構成例を示す説明図。
【図2】従来のセル分割形スイッチの構成例を示す説明図。
【図3】従来のセル分割形スイッチで起こりうる部分セル組立エラーの説明図。
【図4】図1のスイッチ構成に対応するセル結合部の構成例を示す説明図。
【図5】本発明によるタイムスタンプ付与部、キュー長情報付与部を持つ部分セルスイッチ構成例を示す説明図。
【図6】図5のスイッチ構成に対応するセル結合部の構成例を示す説明図。
【図7】結合タイミング補正用バッファでの読み出し制御アルゴリズムを示すフローチャート。
【図8】ある出力方路において部分セルの損失エラーが起こった時の動作例を説明するための説明図。
【図9】ある出力方路において部分セルの損失エラーが起こった時のセル結合部での動作例を説明するための説明図。
【図10】ある出力方路において部分セルの損失エラーが起こった時のセル結合部での動作例を説明するための説明図。
【図11】ある出力方路において部分セルの損失エラーが起こった時のセル結合部での動作例を説明するための説明図。
【図12】ある出力方路において部分セルの誤挿入エラーが起こった時の動作例を説明するための説明図。
【図13】ある出力方路において部分セルの誤挿入エラーが起こった時のセル結合部での動作例を説明するための説明図。
【図14】ある出力方路において部分セルの誤挿入エラーが起こった時のセル結合部での動作例を説明するための説明図。
【図15】ある出力方路において部分セルの誤挿入エラーが起こった時のセル結合部での動作例を説明するための説明図。
【符号の説明】
1:セル分割部、2:部分セルスイッチ、3:セル結合部、4:制御部。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching system, and more particularly, to an ATM switch applied to a broadband integrated service digital network (ISDN) switch.
[0002]
[Prior art]
As a method of configuring a large-capacity ATM switch, a cell-division ATM switch has been proposed in Japanese Patent Application Laid-Open No. 4-98937, entitled "ATM Switch and Control Method Thereof". The advantage of this method is that when the cells are divided and the divided partial cells are independently switched and controlled by a plurality of switching boards, the pin neck and processing capacity of the switching board can be configured by a single switching board. This is a point that can be reduced.
[0003]
FIG. 2 shows a configuration example of a cell division type ATM switch in which a cell according to the prior art is divided into four parts. The cell division type ATM switch is composed of cell division units 1-0 to 1-n, the same number of partial cell switches 2-0 to 2-3 as the number of cell divisions, and cell coupling units 3-0 to 3-n. You. Here, it is assumed that the
[0004]
The cell division unit divides the
[0005]
The partial cell switches 2-0 to 2-3 are provided in the queue buffer 8 corresponding to the output route n indicated by the routing tag assigned to each partial cell from the cell division unit belonging to each input highway. Switching is synchronously controlled by the
[0006]
In the cell combiner 3-n corresponding to the output route n, the partial cells output from the respective partial cell switches in synchronism are merged, the
[0007]
[Problems to be solved by the invention]
By the way, the cell division type switch requires exactly the same operation between the partial switches. Therefore, when an instantaneous error occurs in one of the partial cell switches and erroneous routing of the partial cell occurs, the buffering operation of the partial cell corresponding to a certain output path differs from other partial cell switches, There is a problem that the partial cells having the same division source are not output in synchronization, and the cells are not correctly restored in the cell combining unit.
[0008]
This example is shown using FIG. Since the partial cell 6-1 to be buffered in the queue buffer 8-1 corresponding to the output path n of the partial cell switch 2-1 has been erroneously routed, the queue buffers 8-0 of other partial cell switches, It operates differently from 8-2 and 8-3. In the cell combiner 3-n for restoring the partial cells output from the queue buffer 8, the cells are not correctly restored because the partial cells having the same division source are not output synchronously.
[0009]
In addition, this effect propagates to subsequent correctly routed subcells and continues until the queue buffer 8 is empty. Therefore, in the cell coupling section of the cell division type switch, it is detected whether or not partial cells having the same division source are correctly and synchronously input, and if a malfunction is detected, the corresponding cell division type switch corresponds. You need to reset the queue buffer.
[0010]
Japanese Unexamined Patent Publication No. Hei 4-98937 discloses an ATM switch and its control method, which also addresses this necessity. A method has been proposed in which an error correction code is added before cell division and a cell coupling unit checks this. However, this method has a disadvantage in that the number of bits occupied by the error correction code portion becomes considerably large, and the throughput of the main signal is limited.
[0011]
SUMMARY OF THE INVENTION It is a first object of the present invention to provide a means for detecting whether or not the division source is the same in a cell coupling unit without using an error correction code in a cell division type ATM switch.
[0012]
A second object of the present invention is to provide a cell division type ATM switch in which a buffer is reset due to an instantaneous routing error as much as possible. It is another object of the present invention to provide a means for correcting the timing of a subsequent partial cell input with a deviation and inputting the correct original cell.
[0013]
[Means for Solving the Problems]
In order to achieve the first object, according to the present invention, in an ATM switch having a cell dividing means, a partial cell switching means, and a cell coupling means, a dividing source cell output from the plurality of partial cell switching means is provided. A code assigning means for assigning a common code to all the same partial cells, wherein the cell combining means compares codes assigned to a plurality of input partial cells with each other, and There are code comparing means for determining whether the cells are the same, and a control unit for controlling a cell restoration operation according to the comparison result of the code comparing means.
[0014]
In order to achieve the first object, according to the present invention, in an ATM switch having cell dividing means, partial cell switching means, and cell coupling means, each of the plurality of partial cell switching means includes A code assigning means for assigning a code generated so as to change for each cell to all partial cells having the same division source cell in common; Code comparing means for comparing the codes assigned to the partial cells with each other and determining whether the division source cells of the partial cells are the same, and controlling the cell restoration operation according to the comparison result of the code comparing means And a control unit.
[0015]
In order to achieve the second object, according to the present invention, in an ATM switch having a cell dividing means, a partial cell switching means, and a cell combining means, in order for the cell combining means to correctly restore an original cell, Has a combined timing correction means for detecting a timing shift of a partial cell having the same timing, correcting the detected timing shift, and restoring the partial cell.
[0016]
More specifically, for example, in the invention for achieving the first object, the partial cell switch means includes: a queue buffer for each output path for waiting for a partial cell from each input path; A queue length information providing unit for providing queue length information indicating the number of partial cells for each output route stored in the queue buffer when reading out the partial cells from the queue buffer; The means includes a combined timing correction buffer for storing the partial cells output from each of the partial cell switch means, and a cell restoring unit that collects the partial cells read from the combined timing correction buffer and restores the original cell. And a queue length comparing means for comparing the queue length information given to each partial cell, and according to a result of comparing the queue length and the code. It shall further comprising a reading control section for controlling the read operation of the serial coupling timing correction buffer.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
A first embodiment of the ATM switch according to the present invention will be described with reference to FIGS. In the following description, for example, only portions different from the configuration of the conventional split type ATM switch described in the section of the conventional technology will be described, and the description of the same configuration will be omitted.
[0018]
FIG. 1 shows an example of the configuration of each partial cell switch of an ATM switch, which is one of the characteristic configurations of the present embodiment.
[0019]
Each partial cell switch according to the present embodiment includes an input highway 10 (10-0 to 10-n), a
[0020]
The time
[0021]
The partial cells 18 (18-0 to 18-n) input from the respective input highways are provided with
[0022]
The counter unit of the time
[0023]
For example, instead of the
[0024]
The routing information 18C is extracted from the
[0025]
After the routing information 18C is extracted, the area of the
[0026]
The partial cells 24 (24-0 to 24-n) cyclically read from the
[0027]
Next, an example of the configuration of the
[0028]
The cell combining unit according to the present embodiment includes a restoration determination register 31 (31-0 to 31-3), a time
[0029]
The partial cells 30 (30-0 to 30-3) output from the respective
[0030]
When the time stamp values of the respective partial cells are all the same, the register read
[0031]
Further, when the time stamps are not all the same and occur N times (N is the number of times of protection) consecutively, each of the partial buffers is reset so that the queue buffers of the corresponding routes of all the
[0032]
According to the configuration described above, when restoring a partial cell in the cell combining unit of the present embodiment, it is checked whether the division source of the partial cell is the same, and only the correctly restored cell is output to the output side. It can be sent to the line corresponding unit.
[0033]
Although the continuous numerical value generated by the counter is used as the time stamp used in the present embodiment, the present invention is not limited to this. According to the present invention, a time stamp is used to distinguish a partial cell having the same division source transmitted from all the partial switches in synchronization from other partial cells in which erroneous insertion has been performed. Therefore, as long as the codes assigned to the temporally consecutive partial cells are not the same, a time stamp assigning unit having another configuration may be used.
[0034]
Next, a second embodiment of the ATM switch according to the present invention will be described. In the following description, the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0035]
As shown in FIG. 5, the
[0036]
In the
[0037]
It is assumed that the time stamp and the queue length information are written using the area of the
[0038]
FIG. 6 shows an example of the configuration of the
[0039]
In the present embodiment, the partial cells output from each of the partial cell switches 2 (2-0 to 2-3) are input to the coupling timing correction buffer 35 (35-0 to 35-3) in the
[0040]
The buffer read
[0041]
In the control algorithm of the present example, first, the time
[0042]
Further, only the time stamp Tk given to the partial cell from a certain route k is different from the time stamp from another route, and the time stamp does not occur N times continuously (
[0043]
{Circle around (1)} When only the queue length information Ck given to the partial cell from the route k is one less than the queue length information from the other routes, it is determined that a cell loss has occurred in the partial cell switch k, The coupling timing correction buffer 35 is controlled so as to hold the partial cell on the route k and discard the partial cell on the other route.
[0044]
{Circle around (2)} When only the queue length information Ck given to the partial cell from the route k is larger than the queue length information from the other route by one, it is determined that an erroneous insertion of a cell has occurred in the partial cell switch k. Judgment is made, and the coupling timing correction buffer 35 is controlled so as to discard the partial cell on the route k and hold the partial cell on the other route.
[0045]
(3) If the relationship between the queue length information does not apply to any of the above (1) and (2), the error of the partial cell switch is presumed to be not instantaneous. The partial cells are discarded, and the queue buffers of the corresponding routes of all the partial cell switches are synchronously reset. As a method of the synchronous reset, for example, a control cell for synchronously controlling the in-channel control of the partial cell switches is transmitted from one path of the cell division unit, and all the partial cell switches are synchronously reset. There is.
[0046]
Further, in the time
[0047]
In the present embodiment, the configuration is such that the timing deviation of the partial cell is detected by checking the time stamp and the queue length information given to the partial cell. However, the present invention is not limited to this. . For example, in the case of a simple configuration in which the number of cell divisions is two, the partial cells themselves are compared, and if it can be determined that the cells of the division source are the same, they are directly combined, and it is determined that the division sources are not the same. In such a case, the above-described determination may be performed again after the one partial cell is advanced or delayed by one cell using the above-described coupling timing correction buffer.
[0048]
Next, an operation example in the case where a partial cell loss occurs in a certain output path due to an instantaneous error in one of the partial cell switches of the present embodiment will be described. FIG. 8 shows an example of the configuration of the above-described ATM switch including the partial cell switch and the cell coupling unit.
[0049]
In the cell buffer 8-1 corresponding to the output route n in the partial cell switch 2-1 of the present embodiment, one of the partial cells 6-1 of the
[0050]
In this state, when the partial cells are read from each cell buffer, as shown in FIG. 9, in the corresponding cell coupling section, first, the partial cells 5-0 to 5-3 are stored in the coupling timing correction buffer 35. Is entered. Since the
[0051]
At the next timing, as shown in FIG. 10, the partial cells 6-0, 7-1, 6-2, and 6-3 are input to the combined timing correction buffer 35. In the time
[0052]
As a result, the buffer read
[0053]
At the next timing, as shown in FIG. 11, the partial cells 7-0, 7-2, and 7-3 are input to the combined timing correction buffers 35-0, 35-2, and 35-3. These partial cells and the partial cell partial cell 7-1 held in the coupling timing correction buffer 35-1 are read out all at once because the
[0054]
Next, a description will be given of an operation example in which a partial cell is erroneously inserted into a certain output path due to one momentary error of the partial cell switch of the present embodiment.
[0055]
In the present embodiment, as shown in FIG. 12, in the cell buffer 8-1 corresponding to the output route n in the partial cell switch 2-1, the partial cell 9-1 to be routed to another output route is provided. Is incorrectly routed, the queuing state of the partial cell buffer 8-1 is different from the queuing state of the cell buffers 8-0, 8-2, 8-3 of the other partial cell switches.
[0056]
In this state, when the partial cells are read from the respective cell buffers, as shown in FIG. 9, first, in the corresponding cell coupling section, the partial cells 5-0 to 5-3 are connected to the coupling timing correction buffer 35. Is input to Since the
[0057]
At the next timing, as shown in FIG. 13, the partial cells 6-0, 9-1, 6-2, and 6-3 are input to the combined timing correction buffer 35. In the time
[0058]
As a result, the buffer read
[0059]
At the next timing, as shown in FIG. 14, the partial cells 7-0, 6-1, 7-2, and 7-3 are connected to the combined timing correction buffers 35-0, 35-1, 35-2, and 35. -3 is input. The partial cell 6-1 input to the coupling timing correction buffer 35-1, the partial cells 6-0, 6-2 held in the coupling timing correction buffers 35-0, 35-2, 35-3, 6-3 are read out all at once since the
[0060]
At the next timing, as shown in FIG. 15, the partial cell 7-1 is input to the combined timing correction buffer 35-1. The partial cell 7-1 and the leading partial cells 7-0, 7-2, and 7-3 of the combined timing correction buffers 35-0, 35-2, and 35-3 have the
[0061]
【The invention's effect】
According to the present invention, it is detected whether or not the division source is the same before restoring each partial cell to the original cell without using an error correction code or the like in the cell coupling unit of the cell division type ATM switch. It becomes possible to provide a means.
[0062]
Further, according to the present invention, there is provided a means for correcting the cell combination timing of a subsequent partial cell which is input with a shift in timing to a cell coupling section under the influence of partial cell loss or partial cell erroneous insertion. Becomes possible. As a result, unnecessary reset of the buffer of the partial cell switch due to an instantaneous routing error can be avoided.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram showing a configuration example of a partial cell switch having a time stamp adding unit according to the present invention.
FIG. 2 is an explanatory diagram showing a configuration example of a conventional cell division switch.
FIG. 3 is an explanatory diagram of a partial cell assembly error that can occur in a conventional cell division type switch.
FIG. 4 is an explanatory diagram showing a configuration example of a cell coupling unit corresponding to the switch configuration of FIG. 1;
FIG. 5 is an explanatory diagram showing a configuration example of a partial cell switch having a time stamp adding unit and a queue length information adding unit according to the present invention.
FIG. 6 is an explanatory diagram showing a configuration example of a cell coupling unit corresponding to the switch configuration of FIG. 5;
FIG. 7 is a flowchart showing a read control algorithm in a coupling timing correction buffer;
FIG. 8 is an explanatory diagram for explaining an operation example when a partial cell loss error occurs in a certain output route.
FIG. 9 is an explanatory diagram for explaining an operation example in a cell combining unit when a partial cell loss error occurs in a certain output path.
FIG. 10 is an explanatory diagram for explaining an operation example in a cell coupling unit when a partial cell loss error occurs in a certain output route.
FIG. 11 is an explanatory diagram for explaining an operation example in a cell combining unit when a partial cell loss error occurs in a certain output route.
FIG. 12 is an explanatory diagram for explaining an operation example when an erroneous insertion error of a partial cell occurs in a certain output route.
FIG. 13 is an explanatory diagram for explaining an operation example in a cell combining unit when an erroneous insertion of a partial cell occurs in a certain output route.
FIG. 14 is an explanatory diagram for explaining an operation example in a cell combining unit when an erroneous insertion error of a partial cell occurs in a certain output route.
FIG. 15 is an explanatory diagram for explaining an operation example in a cell combining unit when an erroneous insertion of a partial cell occurs in a certain output route.
[Explanation of symbols]
1: cell division unit, 2: partial cell switch, 3: cell connection unit, 4: control unit.
Claims (7)
前記複数の部分セルスイッチ手段の各々は、
入力される部分セル毎に変化するように生成された符号を、分割元のセルが同一である全ての部分セルに共通して付与するための符号付与手段と、
各入力方路からの部分セル待ち合わせのための出力方路毎のキューバッファと、
該キューバッファから部分セルを読み出す際に、該キューバッファに蓄えられている出力方路毎の部分セル数を示すキュー長情報を付与するためのキュー長情報付与部と、を有し、
前記符号付与手段は、当該符号付与手段が備えられている部分セルスイッチ手段に入力された部分セルが多重された後に、前記符号を部分セルに付与し、
前記セル結合手段は、
入力される複数の部分セルに付与された符号を互いに比較し、該部分セルの分割元セルが同一であるかを判定する符号比較手段と、
該符号比較手段の比較結果に応じてセルの復元動作を制御するための制御部と、
各部分セルスイッチ手段から出力された部分セルをそれぞれ格納するための結合タイミング補正用バッファと、
該結合タイミング補正用バッファから読み出される部分セルを集めて元のセルを復元するセル復元部と、
各部分セルに付与されている前記キュー長情報を比較するキュー長比較手段と、前記キュー長および前記符号の比較結果に応じて前記結合タイミング補正用バッファの読み出し動作を制御する読み出し制御部と、を有すること
を特徴とするATMスイッチ。A cell dividing unit for dividing a cell from the line corresponding unit into a plurality of partial cells, a partial cell switch for switching the partial cells, the same number of partial cells as the number of divided cells, and an output from the partial cell switch. An ATM (ATM) switch having cell combining means for collecting the recovered partial cells and restoring the original cells,
Each of the plurality of partial cell switch means,
Code assigning means for assigning a code generated so as to be changed for each input partial cell to all partial cells having the same division source cell in common,
A queue buffer for each output route for waiting for a partial cell from each input route,
When reading a partial cell from the queue buffer, the queue buffer has a queue length information providing unit for providing queue length information indicating the number of partial cells for each output route stored in the queue buffer ,
The code assigning means assigns the code to the partial cells after the partial cells input to the partial cell switch means provided with the code assigning means are multiplexed,
The cell combining means,
Code comparing means for comparing codes assigned to a plurality of partial cells to be inputted with each other and determining whether the division source cells of the partial cells are the same,
A control unit for controlling a cell restoration operation according to a comparison result of the code comparison unit;
A coupling timing correction buffer for storing the partial cells output from the respective partial cell switch means,
A cell restoration unit that collects partial cells read from the coupling timing correction buffer and restores the original cells;
A queue length comparing unit that compares the queue length information given to each partial cell, and a read control unit that controls a read operation of the coupling timing correction buffer according to a comparison result of the queue length and the code , An ATM switch, comprising:
前記符号比較手段による比較結果が特定の回数以上連続して不一致であった場合、全ての前記部分セルスイッチ手段に設けられている、該当する出力方路のキューバッファをリセットすること
を特徴とするATMスイッチ。 The ATM switch according to claim 1, wherein
When the result of comparison by the code comparing means does not match continuously for a specific number of times or more, resetting the queue buffers of the corresponding output routes provided in all of the partial cell switching means.
An ATM switch characterized by the above-mentioned .
前記符号比較手段による比較の結果、一致していない符号が複数検出された場合、全ての前記部分セルスイッチ手段に設けられている、該当する出力方路のキューバッファをリセットすることを特徴とするATMスイッチ。 The ATM switch according to claim 1, wherein
As a result of the comparison by the code comparing means, when a plurality of codes that do not match are detected, the queue buffers of the corresponding output routes provided in all the partial cell switch means are reset. ATM switch .
前記符号付与手段および前記キュー長情報付与手段は、前記部分セルに設けられているルーティングタグの領域に、前記符号および前記キュー長情報を書き込むこと
を特徴とするATMスイッチ。 The ATM switch according to claim 1, wherein
The code assigning means and the queue length information assigning means write the code and the queue length information in a routing tag area provided in the partial cell.
An ATM switch characterized by the above-mentioned .
前記読み出し制御部は、前記符号比較手段により1つの部分セルでの符号が他の部分セルと異なり、かつ、前記キュー長比較手段により前記符号が異なっている部分セルのキュー長が1だけ少ないと判定された場合、前記符号が異なる部分セルの前記結合タイミング補正用バッファからの読み出しをホールドし、それ以外の部分セルを前記結合タイミング補正用バッファから廃棄すること
を特徴とするATMスイッチ。 The ATM switch according to claim 1 , wherein
The read control unit determines that the code in one partial cell is different from that of another partial cell by the code comparing means, and that the queue length of the partial cell having the different code by the queue length comparing means is smaller by one. If it is determined, the reading of the partial cells having different codes from the combined timing correction buffer is held, and other partial cells are discarded from the combined timing correction buffer.
An ATM switch characterized by the above-mentioned .
前記読み出し制御部は、前記符号比較手段により1つの部分セルでの符号が他の部分セルと異なり、かつ、前記キュー長比較手段により前記符号が異なっている部分セルのキュー長が1だけ大きいと判定された場合、前記符号が異なる部分セルを前記結合タイミング補正用バッファから廃棄し、それ以外の部分セルの前記結合タイミング補正用バッファからの読み出しをホールドすること
を特徴とするATMスイッチ。 The ATM switch according to claim 1, wherein
The read control unit determines that the code in one partial cell is different from the other partial cells by the code comparing unit, and that the queue length of the partial cell in which the code is different by the queue length comparing unit is larger by one. If determined, discarding the partial cell having the different sign from the combined timing correction buffer, and holding the reading of the other partial cells from the combined timing correction buffer.
An ATM switch characterized by the above-mentioned .
前記セル結合部は、前記複数の部分セルスイッチ各々から出力される部分セルを蓄積する複数のバッファと、
前記複数のバッファに蓄積された部分セルの情報から、分割元が同一の部分セルのタイミングずれを検出するタイミングずれ検出手段と、
前記タイミングずれ検出手段により検出された前記分割元が同一の部分セルのタイミングずれを補正するタイミングずれ補正手段と、
前記タイミングずれ補正手段により補正さえた前記分割元が同一の部分セルを元のセルに復元して出力回線に出力するセル復元手段と、
を備えたことを特徴とするATMスイッチ。 A cell division unit that divides each of cells input from a plurality of input lines into a plurality of partial cells, and a plurality of partial cell switches that switch the divided partial cells based on destination information assigned to the partial cells; An asynchronous transfer mode (ATM) switch having a cell combiner for restoring the switched partial cell to the original cell and sending the restored partial cell to an output line;
A plurality of buffers for accumulating partial cells output from each of the plurality of partial cell switches;
From the information on the partial cells stored in the plurality of buffers, a timing shift detecting unit that detects a timing shift of the same partial cell as the division source,
A timing shift correction unit for correcting a timing shift of the partial cells having the same division source detected by the timing shift detection unit,
Cell restoration means for restoring the same partial cell corrected by the timing deviation correction means to the same partial cell as the original cell and outputting to the output line,
An ATM switch comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP399597A JP3563221B2 (en) | 1997-01-13 | 1997-01-13 | Cell division type ATM switch with cell restoration inspection function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP399597A JP3563221B2 (en) | 1997-01-13 | 1997-01-13 | Cell division type ATM switch with cell restoration inspection function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200541A JPH10200541A (en) | 1998-07-31 |
| JP3563221B2 true JP3563221B2 (en) | 2004-09-08 |
Family
ID=11572599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP399597A Expired - Fee Related JP3563221B2 (en) | 1997-01-13 | 1997-01-13 | Cell division type ATM switch with cell restoration inspection function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563221B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094446A1 (en) | 2002-04-30 | 2003-11-13 | International Business Machines Corporation | Method and arrangement for local synchronization in master-slave distributed communication systems |
-
1997
- 1997-01-13 JP JP399597A patent/JP3563221B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200541A (en) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535093B2 (en) | Communication switching element | |
| US6067654A (en) | ATM switch and control method thereof | |
| CA2069346C (en) | Atm cell error processing system | |
| EP0843500A2 (en) | ATM Switching system | |
| JPH04229749A (en) | Method and circuit apparatus for route selection of message packet | |
| JPH07202942A (en) | Packet switchboard | |
| US6667954B1 (en) | Methods and apparatus for selecting the better cell from redundant streams within a cell-oriented environment | |
| JP2618328B2 (en) | ATM plane combination filter and method for combining ATM cells | |
| JP3563221B2 (en) | Cell division type ATM switch with cell restoration inspection function | |
| US6389018B1 (en) | Parallel on-the-fly processing of fixed length cells | |
| EP0503663B1 (en) | Apparatus and method for non-stop switching in asynchronous transfer mode | |
| JP2010050903A (en) | Transmission apparatus | |
| JPH077520A (en) | Local area network and bridge element | |
| US6480496B1 (en) | Apparatus and method for restoring cell storage regions in an ATM switch and method therefor | |
| JP2001168866A (en) | Multi-rate arm exchanging device | |
| JP2000151628A (en) | ATM switch | |
| JP2545962B2 (en) | ATM switch system | |
| JPH0936868A (en) | ATM switch address generation circuit | |
| JP2004040195A (en) | System changeover and system changeover method | |
| JP2953381B2 (en) | Monitoring method of shared buffer type switch using CAM | |
| US5818837A (en) | ATM cell switching network | |
| JP2950254B2 (en) | ATM communication device | |
| JP3257756B2 (en) | Virtual path switching method | |
| KR100547891B1 (en) | Data input / output device and method according to priority in asynchronous transmission mode switching system | |
| JPH04252631A (en) | Synchronizing method for system multiplexing data communication system and system multiplexing data communication system of this method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |