Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3563433B2 - Thin film phototransistor - Google Patents
[go: Go Back, main page]

JP3563433B2 - Thin film phototransistor - Google Patents

Thin film phototransistor Download PDF

Info

Publication number
JP3563433B2
JP3563433B2 JP04869394A JP4869394A JP3563433B2 JP 3563433 B2 JP3563433 B2 JP 3563433B2 JP 04869394 A JP04869394 A JP 04869394A JP 4869394 A JP4869394 A JP 4869394A JP 3563433 B2 JP3563433 B2 JP 3563433B2
Authority
JP
Japan
Prior art keywords
gate electrode
thin film
phototransistor
voltage
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04869394A
Other languages
Japanese (ja)
Other versions
JPH07263741A (en
Inventor
三千男 荒井
和司 杉浦
光文 小玉
幸夫 山内
一郎 高山
直哉 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, TDK Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04869394A priority Critical patent/JP3563433B2/en
Publication of JPH07263741A publication Critical patent/JPH07263741A/en
Application granted granted Critical
Publication of JP3563433B2 publication Critical patent/JP3563433B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【産業上の利用分野】
本発明はTFTフォトトランジスタに係り、特に高感度のダブルゲートのポリシリコン型フォトトランジスタに関する。
【0002】
【従来の技術】
1つの半導体薄膜層に2つのゲート電極を設けたダブルゲート型のTFTについては特開昭60−58676号公報に記載されている。これは液晶用の薄膜トランジスタのオフ電流、つまりリーク電流を抑制するためのものであり、半導体薄膜層の上下に設けた2つのゲート電極のうち、バック電極を用いてリーク電流を抑制するように構成したものである。
【0003】
またダブルゲート型のTFTフォトトランジスタについてはテレビジョン学会技術報告(ITE Technical Report Vol.18,No.4,pp.19〜24,1994年1月21日発表)に記載されている。
【0004】
【発明が解決しようとする課題】
従来のTFTフォトトランジスタよりも高感度の光感度が得られ、中間階調を得られ易く、しかもTFTを使用した画像読み取り回路の差動方式におけるペア性の特性の同一性の幅を広くするTFTフォトトランジスタが強く要望されている。
【0005】
本発明の目的は、前記の要望を可能とする高光感度のTFTフォトトランジスタを提供することである。
【0006】
【課題を解決するための手段】
前記目的を達成するため、本発明では、図1に示す如く、例えばSi単結晶基板1上に後部ゲート電極2を設け、その上に後部ゲート絶縁膜3を形成する。この後部ゲート絶縁膜3上にポリシリコンよりなるソース領域7、活性シリコン層4、ドレイン領域8を形成する。そしてこの活性シリコン層4の上に前部ゲート絶縁膜5を形成し、その上に前部ゲート電極6を設ける。この場合活性層4の厚みは500Å以下にする。そして層間絶縁層9、電極10、10を設けて、TFTフォトトランジスタを構成する。なお光は図1における上方より照射され、これに応じてソース領域7とドレイン領域8間に電流が流れる。
【0007】
【作用】
本発明では、前部ゲート電極6と後部ゲート電極2に印加する電極の極性を反対にする。
【0008】
例えば活性層4がNチャンネルの場合、前部ゲート電極6には正電圧を印加するが、後部ゲート電極2には負電圧を印加する。逆に活性層がPチャンネルの場合、前部ゲート電極6には負電圧を印加し、後部ゲート電極2には正電圧を印加する。このように構成することにより非常に感度のよい薄膜フォトトランジスタを得ることができる。
【0009】
【実施例】
本発明の一実施例構成を図1〜図7にもとづき説明する。図1は本発明の一実施例構成図、図2は本発明の薄膜フォトトランジスタの製造工程説明図(その1)、図3は本発明の薄膜フォトトランジスタの製造工程説明図(その2)、図4は本発明のNチャンネル薄膜フォトトランジスタのゲート電圧依存特性図、図5は本発明のPチャンネル薄膜フォトトランジスタのゲート電圧依存特性図、図6は本発明のNチャンネル薄膜フォトトランジスタの活性シリコン層の厚みと電流値との特性図、図7はダブルゲート型の薄膜フォトトランジスタのエネルギーバンド図を示す。
【0010】
図1において、1はSi単結晶基板の如き絶縁膜、2は後部ゲート電極、3は後部ゲート絶縁膜、4は活性シリコン層、5は前部ゲート絶縁膜、6は前部ゲート電極、7はソース領域、8はドレイン領域、9は層間絶縁層、10、10は電極である。なお前記絶縁膜1の代わりにガラス基板や石英板、アルミナ板の如き絶縁基板を使用してもよい。この場合ガラス基板やアルミナ板を使用したとき、その上に薄くSiO膜を成膜することが望ましい。またSi単結晶基板を使用したとき、表面にSiOを成膜してもよい。
【0011】
図2及び図3により本発明のダブルゲート型の薄膜フォトトランジスタの製造工程を説明する。
(1) まずSi単結晶基板からなる絶縁膜1上にPドープのポリシリコンまたはBドープのポリシリコンからなるポリシリコン層2′を約1000Å成膜する(図2(A)参照)。
【0012】
このとき例えばPドープの成膜条件は以下の通りである。
SiHガス 10〜50SCCM
5% PH/Hガス 5〜20SCCM
圧力 0.1〜1Torr
温度 600〜650℃
(2) 次に前記(1)により成膜したポリシリコン層2′をパターニングして後部ゲート電極2を形成する(図2(B)参照)。
【0013】
(3) それから、SiOからなる後部ゲート絶縁膜3を約100〜1000Åの厚さで形成する。この場合、望ましくは薄い方が電界を大きく印加できるので良い(図2(C)参照)。
【0014】
このときの成膜条件は以下の通りである。
TEOS(テトラエトキシシラン)ガス 10〜50SCCM
500SCCM
圧力 0.5〜1.0Torr
温度 750℃
(4) この上にアモルファスシリコン膜21を約1500Å成膜し、それから固相成長してポリシリコンの活性シリコン層を得るためアニールする(図2(D)参照)。
【0015】
このときの成膜条件は下記の通りである。
Siガス 100〜500SCCM
He 500SCCM
圧力 0.5〜1.0Torr
温度 750℃
またアモルファスシリコン膜21を固相成長してポリシリコン化させるためのアニール条件は下記の通りである。
【0016】
1SLM
温度 600℃
処理時間 8〜48hr
(5) 前記ポリシリコン化したシリコン膜をパターニングしてポリシリコン膜21′、21′を形成する(図2(E)参照)。
【0017】
(6) 前記(5)により形成したポリシリコン膜21′、21′を熱酸化して、SiOからなる前部ゲート絶縁膜5を約1000Åの厚さで形成する(図2(F)参照)。なおこの図2(F)に示したポリシリコン膜21′、21′が後述する如く、ソース領域、活性シリコン層、ドレイン領域となる。
【0018】
このときの成膜条件は下記の通りである。
2.7SLM
温度 1000℃
処理時間 150min
(7) この前部ゲート絶縁膜5の上に前部ゲート電極用のPドープしたポリシリコン22を約1000Å形成する(図2(G)参照)。
【0019】
このときの成膜条件は下記の通りである。
SiHガス 10〜50SCCM
5% PH/Hガス 5〜20SCCM
圧力 0.1〜0.5Torr
温度 600〜650℃
(8) 前記(7)により形成した前部ゲート電極用のポリシリコン22をパターニングして前部ゲート電極6、6を形成する(図2(H)参照)。
【0020】
(9) このように前部ゲート電極6、6を形成した後、ポリシリコン膜21′、21′をソース領域7、ドレイン領域8及び活性シリコン層4に形成するため、ドーピング法で処理する。活性シリコン層4をNチャンネルで形成する場合、例えばPを注入する(図3(A)参照)。
【0021】
(10)また活性シリコン層4をPチャンネルで形成する場合、例えばBを注入する。この場合、一方の活性シリコン層4をNチャンネルで形成し、一方の活性シリコン層4をPチャンネルで形成する場合、レジスト23でNチャンネル側をマスクして、Bを注入すればよい(図3(B)参照)。
【0022】
(11)これらの注入後、約600℃、12時間熱処理し、活性化を行う。
(12)それからSiOからなる層間絶縁層9を約4000Å形成する(図3(C)参照)。
【0023】
このときの成膜条件は以下の通りである。
TEOSガス 10〜50SCCM
500SCCM
パワー 50〜300W
圧力 0.5Torr
温度 400℃
(13)この層間絶縁層9にソース領域、ドレイン領域に配線するための穴24をあける(図3(D)参照)。
【0024】
(14)それから電極金属となるアルミニウム25を蒸着する(図3(E)参照)。
(15)このアルミニウム25をパターニングしてソース領域7、ドレイン領域8の電極10、10を形成し、配線をして、ダブルゲート型のポリシリコンTFTフォトトランジスタを得る(図3(F)参照)。
【0025】
前記のようにして得られた本発明の薄膜フォトトランジスタの動作特性について説明する。
図4は、活性シリコン層をNチャンネルとし、後部ゲート電極2に正〜負の電圧を印加した場合の、光照射した場合(Photo)と、光照射しない場合(Dark)の閾値電圧つまり前部ゲート電圧に印加すべき正の閾値電圧の大きさを示したものである。この図で丸印は光照射しない場合、三角印は光照射した場合の値を示す。
【0026】
図4より明らかな如く、後部ゲート電極に正の電圧を印加した場合、両者の特性は同一である。しかし後部ゲート電極に負の電圧を印加した場合、光照射した方(Photo)が光照射しない場合(Dark)よりも閾値電圧が小さいことがわかる。つまり前部ゲート電極に印加すべき電圧が小さい状態でTFTフォトトランジスタが導通状態になることがわかる。
【0027】
また図5では、活性シリコン層がPチャンネルの場合、前部ゲート電極に印加すべき負電圧は、後部ゲート電極に正の電圧を印加した場合に、光照射状態(Photo)の方が光照射でない場合(Dark)よりも小さな閾値電圧で導通状態になることがわかる。
【0028】
このように本発明のダブルゲート型の薄膜フォトトランジスタでは、前部ゲート電極と後部ゲート電極に印加すべき電界が反対極性であることがよい。
図6は、本発明の薄膜フォトトランジスタにおいて、活性シリコン層の厚みと電流値との関係を示したものであり、横軸は活性シリコン層の厚みを示し、縦軸は光照射状態(Photo)のドレイン電流値と、光照射しない状態(Dark)のドレイン電流との差の値を示している。この例では活性シリコン層はNチャンネルでありソース・ドレイン電圧は1.5V、前部ゲート電極に印加した電圧V=5Vのとき、後部ゲート電極に印加した電圧が−15Vのときの値が丸印で、−10Vのときの値が×印で示されている。
【0029】
これにより明らかなように、活性シリコン層の厚みが500Å以下の場合に、前記差の値が大きくなっていることがわかる。
ところで本発明におけるように前部ゲート電極と後部ゲート電極とに反対極性の電界を印加したとき良好な特性が得られる理由について、図7にもとづき説明する。
【0030】
図7(A)は前部ゲート電極と後部ゲート電極に同一極性の電界を印加したときの、薄膜トランジスタの断面のエネルギーバンド図を示し、同(B)は反対極性の電界を印加したときのエネルギーバンド図を示す。
【0031】
前部ゲート電極と後部ゲート電極に同一極性の電界を印加したとき、図7(A)において、活性シリコン層に光が照射した場合に発生したホール電子は、この活性シリコン層がポリシリコン層のためそのまわりの結晶粒界にトラップされ、閾値は変動しない。
【0032】
これに対して前部ゲート電極と後部ゲート電極に反対極性の電界を印加したとき、図7(B)に示す如く、この反対極性のために電界がかかっているため、光照射により発生したホール電子が分極され、閾値が変動し易くなり、高感度のものが得られる。
【0033】
図8に本発明の薄膜フォトトランジスタを使用した光信号検出用の差動回路について説明する。図8において、PTET、DTFTはいずれも本発明により構成されるダブルゲート型の薄膜フォトトランジスタであり、PTETは検出すべき光信号hvが入力されるもの、DTETは光が入力されない、遮光状態で使用されるもの、またTFT1及びTFT2はいずれもスイッチング用の薄膜フォトトランジスタであり、オン・オフ用の制御電圧がそれらのゲート電極に印加される。そしてこれらPTFT、DTFT、TFT1、TFT2で光検出部を構成している。
【0034】
薄膜フォトトランジスタTFT1、TFT2の出力電流は電流・電圧変換部D1、D2に入力されて電流値に応じた電圧に変換され、差動増幅器DAに入力される。
【0035】
薄膜フォトトランジスタPTFTに光が入射されると、これに応じた電流が薄膜TFT1を通って電流・電圧変換部D1に入力されて電圧に変換される。このとき遮光されている薄膜フォトトランジスタDTFTの出力電流も、同様に電流・電圧変換部D2に入力されて電圧に変換される。これらの出力電圧は差動増幅器DAに入力され、遮光電流分の電圧が差引かれた、入射光に応じた出力電圧Voutが得られる。
【0036】
この場合、薄膜フォトトランジスタPTFTの感度が小さいと、薄膜フォトトランジスタDTFTとの特性が均一でないと、つまりペア性がよくないと、遮光時の電圧値が不揃となり、入射光の正確な値が得られない。しかし、本発明では薄膜フォトトランジスタの感度が大きいので、光入射時の出力が大きくなり遮光時の特性の不均一性が読み取り精度に与える影響を小さくすることができる。
【0037】
本発明によれば従来の薄膜フォトトランジスタに比較して約50倍の光感度のものを得ることができる。また前記ITE Technical Report発表のダブルゲート型のフォトトランジスタのものでは読み出し時間が800μs位であるのに対し本発明では100μs位に改善することができる。
【0038】
なお、本発明はSi単結晶基板1に限定されず、ガラス基板、石英板、アルミナ板の如き絶縁基板を用いてもよい。その場合、ガラス基板、アルミナ板にはSiO膜を薄く形成することがよい。Si単結晶基板にもSiO膜を形成してもよい。
【0039】
本発明では、前部ゲート電極と後部ゲート電極の使用状態を前記と逆にして、後部ゲート電極に一定の電圧を印加し、前部ゲート電極にこれとは逆極性の電圧を印加して、薄膜フォトトランジスタとして使用することもできる。
【0040】
【発明の効果】
本発明によれば光感度の非常にすぐれた薄膜フォトトランジスタを提供することができる。
【0041】
本発明によれば活性ポリシリコン層に発生したホール電子がトラップされにくく、分極されるので閾値が変動し易く高感度のものが得られる。
【0042】
本発明によればフォト、ダークの電流比(電流差)を大きくすることができ、これまた感度の高いものを得ることができる。しかも薄膜効果は厚いと電界がかかりにくくなり、この面からも薄い方が望まれる。
【図面の簡単な説明】
【図1】本発明の一実施例構成図である。
【図2】本発明の薄膜フォトトランジスタの製造工程説明図(その1)である。
【図3】本発明の薄膜フォトトランジスタの製造工程説明図(その2)である。
【図4】本発明のNチャンネル薄膜フォトトランジスタのゲート電圧依存特性図である。
【図5】本発明のPチャンネル薄膜フォトトランジスタのゲート電圧依存特性図である。
【図6】本発明のNチャンネル薄膜フォトトランジスタの活性シリコン層の厚みと電流値との特性図である。
【図7】ダブルゲート型の薄膜フォトトランジスタのエネルギーバンド図である。
【図8】本発明の薄膜フォトトランジスタを使用した光信号検出用の差動回路例である。
【符号の説明】
1 Si単結晶基板
2 後部ゲート電極
3 後部ゲート絶縁膜
4 活性シリコン層
5 前部ゲート絶縁膜
6 前部ゲート電極
7 ソース領域
8 ドレイン領域
9 層間絶縁層
10 電極
[0001]
[Industrial applications]
The present invention relates to a TFT phototransistor, and more particularly to a highly sensitive double-gate polysilicon phototransistor.
[0002]
[Prior art]
A double gate type TFT in which two gate electrodes are provided on one semiconductor thin film layer is described in JP-A-60-58676. This is for suppressing the off current of the thin film transistor for liquid crystal, that is, the leakage current, and is configured to suppress the leakage current using the back electrode of the two gate electrodes provided above and below the semiconductor thin film layer. It was done.
[0003]
The double-gate TFT phototransistor is described in the technical report of the Institute of Television Engineers of Japan (ITE Technical Report Vol. 18, No. 4, pp. 19-24, published on January 21, 1994).
[0004]
[Problems to be solved by the invention]
A TFT that provides higher light sensitivity than conventional TFT phototransistors, easily obtains intermediate gradations, and widens the range of the same pairing characteristics in the differential method of an image reading circuit using a TFT. There is a strong demand for phototransistors.
[0005]
An object of the present invention is to provide a high-sensitivity TFT phototransistor capable of satisfying the above demand.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, as shown in FIG. 1, for example, a rear gate electrode 2 is provided on a Si single crystal substrate 1, and a rear gate insulating film 3 is formed thereon. On this rear gate insulating film 3, a source region 7, an active silicon layer 4, and a drain region 8 made of polysilicon are formed. Then, a front gate insulating film 5 is formed on the active silicon layer 4, and a front gate electrode 6 is provided thereon. In this case, the thickness of the active layer 4 is set to 500 ° or less. Then, the TFT phototransistor is formed by providing the interlayer insulating layer 9 and the electrodes 10 and 10. The light is irradiated from above in FIG. 1, and accordingly, a current flows between the source region 7 and the drain region 8.
[0007]
[Action]
In the present invention, the polarities of the electrodes applied to the front gate electrode 6 and the rear gate electrode 2 are reversed.
[0008]
For example, when the active layer 4 is an N-channel, a positive voltage is applied to the front gate electrode 6 while a negative voltage is applied to the rear gate electrode 2. Conversely, when the active layer is a P-channel, a negative voltage is applied to the front gate electrode 6 and a positive voltage is applied to the rear gate electrode 2. With this configuration, a very sensitive thin film phototransistor can be obtained.
[0009]
【Example】
One embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a structural view of an embodiment of the present invention, FIG. 2 is an explanatory view of a thin film phototransistor of the present invention (part 1), FIG. 3 is an explanatory view of a thin film phototransistor of the present invention (part 2), FIG. 4 is a graph showing the gate voltage dependence of the N-channel thin film phototransistor of the present invention, FIG. 5 is the graph showing the gate voltage dependence of the P-channel thin film phototransistor of the present invention, and FIG. FIG. 7 shows a characteristic diagram of the layer thickness and the current value, and FIG. 7 shows an energy band diagram of a double-gate thin-film phototransistor.
[0010]
In FIG. 1, 1 is an insulating film such as a Si single crystal substrate, 2 is a rear gate electrode, 3 is a rear gate insulating film, 4 is an active silicon layer, 5 is a front gate insulating film, 6 is a front gate electrode, 7 Is a source region, 8 is a drain region, 9 is an interlayer insulating layer, and 10 and 10 are electrodes. Note that an insulating substrate such as a glass substrate, a quartz plate, or an alumina plate may be used instead of the insulating film 1. In this case, when a glass substrate or an alumina plate is used, it is desirable to form a thin SiO 2 film thereon. When a Si single crystal substrate is used, SiO 2 may be formed on the surface.
[0011]
The manufacturing process of the double-gate type thin film phototransistor according to the present invention will be described with reference to FIGS.
(1) First, a polysilicon layer 2 'made of P-doped polysilicon or B-doped polysilicon is formed on the insulating film 1 made of a Si single crystal substrate to a thickness of about 1000 (see FIG. 2A).
[0012]
At this time, for example, the film forming conditions of P doping are as follows.
SiH 4 gas 10 to 50 SCCM
5% PH 3 / H 2 gas 5-20 SCCM
Pressure 0.1-1 Torr
Temperature 600-650 ° C
(2) Next, the polysilicon layer 2 'formed by the above (1) is patterned to form the rear gate electrode 2 (see FIG. 2B).
[0013]
(3) Then, a rear gate insulating film 3 made of SiO 2 is formed with a thickness of about 100 to 1000 °. In this case, desirably, a thinner one can apply a larger electric field (see FIG. 2C).
[0014]
The film forming conditions at this time are as follows.
TEOS (tetraethoxysilane) gas 10-50 SCCM
O 2 500 SCCM
Pressure 0.5 to 1.0 Torr
Temperature 750 ℃
(4) An amorphous silicon film 21 is formed thereon at about 1500 °, and then annealed to obtain a polysilicon active silicon layer by solid phase growth (see FIG. 2 (D)).
[0015]
The film forming conditions at this time are as follows.
Si 2 H 6 gas 100-500 SCCM
He 500SCCM
Pressure 0.5 to 1.0 Torr
Temperature 750 ℃
The annealing conditions for forming the amorphous silicon film 21 into polysilicon by solid phase growth are as follows.
[0016]
N 2 1SLM
Temperature 600 ° C
Processing time 8 to 48 hours
(5) The polysilicon film is patterned to form polysilicon films 21 'and 21' (see FIG. 2E).
[0017]
(6) The polysilicon films 21 ', 21' formed by the above (5) are thermally oxidized to form a front gate insulating film 5 made of SiO 2 with a thickness of about 1000 ° (see FIG. 2F). ). The polysilicon films 21 'and 21' shown in FIG. 2F become a source region, an active silicon layer, and a drain region as described later.
[0018]
The film forming conditions at this time are as follows.
O 2 2.7SLM
Temperature 1000 ° C
Processing time 150min
(7) On the front gate insulating film 5, a P-doped polysilicon 22 for a front gate electrode is formed to a thickness of about 1000 ° (see FIG. 2 (G)).
[0019]
The film forming conditions at this time are as follows.
SiH 4 gas 10 to 50 SCCM
5% PH 3 / H 2 gas 5-20 SCCM
Pressure 0.1-0.5 Torr
Temperature 600-650 ° C
(8) The front gate electrodes 6, 6 are formed by patterning the front gate electrode polysilicon 22 formed in the above (7) (see FIG. 2H).
[0020]
(9) After forming the front gate electrodes 6 in this way, doping is performed to form the polysilicon films 21 ′, 21 ′ in the source region 7, the drain region 8 and the active silicon layer 4. When forming the active silicon layer 4 with an N channel, for example, P is implanted (see FIG. 3A).
[0021]
(10) When the active silicon layer 4 is formed with a P channel, for example, B is implanted. In this case, when one active silicon layer 4 is formed by an N channel and one active silicon layer 4 is formed by a P channel, B may be implanted by masking the N channel side with a resist 23 (FIG. 3). (B)).
[0022]
(11) After these implantations, heat treatment is performed at about 600 ° C. for 12 hours to activate.
(12) Then, an interlayer insulating layer 9 made of SiO 2 is formed at about 4000 ° (see FIG. 3C).
[0023]
The film forming conditions at this time are as follows.
TEOS gas 10-50 SCCM
O 2 500 SCCM
Power 50-300W
Pressure 0.5 Torr
Temperature 400 ° C
(13) A hole 24 is formed in the interlayer insulating layer 9 for wiring to a source region and a drain region (see FIG. 3D).
[0024]
(14) Then, aluminum 25 serving as an electrode metal is deposited (see FIG. 3E).
(15) The aluminum 25 is patterned to form the electrodes 10 and 10 of the source region 7 and the drain region 8, and wiring is performed to obtain a double-gate polysilicon TFT phototransistor (see FIG. 3F). .
[0025]
The operating characteristics of the thin-film phototransistor of the present invention obtained as described above will be described.
FIG. 4 shows threshold voltages of light irradiation (Photo) and light irradiation (Dark) when a positive to negative voltage is applied to the rear gate electrode 2 when the active silicon layer is an N channel, that is, a front part. It shows the magnitude of the positive threshold voltage to be applied to the gate voltage. In this figure, circles indicate values when light is not irradiated, and triangles indicate values when light is irradiated.
[0026]
As is clear from FIG. 4, when a positive voltage is applied to the rear gate electrode, the characteristics of both are the same. However, it can be seen that when a negative voltage is applied to the rear gate electrode, the threshold voltage is smaller in the case where light is applied (Photo) than in the case where light is not applied (Dark). That is, it is understood that the TFT phototransistor is turned on when the voltage to be applied to the front gate electrode is small.
[0027]
In FIG. 5, when the active silicon layer is a P-channel, the negative voltage to be applied to the front gate electrode is smaller in the light irradiation state (Photo) when a positive voltage is applied to the rear gate electrode. It can be seen that the conduction state occurs at a threshold voltage smaller than that in the case (Dark).
[0028]
As described above, in the double-gate thin film phototransistor of the present invention, the electric fields to be applied to the front gate electrode and the rear gate electrode preferably have opposite polarities.
FIG. 6 shows the relationship between the thickness of the active silicon layer and the current value in the thin-film phototransistor of the present invention. And the drain current value without light irradiation (Dark). In this example, the active silicon layer is an N channel, the source / drain voltage is 1.5V, the voltage applied to the front gate electrode is V G = 5V, and the value applied when the voltage applied to the rear gate electrode is −15V is The value at −10 V is indicated by a circle, and the value at −10 V is indicated by a cross.
[0029]
As is clear from this, when the thickness of the active silicon layer is 500 ° or less, the value of the difference increases.
The reason why good characteristics are obtained when an electric field of opposite polarity is applied to the front gate electrode and the rear gate electrode as in the present invention will be described with reference to FIG.
[0030]
FIG. 7A shows an energy band diagram of a cross section of the thin film transistor when an electric field of the same polarity is applied to the front gate electrode and the rear gate electrode, and FIG. 7B shows the energy when an electric field of the opposite polarity is applied. The band diagram is shown.
[0031]
When an electric field of the same polarity is applied to the front gate electrode and the rear gate electrode, in FIG. 7A, the hole electrons generated when the active silicon layer is irradiated with light are converted into the active silicon layer of the polysilicon layer. Therefore, it is trapped by the crystal grain boundary therearound, and the threshold value does not change.
[0032]
On the other hand, when an electric field of opposite polarity is applied to the front gate electrode and the rear gate electrode, as shown in FIG. 7 (B), an electric field is applied due to the opposite polarity, so that holes generated by light irradiation are generated. Electrons are polarized, the threshold value is easily changed, and a highly sensitive one is obtained.
[0033]
FIG. 8 illustrates a differential circuit for detecting an optical signal using the thin film phototransistor of the present invention. In FIG. 8, PET and DTFT are both double-gate thin film phototransistors constructed according to the present invention. The TFT1 and TFT2 used are both thin-film phototransistors for switching, and a control voltage for ON / OFF is applied to their gate electrodes. The PTFT, DTFT, TFT1, and TFT2 constitute a light detection unit.
[0034]
Output currents of the thin-film phototransistors TFT1 and TFT2 are input to current / voltage converters D1 and D2, converted into voltages corresponding to current values, and input to a differential amplifier DA.
[0035]
When light is incident on the thin-film phototransistor PTFT, a corresponding current is input to the current / voltage converter D1 through the thin-film TFT1 and converted into a voltage. At this time, the output current of the light-shielded thin film phototransistor DTFT is similarly input to the current / voltage converter D2 and converted into a voltage. These output voltages are input to the differential amplifier DA, and an output voltage Vout corresponding to the incident light, in which the voltage corresponding to the light shielding current is subtracted, is obtained.
[0036]
In this case, if the sensitivity of the thin-film phototransistor PTFT is low, if the characteristics with the thin-film phototransistor DTFT are not uniform, that is, if the pairing is not good, the voltage values at the time of light blocking become uneven, and the accurate value of the incident light becomes I can't get it. However, in the present invention, since the sensitivity of the thin-film phototransistor is high, the output at the time of light incidence is increased, and the influence of the non-uniformity of the characteristics at the time of light blocking on the reading accuracy can be reduced.
[0037]
According to the present invention, it is possible to obtain a phototransistor having a photosensitivity about 50 times higher than that of a conventional thin film phototransistor. The read time of a double-gate type phototransistor published by the ITE Technical Report is about 800 μs, while the present invention can improve the read time to about 100 μs.
[0038]
Note that the present invention is not limited to the Si single crystal substrate 1, and an insulating substrate such as a glass substrate, a quartz plate, and an alumina plate may be used. In that case, a thin SiO 2 film is preferably formed on the glass substrate and the alumina plate. An SiO 2 film may also be formed on a Si single crystal substrate.
[0039]
In the present invention, the use state of the front gate electrode and the rear gate electrode is reversed from the above, a constant voltage is applied to the rear gate electrode, and a voltage having a polarity opposite to that of the front gate electrode is applied to the front gate electrode. It can also be used as a thin film phototransistor.
[0040]
【The invention's effect】
According to the present invention, it is possible to provide a thin film phototransistor having extremely excellent light sensitivity.
[0041]
According to the present invention, the hole electrons generated in the active polysilicon layer are hardly trapped and are polarized, so that the threshold value is easily changed and a highly sensitive one is obtained.
[0042]
According to the present invention, the current ratio (current difference) between photo and dark can be increased, and a high sensitivity can be obtained. In addition, when the thin film effect is thick, an electric field is less likely to be applied.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an embodiment of the present invention.
FIG. 2 is an explanatory view (1) of a manufacturing process of the thin film phototransistor of the present invention.
FIG. 3 is an explanatory view (2) of a manufacturing process of the thin-film phototransistor of the present invention.
FIG. 4 is a graph showing gate voltage dependence characteristics of an N-channel thin film phototransistor according to the present invention.
FIG. 5 is a graph showing gate voltage dependence characteristics of a P-channel thin film phototransistor according to the present invention.
FIG. 6 is a characteristic diagram of the thickness of the active silicon layer and the current value of the N-channel thin film phototransistor of the present invention.
FIG. 7 is an energy band diagram of a double-gate thin film phototransistor.
FIG. 8 is an example of a differential circuit for detecting an optical signal using the thin-film phototransistor of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Single crystal silicon substrate 2 Rear gate electrode 3 Rear gate insulating film 4 Active silicon layer 5 Front gate insulating film 6 Front gate electrode 7 Source region 8 Drain region 9 Interlayer insulating layer 10 Electrode

Claims (2)

薄膜トランジスタのソース領域とドレイン領域の間に光照射される活性層を設けた薄膜フォトトランジスタにおいて、
前記活性層を厚み500Å以下のポリシリコンで構成し、前記ポリシリコンの活性層を2つのゲート電極の間に配置したことを特徴とする薄膜フォトトランジスタ。
In a thin film phototransistor provided with an active layer irradiated with light between a source region and a drain region of the thin film transistor,
Said active layer is composed of the following polysilicon Con thickness 500 Å, thin film phototransistor, characterized in that a active layer of the polysilicon con between the two gate electrodes.
前記2つのゲート電極のうち、フォト出力側のゲート電極に印加する電圧に対し、反対側のゲート電極に前記出力側のゲート電極に印加した電圧とは反対極性の電圧を印加したことを特徴とする請求項1記載の薄膜フォトトランジスタ。Of said two gate electrodes, to a voltage you applied to the gate electrode of the photo output side, that the applied voltage was opposite polarity to the voltage applied to the gate electrode of the output side to the gate electrode of the opposite The thin film phototransistor according to claim 1, wherein:
JP04869394A 1994-03-18 1994-03-18 Thin film phototransistor Expired - Fee Related JP3563433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04869394A JP3563433B2 (en) 1994-03-18 1994-03-18 Thin film phototransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04869394A JP3563433B2 (en) 1994-03-18 1994-03-18 Thin film phototransistor

Publications (2)

Publication Number Publication Date
JPH07263741A JPH07263741A (en) 1995-10-13
JP3563433B2 true JP3563433B2 (en) 2004-09-08

Family

ID=12810403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04869394A Expired - Fee Related JP3563433B2 (en) 1994-03-18 1994-03-18 Thin film phototransistor

Country Status (1)

Country Link
JP (1) JP3563433B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356153B2 (en) 2013-10-18 2016-05-31 Samsung Display Co., Ltd. Thin film transistor, display panel having the same and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425858B1 (en) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 Thin film transistor and its manufacturing method
JP4395622B2 (en) 2007-08-31 2010-01-13 カシオ計算機株式会社 Optical sensor and display device including the same
TWI555217B (en) * 2014-05-29 2016-10-21 友達光電股份有限公司 Light detector and its operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356153B2 (en) 2013-10-18 2016-05-31 Samsung Display Co., Ltd. Thin film transistor, display panel having the same and method of manufacturing the same

Also Published As

Publication number Publication date
JPH07263741A (en) 1995-10-13

Similar Documents

Publication Publication Date Title
JP2967126B2 (en) Semiconductor integrated circuit device for flat light valve substrate
JP2585158B2 (en) Method for manufacturing semiconductor device
US5705411A (en) Reactive ion etching to physically etch thin film semiconductor
CN111354756A (en) A light detection substrate, its preparation method, and light detection equipment
US20200083258A1 (en) Array substrate and its fabricating method, display device
Hamano et al. An amorphous Si high speed linear image sensor
JP3563433B2 (en) Thin film phototransistor
JPH04299578A (en) Photoelectric conversion elements and thin film semiconductor devices
US6031248A (en) Hybrid sensor pixel architecture
JPH0534837B2 (en)
JPH01115162A (en) Thin film transistor and manufacture thereof
US5635707A (en) Photoelectric conversion device for use in sensing light reflected from medium surface
JP2603285B2 (en) Method for manufacturing photoconductive image sensor
US5308996A (en) TFT device
JPH0346374A (en) Thin film transistor
JP2812182B2 (en) Method for manufacturing complementary thin film transistor
JPH04245443A (en) Complete contact-type image sensor
JP2505848B2 (en) Photoconductive image sensor
JPS59108458A (en) Solid-state image pickup device and its manufacture
JPH03278437A (en) Thin film semiconductor device and its manufacturing method
JP3320035B2 (en) Semiconductor device
JPH04359569A (en) Thin film semiconductor device
JPH05145054A (en) Photodiode and image sensor using the same
KR960001346B1 (en) Contact image sensor
JPS63155766A (en) thin film transistor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees