JP3563528B2 - 異常検出装置およびこれを用いた定電流電源装置 - Google Patents
異常検出装置およびこれを用いた定電流電源装置 Download PDFInfo
- Publication number
- JP3563528B2 JP3563528B2 JP12914196A JP12914196A JP3563528B2 JP 3563528 B2 JP3563528 B2 JP 3563528B2 JP 12914196 A JP12914196 A JP 12914196A JP 12914196 A JP12914196 A JP 12914196A JP 3563528 B2 JP3563528 B2 JP 3563528B2
- Authority
- JP
- Japan
- Prior art keywords
- gain variable
- gain
- abnormality
- constant current
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005856 abnormality Effects 0.000 title claims description 112
- 238000001514 detection method Methods 0.000 claims description 55
- 230000002159 abnormal effect Effects 0.000 claims description 40
- 230000003321 amplification Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012806 monitoring device Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、定電流源の負荷電流に基づいて定電流源や負荷の異常を検出する異常検出装置、および定電流源や負荷の異常を検出すると共にその異常検出に基づいて定電流の出力を停止可能に構成された定電流電源装置に関するものである。
【０００２】
【従来の技術】
入力された基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流電源装置として、図５に示すものが従来から知られている。同図に示す定電流電源装置５１は、電圧−電流変換装置として機能するものであって、いわゆる誤差増幅回路として機能する減算回路１１、増幅回路１２、電流増幅回路１３および電流検出用の抵抗１４を備えている。
【０００３】
この定電流電源装置５１では、基準入力信号Ｖｒｅｆが減算回路１１に入力されると、増幅回路１２および電流増幅回路１３が、基準入力信号ｒｅｆの電圧値に初期利得を乗算した値の定電流を接続端子２１および負荷側接続端子２２を介して負荷２に供給する。負荷２に電流が流れると、抵抗１４が負荷電流値を検出し、減算回路１１は、基準入力信号Ｖｒｅｆと、抵抗１４によって検出された負荷電流に応じた検出電圧との差電圧ＶＳを増幅回路１２に出力する。この結果、増幅回路１２および電流増幅回路１３は、基準入力信号Ｖｒｅｆの電圧値に所定の利得を乗算した値の定電流を負荷２に供給するように制御される。
【０００４】
【発明が解決しようとする課題】
ところが、この従来の定電流電源装置５１には以下の問題点がある。すなわち、電流増幅回路１３の出力側の接続端子２１と負荷２の負荷側接続端子２２とが接触不良になったり、接続端子２１，２２同士の接続が開放になったり、電流増幅回路１３などが故障したりした異常状態のときには、負荷２に定電流が流れない。このため、抵抗１４の両端電圧は０Ｖとなる。この場合、減算回路１１は、異常になって定電流が流れないのか、基準入力信号Ｖｒｅｆの電圧値が低下して負荷電流が低下しているのかの判別がつかないために、増幅回路１２および電流増幅回路１３に対して負荷２に定電流を流させようと制御する。これにより、電流増幅回路１３は、正サイクルの基準入力信号Ｖｒｅｆを増幅するときは、その振幅が正側電源電圧である＋ＶＣＣまで達した電圧を出力し、負サイクルの信号を増幅するときは、負側電源電圧である−ＶＣＣを出力してしまう。この結果、接続端子２１および負荷側接続端子２２間で接触、非接触を繰り返してスパークしたり、場合によっては電流増幅回路１３や負荷２を破壊してしまうという問題点がある。また、負荷側接続端子２２が外された場合には、接続端子２１に高電圧が印加されているために手に触れたりすると感電することがあり、危険であるという問題点がある。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであり、基準入力信号の電圧値と負荷電流値とに基づいて異常を検出可能な異常検出装置を提供することを目的とする。また、異常を検出することにより定電流の出力を停止可能な定電流電源装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の異常検出装置は、基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも検出された負荷電流値および基準入力信号の電圧値に基づいて定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、利得変数に対応し所定の利得の逆数に近似させた基準利得変数と検出された利得変数とに基づいて定電流源または負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、利得変数検出手段は、負荷電流値で基準入力信号の電圧値を除算することによって利得変数を出力する除算回路を備え、異常判定手段は、除算回路から出力された利得変数が利得変数に対応する基準利得変数よりも大きいときに異常信号を出力する比較器を備えていることを特徴とする。この場合、本明細書において、「負荷」とは、定電流源の出力側に接続されるすべての装置を含む概念である。また、「利得変数に対応し所定の利得およびその逆数のいずれかに近似させた基準利得変数」とは、利得変数が実利得に近似させられているときには、所定の利得に近似する基準利得変数をいい、利得変数が実利得の逆数に近似させられているときには、所定の利得の逆数に近似する基準利得変数をいう。 また、除算回路は、アナログ除算回路やディジタル除算回路によって構成することができる。
【０００７】
この異常検出装置では、通常時においては、定電流源が基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給しているため、利得変数検出手段によって検出された利得変数は、基準入力信号の電圧値の高低に拘わらず、その利得変数に対応する基準利得変数にほぼ等しい。このため、異常判定手段は、負荷に異常がないと判別することができる。一方、定電流源や負荷などに何らかの異常が生じると、定電流源の利得が一般的には低下する。したがって、利得変数検出手段によって検出された利得変数は、基準利得変数とは異なる値となる。このため、異常判定手段は、利得変数と基準利得変数とに基づいて、異常が生じたものとして異常信号を出力する。このように、単に負荷電流に基づいて異常を検出するのとは異なり、利得変数および基準利得変数に基づいて異常を判定するため、異常が生じているのか、基準入力信号の電圧値が低下して負荷電流が低下しているのかを確実に判定することができる。この結果、例えば、異常信号に基づいて、定電流源の定電流動作を停止させることなどにより、定電流源や負荷の破損を阻止すると共に定電流源の出力電圧による危険な状況を回避することができる。
【０００８】
また、この異常検出装置では、除算回路が、負荷電流値で基準入力信号の電圧値を除算することによって利得変数を出力する。この場合、定電流源は、一般的に、異常時において、負荷電流が低下することによってその利得が低下するため、異常判定手段は、基準利得変数や除算回路の利得変数に基づいて定電流源や負荷に異常が生じたか否かを容易に判定することが可能になる。なお、除算回路で除算することにより、例えば、負荷が開放されたような場合には、実利得の逆数である利得変数が急激に大きくなるため、異常をより容易に判定することができる。
【０００９】
請求項２記載の異常検出装置は、基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも検出された負荷電流値および基準入力信号の電圧値に基づいて定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、利得変数に対応し所定の利得の逆数に近似させた基準利得変数と検出された利得変数とに基づいて定電流源または負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、利得変数検出手段は、所定定数を負荷電流値に加算する加算回路と、加算された加算電流値で少なくとも基準入力信号の電圧値を除算することによって利得変数として出力する除算回路とを備え、異常判定手段は、除算回路から出力された利得変数が、所定の利得時の負荷電流値に所定定数を加算した加算電流値で少なくとも基準入力信号の電圧値を除算することによって得られかつ利得変数に対応する基準利得変数よりも大きいときに異常信号を出力することを特徴とする。
【００１０】
この異常検出装置では、通常時においては、定電流源が基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給しているため、利得変数検出手段によって検出された利得変数は、基準入力信号の電圧値の高低に拘わらず、その利得変数に対応する基準利得変数にほぼ等しい。このため、異常判定手段は、負荷に異常がないと判別することができる。一方、定電流源や負荷などに何らかの異常が生じると、定電流源の利得が一般的には低下する。したがって、利得変数検出手段によって検出された利得変数は、基準利得変数とは異なる値となる。このため、異常判定手段は、利得変数と基準利得変数とに基づいて、異常が生じたものとして異常信号を出力する。このように、単に負荷電流に基づいて異常を検出するのとは異なり、利得変数および基準利得変数に基づいて異常を判定するため、異常が生じているのか、基準入力信号の電圧値が低下して負荷電流が低下しているのかを確実に判定することができる。この結果、例えば、異常信号に基づいて、定電流源の定電流動作を停止させることなどにより、定電流源や負荷の破損を阻止すると共に定電 流源の出力電圧による危険な状況を回避することができる。
【００１１】
また、例えば、定電流源が交流定電流を出力する場合、負荷電流検出手段によって検出される負荷電流値は、基準入力信号の１周期に２回は０Ａとなる。したがって、除算回路による除算において、値０で除算することになるために、その利得変数に誤差が生じることがある。このため、この異常検出装置では、加算回路が、所定定数を負荷電流値に加算し、除算回路が、加算された加算電流値で基準入力信号の電圧値を除算する。この結果、値０で除算することがないため、除算回路の利得変数に誤差が生じない。したがって、異常判定手段は、除算回路の利得変数が、定電流源によって所定の利得で出力されるときの負荷電流値に所定定数を加算した加算電流値で基準入力信号の電圧値を除算した基準利得変数よりも大きいときには、異常が生じたものとして、異常信号を出力することが可能になる。
【００１２】
請求項３記載の異常検出装置は、請求項２記載の異常検出装置において、除算回路は、基準入力信号の電圧値を負荷電流値で除算した実利得で所定定数を除算した除算値に基準入力信号の電圧値を加算した値を、加算回路の加算電流値で除算することによって利得変数として出力し、異常判定手段は、利得変数が基準利得変数よりも大きいときに異常信号を出力することを特徴とする。
【００１３】
この異常検出装置では、除算回路が、所定定数を実利得で除算した除算値に基準入力信号の電圧値を加算した値を加算回路の加算電流値で除算する。この結果、除算回路から出力される除算値は、実利得の逆数である利得変数と等しくなる。このため、基準利得変数を所定の利得の逆数またはそれよりもやや高い電圧に固定しておくことができる結果、異常判定手段による除算が不要となり、これにより、異常が生じたか否かの判定を高速に行うことが可能になる。
【００１４】
請求項４記載の異常検出装置は、請求項１から３のいずれかに記載の異常検出装置において、異常信号を入力し異常信号の基準入力信号の１周期に対するデューティ比が所定のデューティ比よりも大きいときに新たな異常信号を出力するデューティ比判定手段をさらに備えていることを特徴とする。
【００１５】
定電流源は、正常動作時においても、負荷インピーダンスが多少高い場合などにおいては、基準入力信号の最大振幅近辺で、その出力電圧波形を歪ませてしまうことがある。かかる場合には、利得変数検出手段によって検出される利得変数が異常時の利得変数になるため、異常判定手段が、異常が生じたものとみなして異常信号を出力してしまうことがある。このような場合であっても、この異常検出装置では、デューティ比判定回路が、例えば、許容できる範囲の所定のデューティ比よりも大きいときにのみ異常信号を出力する。この結果、正常動作時に異常信号を頻繁に出力してしまうことを防止することができる。
【００１６】
請求項５記載の定電流電源装置は、請求項１から４のいずれかに記載の異常検出装置と、異常検出装置から出力される異常信号によって定電流の出力を停止可能に構成された定電流源とを備えていることを特徴とする。
【００１７】
この定電流電源装置では、制御手段は、利得変数と基準利得変数とに基づいて異常信号を出力することにより、定電流源に対して定電流の出力を停止させる。このため、定電流源や負荷の破損を阻止すると共に定電流源の出力電圧による危険な状況を回避することができる。
【００１８】
請求項６記載の定電流電源装置は、請求項５記載の定電流電源装置において、検出された負荷電流値に応じた検出電圧と基準入力信号とに基づいて負荷電流値を一定に制御するフィードバック制御手段を備えていることを特徴とする。
【００１９】
この定電流電源装置では、フィードバック制御手段が、検出された負荷電流値に応じた検出電圧と基準入力信号とに基づいて負荷電流値を一定に制御しようと制御する際に異常が生じていると、制御手段は、定電流源の定電流の出力を停止させる。このため、従来の定電流電源装置５１では、異常が生じて定電流が流れないのか、あるいは基準入力信号Ｖｒｅｆの電圧値が低下して負荷電流が低下しているのかを判別できないために、負荷２に定電流を流させようと制御することによって電流増幅回路１３や負荷２を破壊してしまうことがあったのに対し、この定電流電源装置では、そのような事態を確実に回避することができる。
【００２０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る異常検出装置および定電流電源装置を高電圧定電流を出力する電源装置に適用した実施の形態について説明する。なお、以下、従来の定電流電源装置５１と同一の構成要素については同一の符号を付して重複した説明を省略する。
【００２１】
図１は、例えば、ＤＣ２００Ｖの高圧定電流の直流を負荷に供給可能な電源装置１のブロック図を示している。以下、電源装置１の構成について詳述する。
【００２２】
電源装置１は、基準入力信号Ｖｒｅｆと、負荷２に流れる負荷電流に応じた負荷電流検出電圧ＶＩとの差電圧ＶＳに基づいて、負荷電流値を一定に制御する誤差増幅回路として機能する減算回路（フィードバック制御手段）１１と、減算回路１１からの差電圧ＶＳに基づき減算回路１１と相俟って基準入力信号Ｖｒｅｆに所定の利得Ｇを乗算した値の定電流を負荷２に供給する増幅回路１２および電流増幅回路１３と、負荷電流値を検出するための抵抗（負荷電流検出手段）１４と、アナログ除算回路（利得変数検出手段、除算回路）１５と、異常を検出する異常検出部（異常判定手段）１６とを備えている。なお、アナログ除算回路１５および異常検出部１６が本発明に係る異常検出装置を構成し、減算回路１１、増幅回路１２および電流増幅回路１３が本発明における定電流源を構成する。
【００２３】
アナログ除算回路１５は、公知回路の乗算回路を変形して構成されており、抵抗１４によって検出された負荷電流検出電圧ＶＩを抵抗１４が１オームの抵抗である場合の電圧値（負荷電流値と等価になる）で基準信号Ｖｒｅｆの電圧値を除算した値、つまり、電源装置１の基準信号Ｖｒｅｆの電圧に対する負荷電流への変換利得である実利得Ｇｒの逆数（１／Ｇｒ）を、利得変数としての利得変数電圧ＶＧに変換して出力する。
【００２４】
異常検出部１６は、基準電圧出力回路１７と比較器１８とを備えている。基準電圧出力回路１７は、電源装置１が利得Ｇで作動している正常動作時（以下、「通常動作時」という）の利得Ｇの逆数に相当する電圧よりもやや高めの電圧、つまり、アナログ除算回路１５が通常動作時に出力する利得変数電圧ＶＧよりも若干高めの電圧を基準利得変数としての基準利得変数電圧ＶＧｒとして出力する。また、比較器１８は、アナログ除算回路１５から出力される利得変数電圧ＶＧと基準利得変数電圧ＶＧｒとを比較し、利得変数電圧ＶＧが基準利得変数電圧ＶＧｒよりも大きいときに、異常信号ＳＡを電流増幅回路１３および図示しない監視装置に出力する。この電源装置１では、接続端子２１と負荷側接続端子２２との間で接触不良などがあると、負荷２に定電流が供給されなくなるために、電源装置１の実利得Ｇｒが、電圧−電流変換のリニア領域から外れることによって利得Ｇよりも低下する。このような場合に、異常検出部１６は、異常が生じたものとして異常信号ＳＡを出力する。
【００２５】
次に、電源装置１の動作について、図３を参照して説明する。
【００２６】
通常作動時においては、電源装置１から定電流が供給されると、負荷電流検出電圧ＶＩは、同図の直流負荷電流波形４１が示すように、減算回路１１によって一定値に制御されている。この状態においては、電源装置１が基準信号Ｖｒｅｆの電圧値に利得Ｇを乗算した値の定電流を負荷２に供給しているため、基準入力信号Ｖｒｅｆの高低に拘わらず、アナログ除算回路１５から出力される利得変数電圧ＶＧが基準電圧出力回路１７から出力される基準利得変数電圧Ｖ Ｇｒ の電圧値よりも低い。このため、比較器１８は異常信号ＳＡを出力しない。したがって、電源装置１では、差電圧ＶＳに基づいて、電源装置１の利得が値Ｇになるように制御している。
【００２７】
一方、接続端子２１および負荷側接続端子２２の接触不良や負荷２の負荷インピーダンスの上昇などにより負荷２側に何らか異常が生じると、電源装置１の実利得Ｇｒが低下する。したがって、同図の直流負荷電流波形４２が示すように、負荷電流検出電圧ＶＩの電圧値が急激に低下する。なお、同図は理解を容易にするために、直流負荷電流波形４２を緩やかな傾斜に描いている。この場合には、アナログ除算回路１５から出力される利得変数電圧ＶＧの電圧値が、基準利得変数電圧ＶＧｒの電圧値よりも大きくなる。このため、比較器１８は、ハイレベルの異常信号ＳＡを出力する。この結果、電流増幅回路１３は、異常信号ＳＡを入力したときに、定電流の出力を停止する（同図の直流負荷電流波形４３参照）。また、同時に、異常信号ＳＡは、装置外部に接続された監視装置が負荷２に異常が生じたことを検知することが可能になる。
【００２８】
このように、この電源装置１によれば、負荷２側などに異常が生じて電源装置１の実利得Ｇｒが低下すると、電流増幅回路１３に対して定電流の出力を停止させることができる。この結果、電流増幅回路１３や負荷２の破壊を確実に防止することができると共に、接続端子２１に高圧直流を出力させることがないため危険な状態を回避させることができる。
【００２９】
次に、図２を参照して、本発明に係る異常検出装置および定電流電源装置を、交流定電流を出力する電源装置３１に適用した他の実施形態について説明する。なお、電源装置１と同一の構成要素については同一の符号を付してその詳細説明を省略する。
【００３０】
電源装置３１は、基準入力信号Ｖｒｅｆを増幅することによって、最大振幅電圧が２００Ｖｐ−ｐで最大出力電力１ＫＶＡの交流電力を出力可能に構成されており、同図に示すように、電源装置１の構成に加えて、オフセット電圧出力回路３２、加算回路３３およびデューティ比判定回路（デューティ比判定手段）３６を備えている他、異常検出部３４が、電源装置１における基準利得変数電圧ＶＧｒとは異なり基準変数としての基準利得変数電圧ＶＧｒ１を出力する基準電圧出力回路３５を備えている。なお、アナログ除算回路１５、オフセット電圧出力回路３２、加算回路３３、異常検出部３４およびデューティ比判定回路が本発明に係る異常検出装置を構成する。
【００３１】
オフセット電圧出力回路３２は、電源装置１が所定の電流を抵抗値が１オームの抵抗に流したときにその抵抗に現れる電圧値であるオフセット電圧ＶＯ（所定定数）を出力可能に構成されている。
【００３２】
加算回路３３は、負荷電流検出電圧ＶＩを抵抗１４が１オームの抵抗である場合の電圧値に変換すると共に、その電圧値にオフセット電圧ＶＯを加算した値の加算電圧ＶＡをアナログ除算回路１５に出力する。
【００３３】
基準電圧出力回路３５は、基準利得変数電圧ＶＧｒ１を出力するものであって、基準利得変数電圧ＶＧｒ１は、通常動作時における負荷電流検出電圧Ｖ Ｉ を抵抗１４が１オームの抵抗である場合の電圧値に変換した電圧値にオフセット電圧ＶＯ（所定定数）を加算した加算電流値で基準信号Ｖｒｅｆの電圧値を除算した値に対応する電圧（利得変数電圧Ｖ Ｇ１ ）よりも若干高めの電圧に設定されている。なお、基準利得変数電圧ＶＧｒ１は、通常動作時の負荷電流検出電圧Ｖ Ｉ の電圧値にオフセット電圧ＶＯを加算する分だけ、電源装置１における基準利得変数電圧ＶＧｒよりも若干低めの電圧値になるため、その分を見越した電圧に予め設定しておいてもよい。
【００３４】
デューティ比判定回路３６は、負荷２のインピーダンスが若干高めになり、電源装置１が出力電圧波形を部分的に歪ませたときであっても、異常信号ＳＡの出力を阻止する。このデューティ比判定回路３６は、基準信号Ｖｒｅｆの１周期に対して、電源装置３１の実利得Ｇｒの低下を許容できる時間、つまり、基準信号Ｖｒｅｆの１周期に対して実利得Ｇｒの低下を許容できるデューティ比を基準デューティ比として記憶しており、比較器１８から出力される異常信号ＳＡの基準信号Ｖｒｅｆの１周期に対するデューティ比（以下、単に、「デューティ比」という）が基準デューティ比よりも大きいときに、ハイレベルが連続する新たな異常信号ＳＡ１を出力する。
【００３５】
次に、電源装置３１の動作について、図４を参照して説明する。なお、電源装置１と同一の動作については、その詳細説明を省略する。
【００３６】
通常作動時においては、基準入力信号Ｖｒｅｆの最大振幅に利得Ｇを乗算した値の定電流が電源装置３１から供給されると、負荷電流検出電圧ＶＩは、基準信号Ｖｒｅｆの電圧波形に応じた波形の交流負荷電流波形となっており、この状態では、比較器１８は異常信号ＳＡを出力しない。
【００３７】
負荷２の負荷インピーダンスが若干上昇し、電流増幅回路１３から出力される交流電圧波形が歪むと、図４の符号４５が示すように、ピーク電圧が若干歪むことにより実利得Ｇｒが低下するため、比較器１８は、同図の符号４６で示す異常信号ＳＡを出力する。この場合、デューティ比判定回路３６は、異常信号ＳＡのデューティ比が基準デューティ比よりも小さいと判定し、異常信号ＳＡ１を出力しない。
【００３８】
一方、負荷２の負荷インピーダンスがより上昇すると、交流負荷電流波形は、同図の符号４７に示すように、その歪みがより大きくなる。このため、比較器１８から出力される異常信号ＳＡのデューティ比が大きくなる。したがって、デューティ比判定回路３６は、同図の符号４８で示す異常信号ＳＡのデューティ比が基準デューティ比よりも大きいと判定し、異常信号ＳＡ１を連続して出力する。
【００３９】
このように、この電源装置３１によれば、正常動作時において出力電圧波形が部分的に歪むことによって比較器１８が異常信号ＳＡを出力した場合であっても、デューティ比判定回路３６は、異常信号ＳＡのデューティ比が基準デューティ比よりも大きいときにのみ異常信号ＳＡ１を出力する。この結果、正常作動時に異常信号ＳＡを出力してしまうことを防止することができる。
【００４０】
なお、本発明は上記実施形態に限定されない。例えば、本発明は、上記電源装置３１において、オフセット電圧出力回路３２および加算回路３３を省略すると共に、アナログ除算回路１５および基準電圧出力回路３５を、それぞれ、電源装置１におけるアナログ除算回路１５および基準電圧出力回路１７と同一に構成してもよい。この場合には、負荷電流検出電圧ＶＩが基準信号Ｖｒｅｆの１周期において２回は０Ａに対応する電圧を出力する。したがって、アナログ除算回路１５による除算において値０で除算することになるため、その利得変数に誤差が生じることがある。かかる場合には、比較器１８が異常信号ＳＡを出力してしまうことがある（図４の異常信号波形４９を参照）。ところが、この場合であっても、デューティ比判定回路３６が、基準デューティ比よりも小さいものとして異常信号ＳＡ１の出力を停止することにより、正常および異常の判定誤りを防止することができる。
【００４１】
また、上記した電源装置３１において、アナログ除算回路１５は、オフセット電圧ＶＯを実利得Ｇｒ（つまり、基準入力信号Ｖｒｅｆの電圧値を負荷電流検出電圧ＶＩで除算した値）で除算した除算値に基準信号Ｖｒｅｆの電圧値を加算した値を、負荷電流検出電圧Ｖ Ｉ にオフセット電圧ＶＯを加算した値で除算した値に相当する利得変数電圧を出力するように構成してもよい。つまり、この場合の利得変数電圧ＶＧ２は、下記の式で表される。
ＶＧ２＝（ＶＯ／Ｇｒ＋Ｖｒｅｆ）／（ＶＯ＋ＶＩ）
＝（ＶＯ／Ｇｒ＋ＶＩ／Ｇｒ）／（ＶＯ＋ＶＩ）
＝１／Ｇｒ
したがって、利得変数電圧ＶＧ２は、実利得Ｇｒの逆数に相当する電圧になる。このため、基準利得変数電圧を利得Ｇの逆数に相当する電圧よりもやや高い電圧に固定しておくことができる結果、基準電圧出力回路３５において除算する必要がなくなり、これにより、異常が生じたか否かの判定を高速に行うことができる。
【００４２】
さらに、本実施形態では、実利得Ｇｒの逆数である利得変数と利得Ｇの逆数である基準利得変数とを比較しているが、本発明は、これに限定されず、実利得Ｇｒと利得Ｇとを比較することによって、異状の判定を行う構成にすることもできる。ただし、実利得Ｇｒの逆数である利得変数と利得Ｇの逆数である基準利得変数とを比較する構成の方が、実利得Ｇｒの低下時において、実利得Ｇｒの逆数である利得変数の値が急激に大きくなるので、両者の比較を確実かつ容易に行うことができ、より好ましい。
【００４３】
また、本発明は、上記各実施形態に限定されず、その構成を適宜変更することができる。例えば、本実施形態では、すべてアナログ演算により除算および加算などを実行しているが、すべての演算または一部の演算を高速処理が可能なＤＳＰ（Digital Signal Processor）などによって構成することもできる。
【００４４】
【発明の効果】
以上のように請求項１，２記載の異常検出装置によれば、定電流源の負荷が開放になって定電流が流れないのか電流が不足しているのかを判別することができる結果、異常を確実に検出することができる。これにより、定電流源の出力を停止させることなどにより、定電流源や負荷の破壊を防止することができると共に、定電流源の出力電圧による危険な状況を回避することができる。
【００４５】
また、請求項１記載の異常検出装置によれば、例えば、負荷が開放されたような場合には、実利得の逆数である利得変数が急激に大きくなるため、異常判定手段が異常をより容易に判定することができる。
【００４６】
また、請求項２記載の異常検出装置によれば、定電流源が交流定電流を出力する場合であっても、除算回路の利得変数に誤差が生じないため、異常判定手段が、確実に異常を判定することができる。
【００４７】
また、請求項３記載の異常検出装置によれば、異常判定手段による除算が不要になる結果、異常が生じたか否かの判定を高速に行うことができる。
【００４８】
また、請求項４記載の異常検出装置によれば、正常時における異常信号の出力を防止することができる。
【００４９】
さらに、請求項５記載の定電流電源装置によれば、異常信号によって定電流源の定電流の出力を停止させることができるため、定電流源や負荷の破壊を阻止することができると共に、定電流源の出力電圧による危険な状況を回避することができる。
【００５０】
また、請求項６記載の定電流電源装置によれば、フィードバック制御部による定電流制御に起因する定電流源や負荷の破壊を確実に防止することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る定電流電源装置のブロック図である。
【図２】他の実施の形態に係る定電流電源装置のブロック図である。
【図３】本実施の形態に係る定電流電源装置における直流負荷電流波形および異常信号の波形図である。
【図４】他の実施の形態における交流負荷電流波形および異常信号の波形図である。
【図５】従来の定電流電源装置のブロック図である。
【符号の説明】
１ 定電流電源装置
２ 負荷
１１ 減算回路
１２ 増幅回路
１３ 電流増幅回路
１４ 抵抗
１５ アナログ除算回路
１６ 異常検出部
１７ 基準電圧出力回路
１８ 比較器
３１ 電源装置
３２ オフセット電圧出力回路
３３ 加算回路
３４ 異常検出部
３５ 基準電圧出力回路
３６ デューティ比判定回路
【発明の属する技術分野】
本発明は、定電流源の負荷電流に基づいて定電流源や負荷の異常を検出する異常検出装置、および定電流源や負荷の異常を検出すると共にその異常検出に基づいて定電流の出力を停止可能に構成された定電流電源装置に関するものである。
【０００２】
【従来の技術】
入力された基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流電源装置として、図５に示すものが従来から知られている。同図に示す定電流電源装置５１は、電圧−電流変換装置として機能するものであって、いわゆる誤差増幅回路として機能する減算回路１１、増幅回路１２、電流増幅回路１３および電流検出用の抵抗１４を備えている。
【０００３】
この定電流電源装置５１では、基準入力信号Ｖｒｅｆが減算回路１１に入力されると、増幅回路１２および電流増幅回路１３が、基準入力信号ｒｅｆの電圧値に初期利得を乗算した値の定電流を接続端子２１および負荷側接続端子２２を介して負荷２に供給する。負荷２に電流が流れると、抵抗１４が負荷電流値を検出し、減算回路１１は、基準入力信号Ｖｒｅｆと、抵抗１４によって検出された負荷電流に応じた検出電圧との差電圧ＶＳを増幅回路１２に出力する。この結果、増幅回路１２および電流増幅回路１３は、基準入力信号Ｖｒｅｆの電圧値に所定の利得を乗算した値の定電流を負荷２に供給するように制御される。
【０００４】
【発明が解決しようとする課題】
ところが、この従来の定電流電源装置５１には以下の問題点がある。すなわち、電流増幅回路１３の出力側の接続端子２１と負荷２の負荷側接続端子２２とが接触不良になったり、接続端子２１，２２同士の接続が開放になったり、電流増幅回路１３などが故障したりした異常状態のときには、負荷２に定電流が流れない。このため、抵抗１４の両端電圧は０Ｖとなる。この場合、減算回路１１は、異常になって定電流が流れないのか、基準入力信号Ｖｒｅｆの電圧値が低下して負荷電流が低下しているのかの判別がつかないために、増幅回路１２および電流増幅回路１３に対して負荷２に定電流を流させようと制御する。これにより、電流増幅回路１３は、正サイクルの基準入力信号Ｖｒｅｆを増幅するときは、その振幅が正側電源電圧である＋ＶＣＣまで達した電圧を出力し、負サイクルの信号を増幅するときは、負側電源電圧である−ＶＣＣを出力してしまう。この結果、接続端子２１および負荷側接続端子２２間で接触、非接触を繰り返してスパークしたり、場合によっては電流増幅回路１３や負荷２を破壊してしまうという問題点がある。また、負荷側接続端子２２が外された場合には、接続端子２１に高電圧が印加されているために手に触れたりすると感電することがあり、危険であるという問題点がある。
【０００５】
本発明は、かかる問題点に鑑みてなされたものであり、基準入力信号の電圧値と負荷電流値とに基づいて異常を検出可能な異常検出装置を提供することを目的とする。また、異常を検出することにより定電流の出力を停止可能な定電流電源装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく請求項１記載の異常検出装置は、基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも検出された負荷電流値および基準入力信号の電圧値に基づいて定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、利得変数に対応し所定の利得の逆数に近似させた基準利得変数と検出された利得変数とに基づいて定電流源または負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、利得変数検出手段は、負荷電流値で基準入力信号の電圧値を除算することによって利得変数を出力する除算回路を備え、異常判定手段は、除算回路から出力された利得変数が利得変数に対応する基準利得変数よりも大きいときに異常信号を出力する比較器を備えていることを特徴とする。この場合、本明細書において、「負荷」とは、定電流源の出力側に接続されるすべての装置を含む概念である。また、「利得変数に対応し所定の利得およびその逆数のいずれかに近似させた基準利得変数」とは、利得変数が実利得に近似させられているときには、所定の利得に近似する基準利得変数をいい、利得変数が実利得の逆数に近似させられているときには、所定の利得の逆数に近似する基準利得変数をいう。 また、除算回路は、アナログ除算回路やディジタル除算回路によって構成することができる。
【０００７】
この異常検出装置では、通常時においては、定電流源が基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給しているため、利得変数検出手段によって検出された利得変数は、基準入力信号の電圧値の高低に拘わらず、その利得変数に対応する基準利得変数にほぼ等しい。このため、異常判定手段は、負荷に異常がないと判別することができる。一方、定電流源や負荷などに何らかの異常が生じると、定電流源の利得が一般的には低下する。したがって、利得変数検出手段によって検出された利得変数は、基準利得変数とは異なる値となる。このため、異常判定手段は、利得変数と基準利得変数とに基づいて、異常が生じたものとして異常信号を出力する。このように、単に負荷電流に基づいて異常を検出するのとは異なり、利得変数および基準利得変数に基づいて異常を判定するため、異常が生じているのか、基準入力信号の電圧値が低下して負荷電流が低下しているのかを確実に判定することができる。この結果、例えば、異常信号に基づいて、定電流源の定電流動作を停止させることなどにより、定電流源や負荷の破損を阻止すると共に定電流源の出力電圧による危険な状況を回避することができる。
【０００８】
また、この異常検出装置では、除算回路が、負荷電流値で基準入力信号の電圧値を除算することによって利得変数を出力する。この場合、定電流源は、一般的に、異常時において、負荷電流が低下することによってその利得が低下するため、異常判定手段は、基準利得変数や除算回路の利得変数に基づいて定電流源や負荷に異常が生じたか否かを容易に判定することが可能になる。なお、除算回路で除算することにより、例えば、負荷が開放されたような場合には、実利得の逆数である利得変数が急激に大きくなるため、異常をより容易に判定することができる。
【０００９】
請求項２記載の異常検出装置は、基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも検出された負荷電流値および基準入力信号の電圧値に基づいて定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、利得変数に対応し所定の利得の逆数に近似させた基準利得変数と検出された利得変数とに基づいて定電流源または負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、利得変数検出手段は、所定定数を負荷電流値に加算する加算回路と、加算された加算電流値で少なくとも基準入力信号の電圧値を除算することによって利得変数として出力する除算回路とを備え、異常判定手段は、除算回路から出力された利得変数が、所定の利得時の負荷電流値に所定定数を加算した加算電流値で少なくとも基準入力信号の電圧値を除算することによって得られかつ利得変数に対応する基準利得変数よりも大きいときに異常信号を出力することを特徴とする。
【００１０】
この異常検出装置では、通常時においては、定電流源が基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給しているため、利得変数検出手段によって検出された利得変数は、基準入力信号の電圧値の高低に拘わらず、その利得変数に対応する基準利得変数にほぼ等しい。このため、異常判定手段は、負荷に異常がないと判別することができる。一方、定電流源や負荷などに何らかの異常が生じると、定電流源の利得が一般的には低下する。したがって、利得変数検出手段によって検出された利得変数は、基準利得変数とは異なる値となる。このため、異常判定手段は、利得変数と基準利得変数とに基づいて、異常が生じたものとして異常信号を出力する。このように、単に負荷電流に基づいて異常を検出するのとは異なり、利得変数および基準利得変数に基づいて異常を判定するため、異常が生じているのか、基準入力信号の電圧値が低下して負荷電流が低下しているのかを確実に判定することができる。この結果、例えば、異常信号に基づいて、定電流源の定電流動作を停止させることなどにより、定電流源や負荷の破損を阻止すると共に定電 流源の出力電圧による危険な状況を回避することができる。
【００１１】
また、例えば、定電流源が交流定電流を出力する場合、負荷電流検出手段によって検出される負荷電流値は、基準入力信号の１周期に２回は０Ａとなる。したがって、除算回路による除算において、値０で除算することになるために、その利得変数に誤差が生じることがある。このため、この異常検出装置では、加算回路が、所定定数を負荷電流値に加算し、除算回路が、加算された加算電流値で基準入力信号の電圧値を除算する。この結果、値０で除算することがないため、除算回路の利得変数に誤差が生じない。したがって、異常判定手段は、除算回路の利得変数が、定電流源によって所定の利得で出力されるときの負荷電流値に所定定数を加算した加算電流値で基準入力信号の電圧値を除算した基準利得変数よりも大きいときには、異常が生じたものとして、異常信号を出力することが可能になる。
【００１２】
請求項３記載の異常検出装置は、請求項２記載の異常検出装置において、除算回路は、基準入力信号の電圧値を負荷電流値で除算した実利得で所定定数を除算した除算値に基準入力信号の電圧値を加算した値を、加算回路の加算電流値で除算することによって利得変数として出力し、異常判定手段は、利得変数が基準利得変数よりも大きいときに異常信号を出力することを特徴とする。
【００１３】
この異常検出装置では、除算回路が、所定定数を実利得で除算した除算値に基準入力信号の電圧値を加算した値を加算回路の加算電流値で除算する。この結果、除算回路から出力される除算値は、実利得の逆数である利得変数と等しくなる。このため、基準利得変数を所定の利得の逆数またはそれよりもやや高い電圧に固定しておくことができる結果、異常判定手段による除算が不要となり、これにより、異常が生じたか否かの判定を高速に行うことが可能になる。
【００１４】
請求項４記載の異常検出装置は、請求項１から３のいずれかに記載の異常検出装置において、異常信号を入力し異常信号の基準入力信号の１周期に対するデューティ比が所定のデューティ比よりも大きいときに新たな異常信号を出力するデューティ比判定手段をさらに備えていることを特徴とする。
【００１５】
定電流源は、正常動作時においても、負荷インピーダンスが多少高い場合などにおいては、基準入力信号の最大振幅近辺で、その出力電圧波形を歪ませてしまうことがある。かかる場合には、利得変数検出手段によって検出される利得変数が異常時の利得変数になるため、異常判定手段が、異常が生じたものとみなして異常信号を出力してしまうことがある。このような場合であっても、この異常検出装置では、デューティ比判定回路が、例えば、許容できる範囲の所定のデューティ比よりも大きいときにのみ異常信号を出力する。この結果、正常動作時に異常信号を頻繁に出力してしまうことを防止することができる。
【００１６】
請求項５記載の定電流電源装置は、請求項１から４のいずれかに記載の異常検出装置と、異常検出装置から出力される異常信号によって定電流の出力を停止可能に構成された定電流源とを備えていることを特徴とする。
【００１７】
この定電流電源装置では、制御手段は、利得変数と基準利得変数とに基づいて異常信号を出力することにより、定電流源に対して定電流の出力を停止させる。このため、定電流源や負荷の破損を阻止すると共に定電流源の出力電圧による危険な状況を回避することができる。
【００１８】
請求項６記載の定電流電源装置は、請求項５記載の定電流電源装置において、検出された負荷電流値に応じた検出電圧と基準入力信号とに基づいて負荷電流値を一定に制御するフィードバック制御手段を備えていることを特徴とする。
【００１９】
この定電流電源装置では、フィードバック制御手段が、検出された負荷電流値に応じた検出電圧と基準入力信号とに基づいて負荷電流値を一定に制御しようと制御する際に異常が生じていると、制御手段は、定電流源の定電流の出力を停止させる。このため、従来の定電流電源装置５１では、異常が生じて定電流が流れないのか、あるいは基準入力信号Ｖｒｅｆの電圧値が低下して負荷電流が低下しているのかを判別できないために、負荷２に定電流を流させようと制御することによって電流増幅回路１３や負荷２を破壊してしまうことがあったのに対し、この定電流電源装置では、そのような事態を確実に回避することができる。
【００２０】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る異常検出装置および定電流電源装置を高電圧定電流を出力する電源装置に適用した実施の形態について説明する。なお、以下、従来の定電流電源装置５１と同一の構成要素については同一の符号を付して重複した説明を省略する。
【００２１】
図１は、例えば、ＤＣ２００Ｖの高圧定電流の直流を負荷に供給可能な電源装置１のブロック図を示している。以下、電源装置１の構成について詳述する。
【００２２】
電源装置１は、基準入力信号Ｖｒｅｆと、負荷２に流れる負荷電流に応じた負荷電流検出電圧ＶＩとの差電圧ＶＳに基づいて、負荷電流値を一定に制御する誤差増幅回路として機能する減算回路（フィードバック制御手段）１１と、減算回路１１からの差電圧ＶＳに基づき減算回路１１と相俟って基準入力信号Ｖｒｅｆに所定の利得Ｇを乗算した値の定電流を負荷２に供給する増幅回路１２および電流増幅回路１３と、負荷電流値を検出するための抵抗（負荷電流検出手段）１４と、アナログ除算回路（利得変数検出手段、除算回路）１５と、異常を検出する異常検出部（異常判定手段）１６とを備えている。なお、アナログ除算回路１５および異常検出部１６が本発明に係る異常検出装置を構成し、減算回路１１、増幅回路１２および電流増幅回路１３が本発明における定電流源を構成する。
【００２３】
アナログ除算回路１５は、公知回路の乗算回路を変形して構成されており、抵抗１４によって検出された負荷電流検出電圧ＶＩを抵抗１４が１オームの抵抗である場合の電圧値（負荷電流値と等価になる）で基準信号Ｖｒｅｆの電圧値を除算した値、つまり、電源装置１の基準信号Ｖｒｅｆの電圧に対する負荷電流への変換利得である実利得Ｇｒの逆数（１／Ｇｒ）を、利得変数としての利得変数電圧ＶＧに変換して出力する。
【００２４】
異常検出部１６は、基準電圧出力回路１７と比較器１８とを備えている。基準電圧出力回路１７は、電源装置１が利得Ｇで作動している正常動作時（以下、「通常動作時」という）の利得Ｇの逆数に相当する電圧よりもやや高めの電圧、つまり、アナログ除算回路１５が通常動作時に出力する利得変数電圧ＶＧよりも若干高めの電圧を基準利得変数としての基準利得変数電圧ＶＧｒとして出力する。また、比較器１８は、アナログ除算回路１５から出力される利得変数電圧ＶＧと基準利得変数電圧ＶＧｒとを比較し、利得変数電圧ＶＧが基準利得変数電圧ＶＧｒよりも大きいときに、異常信号ＳＡを電流増幅回路１３および図示しない監視装置に出力する。この電源装置１では、接続端子２１と負荷側接続端子２２との間で接触不良などがあると、負荷２に定電流が供給されなくなるために、電源装置１の実利得Ｇｒが、電圧−電流変換のリニア領域から外れることによって利得Ｇよりも低下する。このような場合に、異常検出部１６は、異常が生じたものとして異常信号ＳＡを出力する。
【００２５】
次に、電源装置１の動作について、図３を参照して説明する。
【００２６】
通常作動時においては、電源装置１から定電流が供給されると、負荷電流検出電圧ＶＩは、同図の直流負荷電流波形４１が示すように、減算回路１１によって一定値に制御されている。この状態においては、電源装置１が基準信号Ｖｒｅｆの電圧値に利得Ｇを乗算した値の定電流を負荷２に供給しているため、基準入力信号Ｖｒｅｆの高低に拘わらず、アナログ除算回路１５から出力される利得変数電圧ＶＧが基準電圧出力回路１７から出力される基準利得変数電圧Ｖ Ｇｒ の電圧値よりも低い。このため、比較器１８は異常信号ＳＡを出力しない。したがって、電源装置１では、差電圧ＶＳに基づいて、電源装置１の利得が値Ｇになるように制御している。
【００２７】
一方、接続端子２１および負荷側接続端子２２の接触不良や負荷２の負荷インピーダンスの上昇などにより負荷２側に何らか異常が生じると、電源装置１の実利得Ｇｒが低下する。したがって、同図の直流負荷電流波形４２が示すように、負荷電流検出電圧ＶＩの電圧値が急激に低下する。なお、同図は理解を容易にするために、直流負荷電流波形４２を緩やかな傾斜に描いている。この場合には、アナログ除算回路１５から出力される利得変数電圧ＶＧの電圧値が、基準利得変数電圧ＶＧｒの電圧値よりも大きくなる。このため、比較器１８は、ハイレベルの異常信号ＳＡを出力する。この結果、電流増幅回路１３は、異常信号ＳＡを入力したときに、定電流の出力を停止する（同図の直流負荷電流波形４３参照）。また、同時に、異常信号ＳＡは、装置外部に接続された監視装置が負荷２に異常が生じたことを検知することが可能になる。
【００２８】
このように、この電源装置１によれば、負荷２側などに異常が生じて電源装置１の実利得Ｇｒが低下すると、電流増幅回路１３に対して定電流の出力を停止させることができる。この結果、電流増幅回路１３や負荷２の破壊を確実に防止することができると共に、接続端子２１に高圧直流を出力させることがないため危険な状態を回避させることができる。
【００２９】
次に、図２を参照して、本発明に係る異常検出装置および定電流電源装置を、交流定電流を出力する電源装置３１に適用した他の実施形態について説明する。なお、電源装置１と同一の構成要素については同一の符号を付してその詳細説明を省略する。
【００３０】
電源装置３１は、基準入力信号Ｖｒｅｆを増幅することによって、最大振幅電圧が２００Ｖｐ−ｐで最大出力電力１ＫＶＡの交流電力を出力可能に構成されており、同図に示すように、電源装置１の構成に加えて、オフセット電圧出力回路３２、加算回路３３およびデューティ比判定回路（デューティ比判定手段）３６を備えている他、異常検出部３４が、電源装置１における基準利得変数電圧ＶＧｒとは異なり基準変数としての基準利得変数電圧ＶＧｒ１を出力する基準電圧出力回路３５を備えている。なお、アナログ除算回路１５、オフセット電圧出力回路３２、加算回路３３、異常検出部３４およびデューティ比判定回路が本発明に係る異常検出装置を構成する。
【００３１】
オフセット電圧出力回路３２は、電源装置１が所定の電流を抵抗値が１オームの抵抗に流したときにその抵抗に現れる電圧値であるオフセット電圧ＶＯ（所定定数）を出力可能に構成されている。
【００３２】
加算回路３３は、負荷電流検出電圧ＶＩを抵抗１４が１オームの抵抗である場合の電圧値に変換すると共に、その電圧値にオフセット電圧ＶＯを加算した値の加算電圧ＶＡをアナログ除算回路１５に出力する。
【００３３】
基準電圧出力回路３５は、基準利得変数電圧ＶＧｒ１を出力するものであって、基準利得変数電圧ＶＧｒ１は、通常動作時における負荷電流検出電圧Ｖ Ｉ を抵抗１４が１オームの抵抗である場合の電圧値に変換した電圧値にオフセット電圧ＶＯ（所定定数）を加算した加算電流値で基準信号Ｖｒｅｆの電圧値を除算した値に対応する電圧（利得変数電圧Ｖ Ｇ１ ）よりも若干高めの電圧に設定されている。なお、基準利得変数電圧ＶＧｒ１は、通常動作時の負荷電流検出電圧Ｖ Ｉ の電圧値にオフセット電圧ＶＯを加算する分だけ、電源装置１における基準利得変数電圧ＶＧｒよりも若干低めの電圧値になるため、その分を見越した電圧に予め設定しておいてもよい。
【００３４】
デューティ比判定回路３６は、負荷２のインピーダンスが若干高めになり、電源装置１が出力電圧波形を部分的に歪ませたときであっても、異常信号ＳＡの出力を阻止する。このデューティ比判定回路３６は、基準信号Ｖｒｅｆの１周期に対して、電源装置３１の実利得Ｇｒの低下を許容できる時間、つまり、基準信号Ｖｒｅｆの１周期に対して実利得Ｇｒの低下を許容できるデューティ比を基準デューティ比として記憶しており、比較器１８から出力される異常信号ＳＡの基準信号Ｖｒｅｆの１周期に対するデューティ比（以下、単に、「デューティ比」という）が基準デューティ比よりも大きいときに、ハイレベルが連続する新たな異常信号ＳＡ１を出力する。
【００３５】
次に、電源装置３１の動作について、図４を参照して説明する。なお、電源装置１と同一の動作については、その詳細説明を省略する。
【００３６】
通常作動時においては、基準入力信号Ｖｒｅｆの最大振幅に利得Ｇを乗算した値の定電流が電源装置３１から供給されると、負荷電流検出電圧ＶＩは、基準信号Ｖｒｅｆの電圧波形に応じた波形の交流負荷電流波形となっており、この状態では、比較器１８は異常信号ＳＡを出力しない。
【００３７】
負荷２の負荷インピーダンスが若干上昇し、電流増幅回路１３から出力される交流電圧波形が歪むと、図４の符号４５が示すように、ピーク電圧が若干歪むことにより実利得Ｇｒが低下するため、比較器１８は、同図の符号４６で示す異常信号ＳＡを出力する。この場合、デューティ比判定回路３６は、異常信号ＳＡのデューティ比が基準デューティ比よりも小さいと判定し、異常信号ＳＡ１を出力しない。
【００３８】
一方、負荷２の負荷インピーダンスがより上昇すると、交流負荷電流波形は、同図の符号４７に示すように、その歪みがより大きくなる。このため、比較器１８から出力される異常信号ＳＡのデューティ比が大きくなる。したがって、デューティ比判定回路３６は、同図の符号４８で示す異常信号ＳＡのデューティ比が基準デューティ比よりも大きいと判定し、異常信号ＳＡ１を連続して出力する。
【００３９】
このように、この電源装置３１によれば、正常動作時において出力電圧波形が部分的に歪むことによって比較器１８が異常信号ＳＡを出力した場合であっても、デューティ比判定回路３６は、異常信号ＳＡのデューティ比が基準デューティ比よりも大きいときにのみ異常信号ＳＡ１を出力する。この結果、正常作動時に異常信号ＳＡを出力してしまうことを防止することができる。
【００４０】
なお、本発明は上記実施形態に限定されない。例えば、本発明は、上記電源装置３１において、オフセット電圧出力回路３２および加算回路３３を省略すると共に、アナログ除算回路１５および基準電圧出力回路３５を、それぞれ、電源装置１におけるアナログ除算回路１５および基準電圧出力回路１７と同一に構成してもよい。この場合には、負荷電流検出電圧ＶＩが基準信号Ｖｒｅｆの１周期において２回は０Ａに対応する電圧を出力する。したがって、アナログ除算回路１５による除算において値０で除算することになるため、その利得変数に誤差が生じることがある。かかる場合には、比較器１８が異常信号ＳＡを出力してしまうことがある（図４の異常信号波形４９を参照）。ところが、この場合であっても、デューティ比判定回路３６が、基準デューティ比よりも小さいものとして異常信号ＳＡ１の出力を停止することにより、正常および異常の判定誤りを防止することができる。
【００４１】
また、上記した電源装置３１において、アナログ除算回路１５は、オフセット電圧ＶＯを実利得Ｇｒ（つまり、基準入力信号Ｖｒｅｆの電圧値を負荷電流検出電圧ＶＩで除算した値）で除算した除算値に基準信号Ｖｒｅｆの電圧値を加算した値を、負荷電流検出電圧Ｖ Ｉ にオフセット電圧ＶＯを加算した値で除算した値に相当する利得変数電圧を出力するように構成してもよい。つまり、この場合の利得変数電圧ＶＧ２は、下記の式で表される。
ＶＧ２＝（ＶＯ／Ｇｒ＋Ｖｒｅｆ）／（ＶＯ＋ＶＩ）
＝（ＶＯ／Ｇｒ＋ＶＩ／Ｇｒ）／（ＶＯ＋ＶＩ）
＝１／Ｇｒ
したがって、利得変数電圧ＶＧ２は、実利得Ｇｒの逆数に相当する電圧になる。このため、基準利得変数電圧を利得Ｇの逆数に相当する電圧よりもやや高い電圧に固定しておくことができる結果、基準電圧出力回路３５において除算する必要がなくなり、これにより、異常が生じたか否かの判定を高速に行うことができる。
【００４２】
さらに、本実施形態では、実利得Ｇｒの逆数である利得変数と利得Ｇの逆数である基準利得変数とを比較しているが、本発明は、これに限定されず、実利得Ｇｒと利得Ｇとを比較することによって、異状の判定を行う構成にすることもできる。ただし、実利得Ｇｒの逆数である利得変数と利得Ｇの逆数である基準利得変数とを比較する構成の方が、実利得Ｇｒの低下時において、実利得Ｇｒの逆数である利得変数の値が急激に大きくなるので、両者の比較を確実かつ容易に行うことができ、より好ましい。
【００４３】
また、本発明は、上記各実施形態に限定されず、その構成を適宜変更することができる。例えば、本実施形態では、すべてアナログ演算により除算および加算などを実行しているが、すべての演算または一部の演算を高速処理が可能なＤＳＰ（Digital Signal Processor）などによって構成することもできる。
【００４４】
【発明の効果】
以上のように請求項１，２記載の異常検出装置によれば、定電流源の負荷が開放になって定電流が流れないのか電流が不足しているのかを判別することができる結果、異常を確実に検出することができる。これにより、定電流源の出力を停止させることなどにより、定電流源や負荷の破壊を防止することができると共に、定電流源の出力電圧による危険な状況を回避することができる。
【００４５】
また、請求項１記載の異常検出装置によれば、例えば、負荷が開放されたような場合には、実利得の逆数である利得変数が急激に大きくなるため、異常判定手段が異常をより容易に判定することができる。
【００４６】
また、請求項２記載の異常検出装置によれば、定電流源が交流定電流を出力する場合であっても、除算回路の利得変数に誤差が生じないため、異常判定手段が、確実に異常を判定することができる。
【００４７】
また、請求項３記載の異常検出装置によれば、異常判定手段による除算が不要になる結果、異常が生じたか否かの判定を高速に行うことができる。
【００４８】
また、請求項４記載の異常検出装置によれば、正常時における異常信号の出力を防止することができる。
【００４９】
さらに、請求項５記載の定電流電源装置によれば、異常信号によって定電流源の定電流の出力を停止させることができるため、定電流源や負荷の破壊を阻止することができると共に、定電流源の出力電圧による危険な状況を回避することができる。
【００５０】
また、請求項６記載の定電流電源装置によれば、フィードバック制御部による定電流制御に起因する定電流源や負荷の破壊を確実に防止することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る定電流電源装置のブロック図である。
【図２】他の実施の形態に係る定電流電源装置のブロック図である。
【図３】本実施の形態に係る定電流電源装置における直流負荷電流波形および異常信号の波形図である。
【図４】他の実施の形態における交流負荷電流波形および異常信号の波形図である。
【図５】従来の定電流電源装置のブロック図である。
【符号の説明】
１ 定電流電源装置
２ 負荷
１１ 減算回路
１２ 増幅回路
１３ 電流増幅回路
１４ 抵抗
１５ アナログ除算回路
１６ 異常検出部
１７ 基準電圧出力回路
１８ 比較器
３１ 電源装置
３２ オフセット電圧出力回路
３３ 加算回路
３４ 異常検出部
３５ 基準電圧出力回路
３６ デューティ比判定回路
Claims (6)
- 基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも前記検出された負荷電流値および前記基準入力信号の電圧値に基づいて前記定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、前記利得変数に対応し前記所定の利得の逆数に近似させた基準利得変数と前記検出された利得変数とに基づいて前記定電流源または前記負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、前記利得変数検出手段は、前記負荷電流値で前記基準入力信号の電圧値を除算することによって前記利得変数を出力する除算回路を備え、前記異常判定手段は、前記除算回路から出力された前記利得変数が当該利得変数に対応する前記基準利得変数よりも大きいときに前記異常信号を出力する比較器を備えていることを特徴とする異常検出装置。
- 基準入力信号の電圧値に所定の利得を乗算した値の定電流を負荷に供給可能に構成された定電流源の負荷電流値を検出する負荷電流検出手段と、少なくとも前記検出された負荷電流値および前記基準入力信号の電圧値に基づいて前記定電流源の実利得の逆数に近似させた利得変数を検出する利得変数検出手段と、前記利得変数に対応し前記所定の利得の逆数に近似させた基準利得変数と前記検出された利得変数とに基づいて前記定電流源または前記負荷の異常を検出するための異常信号を出力する異常判定手段とを備え、前記利得変数検出手段は、所定定数を前記負荷電流値に加算する加算回路と、当該加算された加算電流値で少なくとも前記基準入力信号の電圧値を除算することによって前記利得変数として出力する除算回路とを備え、前記異常判定手段は、前記除算回路から出力された前記利得変数が、前記所定の利得時の前記負荷電流値に前記所定定数を加算した加算電流値で少なくとも前記基準入力信号の電圧値を除算することによって得られかつ当該利得変数に対応する前記基準利得変数よりも大きいときに前記異常信号を出力することを特徴とする異常検出装置。
- 前記除算回路は、前記基準入力信号の電圧値を前記負荷電流値で除算した前記実利得で前記所定定数を除算した除算値に前記基準入力信号の電圧値を加算した値を、前記加算回路の加算電流値で除算することによって前記利得変数として出力し、前記異常判定手段は、前記利得変数が前記基準利得変数よりも大きいときに前記異常信号を出力することを特徴とする請求項２記載の異常検出装置。
- 前記異常信号を入力し当該異常信号の前記基準入力信号の１周期に対するデューティ比が所定のデューティ比よりも大きいときに新たな異常信号を出力するデューティ比判定手段をさらに備えていることを特徴とする請求項１から３のいずれかに記載の異常検出装置。
- 請求項１から４のいずれかに記載の異常検出装置と、当該異常検出装置から出力される前記異常信号によって前記定電流の出力を停止可能に構成された前記定電流源とを備えていることを特徴とする定電流電源装置。
- 前記検出された負荷電流値に応じた検出電圧と前記基準入力信号とに基づいて当該負荷電流値を一定に制御するフィードバック制御手段を備えていることを特徴とする請求項５記載の定電流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12914196A JP3563528B2 (ja) | 1996-04-24 | 1996-04-24 | 異常検出装置およびこれを用いた定電流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12914196A JP3563528B2 (ja) | 1996-04-24 | 1996-04-24 | 異常検出装置およびこれを用いた定電流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09294327A JPH09294327A (ja) | 1997-11-11 |
| JP3563528B2 true JP3563528B2 (ja) | 2004-09-08 |
Family
ID=15002145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12914196A Expired - Fee Related JP3563528B2 (ja) | 1996-04-24 | 1996-04-24 | 異常検出装置およびこれを用いた定電流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3563528B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4697948B2 (ja) * | 2005-08-04 | 2011-06-08 | アルファクス株式会社 | サージ電流抑制回路 |
| WO2020251246A1 (ko) * | 2019-06-10 | 2020-12-17 | 디이시스 주식회사 | 직류계통의 차단 장치 및 이의 제어 방법 |
| CN111884522B (zh) * | 2020-08-17 | 2025-01-28 | 苏州力生美半导体有限公司 | 基于连续导通模式的反激式开关电源电路及控制方法 |
-
1996
- 1996-04-24 JP JP12914196A patent/JP3563528B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09294327A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2010238132B2 (en) | Current-sensing circuit and air-conditioning device provided therewith | |
| JP5228840B2 (ja) | 増幅器 | |
| US11870199B2 (en) | Terminal protection voltage detector circuit for protecting terminals of power supply apparatus | |
| JP3563528B2 (ja) | 異常検出装置およびこれを用いた定電流電源装置 | |
| US20200204086A1 (en) | Method for controlling a pulse-width-modulated power converter, control device for a pulse-width-modulated power converter, power converter assembly, and electrical drive system | |
| US20200213793A1 (en) | Audio Signal Control Circuit, Audio System, and Method of Controlling Audio Signal | |
| JP2004064947A (ja) | 電圧形ｐｗｍインバータの電圧制御装置 | |
| JP4220292B2 (ja) | 電動ファン異常検出装置 | |
| JP2009257811A (ja) | 電流検出回路 | |
| US8729964B2 (en) | Power envelope controller and method | |
| WO2000019572A1 (en) | Monitoring output power to protect a power amplifier | |
| JP3718135B2 (ja) | 電流ドライバ出力保護回路 | |
| JP2591901Y2 (ja) | 電源供給回路の電圧監視回路 | |
| JPH08250989A (ja) | 負荷駆動装置 | |
| JPH03141719A (ja) | スイッチング素子の保護方法およびその装置 | |
| JPH05316741A (ja) | 双方向電力変換装置 | |
| JPH06121534A (ja) | 直流電源装置の並列運転装置 | |
| JP3253845B2 (ja) | 自動電力制御回路 | |
| JP2536111Y2 (ja) | スイッチ回路 | |
| JP2790696B2 (ja) | 送信機の保護回路 | |
| KR950006595Y1 (ko) | 컨버터 고장검출회로 | |
| JPH055835Y2 (ja) | ||
| JP2001272427A (ja) | 抵抗測定装置 | |
| JPH04251524A (ja) | 電源装置 | |
| US8289076B2 (en) | Amplifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |