JP3564439B2

JP3564439B2 - Image display device and image display method

Info

Publication number: JP3564439B2
Application number: JP2001233515A
Authority: JP
Inventors: 尚巳松井
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-08-01
Filing date: 2001-08-01
Publication date: 2004-09-08
Anticipated expiration: 2021-08-01
Also published as: JP2003044031A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＲＴ等の表示装置に表示する画像制御に関し、特に、複数の画像を切り替えして動画表示する場合の画像制御に関する。
【０００２】
【従来の技術】
近年、ＴＶセット等に、チャンネルや音量やメニュー表示等の様々な情報を表示するには、マイクロコンピュータからの制御データに基づいて、予めすべての表示データが記録されているＲＯＭより、上記様々な情報に対応する画像を読み出し、ＣＲＴ等に表示する、という技術が用いられている。
【０００３】
以下、図９を用いて、従来の画像表示装置の構成について説明する。図９は、従来の画像表示装置の構成を示すブロック図である。
図９において、従来の画像表示装置は、マイクロコンピュータ（図示せず）から送られてくる制御データによって、表示する画像を制御する表示画像制御部６００と、該表示画像制御部６００において生成された画像を表示する表示部であるＣＲＴ１０１とからなるものであり、上記表示画像制御部６００は、表示ＲＡＭ１０６と、表示位置制御回路１０８と、表示デコード回路１０７と、ＲＯＭアドレス生成回路１０９と、ＲＯＭ１１０と、表示回路１１１とからなるものである。
【０００４】
上記表示ＲＡＭ１０６は、マイクロコンピュータにより書き込まれる制御データを蓄えるものであり、上記制御データは、どの画像を表示するのかを示す表示コードや、該表示される画像がどのような色であるかを示す色コード等の情報を含むデータである。また、上記表示位置制御回路１０８は、マイクロコンピュータから書き込まれる、画像を画面上のどの位置に表示するかを示す表示位置データと、当該表示画像制御部６００に入力される垂直同期信号Ｖ、水平同期信号Ｈ、及びドットクロックＤとにより、表示画面の走査線の縦方向の位置である縦方向位置データｓ１１８と、表示ＲＡＭ１０６に格納されている複数の制御データから読み出す制御データのアドレスを表示ＲＡＭ読み出しアドレスｓ１０８として出力するものである。
【０００５】
また、上記表示デコード回路１０７は、上記表示位置制御回路１０８から出力される表示ＲＡＭ読み出しアドレスｓ１０８により、表示ＲＡＭ１０６から読み出された制御データｓ１０６を解読して、該制御データｓ１０６に含まれる表示コードｓ１０７等を出力するものであり、ＲＯＭアドレス生成回路１０９は、該表示コードｓ１０７と、上記表示位置制御回路１０８から出力された縦方向位置データｓ１１８とを演算し、上記表示コードに対応する画像が格納されているＲＯＭ１１０の表示データアドレスｓ１０９を生成するものである。
【０００６】
そして、画面上に表示する全ての画像の表示データが予め格納されているＲＯＭ１１０は、上記ＲＯＭアドレス生成回路１０９から表示データアドレスｓ１０９を受信して表示データｓ１１０を出力するものであり、表示回路１１１は、該表示データｓ１１０からライン毎にドットクロックＤに同期したＲＧＢ信号ｓ１１１を生成して、ＣＲＴ１０１へ出力するものである。
【０００７】
以下、このような構成の画像表示装置において、図形を表示する場合の動作について説明する。
まず、マイクロコンピュータから、表示ＲＡＭ１０６に、どの図形を表示するのかを示す表示コードを含む制御データが書きこまれ、表示位置制御回路１０８には、該図形を表示する位置を示す表示位置データが書き込まれる。
【０００８】
次に、表示位置制御回路１０８において、垂直同期信号Ｖから表示画面の始まりと、水平同期信号Ｈから画面の縦方向位置とを決定することによって、画面の走査線の縦方向位置データｓ１１８を生成して上記ＲＯＭアドレス生成回路１０９に出力し、また、ドットクロックＤから画面の横方向位置を決定して、上記表示位置データにより、表示する位置のタイミングに合わせて表示ＲＡＭ読み出しアドレスｓ１０８を表示ＲＡＭ１０６に出力する。
【０００９】
そして、表示ＲＡＭ読み出しアドレス信号ｓ１０８を受信した表示ＲＡＭ１０６は、制御データｓ１０６を読み出し、表示デコード回路１０７において、該制御データｓ１０６を解読して表示コードｓ１０７を取り出し、ＲＯＭアドレス生成回路１０９に出力する。
【００１０】
そして、上記表示コードｓ１０７と、上述した表示位置制御回路１０８からの縦方向位置データｓ１１８とに基づいて、表示する図形と該図形の表示位置である走査対象のラインを決定し、あらかじめ複数の図形の表示データがライン毎に格納されているＲＯＭ１１０内のアドレスである表示データアドレスｓ１０９を生成する。
【００１１】
この上記表示データアドレスｓ１０９を受信したＲＯＭ１１０から、画面上に表示される表示データｓ１１０を読み出し、表示回路１１１において、ドットクロックＤに同期したＲＧＢ信号ｓ１１１を生成してＣＲＴ１０１に出力する。
【００１２】
このようにして、従来の画像表示装置においては、マイクロコンピュータから表示画像制御部６００に、表示したい図形の表示コードと、その画像を表示する表示位置データとを送れば、表示画像制御部６００の垂直同期信号Ｖと水平同期信号ＨとドットクロックＤとに同期したＲＧＢ信号１１１がＣＲＴ１０１に出力され、該ＣＲＴ１０１にその図形が表示される。
【００１３】
そして、以上のようにして、表示された図形、あるいは絵等の静止画像を動いて見えるようにする方法として、その静止画像を画面毎、あるいは複数の画面毎に切替える方法がある。
【００１４】
ここで、上述した方法を用いて、従来装置において表示された画像が動いて見えるようにする動作について説明すると、映像フィルムの１コマ１コマのように、画像が変形する過程の表示データをＲＯＭ１１０に格納し、それをある一定間隔で画面毎あるいは複数画面毎に切替えて表示するよう制御することで可能となる。
【００１５】
例えば、ＲＯＭ１１０に格納されている図１０に示すような６枚の静止画像を切替えて表示するためには、まずマイクロコンピュータから表示ＲＡＭ１０６に、図１０に示す各画像毎の制御データを格納し、表示位置制御回路１０８に表示位置データを入力する。そして、表示位置制御回路１０８から、表示する位置タイミングに合わせて、表示ＲＡＭ読み出しアドレスｓ１０８を出力し、表示ＲＡＭ１０６より、最初に表示する画像である図１０の画像７０１の制御データｓ１０６を出力させる。そして、この制御データｓ１０６を解読して表示コードｓ１０７を生成し、該表示コードｓ１０７と表示位置制御回路１０８から出力される縦方向位置データｓ１１８とより表示データアドレスｓ１０９を作成して、ＲＯＭ１１０より表示データｓ１１０を読み出し、表示回路１１１にてＲＧＢ信号ｓ１１１を作成して、ＣＲＴ１０１に図１０の画像７０１を表示させる。そして、このときマイクロコンピュータ内部のタイマーにおいて時間計測が行われており、ある一定時間経過後に図１０の画像７０２を同じ手順でＣＲＴ１０１に表示させ、さらに同様にして図１０の画像７０３〜図１０の画像７０６をある一定時間間隔で表示させることで、静止画像が動いて見えるようにするものである。
【００１６】
【発明が解決しようとする課題】
しかしながら、従来の画像表示装置の構成では、静止画像を画面毎あるいは複数画面毎に切替えて表示する場合、上述したようにマイクロコンピュータが常に画面の切替えの時間を管理しなければならないし、さらに、上記静止画像を続けて表示しつづけるためには、表示ＲＡＭ１０６に蓄えられている制御データを、適切なタイミングで書き替える必要があった。この動作は、マイクロコンピュータに大きな負担をかけることとなり、この結果、画像表示装置全体としてのパフォーマンスを低下させる、という問題があった。
【００１７】
本発明は、以上のような問題に鑑みてなされたものであり、マイクロコンピュータに負担をかけることなく、画像を画面毎あるいは複数画面毎に切替えて動画表示を行う画像表示装置、及び画像表示方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１に記載の画像表示装置は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示装置において、表示画面上に表示される画像の表示コードと、該表示コードが示す画像を動画とするか否かを示す動画静止画選択信号と、を少なくとも含む制御データを記憶する第１のメモリと、上記表示画面上に表示される全ての画像の表示データをあらかじめ記憶している第２のメモリと、前記第１のメモリから上記制御データを読み出して、上記表示コードと、上記動画静止画選択信号とを出力するデコード回路と、カウントされた垂直同期信号の値がある設定値になると出力されるインクリメント信号を受け、設定された動画に使用される画像数に基づいて、該インクリメント信号をカウントし、増加、減少、あるいはサイクリックに繰り返される該カウント値を、動画コードとして出力する動画コード生成回路と、上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第２のメモリのアドレスを出力するアドレス生成回路とを備えるものである。
【００１９】
また、本発明の請求項２に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタとを備えるものである。
【００２０】
また、本発明の請求項３に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタとを備えるものである。
【００２１】
また、本発明の請求項４に記載の画像表示装置は、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記動画コードが所定の数値であることを検出する検出器と、上記検出器の出力が所定の数値の検出を示さない場合は入力される上記インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタとを備えるものである。
【００２２】
また、本発明の請求項５に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば上記その時点の動画コードを初期値に戻すものである。
【００２３】
また、本発明の請求項６に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものである。
【００２４】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
まず、図１を用いて、本実施の形態１における画像表示装置の構成について説明する。図１は、実施の形態１に係る画像表示装置の構成を示すブロック図である。
図１において、本実施の形態１における画像表示装置は、マイクロコンピュータ（図示せず）から制御データと、画像の表示位置を決める表示位置データと、動画の動きのスピードを決める動画スピードデータと、動画に使用する画像数を示す動画制御データとを受信し、画像表示に必要な垂直同期信号Ｖと水平同期信号ＨとドットクロックＤにより、ＲＧＢ信号ｓ１１１を出力する表示画像制御部１００と、上記ＲＧＢ信号ｓ１１１を受信して画像を表示するＣＲＴ１０１とからなるものである。
【００２５】
上記表示画像制御部１００は、表示ＲＡＭ１０６と、表示デコード回路１０７と、表示位置制御回路１０８と、ＲＯＭアドレス生成回路１０９と、ＲＯＭ１１０と、表示回路１１１と、動画スピード設定回路１０２と、動画コード生成回路１０３と、加算器１０４と、セレクタ１０５とを備えるものである。
【００２６】
上記表示ＲＡＭ１０６は、マイクロコンピュータにより書き込まれる制御データを蓄えるものであり、上記制御データは、どの画像を表示するのかを示す表示コードや、該表示される画像がどのような色であるかを示す色コード等の情報に加え、その表示する画像を動画とするか否かを示す動画静止画選択ビットをさらに含むものである。なお、本実施の形態１においては、説明を簡便にするため、上記制御データが、上記表示コードと上記動画静止画選択ビットとを含むものとする。
【００２７】
また、上記表示デコード回路１０７は、表示ＲＡＭ１０６から読み出された、上記表示コード及び動画静止画選択ビットを含む制御データｓ１０６を解読して、表示コードｓ１０７と、動画静止画選択信号ｓ１１７とを出力するものである。
【００２８】
さらに、上記動画スピード設定回路１０２は、マイクロコンピュータから、垂直同期信号Ｖのカウント値である上記動画スピードデータが書き込まれ、表示画像制御部１００に入力される垂直同期信号Ｖを該動画スピードデータの値までカウントしていき、カウントが終了する毎に動画コードインクリメント信号ｓ１０２を出力するものである。そして、上記動画コード生成回路１０３は、上記マイクロコンピュータから上記動画制御データが書き込まれた後、該動画制御データに基づいて、上記動画コードインクリメント信号ｓ１０２をカウントアップあるいはカウントダウン等することで、値が増加、減少、あるいはサイクリックに繰り返される動画コードｓ１０３を出力するものである。本実施の形態１においては、動画コード回路１０３ａが、０，１，…と増加し、動画制御データｎでとまる動画コードｓ１０３ａを出力するものとする。図３は、本実施の形態１における、動画コード生成回路１０３ａの構成を示す図であり、図３において、動画コード生成回路１０３ａは、マイクロコンピュータからの動画制御データを格納し、動画数データｓ２０１を出力する動画数レジスタ２０１と、その動画数データｓ２０１の値と動画コードｓ１０３ａの値とを比較して、一致すれば“０”、一致しなければ“１”を比較結果信号ｓ２０２として出力する比較器２０２と、その比較結果信号ｓ２０２と動画コードインクリメント信号ｓ１０２との論理積をとるＡＮＤ回路２０３と、上記動画制御データが入力されるとリセットされ、上記ＡＮＤ回路２０３からの論理積ｓ２０３をカウントアップしていき、そのカウント値を動画コードｓ１０３ａとして出力するリセット付きバイナリカウンタ２０４と、を備えている。
【００２９】
また、上記加算器１０４は、上記表示デコード回路１０７から出力される表示コードｓ１０７と、上記動画コード生成回路１０３から出力される動画コードｓ１０３ａとから、動画表示するときに使用する表示コードである動画表示コードｓ１０４を生成して出力するものであり、上記セレクタ１０５は、上記表示デコード回路１０７から出力される動画静止画選択信号ｓ１１７に基づいて、該動画表示コードｓ１０４と、上記表示コードｓ１０７とのうちどちらかを選択し、セレクタ出力コードｓ１０５として出力するものである。なお、そのほかの構成は、図９に示す従来装置と同様であるため、ここでは説明を省略する。
【００３０】
すなわち、本実施の形態１における表示画像制御部１００は、図９に示す従来の表示画像制御部６００の構成に加えて、上述した動画スピード設定回路１０２と、動画コード生成回路１０３と、加算器１０４と、セレクタ１０５とが設けられ、また、本実施の形態１における表示デコード回路１０７においては、図９に示す従来の表示デコード回路１０７の機能に加え、動画静止画選択ビットをさらに含む本実施の形態１における制御データｓ１０６から、動画静止画選択信号ｓ１１７を出力する機能が設けられているものである。
【００３１】
次に、図１から図４を用いて、以上のように構成された、本実施の形態１における画像表示装置で、図形を表示する動作について説明する。図２は、本実施の形態１における画像表示装置の、表示ＲＡＭ１０６に設定される制御データの一例（図２（ａ））と、ＲＯＭ１１０に予め格納されている表示データの一例（図２（ｂ））と、ＣＲＴ１０１に表示される画像の一例（図２（ｃ））とを示すものであり、図４は、本実施の形態１における、表示画像制御部１００の一連の動作を示すフローチャート図である。なお、図２（ｂ）に示されているデータＡ，データＢ，データＣ，データＤは、それぞれ図形Ａ，図形Ｂ，図形Ｃ，図形Ｄの表示データあり、例えば図形Ａが横８ドット、縦１６ドットの図形であれば、データＡは８ビットのデータを１６アドレス分持つものとなる。また、各表示データに対応する表示コードとして、ここでは、図形Ａは表示コード“０” に、図形Ｂは表示コード“１” に、図形Ｃは表示コード“２” に、図形Ｄは表示コード“３”に対応するものとする。
【００３２】
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ａに書き込む（ステップＳ４０１）。なお、ここでは動画制御データをｎ（ｎ：整数）とし、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば動画を選択しないものとしする。例えば、図２（ａ）に示すような２つの制御データがマイクロコンピュータから表示ＲＡＭ１０６に書き込まれた場合、第１の制御データは、表示コード５０１が“０”、動画静止画選択ビット５０２が“１”であるので、図形Ａを動画で表示することを示し、一方、第２の制御データは、表示コード５０１が“３”、動画静止画選ビット５０２が“０”であるので、図形Ｄを静止画で表示することを示す。
【００３３】
このようにして本実施の形態１における画像表示装置の表示画像制御部１００に、上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始され（ステップＳ４０２）、ＣＲＴ１０１上に、最初の図形である図形Ａと図形Ｄとが、図２（ｃ）の初期画面５０３に示すように表示される（ステップＳ４０３）。
【００３４】
以下、表示画像制御部１００に各データが設定されてから、ＣＲＴ１０１上に最初の図形が表示されるまでの具体的な動作について説明する。
まず、動画スピード設定回路１０２は垂直同期信号Ｖのカウントを開始し、表示位置制御回路１０８は、垂直同期信号Ｖにより表示画面の始まりを、また水平同期信号Ｈにより画面の縦方向位置を、ドットクロックＤにより画面の横方向位置を決定し、表示する位置のタイミングに合わせて表示ＲＡＭ読み出しアドレスｓ１０８を出力する。
【００３５】
そして、該表示ＲＡＭ読み出しアドレスｓ１０８を受信した表示ＲＡＭ１０６は、制御データｓ１０６を読み出し、表示デコード回路１０７において、該制御データｓ１０６を解読して、どの図形を表示するかを示す表示コードｓ１０７を加算器１０４とセレクタ１０５とに、またその図形を動画とするか否かを示す動画静止画選択信号ｓ１１７をセレクタ１０５に出力する。例えば、図２（ａ）に示される、第１の制御データの場合は、表示コードｓ１０７“０”、動画静止画選択信号ｓ１１７“１”が出力され、第２の制御データの場合は、表示コードｓ１０７“３”、動画静止画選択信号ｓ１１７“０”が出力される。
【００３６】
次に、加算器１０４において、上記表示デコード回路１０７からの表示コードｓ１０７と、動画コード生成回路１０３ａからの動画コードｓ１０３ａとの加算を行う。ここで、本実施の形態１における動画コード生成回路１０３ａは、マイクロコンピュータから動画制御データが入力されると、その値を動画数レジスタ２０１に書き込み、また該動画制御データが入力されると同時にリセット付きバイナリカウンタ２０４をリセットする。これにより、リセット付きバイナリカウンタ２０４は、動画コードｓ１０３ａの初期値として“０”を出力する。従って、最初の図形の場合、上記表示コードｓ１０７と動画コードｓ１０３ａとの加算値である動画表示コードｓ１０４の値は、表示コードｓ１０７と同じ値となり、セレクタ１０５からは、動画静止画選択信号ｓ１１７の値にかかわらず、いずれにしても表示コードｓ１０７の値がセレクタ出力コードｓ１０５として出力されることとなる。
【００３７】
そして、ＲＯＭアドレス生成回路１０９において、セレクタ出力コードｓ１０５が示す図形の表示データが格納されている表示データアドレスｓ１０９を生成し、該表示データアドレスｓ１０９に基づいてＲＯＭ１１０から表示データｓ１１０を出力する。例えば、第１の制御データの場合、表示コード“０”に対応するデータＡが表示回路１１１に出力され、第２の制御データの場合は、表示コード“３”に対応するデータＤが表示回路１１１に出力される。
【００３８】
そして、表示回路１１１において、ドットクロックＤに同期したＲＧＢ信号ｓ１１１が上記ＣＲＴ１０１に出力され、例えば、図２（ｃ）の初期画面５０３に示されるように、第１の制御データの場合は図形Ａが、第２の制御データの場合は図形Ｄが、ＣＲＴ１０１に最初の画面として表示されることとなる。
【００３９】
以上のことからも分かるように、ＣＲＴ１０１上に最初に表示される図形は、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードが示す図形となる。
【００４０】
次に、動画スピード設定回路１０２においてカウントが開始されてから、ある一定時間が経過し（ステップＳ４０４）、ＣＲＴ１０１上に表示された最初の図形が、次の図形に切替わるまで（ステップＳ４０５〜ステップＳ４１２）の表示画像制御部１００の動作を説明する。
【００４１】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけ垂直同期信号Ｖがカウントされると（ステップＳ４０４）、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する（ステップＳ４０５）。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ａは、比較器２０２において、前回出力した動画コードｓ１０３ａ、ここでは初期値“０”と、動画制御データｎとを比較し（ステップＳ４０６）、一致しなければ比較結果信号ｓ２０２として“１”を出力するため、ＡＮＤ回路２０３は動画コードインクリメント信号ｓ１０２が入力される毎に論理積ｓ２０３を出力して、リセット付きバイナリカウンタ２０４をカウントアップさせる。よって、上記動画制御データｎと動画コードｓ１０３ａ“０”とが一致しなければ、リセット付きバイナリカウンタ２０４はカウントアップされ、動画コードｓ１０３ａとして“１”を出力する（ステップＳ４０７）。そして、加算器１０４において、表示コードｓ１０７と、上述のようにして生成した動画コードｓ１０３ａ“１”とを加算し、動画表示する際に使用する表示データである動画表示コードｓ１０４を生成する。例えば、図２（ａ）の第１の制御データでは、（表示コードｓ１０７“０”）＋（動画コードｓ１０３“１”）＝（動画表示コードｓ１０４“１”）を出力し、第２の制御データの場合は、（表示コードｓ１０７“３”）＋（動画コードｓ１０３“１”）＝（動画表示コードｓ１０４“４”）を出力する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０４か、表示コードｓ１０７かのどちらかを選択する（ステップＳ４０９）。ここでは、動画静止画選択信号ｓ１０７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７に＋１加算された動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され（ステップＳ４１０）、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される（ステップＳ４１２）。この結果、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードに＋１加算された表示コードが示す図形が表示される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され（ステップＳ４１１）、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力されるため（ステップＳ４１２）、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ表示コードが示す図形、つまり最初の画面に表示された図形と同じ図形が表示される。従って、第１の制御データの場合は、セレクタ出力コードｓ１０５として動画表示コードｓ１０４“１”が、第２の制御データの場合は、セレクタ出力コードｓ１０５として表示コードｓ１０７“３”が出力されることとなり、図２（ｃ）の初期画面５０３に表示された第１の制御データによる図形Ａ及び第２の制御データによる図形Ｄは、図２（ｃ）の画面５０４に示されるように、動画表示を示す第１の制御データによる図形Ａは図形Ｂに切替えられ、また静止画表示を示す第２の制御データによる図形Ｄは図形Ｄのままで表示されることとなる。
【００４２】
さらに時間が経過して、動画スピード設定回路１０２において、再び設定された動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ４０４）、動画スピード設定回路１０２は、カウンタ値をリセットして再び動画コードインクリメント信号ｓ１０２を出力する（ステップＳ４０５）。そして、前回出力した動画コードｓ１０３ａ、ここでは“１”と、動画制御データｎとを比較し（ステップＳ４０６）、一致しなければカウントアップして、動画コードｓ１０３として“２”を出力する（ステップＳ４０７）。
【００４３】
そして、加算器１０４において、表示コードｓ１０７に、上述のようにして生成した動画コードｓ１０３ａ“２”を加算し、動画表示する際に使用する表示データである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、動画静止画選択信号ｓ１１７に基づいて、上記動画表示コードｓ１０４か、上記表示コードｓ１０７かが選択され（ステップＳ４０９）、その選択されたセレクタ出力コードｓ１０５に対応する図形がＣＲＴ１０１上に表示される。従って、図２（ｃ）の画面５０４のように表示されている図形は、図２（ｃ）の画面５０５のように、動画表示を示す第１の制御データによる図形Ｂは図形Ｃに切替えられ、また静止画表示を示す第２の制御データによる図形Ｄは図形Ｄのままで表示されることとなる。
【００４４】
そして、以上のような動作を、動画コード生成回路１０３ａに書き込まれた動画制御データの値ｎ回繰り返した後、その次のｎ＋１回目においては、上述したステップＳ４０６で、比較器２０２において動画制御データｎと、前回出力した動画コードｓ１０３ａ、ここでは“ｎ”とを比較することになる。そしてここでは、動画コードｓ１０３ａと動画制御データとが一致するので、比較結果信号ｓ２０２として“０”が出力され、論理積ｓ２０３は“０”に固定され、リセット付きバイナリカウンタ２０４においてカウンタが停止される。よってここでは、カウントアップしないで動画コードｓ１０３ａ“ｎ”を出力し、加算器１０４において、表示コードｓ１０７と、動画コードｓ１０３ａ“ｎ”とを加算して、上記動画表示コードｓ１０４を生成し、セレクタ１０５において動画静止画選択信号ｓ１１７に基づいて上記動画表示コードｓ１０４か、表示コードｓ１０７かが選択され（ステップＳ４０９）、その選択されたセレクタ出力コードｓ１０５に基づいてＣＲＴ１０１に画像が表示される。従って、ＣＲＴ１０１上に表示される図形は、動画表示を示す第１の制御データの場合は前回表示された図形が表示され、また静止画表示を示す第２の制御データの場合は、図形Ｄがそのまま表示されることとなる。
【００４５】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“０”に対応する画像７０１であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０２、画像７０３、…、画像７０６とある一定間隔で切り替わり、画像７０６で停止することになる。
【００４６】
以上のように、本実施の形態１によれば、初期値として、マイクロコンピュータから、上記表示コード及び動画静止画選択信号等を含む制御信号と、表示位置データと、動画表示に関するデータである動画スピードデータと、動画制御データとを設定し、動画スピード設定回路１０２において垂直同期信号を上記動画スピードデータの値までカウントする毎に動画コードインクリメント信号ｓ１０２を出力し、上記動画コード生成回路１０３において該動画コードインクリメント信号ｓ１０２をカウントアップして、加算器１０４において動画表示に使用する表示コードである動画表示コードを自動的に生成し、動画静止画選択信号ｓ１１７に基づいて、上記セレクタ１０５において表示コードｓ１０７と上記動画表示コードｓ１０４とのうちのどちらかを選択して表示するようにしたので、最初にマイクロコンピュータから初期値として、ＣＲＴ１０１に最初に表示したい画像、及び動画のスピードや動画に使用する画像の枚数等、動画に関するデータを設定すれば、マイクロコンピュータにおいて動画表示させるためのアドレスを発生させて表示ＲＡＭ１０６に書き込む必要なく、表示画像制御部１００が上記動画表示コードｓ１０４をある一定のタイミングで自動的に生成してＣＲＴ１０１上に動画を表示することができ、またセレクタ１０５において表示コードｓ１０７の値をセレクタ出力コードｓ１０５として常に出力すれば、動画とはならず静止画を表示することができる。さらに、垂直同期信号Ｖを動画スピード設定回路１０２においてカウントして、動画コードインクリメント信号ｓ１０２が出力される毎に画像を切替えるようにしているので、動画の表示スピードも、マイクロコンピュータからではなく、表示画像制御部１００において管理することができる。この結果、本実施の形態１における画像表示装置によれば、動画表示する際のマイクロコンピュータに負担をかけることなく、画像を次々に切替えて動画を表示することができる。また、初期値として設定した上記動画スピードデータの値を変化させれば、動画スピード設定回路１０２にてカウントする垂直同期信号Ｖの数が変わることになり、その結果、画像を切替えるタイミングが変わるため、動画の動きのスピードを変えることができる。
【００４７】
また、本実施の形態１における動画コード生成回路１０３ａの構成においては、マイクロコンピュータからの制御なしに、動画表示している画像を所定の画像で停止させることができる。
【００４８】
なお、本実施の形態１においては、上記動画コード生成回路１０３が、０，１，…と増加して動画制御データｎでとまる動画コードｓ１０３が出力される場合について説明したが、動画コード生成回路１０３の構成をかえれば、動画コードｓ１０３をｎ，…３，２，１，０と減少させて、動きが逆の動画を表示したり、また、動画コードｓ１０３を０，１，２，…ｎ，０，１，２，…ｎ，０…と繰り返すようにして、動画を繰り返し表示したりできる。
【００４９】
（実施の形態１の変形例１）
以下、図５を用いて、動画コードｓ１０３が０，１，２…，ｎ，０，１，２…，ｎとサイクリックに繰り返される動画コード生成回路１０３ｂについて説明する。図５は、動画コード生成回路１０３ｂの構成を示すブロック図である。
【００５０】
図５において、動画コード生成回路１０３ｂは、マイクロコンピュータからの動画制御データを格納し、動画数データｓ２０１を出力する動画数レジスタ２０１と、その動画数データｓ２０１の値と動画コードｓ１０３ｂとの数値を比較して比較結果信号ｓ３０２を出力する比較器３０２と、その比較結果信号ｓ３０２と動画制御データに含まれるリセット信号との論理和ｓ３０１をとるＯＲ回路３０１と、上記論理和ｓ３０１によりリセットされ、上記動画コードインクリメント信号ｓ１０２をカウントアップしていき、そのカウント値を動画コードｓ１０３ｂとして出力するリセット付きバイナリカウンタ２０４と、を備えている。
【００５１】
以下、図６を用いて、以上のように構成された動画コード生成回路１０３ｂを有する表示画像制御部１００において、図形を表示する動作を説明する。図６は、本実施の形態１の変形例１における、表示画像制御部１００の一連の動作を示すフローチャート図である。
【００５２】
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ｂに書き込む（ステップＳ６０１）。なお、ここでも実施の形態１で説明したのと同様、制御データは、どの図形を表示するかを示す表示コードと、その表示する図形を動画表示するか否かを示す動画静止画選択ビットとで構成されているものとし、動画制御データはｎ（ｎ：整数）であり、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば静止画を選択するものとする。
【００５３】
このようにして、本実施の形態１の変形例１における表示画像制御部１００に上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始される（ステップＳ６０２）。
【００５４】
ここで、本実施の形態１の変形例１における動画コード生成回路１０３ｂは、マイクロコンピュータから動画制御データｎが入力されると動画数レジスタ２０１に書き込み、また該動画制御データｎが入力されると同時に、リセット付きバイナリカウンタ２０４をリセットするためリセット信号“１”をＯＲ回路３０１に送り、該ＯＲ回路３０１は比較結果信号ｓ３０２の値にかかわらず“１”を論理和ｓ３０１として出力し、リセット付きバイナリカウンタ２０４をリセットする。これにより、リセット付きバイナリカウンタ２０４は、動画コードｓ１０３ｂの初期値として“０”を出力し、ＣＲＴ１０１上には、まず最初の図形として上記制御データで設定された表示コードに対応する図形が表示される（ステップＳ６０３）。
【００５５】
次に、動画スピード設定回路１０２において垂直同期信号Ｖのカウントが開始されてから、ある一定時間が経過し（ステップＳ６０４）、上述したようにＣＲＴ１０１上に表示された最初の図形が次の図形に切り替わるまで（ステップＳ６０５〜ステップＳ６１２）の表示画像制御部１００の動作について説明する。
【００５６】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ６０４）、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する（ステップＳ６０５）。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ｂは、比較器３０２において、前回出力した動画コードｓ１０３ｂ、ここでは初期値“０”と、動画制御データｎとを比較し（ステップＳ６０６）、一致しなければ“０”、一致すればある一定時間“１”となり再び“０”となる比較結果信号ｓ３０２を出力する。つまり、比較器３０２において比較結果が一致しなければ、比較結果信号ｓ３０２は“０”で、且つ動画制御データによるリセット信号も既にリセットが終了しているため“０”であるので、ＯＲ回路３０１からの論理和ｓ３０１は“０”となり、リセット付きバイナリカウンタ２０４はリセット解除される。よって、比較結果が一致しない場合は、リセット付きバイナリカウンタ２０４は動画コードインクリメント信号ｓ１０２が入力される毎にカウントアップされ、該カウント値を動画コードｓ１０３ｂとして出力する（ステップＳ６０７）。そして、加算器１０４において上記表示コードｓ１０７と、上述のようにしてえられた動画コードｓ１０３ｂ、ここでは“１”とにより、動画表示する際に使用する表示コードである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０７か、上記動画表示コードｓ１０４かのどちらかを選択する（ステップＳ６０９）。ここでは、動画静止画選択信号ｓ１１７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、表示コードｓ１０７に＋１加算された動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され（ステップＳ６１０）、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される（ステップＳ６１２）。この結果、ＣＲＴ１０１上に、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードに＋１加算された表示コードが示す図形が表示される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示であると判断され、セレクタ出力コードｓ１０５として表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され（ステップＳ６１１）、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力されるため（ステップＳ６１２）、ＣＲＴ１０１上には、マイクロコンピュータが表示ＲＡＭ１０６に書き込んだ制御データに含まれる表示コードが示す図形、つまり最初の画面に表示された図形と同じ図形が表示される。
【００５７】
さらに時間が経過して、動画スピード設定回路１０２において、再び上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると（ステップＳ６０４）、動画スピード設定回路１０２はカウンタ値をリセットして動画コードインクリメント信号ｓ１０２を出力する（ステップＳ６０５）。そして、前回出力した動画コードｓ１０３ｂ、ここでは“１”と、動画制御データｎとを比較し（ステップＳ６０６）、一致しなければカウントアップし、動画コードｓ１０３ｂとして“２”を出力する（ステップＳ４０７）。
【００５８】
そして、加算器１０４において、表示コードｓ１０７に、上述のようにして生成した動画コードｓ１０３ｂ“２”を加算して、上記動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、動画静止画選択信号ｓ１１７に基づき、上記動画表示コードｓ１０４か、表示コードｓ１０７かが選択され（ステップｓ６０９）、その選択されたセレクタ出力コードｓ１０５に対応する図形がＣＲＴ１０１に表示される。
【００５９】
以上のような動作を動画コード生成回路１０３ｂに書き込まれた動画制御データｎ回繰り返した後、その次のｎ＋１回目において、上述したステップＳ６０６で動画制御データｎと、前回出力した動画コードｓ１０３、ここでは“ｎ”とを比較することになり、動画コードｓ１０３と動画制御データとが一致するので、比較器３０２がある一定期間“１”となる。そしてこのとき、動画制御データからのリセット信号は“０”であるので、論理和ｓ３０１はある一定期間“１”となり、リセット付きバイナリカウンタ２０４はリセットされ（ステップＳ６０８）、比較結果信号ｓ３０２が“０”になった時点でリセット解除される。つまり、実施の形態１ではｎ＋１回目ではリセット付きバイナリカウンタ２０４はリセットされず停止してしまっていたが（図４のステップＳ４０８）、本実施の形態１の変形例１においては、リセット付きバイナリカウンタ２０４がリセットされるため、該バイナリカウンタ２０４が停止されることなく、次の動画コードインクリメント信号ｓ１０２が入力されるとカウントアップを再開し、再び動画制御データｎと動画コードｓ１０３とが一致したところでリセットされるという動作を繰り返す。
【００６０】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“０”に対応する画像７０１であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０２、画像７０３、…、画像７０６、画像７０１、画像７０２、…と繰り返し画像が表示されることになる。
【００６１】
このように、本実施の形態１の変形例１における、動画コード生成回路１０３ｂは、マイクロコンピュータから動画制御データが入力されると同時にリセットされることで動画コードｓ１０３の初期値を“０”とし、設定された動画制御データｎの値まで動画コードｓ１０３をカウントアップし、また、“０”に戻り再びカウントアップするという動作を繰り返す。この動画コード生成回路１０３ｂにより、表示画像制御部１００は、マイクロコンピュータが設定した動画制御データｎの画像数、つまり動画に使用する画像の枚数を切替えることで動画を表示し、さらにその動画表示を何回でも繰り返すことができる。また、マイクロコンピュータが動画数レジスタ２０１に“０”を書込み、リセット付きバイナリカウンタ２０４をリセットすることで、動画表示の繰り返しを停止することもできる。
【００６２】
（実施の形態１の変形例２）
次に、図７を用いて、ｎ，…３，２，１，０，ｎ，…３，２，１，０…とサイクリックに減少を繰り返す動画コードｓ１０３が出力される動画コード生成回路１０３ｃについて説明する。図７は、本実施の形態１の変形例２における、動画コード生成回路１０３ｃの構成を示すブロック図である。
【００６３】
図７において、動画コード生成回路１０３ｃは、マイクロコンピュータからの動画制御データを受け、動画数データｓ２０１を出力する動画数レジスタ２０１と、動画コードｓ１０３ｃを受け、その動画コードｓ１０３ｃの数値が“０”ならば検出結果信号ｓ４０１を出力する比較器４０１と、その検出結果信号ｓ４０１と動画制御データに含まれるリセット信号の論理和ｓ４０２をとるＯＲ回路４０２と、論理和ｓ４０２により動画数データｓ２０１をプリセットし、動画コードインクリメント信号ｓ１０２をカウントダウンし、カウント値を動画コードｓ１０３として出力するプリセット付きバイナリダウンカウンタ４０３と、を備えている。
【００６４】
以下、以上のように構成された動画コード生成回路１０３ｃを有する表示画像制御部１００において、図形を表示する動作を説明する。
まず、マイクロコンピュータは、ＣＲＴ１０１の初期画面に表示する図形の制御データを表示ＲＡＭ１０６に、上記表示位置データを表示位置制御回路１０８に、さらに上記動画スピードデータを動画スピード設定回路１０２に、上記動画制御データを動画コード生成回路１０３ｃに書き込む。なお、ここでも実施の形態１で説明したのと同様、制御データは、どの図形を表示するかを示す表示コードと、その表示する図形を動画表示するか否かを示す動画静止画選択ビットとで構成されているものとし、動画制御データはｎ（ｎ：整数）であり、また上記動画静止画選択ビットが“１”であれば動画を選択し、“０”であれば静止画を選択するものとする。
【００６５】
このようにして、本実施の形態１の変形例２における表示画像制御部１００に上述した各データが設定されると、動画スピード設定回路１０２においてカウントが開始される。
【００６６】
ここで、本実施の形態１の変形例２における動画コード生成回路１０３ｃは、マイクロコンピュータより動画制御データｎが入力されると動画数レジスタ２０１に書き込み、また該動画制御データｎが入力されると同時に、プリセット付きバイナリダウンカウンタ４０３に動画数データｓ２０１、ここでは“ｎ”をプリセットするため、プリセット信号“１”をＯＲ回路４０２に送り、ＯＲ回路４０２は検出結果信号ｓ４０１の値にかかわらず“１”を論理和ｓ４０２として出力し、プリセット付きバイナリダウンカウンタ４０３に動画数データｓ２０１“ｎ”をプリセットする。これにより、プリセット付きバイナリダウンカウンタ４０３は、動画コードｓ１０３ｃの初期値として動画数データＳ２０１の値“ｎ”を出力し、ＣＲＴ１０１上には、まず最初の図形として、上記制御データで設定された表示コード＋ｎの表示コードに対応する図形が表示される。
【００６７】
次に、動画スピード設定回路１０２において垂直同期信号Ｖのカウントが開始されてから、ある一定時間が経過し、上述したようにＣＲＴ１０１上に表示された最初の図形が次の図形に切り替わるまでの表示画像制御部１００の動作について説明する。
【００６８】
まず、動画スピード設定回路１０２において、設定された上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされると、動画スピード設定回路１０２はカウント値を“０”にリセットすると共に、動画コードインクリメント信号ｓ１０２を出力する。そして、該動画コードインクリメント信号ｓ１０２を受けた動画コード生成回路１０３ｃは、検出器４０１において、前回出力した動画コードｓ１０３ｃ、ここでは初期値“ｎ”が“０”でなければ“０”を出力し、“０”であればある一定期間“１”となり再び“０”となる検出結果信号ｓ４０１を出力する。つまり、検出器４０１において検出結果が“０”以外ならば、検出結果信号ｓ４０１が“０”で、且つ動画制御データによるプリセット信号も既にプリセットが終了しているため“０”であるので、ＯＲ回路４０２からの論理和ｓ４０２は“０”となり、プリセット付きバイナリダウンカウンタ４０３はプリセットされない。よって、動画コードｓ１０３ｃが“０”以外であれば、プリセット付きバイナリダウンカウンタ４０３は動画コードインクリメント信号ｓ１０２が入力される毎にカウントダウンされ、該カウント値を動画コードｓ１０３ｃとして出力する。そして、加算器１０４において上記表示コードｓ１０７と、上述のようにしてえられた動画コードｓ１０３ｃ、ここでは“ｎ−１”とにより、動画表示する際に使用する表示コードである動画表示コードｓ１０４を生成する。そして、セレクタ１０５において、上記表示デコード回路１０７から出力された動画静止画選択信号ｓ１１７に基づき、動画表示コードｓ１０７か、上記動画表示コードｓ１０４かのどちらかを選択する。ここでは、動画静止画選択信号ｓ１１７が“１”であれば、動画表示であると判断され、セレクタ出力コードｓ１０５として、上記動画表示コードｓ１０４がＲＯＭアドレス生成回路１０９に出力され、該動画表示コードｓ１０４に対応する表示データが表示回路１１１に出力される。一方、動画静止画選択信号ｓ１１７が“０”であれば、静止画表示と判断され、セレクタ出力コードｓ１０５として表示コードｓ１０７がＲＯＭアドレス生成回路１０９に出力され、該表示コードｓ１０７に対応する表示データが表示回路１１１に出力される。
【００６９】
さらに時間が経過して、動画スピード設定回路１０２において、再び上記動画スピードデータの値だけの垂直同期信号Ｖがカウントされ、動画コードインクリメント信号ｓ１０２が出力される毎に、動画表示コード生成回路１０３ｃにおいてカウントダウンされ、動画コードｓ１０３ｃがｎ−１，ｎ−２，…と出力される動作を動画制御データｎ回繰り返した後、その次のｎ＋１回目において、動画コードｓ１０３ｃが“０”となると、検出結果信号ｓ４０１がある一定期間“１”となる。そしてこの時、動画制御データからのプリセット信号は“０”であるので、論理和ｓ４０２はある一定期間“１”となり、再びプリセット付きバイナリダウンカウンタ４０３は動画数データｓ２０１がプリセットされ、検査結果信号ｓ４０１が“０”になった時点でプリセットが解除され、動画コードインクリメント信号ｓ１０２が入力されると、カウントダウンを再開し、動画コードｓ１０３ｃが“０”となったところで、動画数データｓ２０１“ｎ”がプリセットされるという動作を繰り返す。
【００７０】
ここで、具体的に動画制御データが５であり、制御データが表示コード“０”、動画静止画選択ビット“１”を含むものであり、ＲＯＭ１１０には図１０に示すように徐々に形を変えた表示データが格納されているとし、また、表示コード“０”には画像７０１、表示コード“１”には画図７０２、表示コード“２”には画像７０３、表示コード“３”には画像７０４、表示コード“４”には画像７０５、表示コード“５”には画像７０６が対応するならば、ＣＲＴ１０１上に最初に表示される図形は、制御データに含まれる表示コード“５”に対応する画像７０６であり、動画スピード設定回路１０２から動画コードインクリメント信号ｓ１０２が出力される毎に、ＣＲＴ１０１上に表示される画像が加算器１０４において動画表示に使用する表示コードである動画表示コードが生成され、画像がマイクロコンピュータの制御なしに、画像７０５、画像７０４、…、画像７０１、画像７０６、画像７０５、…と逆回転で繰り返し画像が表示されることになる。
【００７１】
このように、本実施の形態１の変形例２における、動画コード生成回路１０３ｃは、マイクロコンピュータから動画制御データが入力されると同時に、動画制御データの値にプリセットされることで動画コードｓ１０３ｃの初期値を“ｎ”とし、該動画コードｓ１０３ｃが“０”になるまで動画コードｓ１０３をカウントダウンし、動画コードｓ１０３ｃが“０”になると再び動画制御データの値にプリセットされ、カウントダウンするという動作を繰り返す。この動画コード生成回路１０３ｃにより、表示画像制御部１００は、マイクロコンピュータが設定した動画制御データｎの画像数、つまり動画に使用する画像の枚数を切替えることで、逆の動きをする動画を表示して、その動画表示を何回でも繰り返すことができる。また、マイクロコンピュータが動画数レジスタ２０１に“０”を書込み、プリセット付きバイナリダウンカウンタ４０３に“０”をプリセットすることで、動画表示の繰り返しを停止することもできる。
【００７２】
なお、本実施の形態１及びその変形例１，２において、制御データは上記表示コードと上記動画静止画選択ビットとを含むものであるとしたが、例えば色コードを含むものであってもよく、その場合、図２（ａ）に示す制御データに色コードを示す色ビットが含まれ、例えばその色ビットが“１”である場合は、予め用意されている赤系統の色パレットＡを使い、色コードが“２”である場合は、予め用意されている青系統の色パレットＢを使用するようにすれば、同じ図形表示でも色を変化させることが可能となる。
【００７３】
また、本実施の形態１においては、０，１，…と増加して動画制御データｎでとまる動画コードｓ１０３ａを出力する動画コード生成回路１０３ａについて、また、実施の形態１の変形例１では、０，１，２，…ｎ，０，１，２，…ｎ，０…と繰り返す動画コードｓ１０３ｂを出力する動画コード生成回路１０３ｂについて、また、実施の形態１の変形例２では、ｎ，…３，２，１，０と減少する動画コードｓ１０３ｃを出力する動画コード生成回路１０３ｃについて説明したが、上記動画コード生成回路１０３が、図３、図５、図７に示される上記動画コード生成回路１０３ａ〜１０３ｃを組み合わせた回路から構成されるものであってもよい。例えば、増加あるいは減少してある所定値で停止される、また該所定値までの増加あるいは減少がサイクリックに繰り返される動画コードｓ１０３が出力される場合の動画コード生成回路１０３の構成は、図８に示されるようなものが考えられ、このような場合、マイクロコンピュータから、上記動画制御データを入力すると同時に、動画コードｓ１０３を動画制御データの値で停止させるのか、繰り返しさせるのかどうかを選択する繰り返し／停止切替え信号と、該動画コードをｓ１０３を増加させるか、減少させるかどうかを示すアップ／ダウン切替え信号とを入力する必要がある。
【００７４】
さらに、本実施の形態１及びその変形例１，２では、表示する画像は図形であるものとしたが、図形以外であっても、例えば絵や文字などの画像であっても、本発明は適用可能である。
【００７５】
【発明の効果】
以上のように本発明の請求項１に記載の画像表示装置によれば、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示装置において、表示画面上に表示される画像の表示コードと、該表示コードが示す画像を動画とするか否かを示す動画静止画選択信号と、を少なくとも含む制御データを記憶する第１のメモリと、上記表示画面上に表示される全ての画像の表示データをあらかじめ記憶している第２のメモリと、前記第１のメモリから上記制御データを読み出して、上記表示コードと、上記動画静止画選択信号とを出力するデコード回路と、カウントされた垂直同期信号の値がある設定値になると出力されるインクリメント信号を受け、設定された動画に使用される画像数に基づいて、該インクリメント信号をカウントし、増加、減少、あるいはサイクリックに繰り返される該カウント値を、動画コードとして出力する動画コード生成回路と、上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第２のメモリのアドレスを出力するアドレス生成回路と、を備えるようにしたので、マイクロコンピュータが最初の表示画像を設定するだけで、以降の動画表示に関して何ら制御をしなくても、動画表示を行うことができ、マイクロコンピュータの負担を軽減し、装置全体のパフォーマンスを上げることができる。また、一つの画面上でも動画となる画像と静止画の画像を区別して表示ができ、マイクロコンピュータが動画スピードや動画枚数などの情報を初期に設定するだけで、動画の動きのスピードを制御し、設定した動画の画面数で動画を停止させたり、設定した動画の画面数で動画を繰り返したり、動きが逆である動画を表示することがで可能である。
【００７６】
また、本発明の請求項２に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタと、を備えるようにしたので、設定された値でカウントアップを停止させる動作を画像表示装置側で管理して停止させることができ、予め設定された動画枚数で動きを停止する動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７７】
また、本発明の請求項３に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタと、を備えるようにしたので、設定された値までカウントアップし、該設定された値をリセットして再び“０”から上記設定された値までカウントアップする動作を画像表示装置側で管理して繰り返すことができ、予め設定された動画の枚数で動きを繰り返す動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７８】
また、本発明の請求項４に記載の画像表示装置によれば、請求項１に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記動画コードが所定の数値であることを検出する検出器と、上記検出器の出力が所定の数値の検出を示さない場合は入力される上記インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタと、を備えるようにしたので、設定された値から“０”までカウントダウンし、該設定された値に再びプリセットして“０”までカウントダウンする動作を画像表示装置側で管理して繰り返すことができ、予め設定された動画の枚数で動きを逆に繰り返す動画をマイクロコピュータに負担をかけることなく表示する装置を提供することができる。
【００７９】
また、本発明の請求項５に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば上記その時点の動画コードを初期値に戻すものであるので、垂直同期信号をカウントすることにより一定時間で表示コードを増加あるいは減少し、それを繰り返すため、該表示コードに対応する画像も次々切り替わり、マイクロコンピュータに負担をかけることなくあらかじめ設定された動画の枚数で動きを繰り返す動画を表示することができる。
【００８０】
また、本発明の請求項６に記載の画像表示方法によれば、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む制御データと、動画を切替えるタイミングを示す動画スピードデータと、動画に使用する画像数を示す動画制御データと、を入力するデータ入力ステップと、垂直同期信号のカウントを開始するカウント開始ステップと、動画コードの初期値を作成し、該動画コードの初期値と上記表示コードとにより作成された初期表示コードが示す画像を表示装置に表示する初期画面表示ステップと、垂直同期信号を上記動画スピードデータの値までカウントする毎にリセットして、インクリメント信号を出力するインクリメント信号出力ステップと、上記インクリメント信号を受ける毎に、その時点の動画コードが所定値であるか判定し、その判定結果に従って、動画コードを生成する動画コード生成ステップと、上記動画コードを用いて、上記初期表示コードから動画表示する場合に使用する表示コードである動画表示コードを生成する動画表示コード生成ステップと、上記動画静止画選択ビットに基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択する選択ステップと、上記選択ステップにおいて選択された表示コードが示す画像を表示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを＋１あるいは−１し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものであるので、垂直同期信号をカウントすることにより一定時間で表示コードを増加あるいは減少し、設定された数値で増加あるいは減少を停止するため、該表示コードに対応する画像もカウンタが停止するまで次々切り替り、マイクロコンピュータに負担をかけることなくあらかじめ設定された動画の枚数で動き停止する動画を表示することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る、画像表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態１に係る、動画表示の一例を具体的に示すための図である。
【図３】本発明の実施の形態１に係る、増加してある所定値で停止する動画コードを出力する動画コード生成回路１０３の構成を示すブロック図である。
【図４】本発明の実施の形態１の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。
【図５】本発明の実施の形態１の変形例１に係る、ある所定値までの増加を繰り返す動画コードを出力する動画コード生成回路の内部構成を示すブロック図である。
【図６】本発明の実施の形態１の変形例１の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。
【図７】本発明の実施の形態１の変形例２に係る、ある所定値からの減少を繰り返す動画コードを出力する動画コード生成回路の内部構成を示すブロック図である。
【図８】本発明の実施の形態１に係る、ある所定値までの増加または減少が、その値で停止、あるいは繰り返す動画コードが出力される動画コード生成回路の内部構成を示すブロック図である。
【図９】従来における、画像表示装置の構成を示すブロック図である。
【図１０】ＲＯＭに予め格納されている画像の具体例を示す図である。
【符号の説明】
１００，６００表示画像制御部
１０１ＣＲＴ
１０２動画スピード設定回路
１０３，１０３ａ，１０３ｂ，１０３ｃ動画コード生成回路
１０４加算器
１０５セレクタ
１０６表示ＲＡＭ
１０７表示デコード回路
１０８表示位置制御回路
１０９ＲＯＭアドレス生成回路
１１０ＲＯＭ
１１１表示回路
２０１動画数レジスタ
２０２，３０２比較器
２０３ＡＮＤ回路
２０４リセット付きバイナリカウンタ
３０１，４０２ＯＲ回路
４０１検出器
４０３プリセット付きバイナリダウンカウンタ
５０１表示コード
５０２動画静止画選択ビット
５０３初期画面
５０４，５０５画面
７０１，７０２，７０３，７０４，７０５，７０６画像[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to image control for displaying on a display device such as a CRT, and more particularly, to image control when a plurality of images are switched to display a moving image.
[0002]
[Prior art]
In recent years, in order to display various information such as a channel, a volume, and a menu display on a TV set or the like, based on control data from a microcomputer, a ROM in which all display data is recorded in advance is used to read the various information. A technique of reading an image corresponding to information and displaying the image on a CRT or the like is used.
[0003]
Hereinafter, the configuration of a conventional image display device will be described with reference to FIG. FIG. 9 is a block diagram showing a configuration of a conventional image display device.
In FIG. 9, a conventional image display device includes a display image control unit 600 for controlling an image to be displayed based on control data sent from a microcomputer (not shown), and a display image control unit 600 generated by the display image control unit 600. The display image control unit 600 includes a display RAM 106, a display position control circuit 108, a display decode circuit 107, a ROM address generation circuit 109, and a ROM 110. , And a display circuit 111.
[0004]
The display RAM 106 stores control data written by a microcomputer. The control data indicates a display code indicating which image is to be displayed and what color the displayed image is. This is data including information such as a color code. Further, the display position control circuit 108 writes display position data indicating a position on the screen where an image is to be displayed, which is written from the microcomputer, a vertical synchronization signal V input to the display image control unit 600, In accordance with the synchronization signal H and the dot clock D, the display RAM 106 displays the vertical position data s118, which is the vertical position of the scanning line on the display screen, and the address of the control data read out from the plurality of control data stored in the display RAM 106. This is output as the read address s108.
[0005]
Further, the display decode circuit 107 decodes the control data s106 read from the display RAM 106 based on the display RAM read address s108 output from the display position control circuit 108, and displays the display code included in the control data s106. The ROM address generation circuit 109 calculates the display code s107 and the vertical position data s118 output from the display position control circuit 108, and outputs an image corresponding to the display code. The display data address s109 of the stored ROM 110 is generated.
[0006]
The ROM 110 in which the display data of all the images to be displayed on the screen is stored in advance receives the display data address s109 from the ROM address generation circuit 109 and outputs the display data s110. Generates an RGB signal s111 synchronized with the dot clock D for each line from the display data s110 and outputs it to the CRT 101.
[0007]
Hereinafter, the operation of the image display device having such a configuration when displaying a graphic will be described.
First, control data including a display code indicating a graphic to be displayed is written from the microcomputer to the display RAM 106, and display position data indicating a position to display the graphic is written to the display position control circuit 108. It is.
[0008]
Next, the display position control circuit 108 determines the start of the display screen from the vertical synchronization signal V and the vertical position of the screen from the horizontal synchronization signal H, thereby generating the vertical position data s118 of the scanning line of the screen. Then, the display position is output to the ROM address generation circuit 109, the horizontal position of the screen is determined from the dot clock D, and the display RAM read address s108 is displayed in accordance with the display position data in accordance with the timing of the display position. Output to
[0009]
The display RAM 106 that has received the display RAM read address signal s108 reads the control data s106, decodes the control data s106 in the display decode circuit 107, extracts the display code s107, and outputs the display code s107 to the ROM address generation circuit 109.
[0010]
Then, based on the display code s107 and the vertical position data s118 from the display position control circuit 108, a figure to be displayed and a line to be scanned, which is a display position of the figure, are determined. A display data address s109, which is an address in the ROM 110 where the display data is stored for each line, is generated.
[0011]
The display data s110 to be displayed on the screen is read from the ROM 110 that has received the display data address s109, and the display circuit 111 generates an RGB signal s111 synchronized with the dot clock D and outputs it to the CRT 101.
[0012]
As described above, in the conventional image display device, when the display code of the graphic to be displayed and the display position data for displaying the image are transmitted from the microcomputer to the display image control unit 600, the display image control unit 600 An RGB signal 111 synchronized with the vertical synchronizing signal V, the horizontal synchronizing signal H, and the dot clock D is output to the CRT 101, and the graphic is displayed on the CRT 101.
[0013]
As a method of making a displayed still image such as a figure or a picture move as described above, there is a method of switching the still image for each screen or for a plurality of screens.
[0014]
Here, a description will be given of an operation of making the image displayed in the conventional apparatus look moving using the above-described method. The display data in the process of deforming the image, such as one frame of a video film, is stored in the ROM 110. , And control is performed so as to switch and display each screen or a plurality of screens at a certain interval.
[0015]
For example, in order to switch and display the six still images as shown in FIG. 10 stored in the ROM 110, first, the microcomputer stores control data for each image shown in FIG. Display position data is input to the display position control circuit 108. Then, the display position control circuit 108 outputs the display RAM read address s108 in accordance with the display position timing, and causes the display RAM 106 to output the control data s106 of the image 701 shown in FIG. The control data s106 is decoded to generate a display code s107, a display data address s109 is created from the display code s107 and the vertical position data s118 output from the display position control circuit 108, and the display data is displayed from the ROM 110. The data s110 is read, an RGB signal s111 is created by the display circuit 111, and the image 701 in FIG. At this time, time measurement is performed by a timer inside the microcomputer, and after a certain period of time, the image 702 of FIG. 10 is displayed on the CRT 101 in the same procedure, and similarly, the image 703 of FIG. By displaying the image 706 at certain time intervals, the still image can be seen to move.
[0016]
[Problems to be solved by the invention]
However, in the configuration of the conventional image display device, when a still image is switched and displayed for each screen or for each of a plurality of screens, the microcomputer must always manage the screen switching time as described above. In order to continuously display the still image, it is necessary to rewrite the control data stored in the display RAM 106 at an appropriate timing. This operation places a heavy burden on the microcomputer, and as a result, there is a problem that the performance of the entire image display device is reduced.
[0017]
The present invention has been made in view of the above-described problems, and has an image display apparatus and an image display method for displaying a moving image by switching an image for each screen or a plurality of screens without burdening a microcomputer. The purpose is to provide.
[0018]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, an image display device according to claim 1 of the present invention is an image display device that performs still image display or moving image display by switching a plurality of still images, and is displayed on a display screen. A first memory storing control data including at least a display code of an image to be displayed and a moving image still image selection signal indicating whether or not the image indicated by the display code is a moving image; A second memory which stores in advance display data of all images to be read, a decoding circuit which reads out the control data from the first memory, and outputs the display code and the moving image / still image selection signal. Receives the increment signal output when the counted value of the vertical synchronization signal reaches a certain set value, and based on the set number of images used for the moving image, Counting, increasing, decreasing, or the count value that is cyclically repeated, a moving image code generation circuit that outputs as a moving image code, and from the display code, when displaying a still image using the initial value of the moving image code An adder that generates an initial display code that is a display code to be used and a moving image display code that is a display code used when displaying a moving image using the moving image code, based on the moving image still image selection signal, A selector for selecting one of the moving image display code and the initial display code; and a second receiving the display code selected by the selector and storing display data corresponding to the display code. And an address generation circuit for outputting an address of the memory.
[0019]
The image display device according to a second aspect of the present invention is the image display device according to the first aspect, wherein the moving image code generation circuit includes a register for storing the number of images used for the set moving image. A comparator that compares the number of images stored in the register with the value of the moving image code, and, in the comparator, when the number of images and the value of the moving image code do not match, the input increment signal is It is provided with a binary counter that counts up, stops counting when the number of images matches the value of the video code, and uses the output as the video code.
[0020]
The image display device according to a third aspect of the present invention is the image display device according to the first aspect, wherein the moving image code generation circuit includes a register for storing the number of images used for the set moving image. A comparator that compares the number of images stored in the register with the value of the moving image code, and, in the comparator, when the number of images and the value of the moving image code do not match, the input increment signal is It includes a binary counter that counts up, resets the count when the number of images matches the value of the moving image code, and uses the output as the moving image code.
[0021]
The image display device according to a fourth aspect of the present invention is the image display device according to the first aspect, wherein the moving image code generation circuit includes a register for storing a number of images used for the set moving image. A detector that detects that the video code is a predetermined numerical value, and counts down the input increment signal when the output of the detector does not indicate the detection of the predetermined numerical value, and the output of the detector is When a predetermined numerical value is detected, a binary down counter that presets the number of images stored in the register and uses the output as the moving image code is provided.
[0022]
According to a fifth aspect of the present invention, there is provided an image display method for displaying a still image or displaying a moving image by switching a plurality of still images, the display code of an image to be displayed and the image to be displayed. Control data including at least a moving image still image selection bit indicating whether or not the moving image is a moving image, moving image speed data indicating a timing of switching the moving image, and moving image control data indicating the number of images used in the moving image. A data input step, a counting start step for starting counting of a vertical synchronization signal, and creating an initial value of the moving image code, and displaying an image indicated by the initial value of the moving image code and the initial display code created by the display code. An initial screen display step to be displayed on the device, and a reset every time the vertical synchronization signal is counted up to the moving image speed data value, An increment signal output step of outputting an increment signal, and each time the increment signal is received, a video code generation step of determining whether a video code at that time is a predetermined value and generating a video code according to the determination result; Using a moving image code, a moving image display code generating step of generating a moving image display code that is a display code used when displaying a moving image from the initial display code, based on the moving image still image selection bit, A selection step of selecting one of the initial display code and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output step; A loop is formed between the image display step and the moving image code generation. Step is, the determination result is the video code at that time to +1 or -1 if a mismatch is one if the determination result matches the video code at that time returned to the initial value.
[0023]
According to a sixth aspect of the present invention, there is provided an image display method for displaying a still image or displaying a moving image by switching a plurality of still images, the display code of an image to be displayed, and the image to be displayed. Control data including at least a moving image still image selection bit indicating whether or not the moving image is a moving image, moving image speed data indicating a timing of switching the moving image, and moving image control data indicating the number of images used in the moving image. A data input step, a counting start step for starting counting of a vertical synchronization signal, and creating an initial value of the moving image code, and displaying an image indicated by the initial value of the moving image code and the initial display code created by the display code. An initial screen display step to be displayed on the device, and a reset every time the vertical synchronization signal is counted up to the moving image speed data value, An increment signal output step of outputting an increment signal, and each time the increment signal is received, a video code generation step of determining whether a video code at that time is a predetermined value and generating a video code according to the determination result; Using a moving image code, a moving image display code generating step of generating a moving image display code that is a display code used when displaying a moving image from the initial display code, based on the moving image still image selection bit, A selection step of selecting one of the initial display code and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output step; A loop is formed between the image display step and the moving image code generation. Step, if the determination result is a mismatch the video code at that time to +1 or -1, if the determination result matches, but to stop the video code at that time at that value.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, Embodiment 1 of the present invention will be described with reference to the drawings.
First, the configuration of the image display device according to the first embodiment will be described with reference to FIG. FIG. 1 is a block diagram illustrating a configuration of the image display device according to the first embodiment.
In FIG. 1, the image display device according to the first embodiment includes control data from a microcomputer (not shown), display position data for determining an image display position, and moving image speed data for determining a moving speed of a moving image. A display image control unit 100 that receives moving image control data indicating the number of images used for a moving image and outputs an RGB signal s111 based on a vertical synchronization signal V, a horizontal synchronization signal H, and a dot clock D required for image display; The CRT 101 receives the RGB signal s111 and displays an image.
[0025]
The display image control unit 100 includes a display RAM 106, a display decode circuit 107, a display position control circuit 108, a ROM address generation circuit 109, a ROM 110, a display circuit 111, a moving image speed setting circuit 102, a moving image code generation The circuit includes a circuit 103, an adder 104, and a selector 105.
[0026]
The display RAM 106 stores control data written by a microcomputer. The control data indicates a display code indicating which image is to be displayed and what color the displayed image is. In addition to information such as a color code, the image further includes a moving image still image selection bit indicating whether or not the image to be displayed is a moving image. In the first embodiment, for the sake of simplicity, the control data includes the display code and the moving image / still image selection bit.
[0027]
Further, the display decoding circuit 107 decodes the control data s106 including the display code and the moving image still image selection bit read from the display RAM 106, and outputs a display code s107 and a moving image still image selection signal s117. Is what you do.
[0028]
Further, the moving image speed setting circuit 102 writes the moving image speed data, which is the count value of the vertical synchronizing signal V, from the microcomputer, and converts the vertical synchronizing signal V input to the display image control unit 100 into the moving image speed data. The moving image code increment signal s102 is output each time the counting is completed. Then, after the moving image control data is written from the microcomputer, the moving image code generation circuit 103 counts up or counts down the moving image code increment signal s102 based on the moving image control data, so that the value is A moving image code s103 that increases, decreases, or is cyclically repeated is output. In the first embodiment, it is assumed that the moving image code circuit 103a outputs a moving image code s103a that increases to 0, 1,... And stops at the moving image control data n. FIG. 3 is a diagram showing a configuration of the moving image code generation circuit 103a according to the first embodiment. In FIG. 3, the moving image code generation circuit 103a stores moving image control data from the microcomputer and generates moving image number data s201. Is compared with the value of the moving image number data s201 and the value of the moving image code s103a. If they match, “0” is output, and if they do not match, “1” is output as a comparison result signal s202. A comparator 202, an AND circuit 203 for calculating the logical product of the comparison result signal s202 and the moving image code increment signal s102, and reset when the moving image control data is input, count the logical product s203 from the AND circuit 203. Binary with reset that counts up and outputs the count value as video code s103a A counter 204, and a.
[0029]
In addition, the adder 104 determines a moving image as a display code used when displaying a moving image from the display code s107 output from the display decoding circuit 107 and the moving image code s103a output from the moving image code generation circuit 103. The selector 105 generates and outputs a display code s104, and the selector 105 generates a display code s104 based on the moving image / still image selection signal s117 output from the display decoding circuit 107. One of them is selected and output as the selector output code s105. The other configuration is the same as that of the conventional device shown in FIG. 9, and the description is omitted here.
[0030]
That is, the display image control unit 100 according to the first embodiment includes a moving image speed setting circuit 102, a moving image code generation circuit 103, and an adder in addition to the configuration of the conventional display image control unit 600 shown in FIG. 104 and a selector 105 are provided. In addition to the function of the conventional display decoding circuit 107 shown in FIG. 9, the display decoding circuit 107 according to the first embodiment further includes a moving image / still image selection bit. A function of outputting a moving image / still image selection signal s117 from the control data s106 in the first embodiment is provided.
[0031]
Next, an operation of displaying a graphic by the image display device according to the first embodiment configured as described above will be described with reference to FIGS. FIG. 2 shows an example of control data (FIG. 2A) set in the display RAM 106 and an example of display data stored in advance in the ROM 110 (FIG. 2B) of the image display device according to the first embodiment. )) And an example of an image displayed on the CRT 101 (FIG. 2C). FIG. 4 is a flowchart showing a series of operations of the display image control unit 100 according to the first embodiment. It is. The data A, data B, data C, and data D shown in FIG. 2B are display data of the graphic A, the graphic B, the graphic C, and the graphic D, respectively. In the case of a graphic having 16 vertical dots, the data A has 8-bit data for 16 addresses. As the display codes corresponding to the respective display data, here, the graphic A is the display code “0”, the graphic B is the display code “1”, the graphic C is the display code “2”, and the graphic D is the display code “2”. It shall correspond to "3".
[0032]
First, the microcomputer sends the control data of the figure to be displayed on the initial screen of the CRT 101 to the display RAM 106, the display position data to the display position control circuit 108, the moving image speed data to the moving image speed setting circuit 102, the moving image control The data is written into the video code generation circuit 103a (step S401). Here, it is assumed that the moving image control data is n (n: integer), and that the moving image is selected if the moving image still image selection bit is "1", and that the moving image is not selected if the bit is "0". For example, when two control data as shown in FIG. 2A are written from the microcomputer to the display RAM 106, the first control data is such that the display code 501 is “0” and the moving image / still image selection bit 502 is “ 1 "indicates that the graphic A is to be displayed as a moving image. On the other hand, the second control data indicates that the display code 501 is" 3 "and the moving image still image selection bit 502 is" 0 ". Is displayed as a still image.
[0033]
When each of the above-described data is set in the display image control unit 100 of the image display device according to the first embodiment in this way, counting is started in the moving image speed setting circuit 102 (step S402). The first figure, that is, the figure A and the figure D are displayed as shown on the initial screen 503 in FIG. 2C (step S403).
[0034]
Hereinafter, a specific operation from when each data is set in the display image control unit 100 to when the first graphic is displayed on the CRT 101 will be described.
First, the moving image speed setting circuit 102 starts counting the vertical synchronization signal V, and the display position control circuit 108 determines the start of the display screen by the vertical synchronization signal V, and the vertical position of the screen by the horizontal synchronization signal H by dot. The horizontal position of the screen is determined by the clock D, and the display RAM read address s108 is output according to the timing of the display position.
[0035]
The display RAM 106 that has received the display RAM read address s108 reads out the control data s106, decodes the control data s106 in the display decode circuit 107, and adds a display code s107 indicating which figure is to be displayed. A moving image / still image selection signal s117 indicating whether or not the figure is a moving image is output to the selector 105 and the selector 105. For example, in the case of the first control data shown in FIG. 2A, the display code s107 “0” and the moving image / still image selection signal s117 “1” are output, and in the case of the second control data, the display code s107 is “1”. The code s107 “3” and the moving image / still image selection signal s117 “0” are output.
[0036]
Next, the adder 104 adds the display code s107 from the display decode circuit 107 and the moving image code s103a from the moving image code generation circuit 103a. Here, when the moving image control data is input from the microcomputer, the moving image code generation circuit 103a according to the first embodiment writes the value in the moving image number register 201 and resets the moving image control data simultaneously with the input of the moving image control data. Resets the attached binary counter 204. Accordingly, the binary counter with reset 204 outputs “0” as the initial value of the moving image code s103a. Therefore, in the case of the first graphic, the value of the moving image display code s104, which is the added value of the display code s107 and the moving image code s103a, becomes the same value as the display code s107. Regardless of the value, in any case, the value of the display code s107 is output as the selector output code s105.
[0037]
Then, the ROM address generation circuit 109 generates a display data address s109 in which the display data of the graphic indicated by the selector output code s105 is stored, and outputs the display data s110 from the ROM 110 based on the display data address s109. For example, in the case of the first control data, data A corresponding to the display code "0" is output to the display circuit 111, and in the case of the second control data, the data D corresponding to the display code "3" is displayed in the display circuit 111. It is output to 111.
[0038]
Then, in the display circuit 111, an RGB signal s111 synchronized with the dot clock D is output to the CRT 101. For example, as shown in the initial screen 503 in FIG. However, in the case of the second control data, the graphic D is displayed on the CRT 101 as the first screen.
[0039]
As can be seen from the above, the graphic displayed first on the CRT 101 is the graphic indicated by the display code included in the control data written in the display RAM 106 by the microcomputer.
[0040]
Next, after a certain period of time has elapsed since the counting was started in the moving image speed setting circuit 102 (step S404), the first figure displayed on the CRT 101 is switched to the next figure (steps S405 to S405). The operation of the display image control unit 100 in S412) will be described.
[0041]
First, when the moving image speed setting circuit 102 counts the vertical synchronization signal V by the value of the set moving image speed data (step S404), the moving image speed setting circuit 102 resets the count value to “0”, The moving image code increment signal s102 is output (step S405). Then, upon receiving the moving image code increment signal s102, the moving image code generating circuit 103a causes the comparator 202 to compare the previously output moving image code s103a, here the initial value “0”, with the moving image control data n (step S406). If the values do not match, "1" is output as the comparison result signal s202. Therefore, the AND circuit 203 outputs the logical product s203 every time the moving image code increment signal s102 is input, and counts up the binary counter 204 with reset. Let it. Therefore, if the moving image control data n does not match the moving image code s103a “0”, the binary counter with reset 204 counts up and outputs “1” as the moving image code s103a (step S407). Then, the adder 104 adds the display code s107 and the moving image code s103a “1” generated as described above to generate a moving image display code s104 which is display data used when displaying a moving image. For example, in the first control data of FIG. 2A, (display code s107 “0”) + (moving image code s103 “1”) = (moving image display code s104 “1”) is output, and the second control data is output. In the case of data, (display code s107 “3”) + (moving image code s103 “1”) = (moving image display code s104 “4”) is output. Then, the selector 105 selects either the moving image display code s104 or the display code s107 based on the moving image / still image selection signal s117 output from the display decoding circuit 107 (step S409). Here, if the moving image / still image selection signal s107 is “1”, it is determined that the moving image is displayed, and the moving image display code s104 obtained by adding +1 to the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105. The display data is output (step S410), and the display data corresponding to the moving image display code s104 is output to the display circuit 111 (step S412). As a result, a graphic indicated by the display code obtained by adding +1 to the display code included in the control data written in the display RAM 106 by the microcomputer is displayed on the CRT 101. On the other hand, if the moving image / still image selection signal s117 is “0”, it is determined that the image is a still image display, and the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105 (step S411). Since the display data corresponding to the code s107 is output to the display circuit 111 (step S412), on the CRT 101, the figure indicated by the display code written in the display RAM 106 by the microcomputer, that is, the same figure as the figure displayed on the first screen The figure is displayed. Therefore, in the case of the first control data, the moving image display code s104 “1” is output as the selector output code s105, and in the case of the second control data, the display code s107 “3” is output as the selector output code s105. The graphic A based on the first control data and the graphic D based on the second control data displayed on the initial screen 503 of FIG. 2C are displayed as a moving image as shown on the screen 504 of FIG. Is switched to the graphic B by the first control data indicating the image data, and the graphic D by the second control data indicating the still image display is displayed as it is.
[0042]
When the moving image speed setting circuit 102 further counts the vertical synchronization signal V for the value of the moving image speed data set again (step S404), the moving image speed setting circuit 102 resets the counter value. Then, the moving image code increment signal s102 is output again (step S405). Then, the previously output moving image code s103a, here “1”, is compared with the moving image control data n (step S406). If they do not match, the count is increased, and “2” is output as the moving image code s103 (step S406). S407).
[0043]
Then, in the adder 104, the moving image code s103a “2” generated as described above is added to the display code s107 to generate a moving image display code s104 which is display data used when displaying a moving image. The selector 105 selects either the moving image display code s104 or the display code s107 based on the moving image / still image selection signal s117 (step S409), and the graphic corresponding to the selected selector output code s105 is the CRT 101. Displayed above. Therefore, in the graphic displayed as the screen 504 in FIG. 2C, the graphic B by the first control data indicating the moving image display is switched to the graphic C as in the screen 505 in FIG. Further, the graphic D based on the second control data indicating the still image display is displayed as it is.
[0044]
After the above operation is repeated n times for the value of the moving image control data written in the moving image code generation circuit 103a, in the next (n + 1) th time, the moving image control data is n is compared with the previously output moving image code s103a, here “n”. Here, since the moving image code s103a matches the moving image control data, "0" is output as the comparison result signal s202, the logical product s203 is fixed at "0", and the counter is stopped in the binary counter 204 with reset. You. Therefore, here, the moving image code s103a “n” is output without counting up, and the display code s107 and the moving image code s103a “n” are added in the adder 104 to generate the moving image display code s104. At 105, the moving image display code s104 or the display code s107 is selected based on the moving image / still image selection signal s117 (step S409), and an image is displayed on the CRT 101 based on the selected selector output code s105. Therefore, as for the graphic displayed on the CRT 101, the graphic displayed last time is displayed in the case of the first control data indicating the moving image display, and the graphic D is displayed in the case of the second control data indicating the still image display. It will be displayed as it is.
[0045]
Here, specifically, the moving image control data is 5, the control data includes a display code “0”, and a moving image still image selection bit “1”. It is assumed that the changed display data is stored, the image 701 is displayed for the display code “0”, the image 702 is displayed for the display code “1”, the image 703 is displayed for the display code “2”, and the image 703 is displayed for the display code “3”. If the image 704 corresponds to the image 705 corresponding to the display code “4” and the image 706 corresponds to the display code “5”, the graphic displayed first on the CRT 101 is changed to the display code “0” included in the control data. A corresponding image 701, and the image displayed on the CRT 101 is used for moving image display in the adder 104 every time the moving image code increment signal s102 is output from the moving image speed setting circuit 102 Is displayed video display code is code is generated that, without the control of the image microcomputer, image 702, image 703, ..., the image 706 phrase switches at regular intervals, so that the stop in the image 706.
[0046]
As described above, according to the first embodiment, as the initial values, a control signal including the display code and the moving image still image selection signal, the display position data, and the moving image which is data related to the moving image display are transmitted from the microcomputer. The speed data and the moving image control data are set, and the moving image speed setting circuit 102 outputs a moving image code increment signal s102 each time the vertical synchronization signal is counted up to the moving image speed data value. The moving image code increment signal s102 is counted up, the adder 104 automatically generates a moving image display code, which is a display code used for displaying a moving image, and the display code is generated by the selector 105 based on the moving image / still image selection signal s117. s107 and the above moving image display code s104 Is selected and displayed. First, the microcomputer sets the initial values of the image to be displayed on the CRT 101 as the initial values, and data relating to the moving image such as the speed of the moving image and the number of images used for the moving image. Then, the display image control unit 100 automatically generates the moving image display code s104 at a certain timing and generates a moving image on the CRT 101 without having to generate an address for displaying a moving image in the microcomputer and writing the address in the display RAM 106. If the selector 105 always outputs the value of the display code s107 as the selector output code s105, a still image can be displayed instead of a moving image. Further, since the vertical synchronization signal V is counted in the moving image speed setting circuit 102 and the image is switched each time the moving image code increment signal s102 is output, the display speed of the moving image is not displayed by the microcomputer but by the display. It can be managed by the image control unit 100. As a result, according to the image display device of the first embodiment, the moving images can be displayed by switching the images one after another without burdening the microcomputer when displaying the moving images. Further, if the value of the moving image speed data set as the initial value is changed, the number of the vertical synchronization signals V counted by the moving image speed setting circuit 102 changes, and as a result, the timing of switching the image changes. , You can change the speed of the video movement.
[0047]
Further, in the configuration of the moving image code generation circuit 103a according to the first embodiment, an image displayed as a moving image can be stopped at a predetermined image without control from the microcomputer.
[0048]
In the first embodiment, the case has been described where the moving image code generation circuit 103 outputs the moving image code s103 that increases with 0, 1,... And stops at the moving image control data n. If the configuration of 103 is changed, the moving image code s103 is reduced to n,..., 3, 2, 1, 0 to display a moving image having the opposite motion, or the moving image code s103 is changed to 0, 1, 2,. , 0, 1, 2,..., N, 0.
[0049]
(Modification 1 of Embodiment 1)
Hereinafter, the moving image code generation circuit 103b in which the moving image code s103 is cyclically repeated as 0, 1, 2,..., N, 0, 1, 2,. FIG. 5 is a block diagram illustrating a configuration of the moving image code generation circuit 103b.
[0050]
In FIG. 5, a moving image code generation circuit 103b stores moving image control data from a microcomputer and outputs a moving image number register s201, and a value of the moving image number data s201 and a numerical value of the moving image code s103b. A comparator 302 that compares and outputs a comparison result signal s302, an OR circuit 301 that performs a logical sum s301 of the comparison result signal s302 and a reset signal included in the moving image control data, and is reset by the logical sum s301. A binary counter with reset 204 that counts up the moving image code increment signal s102 and outputs the count value as the moving image code s103b.
[0051]
Hereinafter, the operation of displaying a graphic in the display image control unit 100 having the moving image code generation circuit 103b configured as described above will be described with reference to FIG. FIG. 6 is a flowchart illustrating a series of operations of the display image control unit 100 according to the first modification of the first embodiment.
[0052]
First, the microcomputer sends the control data of the figure to be displayed on the initial screen of the CRT 101 to the display RAM 106, the display position data to the display position control circuit 108, the moving image speed data to the moving image speed setting circuit 102, the moving image control The data is written into the video code generation circuit 103b (step S601). Here, as described in the first embodiment, the control data includes a display code indicating which figure is to be displayed, and a moving image still image selection bit indicating whether the displayed figure is to be displayed as a moving image. The moving image control data is n (n: integer), and if the moving image still image selection bit is “1”, a moving image is selected, and if “0”, a still image is selected. It shall be.
[0053]
When each of the above-described data is set in the display image control unit 100 according to the first modification of the first embodiment as described above, the moving image speed setting circuit 102 starts counting (step S602).
[0054]
Here, the moving image code generation circuit 103b according to the first modification of the first embodiment writes the moving image control data n into the moving image number register 201 when the moving image control data n is input from the microcomputer, and when the moving image control data n is input. At the same time, a reset signal "1" is sent to the OR circuit 301 to reset the binary counter with reset 204, and the OR circuit 301 outputs "1" as the logical sum s301 regardless of the value of the comparison result signal s302, and the reset signal is output. Reset the binary counter 204. As a result, the binary counter with reset 204 outputs “0” as the initial value of the moving image code s103b, and the graphic corresponding to the display code set in the control data is displayed on the CRT 101 as the first graphic. (Step S603).
[0055]
Next, a certain period of time has elapsed since the start of the counting of the vertical synchronization signal V in the moving image speed setting circuit 102 (step S604), and the first figure displayed on the CRT 101 as described above becomes the next figure. The operation of the display image control unit 100 until switching is performed (Steps S605 to S612) will be described.
[0056]
First, when the moving image speed setting circuit 102 counts the vertical synchronization signal V corresponding to the value of the moving image speed data set (step S604), the moving image speed setting circuit 102 resets the count value to “0” and Then, the moving image code increment signal s102 is output (step S605). Then, upon receiving the moving image code increment signal s102, the moving image code generation circuit 103b causes the comparator 302 to compare the previously output moving image code s103b, here the initial value “0”, with the moving image control data n (step S606). ), And outputs a comparison result signal s302 which becomes "0" if they do not coincide with each other and becomes "1" for a certain period of time if they coincide with each other and becomes "0" again. That is, if the comparison result does not match in the comparator 302, the comparison result signal s302 is “0”, and the reset signal based on the moving image control data is also “0” because the reset has already been completed. From the logical sum s301 becomes "0", and the reset of the binary counter with reset 204 is released. Therefore, if the comparison results do not match, the binary counter with reset 204 is counted up each time the moving image code increment signal s102 is input, and outputs the count value as the moving image code s103b (step S607). Then, the adder 104 generates a moving image display code s104, which is a display code used for displaying a moving image, from the display code s107 and the moving image code s103b obtained as described above, here “1”. . Then, the selector 105 selects either the moving image display code s107 or the moving image display code s104 based on the moving image still image selection signal s117 output from the display decoding circuit 107 (step S609). Here, if the moving image / still image selection signal s117 is “1”, it is determined that the moving image is displayed, and the moving image display code s104 obtained by adding +1 to the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105. The display data is output (step S610), and the display data corresponding to the moving image display code s104 is output to the display circuit 111 (step S612). As a result, a graphic indicated by the display code obtained by adding +1 to the display code included in the control data written in the display RAM 106 by the microcomputer is displayed on the CRT 101. On the other hand, if the moving image / still image selection signal s117 is “0”, it is determined that the image is a still image display, and the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105 (step S611). Since the display data corresponding to s107 is output to the display circuit 111 (step S612), the graphic indicated by the display code included in the control data written by the microcomputer in the display RAM 106 by the microcomputer, that is, displayed on the first screen The same figure as the displayed figure is displayed.
[0057]
When the moving image speed setting circuit 102 again counts the vertical synchronizing signal V of the value of the moving image speed data again (step S604), the moving image speed setting circuit 102 resets the counter value to reset the moving image. A code increment signal s102 is output (step S605). Then, the previously output moving image code s103b, here “1”, is compared with the moving image control data n (step S606). If they do not match, the count is increased, and “2” is output as the moving image code s103b (step S407). ).
[0058]
Then, the adder 104 adds the moving image code s103b “2” generated as described above to the display code s107 to generate the moving image display code s104. The selector 105 selects either the moving image display code s104 or the display code s107 based on the moving image / still image selection signal s117 (step s609), and a graphic corresponding to the selected selector output code s105 is displayed on the CRT 101. Is done.
[0059]
After the above operation is repeated n times for the moving image control data written in the moving image code generation circuit 103b, at the next (n + 1) th time, the moving image control data n and the previously output moving image code s103, In this case, "n" is compared, and the moving image code s103 matches the moving image control data. Therefore, the comparator 302 stays at "1" for a certain period. At this time, since the reset signal from the moving image control data is “0”, the logical sum s301 is “1” for a certain period, the binary counter with reset 204 is reset (step S608), and the comparison result signal s302 is “ The reset is released when it becomes "0". That is, in the first embodiment, the binary counter with reset 204 is stopped without being reset at the (n + 1) th time (step S408 in FIG. 4). However, in the first modification of the first embodiment, the binary counter with reset is Since the 204 is reset, the binary counter 204 is not stopped, and when the next moving image code increment signal s102 is input, the counting up is restarted, and when the moving image control data n and the moving image code s103 match again, The operation of being reset is repeated.
[0060]
Here, specifically, the moving image control data is 5, the control data includes a display code “0”, and a moving image still image selection bit “1”. It is assumed that the changed display data is stored, the image 701 is displayed for the display code “0”, the image 702 is displayed for the display code “1”, the image 703 is displayed for the display code “2”, and the image 703 is displayed for the display code “3”. If the image 704 corresponds to the image 705 corresponding to the display code “4” and the image 706 corresponds to the display code “5”, the graphic displayed first on the CRT 101 is changed to the display code “0” included in the control data. A corresponding image 701, and the image displayed on the CRT 101 is used for moving image display in the adder 104 every time the moving image code increment signal s102 is output from the moving image speed setting circuit 102 That video display code is displayed code is generated, without the control of the image microcomputer, image 702, image 703, ..., image 706, image 701, image 702, ... and repeated image is to be displayed.
[0061]
As described above, the moving image code generation circuit 103b according to the first modification of the first embodiment resets the initial value of the moving image code s103 to “0” when the moving image control data is input from the microcomputer and reset. The operation of counting up the moving image code s103 to the value of the set moving image control data n, returning to “0”, and counting up again is repeated. By the moving image code generation circuit 103b, the display image control unit 100 displays the moving image by switching the number of images of the moving image control data n set by the microcomputer, that is, the number of images used for the moving image, and further displays the moving image. Can be repeated any number of times. Further, the microcomputer writes “0” to the moving image number register 201 and resets the binary counter with reset 204 so that the repetition of the moving image display can be stopped.
[0062]
(Modification 2 of Embodiment 1)
Next, referring to FIG. 7, a moving image code generation circuit 103c that outputs a moving image code s103 that cyclically decreases in the order of n,... 3,2,1,0, n,. Will be described. FIG. 7 is a block diagram illustrating a configuration of the moving image code generation circuit 103c according to the second modification of the first embodiment.
[0063]
In FIG. 7, a moving image code generation circuit 103c receives moving image control data from a microcomputer, receives a moving image number register 201 that outputs moving image number data s201, and a moving image code s103c, and the numerical value of the moving image code s103c is “0”. Then, a comparator 401 that outputs a detection result signal s401, an OR circuit 402 that takes a logical sum s402 of the detection result signal s401 and a reset signal included in the video control data, and presets the video number data s201 by the logical sum s402. And a preset binary down counter 403 that counts down the moving image code increment signal s102 and outputs the count value as the moving image code s103.
[0064]
Hereinafter, an operation of displaying a graphic in the display image control unit 100 having the moving image code generation circuit 103c configured as described above will be described.
First, the microcomputer sends the control data of the figure to be displayed on the initial screen of the CRT 101 to the display RAM 106, the display position data to the display position control circuit 108, the moving image speed data to the moving image speed setting circuit 102, the moving image control The data is written to the video code generation circuit 103c. Here, as described in the first embodiment, the control data includes a display code indicating which figure is to be displayed, and a moving image still image selection bit indicating whether the displayed figure is to be displayed as a moving image. The moving image control data is n (n: integer), and if the moving image still image selection bit is “1”, a moving image is selected, and if “0”, a still image is selected. It shall be.
[0065]
When each of the above-described data is set in the display image control unit 100 according to the second modification of the first embodiment in this way, the moving image speed setting circuit 102 starts counting.
[0066]
Here, the moving image code generation circuit 103c according to the second modification of the first embodiment writes the moving image control data n into the moving image number register 201 when the moving image control data n is input from the microcomputer, and when the moving image control data n is input. At the same time, the preset signal “1” is sent to the OR circuit 402 to preset the moving image number data s201, here “n”, to the binary down counter with preset 403. 1 "is output as the logical sum s402, and the moving image number data s201" n "is preset in the binary down counter 403 with preset. Accordingly, the binary down counter with preset 403 outputs the value “n” of the moving image number data S201 as an initial value of the moving image code s103c, and displays on the CRT 101 as a first graphic the display set by the control data. A figure corresponding to the display code of code + n is displayed.
[0067]
Next, the display until the first graphic displayed on the CRT 101 is switched to the next graphic as described above after a certain period of time has elapsed since the start of the counting of the vertical synchronization signal V in the moving image speed setting circuit 102. The operation of the image control unit 100 will be described.
[0068]
First, when the moving picture speed setting circuit 102 counts the vertical synchronization signal V corresponding to the set moving picture speed data, the moving picture speed setting circuit 102 resets the count value to “0” and increments the moving picture code increment. The signal s102 is output. Then, upon receiving the moving image code increment signal s102, the moving image code generation circuit 103c outputs, at the detector 401, the moving image code s103c previously output, in this case, if the initial value “n” is not “0”, “0”. , "0", the detection result signal s401 becomes "1" for a certain period of time and becomes "0" again. That is, if the detection result in the detector 401 is other than "0", the detection result signal s401 is "0" and the preset signal based on the moving image control data is also "0" because the preset has already been completed. The logical sum s402 from the circuit 402 becomes “0” and the preset binary down counter 403 is not preset. Therefore, if the moving image code s103c is other than “0”, the binary down counter with preset 403 counts down every time the moving image code increment signal s102 is input, and outputs the count value as the moving image code s103c. The adder 104 uses the display code s107 and the moving image code s103c obtained as described above, here “n−1”, to convert the moving image display code s104 that is a display code used when displaying a moving image. Generate. Then, the selector 105 selects either the moving image display code s107 or the moving image display code s104 based on the moving image / still image selection signal s117 output from the display decoding circuit 107. Here, if the moving image / still image selection signal s117 is “1”, it is determined that the moving image is displayed, and the moving image display code s104 is output to the ROM address generation circuit 109 as the selector output code s105. The display data corresponding to s104 is output to the display circuit 111. On the other hand, if the moving image / still image selection signal s117 is “0”, it is determined that a still image is to be displayed, the display code s107 is output to the ROM address generation circuit 109 as the selector output code s105, and the display data corresponding to the display code s107 is displayed. Is output to the display circuit 111.
[0069]
After a further lapse of time, the moving image speed setting circuit 102 again counts the vertical synchronization signal V corresponding to the moving image speed data value, and every time the moving image code increment signal s102 is output, the moving image display code generation circuit 103c outputs the signal. After the operation of counting down and outputting the moving image code s103c as n−1, n−2,... Is repeated n times, the moving image code s103c becomes “0” at the next (n + 1) th time. The signal s401 becomes "1" for a certain period. At this time, since the preset signal from the moving image control data is "0", the logical sum s402 becomes "1" for a certain period, and the binary down counter with preset 403 again presets the moving image number data s201, and the inspection result signal. When the preset is released when s401 becomes “0” and the moving image code increment signal s102 is input, the countdown is restarted, and when the moving image code s103c becomes “0”, the moving image number data s201 “n” Is repeated.
[0070]
Here, specifically, the moving image control data is 5, the control data includes a display code “0”, and a moving image still image selection bit “1”. It is assumed that the changed display data is stored, the image 701 is displayed for the display code “0”, the image 702 is displayed for the display code “1”, the image 703 is displayed for the display code “2”, and the image 703 is displayed for the display code “3”. If the image 704 corresponds to the image 705, the display code “4” corresponds to the image 706, and the display code “5” corresponds to the image 706, the figure displayed first on the CRT 101 corresponds to the display code “5” included in the control data. The corresponding image 706, and the image displayed on the CRT 101 is used for the moving image display in the adder 104 every time the moving image code increment signal s102 is output from the moving image speed setting circuit 102. , An image 705, an image 704,..., An image 701, an image 706, an image 705,... Are repeatedly displayed in reverse rotation without the control of the microcomputer. become.
[0071]
As described above, in the moving image code generation circuit 103c in the second modification of the first embodiment, the moving image control data is input from the microcomputer, and at the same time, the moving image code generation circuit 103c is preset to the value of the moving image control data, thereby generating the moving image code s103c. The initial value is set to “n”, and the video code s103 is counted down until the video code s103c becomes “0”. repeat. By the moving image code generation circuit 103c, the display image control unit 100 displays the moving image that moves in the opposite direction by switching the number of images of the moving image control data n set by the microcomputer, that is, the number of images used for the moving image. Thus, the moving image display can be repeated any number of times. Further, the microcomputer writes “0” to the moving image number register 201 and presets “0” to the binary down counter 403 with preset, so that repetition of moving image display can be stopped.
[0072]
In the first embodiment and the first and second modifications, the control data includes the display code and the moving image / still image selection bit. However, the control data may include, for example, a color code. In this case, the control data shown in FIG. 2A includes a color bit indicating a color code. For example, when the color bit is “1”, a color palette A of a red system prepared in advance is used to perform color control. If the code is "2", the color can be changed even in the same graphic display by using a blue color palette B prepared in advance.
[0073]
Also, in the first embodiment, the moving image code generation circuit 103a that outputs the moving image code s103a that increases with 0, 1,... And stops at the moving image control data n, and in the first modification of the first embodiment, , N, 0, 1, 2,..., N, 0, and the moving image code generation circuit 103b that outputs the moving image code s103b. In the second modification of the first embodiment, n,. The moving image code generation circuit 103c that outputs the moving image code s103c decreasing to 3, 2, 1, 0 has been described. The moving image code generation circuit 103 is different from the moving image code generation circuit shown in FIGS. 3, 5, and 7, respectively. It may be composed of a circuit combining 103a to 103c. For example, the structure of the moving image code generation circuit 103 in the case where the moving image code s103 in which the increase or decrease is stopped at a predetermined value or the increase or decrease to the predetermined value is cyclically repeated is output is shown in FIG. In such a case, in such a case, the microcomputer inputs the moving image control data and simultaneously selects whether to stop or repeat the moving image code s103 at the value of the moving image control data. It is necessary to input a / stop switching signal and an up / down switching signal indicating whether to increase or decrease the moving image code s103.
[0074]
Further, in the first embodiment and the first and second modifications thereof, the displayed image is a figure. However, the present invention is applicable to any image other than a figure, for example, an image such as a picture or a character. Applicable.
[0075]
【The invention's effect】
As described above, according to the image display device of the first aspect of the present invention, in an image display device that performs still image display or moving image display by switching a plurality of still images, an image displayed on a display screen And a first memory for storing control data including at least a moving image still image selection signal indicating whether or not the image indicated by the display code is a moving image, and all of the data displayed on the display screen. A second memory which previously stores display data of the image, a decoding circuit which reads out the control data from the first memory, and outputs the display code and the moving image / still image selection signal, Receives the increment signal output when the value of the set vertical synchronization signal reaches a certain set value, and counts the increment signal based on the number of images used for the set moving image. A moving image code generation circuit that outputs the count value that is repeated, increased, decreased, or cyclically repeated as a moving image code, and is used when displaying a still image using the initial value of the moving image code from the display code. An adder that generates an initial display code that is a display code to be executed, and a moving image display code that is a display code used when displaying a moving image using the moving image code, based on the moving image still image selection signal, A selector for selecting one of the moving image display code and the initial display code, and the second memory receiving the display code selected by the selector and storing display data corresponding to the display code And an address generation circuit that outputs the address of the microcomputer, so that the microcomputer sets the first display image. In, even without any control over the later of the video display, it is possible to perform a video display, to reduce the burden of the micro-computer, it is possible to increase the performance of the entire apparatus. Also, on a single screen, moving images and still images can be displayed separately, and the microcomputer controls the moving speed of the moving image only by initially setting information such as the moving image speed and the number of moving images. It is possible to stop the moving image at the set number of screens of the moving image, repeat the moving image at the set number of screens of the moving image, or display a moving image having the opposite motion.
[0076]
According to the image display device of the present invention, in the image display device of the present invention, the moving image code generation circuit stores the number of images used for the set moving image. A register, a comparator for comparing the number of images stored in the register with the value of the moving image code, and, in the comparator, the increment that is input when the number of images does not match the value of the moving image code. The signal is counted up, and when the number of images matches the value of the moving image code, the counting is stopped, and a binary counter that outputs the moving image code is provided. The operation of stopping the count-up can be managed and stopped on the image display device side, and a moving image that stops moving at a preset number of moving images is given to the micro computer. It is possible to provide a device for displaying without applying.
[0077]
According to the image display device described in claim 3 of the present invention, in the image display device described in claim 1, the moving image code generation circuit stores the number of images used for the set moving image. A register, a comparator for comparing the number of images stored in the register with the value of the moving image code, and, in the comparator, the increment that is input when the number of images does not match the value of the moving image code. The signal is counted up, and when the number of images matches the value of the moving image code, the count is reset, and a binary counter that outputs the moving image code is provided. The operation of counting up, resetting the set value, and counting up again from “0” to the set value is managed and repeated on the image display device side. It can be the moving of repeating the motion in the number of preset moving it is possible to provide a device for displaying without burdening the micro Kopyuta.
[0078]
According to the image display device described in claim 4 of the present invention, in the image display device described in claim 1, the moving image code generation circuit stores the number of images used for the set moving image. A register, a detector for detecting that the moving image code is a predetermined numerical value, and counting down the input increment signal when the output of the detector does not indicate the detection of the predetermined numerical value, When the output indicates the detection of a predetermined numerical value, a binary down counter that presets the number of images stored in the register and uses the output as the moving image code is provided. The operation of counting down to "", presetting again to the set value, and counting down to "0" can be managed and repeated on the image display device side, and can be set in advance. Videos repeated movements in the number of moving image reversed it is possible to provide a device for displaying without burdening the micro Kopyuta.
[0079]
According to a fifth aspect of the present invention, there is provided an image display method for displaying a still image or displaying a moving image by switching a plurality of still images, the display code of an image to be displayed and the image to be displayed. Control data including at least a moving image still image selection bit indicating whether or not the moving image is a moving image, moving image speed data indicating a timing of switching the moving image, and moving image control data indicating the number of images used in the moving image. A data input step, a counting start step for starting counting of a vertical synchronization signal, and creating an initial value of the moving image code, and displaying an image indicated by the initial value of the moving image code and the initial display code created by the display code. An initial screen display step to be displayed on the device, and a reset every time the vertical synchronization signal is counted up to the moving image speed data value, An increment signal output step of outputting an increment signal, and each time the increment signal is received, a video code generation step of determining whether a video code at that time is a predetermined value and generating a video code according to the determination result; Using a moving image code, a moving image display code generating step of generating a moving image display code that is a display code used when displaying a moving image from the initial display code, based on the moving image still image selection bit, A selection step of selecting one of the initial display code and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output step; A loop is formed between the image display step and the moving image code generation. The step is to add +1 or -1 to the video code at that time if the above determination result does not match, and to return the video code at that time to the initial value if the above determination result matches. The display code is increased or decreased in a certain period of time by counting the signals, and the display code is repeated one after another, so that the images corresponding to the display code are also switched one after another, and can be moved at a preset number of moving images without burdening the microcomputer. Can be displayed.
[0080]
According to the image display method of the present invention, in an image display method for displaying a still image or displaying a moving image by switching a plurality of still images, a display code of an image to be displayed and the display code are displayed. Control data including at least a moving image still image selection bit indicating whether or not the image to be converted is a moving image, moving image speed data indicating the timing of switching the moving image, and moving image control data indicating the number of images used for the moving image. A data input step to input, a count start step to start counting the vertical synchronization signal, and an initial value of the moving image code, and an image indicated by the initial display code created by the initial value of the moving image code and the display code Initial screen display step of displaying on the display device, reset every time the vertical synchronization signal is counted up to the value of the video speed data, An increment signal output step of outputting an increment signal, and each time the increment signal is received, a video code generation step of determining whether the video code at that time is a predetermined value, and generating a video code according to the determination result, Using a moving image code, a moving image display code generating step of generating a moving image display code that is a display code used when displaying a moving image from the initial display code, based on the moving image still image selection bit, A selection step of selecting one of the initial display code and an image display step of displaying an image indicated by the display code selected in the selection step on a display device, and the increment signal output step; A loop is formed between the image display step and the moving image code. The generation step is to add +1 or -1 to the moving image code at that time if the judgment result is not coincident, and to stop the moving image code at that time at that value if the judgment result is coincident. In order to increase or decrease the display code in a certain time by counting the vertical synchronization signal, and to stop the increase or decrease at the set value, the image corresponding to the display code also switches one after another until the counter stops, A moving image that stops moving at a preset number of moving images can be displayed without imposing a burden on the microcomputer.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an image display device according to a first embodiment of the present invention.
FIG. 2 is a diagram specifically showing an example of moving image display according to Embodiment 1 of the present invention.
FIG. 3 is a block diagram illustrating a configuration of a moving image code generation circuit 103 according to Embodiment 1 of the present invention that outputs a moving image code that stops at an increased predetermined value.
FIG. 4 is a flowchart illustrating a series of operations of a display image control unit when displaying a graphic in the image display device according to the first embodiment of the present invention;
FIG. 5 is a block diagram showing an internal configuration of a moving image code generation circuit that outputs a moving image code that repeatedly increases to a predetermined value according to a first modification of the first embodiment of the present invention.
FIG. 6 is a flowchart illustrating a series of operations of a display image control unit when displaying a graphic in the image display device according to the first modification of the first embodiment of the present invention.
FIG. 7 is a block diagram illustrating an internal configuration of a moving image code generation circuit that outputs a moving image code that repeatedly decreases from a predetermined value according to a second modification of the first embodiment of the present invention.
FIG. 8 is a block diagram showing an internal configuration of a moving image code generation circuit according to Embodiment 1 of the present invention, in which a moving image code in which an increase or decrease to a predetermined value stops or repeats at that value is output. .
FIG. 9 is a block diagram showing a configuration of a conventional image display device.
FIG. 10 is a diagram illustrating a specific example of an image stored in a ROM in advance.
[Explanation of symbols]
100,600 display image control unit
101 CRT
102 Movie speed setting circuit
103, 103a, 103b, 103c video code generation circuit
104 adder
105 Selector
106 Display RAM
107 Display decode circuit
108 Display position control circuit
109 ROM address generation circuit
110 ROM
111 Display circuit
201 Video Count Register
202, 302 Comparator
203 AND circuit
204 Binary counter with reset
301, 402 OR circuit
401 detector
403 Binary down counter with preset
501 display code
502 Video still image selection bit
503 Initial screen
504,505 screen
701, 702, 703, 704, 705, 706 images

Claims

In an image display device that performs still image display or moving image display by switching a plurality of still images,
A first memory storing control data including at least a display code of an image displayed on the display screen and a moving image still image selection signal indicating whether or not the image indicated by the display code is a moving image;
A second memory in which display data of all images displayed on the display screen is stored in advance,
A decoding circuit that reads the control data from the first memory and outputs the display code and the moving image / still image selection signal;
Receives an increment signal that is output when the counted value of the vertical synchronization signal reaches a certain set value, counts the increment signal based on the number of images used for the set moving image, and increases, decreases, or cyclically increases the number. A moving image code generation circuit that outputs the count value repeated as a moving image code,
From the above display code, an initial display code which is a display code used when displaying a still image using the initial value of the above moving image code, and a moving image display which is a display code used when displaying a moving image using the above moving image code Code, and an adder that generates
A selector for selecting one of the moving image display code and the initial display code based on the moving image still image selection signal;
An address generation circuit that receives a display code selected by the selector and outputs an address of the second memory that stores display data corresponding to the display code.
An image display device characterized by the above-mentioned.

The image display device according to claim 1,
The above video code generation circuit,
A register for storing the number of images used for the set moving image,
A comparator for comparing the number of images stored in the register with the value of the video code,
In the comparator, if the number of images does not match the value of the moving image code, the input increment signal is counted up.If the number of images matches the value of the moving image code, counting is stopped. And a binary counter whose output is the video code.
An image display device characterized by the above-mentioned.

The image display device according to claim 1,
The above video code generation circuit,
A register for storing the number of images used for the set moving image,
A comparator for comparing the number of images stored in the register with the value of the video code,
In the comparator, when the number of images does not match the value of the moving image code, the input increment signal is counted up, and when the number of images matches the value of the moving image code, the count is reset. And a binary counter whose output is the video code.
An image display device characterized by the above-mentioned.

The image display device according to claim 1,
The above video code generation circuit,
A register for storing the number of images used for the set moving image,
A detector for detecting that the video code is a predetermined numerical value,
If the output of the detector does not indicate the detection of a predetermined numerical value, the input increment signal is counted down.If the output of the detector indicates the detection of a predetermined numerical value, the number of images stored in the register is counted. And a binary down counter that presets and uses the output as the video code.
An image display device characterized by the above-mentioned.

In an image display method for displaying a still image or displaying a moving image by switching a plurality of still images,
Control data including at least a display code of an image to be displayed, a moving image still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating a switching timing of the moving image, and a moving image to be used for the moving image. A data input step of inputting moving image control data indicating the number of images,
A count start step for starting counting the vertical synchronization signal;
Creating an initial value of the video code, an initial screen display step of displaying an image indicated by the initial display code created by the initial value of the video code and the display code on a display device,
An increment signal output step of resetting the vertical synchronization signal each time the video speed data is counted up, and outputting an increment signal;
Each time the increment signal is received, a video code generation step of determining whether the video code at that time is a predetermined value, and generating a video code according to the determination result,
A video display code generating step of generating a video display code that is a display code used when displaying a video from the initial display code using the video code;
A selecting step of selecting one of the moving image display code and the initial display code based on the moving image still image selection bit;
An image display step of displaying an image indicated by the display code selected in the selection step on a display device, and forming a loop between the increment signal output step and the image display step,
In the moving image code generation step, the moving image code at that time is incremented by +1 or -1 if the determination result does not match, and the moving image code at that time is returned to the initial value if the determination result matches. ,
An image display method comprising:

In an image display method for displaying a still image or displaying a moving image by switching a plurality of still images,
Control data including at least a display code of an image to be displayed, a moving image still image selection bit indicating whether or not the image to be displayed is a moving image, moving image speed data indicating a switching timing of the moving image, and a moving image to be used for the moving image. A data input step of inputting moving image control data indicating the number of images,
A count start step for starting counting the vertical synchronization signal;
Creating an initial value of the video code, an initial screen display step of displaying an image indicated by the initial display code created by the initial value of the video code and the display code on a display device,
An increment signal output step of resetting the vertical synchronization signal each time the video speed data is counted up, and outputting an increment signal;
Each time the increment signal is received, a video code generation step of determining whether the video code at that time is a predetermined value, and generating a video code according to the determination result,
A video display code generating step of generating a video display code that is a display code used when displaying a video from the initial display code using the video code;
A selecting step of selecting one of the moving image display code and the initial display code based on the moving image still image selection bit;
An image display step of displaying an image indicated by the display code selected in the selection step on a display device, and forming a loop between the increment signal output step and the image display step,
The moving image code generation step is to add +1 or -1 to the moving image code at the time when the judgment result does not match, and to stop the moving image code at the time at the value when the judgment result matches. Is,
An image display method comprising: